[go: up one dir, main page]

JP2001125651A - Current limiting circuit - Google Patents

Current limiting circuit

Info

Publication number
JP2001125651A
JP2001125651A JP30273399A JP30273399A JP2001125651A JP 2001125651 A JP2001125651 A JP 2001125651A JP 30273399 A JP30273399 A JP 30273399A JP 30273399 A JP30273399 A JP 30273399A JP 2001125651 A JP2001125651 A JP 2001125651A
Authority
JP
Japan
Prior art keywords
voltage
power supply
current
amplification factor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30273399A
Other languages
Japanese (ja)
Inventor
Mutsuo Takeyama
睦生 嶽山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP30273399A priority Critical patent/JP2001125651A/en
Publication of JP2001125651A publication Critical patent/JP2001125651A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a current limiting circuit which can shorten the test time of a measured sample by shortening the time needed to raise a source voltage applied to the measured sample up to a set value. SOLUTION: The current limiting circuit is equipped with a D/A converter 1A which outputs a voltage signal for supplying electric power to a DUT 6, an inverting amplifier circuit (resistances 2A and 2B and operational amplifier 3A) which amplifies the voltage signal, a capacitor 5 which absorbs variation of the power source supplied to the DUT 6, an operational amplifier 3B for setting the amplification factor of the inverting amplifier circuit, a transistor 4, and a resistor 2C; and a source voltage monitoring means (voltage monitor 7) monitors the voltage level of the voltage signal outputted by the D/A converter 1A and an amplification factor varying means (diode 8, resistors 2D and 2E, and switch 9) varies the setting of the amplification factor of the amplification factor setting means according to the monitoring result of the source voltage monitoring means.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、IC試験装置にお
けるプログラム電源の電流制限回路に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a current limiting circuit for a program power supply in an IC test apparatus.

【0002】[0002]

【従来の技術】従来のプログラム電源の電流制限回路を
図3を用いて説明する。図3は、従来のIC試験装置に
おけるプログラム電源の電流制限回路の要部構成を示す
図である。この図3において、従来の電流制限回路20
は、D/A変換器1A及び1B、抵抗器2A、2B、及
び2C、オペアンプ3A及び3B、トランジスタ4、及
びコンデンサ5から構成されている。そして、この従来
の電流制限回路2は、その一端をDUT(Device Under
Test)6に接続している。
2. Description of the Related Art A conventional current limiting circuit for a program power supply will be described with reference to FIG. FIG. 3 is a diagram showing a main configuration of a current limiting circuit of a program power supply in a conventional IC test apparatus. In FIG. 3, the conventional current limiting circuit 20
Is composed of D / A converters 1A and 1B, resistors 2A, 2B, and 2C, operational amplifiers 3A and 3B, a transistor 4, and a capacitor 5. The conventional current limiting circuit 2 has one end connected to a DUT (Device Under
Test) 6.

【0003】まず、この従来の電流制限回路20の構成
について説明する。D/A変換器1Aの出力端子は、抵
抗器2Aに接続され、この抵抗器2Aの他端は抵抗器2
Bとオペアンプ3Aの負側入力端子に接続され、また、
抵抗器2Bの他端はDUT6に接続され、さらに、オペ
アンプ3Aの正側入力端子は接地され、その出力端子は
DUT6に接続されている。
First, the configuration of the conventional current limiting circuit 20 will be described. An output terminal of the D / A converter 1A is connected to a resistor 2A, and the other end of the resistor 2A is connected to a resistor 2A.
B and the negative input terminal of the operational amplifier 3A.
The other end of the resistor 2B is connected to the DUT 6, the positive input terminal of the operational amplifier 3A is grounded, and the output terminal is connected to the DUT 6.

【0004】一方、D/A変換器1Bの出力端子は、オ
ペアンプ3Bの正側入力端子に接続され、このオペアン
プ3Bの負側入力端子はトランジスタ4のエミッタ端子
に、その出力端子はトランジスタ4のベ−ス端子に接続
されている。
On the other hand, the output terminal of the D / A converter 1B is connected to the positive input terminal of the operational amplifier 3B, the negative input terminal of the operational amplifier 3B is connected to the emitter terminal of the transistor 4, and its output terminal is connected to the transistor 4 It is connected to the base terminal.

【0005】そして、トランジスタ4のコレクタ端子
は、オペアンプ3Aの電流制限用の端子であるA端子
に、そのエミッタ端子は抵抗器2Cを介して負の電源電
圧であるB端子に接続されている。そして、コンデンサ
5は、その一端をDUT6に接続され、他端は接地され
ている。
[0005] The collector terminal of the transistor 4 is connected to an A terminal which is a current limiting terminal of the operational amplifier 3A, and its emitter terminal is connected to a B terminal which is a negative power supply voltage via a resistor 2C. The capacitor 5 has one end connected to the DUT 6 and the other end grounded.

【0006】次に、プログラム電源と従来の電流制限回
路20の動作について説明する。プログラム電源は、D
UT6の動作試験を行う際にそのDUT6へ電源を印加
するものである。
Next, the operation of the program power supply and the conventional current limiting circuit 20 will be described. Program power is D
A power is applied to the DUT 6 when an operation test of the UT 6 is performed.

【0007】電流制限回路20において、DUT6に印
加する電圧のデジタル情報をD/A変換器1Aに入力す
ると、D/A変換器1Aは、そのデジタル情報をアナロ
グ値である電圧値に変換し、その電圧値をオペアンプ3
Aの負側入力端子と抵抗器2Aに出力する。
In the current limiting circuit 20, when digital information of a voltage applied to the DUT 6 is input to the D / A converter 1A, the D / A converter 1A converts the digital information into a voltage value which is an analog value. The operational amplifier 3
It outputs to the negative input terminal of A and the resistor 2A.

【0008】オペアンプ3Aは、正側入力端子を接地し
ているため、入力抵抗に相当する抵抗器2Aと帰還抵抗
に相当する抵抗器2Bを持つ反転増幅回路として動作す
る。そして、D/A変換器1Aの出力電圧をV1、抵抗
器2Aの抵抗値をR1、抵抗器2Bの抵抗値をR2とす
ると、オペアンプ3Aの出力電圧V2は、 V2=−(R2/R1)*V1 ・・・(1) となり、このオペアンプ3Aの出力電圧V2がDUT6
に印加される。
Since the positive input terminal of the operational amplifier 3A is grounded, the operational amplifier 3A operates as an inverting amplifier circuit having a resistor 2A corresponding to the input resistance and a resistor 2B corresponding to the feedback resistance. If the output voltage of the D / A converter 1A is V1, the resistance of the resistor 2A is R1, and the resistance of the resistor 2B is R2, the output voltage V2 of the operational amplifier 3A is V2 =-(R2 / R1). * V1 (1) and the output voltage V2 of the operational amplifier 3A is DUT6
Is applied to

【0009】したがって、この式(1)に示すように、
D/A変換器1Aに入力する電圧情報を任意に設定する
ことにより、D/A変換器1Aの出力電圧V1を任意に
設定することができ、オペアンプ3Aの出力電圧V2で
あるDUT6への設定電圧を任意に与えることができ
る。
Therefore, as shown in equation (1),
By arbitrarily setting the voltage information to be input to the D / A converter 1A, the output voltage V1 of the D / A converter 1A can be arbitrarily set, and the output voltage V2 of the operational amplifier 3A is set to the DUT 6 which is the output voltage V2. Any voltage can be applied.

【0010】また、このオペアンプ3Aの出力電流IO
は、オペアンプ3Aの電流制限用の端子であるA端子か
ら負の電源電圧であるB端子に向かって流れる電流IA
によって制御される。つまり、このオペアンプ3Aの電
流増幅率をGとすると、オペアンプ3Aの出力電流IO
は、 IO=G*IA ・・・(2) となる。したがって、この(2)式に示すように、この
電流IAを制御することにより、DUT6に流す電流I
Oを任意に制限することができる。
The output current IO of the operational amplifier 3A is
Is a current IA flowing from a terminal A, which is a current limiting terminal of the operational amplifier 3A, to a terminal B, which is a negative power supply voltage.
Is controlled by That is, assuming that the current amplification factor of the operational amplifier 3A is G, the output current IO of the operational amplifier 3A
Is: IO = G * IA (2) Therefore, as shown in the equation (2), by controlling this current IA, the current I
O can be arbitrarily limited.

【0011】電流制限回路20において、電流IAの値
を決める制限電流のデジタル情報をD/A変換器1Bに
入力すると、D/A変換器1Bは、その情報をアナログ
値である電圧値に変換し、オペアンプ3Bに出力する。
そして、オペアンプ3Bは、その負側入力端子と抵抗器
2Cとの接続点の電圧がD/A変換器1Bの出力電圧に
等しい電圧となるようにトランジスタ4のベ−ス電圧を
制御する。
In the current limiting circuit 20, when digital information of the limiting current for determining the value of the current IA is input to the D / A converter 1B, the D / A converter 1B converts the information into a voltage value which is an analog value. Then, the signal is output to the operational amplifier 3B.
The operational amplifier 3B controls the base voltage of the transistor 4 so that the voltage at the connection point between the negative input terminal and the resistor 2C is equal to the output voltage of the D / A converter 1B.

【0012】ここで、D/A変換器1Bの出力電圧をV
D、負の電源電圧であるB端子の電圧値をVB、抵抗器
2Cの抵抗値をRCとすると、電流IAは、 IA=(VB−VD)/RC ・・・(3) となる。この式(3)のIAを式(2)に代入すること
により、DUT6への出力電流IOは、 IO=G*(VB−VD)/RC ・・・(4) に制限される。
Here, the output voltage of the D / A converter 1B is
D, if the voltage value of the terminal B, which is a negative power supply voltage, is VB and the resistance value of the resistor 2C is RC, the current IA is IA = (VB−VD) / RC (3) By substituting the IA of the equation (3) into the equation (2), the output current IO to the DUT 6 is limited to the following equation: IO = G * (VB−VD) / RC (4)

【0013】以上のように、従来の電流制限回路20に
おいては、D/A変換器1Bを設けることにより、制限
したい電流の値を任意に設定することができ、異常時に
オペアンプ3Aの出力電流IOが過大となった場合に
は、電流を制限することによりプログラム電源回路及び
DUT6の破損を防ぐことが可能であった。
As described above, in the conventional current limiting circuit 20, by providing the D / A converter 1B, the value of the current to be limited can be arbitrarily set, and the output current IO of the operational amplifier 3A can be set when an abnormality occurs. Is excessive, it is possible to prevent the program power supply circuit and the DUT 6 from being damaged by limiting the current.

【0014】また、DUT6に接続されているコンデン
サ5は、DUT6に供給される電源の変動を吸収するた
めのものであり、プログラム電源からDUT6へ電圧を
印加する際には、同時にこのコンデンサ5への充電も行
われている。
The capacitor 5 connected to the DUT 6 is for absorbing fluctuations in the power supply supplied to the DUT 6, and when a voltage is applied from the program power supply to the DUT 6, the capacitor 5 is connected to the capacitor 5 at the same time. Is also being charged.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、従来の
電流制限回路20では、図3において、プログラム電源
の設定電圧をVO、出力電流の制限値をIO、コンデン
サ5の静電容量をCとすると、出力電流の制限値IOの
値が微少なとき、このコンデンサ5へ充電することによ
り、DUT6の入力電圧が0Vから設定電圧VOまでに
達する時間Tは、 IO*T=C*VO ・・・(5) より、 T=(C*VO)/IO ・・・(6) となる。
However, in the conventional current limiting circuit 20, as shown in FIG. 3, when the set voltage of the program power supply is VO, the limit value of the output current is IO, and the capacitance of the capacitor 5 is C, When the value of the output current limit value IO is very small, the time T required for the input voltage of the DUT 6 to reach the set voltage VO from 0 V by charging the capacitor 5 is given by: IO * T = C * VO. From 5), T = (C * VO) / IO (6)

【0016】そのため、電流制限値IOを小さく設定し
たときには、DUT6の電源電圧が設定値に達するまで
時間がかかり、その結果、DUT6の試験時間が増大す
るという問題があった。
Therefore, when the current limit value IO is set small, it takes time until the power supply voltage of the DUT 6 reaches the set value, and as a result, there is a problem that the test time of the DUT 6 increases.

【0017】[0017]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、被測定試料(例えば、図1
のDUT6)に電源を供給するための電圧信号を出力す
る電源信号出力手段(例えば、図1のD/A変換器1
A)と、この電源信号出力手段により出力された電圧信
号を増幅する増幅手段(例えば、図1の抵抗器2A及び
2B並びにオペアンプ3Aにより構成される反転増幅回
路)と、この信号増幅手段により増幅された電圧信号に
よって前記被測定試料に供給される電源の変動を吸収す
る電源変動吸収手段(例えば、図1のコンデンサ5)
と、前記信号増幅手段における増幅率を設定する増幅率
設定手段(例えば、図1のD/A変換器1B、オペアン
プ3B、トランジスタ4、及び抵抗器2C)と、を備え
る電流制限回路において、前記電源信号出力手段により
出力された電圧信号の電圧レベルを監視する電源電圧監
視手段(例えば、図1の電圧監視器7)と、この電源電
圧監視手段の監視結果に基づいて、前記増幅率設定手段
の増幅率の設定を変更する増幅率変更手段(例えば、図
1の抵抗器2D及び2E、ダイオード8、並びにスイッ
チ9)と、を備えることを特徴としている。
In order to solve the above-mentioned problems, the invention described in claim 1 is based on a sample to be measured (for example, FIG. 1).
Power supply signal output means (for example, the D / A converter 1 of FIG. 1) for outputting a voltage signal for supplying power to the DUT 6 of FIG.
A), amplifying means for amplifying the voltage signal output by the power signal output means (for example, an inverting amplifier circuit composed of resistors 2A and 2B and an operational amplifier 3A in FIG. 1), and amplification by the signal amplifying means Power fluctuation absorbing means (for example, the capacitor 5 in FIG. 1) that absorbs fluctuations in the power supplied to the sample to be measured by the applied voltage signal
And a gain setting means (for example, a D / A converter 1B, an operational amplifier 3B, a transistor 4, and a resistor 2C in FIG. 1) for setting an amplification factor in the signal amplifying means. Power supply voltage monitoring means (for example, the voltage monitor 7 in FIG. 1) for monitoring the voltage level of the voltage signal output by the power supply signal output means, and the amplification factor setting means based on the monitoring result of the power supply voltage monitoring means (For example, the resistors 2D and 2E, the diode 8, and the switch 9 in FIG. 1) for changing the setting of the amplification factor.

【0018】この請求項1記載の発明によれば、被測定
試料に電源を供給するための電圧信号を出力する電源信
号出力手段と、この電源信号出力手段により出力された
電圧信号を増幅する増幅手段と、この信号増幅手段によ
り増幅された電圧信号によって前記被測定試料に供給さ
れる電源の変動を吸収する電源変動吸収手段と、前記信
号増幅手段における増幅率を設定する増幅率設定手段
と、を備える電流制限回路において、電源電圧監視手段
は、前記電源信号出力手段により出力された電圧信号の
電圧レベルを監視し、増幅率変更手段は、この電源電圧
監視手段の監視結果に基づいて、前記増幅率設定手段の
増幅率の設定を変更する。
According to the first aspect of the present invention, power supply signal output means for outputting a voltage signal for supplying power to the sample to be measured, and amplification for amplifying the voltage signal output by the power supply signal output means Means, a power supply fluctuation absorbing means for absorbing fluctuations in the power supplied to the sample to be measured by the voltage signal amplified by the signal amplifying means, and an amplification factor setting means for setting an amplification factor in the signal amplifying means; Wherein the power supply voltage monitoring means monitors the voltage level of the voltage signal output by the power supply signal output means, and the amplification factor changing means, based on the monitoring result of the power supply voltage monitoring means, Change the setting of the amplification factor of the amplification factor setting means.

【0019】また、請求項2記載の発明のように、請求
項1記載の電流制限装置において、増幅率変更手段は、
電源電圧監視手段が電源信号出力手段により出力された
電圧信号の電圧レベルが所定の電圧値になったことを検
知したときには、増幅率設定手段の増幅率の設定を小さ
くすることとして構成することとしてもよい。
According to a second aspect of the present invention, in the current limiting device of the first aspect, the amplification factor changing means includes:
When the power supply voltage monitoring means detects that the voltage level of the voltage signal output by the power supply signal output means has reached a predetermined voltage value, the setting of the amplification rate of the amplification rate setting means is reduced. Is also good.

【0020】さらに、請求項3記載の発明のように、請
求項1または請求項2記載の電流制限回路において、増
幅率変更手段は、ダイオード(例えば、図1のダイオー
ド8)及びスイッチ(例えば、図1のスイッチ9)を含
み、このスイッチをON/OFF制御することにより、
増幅率設定手段の増幅率の設定を変更することとして構
成することとしてもよい。
Further, as in the invention according to claim 3, in the current limiting circuit according to claim 1 or 2, the amplification factor changing means includes a diode (for example, the diode 8 in FIG. 1) and a switch (for example, The switch 9) of FIG. 1 is included, and by controlling ON / OFF of this switch,
The configuration may be such that the setting of the amplification factor of the amplification factor setting means is changed.

【0021】したがって、請求項1乃至請求項3記載の
発明によれば、被測定試料に高速に電源電圧を印加する
ことができ、試験全体として被測定試料の試験時間を短
縮することができる。
Therefore, according to the first to third aspects of the present invention, the power supply voltage can be applied to the sample to be measured at high speed, and the test time of the sample to be measured can be shortened as a whole test.

【0022】[0022]

【発明の実施の形態】以下、図1及び図2を参照して本
発明に係る電流制限回路の一実施の形態を詳細に説明す
る。まず、構成を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a current limiting circuit according to the present invention will be described below in detail with reference to FIGS. First, the configuration will be described.

【0023】図1は、本発明を適用した一実施の形態に
おける電流制限回路10の要部構成を示す図である。な
お、この図1において、図3に示した従来の電流制限回
路20と同一の構成部分には、同一の符号を付するもの
とし、その説明も省略する。
FIG. 1 is a diagram showing a main configuration of a current limiting circuit 10 according to an embodiment to which the present invention is applied. In FIG. 1, the same components as those of the conventional current limiting circuit 20 shown in FIG. 3 are denoted by the same reference numerals, and description thereof will be omitted.

【0024】この図1において、電流制限回路10は、
D/A変換器1A及び1B、抵抗器2A、2B、2C、
2D、及び2E、オペアンプ3A及び3B、トランジス
タ4、コンデンサ5、電圧監視器7、ダイオード8、及
びスイッチ9から構成されている。そのうち、従来の電
流制限回路20に追加される部分は、抵抗器2D及び2
E、電圧監視器7、ダイオード8、並びにスイッチ9で
ある。
In FIG. 1, the current limiting circuit 10
D / A converters 1A and 1B, resistors 2A, 2B, 2C,
2D and 2E, operational amplifiers 3A and 3B, transistor 4, capacitor 5, voltage monitor 7, diode 8, and switch 9. Among them, the portion added to the conventional current limiting circuit 20 includes resistors 2D and 2D.
E, a voltage monitor 7, a diode 8, and a switch 9.

【0025】ダイオード8は、そのアノード端子がオペ
アンプ3Aの電流制限用の端子であるA端子と接続さ
れ、そのカソード端子は抵抗器2Dと抵抗器2Eとに接
続されている。
The diode 8 has an anode terminal connected to the A terminal which is a current limiting terminal of the operational amplifier 3A, and a cathode terminal connected to the resistor 2D and the resistor 2E.

【0026】また、抵抗器2Dの他端は負の電源電圧で
あるB端子に接続され、抵抗器2Eの他端はスイッチ9
を介して接地されている。
The other end of the resistor 2D is connected to a terminal B which is a negative power supply voltage, and the other end of the resistor 2E is connected to a switch 9
Grounded.

【0027】そして、D/A変換器1Aの出力には抵抗
器2Aと並列に電圧監視器7が接続され、この電圧監視
器7の出力は、スイッチ9を制御するための制御信号と
してスイッチ9に接続されている。
A voltage monitor 7 is connected to the output of the D / A converter 1A in parallel with the resistor 2A, and the output of the voltage monitor 7 is used as a control signal for controlling the switch 9. It is connected to the.

【0028】電圧監視器7は、D/A変換器1Aの電圧
を監視しており、D/A変換器1Aの電圧出力が0Vか
ら設定電圧VOに達するまでの間には、ローレベルの制
御信号をスイッチ9に出力し、設定電圧VOに達すると
その制御信号をローレベルからハイレベルへと変化させ
る。
The voltage monitor 7 monitors the voltage of the D / A converter 1A, and controls the low level until the voltage output of the D / A converter 1A reaches the set voltage VO from 0V. A signal is output to the switch 9, and when the voltage reaches the set voltage VO, the control signal is changed from a low level to a high level.

【0029】スイッチ9は、電圧監視器7から入力され
る制御信号がローレベルのときはOFFして、抵抗器2
Eの他端は開放状態となり、この制御信号がハイレベル
のときはONして、抵抗器2Eの他端は接地状態とな
る。
The switch 9 is turned off when the control signal input from the voltage monitor 7 is at a low level,
The other end of E is open, and when this control signal is at a high level, it is turned on, and the other end of resistor 2E is grounded.

【0030】ここで、スイッチ9がOFFしているとき
は、ダイオ−ト゛8は順方向にバイアスされてONし、オ
ペアンプ3Aの電流制限用の端子であるA端子からダイ
オード8、抵抗器2Dを介して、負の電源電圧であるB
端子へ電流IBが流れる。
Here, when the switch 9 is OFF, the diode # 8 is biased in the forward direction and turns ON, and the diode 8 and the resistor 2D are connected from the terminal A for limiting the current of the operational amplifier 3A. Through the negative power supply voltage B
Current IB flows to the terminal.

【0031】このとき、オペアンプ3Aの電流制限用の
端子であるA端子から負の電源電圧であるB端子へ流れ
る電流は、D/A変換器1Bによって予め設定されてい
る定電流IAとこの電流IBの和となり、DUT6への
出力電流の制限は設定値よりも電流IBの分だけ大きい
値となる。
At this time, the current flowing from the terminal A, which is a current limiting terminal of the operational amplifier 3A, to the terminal B, which is a negative power supply voltage, is a constant current IA preset by the D / A converter 1B and this current IA. IB, and the limit of the output current to the DUT 6 is a value larger than the set value by the current IB.

【0032】また、スイッチ9がONしているときは、
抵抗器2Eの他端は接地されているため、抵抗器2Dと
抵抗器2Eの抵抗比による分圧によりダイオード8のカ
ソード端子の電圧が電流制限用の端子であるA端子の電
圧よりも高く、接地電圧(0V)よりも低くなっている
場合には、ダイオード8は逆バイアスとなりOFFし、
接地点からスイッチ9、抵抗器2E、抵抗器2Dを介し
て、負の電源電圧であるB端子に電流ICが流れる。
When the switch 9 is ON,
Since the other end of the resistor 2E is grounded, the voltage at the cathode terminal of the diode 8 is higher than the voltage at the A terminal, which is a current limiting terminal, by the voltage division due to the resistance ratio between the resistor 2D and the resistor 2E. When the voltage is lower than the ground voltage (0 V), the diode 8 is reverse-biased and turned off,
A current IC flows from the ground point to the terminal B, which is a negative power supply voltage, via the switch 9, the resistor 2E, and the resistor 2D.

【0033】これにより、オペアンプ3Aの電流制限用
の端子であるA端子から負の電源電圧であるB端子へは
D/A変換器1Bにより予め設定された定電流IAが流
れ、DUT6への出力電流の制限は設定値と同様とな
る。
As a result, the constant current IA preset by the D / A converter 1B flows from the terminal A, which is a current limiting terminal of the operational amplifier 3A, to the terminal B, which is a negative power supply voltage, and is output to the DUT 6. The current limit is the same as the set value.

【0034】次に、動作を説明する。DUT6に流れる
最大電流をIOに制限するためにプログラム電源の設定
電圧としてVOを与えて試験をするときには、予めD/
A変換器1Bには制限電流に関するデジタル情報が与え
られ、このD/A変換器1Bによりアナログ値に変換さ
れた電圧値がオペアンプ3Bに出力され、オペアンプ3
Bの出力によりトランジスタ4のベース電圧が制御さ
れ、それによって、電流制限用の端子であるA端子から
抵抗器2Cを介して負の電源電圧であるB端子に向かっ
て電流IAが流れる。
Next, the operation will be described. When a test is performed by applying VO as a set voltage of a program power supply in order to limit the maximum current flowing through the DUT 6 to IO, D / D
Digital information about the limiting current is given to the A converter 1B, and the voltage value converted into an analog value by the D / A converter 1B is output to the operational amplifier 3B.
The base voltage of the transistor 4 is controlled by the output of B, whereby the current IA flows from the terminal A, which is a current limiting terminal, to the terminal B, which is a negative power supply voltage, via the resistor 2C.

【0035】そして、D/A変換器1AにDUT6へ印
加する電圧VOのアナログ情報が入力されると、D/A
変換器1Aの出力電圧は、0Vから設定電圧VOへと立
ち上がっていく。このときのD/A変換器1Aの出力電
圧をVDとすると、図2に示すように、電圧監視器7
は、D/A変換器1Aの出力電圧が0VからVDへ達す
るまでの時間T1では、ローレベルの制御信号をスイッ
チ9に出力して、スイッチ9をOFFさせる。
When the analog information of the voltage VO applied to the DUT 6 is input to the D / A converter 1A, the D / A
The output voltage of converter 1A rises from 0V to set voltage VO. Assuming that the output voltage of the D / A converter 1A at this time is VD, as shown in FIG.
Outputs a low-level control signal to the switch 9 to turn off the switch 9 during a time T1 until the output voltage of the D / A converter 1A reaches 0 to VD.

【0036】これにより、ダイオード8が順方向にバイ
アスされ、このダイオード8から抵抗器2Dを介して負
の電源電圧であるB端子に向かって電流IBが流れる。
この結果、このT1間はオペアンプ3Aの電流制限用の
端子であるA端子から負の電源電圧であるB端子に流れ
る電流はIA+IBとなり、オペアンプ3Aの電流増幅
率をGとすると、出力電流IOは、本来の制限電流より
もG*IBだけ多くなり、より速くコンデンサ5を充電
することができるため、DUT6に印加すべき設定電圧
VOへより早く立ち上げることができる。
As a result, the diode 8 is biased in the forward direction, and a current IB flows from the diode 8 via the resistor 2D toward the negative power supply voltage terminal B.
As a result, during T1, the current flowing from the terminal A, which is the current limiting terminal of the operational amplifier 3A, to the terminal B, which is the negative power supply voltage, is IA + IB. If the current amplification factor of the operational amplifier 3A is G, the output current IO is G * IB is larger than the original limited current, and the capacitor 5 can be charged more quickly. Therefore, the voltage can be raised to the set voltage VO to be applied to the DUT 6 earlier.

【0037】次いで、D/A変換器1Aの出力電圧が設
定電圧VDに達すると、電圧監視器7は、ハイレベルの
制御信号をスイッチ9に出力し、スイッチ9をONさせ
る。これにより、抵抗器2Eの一端が接地され、抵抗器
2Dと抵抗器2Eの抵抗比による分圧によりダイオード
8のカソード端子の電流制限用の端子であるA端子の電
圧及び負の電源電圧であるB端子の電圧よりも高くなっ
ているとすると、ダイオード8は逆バイアスされOFF
し、接地点からスイッチ9、抵抗器2E、抵抗器2Dを
介して、負の電源電圧であるB端子に電流ICが流れ
る。
Next, when the output voltage of the D / A converter 1A reaches the set voltage VD, the voltage monitor 7 outputs a high-level control signal to the switch 9 to turn on the switch 9. As a result, one end of the resistor 2E is grounded, and the voltage at the terminal A, which is a current limiting terminal of the cathode terminal of the diode 8, is obtained by dividing the voltage by the resistance ratio between the resistor 2D and the resistor 2E, and the negative power supply voltage. If the voltage is higher than the voltage of the B terminal, the diode 8 is reverse-biased and turned off.
Then, a current IC flows from the ground point to the terminal B, which is a negative power supply voltage, via the switch 9, the resistor 2E, and the resistor 2D.

【0038】この結果、オペアンプ3Aの電流制限用の
端子であるA端子から流れる電流は、予め設定された電
流IAだけとなり、出力電流IOは設定値に制限され
る。こうしてプログラム電源の電圧が立ち上がるまでの
間だけ出力電流を増やし、DUT6に接続されているコ
ンデンサ5を充電する時間を早め、高速にDUT6に設
定電圧を印加することができる。
As a result, the current flowing from the terminal A which is the current limiting terminal of the operational amplifier 3A is only the preset current IA, and the output current IO is limited to the set value. In this way, the output current is increased only until the voltage of the program power supply rises, the time for charging the capacitor 5 connected to the DUT 6 is shortened, and the set voltage can be applied to the DUT 6 at high speed.

【0039】以上のように、本実施の形態における電流
制限回路10では、従来の電流制限回路20において、
抵抗器2D及び2E、電圧監視器7、ダイオード8、並
びにスイッチ9を付加することにより、オペアンプ3A
の電流制限用の端子であるA端子より流れる電流値を制
御することとした。このため、プログラム電源を0Vか
ら設定電圧VOまで立ち上げるまでは出力電流制限は設
定値よりも大きな値とし、プログラム電源の電圧が設定
値に達するとその出力電流制限は本来の設定値とするこ
とができる。
As described above, the current limiting circuit 10 according to the present embodiment differs from the conventional current limiting circuit 20 in that
By adding the resistors 2D and 2E, the voltage monitor 7, the diode 8, and the switch 9, the operational amplifier 3A
The value of the current flowing from the A terminal, which is the current limiting terminal, is controlled. For this reason, the output current limit is set to a value larger than the set value until the program power supply rises from 0 V to the set voltage VO, and when the program power supply voltage reaches the set value, the output current limit is set to the original set value. Can be.

【0040】したがって、本実施の形態における電流制
限回路10によって、被測定試料であるDUT6に試験
用の設定電圧VOを高速に印加することができるため、
被測定試料の試験時間を短縮することができるととも
に、そのDUT6に印可される電圧が設定電圧VOに達
したときには、DUT6に入力される設定電流IOを所
定の値に制限することができる。
Therefore, the current setting circuit 10 in the present embodiment can apply the test setting voltage VO to the DUT 6 as the sample to be measured at high speed.
The test time of the sample to be measured can be reduced, and when the voltage applied to the DUT 6 reaches the set voltage VO, the set current IO input to the DUT 6 can be limited to a predetermined value.

【0041】なお、本実施の形態においては、オペアン
プ3Aの電流制限用に流れる電流を増大させるために、
従来の電流制限回路20に抵抗器2D及び2E、電圧監
視器7、ダイオード8、並びにスイッチ9を付加するこ
ととしたが、コンデンサ5を充電している間のみ、この
電流を増大させることができる回路構成であればどのよ
うな回路でもよい。
In this embodiment, in order to increase the current flowing for limiting the current of the operational amplifier 3A,
Although the resistors 2D and 2E, the voltage monitor 7, the diode 8, and the switch 9 are added to the conventional current limiting circuit 20, this current can be increased only while the capacitor 5 is being charged. Any circuit may be used as long as it has a circuit configuration.

【0042】[0042]

【発明の効果】本発明の電流制限装置によれば、被測定
試料に高速に電源電圧を印加することができ、試験全体
として被測定試料の試験時間を短縮することができる。
According to the current limiting device of the present invention, the power supply voltage can be applied to the sample to be measured at high speed, and the test time of the sample to be measured can be shortened as a whole test.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した一実施の形態における電流制
限回路10の要部構成を示す図である。
FIG. 1 is a diagram illustrating a main configuration of a current limiting circuit according to an embodiment of the present invention;

【図2】本発明を適用した一実施の形態における電流制
限回路10のD/A変換器1A及び電圧監視器7の出力
状態を示す図である。
FIG. 2 is a diagram showing output states of a D / A converter 1A and a voltage monitor 7 of a current limiting circuit 10 according to one embodiment to which the present invention is applied.

【図3】従来の電流制限回路20の要部構成を示す図で
ある。
FIG. 3 is a diagram showing a main configuration of a conventional current limiting circuit 20.

【符号の説明】[Explanation of symbols]

1A、1B D/A変換器 2A、2B、2C、2D、2E 抵抗器 3A、3B オペアンプ 4 トランジスタ 5 コンデンサ 6 被測定試料 7 電圧監視器 8 ダイオード 9 スイッチ 10 本発明の電流制限
回路 20 従来の電流制限回
REFERENCE SIGNS LIST 1A, 1B D / A converter 2A, 2B, 2C, 2D, 2E Resistor 3A, 3B Operational amplifier 4 Transistor 5 Capacitor 6 Sample to be measured 7 Voltage monitor 8 Diode 9 Switch 10 Current limiting circuit of the present invention 20 Conventional current Limiting circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】被測定試料に電源を供給するための電圧信
号を出力する電源信号出力手段と、この電源信号出力手
段により出力された電圧信号を増幅する増幅手段と、こ
の信号増幅手段により増幅された電圧信号によって前記
被測定試料に供給される電源の変動を吸収する電源変動
吸収手段と、前記信号増幅手段における増幅率を設定す
る増幅率設定手段と、を備える電流制限回路において、 前記電源信号出力手段により出力された電圧信号の電圧
レベルを監視する電源電圧監視手段と、 この電源電圧監視手段の監視結果に基づいて、前記増幅
率設定手段の増幅率の設定を変更する増幅率変更手段
と、 を備えることを特徴とする電流制限回路。
1. A power signal output means for outputting a voltage signal for supplying power to a sample to be measured, an amplification means for amplifying a voltage signal output by the power signal output means, and an amplification by the signal amplification means A current limiting circuit comprising: a power supply fluctuation absorbing unit configured to absorb a fluctuation in a power supply supplied to the sample to be measured by the applied voltage signal; and an amplification factor setting unit configured to set an amplification factor in the signal amplification unit. Power supply voltage monitoring means for monitoring the voltage level of the voltage signal output by the signal output means; and gain changing means for changing the setting of the gain of the gain setting means based on the monitoring result of the power supply voltage monitoring means. And a current limiting circuit comprising:
【請求項2】前記増幅率変更手段は、前記電源電圧監視
手段が前記電源信号出力手段により出力された電圧信号
の電圧レベルが所定の電圧値になったことを検知したと
きには、前記増幅率設定手段の増幅率の設定を小さくす
ることを特徴とする請求項1記載の電流制限回路。
2. The amplification factor setting means, wherein the power supply voltage monitoring means detects the amplification factor setting when the voltage level of the voltage signal output from the power supply signal output means has reached a predetermined voltage value. 2. The current limiting circuit according to claim 1, wherein the setting of the amplification factor of the means is reduced.
【請求項3】前記増幅率変更手段は、ダイオード及びス
イッチを含み、このスイッチをON/OFF制御するこ
とにより、前記増幅率設定手段の増幅率の設定を変更す
ることを特徴とする請求項1または請求項2記載の電流
制限回路。
3. The amplification factor changing means includes a diode and a switch, and changes the setting of the amplification factor of the amplification factor setting means by ON / OFF-controlling the switch. Or the current limiting circuit according to claim 2.
【請求項4】前記電源信号出力手段は、デジタル信号を
アナログ電圧信号に変換するD/A変換器を含み、前記
増幅手段は、このD/A変換器の出力に接続された反転
増幅回路であり、前記電源変動吸収手段は、前記被測定
試料に接続されこの被測定試料の電源変動を吸収するコ
ンデンサであり、前記増幅率設定手段は、任意に設定さ
れた出力電流制限情報を電圧値に変換し出力するD/A
変換器と、そのD/A変換器の出力に接続され、前記反
転増幅回路を構成する第1のオペアンプ電流制限用端子
に接続されて定電流を流すためのトランジスタのベ−ス
電圧を制御する第2のオペアンプとから構成され、前記
増幅率変更手段は、前記トランジスタのエミッタ−コレ
クタ間と並列に接続され、アノード端子を第1のオペア
ンプの電流制御用端子に接続しカソード端子を抵抗器を
介して負の電源電圧端子に接続したダイオードと、この
ダイオードのカソード端子に接続され、他端を接地した
スイッチとから構成されていることを特徴とする請求項
3記載の電流制限回路。
4. The power supply signal output means includes a D / A converter for converting a digital signal into an analog voltage signal, and the amplifying means includes an inverting amplifier circuit connected to an output of the D / A converter. The power supply fluctuation absorbing means is a capacitor connected to the sample to be measured and absorbing power supply fluctuations of the sample to be measured, and the amplification factor setting means converts the arbitrarily set output current limit information to a voltage value. D / A to convert and output
A converter, connected to an output of the D / A converter and connected to a first operational amplifier current limiting terminal constituting the inverting amplifier circuit, for controlling a base voltage of a transistor for flowing a constant current; A second operational amplifier, wherein the amplification factor changing means is connected in parallel between the emitter and the collector of the transistor, connects an anode terminal to a current control terminal of the first operational amplifier, and connects a cathode terminal to a resistor. 4. The current limiting circuit according to claim 3, further comprising: a diode connected to a negative power supply voltage terminal via the switch; and a switch connected to a cathode terminal of the diode and having the other end grounded.
【請求項5】前記被測定試料に印加する電圧が設定電圧
値へ達するまでの間、前記電源電圧監視手段によりスイ
ッチをOFFし、前記第1のオペアンプの電流制御用端
子から前記ダイオード及び前記抵抗器を介して負の電源
電圧端子に電流を流し、予め設定されている第1のオペ
アンプの電流制御用端子から流れる電流を増加すること
により、被測定試料に流入する入力電流を増加させ、こ
の被測定試料に印加する電圧が設定電圧値に達したとき
には、前記電源電圧監視手段によりスイッチをONし、
前記ダイオードに逆電圧をかけて、前記第1のオペアン
プの電流制御用端子から流れる電流を予め設定された値
に戻して、前記コンデンサを充電する間のみ前記第1の
オペアンプの出力電流の最大値を増加させ、被測定試料
に印加する電源電圧を高速に立ち上げることを特徴とす
る請求項4記載の電流制限回路。
5. The power supply voltage monitoring means switches off the power supply until the voltage applied to the sample to be measured reaches a set voltage value, and switches the diode and the resistor from the current control terminal of the first operational amplifier. The current flowing from the current control terminal of the first operational amplifier set in advance is increased by flowing a current to the negative power supply voltage terminal through the device, thereby increasing the input current flowing into the sample to be measured. When the voltage applied to the sample to be measured reaches a set voltage value, a switch is turned on by the power supply voltage monitoring means,
A reverse voltage is applied to the diode to return the current flowing from the current control terminal of the first operational amplifier to a predetermined value, and the maximum value of the output current of the first operational amplifier only while charging the capacitor 5. The current limiting circuit according to claim 4, wherein the power supply voltage applied to the sample to be measured is increased at a high speed.
JP30273399A 1999-10-25 1999-10-25 Current limiting circuit Pending JP2001125651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30273399A JP2001125651A (en) 1999-10-25 1999-10-25 Current limiting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30273399A JP2001125651A (en) 1999-10-25 1999-10-25 Current limiting circuit

Publications (1)

Publication Number Publication Date
JP2001125651A true JP2001125651A (en) 2001-05-11

Family

ID=17912508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30273399A Pending JP2001125651A (en) 1999-10-25 1999-10-25 Current limiting circuit

Country Status (1)

Country Link
JP (1) JP2001125651A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113933705A (en) * 2021-09-26 2022-01-14 西门子电站自动化有限公司 System for monitoring an electric motor
CN114020086A (en) * 2021-11-11 2022-02-08 无锡迈尔斯通集成电路有限公司 LDO current limiting circuit linearly changing along with input voltage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113933705A (en) * 2021-09-26 2022-01-14 西门子电站自动化有限公司 System for monitoring an electric motor
CN114020086A (en) * 2021-11-11 2022-02-08 无锡迈尔斯通集成电路有限公司 LDO current limiting circuit linearly changing along with input voltage
CN114020086B (en) * 2021-11-11 2023-05-23 无锡迈尔斯通集成电路有限公司 LDO current limiting circuit capable of linearly changing along with input voltage

Similar Documents

Publication Publication Date Title
US8779747B2 (en) Dynamic voltage adjustment device and power transmission system using the same
CN100553131C (en) Overcurrent detecting device
CN109062304B (en) Constant current load circuit, electronic load and related system
JP4589240B2 (en) Clamp circuit and test signal generator
JPWO2007125680A1 (en) Power application circuit and test apparatus
JP2001161025A (en) Current limiter
CN110196430B (en) Temperature compensation circuit and method applied to single photon array sensor
JPH06252720A (en) Base current control circuit for output transistor and output driving stage circuit
US6957278B1 (en) Reference -switch hysteresis for comparator applications
US6552579B1 (en) Fuel gauge power switch with current sense
US6798179B2 (en) Stabilized direct-current power supply device
KR100272951B1 (en) Circuit for voltage applying
JP2001125651A (en) Current limiting circuit
CN110120627B (en) Light-emitting element driver circuit
US20060152875A1 (en) Overcurrent protection device
JPH0799859B2 (en) Deflection power transistor drive circuit
JPH1092190A (en) Tracking and holding circuit
CN118381487B (en) Pulse power supply, power testing system and control method
JP4705724B2 (en) Auto zero correction circuit
JP3705422B2 (en) Current-voltage converter
JP2536111Y2 (en) Switch circuit
JP2008209997A (en) Current generator
JPH0637452Y2 (en) Input protection circuit for current-voltage converter
JPH07295659A (en) Peltier element drive circuit
JPH0744248A (en) Constant voltage circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001