[go: up one dir, main page]

JP2001110946A - Electronic device and manufacturing method thereof - Google Patents

Electronic device and manufacturing method thereof

Info

Publication number
JP2001110946A
JP2001110946A JP28418799A JP28418799A JP2001110946A JP 2001110946 A JP2001110946 A JP 2001110946A JP 28418799 A JP28418799 A JP 28418799A JP 28418799 A JP28418799 A JP 28418799A JP 2001110946 A JP2001110946 A JP 2001110946A
Authority
JP
Japan
Prior art keywords
substrate
electronic device
electrode
bonding
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28418799A
Other languages
Japanese (ja)
Inventor
Tomohiro Iguchi
知洋 井口
Taizo Tomioka
泰造 冨岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28418799A priority Critical patent/JP2001110946A/en
Publication of JP2001110946A publication Critical patent/JP2001110946A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent

Landscapes

  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an SAW device together with its manufacturing method wherein the waviness or deflection of a substrate sheet is suppressed, deflection of each substrate is suppressed as well, and the deformation of a bump is stabilized with no degradation in productivity. SOLUTION: An SAW chip 6 where a bump 5 is formed on an electrode 7, and a substrate 1 where an electrode 2 is jointed through the SAW chip 6 and the bump 5, constitute an SAW device where a silicon substrate is used as the substrate 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電子デバイスのパッ
ケージングに関し、特に、SAW(Surface A
coustic Wave)デバイスとその製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electronic device packaging, and more particularly to SAW (Surface A).
and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、電子デバイスであるSAWデバイ
スの製造は、SAWチップの電極に金ボールのバンプを
形成し、その後、バンプをセラミック基板の電極に超音
波併用熱圧着(以下、超音波フリップチップボンディン
グとする)し、その後にパッケージングをおこなってい
る。以下に、それらの概要を図面を参照して説明する。
2. Description of the Related Art Conventionally, a SAW device, which is an electronic device, is manufactured by forming a bump of a gold ball on an electrode of a SAW chip, and then bonding the bump to an electrode of a ceramic substrate by thermocompression combined with ultrasonic wave (hereinafter referred to as ultrasonic flip). Chip bonding) and then packaging. Hereinafter, the outlines thereof will be described with reference to the drawings.

【0003】図7はSAWチップの電極にバンプを形成
するバンプ形成方法を示す説明図で、ワイヤボンダ(不
図示)を用いて、キャピラリ31から金ワイヤ32をS
AWチップ33のアルミ電極34上に供給して金ボール
35を作り、これをキャピラリ31を用いて、アルミ電
極34上に超音波併用熱圧着して接合した後、キャピラ
リ31を上昇させて金ワイヤ32を引きちぎり金ボール
のバンプ36を形成している。
FIG. 7 is an explanatory view showing a bump forming method for forming a bump on an electrode of a SAW chip. A gold wire 32 is connected to a capillary 31 from a capillary 31 using a wire bonder (not shown).
The gold ball 35 is produced by supplying the aluminum ball 34 of the AW chip 33 to the aluminum electrode 34, and is bonded to the aluminum electrode 34 by thermocompression bonding with the ultrasonic wave using the capillary 31. 32 is torn off to form a bump 36 of a gold ball.

【0004】図8に示すように(図7と同一部分には同
一符号を付しているので個々の説明は省略する)、バン
プ36が形成されたSAWチップ33を、バンプ36が
形成された面を下にした状態でフリップチップボンダ
(不図示)のボンディングツール41に吸着固定する。
一方、フリップチップボンダのワークステージ42上に
は、電極43の表面に金めっきを施したセラミック基板
44が複数並ベられた基板シート45を吸着固定して2
00℃程度に加熱する。その状態で、フリップチップボ
ンダがアルミ電極34に形成されたバンプ36とセラミ
ック基板44の電極43とを位置合せをおこない、ボン
ディングツール41を垂直下方に駆動し、SAWチップ
33を75(gf/バンプ)のボンディング荷重で基板
シート45に加圧する。同時に超音波振動を出力3Wで
800ms印加し、相互の電極34、43どうしをバン
プ36を介して接合する。
[0004] As shown in FIG. 8 (the same parts as in FIG. 7 are denoted by the same reference numerals and their description is omitted), the SAW chip 33 on which the bumps 36 are formed is replaced with the bumps 36 formed thereon. With the surface facing down, it is suction-fixed to a bonding tool 41 of a flip chip bonder (not shown).
On the other hand, on a work stage 42 of the flip chip bonder, a substrate sheet 45 in which a plurality of ceramic substrates 44 each having a gold-plated surface on an electrode 43 are adsorbed and fixed, and
Heat to about 00 ° C. In this state, the flip chip bonder aligns the bump 36 formed on the aluminum electrode 34 with the electrode 43 of the ceramic substrate 44, drives the bonding tool 41 vertically downward, and moves the SAW chip 33 to 75 (gf / bump). The substrate sheet 45 is pressurized by the bonding load of (2). At the same time, ultrasonic vibration is applied at an output of 3 W for 800 ms, and the mutual electrodes 34 and 43 are joined via the bump 36.

【0005】接合後、図9に示すように(図7と同一部
分には同一符号を付しているので個々の説明は省略す
る)、金属キャップ46で各セラミック基板44を封止
する。その後、基板シート45を個々のパッケージ毎に
分割して、個々のSAWデバイスを得ている。
After the joining, as shown in FIG. 9 (the same parts as those in FIG. 7 are denoted by the same reference numerals and their description is omitted), each ceramic substrate 44 is sealed with a metal cap 46. Thereafter, the substrate sheet 45 is divided into individual packages to obtain individual SAW devices.

【0006】なお、SAWデバイス自体の基板には、弾
性表面波を取扱うSAWデバイスの特性上から圧電材料
が用いられており、PZT等の圧電セラミックスの板が
広く使用されている。
The substrate of the SAW device itself is made of a piezoelectric material because of the characteristics of the SAW device that handles surface acoustic waves, and a piezoelectric ceramic plate such as PZT is widely used.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述の
ようにSAWデバイスを載置する基板シートは材料がセ
ラミックであるため、精密な加工が困難であり、うねり
や反りが発生している。そのため、SAWデバイスのパ
ッケージが完成後にバンプの変形状態を調べた結果、同
一パッケージ内でバンプ高さが30μm程度ばらつく場
合が生じているものが存在していた。
However, as described above, since the substrate sheet on which the SAW device is mounted is made of ceramic, precise processing is difficult, and undulation and warpage are generated. For this reason, as a result of examining the deformation state of the bumps after the completion of the SAW device package, there have been cases where the bump height varies by about 30 μm in the same package.

【0008】このように、バンプの変形が存在している
ものを、そのまま、フリップチップボンディングで接合
すると接合不良を起こすことが多い。
[0008] As described above, when a bump having a deformed bump is directly bonded by flip chip bonding, a bonding failure often occurs.

【0009】なお、基板シートのうねりや反りは基板を
分割してから、それらを個々に接合することで解決でき
る場合があるが、その場合は生産性が大幅に低下してし
まい生産工程としては好ましくない。
In some cases, the undulation or warpage of the substrate sheet can be solved by dividing the substrate and then joining them individually, but in that case, the productivity is greatly reduced and the production process is difficult. Not preferred.

【0010】本発明はこのような問題点に着目してなさ
れたもので、基板シートのうねりや反りを抑制し、個々
の基板の反りも抑止することにより、生産性を低下させ
ること無く、バンプの変形状態を安定化できるSAWデ
バイスおよびその製造方法を提供することを目的として
いる。
The present invention has been made in view of such problems, and suppresses undulation and warpage of a substrate sheet, and also suppresses warpage of individual substrates, so that bumps can be formed without lowering productivity. It is an object of the present invention to provide a SAW device capable of stabilizing a deformed state of a device and a method for manufacturing the same.

【0011】[0011]

【課題を解決するための手段】請求項1の発明による手
段によれば、電極を有する半導体チップと、バンプによ
り前記半導体チップの前記電極と接続可能に設けられた
配線を有する基板と、前記基板に接続された前記半導体
チップを覆うキャップとを備える電子デバイスであっ
て、前記基板の少なくとも前記配線が設けられる面は、
シリコン材により構成されていることを特徴とする電子
デバイスである。
According to a first aspect of the present invention, there is provided a semiconductor chip having electrodes, a substrate having wiring provided so as to be connectable to the electrodes of the semiconductor chip by bumps, and the substrate. And a cap that covers the semiconductor chip connected to the electronic device, wherein at least the surface of the substrate on which the wiring is provided,
An electronic device comprising a silicon material.

【0012】また請求項2の発明による手段によれば、
電極を有する半導体チップと、バンプにより前記半導体
チップの前記電極と接続可能に設けられた配線を有する
基板と、前記基板に接続された前記半導体チップを覆う
キャップとを備える電子デバイスであって、前記基板
は、シリコン材により構成されている多層配線基板であ
ることを特徴とする電子デバイスである。
According to the second aspect of the present invention,
An electronic device comprising: a semiconductor chip having electrodes; a substrate having wiring provided to be connectable to the electrodes of the semiconductor chip by bumps; and a cap covering the semiconductor chip connected to the substrate. The electronic device is characterized in that the substrate is a multilayer wiring substrate made of a silicon material.

【0013】また請求項3の発明による手段によれば、
前記キャップは、シリコン材で形成されていることを特
徴とする電子デバイスである。
According to the third aspect of the present invention,
The electronic device is characterized in that the cap is formed of a silicon material.

【0014】また請求項4の発明による手段によれば、
前記基板に形成された前記電極は、アルミ、金又はそれ
らのいづれかを主成分とした合金であることを特徴とす
る電子デバイスである。
According to the fourth aspect of the present invention,
The electronic device is characterized in that the electrode formed on the substrate is aluminum, gold, or an alloy containing any of them as a main component.

【0015】また請求項5の発明による手段によれば、
前記基板は、シリコン材からなる基板が貼り合わされて
形成されていることを特徴とする電子デバイスである。
According to the fifth aspect of the present invention,
The electronic device is characterized in that the substrate is formed by bonding substrates made of a silicon material.

【0016】また請求項6の発明による手段によれば、
電子デバイスの電極上に複数のバンプを形成するバンプ
形成工程と、このバンプ形成工程で形成された複数のバ
ンプを介して基板のそれぞれの電極と前記電子デバイス
をボンディングするボンディング工程と、このボンディ
ング工程の後に封止用のキャツプを基板に接着する接着
工程と、この接着工程により接着した基板とキャップと
を一括して切断して個々のパッケージに分離する分離工
程を有することを特徴とする電子デバイスの製造方法で
ある。
According to the means of the invention of claim 6,
A bump forming step of forming a plurality of bumps on an electrode of an electronic device, a bonding step of bonding each electrode of a substrate to the electronic device via the plurality of bumps formed in the bump forming step, and a bonding step of An electronic device comprising: a bonding step of bonding a sealing cap to a substrate after the step of bonding; and a separation step of cutting the substrate and the cap bonded by the bonding step at a time and separating the packages into individual packages. It is a manufacturing method of.

【0017】また請求項7の発明による手段によれば、
シリコン材からなる層と配線が形成された層とから構成
される被加工物について、エッチングすることにより前
記基板上に開口を形成し、この開口を導電性材料で被覆
して前記配線による回路を形成して基板を形成する工程
を有することを特徴とする電子デバイスの製造方法であ
る。
Further, according to the means of the invention of claim 7,
An opening is formed on the substrate by etching a workpiece formed of a layer made of a silicon material and a layer on which a wiring is formed, and the opening is covered with a conductive material to form a circuit using the wiring. A method for manufacturing an electronic device, comprising a step of forming a substrate.

【0018】また請求項8の発明による手段によれば、
シリコンをエッチングすることにより凹部を形成するキ
ャップの製造工程を有することを特徴する電子デバイス
の製造方法である。
Further, according to the means of the invention of claim 8,
A method of manufacturing an electronic device, comprising a step of manufacturing a cap for forming a concave portion by etching silicon.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態とし
て、電子デバイスであるSAWデバイスの構造とその製
造方法を図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, as an embodiment of the present invention, a structure of a SAW device as an electronic device and a manufacturing method thereof will be described with reference to the drawings.

【0020】図1は本発明のSAWデバイスの構造を示
す断面側面図である。基板シートであるシリコン基板1
の表面と裏面には、それぞれアルミの表面電極2と裏面
電極3が形成されており、相互の電極2、3はスルーホ
ール4で電気的に導通されている。また、表面電極2上
には金ボールのバンプ5を介して、SAWチップ6のア
ルミ電極7が接合されている。SAWチップ6の外側は
シリコンキャップ8がエポキシ系の接着剤で、シリコン
基板1に接着されてSAWチップ6を封止し、それによ
りパッケージングすることによりSAWデバイスが形成
されている。
FIG. 1 is a sectional side view showing the structure of a SAW device according to the present invention. Silicon substrate 1 as a substrate sheet
A front surface electrode 2 and a back surface electrode 3 of aluminum are formed on the front surface and the rear surface, respectively, and the electrodes 2 and 3 are electrically connected to each other through a through hole 4. The aluminum electrode 7 of the SAW chip 6 is joined to the surface electrode 2 via the bump 5 of a gold ball. Outside the SAW chip 6, a silicon cap 8 is adhered to the silicon substrate 1 with an epoxy-based adhesive to seal the SAW chip 6 and then package it to form a SAW device.

【0021】シリコン基板1を形成しているシリコン材
は、シリコンまたはシリコン化合物である。シリコン単
結晶からなるシリコン基板1については、研磨による機
械的な除去加工によって平坦化を施しやすい。また、ド
ライエッチングやウエットエッチング、RIE(Rea
ction Ion Etching)、電解研磨など
の除去加工方法が確立されているので、配線が設けられ
たシリコン基板1について選択的に加工を施し、かつ、
平坦化を行うことが容易に可能である。また、平坦化さ
れたシリコン基板1の表層を酸化処理してSiOとす
ることにより、シリコン基板1の強度が増し化学的にも
安定するので、シリコン基板1にSAWチップをボンデ
ィングする際には、シリコン基板1の表面は酸化処理さ
れていることが好ましい。
The silicon material forming the silicon substrate 1 is silicon or a silicon compound. The silicon substrate 1 made of silicon single crystal can be easily flattened by mechanical removal processing by polishing. In addition, dry etching, wet etching, RIE (Rea)
Since removal processing methods such as Ction Ion Etching and electrolytic polishing have been established, the silicon substrate 1 provided with the wiring is selectively processed, and
Flattening can be easily performed. Further, since the flattened surface layer of the silicon substrate 1 is oxidized to form SiO 2 , the strength of the silicon substrate 1 is increased and the silicon substrate 1 is chemically stabilized. Therefore, when bonding a SAW chip to the silicon substrate 1, The surface of the silicon substrate 1 is preferably oxidized.

【0022】次に、本発明の上述の構造のSAWデバイ
スの製造方法について説明する。SAWデバイスは基板
シートであるシリコン基板1の表面上にSAWチップ6
を金ボールのバンプ5を介して接合しているので、接合
以前に表面と裏面に電極を2、3形成したシリコン基板
1と、アルミ電極7上にバンプ5を形成したSAWチッ
プ6とがそれぞれ別個に製造される。
Next, a method of manufacturing a SAW device having the above structure according to the present invention will be described. The SAW device has a SAW chip 6 on a surface of a silicon substrate 1 which is a substrate sheet.
Are bonded via the bumps 5 of the gold balls, so that the silicon substrate 1 having the electrodes formed on the front and back surfaces 2 and 3 before the bonding and the SAW chip 6 having the bumps 5 formed on the aluminum electrodes 7 are respectively formed. Manufactured separately.

【0023】図2(a)〜(e)は、基板シートである
シリコン基板1の製造工程を示す説明図である。まず、
図2(a)に示すように、2枚のシリコン基板1a、1
bを用意し、一方のシリコン基板1aには成膜装置(不
図示)により、シリコン基板1aの表面にマスクをおこ
ない所定個所にのみ選択的にアルミを成膜して表面電極
2を形成する。また、他方のシリコン基板1bには、エ
ッチングによりシリコン基板1bに選択的に段部9を形
成し、形成された段部9にめっき等によりアルミを埋め
込み裏面電極3を形成する。さらに、このシリコン基板
1bは裏面電極3が形成された面を研磨して、シリコン
の面と裏面電極3の面とを面一な平坦面に仕上げる。
FIGS. 2A to 2E are explanatory views showing the steps of manufacturing the silicon substrate 1 as a substrate sheet. First,
As shown in FIG. 2A, two silicon substrates 1a, 1
The surface electrode 2 is formed by forming a mask on the surface of the silicon substrate 1a by using a film forming apparatus (not shown) and selectively forming aluminum on only a predetermined portion of the silicon substrate 1a. On the other silicon substrate 1b, a step portion 9 is selectively formed on the silicon substrate 1b by etching, and aluminum is embedded in the formed step portion 9 by plating or the like to form a back electrode 3. Further, the surface of the silicon substrate 1b on which the back electrode 3 is formed is polished to finish the silicon surface and the back electrode 3 into a flat surface.

【0024】続いて、図2(b)に示すように、一方の
シリコン基板1aの下面側(表面電極2が形成されてい
ない側)と、他方のシリコン基板1bの上面側(裏面電
極3が形成された側)とを、好ましくは防湿性の高い接
着剤、例えば、エポキシ接着剤により貼り合わせる。そ
の際、双方のシリコン基板1a、1bの面はいずれも平
坦面であり、接合されて一体化した後でもシリコン基板
1の表層の平面度が維持される。
Subsequently, as shown in FIG. 2B, the lower surface of one silicon substrate 1a (the side where the surface electrode 2 is not formed) and the upper surface of the other silicon substrate 1b (the back electrode 3 is The formed side is preferably adhered with an adhesive having high moisture resistance, for example, an epoxy adhesive. At this time, both surfaces of the silicon substrates 1a and 1b are flat surfaces, and the flatness of the surface layer of the silicon substrate 1 is maintained even after being joined and integrated.

【0025】なお、シリコン基板1は少なくとも基板の
表面がシリコン材で構成されていれば、既知のプロセス
によって平坦化が可能であるが、シリコン基板1の全体
がシリコン材で構成されていると、シリコン基板1の厚
み方向の熱膨張係数のばらつきを抑える上で好ましいも
のとなる。
The silicon substrate 1 can be flattened by a known process if at least the surface of the substrate is made of a silicon material. However, if the entire silicon substrate 1 is made of a silicon material, This is preferable in suppressing variations in the coefficient of thermal expansion in the thickness direction of the silicon substrate 1.

【0026】したがって、この状態では表面電極2と裏
面電極3とがシリコン基板1の表面と内部に形成された
状態になっている。なお、表面電極2と裏面電極3とは
シリコン基板1の板厚方向で、部分的に重なる位置に形
成されている。
Therefore, in this state, the front electrode 2 and the back electrode 3 are formed on the surface and inside of the silicon substrate 1. The front electrode 2 and the back electrode 3 are formed at positions where they partially overlap in the thickness direction of the silicon substrate 1.

【0027】次に、図2(c)に示すように、シリコン
基板1の表面電極2と裏面電極3とを連通する孔の加工
をシリコン基板1の表面方向(表面電極2の上)から行
う。この孔4aの加工手段は周知の手段であるK0Hや
Na0Hの溶液での湿式エッチング、プラズマエッチン
グ/RIE等のドライエッチング、またはX線又はレー
ザ等のいずれかの手段を任意に用いて行うことができ
る。なお、加工する孔4aの深さは少なくともシリコン
基板1の内部の裏面電極3に達している必要があるが、
それ以上深くてもよい。その場合、加工した孔4aがシ
リコン基板1の裏面まで貫通していてもよい。
Next, as shown in FIG. 2C, a hole for communicating the front surface electrode 2 and the back surface electrode 3 of the silicon substrate 1 is processed from the front side of the silicon substrate 1 (above the front surface electrode 2). . The hole 4a can be processed by any known means such as wet etching with a solution of K0H or Na0H, dry etching such as plasma etching / RIE, or X-ray or laser. it can. Although the depth of the hole 4a to be processed needs to reach at least the back electrode 3 inside the silicon substrate 1,
It may be deeper than that. In that case, the processed hole 4a may penetrate to the back surface of the silicon substrate 1.

【0028】次に、図2(d)に示すように、表面電極
2と裏面電極3とを貫通した孔4aの内壁に導電性材料
によるめっき処理を施して、導電性の被覆を有するスル
ーホール4を形成する。このスルーホール4により表面
電極2と裏面電極3とが電気的に接続される。
Next, as shown in FIG. 2D, the inner wall of the hole 4a penetrating the front electrode 2 and the back electrode 3 is plated with a conductive material to form a through hole having a conductive coating. 4 is formed. The through-hole 4 electrically connects the front surface electrode 2 and the back surface electrode 3.

【0029】次に、図2(e)に示すように、シリコン
基板1の裏面側から裏面電極3が所定の高さに露出する
まで、機械加工やエッチング等を施してシリコン基板を
1薄く研磨し、シリコン基板1の裏面に裏面電極3を形
成する。
Next, as shown in FIG. 2E, the silicon substrate 1 is polished one thinner by performing machining, etching or the like until the rear surface electrode 3 is exposed at a predetermined height from the rear surface side of the silicon substrate 1. Then, the back surface electrode 3 is formed on the back surface of the silicon substrate 1.

【0030】なお、シリコン基板における表面電極と裏
面電極の呼び方は、実際に使用する際に、シリコン基板
の何れの面を上側に用いるかで変わるもので、上述のよ
うに、便宜的に上側に用いる側を表面電極とし、下側を
裏面電極としたが、上述と反対面を使用する場合は、上
述の場合とは表面電極と裏面電極とが逆になる。したが
って、その際は、研磨等により表面電極をシリコン基板
の表面に露出させることになる。
Note that the designation of the front surface electrode and the back surface electrode in the silicon substrate changes depending on which surface of the silicon substrate is used on the upper side in actual use. Is used as the front surface electrode, and the lower side is used as the back surface electrode. However, when the surface opposite to the above is used, the front surface electrode and the back surface electrode are reversed from the above case. Therefore, in that case, the surface electrode is exposed on the surface of the silicon substrate by polishing or the like.

【0031】次に、図3を参照してSAWチップ6のア
ルミ電極7へのバンプ5の形成について説明する。バン
プ5の形成はワイヤボンダ(不図示)を用いておこな
う。すなわち、ボンディングワイヤ10として、直径φ
25μmの金線をキャピラリ11からSAWチップ6の
アルミ電極7上に供給して直径φ70μmの金ボール1
2を形成する。この金ボール12をキャピラリ11を用
いて、SAWチップ6のアルミ電極7上に超音波併用熱
圧着で接合した後、キャピラリ11を上昇させてボンデ
ィングワイヤ10を引きちぎり、直径85μmの金ボー
ル12のバンプ5を形成する。
Next, formation of the bumps 5 on the aluminum electrodes 7 of the SAW chip 6 will be described with reference to FIG. The bump 5 is formed using a wire bonder (not shown). That is, as the bonding wire 10, the diameter φ
A 25 μm gold wire is supplied from the capillary 11 onto the aluminum electrode 7 of the SAW chip 6 to form a gold ball 1 having a diameter of 70 μm.
Form 2 After bonding the gold ball 12 to the aluminum electrode 7 of the SAW chip 6 by using a capillary 11 by thermocompression combined with ultrasonic waves, the capillary 11 is raised and the bonding wire 10 is torn off to form a gold ball 12 having a diameter of 85 μm. The bump 5 is formed.

【0032】次に、上述により形成されたバンプ5が形
成されたSAWチップ6と電極2、3が形成されたシリ
コン基板1との接合について説明する。図4はSAWチ
ップと電極が形成されたシリコン基板との接合を示す側
面断面図である。この接合はフリップチップボンダ(不
図示)を用いておこなう。
Next, the bonding of the SAW chip 6 on which the bumps 5 formed as described above are formed and the silicon substrate 1 on which the electrodes 2 and 3 are formed will be described. FIG. 4 is a side cross-sectional view showing the bonding between the SAW chip and the silicon substrate on which the electrodes are formed. This bonding is performed using a flip chip bonder (not shown).

【0033】まず、SAWチップ6をバンプ5が形成さ
れた面を下にした状態でフリップチップボンダのボンデ
ィングツール13に吸着固定する。また、フリップチッ
プボンダのワークステージ14上では、シリコン基板1
の裏面が吸着固定されて200℃に加熱されている。こ
の状態で、図示しない位置検出カメラを用いてSAWチ
ップ6のアルミ電極7に形成されたバンプ5とシリコン
基板1の表面に形成された表面電極2のそれぞれの位置
を検出し、その結果に基づいてワークステージ14を移
動させて相互の位置合わせをおこなう。
First, the SAW chip 6 is suction-fixed to the bonding tool 13 of the flip chip bonder with the surface on which the bumps 5 are formed facing down. On the work stage 14 of the flip chip bonder, the silicon substrate 1
Is fixed by suction and heated to 200 ° C. In this state, the respective positions of the bump 5 formed on the aluminum electrode 7 of the SAW chip 6 and the surface electrode 2 formed on the surface of the silicon substrate 1 are detected using a position detection camera (not shown), and based on the results, The work stage 14 is moved to perform mutual alignment.

【0034】その後、SAWチップ6を吸着しているボ
ンディングツール13を垂直下方に降下させ、SAWチ
ップ6を60(gf/バンプ5)のボンディング荷重で
シリコン基板1に加圧する。同時に超音波振動子(不図
示)により超音波振動を出力1Wで300ms程度印加
し、バンプ5とシリコン基板1の表面電極2とを接合す
る。
Thereafter, the bonding tool 13 holding the SAW chip 6 is lowered vertically downward, and the SAW chip 6 is pressed against the silicon substrate 1 with a bonding load of 60 (gf / bump 5). At the same time, ultrasonic vibration is applied by an ultrasonic vibrator (not shown) at an output of 1 W for about 300 ms to join the bump 5 and the surface electrode 2 of the silicon substrate 1.

【0035】その後、図5に示すように(図4と同一部
分には同一符号を付しているので、個々の説明は省略す
る)、シリコンキャップ8をエポキシ系の接着剤で、S
AWチップ6側からシリコン基板1に接着してパッケー
ジングをおこないSAWデバイス群を形成する。なお、
シリコンキャップ8は予め、K0HやNa0Hの溶液で
の湿式エッチング、プラズマエッチング、RIE等のド
ライエッチング等で作製されている。
Thereafter, as shown in FIG. 5 (the same parts as those in FIG. 4 are denoted by the same reference numerals and their description is omitted), the silicon cap 8 is coated with an epoxy-based adhesive and
The AW chip 6 is bonded to the silicon substrate 1 from the AW chip 6 side to perform packaging, thereby forming a SAW device group. In addition,
The silicon cap 8 is prepared in advance by wet etching with a K0H or Na0H solution, plasma etching, dry etching such as RIE, or the like.

【0036】シリコンキャップ8は、キャップの材料を
シリコン材とすることにより、既知のエッチング処理方
法を用いた凹形状の形成が容易になり、SAWチップ6
を覆うキャビティの形成が容易になる。また、材料がシ
リコン基板1と同じであることにより、熱膨張係数の差
に起因する歪みも無くなるので、パッケージの耐環境性
能が一段と向上する。
The silicon cap 8 is made of a silicon material, so that it is easy to form a concave shape using a known etching method.
The formation of a cavity that covers the surface becomes easy. In addition, since the material is the same as that of the silicon substrate 1, distortion due to the difference in the coefficient of thermal expansion is eliminated, so that the environmental resistance of the package is further improved.

【0037】その後、図6に示すように(図4と同一部
分には同一符号を付しているので、個々の説明は省略す
る)、シリコンキャップ8が接着されてパッケージング
されたSAWデバイス群を、SAWデバイス毎にダイシ
ングブレード15でダイシングすることにより個々のS
AWデバイスを個別に分割する。
Thereafter, as shown in FIG. 6 (the same parts as those in FIG. 4 are denoted by the same reference numerals and their description is omitted), a group of SAW devices to which the silicon cap 8 is adhered and packaged. Is diced with a dicing blade 15 for each SAW device,
Separate AW devices individually.

【0038】なお、上述の方法で完成したSAWデバイ
スパツケージについて、バンプの変形状態を調べた結
果、本発明では、シリコン基板を用いており、シリコン
基板が平坦であるため、各SAWデバイスパッケージ内
でバンプ高さのばらつきが5μm以下であることが確認
できた。
As a result of examining the deformation state of the bumps of the SAW device package completed by the above-described method, the present invention uses a silicon substrate, and the silicon substrate is flat. It was confirmed that the variation in bump height was 5 μm or less.

【0039】なお、上述の実施の形態では、シリコン基
板に形成した電極は、アルミ電極を用いたが、電極材料
はアルミ以外にも金、もしくはそれらを主成分とした合
金を用いてもよい。
In the above-described embodiment, an aluminum electrode is used as the electrode formed on the silicon substrate, but gold or an alloy containing these as a main component may be used as the electrode material other than aluminum.

【0040】以上に述べたように、本発明では電子デバ
イスの電極上にバンプを形成し、これを基板の電極にフ
リップチップボンディングし、キャップなどで封止する
ことにより製造されるSAWデバイスで、基板に平坦度
の高いシリコン基板を用いることにより、バンプのばら
つきの少ない良好な接続による接合状態が得らるように
なり、薄型のSAWデバイスを歩留まりよく製造するこ
とが可能になった。
As described above, in the present invention, a SAW device manufactured by forming a bump on an electrode of an electronic device, flip-chip bonding the bump to an electrode of a substrate, and sealing with a cap or the like, By using a silicon substrate having a high flatness as a substrate, it is possible to obtain a bonding state with good connection with little variation in bumps, and it has become possible to manufacture a thin SAW device with high yield.

【0041】また、本発明のSAWデバイスの製造方法
によれば、SAWデバイスの電極上にバンプを形成し、
これを複数のシリコン基板が集合したシリコン基板シー
トにフリップチップボンディングして、複数の封止キャ
ップが集合したキャプシートを一括してシリコン基板シ
ートに接着する。この接着したシリコン基板シートとキ
ャップシートを処理箇所毎に切断して個々のパッケ−ジ
を製作しているので、極めて生産性が高い。
According to the SAW device manufacturing method of the present invention, a bump is formed on an electrode of the SAW device,
This is flip-chip bonded to a silicon substrate sheet on which a plurality of silicon substrates are aggregated, and the cap sheet on which a plurality of sealing caps are aggregated is collectively adhered to the silicon substrate sheet. The individual packages are manufactured by cutting the bonded silicon substrate sheet and cap sheet for each processing location, so that the productivity is extremely high.

【0042】また、上述の実施の形態ではSAWデバイ
スについて説明したが、これに限定されず、その他の品
質のよい電子デバイスを提供することも可能である。
In the above embodiment, the SAW device has been described. However, the present invention is not limited to this, and it is also possible to provide other high-quality electronic devices.

【0043】[0043]

【発明の効果】本発明によれば、SAWデバイスの生産
を、バンプ形状を均一に形成し、そのバンプによる接合
を安定させることにより生産性を高めることができる。
According to the present invention, the productivity of SAW devices can be increased by forming bumps uniformly and stabilizing the bonding by the bumps.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のSAWデバイスの構造を示す断面側面
図。
FIG. 1 is a sectional side view showing the structure of a SAW device according to the present invention.

【図2】図2(a)〜(e)は、本発明のシリコン基板
の製造工程を示す説明図。
2 (a) to 2 (e) are explanatory views showing steps for manufacturing a silicon substrate according to the present invention.

【図3】SAWチップへのバンプの形成について説明
図。
FIG. 3 is an explanatory diagram illustrating formation of a bump on a SAW chip.

【図4】SAWチップとシリコン基板との接合を示す側
面断面図。
FIG. 4 is a side cross-sectional view showing the bonding between a SAW chip and a silicon substrate.

【図5】SAWチップにシリコンキャップを接着した側
面断面図。
FIG. 5 is a side sectional view in which a silicon cap is bonded to a SAW chip.

【図6】SAWデバイス群をSAWデバイス毎にダイシ
ングして分割している説明図。
FIG. 6 is an explanatory diagram in which a SAW device group is diced and divided for each SAW device.

【図7】SAWチップへのバンプの形成について説明
図。
FIG. 7 is an explanatory diagram illustrating formation of a bump on a SAW chip.

【図8】従来のSAWチップとシリコン基板との接合を
示す側面断面図。
FIG. 8 is a side cross-sectional view showing a conventional connection between a SAW chip and a silicon substrate.

【図9】従来のSAWデバイス群を示す側面断面図。FIG. 9 is a side sectional view showing a conventional SAW device group.

【符号の説明】[Explanation of symbols]

1、1a、1b…シリコン基板、2…表面電極、3…裏
面電極、4…スルーホール、5…バンプ、6…SAWチ
ップ、7…アルミ電極、8…シリコンキャップ
1, 1a, 1b: silicon substrate, 2: front electrode, 3: rear electrode, 4: through hole, 5: bump, 6: SAW chip, 7: aluminum electrode, 8: silicon cap

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 電極を有する半導体チップと、バンプに
より前記半導体チップの前記電極と接続可能に設けられ
た配線を有する基板と、前記基板に接続された前記半導
体チップを覆うキャップとを備える電子デバイスであっ
て、前記基板の少なくとも前記配線が設けられる面は、
シリコン材により構成されていることを特徴とする電子
デバイス。
1. An electronic device comprising: a semiconductor chip having electrodes; a substrate having wiring provided so as to be connectable to the electrodes of the semiconductor chip by bumps; and a cap covering the semiconductor chip connected to the substrate. Wherein at least the surface of the substrate on which the wiring is provided,
An electronic device comprising a silicon material.
【請求項2】 電極を有する半導体チップと、バンプに
より前記半導体チップの前記電極と接続可能に設けられ
た配線を有する基板と、前記基板に接続された前記半導
体チップを覆うキャップとを備える電子デバイスであっ
て、前記基板は、シリコン材により構成されている多層
配線基板であることを特徴とする電子デバイス。
2. An electronic device, comprising: a semiconductor chip having electrodes; a substrate having wiring provided so as to be connectable to the electrodes of the semiconductor chip by bumps; and a cap covering the semiconductor chip connected to the substrate. Wherein the substrate is a multilayer wiring substrate made of a silicon material.
【請求項3】 前記キャップは、シリコン材で形成され
ていることを特徴とする請求項1記載の電子デバイス。
3. The electronic device according to claim 1, wherein the cap is formed of a silicon material.
【請求項4】 前記基板に形成された前記電極は、アル
ミ、金又はそれらのいづれかを主成分とした合金である
ことを特徴とする請求項1記載の電子デバイス。
4. The electronic device according to claim 1, wherein the electrode formed on the substrate is made of aluminum, gold, or an alloy containing any of them as a main component.
【請求項5】 前記基板は、シリコン材からなる基板が
貼り合わされて形成されていることを特徴とする請求項
1記載の電子デバイス。
5. The electronic device according to claim 1, wherein the substrate is formed by bonding substrates made of a silicon material.
【請求項6】 電子デバイスの電極上に複数のバンプを
形成するバンプ形成工程と、このバンプ形成工程で形成
された複数のバンプを介して基板のそれぞれの電極と前
記電子デバイスをボンディングするボンディング工程
と、このボンディング工程の後に封止用のキャツプを基
板に接着する接着工程と、この接着工程により接着した
基板とキャップとを一括して切断して個々のパッケージ
に分離する分離工程を有することを特徴とする電子デバ
イスの製造方法。
6. A bump forming step of forming a plurality of bumps on an electrode of an electronic device, and a bonding step of bonding each electrode of a substrate to the electronic device via the plurality of bumps formed in the bump forming step. And a bonding step of bonding the sealing cap to the substrate after the bonding step, and a separating step of cutting the substrate and the cap bonded by the bonding step at a time to separate them into individual packages. A method for manufacturing an electronic device.
【請求項7】 シリコン材からなる層と配線が形成され
た層とから構成される被加工物について、エッチングす
ることにより前記基板上に開口を形成し、この開口を導
電性材料で被覆して前記配線による回路を形成して基板
を形成する工程を有することを特徴とする請求項6記載
の電子デバイスの製造方法。
7. An opening is formed in the substrate by etching a workpiece formed of a layer made of a silicon material and a layer on which a wiring is formed, and the opening is covered with a conductive material. 7. The method according to claim 6, further comprising a step of forming a substrate by forming a circuit using the wiring.
【請求項8】 シリコンをエッチングすることにより凹
部を形成するキャップの製造工程を有することを特徴す
る請求項6記載の電子デバイスの製造方法。
8. The method for manufacturing an electronic device according to claim 6, further comprising the step of manufacturing a cap for forming a concave portion by etching silicon.
JP28418799A 1999-10-05 1999-10-05 Electronic device and manufacturing method thereof Pending JP2001110946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28418799A JP2001110946A (en) 1999-10-05 1999-10-05 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28418799A JP2001110946A (en) 1999-10-05 1999-10-05 Electronic device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2001110946A true JP2001110946A (en) 2001-04-20

Family

ID=17675311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28418799A Pending JP2001110946A (en) 1999-10-05 1999-10-05 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2001110946A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1630955A2 (en) * 2004-08-30 2006-03-01 Fujitsu Media Devices Limited Surface acoustic wave device and manufacturing method of the same
US7176599B2 (en) 2003-06-05 2007-02-13 Fujitsu Media Devices Limited Surface acoustic wave device and method of producing the same
US7200924B2 (en) 2003-02-14 2007-04-10 Fujitsu Media Devices Limited Method of packaging electronic parts
US7227429B2 (en) 2003-03-31 2007-06-05 Fujitsu Media Devices Limited Surface acoustic wave device and method of fabricating the same
US7261792B2 (en) * 2002-12-06 2007-08-28 Murata Manufacturing Co., Ltd. Method of producing piezoelectric component and piezoelectric component
US7274129B2 (en) 2003-04-08 2007-09-25 Fujitsu Media Devices Limited Surface acoustic wave device and method of fabricating the same
JP2008118480A (en) * 2006-11-06 2008-05-22 Fujitsu Media Device Kk Piezoelectric thin film device and manufacturing method thereof
US7476567B2 (en) 2004-11-22 2009-01-13 Kabushiki Kaisha Toshiba Midair semiconductor device and manufacturing method of the same
US7656023B2 (en) * 2005-08-01 2010-02-02 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7816794B2 (en) 2004-12-24 2010-10-19 Fujitsu Media Devices Limited Electronic device and method of fabricating the same
US8093101B2 (en) 2006-11-14 2012-01-10 Taiyo Yuden Co., Ltd. Electronic device and method of fabricating the same
US8227878B2 (en) 2004-09-13 2012-07-24 Seiko Epson Corporation Sealed surface acoustic wave element package
JP2014241388A (en) * 2013-05-16 2014-12-25 太陽誘電株式会社 Electronic component and electronic component manufacturing method

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7261792B2 (en) * 2002-12-06 2007-08-28 Murata Manufacturing Co., Ltd. Method of producing piezoelectric component and piezoelectric component
US7200924B2 (en) 2003-02-14 2007-04-10 Fujitsu Media Devices Limited Method of packaging electronic parts
CN100433551C (en) * 2003-03-31 2008-11-12 富士通媒体部品株式会社 Surface acoustic wave device and its mfg. method
US7227429B2 (en) 2003-03-31 2007-06-05 Fujitsu Media Devices Limited Surface acoustic wave device and method of fabricating the same
USRE45419E1 (en) 2003-03-31 2015-03-17 Taiyo Yuden Co., Ltd. Surface acoustic wave device and method of fabricating the same
US7274129B2 (en) 2003-04-08 2007-09-25 Fujitsu Media Devices Limited Surface acoustic wave device and method of fabricating the same
US7176599B2 (en) 2003-06-05 2007-02-13 Fujitsu Media Devices Limited Surface acoustic wave device and method of producing the same
EP1630955A3 (en) * 2004-08-30 2006-09-13 Fujitsu Media Devices Limited Surface acoustic wave device and manufacturing method of the same
US7301224B2 (en) 2004-08-30 2007-11-27 Fujitsu Media Devices Limited Surface acoustic wave device and manufacturing method of the same
EP1630955A2 (en) * 2004-08-30 2006-03-01 Fujitsu Media Devices Limited Surface acoustic wave device and manufacturing method of the same
US8227878B2 (en) 2004-09-13 2012-07-24 Seiko Epson Corporation Sealed surface acoustic wave element package
US8492856B2 (en) 2004-09-13 2013-07-23 Seiko Epson Corporation Sealed electric element package
US7476567B2 (en) 2004-11-22 2009-01-13 Kabushiki Kaisha Toshiba Midair semiconductor device and manufacturing method of the same
US7816794B2 (en) 2004-12-24 2010-10-19 Fujitsu Media Devices Limited Electronic device and method of fabricating the same
EP1749794A3 (en) * 2005-08-01 2011-11-30 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7656023B2 (en) * 2005-08-01 2010-02-02 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
JP2008118480A (en) * 2006-11-06 2008-05-22 Fujitsu Media Device Kk Piezoelectric thin film device and manufacturing method thereof
US8093101B2 (en) 2006-11-14 2012-01-10 Taiyo Yuden Co., Ltd. Electronic device and method of fabricating the same
JP2014241388A (en) * 2013-05-16 2014-12-25 太陽誘電株式会社 Electronic component and electronic component manufacturing method

Similar Documents

Publication Publication Date Title
US7626258B2 (en) Cap wafer, semiconductor chip having the same, and fabrication method thereof
US7115446B2 (en) Flip chip bonding method for enhancing adhesion force in flip chip packaging process and metal layer-built structure of substrate for the same
JP4406300B2 (en) Semiconductor device and manufacturing method thereof
KR100970855B1 (en) Double-sided electrode package and its manufacturing method
JP4885956B2 (en) Packaging and wiring of microelectromechanical systems
JP2001110946A (en) Electronic device and manufacturing method thereof
JP5059478B2 (en) Piezoelectric oscillator and piezoelectric vibrator for surface mounting
US6830958B2 (en) Method of making chip scale package
KR100414464B1 (en) Piezoelectric device and manufacturing method therefor
JPH08306724A (en) Semiconductor device, manufacturing method and its mounting method
JP2007027526A (en) Double-sided electrode package and manufacturing method thereof
JP4057875B2 (en) Manufacturing method of semiconductor device
JP3690147B2 (en) Mounting method of semiconductor light emitting device
JP2003243344A (en) Method for manufacturing semiconductor device
JP5252007B2 (en) Manufacturing method of electronic parts
JP2002208571A (en) Semiconductor device manufacturing method and semiconductor device
JP4043720B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP7237666B2 (en) Package and package manufacturing method
JP3580240B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2019175962A (en) Package and package manufacturing method
JP7448382B2 (en) Package and package manufacturing method
JP2004207291A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP5215032B2 (en) Manufacturing method of semiconductor device
JP4203193B2 (en) Mounting method of semiconductor element
JP2008003011A (en) Piezoelectric device and manufacturing method thereof