JP2001100234A - Electro-optical device, method of manufacturing the same, and method of inspecting dummy electrode of electro-optical device - Google Patents
Electro-optical device, method of manufacturing the same, and method of inspecting dummy electrode of electro-optical deviceInfo
- Publication number
- JP2001100234A JP2001100234A JP27311799A JP27311799A JP2001100234A JP 2001100234 A JP2001100234 A JP 2001100234A JP 27311799 A JP27311799 A JP 27311799A JP 27311799 A JP27311799 A JP 27311799A JP 2001100234 A JP2001100234 A JP 2001100234A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- electro
- wiring
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 155
- 238000007689 inspection Methods 0.000 claims abstract description 95
- 239000000463 material Substances 0.000 claims description 22
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 80
- 230000007547 defect Effects 0.000 abstract description 3
- 238000007789 sealing Methods 0.000 description 23
- 239000000523 sample Substances 0.000 description 21
- 238000012360 testing method Methods 0.000 description 14
- 239000003566 sealing material Substances 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 2
- 101100321670 Fagopyrum esculentum FA18 gene Proteins 0.000 description 1
- 101000872823 Xenopus laevis Probable histone deacetylase 1-A Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】 電気光学装置におけるダミー電極パターンに
起因する製品不良や製品品位低下を抑制することのでき
る構造及び製造方法並びに検査方法を提供する。
【解決手段】 母基板40上に形成された配線42と対
向する母基板30の表面上に、ダミー電極パターン35
が形成されている。ダミー電極パターン35内には、複
数の屈曲した形状のダミーパターン部35aが並列して
いる。ダミーパターン部35aには、液晶封入領域13
0Aの外へ伸び、さらに上記パネル予定領域130の外
側にまで伸びる、配列された延長パターン部35bが一
体に形成されている。この延長パターン部35bはパネ
ル予定領域130の外側へ向けて伸びるに従って次第に
その配列を変化させ、先端に検査端子部35cが形成さ
れている。
(57) [Problem] To provide a structure, a manufacturing method, and an inspection method capable of suppressing a product defect and a decrease in product quality due to a dummy electrode pattern in an electro-optical device. A dummy electrode pattern (35) is provided on a surface of a mother substrate (30) facing a wiring (42) formed on the mother substrate (40).
Are formed. In the dummy electrode pattern 35, a plurality of bent dummy pattern portions 35a are arranged in parallel. The dummy pattern portion 35a includes the liquid crystal
An extended pattern portion 35b is formed integrally, which extends out of 0A and further extends outside the panel expected area 130. The arrangement of the extension pattern portion 35b is gradually changed as it extends toward the outside of the panel scheduled region 130, and the inspection terminal portion 35c is formed at the tip.
Description
【0001】[0001]
【発明の属する技術分野】本発明は電気光学装置及びそ
の製造方法並びに電気光学装置のダミー電極検査方法に
係り、特に、ダミー電極パターンの形成方法及びその検
査技術に関する。The present invention relates to an electro-optical device, a method of manufacturing the same, and a method of inspecting a dummy electrode of an electro-optical device, and more particularly, to a method of forming a dummy electrode pattern and an inspection technique thereof.
【0002】[0002]
【従来の技術】一般に、2枚の基板間に電気光学物質を
配置した電気光学装置が例えば表示装置として用いられ
ている。電気光学装置の一例としての液晶装置の場合、
シール材を介して2枚の透明基板を貼りあわせ、その間
に液晶を封入することによって構成された液晶パネルが
設けられる。この液晶パネルにおいては、液晶を挟んで
相互に対向する透明基板の表面上に透明電極や金属電極
などが形成され、これらの対向する電極間に所定の電圧
を印加することによって、液晶の配向状態が変化し、所
望の表示が得られるように構成されている。2. Description of the Related Art Generally, an electro-optical device in which an electro-optical material is disposed between two substrates is used as, for example, a display device. In the case of a liquid crystal device as an example of an electro-optical device,
There is provided a liquid crystal panel formed by bonding two transparent substrates via a sealing material and sealing liquid crystal therebetween. In this liquid crystal panel, transparent electrodes and metal electrodes are formed on the surfaces of transparent substrates facing each other with the liquid crystal interposed therebetween, and by applying a predetermined voltage between these opposed electrodes, the alignment state of the liquid crystal is adjusted. Is changed, and a desired display is obtained.
【0003】図4は従来の液晶パネルを製造する場合に
用いる2枚の母基板10,20の表面上に形成された電
極及び配線のパターンを示す平面図(a)及び(b)で
ある。上記母基板10,20にはそれぞれ複数のパネル
を形成するためのパネル予定領域が配列されており、図
示しているのはそのうちの一つのパネル予定領域11
0,120である。各パネル予定領域110,120
は、液晶パネルに形成されたときの液晶層を挟む2枚の
透明基板の外形をそれぞれ示すものである。FIGS. 4A and 4B are plan views (a) and (b) showing patterns of electrodes and wirings formed on the surfaces of two mother substrates 10 and 20 used in manufacturing a conventional liquid crystal panel. Panel scheduled regions for forming a plurality of panels are arranged on each of the mother substrates 10 and 20, and one of the panel scheduled regions 11 is shown in FIG.
0,120. Planned panel areas 110 and 120
Shows external shapes of two transparent substrates sandwiching a liquid crystal layer when formed on a liquid crystal panel.
【0004】図1(a)に示すように母基板10の表面
上には、ストライプ状の透明な若しくは反射性の電極1
1が多数並列するように形成され、各電極11からは、
当該電極と同材質で形成された配線12が延長形成され
ている。配線12の先端部は外部端子部13として形成
されている。一方、図1(b)に示すように母基板20
の表面上には、上記電極11と直交する方向にストライ
プ状に伸びる透明な電極21が多数並列するように形成
され、各電極21からは、当該電極と同材質で形成され
た配線22が延長形成されている。配線22の先端部は
外部端子部23として形成されている。As shown in FIG. 1A, a transparent or reflective electrode 1 having a stripe shape is formed on the surface of a mother substrate 10.
1 are formed in parallel, and from each electrode 11,
The wiring 12 formed of the same material as the electrode is extended. The tip of the wiring 12 is formed as an external terminal 13. On the other hand, as shown in FIG.
A large number of transparent electrodes 21 extending in a stripe shape in a direction perpendicular to the electrodes 11 are formed in parallel on the surface of the electrode 11, and a wiring 22 formed of the same material as the electrodes extends from each electrode 21. Is formed. The tip of the wiring 22 is formed as an external terminal 23.
【0005】上記母基板10と20とは図示しないシー
ル材を介して貼りあわされ、このシール材の内側(液晶
封入領域という。)に液晶が注入され、封止される。こ
の状態では、相互に直交する方向に伸びる電極11と電
極21の平面的に交差する部分が画素となる。この画素
が配列された部分が図示斜線で示す表示駆動領域Xであ
る。このとき、母基板10上の配線12と対向する母基
板20の表面上には複数のダミーパターン部25aから
なるダミー電極パターン25が形成され、また、母基板
10上の電極12の端部と対向する母基板20の表面上
には複数のダミーパターン部26aからなるダミー電極
パターン26が形成されている。同様に、母基板20上
の配線23と対向する母基板10の表面上には複数のダ
ミーパターン部15aからなるダミー電極パターン15
が形成され、また、母基板20上の電極21の端部と対
向する母基板10の表面上には複数のダミーパターン部
16aからなるダミー電極パターン16が形成されてい
る。[0005] The mother substrates 10 and 20 are adhered to each other via a sealing material (not shown), and liquid crystal is injected into the inside of the sealing material (referred to as a liquid crystal sealing region) and sealed. In this state, a pixel intersects the electrode 11 and the electrode 21 extending in a direction orthogonal to each other in a plane as a pixel. The portion where the pixels are arranged is a display drive region X indicated by oblique lines in the drawing. At this time, a dummy electrode pattern 25 including a plurality of dummy pattern portions 25a is formed on the surface of the mother substrate 20 facing the wirings 12 on the mother substrate 10, and the dummy electrode pattern 25 A dummy electrode pattern 26 including a plurality of dummy pattern portions 26a is formed on the surface of the opposing mother substrate 20. Similarly, a dummy electrode pattern 15 composed of a plurality of dummy pattern portions 15a is provided on the surface of mother substrate 10 facing wiring 23 on mother substrate 20.
Are formed, and a dummy electrode pattern 16 composed of a plurality of dummy pattern portions 16a is formed on the surface of the mother substrate 10 facing the end of the electrode 21 on the mother substrate 20.
【0006】上記のパネル予定領域110,120から
なる2枚の透明基板によって構成される液晶パネルの液
晶封入領域110A,120A内の上記表示駆動領域X
には、上述のように2枚の透明基板の表面に相互に対向
する電極11,21が配置されている。また、液晶封入
領域内ではあるが表示駆動領域Xの周囲部分である周縁
領域Yにおいても、上記電極11,21の端部や当該電
極に導電接続された配線12,22が形成されている。
しかしながら、この周縁領域Yにおいては、電極11,
21の端部や配線12,22に対向する部分に電極や配
線が存在しないので、ダミー電極パターン15,16,
25,26を形成しなければ上記表示駆動領域Xとは外
観が異なるものとなる。また、周縁領域Yには配線1
2,22やダミー電極パターン15,16,25,26
の形成されていない部分も存在するが、このような部分
には外観を上記の表示駆動領域Xと同様にするために、
いずれの透明基板の表面上にも図示しないダミー電極パ
ターンが形成されている。The display driving area X in the liquid crystal enclosing areas 110A, 120A of the liquid crystal panel constituted by two transparent substrates composed of the panel scheduled areas 110, 120.
As described above, the electrodes 11 and 21 facing each other are disposed on the surfaces of the two transparent substrates. Also, in the peripheral region Y which is in the liquid crystal sealing region but around the display driving region X, the ends of the electrodes 11 and 21 and the wirings 12 and 22 conductively connected to the electrodes are formed.
However, in this peripheral region Y, the electrodes 11,
Since there are no electrodes or wires at the end of 21 or at a portion facing the wires 12 and 22, the dummy electrode patterns 15, 16 and
If 25 and 26 are not formed, the appearance will be different from the display drive area X. In the peripheral area Y, the wiring 1
2, 22, and dummy electrode patterns 15, 16, 25, 26
There is also a portion where is not formed, but in such a portion, in order to make the appearance similar to the above-described display drive region X,
A dummy electrode pattern (not shown) is formed on the surface of any of the transparent substrates.
【0007】図6は上記液晶封入領域内の表示駆動領域
X、液晶封入領域内の周縁領域Y及び液晶封入領域外Z
について、一方の基板の表面上に形成された電極11及
びダミー電極パターンのダミーパターン部15A,15
B,15Cを、対向する基板の表面上に形成された電極
21A,21B,21C及びこれらにそれぞれ接続され
た配線22A,22B,22Cと平面的に重ね合わせて
示すものである。表示駆動領域Xにおいては、電極11
と電極21とが平面的に交差する部分にそれぞれ画素G
a,Gb,Gcがマトリクス状に配列されている。ダミ
ーパターン部15A,15B,15Cは対向する基板上
の配線22A,22B,22Cに対向するように上記周
縁領域Yにおいてそれぞれ形成されている。FIG. 6 shows a display driving area X in the liquid crystal sealing area, a peripheral area Y in the liquid crystal sealing area, and a Z outside the liquid crystal sealing area.
Of the electrode 11 formed on the surface of one substrate and the dummy pattern portions 15A and 15A of the dummy electrode pattern.
B and 15C are shown in plan view with electrodes 21A, 21B and 21C formed on the surface of the opposing substrate and wirings 22A, 22B and 22C respectively connected thereto. In the display drive area X, the electrodes 11
A pixel G is provided at a portion where the
a, Gb, and Gc are arranged in a matrix. The dummy pattern portions 15A, 15B, and 15C are respectively formed in the peripheral region Y so as to face the wirings 22A, 22B, and 22C on the opposing substrate.
【0008】このダミー電極パターンは、一方の基板の
表面にのみ配線が形成されていない場合には上記のよう
に一方の基板の表面にのみ形成されるが、両方の基板の
表面に共に電極や配線が形成されていない場合には両方
の基板の表面にそれぞれ形成される。上記のダミー電極
パターンは、他方の基板の表面上に形成される電極や配
線に対向する部分には、当該電極や配線とほぼ同じパタ
ーンで形成される。これは、電極や配線のパターンと、
これに対向するダミー電極パターンとが異なるパターン
で形成された場合、液晶層を介した電気容量の存在によ
り、共通のダミー電極パターンに対向する複数の配線間
において相互に電位の影響が生じ、表示のクロストーク
現象(隣接画素の異常点灯)などが発生する可能性があ
るからである。When the wiring is not formed only on the surface of one substrate, the dummy electrode pattern is formed only on the surface of one substrate as described above. If no wiring is formed, they are formed on the surfaces of both substrates. The above-described dummy electrode pattern is formed in a portion facing an electrode or a wiring formed on the surface of the other substrate in substantially the same pattern as the electrode or the wiring. This is the pattern of the electrodes and wiring,
If the dummy electrode pattern opposite to the dummy electrode pattern is formed in a different pattern, the electric potential is generated between a plurality of wirings facing the common dummy electrode pattern due to the presence of the electric capacitance via the liquid crystal layer, and the display is performed. This is because the crosstalk phenomenon (abnormal lighting of adjacent pixels) may occur.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、上記従
来の液晶装置においては、特に近年、急激に表示の高精
細化とともに狭額縁化(表示駆動領域よりも外側の部分
の幅を小さくすること)が要求されてきているため、電
極数の増大に伴って配線数が増加するとともに配線の取
り回し面積が十分に確保しにくくなりつつあり、配線間
の間隔が縮小され、また配線抵抗を均一化するために配
線パターン形状も複雑化している。このため、必然的
に、上記配線パターンに対向するように形成されたダミ
ー電極パターンのパターン数も増加し、各パターン部の
間隔も縮小され、さらにパターン形状も複雑化する。し
たがって、図6に示すように配線22に対向するダミー
電極パターン15内において、例えば隣接するダミーパ
ターン部15Aと15Bとの間にブリッジ部ができるな
ど、各ダミーパターン部間の短絡事故も発生しやすくな
っている。このように隣接するダミーパターン部15A
と15Bとの間に短絡が発生すると、配線22Aの電位
と配線22Bの電位とがダミーパターン部15A及び1
5Bを介して相互に影響を受けるので、画素GaとGb
の表示状態が相互に影響を受け、例えば本来点灯させよ
うとしていない画素が点灯してしまうなど上述のような
表示異常が発生し、表示品位を著しく劣化させるという
問題点がある。However, in the above-mentioned conventional liquid crystal device, particularly, in recent years, the display has been rapidly increased in definition and the frame has been narrowed (reducing the width of the portion outside the display drive region). As the number of electrodes increases, the number of wirings increases, and it is becoming difficult to secure a sufficient wiring area, and the spacing between the wirings is reduced, and the wiring resistance is made uniform. In addition, the wiring pattern shape is becoming more complicated. Therefore, the number of dummy electrode patterns formed so as to face the wiring pattern is inevitably increased, the interval between the pattern portions is reduced, and the pattern shape is complicated. Therefore, as shown in FIG. 6, in the dummy electrode pattern 15 facing the wiring 22, a short circuit between the dummy pattern portions occurs, for example, a bridge portion is formed between the adjacent dummy pattern portions 15A and 15B. It is easier. Thus, the adjacent dummy pattern portion 15A
When a short circuit occurs between the dummy patterns 15A and 15B, the potential of the wiring 22A and the potential of the wiring 22B are changed.
5B, the pixels Ga and Gb
Are affected by each other, for example, the above-mentioned display abnormality occurs, for example, a pixel which is not supposed to be lit is lit, and there is a problem that display quality is remarkably deteriorated.
【0010】そこで本発明は上記問題点を解決するもの
であり、その課題は、電気光学装置におけるダミー電極
パターンに起因する製品不良や製品品位の低下を抑制す
ることのできる構造及び製造方法並びに検査方法を提供
することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a structure, a manufacturing method, and an inspection capable of suppressing a product defect and a decrease in product quality due to a dummy electrode pattern in an electro-optical device. It is to provide a method.
【0011】[0011]
【課題を解決するための手段】上記課題を解決するため
に本発明の電気光学装置は、第1基板と第2基板の間に
電気光学物質を配置してなり、前記第1基板の表面上に
複数の第1電極及び第1配線を備え、前記第2基板にお
ける前記第1基板に対向する表面上に複数の第2電極及
び第2配線を備えた電気光学装置であって、前記第1基
板と前記第2基板のうち少なくとも一方の基板の表面上
における、前記第1電極及び前記第1配線又は前記第2
電極及び前記第2配線の形成されていない領域に、他方
の基板上における複数の前記第2電極若しくは前記第2
配線又は前記第1電極若しくは前記第1配線に対向する
複数のダミーパターン部を有するダミー電極パターンが
設けられており、前記ダミーパターン部にはそれぞれ検
査用端子部が設けられ、該検査用端子部が所定領域内に
配列されていることを特徴とする。In order to solve the above-mentioned problems, an electro-optical device according to the present invention comprises an electro-optical material disposed between a first substrate and a second substrate, and has an electro-optical material disposed on a surface of the first substrate. An electro-optical device, comprising: a plurality of first electrodes and a first wiring; and a plurality of second electrodes and a second wiring on a surface of the second substrate facing the first substrate. The first electrode and the first wiring or the second electrode on the surface of at least one of the substrate and the second substrate;
In a region where the electrode and the second wiring are not formed, a plurality of the second electrodes or the second
A wiring or a first electrode or a dummy electrode pattern having a plurality of dummy pattern portions facing the first wiring is provided, and each of the dummy pattern portions is provided with an inspection terminal portion. Are arranged in a predetermined area.
【0012】この発明によれば、他方の基板の電極や配
線に対向する複数のダミーパターン部に検査端子部が設
けられ、これらの検査端子部が所定領域内に配列されて
いることにより、ダミー電極パターンに対する検査を容
易且つ確実に行うことが可能になり、ダミーパターン部
間の短絡に起因する製品品位の低下を回避することがで
きる。According to the present invention, the inspection terminals are provided on the plurality of dummy patterns facing the electrodes and the wirings of the other substrate, and the inspection terminals are arranged in a predetermined area, so that the dummy terminals are arranged. Inspection of the electrode pattern can be performed easily and reliably, and deterioration of the product quality due to a short circuit between the dummy pattern portions can be avoided.
【0013】また、本発明の別の電気光学装置は、第1
基板と第2基板の間に電気光学物質を配置してなり、前
記第1基板の表面上に複数の第1電極及び第1配線を備
え、前記第2基板における前記第1基板に対向する表面
上に複数の第2電極及び第2配線を備えた電気光学装置
であって、前記第1基板と前記第2基板のうち少なくと
も一方の基板の表面上における、前記第1電極及び前記
第1配線又は前記第2電極及び前記第2配線の形成され
ていない領域に、他方の基板上における複数の前記第2
電極若しくは前記第2配線又は前記第1電極若しくは前
記第1配線に対向する複数のダミーパターン部を有する
ダミー電極パターンが設けられており、前記ダミーパタ
ーン部には前記電気光学物質の配置領域外に伸びる延長
パターン部が形成され、該延長パターン部に検査端子部
が設けられていることを特徴とする。Further, another electro-optical device according to the present invention comprises a first electro-optical device.
An electro-optical material disposed between a substrate and a second substrate, comprising a plurality of first electrodes and a first wiring on a surface of the first substrate, a surface of the second substrate facing the first substrate; An electro-optical device comprising a plurality of second electrodes and a second wiring thereon, wherein the first electrode and the first wiring on a surface of at least one of the first substrate and the second substrate Alternatively, in a region where the second electrode and the second wiring are not formed, a plurality of the second
An electrode or the second wiring or a dummy electrode pattern having a plurality of dummy pattern portions facing the first electrode or the first wiring is provided, and the dummy pattern portion is provided outside a region where the electro-optical material is arranged. An extended pattern portion extending is formed, and an inspection terminal portion is provided on the extended pattern portion.
【0014】この発明によれば、ダミーパターン部には
電気光学物質の配置領域外に伸びる延長パターン部が形
成され、この延長パターン部に検査端子部が設けられて
いることによって、ダミー電極パターンに要求されるパ
ターン形状(例えば対向する基板上に形成された電極や
配線のパターン形状と合致するパターン形状など)に影
響されることなく、検査端子部を配置することが可能に
なるので、パターン設計の自由度が増大するとともに、
ダミー電極パターンに対する検査をさらに容易に行うこ
とができる。According to the present invention, the dummy pattern portion is formed with the extended pattern portion extending outside the area where the electro-optical material is arranged, and the extended pattern portion is provided with the inspection terminal portion. Inspection terminal portions can be arranged without being affected by the required pattern shape (for example, a pattern shape that matches the pattern shape of the electrodes and wiring formed on the opposing substrate). The degree of freedom of
The inspection for the dummy electrode pattern can be performed more easily.
【0015】本発明のさらに別の電気光学装置は、第1
基板と第2基板の間に電気光学物質を配置してなり、前
記第1基板の表面上に複数の第1電極及び第1配線を備
え、前記第2基板における前記第1基板に対向する表面
上に複数の第2電極及び第2配線を備えた電気光学装置
であって、前記第1基板と前記第2基板のうち少なくと
も一方の基板の表面上における、前記第1電極及び前記
第1配線又は前記第2電極及び前記第2配線の形成され
ていない領域に、他方の基板上における複数の前記第2
電極若しくは前記第2配線又は前記第1電極若しくは前
記第1配線に対向する複数のダミーパターン部を有する
ダミー電極パターンが設けられており、前記ダミーパタ
ーン部には前記電気光学物質の配置領域外に伸びる延長
パターン部が形成され、該延長パターン部は前記一方の
基板の外端部まで伸びていることを特徴とする。Still another electro-optical device according to the present invention includes a first electro-optical device.
An electro-optical material disposed between a substrate and a second substrate, comprising a plurality of first electrodes and a first wiring on a surface of the first substrate, a surface of the second substrate facing the first substrate; An electro-optical device comprising a plurality of second electrodes and a second wiring thereon, wherein the first electrode and the first wiring on a surface of at least one of the first substrate and the second substrate Alternatively, in a region where the second electrode and the second wiring are not formed, a plurality of the second
An electrode or the second wiring or a dummy electrode pattern having a plurality of dummy pattern portions facing the first electrode or the first wiring is provided, and the dummy pattern portion is provided outside a region where the electro-optical material is arranged. An extended pattern portion is formed, and the extended pattern portion extends to an outer end of the one substrate.
【0016】この発明によれば、予め延長パターン部の
先に検査端子部を設けておき、ダミー電極パターンの検
査を行った後に検査端子部を形成した基板部分を除去す
ることが可能になる。According to the present invention, it is possible to provide an inspection terminal portion in advance of the extension pattern portion, remove the substrate portion on which the inspection terminal portion is formed after inspecting the dummy electrode pattern.
【0017】本発明において、複数の前記検査端子部は
相互に等間隔に配列されていることが好ましい。In the present invention, it is preferable that the plurality of inspection terminals are arranged at equal intervals from each other.
【0018】この発明によれば、複数の検査端子部が相
互に等間隔に配列されていることにより、プローブを走
査する場合においてはプローブの駆動制御が容易になる
ため、またプローブカードなどを用いる場合においては
プローブカードのプローブ配列を規則的なものにするこ
とができるので高密度化や共用化が容易になるため、複
数種類の基板パターンに対する検査時の対応が容易にな
る。According to the present invention, since the plurality of inspection terminal portions are arranged at equal intervals, drive control of the probe is facilitated when scanning the probe, and a probe card or the like is used. In this case, since the probe arrangement of the probe card can be made regular, it is easy to increase the density and to share the probe card.
【0019】本発明において、前記ダミー電極パターン
は、他方の基板上における複数の前記第2電極若しくは
前記第2配線又は前記第1電極若しくは前記第1配線の
うち少なくとも相互に異なる電位が供給される可能性の
あるものに対向する部位毎に、相互に分離した前記ダミ
ーパターン部が配置されるように形成されていることが
好ましい。In the present invention, the dummy electrode pattern is supplied with at least mutually different potentials among the plurality of second electrodes or the second wirings or the first electrode or the first wirings on the other substrate. It is preferable that the dummy pattern portions that are separated from each other are formed so as to be arranged for each of the portions facing the possibility.
【0020】ダミーパターン部が他方の基板上の異なる
電位が供給される可能性のあるものに対向する部位毎に
形成されていることにより、ダミーパターン部を通して
異なる電位が供給されるもの間の影響を完全に回避する
ことができる。Since the dummy pattern portion is formed for each portion of the other substrate opposite to the portion to which a different potential may be supplied, the influence between the portions to which different potentials are supplied through the dummy pattern portion is provided. Can be completely avoided.
【0021】次に、本発明の電気光学装置の製造方法
は、第1基板と第2基板の間に電気光学物質を配置して
なり、前記第1基板の表面上に複数の第1電極及び第1
配線を備え、前記第2基板における前記第1基板に対向
する表面上に複数の第2電極及び第2配線を備えた電気
光学装置の製造方法であって、前記第1基板と前記第2
基板のうち少なくとも一方の基板の表面上における、前
記第1電極及び前記第1配線又は前記第2電極及び前記
第2配線の形成されていない領域に、他方の基板上にお
ける複数の前記第2電極若しくは前記第2配線又は前記
第1電極若しくは前記第1配線のそれぞれに対向する複
数のダミーパターン部を有するダミー電極パターンを形
成し、その後、該ダミーパターン部間の短絡有無を検査
するダミー電極検査工程を有することを特徴とする。Next, in a method of manufacturing an electro-optical device according to the present invention, an electro-optical material is disposed between a first substrate and a second substrate, and a plurality of first electrodes and a plurality of first electrodes are provided on a surface of the first substrate. First
A method of manufacturing an electro-optical device, comprising: a plurality of second electrodes and a plurality of second wires on a surface of the second substrate facing the first substrate, wherein the first substrate and the second substrate are provided.
A plurality of second electrodes on a surface of at least one of the substrates on which the first electrode and the first wiring or the second electrode and the second wiring are not formed; Alternatively, a dummy electrode pattern including a dummy electrode pattern having a plurality of dummy pattern portions facing the second wiring or the first electrode or the first wiring, and then inspecting for a short circuit between the dummy pattern portions is formed. It is characterized by having a process.
【0022】この発明によれば、ダミー電極検査工程を
設けたことにより、ダミーパターン間の短絡有無を検査
し、ダミーパターン間の短絡があった場合には修正作業
を行うことによって、短絡したダミーパターン間を通じ
た、他方の基板上の電極や配線間の電気的相互作用を低
減することができる。According to the present invention, by providing the dummy electrode inspection step, the presence / absence of a short circuit between the dummy patterns is inspected. Electrical interaction between electrodes and wirings on the other substrate through the patterns can be reduced.
【0023】本発明において、複数の前記ダミーパター
ン部にそれぞれ検査端子部を設け、複数の該検査端子部
が所定領域内に配列されるように形成することが好まし
い。In the present invention, it is preferable that inspection terminals are provided on the plurality of dummy pattern portions, respectively, and the inspection terminals are formed so as to be arranged in a predetermined area.
【0024】この発明によれば、検査端子部が所定領域
内に配列されているため、ダミー電極検査工程を容易に
行うことができる。According to the present invention, since the inspection terminals are arranged in the predetermined area, the dummy electrode inspection step can be easily performed.
【0025】本発明において、複数の前記検査端子部が
等間隔で配列するように形成することが好ましい。In the present invention, it is preferable that the plurality of inspection terminal portions are formed so as to be arranged at equal intervals.
【0026】本発明において、前記一方の基板における
複数の前記検査端子部の配列領域を、前記ダミー電極検
査工程の後に除去することが好ましい。In the present invention, it is preferable that an arrangement region of the plurality of inspection terminal portions on the one substrate is removed after the dummy electrode inspection step.
【0027】この発明によれば、検査端子部の配列領域
をダミー電極検査工程の後に除去するようにしたことに
より、検査端子部の配列領域の位置や配列態様に関する
パターン設計の自由度が増大し、例えば検査を行いやす
いように検査端子部を形成することが可能になる。According to the present invention, the arrangement area of the inspection terminal section is removed after the dummy electrode inspection step, so that the degree of freedom in pattern design with respect to the position and arrangement of the arrangement area of the inspection terminal section is increased. For example, it is possible to form the inspection terminal portion so as to facilitate the inspection.
【0028】さらに、本発明の電気光学装置のダミー電
極検査方法は、第1基板と第2基板の間に電気光学物質
を配置してなり、前記第1基板の表面上に第1電極及び
第1配線を備え、前記第2基板における前記第1基板に
対向する表面上に第2電極及び第2配線を備え、前記第
1基板と前記第2基板の少なくとも一方における、前記
第1電極及び前記第1配線又は前記第2電極及び前記第
2配線の形成されていない領域に、他方の基板上におけ
る複数の前記第2電極若しくは前記第2配線又は前記第
1電極若しくは前記第1配線に対向する複数のダミーパ
ターン部を有するダミー電極パターンを備えた電気光学
装置のダミー電極検査方法であって、複数の前記ダミー
パターン部にそれぞれ検査端子部を設け、複数の該検査
端子部が所定領域内に配列されるように形成し、該検査
端子部に電気的コンタクトを取ることにより前記ダミー
パターン部間の短絡有無を検査することを特徴とする。Further, in the method for inspecting a dummy electrode of an electro-optical device according to the present invention, an electro-optical material is arranged between a first substrate and a second substrate, and the first electrode and the first electrode are disposed on the surface of the first substrate. A second wiring on a surface of the second substrate facing the first substrate; and a second electrode on a surface of the second substrate, the first electrode and the second electrode on at least one of the first substrate and the second substrate. In a region where the first wiring or the second electrode and the second wiring are not formed, a plurality of the second electrodes or the second wirings or the first electrode or the first wiring on the other substrate is opposed. A method for inspecting a dummy electrode of an electro-optical device provided with a dummy electrode pattern having a plurality of dummy pattern portions, wherein a plurality of the dummy pattern portions are provided with respective inspection terminal portions, and the plurality of the inspection terminal portions have a predetermined area. It formed so as to be arranged in, characterized by examining the short existence between the dummy pattern portion by making electrical contact to said test terminal portions.
【0029】本発明において、複数の前記検査端子部が
等間隔で配列するように形成することが好ましい。In the present invention, it is preferable that the plurality of inspection terminal portions are formed so as to be arranged at equal intervals.
【0030】本発明において、前記一方の基板における
複数の前記検査端子部の配列領域を、前記ダミー電極検
査工程の後に除去することが好ましい。In the present invention, it is preferable that an arrangement area of the plurality of inspection terminal portions on the one substrate is removed after the dummy electrode inspection step.
【0031】[0031]
【発明の実施の形態】次に、添付図面を参照して本発明
に係る電気光学装置及びその製造方法並びに電気光学装
置のダミー電極検査方法の実施形態について詳細に説明
する。以下に説明する実施形態はいずれもパッシブマト
リクス型の液晶装置における液晶パネルに関するもので
あるが、本発明はこのような液晶パネルに限らず、種々
の液晶パネルにも適用可能であり、さらに、プラズマデ
ィスプレイ、エレクトロルミネッセンスパネルなど、液
晶装置以外の種々の電気光学装置にも適用可能である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view showing an electro-optical device according to an embodiment of the present invention; Each of the embodiments described below relates to a liquid crystal panel in a passive matrix type liquid crystal device. However, the present invention is not limited to such a liquid crystal panel, and can be applied to various liquid crystal panels. The present invention can be applied to various electro-optical devices other than the liquid crystal device, such as a display and an electroluminescence panel.
【0032】[第1実施形態] 図1は、本発明に係る
第1実施形態である液晶パネルを製造するための母基板
30,40の表面パターン構造を示す模式的な平面図で
あり、図3(a)は母基板30,40を用いて製造した
液晶パネル101の概略構造を示す斜視図である。First Embodiment FIG. 1 is a schematic plan view showing a surface pattern structure of mother substrates 30 and 40 for manufacturing a liquid crystal panel according to a first embodiment of the present invention. FIG. 3A is a perspective view illustrating a schematic structure of a liquid crystal panel 101 manufactured using mother substrates 30 and 40.
【0033】母基板30のパネル予定領域130内に
は、図示しないシール材によって取り囲まれる液晶封入
領域130Aと、図3(a)に示す液晶パネル101と
なったときに、対向する基板の外端部よりさらに外側へ
張り出すように形成される張出領域130Bとが設定さ
れる。液晶封入領域130A内には、ストライプ状の電
極31が多数並列に形成される。この電極31は、液晶
パネル101の構造に応じて、ITO(インジウムスズ
酸化物)等からなる透明電極であってもよく、或いは、
アルミニウム薄膜等からなる反射電極であってもよい。
電極31の一端はそのまま配線32に連続し、液晶封入
領域130Aから張出領域130Bへと引き出されるよ
うに伸び、その先端部は外部端子部33となっている。A liquid crystal enclosing area 130A surrounded by a sealing material (not shown) and a liquid crystal panel 101 shown in FIG. An overhang area 130 </ b> B is formed so as to overhang the portion further outward. A large number of stripe-shaped electrodes 31 are formed in parallel in the liquid crystal sealing region 130A. The electrode 31 may be a transparent electrode made of ITO (indium tin oxide) or the like, depending on the structure of the liquid crystal panel 101, or
A reflective electrode made of an aluminum thin film or the like may be used.
One end of the electrode 31 continues to the wiring 32 as it is, and extends so as to be drawn out from the liquid crystal sealing area 130A to the overhanging area 130B.
【0034】一方、母基板40のパネル予定領域140
内には、図示しないシール材によって取り囲まれる液晶
封入領域140Aと、液晶パネル101になったときに
対向する基板の外端部よりさらに外側に張り出すように
形成される張出領域140Bとが設定される。液晶封入
領域140A内には、ストライプ状の電極41が多数並
列に形成される。この電極41もまた液晶パネル101
の構造に応じて透明電極であってもよく、反射電極であ
ってもよい。ただし、液晶パネル101が反射型液晶パ
ネルである場合には、通常、電極31,41のいずれか
一方が反射電極であり、他方が透明電極である。また、
液晶パネル101が透過型液晶パネルである場合には、
通常、電極31,41の双方が透明電極である。On the other hand, panel scheduled area 140 of mother substrate 40
Inside, a liquid crystal enclosing area 140A surrounded by a sealing material (not shown) and an extending area 140B formed so as to extend further outward than the outer end of the opposing substrate when the liquid crystal panel 101 is formed are set. Is done. A large number of stripe-shaped electrodes 41 are formed in parallel in the liquid crystal sealing region 140A. This electrode 41 is also used in the liquid crystal panel 101.
Depending on the structure, a transparent electrode or a reflective electrode may be used. However, when the liquid crystal panel 101 is a reflective liquid crystal panel, usually, one of the electrodes 31 and 41 is a reflective electrode, and the other is a transparent electrode. Also,
When the liquid crystal panel 101 is a transmissive liquid crystal panel,
Usually, both electrodes 31 and 41 are transparent electrodes.
【0035】なお、図1(a)及び(b)において図示
斜線部分は表示駆動領域Xを示し、表示駆動領域Xの周
囲であって液晶封入領域130A、140A内の部分は
周縁領域Yであり、パネル予定領域130,140内で
あって液晶封入領域130,140の外側、すなわちシ
ール材の外側は液晶封入領域外Zである。1 (a) and 1 (b), the hatched portions in the figure show the display driving region X, and the portions around the display driving region X and inside the liquid crystal sealing regions 130A and 140A are the peripheral region Y. The outside of the liquid crystal enclosing areas 130 and 140 within the panel scheduled areas 130 and 140, that is, the outside of the sealing material, is outside the liquid crystal enclosing area Z.
【0036】本実施形態では、母基板40上に形成され
た配線42と対向する母基板30の表面上に、ダミー電
極パターン35が形成されている。ダミー電極パターン
35内には、複数の屈曲した形状のダミーパターン部3
5aが並列している。ダミーパターン部35aには、液
晶封入領域130Aの外へ伸び、さらに上記パネル予定
領域130の外側にまで伸びる、配列された延長パター
ン部35bが一体に形成されている。この延長パターン
部35bはパネル予定領域130の外側へ向けて伸びる
に従って次第にその配列を変化させ、先端に検査端子部
35cが形成されている。複数の延長パターン部35b
にそれぞれ形成された検査端子部35cは、検査領域3
0C内において相互に一列に等間隔になるように配列さ
れている。In this embodiment, a dummy electrode pattern 35 is formed on the surface of the mother substrate 30 facing the wiring 42 formed on the mother substrate 40. In the dummy electrode pattern 35, a plurality of bent dummy pattern portions 3 are provided.
5a are in parallel. An extended pattern portion 35b is formed integrally with the dummy pattern portion 35a. The extended pattern portion 35b extends outside the liquid crystal sealing region 130A and further extends outside the panel expected region 130. The arrangement of the extension pattern portion 35b is gradually changed as it extends toward the outside of the panel scheduled region 130, and the inspection terminal portion 35c is formed at the tip. Multiple extension pattern portions 35b
The inspection terminal portions 35c respectively formed in the inspection region 3
They are arranged in a line at equal intervals in OC.
【0037】また、母基板40上に形成された電極41
の端部と対向する母基板30の表面上に、ダミー電極パ
ターン36が形成されている。ダミー電極パターン36
内には、複数の短冊状のダミーパターン部36aが並列
している。このダミーパターン部36aは、液晶封入領
域130Aの外へ伸び、さらに上記パネル予定領域13
0の外側にまで伸びる、配列された延長パターン部36
bと一体に形成されている。延長パターン36bはパネ
ル予定領域140の外側へ向けてほぼまっすぐに伸び、
当該部分の先端寄りが検査端子部36cとなっている。
ダミーパターン部36aは本来から一列に等間隔に配列
されているため、各ダミーパターン部36aがそのまま
パネル予定領域130の外側まで延長形成され、その先
の検査端子部36cもまた一列に等間隔に配列されてい
る。The electrode 41 formed on the mother substrate 40
Dummy electrode pattern 36 is formed on the surface of mother substrate 30 facing the end of. Dummy electrode pattern 36
Inside, a plurality of strip-shaped dummy pattern portions 36a are arranged in parallel. The dummy pattern portion 36a extends outside the liquid crystal sealing region 130A, and further extends to the panel scheduled region 13A.
An extended pattern portion 36 extending to the outside of 0
It is formed integrally with b. The extension pattern 36b extends almost straight toward the outside of the panel scheduled area 140,
The inspection terminal portion 36c is closer to the tip of the portion.
Since the dummy pattern portions 36a are originally arranged in a line at regular intervals, each dummy pattern portion 36a is formed to extend to the outside of the panel expected region 130 as it is, and the inspection terminal portions 36c ahead thereof are also arranged in a line at regular intervals. Are arranged.
【0038】一方、母基板30上に形成された配線32
と対向する母基板40の表面上に、ダミー電極パターン
45が形成されている。このダミー電極パターン45内
には、複数の屈曲した形状のダミーパターン部45aが
並列している。ダミーパターン部45aには、液晶封入
領域140Aの外へ伸び、さらに上記パネル予定領域1
40の外側にまで伸びる、配列された延長パターン部4
5bが一体に形成され、この延長パターン部45bの先
端は検査端子部45cとなっている。複数の延長パター
ン部45bにそれぞれ形成された検査端子部45cは、
相互に一列に等間隔になるように配列されている。On the other hand, the wiring 32 formed on the motherboard 30
Dummy electrode pattern 45 is formed on the surface of mother substrate 40 opposite to. In the dummy electrode pattern 45, a plurality of bent dummy pattern portions 45a are arranged in parallel. The dummy pattern portion 45a extends outside the liquid crystal sealing region 140A, and further extends into the panel scheduled region 1
An extended pattern portion 4 extending to the outside of 40
5b are integrally formed, and the tip of the extension pattern portion 45b is an inspection terminal portion 45c. The inspection terminal portions 45c respectively formed on the plurality of extension pattern portions 45b are:
They are arranged in a line at equal intervals.
【0039】また、母基板30上に形成された電極31
の端部と対向する母基板40の表面上に、ダミー電極パ
ターン46が形成されている。ダミー電極パターン46
内には、複数の短冊状のダミーパターン部46aが並列
している。このダミーパターン部46aは、液晶封入領
域140Aの外へ伸び、さらに上記パネル予定領域14
0の外側にまで伸びる、配列された延長パターン部46
bと一体に形成されている。延長パターン部46bの先
端寄り部分は検査端子部46cとなっている。ダミーパ
ターン部46aは本来から一列に等間隔に配列されてい
るため、各ダミーパターン部46aがそのままパネル予
定領域140の外側まで延長形成され、その先の検査端
子部46cもまた一列に等間隔に配列されている。The electrode 31 formed on the mother substrate 30
Dummy electrode pattern 46 is formed on the surface of mother substrate 40 facing the end of. Dummy electrode pattern 46
Inside, a plurality of strip-shaped dummy pattern portions 46a are arranged in parallel. The dummy pattern portion 46a extends outside the liquid crystal sealing region 140A, and further extends to the panel scheduled region 14A.
An extended pattern portion 46 extending to the outside of 0
It is formed integrally with b. The portion of the extension pattern portion 46b near the tip is an inspection terminal portion 46c. Since the dummy pattern portions 46a are originally arranged in a line at regular intervals, each dummy pattern portion 46a is formed as it is to extend outside the panel scheduled area 140 as it is, and the inspection terminal portions 46c ahead thereof are also arranged in a line at regular intervals. Are arranged.
【0040】本実施形態においては、母基板30と母基
板40とを図示しないシール材を介して貼り合わせ、液
晶をシール材の内側に注入した後、パネル予定領域13
0及び140の境界線に沿ってスクライブ・ブレイク法
等によって分離することにより、図3(a)に示すよう
な液晶パネル101が形成される。この液晶パネル10
1においては、パネル予定領域130を分離することに
よって形成されたパネル基板131と、パネル予定領域
140を分離することによって形成されたパネル基板1
41とが相互に貼り合わせられている。パネル基板13
1には、パネル基板141の外端部よりも外側に張り出
した張出領域130Bが設けられ、パネル基板141に
は、パネル基板131の外端部よりも外側に張り出した
張出領域140Bが設けられる。これらの張出領域13
0B,140Bの表面上には液晶封入領域から配線3
2,42が引き出され、その先端に外部端子部33,4
3が形成されている。In the present embodiment, the mother substrate 30 and the mother substrate 40 are bonded together via a sealing material (not shown), and liquid crystal is injected into the sealing material.
The liquid crystal panel 101 as shown in FIG. 3A is formed by separating along the boundary of 0 and 140 by a scribe-break method or the like. This liquid crystal panel 10
1, a panel substrate 131 formed by separating a panel scheduled region 130 and a panel substrate 1 formed by separating a panel scheduled region 140
41 are bonded to each other. Panel substrate 13
1 is provided with an overhang region 130B that extends beyond the outer end of the panel substrate 141, and the panel substrate 141 is provided with an overhang region 140B that extends beyond the outer end of the panel substrate 131. Can be These overhang areas 13
0B and 140B, wiring 3
2 and 42 are drawn out, and the external terminal portions 33 and 4 are
3 are formed.
【0041】本実施形態においては、図1(a)及び
(b)に示すように母基板30,40の表面上に電極や
配線のパターンを形成した後であって母基板30と母基
板40とを貼り合わせる前に、母基板30上の検査領域
30C,30D及び母基板40上の検査領域40C,4
0Dにプローブやプローブカードなどを接触させ、ダミ
ー電極パターン35,36,45,46のパターン検査
を行う。このパターン検査は、パターン内における各ダ
ミーパターン部35a,36a,45a,46aの間の
短絡が生じていないか否かを電気的に確認するものであ
る。各検査領域30C,30D,40C,40Dにおい
ては、各ダミーパターン部にそれぞれ導電接続された検
査端子部35c,36c,45c,46cが相互に一列
に、しかも等間隔に配列されている。したがって、例え
ば2本のプローブ、すなわちプローブ対を隣接する2つ
の検査端子部に接触させて短絡の有無を検出し、プロー
ブの接触する検査端子部の対が順次移動していくように
プローブ対を走査させる場合においては、プローブ対の
走査態様を予め定めたとおりに設定することができ、容
易且つ確実にダミーパターン部間の短絡有無を検出でき
る。一方、予め定められたプローブ配列を有するプロー
ブカードを用いて、多数の検査端子部間の短絡を一度に
検出しようとする場合には、検査領域内にて配列する検
査端子部35c,36c,45c,46cの配列態様
と、プローブカードのプローブの配列態様とを一致させ
ておけばよいので、やはり容易且つ確実にダミーパター
ン間の短絡有無を検出できる。In this embodiment, as shown in FIGS. 1A and 1B, after the patterns of the electrodes and wirings are formed on the surfaces of the mother substrates 30 and 40, the mother substrate 30 and the mother substrate 40 are formed. Before bonding, the inspection areas 30C and 30D on the motherboard 30 and the inspection areas 40C and 4C on the motherboard 40 are bonded together.
A probe or a probe card is brought into contact with 0D, and a pattern inspection of the dummy electrode patterns 35, 36, 45, 46 is performed. This pattern inspection is to electrically confirm whether or not a short circuit has occurred between the dummy pattern portions 35a, 36a, 45a, 46a in the pattern. In each of the inspection regions 30C, 30D, 40C, and 40D, inspection terminal portions 35c, 36c, 45c, and 46c that are conductively connected to the respective dummy pattern portions are arranged in a line with each other and at equal intervals. Therefore, for example, two probes, that is, the probe pair is brought into contact with two adjacent test terminal portions to detect the presence or absence of a short circuit, and the probe pair is moved so that the pair of test terminal portions contacted by the probe moves sequentially. In the case of scanning, the scanning mode of the probe pair can be set as predetermined, and the presence or absence of a short circuit between the dummy pattern portions can be detected easily and reliably. On the other hand, when a short circuit between a large number of test terminals is to be detected at once using a probe card having a predetermined probe arrangement, the test terminals 35c, 36c, and 45c arranged in the test area. , 46c and the arrangement of the probes of the probe card need only be matched, so that the presence or absence of a short circuit between the dummy patterns can be easily and reliably detected.
【0042】所定態様で所定領域内に配列された検査端
子部35c,36c,45c,46cを有する延長パタ
ーン部35b,36b,45b,46bは、いずれも上
記のダミー電極検査を行うために設けられたものである
が、これらの延長パターン部は液晶封入領域130Aの
外へ伸び、さらに上記パネル予定領域130,140の
外側に伸びて、パネル予定領域130,140の外部の
位置に検査端子部35c,36c,45c,46cを備
えている。したがって、液晶パネル101を完成させた
状態においては、パネル予定領域130,140の外側
に位置する検査端子部35c,36c,45c,46c
は既に除去されているので、各ダミーパターン部の延長
パターン部がパネル基板131,141の外端部まで伸
びた状態として残される。The extended pattern portions 35b, 36b, 45b, 46b having the inspection terminal portions 35c, 36c, 45c, 46c arranged in a predetermined area in a predetermined manner are all provided for performing the above-mentioned dummy electrode inspection. However, these extension patterns extend outside the liquid crystal enclosing area 130A and further extend outside the panel scheduled areas 130 and 140, so that the inspection terminal 35c is located at a position outside the panel scheduled areas 130 and 140. , 36c, 45c, 46c. Therefore, when the liquid crystal panel 101 is completed, the inspection terminal portions 35c, 36c, 45c, 46c located outside the panel scheduled regions 130, 140 are provided.
Has been removed, the extended pattern portions of the respective dummy pattern portions are left as extended to the outer ends of the panel substrates 131 and 141.
【0043】上記実施形態におけるダミーパターン部の
細部構造を拡大して示す平面図が図5である。図5にお
いて、電極31と電極41は液晶封入領域内の表示駆動
領域Xにおいて相互に平面的に交差するように配列さ
れ、両者の交差部分が画素領域となっている。ダミーパ
ターン部35aは、液晶封入領域内の周縁領域Yにおい
て、対向するパネル基板141上の配線42に沿って形
成されている。図示の場合、ダミーパターン部35a
は、この周縁領域Yにおいて本来のダミー電極としての
機能を発揮する。このダミーパターン部35aは、周縁
領域Yから液晶封入領域外Zへ出ると延長パターン部3
5bとなってさらに伸び、この延長パターン部35bの
より先の部分が上述の検査端子部35c(図示せず)と
なる。なお、図5における周縁領域Yと液晶封入領域外
Zとの境界部分において、基板間には図示しないシール
材が配置される。FIG. 5 is an enlarged plan view showing the detailed structure of the dummy pattern portion in the above embodiment. In FIG. 5, the electrodes 31 and the electrodes 41 are arranged so as to intersect with each other two-dimensionally in the display driving area X in the liquid crystal enclosing area, and the intersection between the two forms a pixel area. The dummy pattern portion 35a is formed along the wiring 42 on the opposing panel substrate 141 in the peripheral region Y in the liquid crystal sealing region. In the case of illustration, the dummy pattern portion 35a
Exhibits the function as the original dummy electrode in the peripheral region Y. When the dummy pattern portion 35a goes out of the peripheral region Y to outside the liquid crystal sealing region Z, the extension pattern portion 3
5b, which further extends, and the portion beyond the extension pattern portion 35b becomes the above-described inspection terminal portion 35c (not shown). At the boundary between the peripheral area Y and the liquid crystal enclosure area Z in FIG. 5, a sealing material (not shown) is arranged between the substrates.
【0044】本実施形態の上記構成によれば、ダミー電
極パターンの各ダミーパターン部に検査端子部が形成さ
れ、この検査端子部が所定態様で所定領域に配列される
ように構成されているので、検査端子部の所定態様に合
致した手段によってダミーパターン部間の短絡有無など
のダミー電極検査工程を実施することができる。したが
って、ダミー電極パターンのパターン形状に拘わらず、
ダミー電極検査工程を容易且つ確実に行うことができ
る。According to the configuration of the present embodiment, the inspection terminal portions are formed in each dummy pattern portion of the dummy electrode pattern, and the inspection terminal portions are arranged in a predetermined area in a predetermined manner. In addition, a dummy electrode inspection process such as the presence or absence of a short circuit between dummy pattern portions can be performed by means that matches a predetermined mode of the inspection terminal portion. Therefore, regardless of the pattern shape of the dummy electrode pattern,
The dummy electrode inspection step can be performed easily and reliably.
【0045】特に、上記実施形態では、検査端子部を等
間隔に配列しているので、プローブの走査が容易にな
り、また、検査端子部の配列に合致したプローブカード
を容易に構成することができ、或いは、別の検査対象と
の間でプローブカードの共用化を図ることができる。In particular, in the above embodiment, the inspection terminals are arranged at regular intervals, so that the probe can be easily scanned, and a probe card that matches the arrangement of the inspection terminals can be easily formed. Alternatively, the probe card can be shared with another test object.
【0046】また、上記実施形態では、ダミー電極パタ
ーンの各ダミーパターン部に延長パターン部が形成さ
れ、この延長パターン部に検査端子部が設けられている
ことにより、ダミー電極パターン自体のパターン形状を
大きく変えることなく、ダミー電極パターンの本来の機
能を損なわずに液晶パネルを構成することができる。In the above embodiment, an extension pattern portion is formed in each dummy pattern portion of the dummy electrode pattern, and an inspection terminal portion is provided in the extension pattern portion, so that the pattern shape of the dummy electrode pattern itself can be reduced. The liquid crystal panel can be configured without largely changing the dummy electrode pattern without impairing the original function.
【0047】さらに、上記実施形態では、各延長パター
ン部が伸びて、パネル予定領域の外側へ出た場所に検査
端子部が設けられていることにより、ダミー電極検査工
程を経て液晶パネルが完成されたときには、検査端子部
が液晶パネルに残らないようになっている。したがっ
て、ダミー電極検査工程においてプローブ等と接触する
検査端子部が液晶パネルに残らないので、液晶パネルの
清浄性を保持しやすくなり、異物の付着や汚染等による
製品不良を低減できる。Further, in the above embodiment, the inspection terminal is provided at a place where each of the extension pattern portions extends and goes out of the panel expected area, so that the liquid crystal panel is completed through the dummy electrode inspection process. In this case, the inspection terminal does not remain on the liquid crystal panel. Therefore, the inspection terminal portion that comes into contact with the probe or the like in the dummy electrode inspection process does not remain on the liquid crystal panel, so that the cleanliness of the liquid crystal panel can be easily maintained, and product defects due to adhesion of foreign matter and contamination can be reduced.
【0048】[第2実施形態] 次に、図2及び図3
(b)を参照して本発明に係る第2実施形態について詳
細に説明する。この実施形態においては、母基板50上
のパネル予定領域150内の液晶封入領域150Aに
は、第1実施形態と同様の複数の電極51及びこの電極
51に導電接続された引出配線52aが形成されてい
る。パネル予定領域150内における電極51の配列部
分の両側には、ダミー電極パターン55,56,57が
形成されている。また、液晶封入領域150Aの端部か
ら隣接する張出領域150B上まで伸びるように連結配
線52b,52cが形成されている。この連結配線52
b,52cは、後述する電極61に対して図示しない上
下導通部を介して導電接続されるものである。[Second Embodiment] Next, FIGS. 2 and 3
A second embodiment according to the present invention will be described in detail with reference to FIG. In this embodiment, a plurality of electrodes 51 similar to those of the first embodiment and lead-out wirings 52a conductively connected to the electrodes 51 are formed in a liquid crystal enclosing region 150A in a panel scheduled region 150 on the mother substrate 50. ing. Dummy electrode patterns 55, 56, and 57 are formed on both sides of the arrangement portion of the electrodes 51 in the panel scheduled region 150. Further, connecting wires 52b and 52c are formed so as to extend from the end of the liquid crystal sealing region 150A to the adjacent overhang region 150B. This connection wiring 52
b and 52c are conductively connected to an electrode 61 to be described later via a vertical conducting portion (not shown).
【0049】母基板60上のパネル予定領域160内の
液晶封入領域160Aには、第1実施形態と同様の電極
61及びこの電極に導電接続された配線62a,62b
が形成されている。また、上記母基板50上の配線52
aと対向する母基板60の表面上には、ダミー電極パタ
ーン65が形成されている。ダミー電極パターン65に
は複数のダミーパターン部65aが並列形成されてい
る。さらに、母基板50上の電極51の端部に対向する
母基板60の表面上には、短冊状のダミーパターン部6
5aを複数並列させてなるダミー電極パターン65が形
成されている。さらにまた、上記母基板50上のダミー
電極パターン57に対向する母基板60の表面上には、
短冊状のダミーパターン部67aを複数並列させてなる
ダミー電極パターン67が形成されている。すなわち、
ダミーパターン57と67は相互に対向している。In the liquid crystal sealing area 160A in the panel scheduled area 160 on the mother substrate 60, the same electrode 61 as in the first embodiment and the wirings 62a and 62b conductively connected to this electrode are provided.
Are formed. The wiring 52 on the mother substrate 50
A dummy electrode pattern 65 is formed on the surface of the mother substrate 60 facing the portion a. In the dummy electrode pattern 65, a plurality of dummy pattern portions 65a are formed in parallel. Further, on the surface of the mother substrate 60 facing the end of the electrode 51 on the mother substrate 50, a strip-shaped dummy pattern portion 6 is formed.
A dummy electrode pattern 65 formed by arranging a plurality of 5a in parallel is formed. Furthermore, on the surface of the motherboard 60 facing the dummy electrode pattern 57 on the motherboard 50,
A dummy electrode pattern 67 is formed by arranging a plurality of strip-shaped dummy pattern portions 67a in parallel. That is,
The dummy patterns 57 and 67 face each other.
【0050】母基板50上のダミー電極パターン55に
おける複数のダミーパターン部55aは、母基板60上
の配線62bに対応するパターンで形成されている。ダ
ミーパターン部55aにおいては、液晶封入領域150
Aから出た延長パターン部55bが設けられ、さらにパ
ネル予定領域150の外側へと伸び、その先端には検査
領域50Cにおいて検査端子部55cが設けられてい
る。複数の検査端子部55cは一列に等間隔に並列して
いる。The plurality of dummy pattern portions 55 a in the dummy electrode pattern 55 on the motherboard 50 are formed in a pattern corresponding to the wiring 62 b on the motherboard 60. In the dummy pattern portion 55a, the liquid crystal sealing region 150
An extended pattern portion 55b protruding from A is provided, and further extends outside the planned panel region 150, and a test terminal portion 55c is provided at a tip thereof in the test region 50C. The plurality of inspection terminal portions 55c are arranged in a line at equal intervals.
【0051】また、母基板50上のダミー電極パターン
56における複数のダミーパターン部56aは、母基板
60上の配線62aに対応するパターンで形成されてい
る。ダミーパターン部56aにおいては、液晶封入領域
150Aから出た延長パターン部56bが設けられ、さ
らにパネル予定領域150の外側へと伸び、その先端に
は検査領域50Dにおいて検査端子部56cが設けられ
ている。複数の検査端子部56cは一列に等間隔に並列
している。The plurality of dummy pattern portions 56 a in the dummy electrode pattern 56 on the motherboard 50 are formed in a pattern corresponding to the wiring 62 a on the motherboard 60. In the dummy pattern portion 56a, an extended pattern portion 56b protruding from the liquid crystal enclosing region 150A is provided, and further extends outside the panel scheduled region 150, and a test terminal portion 56c is provided at the tip thereof in the test region 50D. . The plurality of inspection terminal portions 56c are arranged in a line at equal intervals.
【0052】一方、母基板60上のダミー電極パターン
65における複数のダミーパターン部65aは、母基板
50上の配線52aにほぼ対応するパターンで形成され
ている。ダミーパターン部65aにおいては、液晶封入
領域外へ出て延長パターン部65bとなり、さらにその
先端に検査領域60Cにおいて検査端子部65cが設け
られている。検査端子部65cは一列に等間隔に配列さ
れている。On the other hand, the plurality of dummy pattern portions 65 a in the dummy electrode pattern 65 on the motherboard 60 are formed in a pattern substantially corresponding to the wiring 52 a on the motherboard 50. In the dummy pattern portion 65a, the extended pattern portion 65b extends out of the liquid crystal enclosing region, and a test terminal portion 65c is provided at the tip thereof in the test region 60C. The inspection terminals 65c are arranged in a line at equal intervals.
【0053】また、母基板60上のダミー電極パターン
66における複数のダミーパターン部66aは、母基板
60上の電極61の端部にほぼ対応するパターンで形成
されている。ダミー電極パターン66においては、ダミ
ーパターン部65aは液晶封入領域160A内から延長
パターン部65bとして外側へ伸び、さらにその先端寄
り部分が検査領域60Dにおいて検査端子部65cとな
っている。The plurality of dummy pattern portions 66 a in the dummy electrode pattern 66 on the motherboard 60 are formed in a pattern substantially corresponding to the end of the electrode 61 on the motherboard 60. In the dummy electrode pattern 66, the dummy pattern portion 65a extends outward from the inside of the liquid crystal enclosing region 160A as an extended pattern portion 65b, and a portion near the leading end thereof serves as an inspection terminal portion 65c in the inspection region 60D.
【0054】本実施形態においては、シール材を介して
上記の母基板50と60を貼りあわせ、シール材の内側
に液晶を注入し、封止した後、パネル予定領域150,
160の境界線に沿ってスクライブ・ブレイク法等によ
って分離することによって、図3(b)に示す液晶パネ
ル102が形成される。液晶パネル102は、上記パネ
ル予定領域150に対応するパネル基板151と、パネ
ル予定領域160に対応するパネル基板161との間に
シール材に封止された液晶層を備えたものである。パネ
ル基板151の端部はパネル基板161の外縁部よりも
さらに外側に張り出して張出領域150Bとなってい
る。この張出領域150Bの表面上には上述の引出配線
52a及び連結配線52b、52cが形成される。これ
らの配線の先端部上には、図示しない液晶駆動ドライバ
回路などを内蔵する集積回路チップが実装される。In this embodiment, the mother substrates 50 and 60 are bonded together via a sealing material, a liquid crystal is injected into the sealing material, and the sealing is performed.
The liquid crystal panel 102 shown in FIG. 3 (b) is formed by separating along the boundary line 160 by the scribe-break method or the like. The liquid crystal panel 102 includes a liquid crystal layer sealed with a sealant between a panel substrate 151 corresponding to the panel expected area 150 and a panel substrate 161 corresponding to the panel expected area 160. The end of the panel substrate 151 extends further outward than the outer edge of the panel substrate 161 to form an extended region 150B. On the surface of the overhang region 150B, the above-mentioned extraction wiring 52a and connection wirings 52b and 52c are formed. An integrated circuit chip having a liquid crystal driver circuit (not shown) is mounted on the leading ends of these wires.
【0055】この実施形態においても、先の第1実施形
態と同様にダミー電極パターンのダミーパターン部間の
短絡等を検出するためのダミー電極検査工程を容易且つ
確実に行うことができる。なお、ダミー電極検査工程に
おいて検査が必要なダミーパターン部は、対向する配線
や電極が存在するものに限られ、例えばダミー電極パタ
ーン57と67のようにダミーパターン部同士が対向す
る部分については、検査は必ずしも必要ではない。In this embodiment, as in the first embodiment, the dummy electrode inspection step for detecting a short circuit between the dummy pattern portions of the dummy electrode pattern can be performed easily and reliably. In addition, the dummy pattern portion that needs to be inspected in the dummy electrode inspection step is limited to a portion where wirings and electrodes facing each other exist. For example, a portion where the dummy pattern portions face each other like the dummy electrode patterns 57 and 67 is Testing is not required.
【0056】尚、本発明の電気光学装置及びその製造方
法並びに電気光学装置のダミー電極検査方法は、上述の
図示例にのみ限定されるものではなく、本発明の要旨を
逸脱しない範囲内において種々変更を加え得ることは勿
論である。The electro-optical device and the method of manufacturing the same and the method of inspecting the dummy electrode of the electro-optical device according to the present invention are not limited to the illustrated examples described above, but may be variously modified without departing from the gist of the present invention. Of course, changes can be made.
【0057】例えば、上記実施形態では、検査端子部を
パネル予定領域の外側に形成し、検査端子部が液晶パネ
ルのパネル基板に残らないように構成しているが、検査
端子部をパネル予定領域内に形成して、パネル基板の表
面上に残るように構成してもよい。この場合、検査端子
部の形成部位としては、液晶封入領域外Z、すなわち、
シール材の配置部及びその外側からパネル予定領域の外
縁部までの間の部位であることが液晶封入領域内におけ
るダミーパターン部の形状にほとんど影響を与えずにパ
ターン設計できる点で好ましい。For example, in the above embodiment, the inspection terminal portion is formed outside the panel scheduled area so that the inspection terminal portion does not remain on the panel substrate of the liquid crystal panel. And may be configured to remain on the surface of the panel substrate. In this case, the formation site of the inspection terminal portion is Z outside the liquid crystal sealing region, that is,
It is preferable that the portion between the sealing material disposition portion and the outside thereof and the outer edge portion of the panel scheduled region be designed without substantially affecting the shape of the dummy pattern portion in the liquid crystal sealing region.
【0058】[0058]
【発明の効果】以上、説明したように本発明によれば、
他方の基板の電極や配線に対向する複数のダミーパター
ン部に検査端子部が設けられ、これらの検査端子部が所
定領域内に配列されていることにより、ダミー電極パタ
ーンに対する検査を容易且つ確実に行うことが可能にな
り、ダミーパターン部間の短絡に起因する製品品位の低
下を回避することができる。As described above, according to the present invention,
Inspection terminal portions are provided on a plurality of dummy pattern portions facing the electrodes and wirings of the other substrate, and these inspection terminal portions are arranged in a predetermined area, so that the inspection of the dummy electrode pattern can be easily and reliably performed. This makes it possible to avoid a decrease in product quality due to a short circuit between the dummy pattern portions.
【図1】本発明に係る第1実施形態における母基板上の
表面パターン構造を示す平面図(a)及び(b)であ
る。FIGS. 1A and 1B are plan views (a) and (b) showing a surface pattern structure on a mother substrate according to a first embodiment of the present invention.
【図2】本発明に係る第2実施形態における母基板上の
表面パターン構造を示す平面図(a)及び(b)であ
る。FIGS. 2A and 2B are plan views showing a surface pattern structure on a mother substrate according to a second embodiment of the present invention. FIGS.
【図3】第1実施形態によって形成された液晶パネルの
外観斜視図(a)及び第2実施形態によって形成された
液晶パネルの外観斜視図(b)である。FIG. 3A is an external perspective view of a liquid crystal panel formed according to the first embodiment, and FIG. 3B is an external perspective view of a liquid crystal panel formed according to the second embodiment.
【図4】従来の液晶装置を製造するための母基板上の表
面パターン構造を示す平面図(a)及び(b)である。4A and 4B are plan views showing a surface pattern structure on a mother substrate for manufacturing a conventional liquid crystal device.
【図5】第1実施形態におけるダミー電極パターンの細
部構造を示す拡大平面図である。FIG. 5 is an enlarged plan view showing a detailed structure of a dummy electrode pattern in the first embodiment.
【図6】従来のダミー電極パターンの細部構造を示す拡
大平面図である。FIG. 6 is an enlarged plan view showing a detailed structure of a conventional dummy electrode pattern.
30,40,50,60 母基板 31,41,51,61 電極 32,42,62a,62b 配線 52a 引出配線 52b,52c 連結配線 35,36,45,46 ダミー電極パターン 35a,36a,45a,46a ダミーパターン部 35b,36b,45b,46b 延長パターン部 35c,36c,45c,46c 検査端子部 X 表示駆動領域 Y 周縁領域 Z 液晶封入領域外 30, 40, 50, 60 Mother substrate 31, 41, 51, 61 Electrode 32, 42, 62a, 62b Wiring 52a Leading wiring 52b, 52c Connecting wiring 35, 36, 45, 46 Dummy electrode pattern 35a, 36a, 45a, 46a Dummy pattern part 35b, 36b, 45b, 46b Extension pattern part 35c, 36c, 45c, 46c Inspection terminal part X Display drive area Y Peripheral area Z Outside liquid crystal sealing area
フロントページの続き Fターム(参考) 2G014 AA03 AA25 AB21 AB55 AC09 2H088 EA03 FA06 FA10 FA13 FA14 FA16 FA18 FA30 HA06 MA16 2H092 GA05 GA33 GA57 GA61 JB77 MA57 NA25 NA27 NA29 PA06 5C094 AA09 AA42 AA43 AA48 BA43 CA19 DA12 DB01 DB10 EA01 EA03 EA04 EB02 FA01 FB12 GB01 GB10 Continued on the front page F-term (reference) 2G014 AA03 AA25 AB21 AB55 AC09 2H088 EA03 FA06 FA10 FA13 FA14 FA16 FA18 FA30 HA06 MA16 2H092 GA05 GA33 GA57 GA61 JB77 MA57 NA25 NA27 NA29 PA06 5C094 AA09 AA42 AA43 AA48 DB01 EA01 EB02 FA01 FB12 GB01 GB10
Claims (12)
を配置してなり、前記第1基板の表面上に複数の第1電
極及び第1配線を備え、前記第2基板における前記第1
基板に対向する表面上に複数の第2電極及び第2配線を
備えた電気光学装置であって、 前記第1基板と前記第2基板のうち少なくとも一方の基
板の表面上における、前記第1電極及び前記第1配線又
は前記第2電極及び前記第2配線の形成されていない領
域に、他方の基板上における複数の前記第2電極若しく
は前記第2配線又は前記第1電極若しくは前記第1配線
に対向する複数のダミーパターン部を有するダミー電極
パターンが設けられており、 前記ダミーパターン部にはそれぞれ検査用端子部が設け
られ、該検査用端子部が所定領域内に配列されているこ
とを特徴とする電気光学装置。An electro-optical material disposed between a first substrate and a second substrate, a plurality of first electrodes and a first wiring on a surface of the first substrate; First
An electro-optical device comprising a plurality of second electrodes and a second wiring on a surface facing a substrate, wherein the first electrode is provided on a surface of at least one of the first substrate and the second substrate. And in a region where the first wiring or the second electrode and the second wiring are not formed, a plurality of the second electrodes or the second wirings or the first electrode or the first wiring on the other substrate. A dummy electrode pattern having a plurality of opposing dummy pattern portions is provided, and each of the dummy pattern portions is provided with an inspection terminal portion, and the inspection terminal portions are arranged in a predetermined region. Electro-optical device.
を配置してなり、前記第1基板の表面上に複数の第1電
極及び第1配線を備え、前記第2基板における前記第1
基板に対向する表面上に複数の第2電極及び第2配線を
備えた電気光学装置であって、 前記第1基板と前記第2基板のうち少なくとも一方の基
板の表面上における、前記第1電極及び前記第1配線又
は前記第2電極及び前記第2配線の形成されていない領
域に、他方の基板上における複数の前記第2電極若しく
は前記第2配線又は前記第1電極若しくは前記第1配線
に対向する複数のダミーパターン部を有するダミー電極
パターンが設けられており、 前記ダミーパターン部には前記電気光学物質の配置領域
外に伸びる延長パターン部が形成され、該延長パターン
部に検査端子部が設けられていることを特徴とする電気
光学装置。2. An electro-optical material is disposed between a first substrate and a second substrate, the electro-optical material including a plurality of first electrodes and a first wiring on a surface of the first substrate, and First
An electro-optical device comprising a plurality of second electrodes and a second wiring on a surface facing a substrate, wherein the first electrode is provided on a surface of at least one of the first substrate and the second substrate. And in a region where the first wiring or the second electrode and the second wiring are not formed, a plurality of the second electrodes or the second wirings or the first electrode or the first wiring on the other substrate. A dummy electrode pattern having a plurality of opposing dummy pattern portions is provided, and an extension pattern portion extending outside the area where the electro-optical material is arranged is formed in the dummy pattern portion, and an inspection terminal portion is provided in the extension pattern portion. An electro-optical device provided.
を配置してなり、前記第1基板の表面上に複数の第1電
極及び第1配線を備え、前記第2基板における前記第1
基板に対向する表面上に複数の第2電極及び第2配線を
備えた電気光学装置であって、 前記第1基板と前記第2基板のうち少なくとも一方の基
板の表面上における、前記第1電極及び前記第1配線又
は前記第2電極及び前記第2配線の形成されていない領
域に、他方の基板上における複数の前記第2電極若しく
は前記第2配線又は前記第1電極若しくは前記第1配線
に対向する複数のダミーパターン部を有するダミー電極
パターンが設けられており、 前記ダミーパターン部には前記電気光学物質の配置領域
外に伸びる延長パターン部が形成され、該延長パターン
部は前記一方の基板の外端部まで伸びていることを特徴
とする電気光学装置。3. An electro-optical material is disposed between a first substrate and a second substrate, the electro-optical material including a plurality of first electrodes and a first wiring on a surface of the first substrate, and First
An electro-optical device comprising a plurality of second electrodes and a second wiring on a surface facing a substrate, wherein the first electrode is provided on a surface of at least one of the first substrate and the second substrate. And in a region where the first wiring or the second electrode and the second wiring are not formed, a plurality of the second electrodes or the second wirings or the first electrode or the first wiring on the other substrate. A dummy electrode pattern having a plurality of opposing dummy pattern parts is provided, and the dummy pattern part is formed with an extended pattern part extending outside the area where the electro-optical material is arranged, and the extended pattern part is provided on the one substrate. An electro-optical device extending to an outer end of the electro-optical device.
前記検査端子部は相互に等間隔に配列されていることを
特徴とする電気光学装置。4. The electro-optical device according to claim 1, wherein the plurality of inspection terminals are arranged at equal intervals.
項において、前記ダミー電極パターンは、他方の基板上
における複数の前記第2電極若しくは前記第2配線又は
前記第1電極若しくは前記第1配線のうち少なくとも相
互に異なる電位が供給される可能性のあるものに対向す
る部位毎に、相互に分離した前記ダミーパターン部が配
置されるように形成されていることを特徴とする電気光
学装置。5. The method according to claim 1, wherein:
In the paragraph, the dummy electrode pattern may be supplied with at least mutually different potentials among the plurality of second electrodes or the second wirings or the first electrode or the first wirings on the other substrate. An electro-optical device, wherein the dummy pattern portions separated from each other are arranged at respective portions opposed to each other.
を配置してなり、前記第1基板の表面上に複数の第1電
極及び第1配線を備え、前記第2基板における前記第1
基板に対向する表面上に複数の第2電極及び第2配線を
備えた電気光学装置の製造方法であって、 前記第1基板と前記第2基板のうち少なくとも一方の基
板の表面上における、前記第1電極及び前記第1配線又
は前記第2電極及び前記第2配線の形成されていない領
域に、他方の基板上における複数の前記第2電極若しく
は前記第2配線又は前記第1電極若しくは前記第1配線
のそれぞれに対向する複数のダミーパターン部を有する
ダミー電極パターンを形成し、その後、該ダミーパター
ン部間の短絡有無を検査するダミー電極検査工程を有す
ることを特徴とする電気光学装置の製造方法。6. An electro-optical material is disposed between a first substrate and a second substrate, the electro-optical material including a plurality of first electrodes and a first wiring on a surface of the first substrate, and First
A method for manufacturing an electro-optical device comprising a plurality of second electrodes and second wirings on a surface facing a substrate, wherein the electro-optical device includes a first electrode and a second substrate. In a region where the first electrode and the first wiring or the second electrode and the second wiring are not formed, a plurality of the second electrodes or the second wirings or the first electrode or the second A method of manufacturing an electro-optical device, comprising: forming a dummy electrode pattern having a plurality of dummy pattern portions opposing each of one wiring, and thereafter inspecting a short circuit between the dummy pattern portions. Method.
ターン部にそれぞれ検査端子部を設け、複数の該検査端
子部が所定領域内に配列されるように形成することを特
徴とする電気光学装置の製造方法。7. The electro-optical device according to claim 6, wherein inspection terminals are provided on the plurality of dummy pattern portions, respectively, and the inspection terminals are formed so as to be arranged in a predetermined area. Manufacturing method.
部が等間隔で配列するように形成することを特徴とする
電気光学装置の製造方法。8. The method for manufacturing an electro-optical device according to claim 7, wherein the plurality of inspection terminal portions are formed so as to be arranged at equal intervals.
方の基板における複数の前記検査端子部の配列領域を、
前記ダミー電極検査工程の後に除去することを特徴とす
る電気光学装置の製造方法。9. The method according to claim 7, wherein an arrangement area of the plurality of inspection terminal portions on the one substrate is
A method for manufacturing an electro-optical device, comprising: removing after the dummy electrode inspection step.
質を配置してなり、前記第1基板の表面上に第1電極及
び第1配線を備え、前記第2基板における前記第1基板
に対向する表面上に第2電極及び第2配線を備え、前記
第1基板と前記第2基板の少なくとも一方における、前
記第1電極及び前記第1配線又は前記第2電極及び前記
第2配線の形成されていない領域に、他方の基板上にお
ける複数の前記第2電極若しくは前記第2配線又は前記
第1電極若しくは前記第1配線に対向する複数のダミー
パターン部を有するダミー電極パターンを備えた電気光
学装置のダミー電極検査方法であって、 複数の前記ダミーパターン部にそれぞれ検査端子部を設
け、複数の該検査端子部が所定領域内に配列されるよう
に形成し、該検査端子部に電気的コンタクトを取ること
により前記ダミーパターン部間の短絡有無を検査するこ
とを特徴とする電気光学装置のダミー電極検査方法。10. An electro-optical material disposed between a first substrate and a second substrate, comprising a first electrode and a first wiring on a surface of the first substrate, wherein the first electrode and the first wiring are provided on the second substrate. A second electrode and a second wiring are provided on a surface facing the substrate, and the first electrode and the first wiring or the second electrode and the second wiring on at least one of the first substrate and the second substrate. In a region where no is formed, a dummy electrode pattern having a plurality of the second electrodes or the second wirings on the other substrate or a plurality of dummy pattern portions facing the first electrodes or the first wirings is provided. A method of inspecting a dummy electrode of an electro-optical device, comprising: providing a plurality of the dummy pattern portions with respective inspection terminal portions; forming the plurality of the inspection terminal portions so as to be arranged in a predetermined region; Electrical The dummy electrode examination method for an electrooptic device characterized by by taking the Ntakuto inspecting short existence between the dummy pattern portion.
端子部が等間隔で配列するように形成することを特徴と
する電気光学装置のダミー電極検査方法。11. The method according to claim 10, wherein the plurality of inspection terminals are formed so as to be arranged at equal intervals.
前記一方の基板における複数の前記検査端子部の配列領
域を、前記ダミー電極検査工程の後に除去することを特
徴とする電気光学装置のダミー電極検査方法。12. The method according to claim 10, wherein
A method for inspecting a dummy electrode of an electro-optical device, comprising: removing an array region of the plurality of inspection terminals on the one substrate after the dummy electrode inspection step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27311799A JP3843661B2 (en) | 1999-09-27 | 1999-09-27 | Electro-optical device manufacturing method and electro-optical device inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27311799A JP3843661B2 (en) | 1999-09-27 | 1999-09-27 | Electro-optical device manufacturing method and electro-optical device inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001100234A true JP2001100234A (en) | 2001-04-13 |
JP3843661B2 JP3843661B2 (en) | 2006-11-08 |
Family
ID=17523377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27311799A Expired - Fee Related JP3843661B2 (en) | 1999-09-27 | 1999-09-27 | Electro-optical device manufacturing method and electro-optical device inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3843661B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100736575B1 (en) | 2006-04-28 | 2007-07-06 | 엘지전자 주식회사 | Display substrate using mother substrate |
KR100762699B1 (en) | 2005-12-08 | 2007-10-01 | 삼성에스디아이 주식회사 | Liquid crystal display |
JP2009517714A (en) * | 2005-12-02 | 2009-04-30 | ソフトピクセル インコーポレーテッド | Manufacturing method of micro pixel liquid crystal display device |
US20100178833A1 (en) * | 2007-06-08 | 2010-07-15 | Truly Industry Limited | Wiring method for checking wirings of an organic electroluminescent display |
-
1999
- 1999-09-27 JP JP27311799A patent/JP3843661B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009517714A (en) * | 2005-12-02 | 2009-04-30 | ソフトピクセル インコーポレーテッド | Manufacturing method of micro pixel liquid crystal display device |
KR100762699B1 (en) | 2005-12-08 | 2007-10-01 | 삼성에스디아이 주식회사 | Liquid crystal display |
US7714971B2 (en) | 2005-12-08 | 2010-05-11 | Samsung Mobile Display Co., Ltd. | Liquid crystal display |
KR100736575B1 (en) | 2006-04-28 | 2007-07-06 | 엘지전자 주식회사 | Display substrate using mother substrate |
US20110053451A1 (en) * | 2006-04-28 | 2011-03-03 | Il Ho Lee | Display device module and method for manufacturing the same |
US8157605B2 (en) * | 2006-04-28 | 2012-04-17 | Lg Display Co., Ltd. | Method for manufacturing display device module |
US20100178833A1 (en) * | 2007-06-08 | 2010-07-15 | Truly Industry Limited | Wiring method for checking wirings of an organic electroluminescent display |
US8257125B2 (en) * | 2007-06-08 | 2012-09-04 | Truly Industry Limited | Wiring method for checking wirings of an organic electroluminescent display |
Also Published As
Publication number | Publication date |
---|---|
JP3843661B2 (en) | 2006-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100134137A1 (en) | Liquid crystal display panel and its inspecting method | |
KR100392575B1 (en) | Liquid crystal display device and manufacturing method thereof | |
US8154674B2 (en) | Liquid crystal display, array substrate and mother glass thereof | |
US8502950B2 (en) | Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same | |
KR20080003226A (en) | LCD display device | |
JP6539743B2 (en) | Array substrate and liquid crystal display panel | |
JP4106193B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2007219046A (en) | Liquid crystal display panel | |
US7180564B2 (en) | In-plane-switching liquid crystal display for large pixel type | |
JP3843661B2 (en) | Electro-optical device manufacturing method and electro-optical device inspection method | |
KR101147101B1 (en) | TFT Array Substrate for Inspection and Method for Inspection with Using the Same | |
JPH08201843A (en) | Matrix type color liquid crystal display device and lighting inspection method thereof | |
JP2000081635A (en) | Liquid crystal display | |
JP4834477B2 (en) | Display device | |
JPH09138418A (en) | Liquid crystal matrix display panel inspecting method | |
KR20040074931A (en) | Electrode substrate for display device | |
US20220404656A1 (en) | Liquid crystal display device | |
KR20020054851A (en) | Liquid Crystal Display Device | |
TWI680305B (en) | Free form display panel and manufacturing method thereof | |
JP3614050B2 (en) | Conductor pattern inspection method and electro-optical device | |
JP2006003741A (en) | Liquid crystal display panel | |
JP3119912B2 (en) | Liquid crystal display | |
JP2006292846A (en) | Liquid crystal panel and method for manufacturing the same | |
JPH06250197A (en) | Active matrix liquid crystal display panel | |
KR100965095B1 (en) | LCD Display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |