JP2001093887A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2001093887A JP2001093887A JP26951599A JP26951599A JP2001093887A JP 2001093887 A JP2001093887 A JP 2001093887A JP 26951599 A JP26951599 A JP 26951599A JP 26951599 A JP26951599 A JP 26951599A JP 2001093887 A JP2001093887 A JP 2001093887A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- thin film
- opening
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 136
- 239000010409 thin film Substances 0.000 claims abstract description 124
- 238000010438 heat treatment Methods 0.000 claims abstract description 43
- 239000010408 film Substances 0.000 claims description 51
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000427 thin-film deposition Methods 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000004380 ashing Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- -1 (3) flow Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体基板内に空
洞を有する半導体装置を製造する半導体装置製造方法に
関し、特に、基板原子の表面拡散を抑制する薄膜を用い
ることにより、基板内部に空洞を制御性良く作製し、空
洞作製に要する労力および時間を大幅に削減する技術に
係る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method for manufacturing a semiconductor device having a cavity in a semiconductor substrate, and more particularly, to a method of forming a cavity in a substrate by using a thin film for suppressing surface diffusion of substrate atoms. The present invention relates to a technique for manufacturing with good controllability and greatly reducing labor and time required for manufacturing a cavity.
【0002】[0002]
【従来の技術】近年の半導体装置の製造技術の急激な進
歩により、MOSトランジスタの微細化が急速に進み、
よりコンパクトで軽量な電子機器を開発することが可能
となってきた。しかしながら、その一方で、MOSトラ
ンジスタのソース/ドレイン間の距離の狭まりに起因す
る短チャネル効果が無視することができない問題の一つ
となっている。短チャネル効果は、半導体装置のしきい
値電圧を変化させる等、半導体装置の電気特性に大きな
影響を与えるために、短チャネル効果を抑制した半導体
装置の製造が要求されている。2. Description of the Related Art With the rapid progress of semiconductor device manufacturing technology in recent years, MOS transistors have been rapidly miniaturized.
It has become possible to develop more compact and lightweight electronic devices. However, on the other hand, one of the problems that the short channel effect caused by the decrease in the distance between the source and the drain of the MOS transistor cannot be ignored. Since the short channel effect greatly affects the electrical characteristics of the semiconductor device, such as changing the threshold voltage of the semiconductor device, it is required to manufacture a semiconductor device in which the short channel effect is suppressed.
【0003】このような背景から、最近では、ソース/
ドレイン領域における不純物プロファイルをより浅く
し、急峻な不純物プロファイルを形成して短チャネル効
果を抑制するために、半導体装置の製造を従来よりも低
温で行なったり、より低い加速電圧で不純物イオン注入
処理を行なう等、様々な対策が施されている。[0003] Against this background, recently, the source /
In order to make the impurity profile in the drain region shallower and to form a steep impurity profile to suppress the short channel effect, the semiconductor device is manufactured at a lower temperature than before, or impurity ion implantation is performed at a lower acceleration voltage. Various countermeasures have been taken.
【0004】このような様々な対策の中、最近、特開平
11年113653号公報等に示されるように、MOS
トランジスタのチャネル領域下に溝を形成し、その後、
形成された溝を熱処理し、溝の開口部を閉じ、チャネル
領域下に空洞を形成することにより、短チャネル効果を
抑制することができることが明らかとなり、短チャネル
効果抑制の一手法として大変注目を集めている。[0004] Among these various countermeasures, recently, as disclosed in Japanese Patent Application Laid-Open No.
Forming a groove under the channel region of the transistor,
It has been clarified that the short channel effect can be suppressed by heat-treating the formed groove, closing the opening of the groove, and forming a cavity below the channel region. I am collecting.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、現在ま
での所、チャネル領域下に空洞を形成し、短チャネル効
果を抑制する半導体装置製造方法には、以下に示すよう
な解決すべき技術的課題がある。However, up to now, a method of manufacturing a semiconductor device in which a cavity is formed below a channel region to suppress a short channel effect has the following technical problems to be solved. is there.
【0006】第1に、一般に、短チャネル効果を効率的
に抑制するためには、基板内における空洞の深さ方向の
位置の制御等、基板内の空洞およびその上部のチャネル
領域を制御性良く作製することが重要であるが、従来ま
での半導体装置製造方法では、空洞を形成する際に形成
する溝の深さのバラツキに起因して、空洞を形成した
後、半導体装置表面に凹凸が発生してしまう。First, generally, in order to effectively suppress the short channel effect, the cavity in the substrate and the channel region above the cavity in the substrate are controlled with good control, such as controlling the position of the cavity in the substrate in the depth direction. Although it is important to fabricate the semiconductor device, in the conventional method of manufacturing a semiconductor device, irregularities occur on the surface of the semiconductor device after the cavity is formed due to the variation in the depth of the groove formed when the cavity is formed. Resulting in.
【0007】第2に、従来までの半導体装置製造方法で
は、溝を閉じる際の熱処理に要する時間が長い等、空洞
形成までに非常に多くの労力および時間が必要とされ、
効率的な半導体装置の製造が困難であった。Second, the conventional method for manufacturing a semiconductor device requires a great deal of labor and time to form a cavity, such as a long time required for heat treatment for closing a groove.
It has been difficult to efficiently manufacture a semiconductor device.
【0008】本発明は、上記技術的課題を鑑みてなされ
たものであり、その目的は、基板内に空洞を制御性良く
作製し、空洞作製に要する労力および時間を大幅に削減
する半導体装置製造方法を提供することにある。The present invention has been made in view of the above technical problems, and an object of the present invention is to manufacture a semiconductor device in which a cavity is formed in a substrate with good controllability and the labor and time required for forming the cavity are greatly reduced. It is to provide a method.
【0009】[0009]
【課題を解決するための手段】上記技術的課題を解決す
るために、発明者らは、基板上に、基板原子の表面拡散
を抑えるための、開口部を有した薄膜を堆積し、薄膜の
開口部と同じ大きさ若しくは小さい開口部を有する、ト
レンチ等の溝を基板に形成した後に、溝に対して熱処理
を施すことにより、基板内部に空洞を制御性良く形成
し、空洞作製に要する労力および時間を大幅に削減する
ことが可能になるという考えに至った。Means for Solving the Problems In order to solve the above technical problems, the present inventors have deposited a thin film having an opening on a substrate to suppress surface diffusion of substrate atoms, After forming a groove such as a trench having the same size or smaller opening as the opening in the substrate, heat treatment is performed on the groove to form a cavity inside the substrate with good controllability, and the labor required for forming the cavity And that it is possible to significantly reduce time.
【0010】上記の考えに基づいた本発明の第1の特徴
は、半導体基板内に空洞を有する半導体装置を製造する
半導体装置製造方法において、半導体基板上に薄膜を堆
積させる薄膜堆積ステップと、薄膜の一部を除去し、半
導体基板を露出させることにより、薄膜に開口部を形成
する薄膜開口部形成ステップと、露出した半導体基板の
一部を除去し、開口部と同じ若しくは小さい開口部を有
する溝を半導体基板に形成する溝形成ステップと、溝に
対して熱処理を加え、溝の開口部を閉じる熱処理ステッ
プとを有する半導体装置製造方法であることにある。A first feature of the present invention based on the above idea is that in a method of manufacturing a semiconductor device having a cavity in a semiconductor substrate, a thin film deposition step of depositing a thin film on the semiconductor substrate, Forming a thin film opening by exposing the semiconductor substrate by removing a part of the semiconductor substrate, and removing an exposed part of the semiconductor substrate to have an opening equal to or smaller than the opening. A semiconductor device manufacturing method includes a groove forming step of forming a groove in a semiconductor substrate, and a heat treatment step of applying a heat treatment to the groove to close an opening of the groove.
【0011】上記構成によれば、基板原子の表面拡散を
抑えるための薄膜を溝付近に堆積させ、薄膜と接触した
領域の基板は変形させずに、露出した領域のみを表面拡
散により変形させるので、基板内部に空洞を制御性良く
形成することができ、空洞作製に要する労力および時間
を大幅に削減することが可能となる。According to the above structure, a thin film for suppressing surface diffusion of substrate atoms is deposited near the groove, and only the exposed region is deformed by surface diffusion without deforming the substrate in a region in contact with the thin film. The cavity can be formed inside the substrate with good controllability, and the labor and time required for producing the cavity can be greatly reduced.
【0012】なお、薄膜の開口部の少なくとも側壁に第
二の薄膜を堆積させた後に溝形成ステップを行なうと良
い。これにより、溝の開口部より小さい開口部を有する
溝を容易に形成することができ、空洞作製に要する労力
および時間を大幅に削減することができる。It is preferable to perform the groove forming step after depositing the second thin film on at least the side wall of the opening of the thin film. Thus, a groove having an opening smaller than the opening of the groove can be easily formed, and the labor and time required for forming a cavity can be significantly reduced.
【0013】また、薄膜の開口部の面積は溝のそれの1
倍以上9倍以下であることが望ましい。これにより、熱
処理の際に開口部付近を先に閉じることができるので、
溝の深さがばらついた場合であっても、基板最表面の凹
凸のバラツキを抑えることが可能となり、基板表面の平
坦性を悪化させることがなくなる。The area of the opening of the thin film is one of that of the groove.
It is desirable that it is not less than twice and not more than 9 times. Thereby, since the vicinity of the opening can be closed first during the heat treatment,
Even when the depth of the groove varies, it is possible to suppress the unevenness of the unevenness on the outermost surface of the substrate, and the flatness of the substrate surface is not deteriorated.
【0014】さらに、薄膜は単層膜若しくは積層膜であ
ることが好ましい。これにより、薄膜が大きく物理的・
化学的に変化することがなくなるので、溝の形状変化を
制御することができ、空洞の形成が容易となる。Further, the thin film is preferably a single-layer film or a laminated film. This allows the thin film to be physically large
Since there is no chemical change, the change in the shape of the groove can be controlled, and the cavity can be easily formed.
【0015】一方、本発明の第2の特徴は、半導体基板
内に空洞を有する半導体装置を製造する半導体装置製造
方法において、半導体基板に、底部の断面積が開口部の
それの1.2倍以上である逆テーパ形状の溝を形成する
溝形成ステップと、溝に対して熱処理を加え、溝の開口
部を閉じる熱処理ステップとを有する半導体装置製造方
法であることにある。On the other hand, a second feature of the present invention is that in a semiconductor device manufacturing method for manufacturing a semiconductor device having a cavity in a semiconductor substrate, a cross-sectional area of a bottom of the semiconductor substrate is 1.2 times that of an opening. The present invention is directed to a semiconductor device manufacturing method including a groove forming step of forming an inversely tapered groove and a heat treatment step of applying heat treatment to the groove to close an opening of the groove.
【0016】上記構成によれば、熱処理の際に、溝の開
口部付近を先に閉じることができるので、より短時間で
空洞を形成することが可能となる。According to the above configuration, the vicinity of the opening of the groove can be closed first during the heat treatment, so that the cavity can be formed in a shorter time.
【0017】また、本発明の第3の特徴は、半導体基板
内に空洞を有する半導体装置を製造する半導体装置製造
方法において、半導体基板に溝を形成する溝形成ステッ
プと、少なくとも溝の底部若しくは溝の下部の側壁に薄
膜を堆積させる薄膜堆積ステップと、溝に対して熱処理
を加え、溝の開口部を閉じる熱処理ステップとを有する
半導体装置製造方法であることにある。According to a third feature of the present invention, in a semiconductor device manufacturing method for manufacturing a semiconductor device having a cavity in a semiconductor substrate, a groove forming step of forming a groove in the semiconductor substrate, at least a bottom or a groove of the groove is provided. A thin film deposition step of depositing a thin film on a lower side wall of the semiconductor device, and a heat treatment step of applying heat treatment to the groove to close an opening of the groove.
【0018】上記構成によれば、薄膜により溝の下部に
おける形状変化を抑制し、溝の開口部付近のみで形状変
化を起こさせることが可能となり、基板内部に空洞を制
御性良く形成することができる。According to the above configuration, the shape change at the lower portion of the groove can be suppressed by the thin film, and the shape can be changed only near the opening of the groove, so that the cavity can be formed inside the substrate with good controllability. it can.
【0019】ここで、半導体基板としてはシリコン基
板、薄膜としてはシリコン酸化膜若しくはシリコン窒化
膜を用いることが望ましい。Here, it is desirable to use a silicon substrate as the semiconductor substrate and a silicon oxide film or silicon nitride film as the thin film.
【0020】さらに、本発明の第4の特徴は、半導体基
板内に空洞を有する半導体装置を製造する半導体装置製
造方法において、半導体基板上に半導体基板の融点より
も低い融点を有する薄膜を堆積させる薄膜堆積ステップ
と、薄膜および半導体基板の一部を除去し、溝を形成す
る溝形成ステップと、溝に対して熱処理を加え、溝の開
口部を閉じる熱処理ステップとを有する半導体装置製造
方法であることにある。A fourth feature of the present invention is a method of manufacturing a semiconductor device having a cavity in a semiconductor substrate, wherein a thin film having a melting point lower than the melting point of the semiconductor substrate is deposited on the semiconductor substrate. A semiconductor device manufacturing method comprising: a thin film deposition step; a groove forming step of forming a groove by removing a part of a thin film and a semiconductor substrate; and a heat treatment step of applying heat treatment to the groove to close an opening of the groove. It is in.
【0021】上記構成によれば、より短時間で基板内に
空洞を形成することができる。According to the above configuration, a cavity can be formed in the substrate in a shorter time.
【0022】なお、この場合、半導体基板としてはシリ
コン基板であり、薄膜としてはSiGe薄膜を用いるこ
とが望ましい。In this case, the semiconductor substrate is preferably a silicon substrate, and the thin film is preferably a SiGe thin film.
【0023】また、薄膜の膜厚は溝の開口径の大きさの
10%以上にすると良い。The thickness of the thin film is preferably 10% or more of the size of the opening diameter of the groove.
【0024】[0024]
【発明の実施の形態】本発明の半導体装置製造方法は、
精力的な実験により抽出された知見に基づいて発案され
たものである。そこで、本発明の実施形態に係る半導体
装置製造方法の詳細について触れる前に、図9乃至図1
3を参照して、この実験の内容について解説する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device manufacturing method according to the present invention
It was invented based on the knowledge extracted by vigorous experiments. Therefore, before describing details of the semiconductor device manufacturing method according to the embodiment of the present invention, FIGS.
The contents of this experiment will be described with reference to FIG.
【0025】発明者らは、制御性良く空洞を形成し、空
洞作製に要する労力および時間を大幅に削減するための
半導体装置製造方法を起案するに際して、基板上に、基
板原子の表面拡散を抑えるための、開口部を有した薄膜
を堆積し、薄膜の開口部と同じ大きさ若しくは小さい開
口部を有する、トレンチ等の溝を基板に形成した後に、
溝に対して熱処理を施すことを発案した。そして、この
製造方法の妥当性および製造条件の絞り込みを行なうた
めに、(1)薄膜の開口径が溝の開口径と等しい場合、
(2)薄膜の開口径が溝の開口径より大きい場合の2つ
のケースに対して、薄膜を堆積させた基板をモデル化
し、基板原子の動きを表面拡散方程式を用いて調査し、
溝の形状変化の様子を解析した。以下に、その解析結果
を示す。The inventors of the present invention propose a method of manufacturing a semiconductor device for forming a cavity with good controllability and greatly reducing the labor and time required for forming the cavity, and suppress the surface diffusion of substrate atoms on the substrate. For depositing a thin film having an opening, and having a groove such as a trench having the same size or smaller opening as the thin film opening in the substrate,
It was proposed that the grooves be subjected to heat treatment. Then, in order to narrow down the adequacy of the manufacturing method and the manufacturing conditions, (1) when the opening diameter of the thin film is equal to the opening diameter of the groove,
(2) For two cases where the opening diameter of the thin film is larger than the opening diameter of the groove, the substrate on which the thin film is deposited is modeled, and the movement of the substrate atoms is investigated using the surface diffusion equation.
The shape change of the groove was analyzed. The results of the analysis are shown below.
【0026】始めに、薄膜の開口径が溝の開口径と等し
い場合についての解析結果について説明する。First, an analysis result in the case where the opening diameter of the thin film is equal to the opening diameter of the groove will be described.
【0027】図9は、薄膜の開口径が溝の開口径と等し
い時の熱処理の進行に伴う溝の形状変化の様子を示す。
ここで、溝の深さと溝の開口径の長さの比(以下、アス
ペクト比と表記)は10とした。FIG. 9 shows how the shape of the groove changes with the progress of the heat treatment when the opening diameter of the thin film is equal to the opening diameter of the groove.
Here, the ratio of the depth of the groove to the length of the opening diameter of the groove (hereinafter referred to as the aspect ratio) was set to 10.
【0028】図から、薄膜90の開口径が溝の開口径と
等しい場合、熱処理時間T=6.0T0経過後、溝の下
部でくびれが生じ(図9(b))、さらに、熱処理が進
み、時間T=10.5T0となると、溝の上部にもくび
れが生じることがわかる(図9(c))。また、図9
(d)に示すように、溝の深さが異なる場合(x=d
1、d2、d3、d4)であっても、溝の最下部でほぼ
同じ大きさの空洞が形成され、空洞が形成されるまでの
時間は6.0T0〜6.6T0と同程度となることが知
見された。なお、本明細書中で用いるT0は、時間の単
位を示し、例えば、数秒から数分程度の値であるとす
る。また、T0は、熱処理時の雰囲気の種類や圧力、温
度、表面拡散係数に依存する値であるので、雰囲気の種
類や圧力、温度等の熱処理条件が同じ場合、T0を介し
て、空洞が形成されるまでの時間の直接の比較を行なう
ことができる。From the figure, when the opening diameter of the thin film 90 is equal to the opening diameter of the groove, after the heat treatment time T = 6.0T0, constriction occurs at the lower part of the groove (FIG. 9B), and the heat treatment further proceeds. At time T = 10.5T0, constriction occurs at the upper part of the groove (FIG. 9C). FIG.
As shown in (d), when the depths of the grooves are different (x = d
1, d2, d3, d4), a cavity of almost the same size is formed at the bottom of the groove, and the time until the cavity is formed is about the same as 6.0T0 to 6.6T0. Was found. Note that T0 used in this specification indicates a unit of time, for example, a value of several seconds to several minutes. Further, T0 is a value that depends on the type of atmosphere, pressure, temperature, and surface diffusion coefficient at the time of heat treatment. Therefore, when the heat treatment conditions such as the type of atmosphere, pressure, and temperature are the same, a cavity is formed via T0. You can make a direct comparison of the time taken.
【0029】以上をまとめると、図10に示すように、
薄膜の開口径の大きさが溝のそれと同じである場合に
は、溝の下側から順に空洞を形成することができ、溝の
深さが深くない場合には、1個の空洞を形成することが
可能であることが知見された。一方、溝の深さのバラツ
キが存在した場合には、くびれの位置や最表面の表面形
状がばらつき、極端な場合には、生成される空洞の数が
変わってしまうことも知見された。このような場合に、
基板上にエピタキシャル膜を堆積させる等の処理により
仮に基板表面を平坦化させても、空洞の位置自体が既に
ばらついてしまっているので、短チャネル効果を効果的
に抑えることが難しいことが予想される。しかしなが
ら、基板最表面における窪みを抑える効果はある程度得
ることができると言える。To summarize the above, as shown in FIG.
When the opening diameter of the thin film is the same as that of the groove, cavities can be formed in order from the bottom of the groove, and when the depth of the groove is not deep, one cavity is formed. It was found that it was possible. On the other hand, it has also been found that when there is a variation in the depth of the groove, the position of the constriction and the surface shape of the outermost surface vary, and in extreme cases, the number of cavities to be formed changes. In such a case,
Even if the substrate surface is flattened by a process such as depositing an epitaxial film on the substrate, it is expected that it is difficult to effectively suppress the short-channel effect because the positions of the cavities themselves have already varied. You. However, it can be said that the effect of suppressing the depression on the outermost surface of the substrate can be obtained to some extent.
【0030】次に、薄膜の開口径が溝の開口径より大き
い場合についての解析結果について説明する。Next, an analysis result in the case where the opening diameter of the thin film is larger than the opening diameter of the groove will be described.
【0031】図11(a)、(b)は、薄膜の開口径が
溝の開口径よりも大きい場合の熱処理の進行に伴う溝の
形状変化の様子を示す。ここで、薄膜の開口径Rm、溝
の開口径R0はRm=1.25R0の関係にあるとし
た。FIGS. 11A and 11B show how the shape of the groove changes with the progress of the heat treatment when the opening diameter of the thin film is larger than the opening diameter of the groove. Here, it is assumed that the opening diameter Rm of the thin film and the opening diameter R0 of the groove have a relationship of Rm = 1.25R0.
【0032】図から、薄膜の開口径を溝の開口径よりも
大きくすると、薄膜の開口径が溝の開口径と等しい場合
と違い、熱処理前の溝の深さの違いに係らず、溝が上側
の開口部付近で閉じることがわかる。また、薄膜の開口
径が異なる場合(Rm=2R0、3R0、5R0)であ
っても、図11(c)に示すように同じ傾向が確認され
た。As can be seen from the drawing, when the opening diameter of the thin film is made larger than the opening diameter of the groove, the groove is formed regardless of the depth of the groove before the heat treatment, unlike the case where the opening diameter of the thin film is equal to the opening diameter of the groove. It can be seen that it closes near the upper opening. Further, even when the opening diameters of the thin films are different (Rm = 2R0, 3R0, 5R0), the same tendency was confirmed as shown in FIG.
【0033】以上をまとめると、薄膜の開口径が溝の開
口径よりも大きい場合、溝の開口部付近で先に溝を閉
じ、空洞を形成することができるので、溝の深さがばら
ついた場合であっても、基板の最表面の形状はばらつか
ず、また、空洞の位置自体も大きくばらつくことがない
ことが知見された(図12参照)。To summarize the above, when the opening diameter of the thin film is larger than the opening diameter of the groove, the groove can be closed near the opening of the groove and a cavity can be formed, so that the depth of the groove varies. Even in this case, it was found that the shape of the outermost surface of the substrate did not vary, and the position of the cavity itself did not vary significantly (see FIG. 12).
【0034】上記の2つの解析結果をまとめると、制御
性良く空洞を形成し、空洞作製に要する労力および時間
を大幅に削減するためには、(1)基板上に開口部を有
した薄膜を堆積し、(2)薄膜の開口部と同じ大きさ若
しくは小さい開口部を有する溝を基板に形成し、(3)
薄膜の開口径を溝の開口径よりも大きくすると良いこと
が明らかとなった。なお、(3)の薄膜の開口径が溝の
開口径よりも大きくすることの意義は、基板の角部を露
出させることにある。基板の角部を露出させることによ
り、溝の開口部付近における基板の曲率の非一様性を緩
和させる方向に基板の形状変化が生じ、溝の開口部を先
に閉じさせるというメリットが得られるのである。これ
に対して、薄膜の開口径と溝の開口径が等しい場合、溝
の開口部付近の基板の曲率がほぼ一様となり、この付近
にける形状変化は起こりにくくなり、溝の開口部が先に
閉じなくなるのである。なお、薄膜の開口径と溝の開口
径が等しい場合、上記のようなメリットを望むことはで
きないが、基板最表面における窪みを抑える等の利点も
あるので、場合によっては、薄膜の開口径と溝の開口径
を等しくすることも有効となるであろう。To summarize the above two analysis results, in order to form a cavity with good controllability and to greatly reduce the labor and time required for cavity production, (1) a thin film having an opening on a substrate Depositing, (2) forming a groove in the substrate having an opening of the same size or smaller than the opening of the thin film;
It became clear that it is better to make the opening diameter of the thin film larger than the opening diameter of the groove. The significance of making the opening diameter of the thin film larger than the opening diameter of the groove in (3) lies in exposing the corners of the substrate. By exposing the corners of the substrate, a change in the shape of the substrate occurs in the direction of reducing the non-uniformity of the curvature of the substrate in the vicinity of the opening of the groove, and there is an advantage that the opening of the groove is closed first. It is. On the other hand, when the opening diameter of the thin film is equal to the opening diameter of the groove, the curvature of the substrate near the opening of the groove becomes almost uniform, and the shape change in this vicinity is less likely to occur. It will not close. When the opening diameter of the thin film is equal to the opening diameter of the groove, the above advantages cannot be expected, but there are also advantages such as suppression of depression on the outermost surface of the substrate. Making the opening diameters of the grooves equal will also be effective.
【0035】最後に、溝の開口部付近に薄膜材料を配置
させた際の熱処理開始時から溝が閉じるまでの時間を解
析した結果を示す。Finally, the result of analyzing the time from the start of the heat treatment when the thin film material is placed near the opening of the groove to the closing of the groove is shown.
【0036】図13は、薄膜の開口径の変化に伴う開口
部付近が閉じるまでの時間の関係を示す。ここでは、ア
スペクト比は10とした。FIG. 13 shows the relationship of the time until the vicinity of the opening closes due to the change in the opening diameter of the thin film. Here, the aspect ratio was set to 10.
【0037】図から、薄膜の開口径Rmが5R0、2R
0、1.25R0と小さくなるにしたがって、溝の開口
部が閉じるまでの時間が短くなることがわかる。したが
って、薄膜の開口径が小さい(溝の開口径の大きさに近
い)方がより効率的に空洞を形成することができると言
うことができる。しかしながら、薄膜の開口径が小さく
なり過ぎると、既述のように、基板の角部が丸まろうと
する駆動力が小さくなり、基板の開口部が閉じなくなっ
てしまうので、薄膜の開口径は溝の開口径の1.1倍程
度以上となるようにすることが望ましいと言える。From the figure, it can be seen that the opening diameter Rm of the thin film is 5R0, 2R
It can be seen that the time until the opening of the groove closes becomes shorter as it becomes smaller as 0 or 1.25R0. Therefore, it can be said that the smaller the opening diameter of the thin film (closer to the opening diameter of the groove), the more efficiently the cavity can be formed. However, if the opening diameter of the thin film is too small, as described above, the driving force for the corners of the substrate to be rounded becomes small, and the opening of the substrate cannot be closed. It can be said that it is desirable to make the opening diameter about 1.1 times or more of the opening diameter.
【0038】以上が発明者らが行なった計算機実験(又
は、シミュレーション、又は、表面拡散方程式を用いた
解析)により得られた知見である。そこで、以下では、
図1乃至図8を参照して、上記実験から得られた知見に
基づいた、本発明の実施形態に係る半導体装置製造方法
について詳しく説明する。なお、以下では「半導体基
板」としてシリコン基板を想定して話を進めるが、本発
明の技術範囲がこれに限られることはなく、例えば、同
じ属半導体であるゲルマニウム基板等を用いても良
い。The above is the knowledge obtained by computer experiments (or simulations or analysis using the surface diffusion equation) performed by the inventors. So, below,
With reference to FIGS. 1 to 8, a method of manufacturing a semiconductor device according to an embodiment of the present invention based on the knowledge obtained from the above experiment will be described in detail. Note that the following description will be made on the assumption that a silicon substrate is used as the “semiconductor substrate”, but the technical scope of the present invention is not limited to this. For example, a germanium substrate or the like, which is the same semiconductor, may be used.
【0039】(第1の実施形態)図1は、本発明の第1
の実施形態に係る半導体装置製造方法を示す断面工程図
である。(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
FIG. 5 is a sectional process view showing the method for manufacturing a semiconductor device according to the embodiment.
【0040】本発明の第1の実施形態に係る半導体装置
の製造方法においては、 (a)始めに、基板12上に薄膜11を形成した後に、
薄膜11上にレジスト膜10を形成する。ここで薄膜1
1の材質としては、(1)基板との密着性が良く基板と
反応しない、(2)薄膜全体又は一部が水素により還元
されにくい、(3)流動、化学変化、体積変化しにく
い、(4)耐熱性がある、(5)機械的強度が大きい、
等の条件を満たすものを用いる。このような条件を満た
す材料としては、例えば、シリコン窒化膜の単膜層やシ
リコン窒化膜の単膜層を含んだ積層膜等が考えられる。
なお、シリコン窒化膜を含む積層膜としては、シリコン
酸化膜の上にシリコン窒化膜を堆積させた二層構造の積
層膜を用いると良い。In the method of manufacturing a semiconductor device according to the first embodiment of the present invention, (a) first, after forming the thin film 11 on the substrate 12,
A resist film 10 is formed on the thin film 11. Here thin film 1
The materials of (1) are (1) good adhesion to the substrate and do not react with the substrate, (2) the whole or a part of the thin film is difficult to be reduced by hydrogen, (3) flow, chemical change and volume change are difficult. 4) heat resistance, (5) high mechanical strength,
Use one that satisfies conditions such as As a material satisfying such conditions, for example, a single film layer of a silicon nitride film, a laminated film including a single film layer of a silicon nitride film, and the like can be considered.
Note that as the stacked film including the silicon nitride film, a stacked film having a two-layer structure in which a silicon nitride film is deposited on a silicon oxide film is preferably used.
【0041】(b)次に、レジスト膜10をマスクとし
て、反応性イオンエッチング(以下、RIEと表記)処
理等の方法により、薄膜11の領域Aを異方性エッチン
グし、除去する。(B) Next, using the resist film 10 as a mask, the region A of the thin film 11 is anisotropically etched and removed by a method such as reactive ion etching (hereinafter referred to as RIE).
【0042】(c)続いて、薄膜11をマスクとして、
基板12の領域BをRIE処理等の方法により異方性エ
ッチングすると同時に、灰化処理等によりレジスタ膜1
0を除去する。この結果、基板に溝を形成することがで
きる。なお、本明細書中でいう「溝」とは、トレンチ、
又は、ラインアンドスペースパターンのスペース部のよ
うな細長い溝の双方を意味するものとする。(C) Subsequently, using the thin film 11 as a mask,
The region B of the substrate 12 is anisotropically etched by a method such as RIE, and at the same time, the resist film 1 is etched by ashing.
Remove 0. As a result, a groove can be formed in the substrate. In this specification, the term “groove” refers to a trench,
Alternatively, it means both elongated grooves such as space portions of a line and space pattern.
【0043】(d)次に、薄膜11の開口径が溝のそれ
よりも大きくなるように、薄膜11の開口部付近Cを後
退させる。本発明の第1の実施形態に係る半導体装置の
製造方法においては、薄膜の開口径は溝の開口径の1.
2〜3.0程度、面積に換算すれば、マスクの開口面積
は溝のそれの1.4〜9.0倍となるように薄膜11を
後退させる。ここで、薄膜11として、シリコン酸化膜
上にシリコン窒化膜を積層させた二層構造のものを用い
た場合には、シリコン酸化膜およびシリコン窒化膜をそ
れぞれ、例えば、フッ酸および熱リン酸等を用いて後退
させると良い。なお、その際の後退量は時間制御により
制御するものとする。(D) Next, the vicinity C of the opening of the thin film 11 is retreated so that the opening diameter of the thin film 11 is larger than that of the groove. In the method for manufacturing a semiconductor device according to the first embodiment of the present invention, the opening diameter of the thin film is equal to the opening diameter of the groove being equal to 1.
When converted to an area of about 2 to 3.0, the thin film 11 is retreated so that the opening area of the mask is 1.4 to 9.0 times that of the groove. Here, when a thin film 11 having a two-layer structure in which a silicon nitride film is laminated on a silicon oxide film is used, the silicon oxide film and the silicon nitride film may be, for example, hydrofluoric acid and hot phosphoric acid, respectively. It is good to retreat using. Note that the retreat amount at that time is controlled by time control.
【0044】(e)続いて、溝に対して非酸化性雰囲気
中で熱処理を施すことにより、溝の開口部を閉じ、基板
内部に空洞13を形成する。(E) Subsequently, the groove is subjected to a heat treatment in a non-oxidizing atmosphere to close the opening of the groove and form a cavity 13 inside the substrate.
【0045】(f)最後に、基板13上の薄膜11を除
去する。(F) Finally, the thin film 11 on the substrate 13 is removed.
【0046】以上の一連の処理ステップにより、制御性
良く空洞を形成し、空洞作製に要する労力および時間を
大幅に削減することができる。一方、上記の処理によっ
て空洞が形成された基板表面を平坦化させる際は、図2
に示すように、始めに、アモルファスシリコン層を基板
上に堆積し結晶化させる、又は、エピタキシャル層を堆
積させた後に、化学機械研磨等の手法を用いて、基板表
面を平坦にするようにすると良い。By the above-described series of processing steps, a cavity can be formed with good controllability, and the labor and time required for forming the cavity can be greatly reduced. On the other hand, when flattening the substrate surface on which the cavities are formed by the above-described processing, FIG.
As shown in the figure, first, an amorphous silicon layer is deposited and crystallized on a substrate, or after an epitaxial layer is deposited, a method such as chemical mechanical polishing is used to flatten the substrate surface. good.
【0047】なお、薄膜11が積層膜である場合には、
図3に示すように方法により、薄膜11の開口径を溝の
それよりも大きくするようにしても良い。すなわち、 (a)始めに、基板33上に薄膜32を形成し、続いて
薄膜32上に薄膜31を堆積させる。次に、薄膜31上
にレジスト膜30を形成する。When the thin film 11 is a laminated film,
As shown in FIG. 3, the opening diameter of the thin film 11 may be made larger than that of the groove by a method. (A) First, the thin film 32 is formed on the substrate 33, and then the thin film 31 is deposited on the thin film 32. Next, a resist film 30 is formed on the thin film 31.
【0048】(b)次に、レジスト膜30をマスクとし
て、RIE処理等の方法により、薄膜31および薄膜3
2の領域Aを異方性エッチングし、除去する。(B) Next, using the resist film 30 as a mask, the thin film 31 and the thin film 3 are formed by a method such as RIE.
The region A of No. 2 is anisotropically etched and removed.
【0049】(c)続いて、薄膜31および薄膜32を
マスクとして、基板33の領域BをRIE処理等の方法
により異方性エッチングし、基板に溝を形成すると同時
に、灰化処理等によりレジスタ膜30を除去する。(C) Subsequently, using the thin film 31 and the thin film 32 as a mask, the region B of the substrate 33 is anisotropically etched by a method such as an RIE process to form a groove in the substrate, and at the same time, a register is formed by an ashing process or the like. The film 30 is removed.
【0050】(d)次に、薄膜32の開口径が溝のそれ
よりも大きくなるように、薄膜32の開口部付近Cを後
退させる。(D) Next, the vicinity C of the opening of the thin film 32 is retracted so that the opening diameter of the thin film 32 is larger than that of the groove.
【0051】(e)続いて、溝に対して非酸化性雰囲気
中で熱処理を施すことにより、溝の開口部を閉じ、基板
内部に空洞34を形成する。(E) Subsequently, the groove is subjected to a heat treatment in a non-oxidizing atmosphere to close the opening of the groove and form a cavity 34 inside the substrate.
【0052】(f)最後に、基板33上の薄膜31およ
び薄膜32を除去する。(F) Finally, the thin films 31 and 32 on the substrate 33 are removed.
【0053】以上の処理ステップによれば、薄膜31お
よび薄膜32の上側からの基板に対するエッチング等の
物理的・化学的変化を抑制することができるので、半導
体装置の製造処理を制御性良く実行することが可能とな
る。According to the above-described processing steps, physical and chemical changes such as etching of the substrate from above the thin film 31 and the thin film 32 can be suppressed, so that the semiconductor device manufacturing process can be executed with good controllability. It becomes possible.
【0054】また、薄膜11の開口径を溝のそれよりも
大きくする処理は、図4に示すような方法で行なっても
良い。すなわち、 (a)始めに、基板42上に薄膜41を形成し、次に、
薄膜41上にレジスト膜40を形成する。The process for making the opening diameter of the thin film 11 larger than that of the groove may be performed by a method as shown in FIG. (A) First, the thin film 41 is formed on the substrate 42,
A resist film 40 is formed on the thin film 41.
【0055】(b)次に、レジスト膜40をマスクとし
て薄膜41をRIE処理等の方法により異方性エッチン
グした後に、薄膜41の側部に側壁43を形成する。そ
の後、レジスト膜40を除去する。側壁43の形成方法
としては、例えば、シリコン窒化膜を基板表面全面に成
膜した後に、シリコン窒化膜に対して異方性エッチング
を施すことにより形成すると良い。(B) Next, after the thin film 41 is anisotropically etched by a method such as RIE using the resist film 40 as a mask, a side wall 43 is formed on the side of the thin film 41. After that, the resist film 40 is removed. The side wall 43 may be formed by, for example, forming a silicon nitride film on the entire surface of the substrate and then performing anisotropic etching on the silicon nitride film.
【0056】(c)続いて、薄膜41および側壁43を
マスクとして、基板42の領域AをRIE処理等の方法
により異方性エッチングし、溝を形成する。(C) Subsequently, using the thin film 41 and the side wall 43 as a mask, the region A of the substrate 42 is anisotropically etched by a method such as RIE to form a groove.
【0057】(d)次に、側壁43を除去することによ
り、溝の開口径よりも大きな開口径を有する薄膜層が形
成される。なお、側壁43の材料として、SiGe等と
いった、基板よりも融点の低い半導体材料を用いている
場合には、この処理ステップを省くこともできる。(D) Next, by removing the side wall 43, a thin film layer having an opening diameter larger than the opening diameter of the groove is formed. When a semiconductor material having a lower melting point than the substrate, such as SiGe, is used as the material of the side wall 43, this processing step can be omitted.
【0058】(e)続いて、溝に対して非酸化性雰囲気
中で熱処理を施すことにより、溝の開口部を閉じ、基板
内部に空洞44を形成する。(E) Subsequently, the groove is subjected to a heat treatment in a non-oxidizing atmosphere to close the opening of the groove and form a cavity 44 inside the substrate.
【0059】(f)最後に、基板42上の薄膜41を除
去する。(F) Finally, the thin film 41 on the substrate 42 is removed.
【0060】(第2の実施形態)図5は、本発明の第2
の実施形態に係る半導体装置製造方法を示す断面工程図
である。(Second Embodiment) FIG. 5 shows a second embodiment of the present invention.
FIG. 5 is a sectional process view showing the method for manufacturing a semiconductor device according to the embodiment.
【0061】本発明の第2の実施形態に係る半導体装置
製造方法においては、 (a)始めに、基板51上にレジスト膜50を形成す
る。In the method for manufacturing a semiconductor device according to the second embodiment of the present invention, (a) first, a resist film 50 is formed on a substrate 51.
【0062】(b)次に、レジスト膜50をマスクとし
て、RIE処理等の方法により、基板51の領域Aを異
方性エッチングし、溝を形成する。この際、溝の開口部
より溝の下部の方が断面積が大きい逆テーパ形状となる
ように溝を形成する。具体的には、溝の断面積の最大値
が溝の開口部の面積の1.2倍以上となるようにする。(B) Next, using the resist film 50 as a mask, the region A of the substrate 51 is anisotropically etched by a method such as RIE to form a groove. At this time, the groove is formed such that the lower portion of the groove has an inverted tapered shape having a larger cross-sectional area than the opening of the groove. Specifically, the maximum value of the cross-sectional area of the groove is set to be at least 1.2 times the area of the opening of the groove.
【0063】(c)続いて、灰化処理等によりレジスト
膜50を除去する。(C) Subsequently, the resist film 50 is removed by an ashing process or the like.
【0064】(d)最後に、溝に対して非酸化性雰囲気
中で熱処理を施すことにより、溝の開口部を閉じ、基板
51内部に空洞52を形成する。(D) Finally, the groove is subjected to a heat treatment in a non-oxidizing atmosphere to close the opening of the groove and form a cavity 52 inside the substrate 51.
【0065】本発明の第2の実施形態に係る半導体装置
製造方法によれば、溝の断面積が開口部に近づくにした
がって小さくなるので、より短い時間で空洞を形成する
ことができる。さらに、本発明の第1の実施形態に係る
半導体装置製造方法で用いた表面平坦化処理を施すこと
により基板表面を平坦にすることも可能であり、薄膜を
後退させれば、より高速に且つ制御性良く空洞を形成す
ることもできる。According to the method of manufacturing a semiconductor device according to the second embodiment of the present invention, the cavity can be formed in a shorter time because the sectional area of the groove becomes smaller as approaching the opening. Furthermore, it is possible to flatten the substrate surface by performing the surface flattening process used in the semiconductor device manufacturing method according to the first embodiment of the present invention. A cavity can be formed with good controllability.
【0066】(第3の実施形態)図6は、本発明の第3
の実施形態に係る半導体装置製造方法を示す断面工程図
である。(Third Embodiment) FIG. 6 shows a third embodiment of the present invention.
FIG. 5 is a sectional process view showing the method for manufacturing a semiconductor device according to the embodiment.
【0067】本発明の第3の実施形態に係る半導体装置
製造方法においては、 (a)始めに、基板61上にレジスト膜60を形成す
る。In the method for manufacturing a semiconductor device according to the third embodiment of the present invention, (a) first, a resist film 60 is formed on a substrate 61.
【0068】(b)次に、レジスト膜60をマスクとし
て、RIE処理等の方法により、基板61の領域Aを異
方性エッチングし、溝を形成する。その後、灰化処理等
によりレジスト膜60を除去する。(B) Next, using the resist film 60 as a mask, the region A of the substrate 61 is anisotropically etched by a method such as RIE to form a groove. Thereafter, the resist film 60 is removed by ashing or the like.
【0069】(c)続いて、基板表面上に薄膜62を堆
積させる。ここで、薄膜62としては、シリコン酸化
膜、若しくは、シリコン窒化膜を用いることが望まし
い。なお、薄膜62にシリコン酸化膜を用いた場合、熱
処理中に還元されて、空洞中にシリコン酸化膜が残らな
い場合もあるので注意を要する。(C) Subsequently, a thin film 62 is deposited on the substrate surface. Here, it is desirable to use a silicon oxide film or a silicon nitride film as the thin film 62. It should be noted that when a silicon oxide film is used for the thin film 62, it is reduced during the heat treatment and the silicon oxide film may not remain in the cavity.
【0070】(d)次に、溝の側壁部分を残して、薄膜
62の領域Bをエッチングする。(D) Next, the region B of the thin film 62 is etched leaving the side wall of the groove.
【0071】(e)続いて、溝の内部に第2材料63を
堆積させる。ここで、第2材料63としては、感光性樹
脂等を用いることが望ましい。(E) Subsequently, a second material 63 is deposited inside the groove. Here, it is desirable to use a photosensitive resin or the like as the second material 63.
【0072】(f)ひき続き、第2材料63をマスクと
して、溝の上部の側壁にある薄膜62(領域C)を除去
する。(F) Subsequently, using the second material 63 as a mask, the thin film 62 (region C) on the side wall above the groove is removed.
【0073】(g)次に、第2材料63を除去する。(G) Next, the second material 63 is removed.
【0074】(h)最後に、溝に対して非酸化性雰囲気
中で熱処理を施すことにより、溝の開口部を閉じ、基板
61内部に空洞63を形成する。(H) Finally, the groove is subjected to a heat treatment in a non-oxidizing atmosphere to close the opening of the groove and form a cavity 63 inside the substrate 61.
【0075】本発明の第3の実施形態に係る半導体装置
製造方法によれば、溝の下部に基板原子の表面拡散を抑
える薄膜62を形成するので、溝の下部における形状の
変化を抑制し、溝の上側のみで形状変化を起こさせるこ
とが可能となり、空洞の形状等、空洞の形成プロセスを
制御することができる。さらに、本発明の第1の実施形
態に係る半導体装置製造方法で用いた表面平坦化処理を
基板に対して施すことにより基板表面を平坦にすること
も可能であり、開口径が溝のそれよりも大きい薄膜を基
板表面に堆積させれば、より高速に且つ制御性良く空洞
を形成することもできる。なお、本発明の第3の実施形
態に係る半導体装置製造方法は、形成する空洞の形状が
球形ではなく、縦長の形状である場合に最も有効となる
であろう。According to the method of manufacturing a semiconductor device according to the third embodiment of the present invention, since the thin film 62 for suppressing surface diffusion of substrate atoms is formed below the groove, a change in shape at the lower part of the groove is suppressed. It is possible to cause a shape change only on the upper side of the groove, and it is possible to control the cavity forming process such as the shape of the cavity. Furthermore, it is possible to flatten the substrate surface by subjecting the substrate to the surface flattening treatment used in the semiconductor device manufacturing method according to the first embodiment of the present invention, and the opening diameter is smaller than that of the groove. If a large thin film is deposited on the substrate surface, a cavity can be formed at higher speed and with better controllability. The method for manufacturing a semiconductor device according to the third embodiment of the present invention will be most effective when the cavity to be formed is not spherical but vertically long.
【0076】ここで、本発明の第3の実施形態に係る半
導体装置製造方法の応用例として、図7に示すように、
溝の下部、若しくは、下部と側壁の下側のみに薄膜70
を形成するようにしても良い。この場合、第2材料72
の堆積量を制御することにより、側部における薄膜70
の高さを制御する。Here, as an application example of the semiconductor device manufacturing method according to the third embodiment of the present invention, as shown in FIG.
The thin film 70 is formed only at the lower part of the groove or only at the lower part and under the side wall.
May be formed. In this case, the second material 72
By controlling the deposition amount of the thin film 70 on the side portion,
To control the height.
【0077】(第4の実施形態)図8は、本発明の第4
の実施形態に係る半導体装置製造方法を示す断面工程図
である。(Fourth Embodiment) FIG. 8 shows a fourth embodiment of the present invention.
FIG. 5 is a sectional process view showing the method for manufacturing a semiconductor device according to the embodiment.
【0078】本発明の第4の実施形態に係る半導体装置
の製造方法においては、 (a)始めに、基板82上に、シリコンより融点が低い
薄膜である、SiとGeの混晶81を成膜し、さらに、
その上に、レジスト膜80を形成する。In the method of manufacturing a semiconductor device according to the fourth embodiment of the present invention, (a) first, a mixed crystal 81 of Si and Ge, which is a thin film having a lower melting point than silicon, is formed on a substrate 82. Membrane, and
A resist film 80 is formed thereon.
【0079】(b)次に、レジスト膜80をマスクとし
て、RIE処理等の方法により、SiGe膜81と基板
82の領域Aを異方性エッチングし、溝を形成する。(B) Next, using the resist film 80 as a mask, the SiGe film 81 and the region A of the substrate 82 are anisotropically etched by a method such as RIE to form a groove.
【0080】(c)続いて、灰化処理等によりレジスト
膜80を除去する。(C) Subsequently, the resist film 80 is removed by an ashing process or the like.
【0081】(d)最後に、溝に対して非酸化性雰囲気
中で熱処理を施すことにより、溝の開口部を閉じ、基板
82内部に空洞83を形成する。(D) Finally, the groove is subjected to a heat treatment in a non-oxidizing atmosphere to close the opening of the groove and form a cavity 83 inside the substrate 82.
【0082】本発明の第4の実施形態に係る半導体装置
製造方法によれば、基板よりも融点の低い薄膜を用いて
熱処理を行なうので、より短い時間で空洞を形成するこ
とができる。さらに、本発明の第1の実施形態に係る半
導体装置製造方法で用いた表面平坦化処理を基板に対し
て施すことにより基板表面を平坦にすることも可能であ
り、また、開口径が溝のそれよりも大きい薄膜を基板表
面に堆積させれば、より高速に且つ制御性良く空洞を形
成することもできる。According to the semiconductor device manufacturing method according to the fourth embodiment of the present invention, since the heat treatment is performed using a thin film having a lower melting point than the substrate, the cavity can be formed in a shorter time. Further, the surface of the substrate can be flattened by subjecting the substrate to the surface flattening process used in the semiconductor device manufacturing method according to the first embodiment of the present invention. If a larger thin film is deposited on the substrate surface, a cavity can be formed at a higher speed and with better controllability.
【0083】なお、SiGe薄膜の膜厚は溝の開口径の
大きさの10%以上にすると良い。The thickness of the SiGe thin film is preferably set to 10% or more of the size of the opening diameter of the groove.
【0084】このように、本発明はここでは記載してい
ない様々実施の形態等を包含するということは十分に理
解すべきである。したがって、本発明はこの開示から妥
当な特許請求の範囲に係わる発明特定事項によってのみ
限定されるものでなければならない。As described above, it is to be fully understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention must be limited only by the matters specifying the invention according to the claims that are reasonable from this disclosure.
【0085】[0085]
【発明の効果】以上述べてきたように、本発明の半導体
装置製造方法によれば、溝の開口部付近に基板原子の表
面拡散を抑えるための薄膜材料を配置させた状態で基板
全体に対して熱処理を施すので、基板内部に空洞を制御
性良く形成し、空洞作製に要する労力および時間を大幅
に削減することが可能になる。As described above, according to the method of manufacturing a semiconductor device of the present invention, the thin film material for suppressing the surface diffusion of the substrate atoms is arranged near the opening of the groove to the entire substrate. Since the heat treatment is performed, the cavity can be formed inside the substrate with good controllability, and the labor and time required for producing the cavity can be greatly reduced.
【0086】また、本発明の半導体装置製造方法によれ
ば、基板の角部を露出させることにより、溝の開口部付
近における基板の曲率の非一様性を緩和させる方向に基
板の形状変化が生じ、溝の開口部を先に閉じてしまうと
いうメリットが得られるので、基板内部に空洞を制御性
良く形成し、空洞作製に要する労力および時間を大幅に
削減することが可能になる。According to the method of manufacturing a semiconductor device of the present invention, by exposing the corners of the substrate, the shape change of the substrate in the direction of reducing the non-uniformity of the curvature of the substrate in the vicinity of the opening of the groove is achieved. As a result, the merit that the opening of the groove is closed first is obtained, so that the cavity can be formed inside the substrate with good controllability, and the labor and time required for producing the cavity can be greatly reduced.
【0087】さらに、本発明の半導体装置製造方法によ
れば、溝の断面積が開口部に近づくにしたがって小さく
なるので、より短い時間で空洞を形成することができ
る。Further, according to the method of manufacturing a semiconductor device of the present invention, the cavity can be formed in a shorter time because the sectional area of the groove becomes smaller as approaching the opening.
【0088】さらに又、本発明の半導体装置製造方法に
よれば、溝の側壁に基板原子の表面拡散を抑える薄膜を
形成するので、溝の側壁における形状の変化を抑制し、
溝の上側のみで形状変化を起こさせることが可能とな
り、空洞の形状等、空洞の形成プロセスを制御すること
ができる。Further, according to the method of manufacturing a semiconductor device of the present invention, since a thin film for suppressing surface diffusion of substrate atoms is formed on the side wall of the groove, a change in shape on the side wall of the groove is suppressed.
It is possible to cause a shape change only on the upper side of the groove, and it is possible to control the cavity forming process such as the shape of the cavity.
【0089】また、本発明の半導体装置製造方法によれ
ば、基板よりも融点の低い薄膜を用いて熱処理を行なう
ので、より短い時間で空洞を形成することができる。Further, according to the semiconductor device manufacturing method of the present invention, since the heat treatment is performed using a thin film having a lower melting point than the substrate, the cavity can be formed in a shorter time.
【図1】本発明の第1の実施形態に係る半導体装置製造
方法を示す断面工程図である。FIG. 1 is a sectional process view illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の実施形態に係る基板表面平坦化処理を
示す断面工程図である。FIG. 2 is a sectional process view showing a substrate surface flattening process according to the embodiment of the present invention.
【図3】本発明の第1の実施形態に係る半導体装置製造
方法の応用例を示す断面工程図である。FIG. 3 is a sectional process view showing an application example of the semiconductor device manufacturing method according to the first embodiment of the present invention.
【図4】本発明の第1の実施形態に係る半導体装置製造
方法の応用例を示す断面工程図である。FIG. 4 is a sectional process view showing an application example of the semiconductor device manufacturing method according to the first embodiment of the present invention.
【図5】本発明の第2の実施形態に係る半導体装置製造
方法を示す断面工程図である。FIG. 5 is a sectional process view showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図6】本発明の第3の実施形態に係る半導体装置製造
方法を示す断面工程図である。FIG. 6 is a sectional process view showing a method for manufacturing a semiconductor device according to a third embodiment of the present invention.
【図7】本発明の第3の実施形態に係る半導体装置製造
方法の応用例を示す断面工程図である。FIG. 7 is a sectional process view showing an application example of the semiconductor device manufacturing method according to the third embodiment of the present invention.
【図8】本発明の第4の実施形態に係る半導体装置製造
方法を示す断面工程図である。FIG. 8 is a sectional process view showing a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.
【図9】薄膜の開口径と溝の開口径が等しい場合の熱処
理に伴う基板の形状変化の様子を示す実験結果である。FIG. 9 is an experimental result showing a state of a shape change of a substrate due to heat treatment when an opening diameter of a thin film is equal to an opening diameter of a groove.
【図10】薄膜の開口径と溝の開口径が等しい場合の熱
処理に伴う基板の形状変化の様子を示す模式図である。FIG. 10 is a schematic diagram showing how the shape of a substrate changes with heat treatment when the opening diameter of a thin film is equal to the opening diameter of a groove.
【図11】薄膜の開口径が溝の開口径よりも大きい場合
の熱処理に伴う基板の形状変化の様子を示す実験結果で
ある。FIG. 11 is an experimental result showing a state of a shape change of a substrate due to a heat treatment when an opening diameter of a thin film is larger than an opening diameter of a groove.
【図12】薄膜の開口径が溝の開口径よりも大きい場合
の熱処理に伴う基板の形状変化の様子を示す模式図であ
る。FIG. 12 is a schematic view showing a state of a shape change of a substrate accompanying heat treatment when an opening diameter of a thin film is larger than an opening diameter of a groove.
【図13】薄膜の開口径と溝の開口部が閉じるまでの時
間との関係を示す図である。FIG. 13 is a diagram showing the relationship between the opening diameter of the thin film and the time until the opening of the groove is closed.
10、30、40、50、60、80 レジスト膜 11、22、31、32、41、62、70、90 薄
膜 12、20、33、42、51、61、71、82、9
1 基板 13、21、34、52、64、73、83 空洞 43 側壁用材料 63、72 第2材料 81 SiGe膜 100、103、105 薄膜 101、104、106 基板 102、107 空洞10, 30, 40, 50, 60, 80 Resist film 11, 22, 31, 32, 41, 62, 70, 90 Thin film 12, 20, 33, 42, 51, 61, 71, 82, 9
1 Substrate 13, 21, 34, 52, 64, 73, 83 Cavity 43 Sidewall material 63, 72 Second material 81 SiGe film 100, 103, 105 Thin film 101, 104, 106 Substrate 102, 107 Cavity
Claims (10)
を製造する半導体装置製造方法において、 前記半導体基板上に薄膜を堆積させる薄膜堆積ステップ
と、 前記薄膜の一部を除去し、前記半導体基板を露出させる
ことにより、当該薄膜に開口部を形成する薄膜開口部形
成ステップと、 前記露出した半導体基板の一部を除去し、前記開口部と
同じ若しくは小さい開口部を有する溝を半導体基板に形
成する溝形成ステップと、 前記溝に対して熱処理を加え、当該溝の開口部を閉じる
熱処理ステップとを有する半導体装置製造方法。1. A semiconductor device manufacturing method for manufacturing a semiconductor device having a cavity in a semiconductor substrate, the method comprising: depositing a thin film on the semiconductor substrate; removing a part of the thin film; Exposing the thin film to form an opening in the thin film, removing a portion of the exposed semiconductor substrate, and forming a groove having an opening that is the same as or smaller than the opening in the semiconductor substrate. A method of manufacturing a semiconductor device, comprising: a groove forming step; and a heat treatment step of applying a heat treatment to the groove to close an opening of the groove.
二の薄膜を堆積させた後に溝形成ステップを行なうこと
を特徴とする請求項1に記載の半導体装置製造方法。2. The method according to claim 1, wherein a groove forming step is performed after depositing a second thin film on at least a side wall of the opening of the thin film.
の1倍以上9倍以下であることを特徴とする請求項1又
は請求項2に記載の半導体装置製造方法。3. The method according to claim 1, wherein an area of the opening of the thin film is not less than 1 and not more than 9 times that of the groove.
ことを特徴とする請求項1、請求項2又は請求項3に記
載の半導体装置製造方法。4. The method according to claim 1, wherein the thin film is a single-layer film or a laminated film.
を製造する半導体装置製造方法において、 前記半導体基板に、底部の断面積が開口部のそれの1.
2倍以上である逆テーパ形状の溝を形成する溝形成ステ
ップと、 前記溝に対して熱処理を加え、当該溝の開口部を閉じる
熱処理ステップとを有する半導体装置製造方法。5. A semiconductor device manufacturing method for manufacturing a semiconductor device having a cavity in a semiconductor substrate, wherein the semiconductor substrate has a bottom cross-sectional area equal to that of an opening.
A method of manufacturing a semiconductor device, comprising: a groove forming step of forming a groove having an inverted taper shape that is twice or more; and a heat treatment step of applying a heat treatment to the groove to close an opening of the groove.
を製造する半導体装置製造方法において、 前記半導体基板に溝を形成する溝形成ステップと、 少なくとも溝の底部若しくは溝の下部の側壁に薄膜を堆
積させる薄膜堆積ステップと、 前記溝に対して熱処理を加え、当該溝の開口部を閉じる
熱処理ステップとを有することを特徴とする半導体装置
製造方法。6. A semiconductor device manufacturing method for manufacturing a semiconductor device having a cavity in a semiconductor substrate, wherein: a groove forming step of forming a groove in the semiconductor substrate; and depositing a thin film on at least a bottom portion of the groove or a lower sidewall of the groove. A method of depositing a thin film, and a step of heat-treating the groove to close an opening of the groove.
前記薄膜はシリコン酸化膜若しくはシリコン窒化膜であ
ることを特徴とする請求項6に記載の半導体装置製造方
法。7. The semiconductor substrate is a silicon substrate,
7. The method according to claim 6, wherein the thin film is a silicon oxide film or a silicon nitride film.
を製造する半導体装置製造方法において、 前記半導体基板上に当該半導体基板の融点よりも低い融
点を有する薄膜を堆積させる薄膜堆積ステップと、 前記薄膜および半導体基板の一部を除去し、溝を形成す
る溝形成ステップと、 前記溝に対して熱処理を加え、当該溝の開口部を閉じる
熱処理ステップとを有することを特徴とする半導体装置
製造方法。8. A semiconductor device manufacturing method for manufacturing a semiconductor device having a cavity in a semiconductor substrate, wherein: a thin film deposition step of depositing a thin film having a melting point lower than the melting point of the semiconductor substrate on the semiconductor substrate; A method of manufacturing a semiconductor device, comprising: a step of forming a groove by removing a part of a semiconductor substrate to form a groove; and a heat treatment step of applying a heat treatment to the groove to close an opening of the groove.
前記薄膜はSiGe薄膜であることを特徴とする請求項
8に記載の半導体装置製造方法。9. The semiconductor substrate is a silicon substrate,
9. The method according to claim 8, wherein the thin film is a SiGe thin film.
の10%以上であることを特徴とする請求項8又は請求
項9に記載の半導体装置製造方法。10. The method according to claim 8, wherein the thickness of the thin film is at least 10% of the size of the opening diameter of the groove.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26951599A JP2001093887A (en) | 1999-09-22 | 1999-09-22 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26951599A JP2001093887A (en) | 1999-09-22 | 1999-09-22 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001093887A true JP2001093887A (en) | 2001-04-06 |
Family
ID=17473489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26951599A Pending JP2001093887A (en) | 1999-09-22 | 1999-09-22 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001093887A (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003062908A3 (en) * | 2002-01-17 | 2003-11-13 | Micron Technology Inc | Three-dimensional photonic crystal waveguide structure |
KR100489526B1 (en) * | 2002-04-16 | 2005-05-16 | 동부아남반도체 주식회사 | Method for preventing short channel by using trench formation |
US6898362B2 (en) | 2002-01-17 | 2005-05-24 | Micron Technology Inc. | Three-dimensional photonic crystal waveguide structure and method |
US6929984B2 (en) | 2003-07-21 | 2005-08-16 | Micron Technology Inc. | Gettering using voids formed by surface transformation |
US7008854B2 (en) | 2003-05-21 | 2006-03-07 | Micron Technology, Inc. | Silicon oxycarbide substrates for bonded silicon on insulator |
US7018467B2 (en) | 2002-01-17 | 2006-03-28 | Micron Technology, Inc. | Three-dimensional complete bandgap photonic crystal formed by crystal modification |
US7045874B2 (en) | 2003-05-07 | 2006-05-16 | Micron Technology, Inc. | Micromechanical strained semiconductor by wafer bonding |
US7164188B2 (en) | 2000-12-13 | 2007-01-16 | Micron Technology, Inc. | Buried conductor patterns formed by surface transformation of empty spaces in solid state materials |
US7198974B2 (en) | 2003-03-05 | 2007-04-03 | Micron Technology, Inc. | Micro-mechanically strained semiconductor film |
US7214580B2 (en) | 2003-09-09 | 2007-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US7271445B2 (en) | 2003-05-21 | 2007-09-18 | Micron Technology, Inc. | Ultra-thin semiconductors bonded on glass substrates |
US7512170B2 (en) | 2001-05-16 | 2009-03-31 | Micron Technology, Inc. | Method of forming mirrors by surface transformation of empty spaces in solid state materials |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
US7964124B2 (en) | 2002-01-17 | 2011-06-21 | Micron Technology, Inc. | Method of forming cellular material |
US8227309B2 (en) | 2006-02-16 | 2012-07-24 | Micron Technology, Inc. | Localized compressive strained semiconductor |
-
1999
- 1999-09-22 JP JP26951599A patent/JP2001093887A/en active Pending
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7164188B2 (en) | 2000-12-13 | 2007-01-16 | Micron Technology, Inc. | Buried conductor patterns formed by surface transformation of empty spaces in solid state materials |
US7512170B2 (en) | 2001-05-16 | 2009-03-31 | Micron Technology, Inc. | Method of forming mirrors by surface transformation of empty spaces in solid state materials |
US6898362B2 (en) | 2002-01-17 | 2005-05-24 | Micron Technology Inc. | Three-dimensional photonic crystal waveguide structure and method |
US7964124B2 (en) | 2002-01-17 | 2011-06-21 | Micron Technology, Inc. | Method of forming cellular material |
WO2003062908A3 (en) * | 2002-01-17 | 2003-11-13 | Micron Technology Inc | Three-dimensional photonic crystal waveguide structure |
US7018467B2 (en) | 2002-01-17 | 2006-03-28 | Micron Technology, Inc. | Three-dimensional complete bandgap photonic crystal formed by crystal modification |
CN100449340C (en) * | 2002-01-17 | 2009-01-07 | 微米技术有限公司 | Three-dimensional photonic crystal waveguide structure |
KR100489526B1 (en) * | 2002-04-16 | 2005-05-16 | 동부아남반도체 주식회사 | Method for preventing short channel by using trench formation |
US7198974B2 (en) | 2003-03-05 | 2007-04-03 | Micron Technology, Inc. | Micro-mechanically strained semiconductor film |
US7405444B2 (en) | 2003-03-05 | 2008-07-29 | Micron Technology, Inc. | Micro-mechanically strained semiconductor film |
US7202530B2 (en) | 2003-03-05 | 2007-04-10 | Micron Technology, Inc. | Micro-mechanically strained semiconductor film |
US7115480B2 (en) | 2003-05-07 | 2006-10-03 | Micron Technology, Inc. | Micromechanical strained semiconductor by wafer bonding |
US7482190B2 (en) | 2003-05-07 | 2009-01-27 | Micron Technology, Inc. | Micromechanical strained semiconductor by wafer bonding |
US7045874B2 (en) | 2003-05-07 | 2006-05-16 | Micron Technology, Inc. | Micromechanical strained semiconductor by wafer bonding |
US7528463B2 (en) | 2003-05-21 | 2009-05-05 | Micron Technolgy, Inc. | Semiconductor on insulator structure |
US7008854B2 (en) | 2003-05-21 | 2006-03-07 | Micron Technology, Inc. | Silicon oxycarbide substrates for bonded silicon on insulator |
US7504310B2 (en) | 2003-05-21 | 2009-03-17 | Micron Technology, Inc. | Semiconductors bonded on glass substrates |
US7273788B2 (en) | 2003-05-21 | 2007-09-25 | Micron Technology, Inc. | Ultra-thin semiconductors bonded on glass substrates |
US7271445B2 (en) | 2003-05-21 | 2007-09-18 | Micron Technology, Inc. | Ultra-thin semiconductors bonded on glass substrates |
US7326597B2 (en) | 2003-07-21 | 2008-02-05 | Micron Technology, Inc. | Gettering using voids formed by surface transformation |
US7544984B2 (en) | 2003-07-21 | 2009-06-09 | Micron Technology, Inc. | Gettering using voids formed by surface transformation |
US7564082B2 (en) | 2003-07-21 | 2009-07-21 | Micron Technology, Inc. | Gettering using voids formed by surface transformation |
US6929984B2 (en) | 2003-07-21 | 2005-08-16 | Micron Technology Inc. | Gettering using voids formed by surface transformation |
US7462531B2 (en) | 2003-09-09 | 2008-12-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US7214580B2 (en) | 2003-09-09 | 2007-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US7968399B2 (en) | 2003-09-09 | 2011-06-28 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US8227309B2 (en) | 2006-02-16 | 2012-07-24 | Micron Technology, Inc. | Localized compressive strained semiconductor |
US8435850B2 (en) | 2006-02-16 | 2013-05-07 | Micron Technology, Inc. | Localized compressive strained semiconductor |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
US8389385B2 (en) | 2009-02-04 | 2013-03-05 | Micron Technology, Inc. | Semiconductor material manufacture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001093887A (en) | Method for manufacturing semiconductor device | |
CN100407399C (en) | Method for adjusting stress of shallow trench isolation structure of transistor | |
CN106057671A (en) | Process of manufacturing Fin-FET device | |
KR20090005066A (en) | Method and structure thereof for forming semiconductor device having fin | |
CN114420639B (en) | Semiconductor structure and method of making the same | |
CN111435642B (en) | Three-dimensional stacked semiconductor nanowire structure and preparation method thereof | |
US9620589B2 (en) | Integrated circuits and methods of fabrication thereof | |
US7858489B2 (en) | Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor | |
CN103632943A (en) | Semiconductor device manufacturing method | |
JP2005129654A (en) | Manufacturing method of semiconductor device | |
CN107768375B (en) | Method for forming split gate | |
CN111403285B (en) | Stress Engineering Optimization of Fin Field Effect Transistor and Its Fabrication Method | |
CN103474353A (en) | Fin and STI structure manufacturing method | |
CN113140458B (en) | Method for forming semiconductor structure | |
JP3813577B2 (en) | Manufacturing method of short channel transistor of semiconductor device | |
CN101048873A (en) | Versatile system for triple-gated transistors with engineered corners | |
KR100906066B1 (en) | MOS transistor using a piezoelectric thin film and a method of manufacturing the same | |
CN115312461B (en) | Method for forming groove of embedded epitaxial layer | |
US6541317B2 (en) | Polysilicon doped transistor | |
CN110459477B (en) | Manufacturing method of semiconductor device | |
CN111403284B (en) | Stress Engineering Optimization of Fin Field Effect Transistor and Its Fabrication Method | |
CN103730345B (en) | Semiconductor device manufacturing method | |
CN103730341B (en) | Semiconductor device manufacturing method | |
US7749858B2 (en) | Process for producing an MOS transistor and corresponding integrated circuit | |
CN107993982A (en) | CMOS device and forming method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |