JP2001093747A - 表面実装型インダクタ - Google Patents

Abstract

(57)【要約】 【課題】ケース成形工程を簡素化し、直流電流が重畳し
ても、磁気飽和し難いまた、巻数が大きく巻けることで
インダクタンス値が大きくでき、かつ電流容量の大き
い、小型なインダクを提供する。 【解決手段】底面に１対のガイド溝と、２側面に１対の
スリーブが並設されたケースに、表面実装端子用の２片
の帯板をケース底面に並設されたガイド溝に敷設し、そ
れぞれの帯板の両端を該ケース２側面に並設されたスリ
ーブに挿入固定して、表面実装端子付きケースを形成す
る。また、非晶質ナノ結晶磁性合金の薄板を巻回あるい
は積層し、スリットを入れた半閉磁路磁芯に平角線を券
回してインダクタを形成して、ケースに収納しインダク
タ端子をケース外周に敷設して、表面実装端子とした表
面実装型インダクタを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インダクタンス素
子に関するものであり、特に印刷配線基板などにはんだ
付けする表面実装型インダクタに関するものである。

【０００２】

【従来の技術】従来、電子機器で発生するノイズを低減
するために、閉磁路型のコイルが広く使用されており、
このようなコイルを基板に実装して使用するため、表面
実装端子を埋設して樹脂成形したケースに収納し、コイ
ル端子を表面実装端子に絡ませてはんだ付けし、エポキ
シなどの樹脂を注入して密閉固定していたが、樹脂ケー
スの成形は、表面実装端子を埋め込むため金型が複雑に
なり、成形後に表面実装端子に付着した樹脂の除去作業
が必要であった。

【０００３】また、閉磁路型のコイルはフェライトや、
磁性鋼板などよりなる円環状コアに丸銅線を捲回して形
成されていた。電流容量の小さな細い線を捲くことは容
易であるが、電流容量の大きい太い丸線を、放熱をよく
するために単層に捲く場合、巻数を多く巻けないため、
インダクタンス値を大きくすることは困難であった。

【０００４】また、大きなインダクタンス値を実現する
には、磁芯の透磁率に基づいて、巻数を多くする必要が
あり、磁芯の透磁率の大きさに限界があった。さらに、
直流電流が重畳した場合、閉磁路磁心は磁気飽和し易
く、磁心断面を大きくする必要があり、小型なインダク
タの実現は困難であった。

【０００５】

【発明が解決しようとする課題】表面実装端子を埋め込
んだケースを用いずに、ケース成形後に表面実装端子を
敷設することでケース成形工程を簡素化することであ
る。また、直流電流が重畳しても、磁気飽和し難いコア
構造および材質にすることである。また、巻数の大きく
巻けることでインダクタンス値が大きくでき、かつ電流
容量の大きい、小型なインダクタを形成する。さらに、
インダクタの巻線を延長させて、ケース外周の表面実装
端子に形成し、インダクタの巻線の端末とケース外周の
表面実装端子との接続工程を省略することである。

【０００６】請求項１記載の本発明は、磁芯に導線が巻
回されてなるインダクタが、表面実装端子を備えた絶縁
樹脂ケースに収納され、該インダクタ導線の端末がケー
スに備えた表面実装端子に接続されてなる表面実装型イ
ンダクタにおいて、図２に示す底面に１対のガイド溝２
と、２側面に１対の角穴３を有するスリーブ４が並設さ
れた絶縁樹脂ケース１に、表面実装端子用の２片の帯板
（図示せず）をケース底面に並設されたガイド溝２に敷
設し、それぞれの帯板の両端を該ケース２側面に並設さ
れたスリーブ４に挿入固定して表面実装端子を形成した
ケースに、図３に示すように収納されたインダクタ９の
導線端末１１をケース側面に導出し、該表面実装端子折
り曲げ部８に接続したことを特徴とする表面実装型イン
ダクタである。

【０００７】実装端子は、図１の側面図に示すようにケ
ース底面のガイド溝および２側面のスリーブに挿通し、
スリーブを貫通した端子端末を折り曲げ、またはひね
り、実装端子折り曲げ部８を形成することで容易に固定
することができる。さらに表面実装端子の材料に燐青銅
や黄銅などの弾性率の大きい金属材質を用い、表面実装
端子の端部をジグザグに加工したり、または返り爪を設
けておきスリーブへ挿入後、バネ性を利用して抜け難く
したり、嵌め殺しにすることもできる。

【０００８】フェライトや磁性鋼鈑を巻回または積層し
た環状磁心に、所定のインダクタンス値になるまで銅線
を巻回し、巻き始めと巻き終わりの端末の絶縁被服を除
去してインダクタを形成し、図３の平面図に示すように
前記表面実装端子を形成したケースに収納して、インダ
クタの導線端末をケース側面に導出し、ケース側面のス
リーブ４から露出した表面実装端子折り曲げ部８に、は
んだ付け接続したのち、ケース上部に板状の蓋や、樹脂
注形などで封止して表面実装型インダクタを完成させ
る。

【０００９】なお磁心の形状は環状に拘らず矩形形状
や、ＥＩ形状の磁心を接合して形成した日の字形状の磁
心でもよく、ケース内部は磁心に導線を巻回したインダ
クタが収納できる円形又は矩形形状にしておく。さら
に、表面実装端子の敷設されるケース底面と側面が直交
する角部は、面取りをしておき、表面実装端子を折り曲
げて敷設し易くしておく。

【００１０】ケースに収納されたインダクタの導線端末
は、図３に示すようにケース側面のリード導出溝５ある
いは貫通穴から導出して、ケース側面のスリーブから露
出した表面実装端子折り曲げ部８に、捲きつけてはんだ
付け接続や、クランプ接続される。このとき表面実装端
子折り曲げ部８に、貫通穴または縊れた部分を形成して
おくと、インダクタの導線端末を絡げて接続し易くな
る。

【００１１】ケースの材質は、はんだリフロー炉を通る
ため、２５０℃、１０秒間に耐えるエポキシ樹脂などの
耐熱性の樹脂を用いて、有底の角筒状または円筒状、あ
るいは多角形の筒状に、射出成形して製造される。ま
た、ケース底面に設ける表面実装端子のガイド溝の深さ
は、表面実装端子の厚み以下にして、該端子をケース底
面より露出させ、基板へのはんだ付けが確実にできるよ
うにする。

【００１２】請求項２記載の本発明は、図４に示す閉磁
路磁心の一部にギャップ１３を設けて、所定の間隔を閉
磁路磁心に形成して、直流電流が重畳しても磁気飽和を
起こり難くした半閉磁路磁心１４に導線を巻回したイン
ダクタを前記ケースに収納し、表面実装端子折り曲げ部
に該インダクタ導線端末１１が接続されたことを特徴と
する表面実装型インダクタである。

【００１３】閉磁路磁心は磁心１の断面積が小さいほど
磁気飽和し易いので、閉磁路磁心の一部を切断してギャ
ップを設けることで磁束密度を下げ、磁気飽和する電流
値を上げることができる。磁気飽和する電流値は、閉磁
路磁心のギャップ間隔で制御することができるが、ギャ
ップを設けると実効透磁率が低下するので、最適設計を
する必要がある。

【００１４】請求項３記載の本発明は、前記磁芯にＦ
ｅ，Ｚｒ，Ｎｂ，Ｂなどを材料とする打ち抜き後積層し
て形成された環状磁芯を用い、透磁率が大きく、また図
５に示すように磁気飽和が起こり難いインダクタを構成
し、前記ケースに収納して前記表面実装端子に、該イン
ダクタ導線の端末が接続されたことを特徴とする表面実
装型インダクタである

【００１５】非晶質ナノ結晶磁性合金は、好ましくは、
２５μｍ以下の薄板を巻回あるいは積層して磁心を形成
すると、渦電流損が減少し高周波まで透磁率が大きく磁
気飽和が起こり難い磁心を実現することができる。 従
来の磁性鋼鈑やフェライトとの比較特性を図５に示す。

【００１６】請求項４記載の本発明は、磁心に平角線を
巻回してなるインダクタを、底面に１対のガイド溝と、
２側面に１対のスリーブを形成されたケースに収納し、
ケース側面より導出した平角線の端末を延長させて、ケ
ース側面に形成されたスリーブから底面に並設されたガ
イド溝を経由して、他側面に形成されたスリーブに挿入
固定されたことを特徴とする表面実装型インダクタであ
る。磁心に巻回した平角線をケースより導出し、ケース
外周に敷設して表面実装端子とするので、インダクタの
端子をケースに敷設された表面実装端子への接続工程を
省略することができる。

【００１７】平角線は単層インダクタの形成に用いら
れ、その線幅は磁心内周における巻数より決定され、線
の高さは電流値に基づく断面積より決定されるので、丸
線を用いた場合のように、巻数と電流値により一義的に
磁心形状を大きくすることなく、設計の自由度を持たせ
ることができるので、小型なインダクタを形成できる。

【００１８】請求項５記載の本発明は、前記インダクタ
を収納したケースに敷設固定された表面実装端子におい
て、少なくともケース底面の実装部が幅広に形成され、
基板実装の、はんだ付け接続が確実に行えることを特徴
とする表面実装型インダクタである。

【００１９】磁心に巻回する平角線の線幅が表面実装端
子の規定幅に満たない場合、前記表面実装端子部に予定
する平角線の部分を、プレスで圧延して幅広にすること
により、平角線をケースより導出延長して用いることが
でき、はんだ付け接続の作業が省略できる。また丸線を
用いる場合も同様であるが、所定形状の表面実装端子用
の帯板を、予定する表面実装端子の丸線にスポット溶接
などで接合して、表面実装端子を形成することもでき、
ケース側面のスリーブも小さくすることができる。

【００２０】

【発明の実施の形態】

【実施例１】以下、本発明の実施例（１）について図面
を参照して説明する。図６に示す厚さ；３．０ｍｍ、内
径；７．０ｍｍΦ、外形；１５．０ｍｍΦのＭｎＺｎフ
ェライト磁心１０の表面を絶縁コートして、絶縁被覆さ
れた０．４ｍｍΦの導線を、単層に５ターンずつ８分割
して巻回したコイルｌ５の導線端末１１の絶縁被覆を剥
離し、はんだ上げして閉磁路インダクタを形成してお
く。

【００２１】つぎに、エポキシ樹脂を射出成形して形成
した図２に示す底面に１対の幅；２．２ｍｍのガイド溝
と、２側面に１対の幅；２．２ｍｍ、高さ；０．３ｍｍ
の角穴を有するスリーブが並設された外形；２１．０ｍ
ｍ角で肉厚；０．５ｍｍの絶縁樹脂ケース１に、表面実
装端子用のはんだ鍍金した黄銅板よりなる２片の幅；
２．０ｍｍ、厚み；０．２ｍｍの帯板（図示せず）を折
り曲げてケース底面に並設されたガイド溝２に敷設し、
それぞれの帯板の両端を該ケース２側面に並設されたス
リーブ４に挿入固定して、表面実装端子を形成したケー
スを形成する。

【００２２】ついで、前記半磁閉路インダクタを、図３
に示す前記表面実装端子を形成したケース１に収納し、
インダクタの導線端末をケース側面の端子導出溝５より
導出して、スリーブ上面より露出した表面実装端子折り
曲げ部８の端部にはんだ付け接続して、ケース上面より
エポキシ樹脂を注入し硬化させて図１に示す表面実装型
インダクタを完成した。

【００２３】

【実施例２】実施例１と同一形状の図４に示す厚さ；
３．０ｍｍ、内径；７．０ｍｍΦ、外形；１５．０ｍｍ
ΦのＭｎＺｎフェライト環状磁心の環の一部をダイシン
グソーで切断して、間隔；０．５ｍｍのギャップ１３を
設けて、半閉磁路磁心１４を形成した。つぎに、前記磁
心に絶縁被覆された１．２ｍｍΦの丸銅線を、単層に１
３ターン巻き端子の絶縁被覆を剥離し、はんだ上げして
半閉磁路磁心インダクタを形成し、実施例１と同様の表
面実装端子を形成したケースに収納し、インダクタの導
線端末１１をケース側面の貫通穴より導出して、スリー
ブ上面より露出した表面実装端子の端部にはんだ付け接
続して、ケース上面よりエポキシ樹脂を注入し硬化させ
て表面実装型インダクタを完成した。

【００２４】

【実施例３】図７に示すように幅；３．０ｍｍ、厚さ；
０．０２ｍｍの非晶質ナノ結晶磁性合金薄帯(アルプス
電気株式会社製；ナノパーム）１６を、厚さ；３．０ｍ
ｍ、内径；７．０ｍｍΦ、外形；１５．０ｍｍΦの環状
に巻回し、可撓性のあるウレタン樹脂に浸漬してから乾
燥硬化させて閉磁路磁心を形成した。０．５のギャップ
ｌ３を設け半閉磁路磁心を形成し,つぎに前記磁心に絶
縁被覆された１．２ｍｍΦの丸銅線を、単層に１３ター
ン巻き端子の絶縁被覆を剥離し、はんだ上げして半閉磁
路インダクタを形成して、実施例１と同様の表面実装端
子を形成したケースに収納し、インダクタの導線端末を
ケース側面の貫通穴より導出して、スリーブ上面より露
出した表面実装端子折り曲げ部の端部にはんだ付け接続
して、ケース上面よりエポキシ樹脂を注入し硬化させて
表面実装型インダクタを完成した。

【００２５】

【実施例４】実施例３と同様に、図７に示す幅；３．０
ｍｍ、厚さ；０．０２ｍｍの非晶質ナノ結晶合金の薄帯
を、厚さ；３．０ｍｍ、内径；７．０ｍｍΦ、外形；１
５．０ｍｍΦの環状に巻回した閉磁路磁心に、幅；１．
０ｍｍ、厚み；１．５ｍｍのウレタン被覆した平角線を
立て１３ターン巻回した閉磁路インダクタの２端子をそ
れぞれ３５．０ｍｍに切断し、端子部のウレタン被覆を
剥離しはんだ上げ処理を施した。

【００２６】一方、エポキシ樹脂を材料に、図８に示す
ように、ケース上縁から側面を経由して底面に幅；１．
２ｍｍの１対のガイド溝と、他の側面の該溝が延長する
部位に幅；１．２ｍｍ、高さ；１．７ｍｍの角穴３を有
する１対のスリーブ４が並設された、外形；２１．０ｍ
ｍ角で肉厚；０．５ｍｍの絶縁樹脂ケースに射出成形し
て形成しておく。

【００２７】ついで、前記半閉磁路インダクタの1対の
端子端末を、前記ケース側面の1対のスリーブに、ケー
ス底面側から挿入固定し、折り曲げながら底面の溝およ
び側面の溝に連続して敷設して、前記インダクタをケー
スに収納し、ケースに平板状の上蓋を嵌合させて、表面
実装型インダクタを完成した。このとき、インダクタの
端子の長さとスリーブへ挿入する長さを規定化しておく
ことが大切であるので多少長めにして後で切断してもよ
い。

【００２８】

【実施例５】実施例３と同様に、幅；３．０ｍｍ、厚
さ；０．０２ｍｍの非晶質ナノ結晶合金の薄帯を、厚
さ；３．０ｍｍ、内径；７．０ｍｍΦ、外形；１５．０
ｍｍΦの環状に巻回した閉磁路磁心に、幅；１．０ｍ
ｍ、厚み；１．５ｍｍのウレタン被覆した平角線を立て
１３ターン巻回した閉磁路インダクタの２端子をそれぞ
れ３５．０ｍｍに切断し、端子部のウレタン被覆を剥離
してから、ケース底面に敷設予定の部位を金型で幅；
１．７ｍｍにプレス成形してから、はんだ上げ処理を施
した。

【００２９】ついで、前記閉磁路インダクタの1対の端
子端末を、前記ケース８の側面のスリーブに、ケース底
面側から挿入固定し、折り曲げながら底面の溝および側
面に連続して敷設して、前記インダクタをケースに収納
し、ケースに平板状の上蓋を嵌合させて、表面実装型イ
ンダクタを完成した。このとき、インダクタの端子の長
さとスリーブへ挿入する長さおよび、折り曲げ部位を規
定化しておくことが大切である。基板への実装端子部６
を幅広にすることにより、はんだ付けが確実になり信頼
性が向上する。

【００３０】

【発明の効果】本発明の方法によれば、ケースに表面実
装端子を埋設して樹脂成形しないので、表面実装端子を
埋め込むための複雑な金型が不要となり、成形後に表面
実装端子に付着した樹脂の除去作業も不必要となった。
さらに、インダクタの端子を延長させ、表面実装端子部
を幅広に形成し、基板実装を確実にした。また、磁心に
ギャップを設けることで直流電流が重畳しても磁気飽和
を起こし難いインダクタを、磁心の断面積を大きくする
ことなく、小型のインダクタができる。さらに、磁心に
非晶質ナノ結晶磁性合金を用いることで、高透磁率で磁
気飽和し難い磁心ができた。また、平角線を導線に用
い、電流容量の大きいインダクタンス値の大きいインダ
クタが実現できた。

【図面の簡単な説明】

【図１】表面実装型インダクタを示す

【図２】ケースを示す

【図３】インダクタをケースに収納した状態を示す

【図４】半閉磁路インダクタを示す

【図５】磁心特性の比較図を示す

【図６】閉磁路インダクタを示す

【図７】非晶質ナノ結晶合金磁芯を示す

【図８】平角線インダクタ用のケースを示す

【符号の説明】

１ ケース ２ ガイド溝 ３ 角穴 ４ スリーブ ５ 端子導出溝 ６ 表面実装端子 ７ はんだ接続部 ８ 実装端子折り曲げ部 ９ インダクタ １０ 閉磁路磁心 １１ 導線端末 １２ 導線 １３ ギャップ １４ 半閉磁路磁芯 １５ 分割コイル １６ 磁性合金薄帯

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｆ 37/00 Ｈ０１Ｆ 37/00 Ｇ Ｒ 15/10 Ｄ 15/02 Ｒ

Claims (5)

【特許請求の範囲】
1. 【請求項１】磁芯に導線が巻回されてなるインダクタ
   が、表面実装端子を備えた絶縁樹脂ケースに収納され、
   該端子に該インダクタ導線の端末が接続されてなる表面
   実装型インダクタにおいて、２片の帯板がケース底面に
   並設された１対のガイド溝に敷設され、それぞれの帯板
   の両端が該ケース２側面に形成された１対のスリーブに
   挿入固定して表面実装端子を形成したケースに、インダ
   クタを収納し導線の端が、該表面実装端子に接続された
   ことを特徴とする表面実装型インダクタ。
2. 【請求項２】前記磁芯が、閉磁路磁心の一部にギャップ
   を設けた半閉磁路磁心であることを特徴とする請求項１
   記載の表面実装型インダクタ。
3. 【請求項３】前記磁芯が、非晶質ナノ結晶磁性合金薄板
   を巻回あるいは積層してなる磁心であることを特徴とす
   る請求項１、２に記載の表面実装型インダクタ。
4. 【請求項４】環状磁心に平角線を巻回してなるインダク
   タを、底面に１対のガイド溝と、２側面に１対のスリー
   ブを形成されたケースに収納し、ケース側面より導出し
   た平角線の端末を延長させて、ケース側面に形成された
   スリーブから底面に並設されたガイド溝を経由して、他
   側面に形成されたスリーブに挿入固定されたことを特徴
   とする請求項２又は３に記載の表面実装型インダクタ。
5. 【請求項５】前記ケース外周部の底面および２側面に連
   続して敷設された表面実装端子において、少なくともケ
   ース底面の実装部が幅広に形成されていることを特徴と
   する請求項２、３又は４に記載の表面実装型インダク
   タ。