JP2001092874A - Printed board designing device - Google Patents
Printed board designing deviceInfo
- Publication number
- JP2001092874A JP2001092874A JP27145299A JP27145299A JP2001092874A JP 2001092874 A JP2001092874 A JP 2001092874A JP 27145299 A JP27145299 A JP 27145299A JP 27145299 A JP27145299 A JP 27145299A JP 2001092874 A JP2001092874 A JP 2001092874A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- frequency
- printed circuit
- circuit board
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000013461 design Methods 0.000 claims abstract description 69
- 238000010586 diagram Methods 0.000 claims abstract description 49
- 230000005855 radiation Effects 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 24
- 230000005672 electromagnetic field Effects 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 14
- 238000000605 extraction Methods 0.000 claims description 13
- 238000004458 analytical method Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 abstract description 3
- 238000012937 correction Methods 0.000 description 24
- 230000007547 defect Effects 0.000 description 18
- 239000000758 substrate Substances 0.000 description 11
- 238000011156 evaluation Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000002950 deficient Effects 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000012356 Product development Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は電子機器に用いられ
るプリント基板の設計装置に係わり、特にプリント基板
上においてEMI発生源となり得るグラウンドパターン
と電源パターンとの検出が可能なプリント基板設計装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for designing a printed circuit board used in electronic equipment, and more particularly to a printed circuit board designing apparatus capable of detecting a ground pattern and a power supply pattern which can be an EMI source on a printed circuit board.
【0002】[0002]
【従来の技術】近年、電子機器は性能の向上が図られる
一方、携帯電話に代表されるように軽量化、薄型化、小
形化が著しく進行しつつある。これに伴って、これら電
子機器に用いられているプリント基板の構成は、より複
雑化し、部品、配線の高密度実装化が進んでおり、部品
間や配線間の距離が極めて短くなっている。2. Description of the Related Art In recent years, while the performance of electronic devices has been improved, the weight, thickness and size of electronic devices have been remarkably reduced as represented by mobile phones. Along with this, the configurations of printed circuit boards used in these electronic devices have become more complex, components and wiring have been mounted at a high density, and the distance between components and wiring has become extremely short.
【0003】また、近年のビルドアップ基板の実用化
は、これら高密度実装化に拍車をかけている。このた
め、従来、手作業で行っていたプリント基板の設計は、
プリント基板設計装置(PCB−CAD)を利用した機
械化設計へと変更されてきており、様々なプリント基板
設計装置が製品化されている。近年では、回路シミュレ
ータや伝送線路シミュレータなどに対するインターフェ
ースを具備したプリント基板設計装置も実用化され、係
るプリント基板設計装置にあっては、基板設計段階にお
いてシミュレーションにより事前に不具合を検出し除去
するような試みもなされている。[0003] The practical use of build-up boards in recent years has spurred such high-density mounting. For this reason, conventionally, the design of the printed circuit board, which was manually performed,
The design has been changed to a mechanized design using a printed circuit board design device (PCB-CAD), and various printed circuit board design devices have been commercialized. In recent years, a printed circuit board design device having an interface to a circuit simulator, a transmission line simulator, and the like has been put into practical use. In such a printed circuit board design device, a defect is detected and removed in advance by simulation at the board design stage. Attempts have been made.
【0004】図11は、従来用いられている一般的なプ
リント基板設計装置を構成を示している。プリント基板
設計装置101は、回路図の作成、部品、配線のレイア
ウトを行うことが可能に構成されている。プリント基板
設計装置101には、回路図入力ツール102、レイア
ウト入力ツール103、デザインルールチェックツール
106が備えられ、必要な情報を入力する入力部10
4、設計途中、または設計を終了した回路の回路図、部
品、配線レイアウトを表示する表示部105が付設され
ている。上記における回路図入力ツール102は、入力
部104から入力された部品と、その部品間の接続に関
する情報に基づき回路図を作成するものであり、レイア
ウト入力ツール103は、回路図入力ツール102によ
り作成された回路図に基づいて部品、配線、ビアホール
(via hole)の配置に関するレイアウトを行うものであ
る。また、上記のデザインルールチェックツール106
は、設計したプリント基板が設計ルールを満足している
か否かを判断するためのものである。FIG. 11 shows the configuration of a general printed circuit board design apparatus that has been used conventionally. The printed board design apparatus 101 is configured to be able to create a circuit diagram and lay out components and wiring. The printed circuit board design apparatus 101 includes a circuit diagram input tool 102, a layout input tool 103, and a design rule check tool 106, and an input unit 10 for inputting necessary information.
4. A display unit 105 for displaying a circuit diagram, components, and a wiring layout of a circuit in the course of design or for which design has been completed is additionally provided. The circuit diagram input tool 102 described above creates a circuit diagram based on components input from the input unit 104 and information on connections between the components. The layout input tool 103 is created by the circuit diagram input tool 102. Based on the obtained circuit diagram, a layout relating to the arrangement of components, wiring, and via holes is performed. In addition, the above-described design rule check tool 106
Is for determining whether the designed printed circuit board satisfies the design rules.
【0005】上記のプリント基板設計装置を用いてプリ
ント基板を設計、製造するまでの作業工程を示すと、図
12のフローチャートのようになるので、これを説明す
る。まず、基板設計者は、ステップ201にて、回路図
入力ツール102並びに入力部104、表示部105を
使って、プリント基板上に配置する部品名、端子名、部
品と部品、端子と端子の接続情報を入力する。次に、ス
テップ202にて、回路図入力ツール102によって作
成された回路接続図に基づいて、レイアウト入力ツール
103並びに入力部104、表示部105を使って、I
Cチップ部品、コネクタなどの部品レイアウトを行う。
その後、作成した部品配置で不具合が生じるか否かを目
視あるいはデザインルールチェックツール106を用い
て検査し(ステップ209)、不具合が生じるか否かを
判定する(203)。[0005] The work process up to designing and manufacturing a printed circuit board using the above-described printed circuit board design apparatus is as shown in the flowchart of FIG. 12, which will be described. First, in step 201, the board designer uses the circuit diagram input tool 102, the input unit 104, and the display unit 105 to set the component names, terminal names, components and components, and connections between terminals and terminals on the printed circuit board. Enter information. Next, in step 202, based on the circuit diagram created by the circuit diagram input tool 102, the layout input tool 103, the input unit 104, and the display unit 105
Component layout of C chip components, connectors, etc. is performed.
Thereafter, it is visually inspected or not using the design rule check tool 106 to determine whether or not a defect occurs in the created component arrangement (step 209), and it is determined whether or not a defect occurs (203).
【0006】ここで、不具合が生じると判定した場合、
またはデザインルールチェックツール106により不具
合が発生するものと判定された場合は、ステップ202
に戻って部品の再配置を行う。一方、ステップ203の
検査において、不具合が生じないと判定した場合、また
は判定された場合には、ステップ204へ進み、レイア
ウト入力ツール103並びに入力部104、表示部10
5を使って、信号線、グラウンド配線、ビアホールなど
の配線レイアウトを行う。その後、作成した配線レイア
ウトで不具合が生じるか否かを目視あるいはデザインル
ールチェックツール106を用いて検査し(ステップ2
09A)、不具合が生じるか否かを判定する(20
5)。Here, when it is determined that a problem occurs,
Alternatively, if it is determined by the design rule check tool 106 that a failure occurs, step 202
Return to and perform component rearrangement. On the other hand, if it is determined in the inspection of step 203 that no defect occurs, or if it is determined, the process proceeds to step 204, where the layout input tool 103, the input unit 104, and the display unit 10
5, wiring layout of signal lines, ground wiring, via holes, and the like is performed. Thereafter, it is visually inspected or checked using the design rule check tool 106 whether or not a defect occurs in the created wiring layout (step 2).
09A), it is determined whether or not a problem occurs (20).
5).
【0007】ここで、不具合が生じると判定した場合、
またはデザインルールチェックツール106により不具
合が発生するものと判定された場合には、原因を分析し
(205A)、配線等が原因であればステップ204に
戻って配線レイアウトを行う。また、配線レイアウトの
修正のみでは不具合が解決せず、部品レイアウトが不適
切と判断されると、ステップ202へ戻って再度部品の
再配置を行う。Here, when it is determined that a problem occurs,
Alternatively, if the design rule check tool 106 determines that a failure occurs, the cause is analyzed (205A), and if the cause is wiring, the process returns to step 204 to perform wiring layout. In addition, if the correction of the wiring layout alone does not solve the problem, and the component layout is determined to be inappropriate, the process returns to step 202 and the component is rearranged again.
【0008】このようにしてステップ205の判定にお
いて不具合が発生しないと判断し、或いは判定された場
合には、ステップ206へ進み、基板試作を行って評価
試験を実行する。尚、デザインルールチェックツール1
06を使用する時期は、各種のプリント基板設計装置に
よってそれぞれ様々である。In this way, it is determined that no problem occurs in the determination in step 205, or when it is determined, the process proceeds to step 206, where a prototype of the substrate is performed and an evaluation test is performed. In addition, Design Rule Check Tool 1
The timing of using 06 varies depending on various types of printed circuit board designing apparatuses.
【0009】上記ステップ207においては、試作した
基板の性能評価を行う。評価結果から所望の仕様を満足
していないと判断された場合は、不具合部分の対策を施
すことになる。この不具合部分に対する対策を施すにあ
たり、対策のためには配線レイアウトの修正のみで良い
か部品配置をも修正する必要があるかの判断を行い(2
07A)、ここで、部品配置も修正する必要があると判
断された場合は、ステップ202に戻って再度部品の配
置を行う。また、配線レイアウトの修正のみが必要と判
断された場合は、ステップ204に戻り配線レイアウト
の再配置を行うことになる。一方、ステップ207にお
いて合格と判断された場合には、プリント基板の製造
(量産)へと進む(ステップ208)。In step 207, the performance of the prototype substrate is evaluated. If it is determined from the evaluation result that the desired specification is not satisfied, measures for the defective portion will be taken. In taking measures against this defective part, it is determined whether only the wiring layout needs to be corrected or the component arrangement needs to be corrected as well (2).
07A) Here, when it is determined that the component arrangement also needs to be corrected, the process returns to step 202 and the component arrangement is performed again. If it is determined that only the wiring layout needs to be corrected, the process returns to step 204 to rearrange the wiring layout. On the other hand, if it is determined to be acceptable in step 207, the process proceeds to manufacture (mass production) of a printed circuit board (step 208).
【0010】上記のように、従来のプリント基板設計装
置では、レイアウト設計段階での不具合可能性箇所の予
測や試作基板の評価結果を分析して不具合部分を抽出す
る作業は、主に、基板設計者の経験と勘によって行われ
ており、しばしば不具合の見落としが生じていた。[0010] As described above, in the conventional printed circuit board design apparatus, the work of estimating a possible defect at the layout design stage and analyzing the evaluation result of the prototype board to extract the defective part is mainly performed by the board design. It was done based on the experience and intuition of the person, and often overlooked the defect.
【0011】また、デザインルールチェックツール10
6においても、製造上の不具合が生じるであろう不具合
箇所を抽出することができるものの、電気的な不具合が
生じるであろう不具合箇所を抽出することができず、不
具合の見落が生じる原因となっていた。また、このよう
な、不要干渉、不要輻射に関する不具合は、プリント基
板の複雑化、高密度実装化に伴い、その原因究明が非常
に困難となってきており、原因が究明されてもその対策
には、大幅な部品配置の変更や配線レイアウトの変更が
伴う場合が多くなってきている。The design rule check tool 10
In the case of No. 6 as well, it is possible to extract a defective portion where a manufacturing defect is likely to occur, but it is not possible to extract a defective portion where an electric defect is likely to occur, which may cause oversight of the defect. Had become. In addition, such problems related to unnecessary interference and unnecessary radiation have become extremely difficult to find due to the complexity of printed circuit boards and high-density mounting. In many cases, significant changes in component arrangement and wiring layout are accompanied.
【0012】このように、プリント基板設計段階で不具
合の見落としがあると、試作後にその不具合が発見さ
れ、再度、基板設計段階に戻って部品配置や配線レイア
ウトを変更する必要がある。そして不具合の無い基板の
製造、量産に至るまでには、このような一連の作業の流
れを繰り返し何度も行うのが一般的で、多くの労力と長
い開発リードタイムが必要となっている。As described above, if a defect is overlooked in the printed circuit board design stage, the defect is discovered after the trial production, and it is necessary to return to the board design stage and change the component arrangement and the wiring layout again. In general, such a series of operations is repeatedly performed many times before manufacturing and mass-producing a substrate having no defect, which requires much labor and a long development lead time.
【0013】これは、プリント基板の開発のみならず、
製品開発の効率化を妨げ、開発期間の増大を招く最大の
要因となってきた。This is not only for the development of printed circuit boards,
This has been a major factor in hindering product development efficiency and increasing the development period.
【0014】係る問題に対する対策として、デザインル
ールチェックツールの高機能化が考えられている。しか
しながら、従来のデザインルールチェックツールは、配
線間距離や部品間距離などプリント基板上の物理的な位
置関係が、予め定められた製造可能な距離よりも近付き
過ぎた場合に警告を発するものであり、必ずしも電気的
な性能を考慮したものとなっていない。そして、係るデ
ザインルールチェックツールで警告が発せられずに、電
気的な不具合、例えばプリント基板上の2大不具合であ
る、不要干渉と不要輻射を引き起こしてしまうことが多
く、プリント基板開発の効率化を妨げている。このよう
な問題に対して、特願平9−50105号による発明で
は、配線間の不要干渉による不具合可能性箇所を基板設
計段階で推定、抽出、警告する手段を提供している。As a countermeasure against such a problem, it has been considered that a design rule check tool is sophisticated. However, the conventional design rule check tool issues a warning when a physical positional relationship on a printed circuit board, such as a wiring distance or a component distance, is too close to a predetermined manufacturable distance. However, the electric performance is not always taken into consideration. The design rule check tool does not issue a warning, and often causes electrical problems, for example, unnecessary interference and unnecessary radiation, which are two major defects on the printed circuit board, thereby improving the efficiency of printed circuit board development. Is hindering. To cope with such a problem, the invention according to Japanese Patent Application No. 9-50105 provides a means for estimating, extracting, and warning a possible failure point due to unnecessary interference between wirings at a board design stage.
【0015】[0015]
【発明が解決しようとする課題】一方、近年の研究によ
れば、プリント基板からの不要放射問題に関しては、基
板中のグラウンドパターン及び電源パターンが、システ
ムにおいて使用されるクロック周波数、或いはその高調
波・相互変調波の周波数において共振を生じることが原
因となっていることが明らかになっている。しかし、こ
のようなグラウンド及び電源パターンの共振現象に起因
する不要放射問題を生じる箇所を推定、抽出するという
手法は、現在までに提案されていない。On the other hand, according to recent research, regarding the problem of unnecessary radiation from a printed circuit board, a ground pattern and a power supply pattern on the printed circuit board are controlled by a clock frequency used in the system or a harmonic thereof. -It has been clarified that resonance is caused at the frequency of the intermodulation wave. However, a method of estimating and extracting a location where an unnecessary radiation problem due to the resonance phenomenon of the ground and the power supply pattern has not been proposed so far.
【0016】従って、従来の手法では、この種の不要放
射による不具合は設計段階で回避することが困難であ
り、試作した基板を評価して不具合を明らかにし対策を
施すこととなる。その結果、多大な労力、開発リードタ
イムが必要となり、プリント基板開発のみならず製品開
発の効率化が妨げられるという問題が生じている。Therefore, in the conventional method, it is difficult to avoid such a problem due to unnecessary radiation at the design stage, and a prototype board is evaluated to clarify the problem and take a countermeasure. As a result, a great deal of labor and development lead time are required, and there is a problem that not only the efficiency of product development but also the efficiency of product development is hindered.
【0017】本発明は、このような問題点に鑑みなされ
たもので、その目的は、基板の設計段階で不要放射を生
じる恐れのあるグラウンドパターン及び電源パターンを
自動的に抽出して、設計者に対して修正を促すことを可
能とするプリント基板設計装置を提供する。また、他の
目的はプリント基板の不要放射を生じる恐れのあるグラ
ウンドパターン及び電源パターンを自動的に修正し設計
の効率化を可能とするプリント基板設計装置を提供する
ことである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a purpose of the present invention is to automatically extract a ground pattern and a power supply pattern which may cause unnecessary radiation in a board design stage, and To provide a printed circuit board design device capable of prompting the user to make corrections. Another object of the present invention is to provide a printed circuit board design apparatus which automatically corrects a ground pattern and a power supply pattern which may cause unnecessary radiation of the printed circuit board, thereby enabling design efficiency.
【0018】[0018]
【課題を解決するための手段】本発明に係るプリント基
板設計装置は、プリント基板に実装される部品を示す部
品情報及びこの部品間の接続に関する接続情報に応じて
回路を作成する回路図入力手段と、この回路図入力手段
により作成された回路図に基づいて前記プリント基板及
び回路の構成品に係る配置に関するレイアウトを行うレ
イアウト入力手段と、前記回路図入力手段並びに前記レ
イアウト入力手段へ与えるべき情報を入力するための入
力部と、前記回路図入力手段により作成された回路図情
報と、前記レイアウト入力手段により得られるレイアウ
ト情報とを、それぞれ表示する表示部と、前記プリント
基板において使用する周波数を入力する周波数入力部
と、前記レイアウト情報によるグラウンドパターンと電
源パターンの共振周波数と前記使用されるクロック周波
数と基づき不要放射を発生するグラウンドパターンと電
源パターンを検出する検出手段とを具備したことを特徴
とする。これにより、レイアウトの結果得られたレイア
ウト情報によるグラウンドパターンと電源パターンの共
振周波数と使用されるクロック周波数と基づき不要放射
を発生するグラウンドパターンと電源パターンの検出が
なされる。A printed circuit board designing apparatus according to the present invention is a circuit diagram input means for creating a circuit in accordance with component information indicating components mounted on a printed circuit board and connection information relating to connections between the components. Layout input means for laying out the layout of the printed circuit board and circuit components based on the circuit diagram created by the circuit diagram input means, and information to be given to the circuit diagram input means and the layout input means An input unit for inputting the information, a circuit diagram information created by the circuit diagram input unit, a display unit for displaying layout information obtained by the layout input unit, and a frequency used in the printed circuit board. A frequency input unit for inputting, and a resonance frequency of a ground pattern and a power supply pattern according to the layout information. Characterized by comprising a detecting means for detecting a ground pattern and a power pattern generated unwanted radiation based and clock frequency the use several. As a result, the ground pattern and the power supply pattern that generate unnecessary radiation are detected based on the resonance frequency of the ground pattern and the power supply pattern based on the layout information obtained as a result of the layout and the clock frequency used.
【0019】[0019]
【発明の実施の形態】以下添付図面を参照して本発明の
実施の形態に係るプリント基板設計装置を説明する。各
図において同一の構成要素には同一の符号を付し、重複
する説明を省略する。図1には、本発明のプリント基板
設計装置の第1の実施の形態の構成が示されている。プ
リント基板設計装置301は、CPUやメモリ(記憶媒
体305)などのコンピュータにより構成され、プログ
ラムによる回路図入力ツール302、レイアウト入力ツ
ール303、デザインルールチェックツール304、記
憶媒体305、演算を行う検出手段306を有し、さら
にプリント基板設計装置301には、入力部307、表
示部308が付設されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A printed circuit board designing apparatus according to an embodiment of the present invention will be described below with reference to the accompanying drawings. In each drawing, the same components are denoted by the same reference numerals, and redundant description will be omitted. FIG. 1 shows a configuration of a first embodiment of a printed circuit board designing apparatus according to the present invention. The printed circuit board design apparatus 301 is configured by a computer such as a CPU and a memory (storage medium 305), and includes a circuit diagram input tool 302, a layout input tool 303, a design rule check tool 304, a storage medium 305, and a detection unit for performing calculations by a program. The printed circuit board design apparatus 301 further includes an input unit 307 and a display unit 308.
【0020】上記の回路図入力ツール302は、入力部
307から入力された部品と、その部品間の接続に関す
る情報に基づき回路図を作成するものであり、この作成
に必要な情報と作成された回路図に係る情報は、記憶媒
体305の回路接続情報ファイル351に記憶される。
レイアウト入力ツール303は、回路図入力ツール30
2により作成された回路図に基づいて部品、配線、ビア
ホールの配置に関するレイアウトを行うものであり、得
られたパターンレイアウト情報は、記憶媒体305のパ
ターンレイアウト情報ファイル352に記憶される。ま
た、デザインルールチェックツール304は、設計した
プリント基板が設計ルールを満足しているか否かを判断
するためのものであり、配線間距離や部品間距離などプ
リント基板上の物理的な位置関係が、予め定められた製
造可能な距離よりも近付き過ぎた場合に警告を発する。
記憶媒体305の各種情報ファイル353には、入力部
307から入力される設計するプリント基板に関するク
ロック周波数や誘電率εrや基板厚さなどの各種情報が
記憶される。The above-described circuit diagram input tool 302 is for creating a circuit diagram on the basis of components input from the input unit 307 and information on connections between the components. Information related to the circuit diagram is stored in the circuit connection information file 351 of the storage medium 305.
The layout input tool 303 is a circuit diagram input tool 30
2, the layout relating to the arrangement of components, wiring, and via holes is performed based on the circuit diagram created. The obtained pattern layout information is stored in the pattern layout information file 352 of the storage medium 305. The design rule check tool 304 is for determining whether or not the designed printed circuit board satisfies the design rule, and determines the physical positional relationship on the printed circuit board such as the wiring distance and the component distance. , A warning is issued when the distance is closer than a predetermined manufacturable distance.
In the various information files 353 of the storage medium 305, various information such as a clock frequency, a dielectric constant εr, and a substrate thickness which are input from the input unit 307 and are related to the printed circuit board to be designed are stored.
【0021】検出手段306には、共振周波数計算手段
361、高調波・相互変調波周波数計算手段362、不
要放射発生箇所抽出手段363が備えられている。上記
共振周波数計算手段361は、パターンレイアウト情報
からグラウンドパターンおよび電源パターンの共振周波
数を計算するものである。高調波・相互変調波周波数計
算手段362は、この設計において使用されるクロック
の高調波・相互変調波周波数を計算するものである。ま
た、不要放射発生箇所抽出手段363は、上記クロック
の高調波・相互変調波周波数と等しい共振周波数を有す
るグラウンドパターンおよび電源パターンを抽出するも
のである。The detection means 306 includes a resonance frequency calculation means 361, a harmonic / intermodulation wave frequency calculation means 362, and an unnecessary radiation generation point extraction means 363. The resonance frequency calculation means 361 calculates the resonance frequencies of the ground pattern and the power supply pattern from the pattern layout information. The harmonic / intermodulation wave frequency calculating means 362 calculates the harmonic / intermodulation wave frequency of the clock used in this design. In addition, the unnecessary radiation generation point extraction means 363 extracts a ground pattern and a power supply pattern having a resonance frequency equal to the harmonic / intermodulation wave frequency of the clock.
【0022】この第1の実施の形態に係るプリント基板
設計装置によるプリント基板の設計動作を、図2のフロ
ーチャートを用いて説明する。まず、基板設計者は、ス
テップ401にて、回路図入力ツール302並びに入力
部307、表示部308を使って、プリント基板上に配
置する部品名、端子名、部品と部品、端子と端子の接続
情報を入力する。次に、ステップ402にて、回路図入
力ツール302によって作成された回路接続図に基づい
て、レイアウト入力ツール303並びに入力部307、
表示部308を使って、IC、チップ部品、コネクタな
どの部品レイアウトを行う。その後、作成した部品配置
で不具合が生じるか否かを目視或いはデザインルールチ
ェックツール304を用いて検査し(ステップ40
9)、不具合が生じるか否かを判定する(ステップ40
3)。The operation of designing a printed circuit board by the printed circuit board designing apparatus according to the first embodiment will be described with reference to the flowchart of FIG. First, in step 401, the board designer uses the circuit diagram input tool 302, the input unit 307, and the display unit 308 to name components, names of terminals, components and components, and connections between terminals and terminals on the printed circuit board. Enter information. Next, in step 402, based on the circuit connection diagram created by the circuit diagram input tool 302, the layout input tool 303 and the input unit 307,
The display unit 308 is used to lay out components such as ICs, chip components, and connectors. Thereafter, it is visually inspected or checked using the design rule check tool 304 whether or not a defect occurs in the created component arrangement (step 40).
9), it is determined whether or not a problem occurs (step 40)
3).
【0023】ここで不具合が生じると判定した場合また
は判定された場合には、ステップ402に戻って部品の
再配置を行う。ステップ403の判定において、不具合
が生じないと判定した場合または判定された場合は、ス
テップ404にて、レイアウト入力ツール303並びに
入力部307、表示部308を使って、信号線、グラウ
ンド配線、ビアホールなどの配線レイアウトを行う。そ
の後、作成した配線レイアウトで不具合が生じるか否か
を目視あるいはデザインルールチェックツール304を
用いて検査し(ステップ410)、不具合が生じるか否
かを判定する(ステップ405)。ここにおいて、不具
合が生じると判断した場合または判定された場合は、ス
テップ405Aにて原因を分析して配線レイアウトの修
正にて対応可能な場合にはステップ404へ戻って配線
レイアウトを行う。また、ステップ405Aにて配線レ
イアウトの修正のみでは不具合が解決しないと判断され
ると、ステップ402に戻って再度部品の再配置を行
う。Here, when it is determined that a problem occurs, or when it is determined, the process returns to step 402 and the components are rearranged. In step 403, when it is determined that no trouble occurs or when it is determined, in step 404, a signal line, a ground line, a via hole, or the like is generated by using the layout input tool 303, the input unit 307, and the display unit 308. Wiring layout. Thereafter, whether or not a defect occurs in the created wiring layout is visually inspected or inspected using the design rule check tool 304 (step 410), and it is determined whether or not a defect occurs (step 405). Here, when it is determined that a problem occurs or when it is determined, the cause is analyzed in step 405A, and if correction of the wiring layout can be dealt with, the flow returns to step 404 to perform wiring layout. If it is determined in Step 405A that the problem cannot be solved only by correcting the wiring layout, the process returns to Step 402 and the components are rearranged again.
【0024】従来、上記ステップ410に相当する処理
においては、作成した部品配置で不具合が生じるか否か
を目視あるいはデザインルールチェックツール104を
用いて検査して、ステップ405の判定にて不具合が生
じるか否かを判定し、ステップ406の基板試作品によ
る評価へ進んでいたが、本発明のプリント基板設計装置
では、ステップ410において不要放射発生箇所の抽出
を行なっている。Conventionally, in the process corresponding to the above step 410, it is visually inspected or checked using the design rule check tool 104 to determine whether or not a defect occurs in the created component arrangement. Although it is determined whether or not the evaluation has been made, the evaluation has proceeded to the evaluation using the prototype substrate in step 406. However, in the printed circuit board design apparatus of the present invention, in step 410, the location where the unnecessary radiation is generated is extracted.
【0025】ステップ410において行われる不要放射
発生箇所の抽出処理は、図3のフローチャートにより示
されるサブルーチンの処理によりなされる。まず、不要
放射発生箇所抽出を行なうために、ステップ501にお
いて、基板設計者は抽出に必要な情報として、設計中の
基板において用いられるクロック周波数、設計中の基板
に使用されている誘電体の誘電率及び、各誘電体層の厚
さ等の情報を、入力部307から入力する。このとき入
力された情報は、各種入力情報ファイル353として記
憶媒体305に記憶される。続いて、ステップ502に
おいては、高調波・相互変調波周波数計算手段362に
よって、上記で既に入力されたクロック周波数に基づ
き、それらのクロック信号から発生する高調波及び相互
変調波の周波数が計算される。このとき、入力部307
から設計者が必要に応じて、計算する高調波・相互変調
波周波数の上限を指定できるようにしても良いし、ま
た、計算する高調波・相互変調波の次数を指定できるよ
うにしても良い。The extraction processing of the unnecessary radiation generation point performed in step 410 is performed by the processing of a subroutine shown by the flowchart of FIG. First, in order to extract an unnecessary radiation generation point, in step 501, the board designer inputs clock information used in the board under design, dielectric constant of the dielectric used in the board under design as information necessary for the extraction. Information such as the ratio and the thickness of each dielectric layer is input from the input unit 307. The information input at this time is stored in the storage medium 305 as various input information files 353. Subsequently, in step 502, the harmonic and intermodulation wave frequency calculation means 362 calculates the frequencies of the harmonics and intermodulation waves generated from the clock signals based on the clock frequencies already input above. . At this time, the input unit 307
From the above, the designer may be able to specify the upper limit of the harmonic / intermodulation wave frequency to be calculated, if necessary, or may be able to specify the order of the harmonic / intermodulation wave to be calculated. .
【0026】次にステップ503において、共振周波数
計算手段361は、既に入力されているレイアウトデー
タ、誘電率、各誘電体層の厚さの情報を用いて、基板中
の各グラウンドパターン及び電源パターンの共振周波数
の計算を行なう。Next, in step 503, the resonance frequency calculation means 361 uses the already input layout data, dielectric constant, and information on the thickness of each dielectric layer to input each ground pattern and power supply pattern in the substrate. Calculate the resonance frequency.
【0027】このステップ503の共振周波数の計算に
ついて詳細に説明する。図5のように、プリント基板中
に縦La、横Lbの長さを有するグラウンド(GND)
パターンがあるとする。この場合、このグラウンドパタ
ーンは、パターンの各辺の長さと実効波長の関係が、ニ
ァリーイコールの記号を「※」として、 La※λeff/2・・・(1) Lb※λeff/2・・・(2) の少なくとも一方のを満す場合に共振を生じる。The calculation of the resonance frequency in step 503 will be described in detail. As shown in FIG. 5, a ground (GND) having lengths La and Lb in a printed circuit board
Suppose there is a pattern. In this case, in this ground pattern, the relationship between the length of each side of the pattern and the effective wavelength is represented by La * λeff / 2... (1) Lb * λeff / 2. -Resonance occurs when at least one of (2) is satisfied.
【0028】ここで、λeffは基板上での実効波長を
表し、基板の誘電率及び、基板の厚さ等の条件で決定さ
れる。また、上式において「=(イコール)」ではなく
「※(ニァリーイコール)」を用いているのは、対象と
しているグラウンドパターンがビアホール等を介して他
層のパターンと接続されている場合、或いは、バイパス
コンデンサが挿入された場合等に、パターンの各辺の長
さと実効波長の関係に変化が生じることを考慮に入れた
ためである。以下、説明を簡単にするために「※(ニァ
リーイコール)」ではなく「=(イコール)」として説
明を行なう。Here, λeff represents the effective wavelength on the substrate and is determined by conditions such as the dielectric constant of the substrate and the thickness of the substrate. In the above equation, "* (nearly equal)" is used instead of "= (equal)" because the target ground pattern is connected to a pattern of another layer via a via hole or the like. Alternatively, this is because a change in the relationship between the length of each side of the pattern and the effective wavelength occurs when a bypass capacitor is inserted. Hereinafter, for the sake of simplicity, the description will be made with “= (equal)” instead of “* (nearly equal)”.
【0029】上式中の実効波長λeffは、実効誘電率
εeffを用いて、 λeff=(1/√(εeff))・λ =(1/√(εeff))・(c/f)・・・(3) なる式で表すことができる。ここで、cは光速、fは周
波数を表している。従って、(1)式から(3)式よ
り、図5に示したグラウンドパターンは、 fa=c/(2・La・√(εeff))・・・(4) fb=c/(2・Lb・√(εeff))・・・(5)The effective wavelength λeff in the above equation is obtained by using the effective dielectric constant εeff, λeff = (1 / √ (εeff)) · λ = (1 / √ (εeff)) · (c / f) (3) It can be represented by the following equation. Here, c represents the speed of light, and f represents the frequency. Therefore, from the expressions (1) to (3), the ground pattern shown in FIG. 5 is as follows: fa = c / (2 · La · √ (εeff)) (4) fb = c / (2 · Lb)・ √ (εeff)) ・ ・ ・ (5)
【0030】少なくとも一方のを満す場合に共振を生じ
る。ここで、当該パターンがfaで共振するか、fbで
共振するかは、当該パターンに対する給電点となる素
子、あるいは、パターンとの位置関係で決まるため、こ
こでは、パターンの共振周波数としてfa、fbの両方
が算出されることとする。Resonance occurs when at least one of them is satisfied. Here, whether the pattern resonates at fa or fb is determined by an element serving as a feeding point for the pattern or a positional relationship with the pattern. In this case, the resonance frequencies of the pattern are fa and fb. Are both calculated.
【0031】上記のようにしてステップ503において
グラウンドパターンおよび電源パターンの共振周波数が
計算されると、続いて、ステップ504においては、ス
テップ503の計算の結果、ステップ502で計算され
た高調波・相互変調波周波数の何れかと等しい周波数を
共振周波数として持つグラウンドパターン及び電源パタ
ーンが、不要放射発生箇所抽出手段363によって抽出
される。After the resonance frequencies of the ground pattern and the power supply pattern are calculated in step 503 as described above, subsequently, in step 504, as a result of the calculation in step 503, the harmonics / mutual power calculated in step 502 are calculated. A ground pattern and a power supply pattern having a frequency equal to any one of the modulation wave frequencies as the resonance frequency are extracted by the unnecessary radiation generation point extraction unit 363.
【0032】これにより、不要放射発生箇所が抽出され
た場合、デザインルールチェックのステップ409の場
合と同様に、部品レイアウト402または配線レイアウ
ト404を再度行うように促される。As a result, when an unnecessary radiation generating portion is extracted, the user is prompted to perform the component layout 402 or the wiring layout 404 again, as in the case of the step 409 of the design rule check.
【0033】ステップ410における不要放射発生箇所
抽出で、不要放射発生箇所が抽出されなくなると、これ
は、不要輻射が無くなったということであり、電気特性
を評価する際に発生する不具合のうち、不要輻射に対す
るチェックを終えたことになる。そこで、ステップ40
5からステップ406へ進み、基板試作を行って評価を
実行する。尚、不要放射発生箇所推定を行うタイミング
(とき)は、配線レイアウトが一通り終了した後でも、
配線レイアウトの途中でも良く、設計者がチェックした
いタイミングで行うことができる。If the unnecessary radiation generation location is not extracted in the extraction of the unnecessary radiation generation location in step 410, this means that the unnecessary radiation has disappeared, which is one of the problems that occur when evaluating the electrical characteristics. You have finished checking for radiation. Therefore, step 40
From 5, the process proceeds to step 406, where a prototype of the substrate is performed and the evaluation is performed. In addition, the timing (time) for estimating the position of occurrence of the unnecessary radiation is set even after the wiring layout is completed.
This may be performed during the wiring layout, and can be performed at a timing desired by the designer.
【0034】以降、ステップ407においては、試作し
た基板の性能評価を行う。評価結果から所望の仕様を満
足していないと判断された場合は、不具合部分の対策を
施すことになる。この不具合部分に対する対策を施すに
あたり、対策のためには配線レイアウトの修正のみで良
いか部品配置をも修正する必要があるかの判断を行い
(407A)、ここで、部品配置も修正する必要がある
と判断された場合は、ステップ402に戻って再度部品
の配置を行う。また、配線レイアウトの修正のみが必要
と判断された場合は、ステップ404に戻り配線レイア
ウトの再配置を行うことになる。一方、ステップ407
において合格と判断された場合には、プリント基板の製
造(量産)へと進む(ステップ408)。Thereafter, in step 407, the performance of the prototype substrate is evaluated. If it is determined from the evaluation result that the desired specification is not satisfied, measures for the defective portion will be taken. In taking measures against this defective part, it is determined whether only the wiring layout needs to be modified or the component arrangement needs to be modified (407A). Here, the component arrangement also needs to be modified. If it is determined that there is, the process returns to step 402 and the components are arranged again. If it is determined that only the wiring layout needs to be corrected, the process returns to step 404 to rearrange the wiring layout. On the other hand, step 407
If it is determined to pass, the process proceeds to manufacturing (mass production) of a printed circuit board (step 408).
【0035】図6は本発明のプリント基板設計装置の第
2の実施の形態を説明するための図である。このプリン
ト基板設計装置は、図1に示した本発明の第1の実施の
形態に係るプリント基板設計装置において、例えば電磁
界シミュレータ等により構成される電磁界解析手段36
4を追加した構成となっている。FIG. 6 is a view for explaining a second embodiment of the printed circuit board designing apparatus according to the present invention. This printed circuit board designing apparatus is the same as the printed circuit board designing apparatus according to the first embodiment of the present invention shown in FIG.
4 is added.
【0036】本実施の形態において追加した電磁界解析
手段364は、設計中のプリント基板中のグラウンドパ
ターン及び電源パターンの形状が複雑で、例えば、他層
のパターンと接続されたビアホールを有する構成、或い
は、バイパスコンデンサを有する構成の場合に用いる。
つまり、レイアウト入力ツール302によって入力され
た基板の形状情報のみからでは簡易的にその共振周波数
を求めることが困難である場合に、電磁界解析手段36
4を用いて電磁界解析を実行することによりその共振周
波数を求めることが可能である。The electromagnetic field analysis means 364 added in the present embodiment has a complicated structure of a ground pattern and a power supply pattern in a printed circuit board under design, for example, a structure having a via hole connected to a pattern of another layer. Alternatively, it is used in a configuration having a bypass capacitor.
In other words, when it is difficult to simply obtain the resonance frequency from only the board shape information input by the layout input tool 302, the electromagnetic field analyzing unit 36
The resonance frequency can be obtained by performing the electromagnetic field analysis using No. 4.
【0037】この第2の実施の形態例は、グラウンドパ
ターン・電源パターン共振周波数計算のステップ503
(図3)を行なう手段として、電磁界解析手段364を
併用可能としたものであり、フ口一チャートにおいて
は、第1の実施の形態と同様である。In the second embodiment, the step 503 of calculating the resonance frequency of the ground pattern and the power supply pattern is performed.
As a means for performing (FIG. 3), an electromagnetic field analysis means 364 can be used together, and the flowchart is the same as that of the first embodiment.
【0038】図7は、本発明のプリント基板設計装置の
第3の実施の形態を説明するための図である。この装置
は、図1に示した本発明の第1の実施の形態に係るプリ
ント基板設計装置において、検出部306に不要放射発
生パターン修正部365を追加した構成となっている。FIG. 7 is a view for explaining a printed circuit board designing apparatus according to a third embodiment of the present invention. This apparatus has a configuration in which an unnecessary radiation generation pattern correction section 365 is added to the detection section 306 in the printed circuit board design apparatus according to the first embodiment of the present invention shown in FIG.
【0039】本実施の形態において追加した不要放射発
生パターン修正部365は、不要放射発生箇所抽出のス
テップ504(図3)において、不要放射発生箇所とし
て抽出されたパターンに対して修正を行なうものであ
る。不要放射は前述の通り、パターンの形状で決まるグ
ラウンドパターン・電源パターンの共振周波数がクロッ
クの高調波・相互変調波周波数と一致した際に生じるも
のである。このため、例えば、クロックの高調波・相互
変調波周波数に共振を生じさせているパターン形状を変
更し、その共振周波数を少しずらすことにより、不要放
射を抑圧する。The unnecessary radiation generation pattern correction unit 365 added in the present embodiment corrects the pattern extracted as the unnecessary radiation generation point in the step 504 (FIG. 3) of the unnecessary radiation generation point extraction. is there. As described above, the unnecessary radiation is generated when the resonance frequency of the ground pattern / power supply pattern determined by the shape of the pattern matches the frequency of the harmonic / intermodulation wave of the clock. For this reason, for example, unnecessary radiation is suppressed by changing the pattern shape causing resonance at the harmonic and intermodulation wave frequencies of the clock and slightly shifting the resonance frequency.
【0040】不要放射パターン修正部365は、上記の
如き手法による修正を自動的に行なうものとしても良い
し、或いは、形状をどのように変更するかの例を設計者
に示し、設計者の指示に従って最終決定を行うようにす
るなど対話的に行なうものとしてもよい。The unnecessary radiation pattern correction unit 365 may automatically perform the correction according to the above-described method, or may show an example of how to change the shape to the designer, and instruct the designer. May be made interactively, for example, by making a final decision according to the following.
【0041】この実施の形態では、ステップ410にお
いて行われる不要放射発生箇所の抽出処理は、図3のフ
ローチャートにより示されるサブルーチンの処理に更に
図4に示すフローチャートにより示されるサブルーチン
の処理を追加した処理によってなされる。まず、図3の
処理は既に説明した通りに行われ、不要放射発生パター
ンとして抽出されたパターンは、表示部308に不要放
射発生パターンとして表示される(ステップ505(図
3))。続いて、設計者は抽出されたパターンに対して
自動修正を行なうか否かを決定する(ステップ50
6)。このステップ506において手動を選択した場合
には、手動修正(ステップ511)以降へ進む。In this embodiment, the extraction process of the unnecessary radiation generation portion performed in step 410 is a process in which the process of the subroutine shown by the flowchart of FIG. 4 is further added to the process of the subroutine shown by the flowchart of FIG. Done by First, the processing of FIG. 3 is performed as described above, and the pattern extracted as the unnecessary radiation generation pattern is displayed on the display unit 308 as the unnecessary radiation generation pattern (step 505 (FIG. 3)). Subsequently, the designer determines whether to perform automatic correction on the extracted pattern (step 50).
6). If manual is selected in step 506, the process proceeds to manual correction (step 511).
【0042】一方ステップ506において自動を選択し
た場合には、パターン自動修正(ステップ507)へと
進む。本ステップにおいては、不要放射パターン修正部
365が、抽出されたパターン中のクロックの高調波・
相互変調波周波数で共振を生じる長さを有する部分に対
して、クロックの高調波・相互変調波周波数で共振を生
じない長さとなるように自動的にパターンの修正を行な
う(ステップ507)。続いて、修正された結果が、表
示部308上に表示される(ステップ508)。次に、
設計者は表示されたパターンを表示部308において確
認し、表示された通りに修正を行なって良いかどうかの
判断を行なう(ステップ509)。ここで、表示内容が
適切と判断した場合には、パターンの抽出/修正を実行
させて抽出/修正処理完了となり(ステップ513)、
図3における評価のステップ406以降の工程へと進
む。On the other hand, if "auto" is selected in step 506, the flow advances to automatic pattern correction (step 507). In this step, the unnecessary radiation pattern correction unit 365 determines the harmonics of the clock in the extracted pattern.
The pattern having a length that causes resonance at the intermodulation wave frequency is automatically corrected so as to have a length that does not cause resonance at the harmonic / intermodulation wave frequency of the clock (step 507). Subsequently, the corrected result is displayed on the display unit 308 (step 508). next,
The designer checks the displayed pattern on the display unit 308, and determines whether the correction can be performed as displayed (step 509). If it is determined that the display content is appropriate, the extraction / correction of the pattern is executed to complete the extraction / correction processing (step 513).
The process proceeds to the step after the evaluation step 406 in FIG.
【0043】一方、ステップ509において修正された
パターンが不適切と判断された場合には、ステップ51
0へ進む。このステップ510においては、不適切と判
断されたパターンに対して、再び、自動修正を行なう
か、或いは、手動で修正を行なうかの選択を行なう。On the other hand, if it is determined in step 509 that the corrected pattern is inappropriate, step 51
Go to 0. At step 510, a selection is made again as to whether to automatically correct the pattern determined to be inappropriate or to manually correct the pattern.
【0044】ステップ510において、自動を選択した
場合には、ステップ507〜5O9の処理を繰り返す。
ステップ510において、手動を選択した場合にはステ
ップ511へ進み、手動による修正を行なう。ステップ
511の手動修正においては、レイアウト入力ツール3
03と入力部307及び表示部308を用い、設計者が
自らが、パターンの修正を行なう。手動修正(ステップ
511)は、全ての不要放射発生パターンに対する修正
が完了するまで繰り返され、全修正が終了すると、パタ
ーン抽出/修正処理完了(ステップ513)となり、図
3における評価のステップ406以降の工程へと進む。
このように、本実施の形態により適切な修正が可能とな
る。If automatic is selected in step 510, the processing of steps 507 to 509 is repeated.
If manual is selected in step 510, the flow advances to step 511 to perform manual correction. In the manual correction in step 511, the layout input tool 3
03, the input unit 307, and the display unit 308, the designer himself corrects the pattern. The manual correction (step 511) is repeated until the correction for all the unnecessary radiation generation patterns is completed, and when all the corrections are completed, the pattern extraction / correction processing is completed (step 513), and the steps after the evaluation step 406 in FIG. Proceed to process.
As described above, the present embodiment enables appropriate modification.
【0045】図8に第4の実施の形態を示す。この実施
の形態では、図3の実施の形態に係るプリント基板設計
装置において、グラウンドパターン・電源パターンの共
振周波数を得るために共振周波数計算手段361と、電
磁界解析手段365の両方を備えるようにしたものであ
る。FIG. 8 shows a fourth embodiment. In this embodiment, the printed circuit board designing apparatus according to the embodiment of FIG. 3 is provided with both a resonance frequency calculation unit 361 and an electromagnetic field analysis unit 365 in order to obtain the resonance frequency of the ground pattern / power supply pattern. It was done.
【0046】この第4の実施の形態では、第2の実施の
形態と同様に電磁界解析手段364を、設計中のプリン
ト基板中のグラウンドパターン及び電源パターンの形状
が複雑で、例えば、他層のパターンと接続されたビアホ
ールを有する構成、或いは、バイパスコンデンサを有す
る構成の場合に用いる。つまり、レイアウト入力ツール
302によって入力された基板の形状情報のみからでは
簡易的にその共振周波数を求めることが困難である場合
に、電磁界解析手段364を用いて電磁界解析を実行す
ることによりその共振周波数を求めることが可能であ
る。In the fourth embodiment, similarly to the second embodiment, the electromagnetic field analyzing means 364 is formed by changing the shape of the ground pattern and the power supply pattern in the printed circuit board being designed. This is used in a configuration having a via hole connected to the above pattern or a configuration having a bypass capacitor. In other words, when it is difficult to easily obtain the resonance frequency from only the shape information of the board input by the layout input tool 302, the electromagnetic field analysis is performed by using the electromagnetic field analysis unit 364 to obtain the resonance frequency. It is possible to determine the resonance frequency.
【0047】図9に第5の実施の形態を示す。この実施
の形態では、図1の実施の形態に係るプリント基板設計
装置において、グラウンドパターン・電源パターンの共
振周波数を得るために共振周波数計算手段361に代え
て、電磁界解析手段365を備えるようにしたものであ
る。FIG. 9 shows a fifth embodiment. In this embodiment, the printed circuit board designing apparatus according to the embodiment of FIG. 1 is provided with an electromagnetic field analyzing unit 365 instead of the resonance frequency calculating unit 361 in order to obtain the resonance frequency of the ground pattern / power supply pattern. It was done.
【0048】この第5の実施の形態では、電磁界解析手
段365を用いて、レイアウト入力ツール302によっ
て入力された基板の形状情報のみから簡易的にその共振
周波数を求めることが可能である場合も困難である場合
も含めて、共振周波数を求めるので、共振周波数計算手
段361と電磁界解析手段365の双方を備える場合に
比べて構成を簡素化できる。In the fifth embodiment, the resonance frequency can be easily obtained by using the electromagnetic field analysis means 365 only from the board shape information input by the layout input tool 302. Since the resonance frequency is obtained including the case where it is difficult, the configuration can be simplified as compared with the case where both the resonance frequency calculation unit 361 and the electromagnetic field analysis unit 365 are provided.
【0049】図10に第6の実施の形態を示す。この実
施の形態では、図9に示した第5の実施の形態に係るプ
リント基板設計装置において、不要放射発生パターン修
正部365を備えるようにしたものである。FIG. 10 shows a sixth embodiment. In this embodiment, the unnecessary radiation generation pattern correction unit 365 is provided in the printed circuit board designing apparatus according to the fifth embodiment shown in FIG.
【0050】この第6の実施の形態では、不要放射発生
パターン修正部365により自動的に或いは手動によっ
て不要放射発生パターン修正を行ってプリント基板設計
の効率化を図ることが可能となる。In the sixth embodiment, the unnecessary radiation generation pattern correction unit 365 automatically or manually corrects the unnecessary radiation generation pattern to improve the efficiency of printed circuit board design.
【0051】[0051]
【発明の効果】以上説明したように本発明によれば、プ
リント基板に実装される部品を示す部品情報及びこの部
品間の接続に関する接続情報に応じて回路を作成する回
路図入力手段と、この回路図入力手段により作成された
回路図に基づいて前記プリント基板及び回路の構成品に
係る配置に関するレイアウトを行うレイアウト入力手段
と、前記回路図入力手段並びに前記レイアウト入力手段
へ与えるべき情報を入力するための入力部と、前記回路
図入力手段により作成された回路図情報と、前記レイア
ウト入力手段により得られるレイアウト情報とを、それ
ぞれ表示する表示部と、前記プリント基板において使用
する周波数を入力する周波数入力部と、前記レイアウト
情報によるグラウンドパターンと電源パターンの共振周
波数と前記使用されるクロック周波数と基づき不要放射
を発生するグラウンドパターンと電源パターンを検出す
る検出手段とを具備したので、レイアウトの結果得られ
たレイアウト情報によるグラウンドパターンと電源パタ
ーンの共振周波数と使用されるクロック周波数と基づき
不要放射を発生するグラウンドパターンと電源パターン
の検出がなされ、設計者に対して修正を促すことを可能
とする。As described above, according to the present invention, circuit diagram input means for creating a circuit in accordance with component information indicating components mounted on a printed circuit board and connection information relating to connections between the components, Layout input means for laying out the layout of the printed circuit board and circuit components based on the circuit diagram created by the circuit diagram input means, and information to be given to the circuit diagram input means and the layout input means. An input unit for displaying the circuit diagram information generated by the circuit diagram input unit and the layout information obtained by the layout input unit, and a frequency for inputting a frequency used in the printed circuit board. An input unit, a resonance frequency of a ground pattern and a power supply pattern according to the layout information, and And a detecting means for detecting a power supply pattern and a ground pattern that generates unnecessary radiation based on the clock frequency, so that the resonance frequency of the ground pattern and the power supply pattern based on the layout information obtained as a result of the layout, and the clock frequency to be used. Based on this, a ground pattern and a power supply pattern that generate unnecessary radiation are detected, and it is possible to prompt a designer to make correction.
【図1】本発明の第1の実施の形態に係るプリント基板
設計装置の構成図。FIG. 1 is a configuration diagram of a printed circuit board design apparatus according to a first embodiment of the present invention.
【図2】本発明の第1の実施の形態に係るプリント基板
設計装置の動作を説明するためのフローチャート。FIG. 2 is a flowchart for explaining the operation of the printed circuit board design apparatus according to the first embodiment of the present invention.
【図3】図2のフローチャートの要部のサブルーチンの
フローチャート。FIG. 3 is a flowchart of a subroutine of a main part of the flowchart of FIG. 2;
【図4】本発明の第3の実施の形態に係るプリント基板
設計装置の動作を説明するためのフローチャート。FIG. 4 is a flowchart for explaining the operation of the printed circuit board design apparatus according to the third embodiment of the present invention.
【図5】本発明の各実施の形態に係るプリント基板設計
装置における、基板中の各グラウンドパターン及び電源
パターンの共振周波数の計算を説明するための図。FIG. 5 is a diagram for explaining the calculation of the resonance frequency of each ground pattern and power supply pattern in the board in the printed circuit board designing apparatus according to each embodiment of the present invention.
【図6】本発明の第2の実施の形態に係るプリント基板
設計装置の構成図。FIG. 6 is a configuration diagram of a printed circuit board design apparatus according to a second embodiment of the present invention.
【図7】本発明の第3の実施の形態に係るプリント基板
設計装置の構成図。FIG. 7 is a configuration diagram of a printed circuit board design apparatus according to a third embodiment of the present invention.
【図8】本発明の第4の実施の形態に係るプリント基板
設計装置の構成図。FIG. 8 is a configuration diagram of a printed circuit board design apparatus according to a fourth embodiment of the present invention.
【図9】本発明の第5の実施の形態に係るプリント基板
設計装置の構成図。FIG. 9 is a configuration diagram of a printed circuit board design apparatus according to a fifth embodiment of the present invention.
【図10】本発明の第6の実施の形態に係るプリント基
板設計装置の構成図。FIG. 10 is a configuration diagram of a printed circuit board design apparatus according to a sixth embodiment of the present invention.
【図11】従来のプリント基板設計装置の基本構成を示
した図。FIG. 11 is a diagram showing a basic configuration of a conventional printed circuit board design device.
【図12】従来のプリント基板開発の流れを示したフロ
ーチャート。FIG. 12 is a flowchart showing a flow of conventional printed circuit board development.
301 プリント基板設計装置 302 回
路図入力ツール 303 レイアウト入力ツール 304 デ
ザイン入力ツール 305 記憶媒体 306 検
出手段 307 入力部 308 表
示部 351 回路接続情報ファイル 352 パターンレイアウト情報ファイル 353 各種入力情報ファイル 361 共振周波数計算手段 362 高調波・相互変調波周波数計算手段 363 不要放射発生箇所抽出手段 364 電磁界解析手段 365 不要放射発生パターン修正部301 Printed circuit board design apparatus 302 Circuit diagram input tool 303 Layout input tool 304 Design input tool 305 Storage medium 306 Detecting means 307 Input section 308 Display section 351 Circuit connection information file 352 Pattern layout information file 353 Various input information files 361 Resonance frequency calculating means 362 Harmonic / intermodulation wave frequency calculation means 363 Unnecessary radiation generation point extraction means 364 Electromagnetic field analysis means 365 Unwanted radiation generation pattern correction unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 天野 隆 東京都日野市旭が丘3丁目1番地の1 株 式会社東芝日野工場内 Fターム(参考) 5B046 AA08 BA05 JA10 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Takashi Amano F-term (reference) in 3-1, 1-1 Asahigaoka, Hino-shi, Tokyo, Toshiba Hino Factory 5B046 AA08 BA05 JA10
Claims (6)
品情報及びこの部品間の接続に関する接続情報に応じて
回路を作成する回路図入力手段と、 この回路図入力手段により作成された回路図に基づいて
前記プリント基板及び回路の構成品に係る配置に関する
レイアウトを行うレイアウト入力手段と、 前記回路図入力手段並びに前記レイアウト入力手段へ与
えるべき情報を入力するための入力部と、 前記回路図入力手段により作成された回路図情報と、前
記レイアウト入力手段により得られるレイアウト情報と
を、それぞれ表示する表示部と、 前記プリント基板において使用する周波数を入力する周
波数入力部と、 前記レイアウト情報によるグラウンドパターンと電源パ
ターンの共振周波数と前記使用されるクロック周波数と
基づき不要放射を発生するグラウンドパターンと電源パ
ターンを検出する検出手段とを具備したことを特徴とす
るプリント基板設計装置。1. A circuit diagram input means for creating a circuit in accordance with component information indicating components mounted on a printed circuit board and connection information on connections between the components, and a circuit diagram created by the circuit diagram input means. A layout input unit for performing a layout relating to the arrangement of the printed circuit board and circuit components based on the circuit diagram input unit; an input unit for inputting information to be provided to the layout input unit; and the circuit diagram input unit. A display unit for displaying the circuit diagram information created by the above and the layout information obtained by the layout input unit, a frequency input unit for inputting a frequency used in the printed circuit board, and a ground pattern based on the layout information. Unnecessary release based on the resonance frequency of the power supply pattern and the clock frequency used Printed circuit board design apparatus being characterized in that comprises a detection means for detecting a ground pattern and a power pattern for generating.
ターンの共振周波数を算出する共振周波数算出手段と、 使用するクロック周波数からその高調波及び相互変調波
の周波数を計算する周波数計算手段と、 前記共振周波数算出手段により得られる共振周波数が前
記周波数計算手段により得られる高調波と相互変調波と
の周波数と一致するグラウンド及び電源パターンを抽出
する不要放射発生箇所抽出手段とを具備することを特徴
とする請求項1に記載のプリント基板設計装置。2. A detecting means comprising: a resonance frequency calculating means for calculating a resonance frequency of a ground pattern and a power supply pattern based on layout information; and a frequency calculating means for calculating a frequency of a harmonic and an intermodulation wave from a clock frequency to be used. And unnecessary radiation generation point extraction means for extracting a ground and power supply pattern whose resonance frequency obtained by the resonance frequency calculation means matches the frequency of the harmonic and intermodulation waves obtained by the frequency calculation means. The printed circuit board design apparatus according to claim 1, wherein:
手段を具備することを特徴とする請求項1または2に記
載のプリント基板設計装置。3. The printed circuit board designing apparatus according to claim 1, further comprising a display unit for displaying a detection result by the detection unit.
生するグラウンドパターンと電源パターンに変更を加え
て共振周波数を遷移させる不要放射パターン修正手段を
具備することを特徴とする請求項1乃至3のいずれか1
項に記載のプリント基板設計装置。4. An unnecessary radiation pattern correcting means for changing a resonance frequency by changing a ground pattern and a power supply pattern which generate unnecessary radiation detected by the detecting means. Any one
A printed circuit board design apparatus according to the item.
ウンドパターン及び電源パターンの共振周波数を求める
電磁界解析手段を具備することを特徴とする請求項2に
記載のプリント基板設計装置。5. The printing method according to claim 2, wherein the detecting means includes an electromagnetic field analyzing means for obtaining a resonance frequency of a ground pattern and a power supply pattern for performing an electromagnetic field analysis based on the layout information. Board design equipment.
ウンドパターン及び電源パターンの共振周波数を求める
電磁界解析手段と、 使用するクロック周波数からその高調波及び相互変調波
の周波数を計算する周波数計算手段と、 前記共振周波数算出手段により得られる共振周波数が前
記周波数計算手段により得られる高調波と相互変調波と
の周波数と一致するグラウンド及び電源パターンを抽出
する不要放射発生箇所抽出手段とを具備することを特徴
とする請求項1に記載のプリント基板設計装置。6. A detecting means comprising: an electromagnetic field analyzing means for performing an electromagnetic field analysis based on layout information to obtain a resonance frequency of a ground pattern and a power supply pattern; and a harmonic and intermodulation wave based on a clock frequency to be used. Frequency calculating means for calculating a frequency; and an unnecessary radiation generating point for extracting a ground and a power supply pattern whose resonance frequency obtained by the resonance frequency calculating means matches the frequency of a harmonic and an intermodulation wave obtained by the frequency calculating means. 2. The printed circuit board designing apparatus according to claim 1, further comprising an extracting unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27145299A JP2001092874A (en) | 1999-09-24 | 1999-09-24 | Printed board designing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27145299A JP2001092874A (en) | 1999-09-24 | 1999-09-24 | Printed board designing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001092874A true JP2001092874A (en) | 2001-04-06 |
Family
ID=17500235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27145299A Withdrawn JP2001092874A (en) | 1999-09-24 | 1999-09-24 | Printed board designing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001092874A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006019196A1 (en) * | 2004-08-20 | 2006-02-23 | Nec Corporation | Electromagnetic disturbance reduction amount calculation method, electromagnetic disturbance reduction amount calculation device, calculation program, and electronic circuit |
JP2007219667A (en) * | 2006-02-14 | 2007-08-30 | Nec Corp | Resonance frequency calculation unit and resonance frequency calculation method |
JP2007293725A (en) * | 2006-04-26 | 2007-11-08 | Nec Corp | Resonance frequency calculation device and resonance frequency calculation method |
JP2009099718A (en) * | 2007-10-16 | 2009-05-07 | Nec Electronics Corp | Semiconductor integrated circuit device |
JP2010177523A (en) * | 2009-01-30 | 2010-08-12 | Nec Toppan Circuit Solutions Inc | Design support device of printed circuit board |
-
1999
- 1999-09-24 JP JP27145299A patent/JP2001092874A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006019196A1 (en) * | 2004-08-20 | 2006-02-23 | Nec Corporation | Electromagnetic disturbance reduction amount calculation method, electromagnetic disturbance reduction amount calculation device, calculation program, and electronic circuit |
US7953566B2 (en) | 2004-08-20 | 2011-05-31 | Nec Corporation | Electromagnetic interference reduction calculation method, device, and program, and its electronic circuit |
JP2007219667A (en) * | 2006-02-14 | 2007-08-30 | Nec Corp | Resonance frequency calculation unit and resonance frequency calculation method |
JP2007293725A (en) * | 2006-04-26 | 2007-11-08 | Nec Corp | Resonance frequency calculation device and resonance frequency calculation method |
JP2009099718A (en) * | 2007-10-16 | 2009-05-07 | Nec Electronics Corp | Semiconductor integrated circuit device |
JP2010177523A (en) * | 2009-01-30 | 2010-08-12 | Nec Toppan Circuit Solutions Inc | Design support device of printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111278227B (en) | Layout and wiring method for PCB Layout of SMT32 system mainboard | |
CN101533426B (en) | Power supply noise analysis method, system and program for electronic circuit board | |
US6598208B2 (en) | Design and assisting system and method using electromagnetic position | |
US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
US9147034B1 (en) | Circuit layout verification method | |
US7975251B2 (en) | Method, recording medium, and design support system for designing an electronics device | |
JP2007286691A (en) | Integrated circuit designing device | |
CN101782931B (en) | Method and system for processing restricted area of circuit board wiring | |
JP2005107870A (en) | Analysis model creation device | |
JP2001092874A (en) | Printed board designing device | |
CN100361122C (en) | An automatic design method for switching PCBs for ICT testing | |
JP7506115B2 (en) | Circuit board analysis device and analysis method | |
US20050283746A1 (en) | System and method for calculating trace lengths of a PCB layout | |
CN101303703B (en) | System and method for forming threading through hole | |
JP4283647B2 (en) | Layout check system | |
TW200538919A (en) | System and method for checking split plane of motherboard layout | |
JP4614094B2 (en) | Resonance frequency calculation device and resonance frequency calculation method | |
CN114254583A (en) | Method, device, equipment and storage medium for checking pin connection of device | |
JP2001067390A (en) | Design device for printed circuit board | |
JP2002064279A (en) | Method for verifying and designing multilayered circuit board, device for inspecting the same and designing multilayered circuit board and recording medium | |
JPH1166125A (en) | Emi designing and evaluating method for electronic equipment | |
JP2001067389A (en) | Design device for printed circuit board | |
TWI857688B (en) | A method and system for automatically checking circuit layout of printed circuit board | |
Ding et al. | Comprehensive Measurement and Cross-Sectional Study of Decoupling Capacitor Interconnect Inductance | |
US8204722B2 (en) | Simulation apparatus, simulation method, and simulation program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |