JP2001092426A

JP2001092426A - 表示装置

Info

Publication number: JP2001092426A
Application number: JP2000213575A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山; Hirokazu Yamagata; 裕和山形
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-07-21
Filing date: 2000-07-14
Publication date: 2001-04-06

Abstract

(57)【要約】【課題】直視型の画素ピッチが２０μｍ以下と小さい
表示装置において、ディスクリネーションもチラツキも
みられない良好なコントラストの明るい表示を得る。【解決手段】フレーム反転駆動法によって駆動し、か
つ垂直フレーム周波数を１２０Ｈｚ以上とし、各画素が
ＴＦＴ基板側に設けたカラーフィルターのＲ、Ｇ、Ｂの
うちの１つに対応するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶等の表示媒体
を用い、マトリクス状に画素が配置された表示装置に好
適な駆動方法に関する。また、前記駆動方法を用いて表
示を行う表示装置に関する。特に直視型のアクティブマ
トリクス型液晶パネル（液晶パネル）に関する。

【０００２】

【従来の技術】近年、絶縁性基板上に半導体薄膜を形成
した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を
作製する技術が急速に発達している。その理由は、液晶
パネル（代表的には、アクティブマトリクス型液晶パネ
ル）の需要が高まってきたことによる。

【０００３】アクティブマトリクス型液晶パネルは、マ
トリクス状に配置された数十〜数百万個もの画素に出入
りする電荷を画素のスイッチング素子により制御して画
像を表示するものである。

【０００４】なお、本明細書中における画素とは、スイ
ッチング素子と、前記スイッチング素子に接続された画
素電極と、液晶と、前記液晶を介して画素電極に対向し
て設けられた対向電極とで主に構成されている素子を指
している。

【０００５】以下に図１９を用いて、アクティブマトリ
クス型液晶パネルの表示動作の代表的な例を簡略に説明
する。

【０００６】ソース信号線駆動回路１０３とソース信号
線Ｓ１〜Ｓ６とが接続されている。またゲート信号線駆
動回路１０４とゲート信号線Ｇ１〜Ｇ５とが接続されて
いる。そしてソース信号線Ｓ１〜Ｓ６とゲート信号線Ｇ
１〜Ｇ５とで囲まれている部分に画素１０６が複数設け
られている。画素１０６にはスイッチング素子１０１と
画素電極１０２とが設けられている。なおソース信号線
とゲート信号線の数はこの値に限定されない（図１９
（Ａ））。なお図１９（Ｂ）は画素部１０５が有する複
数の画素１０６の位置を示す図（表示パターン）であ
る。

【０００７】ソース信号線駆動回路１０３内のシフトレ
ジスタ回路等（図示しない）からの信号に従って、ソー
ス信号線Ｓ１に映像信号が印加される。またゲート信号
線駆動回路１０４からゲート信号線Ｇ１に選択信号が印
加され、ゲート信号線Ｇ１とソース信号線Ｓ１とが交差
している部分の画素（１、１）のスイッチング素子をオ
ン状態にする。そしてソース信号線Ｓ１の映像信号が画
素（１、１）の画素電極に印加される。この印加された
映像信号の電位により液晶を駆動し、透過光量を制御し
て、画素（１、１）に画像の一部（画素（１、１）に相
当する画像）が表示される。

【０００８】次に、画素（１、１）に画像が表示された
状態を保持容量（図示せず）等で保持したまま、次の瞬
間には、ソース信号線駆動回路内１０３のシフトレジス
タ回路等（図示しない）からの信号に従って、ソース信
号線Ｓ２に映像信号が入力される。ゲート信号線駆動回
路１０４からゲート信号線Ｇ１に選択信号が印加された
ままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが
交差している部分の画素（１、２）のスイッチング素子
をオン状態にする。そしてソース信号線Ｓ２の映像信号
の電位が画素（１、２）の画素電極に印加される。この
印加された映像信号の電位により液晶を駆動し、透過光
量を制御して、画素（１、１）と同様に、画素（１、
２）に画像の一部（画素（１、２）に相当する画像）が
表示される。

【０００９】このような表示動作を順次行い、ゲート信
号線Ｇ１に接続されている画素（１、１）（１、２）
（１、３）（１、４）（１、５）（１、６）に画像の一
部を次々と表示する。この間、ゲート信号線Ｇ１には選
択信号が印加され続けている。

【００１０】ゲート信号線Ｇ１に接続されている画素の
全てに映像信号が印加されると、ゲート信号線Ｇ１には
選択信号が印加されなくなり、引き続いて、ゲート信号
線Ｇ２にのみ選択信号が印加される。そしてゲート信号
線Ｇ２に接続されている画素（２、１）（２、２）
（２、３）（２、４）（２、５）（２、６）に画像の一
部を次々と表示する。この間、ゲート信号線Ｇ２には選
択信号が印加され続けている。このような表示動作を全
てのゲート信号線において行うことにより、表示領域に
一画面（フレーム）を表示する。この期間を１フレーム
期間と呼ぶ。（図１９（Ｂ））

【００１１】最後に映像信号が印加される画素（４、
６）に画像の一部が表示されるまで、他の全ての画素は
画像が表示された状態を保持容量（図示せず）等で保持
している。

【００１２】これらの表示動作を順次繰り返すことによ
り、画素部１０５に画像を表示する。

【００１３】

【発明が解決しようとする課題】通常スイッチング素子
としてＴＦＴ等を用いた液晶パネルでは、液晶材料の劣
化を防ぐために、各画素へ印加する信号の電位の極性
を、共通電位を基準として反転（交流化駆動）させる。

【００１４】交流化駆動方法の1つにソースライン反転
駆動が挙げられる。図２０（Ａ）にソースライン反転駆
動における画素の極性パターンを示す。なお図２０に示
した極性パターンは、図１９（Ｂ）に示した表示パター
ンと対応している。

【００１５】なお、本明細書中の極性パターンを示した
図〔図２０、図２２、図２３〕では、共通電位を基準と
して、画素に印加される映像信号の電位が正である場合
は「＋」で図示し、負である場合は「−」で示してい
る。

【００１６】加えて、走査方式には、１画面（１フレー
ム）のゲート信号線を１つづつ飛び越すことで２回（２
フィールド）に分けて走査するインターレス走査と、ゲ
ート信号線を飛び越さずに順番に走査するノンインター
レス走査とがあるが、ここでは主にノンインターレス走
査を用いた例で説明する。

【００１７】図２０（Ａ）で示したように、ソースライ
ン反転駆動の特徴は、任意の１フレーム期間において、
同じソース信号線に接続されている全ての画素に同じ極
性の映像信号が印加されており、隣り合うソース信号線
に接続されている画素どうしで逆の極性の映像信号が印
加されていることである。そして次の１フレーム期間に
おいて、直前の１フレーム期間で表示された極性パター
ンと逆の極性の映像信号が各画素に印加されて極性パ
ターンが表示される。

【００１８】また、他の交流化駆動方法としてゲートラ
イン反転駆動が挙げられる。ゲートライン反転駆動の極
性パターンを図２０（Ｂ）に示す。

【００１９】図２０（Ｂ）で示したように、任意の１フ
レーム期間において、同じゲート信号線に接続されてい
る全ての画素に同じ極性の映像信号が印加されており、
隣り合うゲート信号線に接続されている画素どうしで逆
の極性の映像信号が印加されていることである。そして
次の１フレーム期間において、直前の１フレーム期間で
表示された極性パターンと逆の極性の映像信号が各画
素に印加されて極性パターンが表示される。

【００２０】即ち、上記従来のソースライン反転駆動方
法と同様に、２種類の極性パターン（極性パターンと
極性パターン）が繰り返し表示される駆動方法であっ
た。

【００２１】近年、液晶パネルは、その薄型、軽量化が
求められると同時に、高精細化、高画質化、及び高輝度
化も要求されている。

【００２２】液晶パネルの薄型、軽量化を図るために
は、液晶パネルの基板サイズの小型化が必要となる。基
板サイズを小さくして、なおかつ画質を落とさないため
には、必然的に画素ピッチを短くして画素部の面積を小
さくしなくてはならない。

【００２３】図２１に液晶パネルの画素の拡大図を示
す。ソース信号線１２ａと、ゲート信号線１２ｂと、半
導体層１３及びゲート信号線１２ｂの一部であるゲート
電極１４を有する画素ＴＦＴ（スイッチング素子）１５
と、画素電極１６とが、図２１に示すように設けられて
いる。そしてソース信号線１２ａと、ゲート信号線１２
ｂと、画素ＴＦＴ１５との上に、可視光を透過する必要
のない領域を覆ってブラックマトリクス１７が設けられ
ている。ブラックマトリクス（ＢＭ）とは、可視光を透
過させる必要のない配線（ソース信号線１２ａ、ゲート
信号線１２ｂ）または画素ＴＦＴ１５等の上方に設けら
れる遮光性を有する膜のことを指す。

【００２４】画素ピッチＬとは、画素１１を挟んで向か
い合っているソース信号線１２ａどうしの距離と、向か
い合っているゲート信号線１２ｂどうしの距離とで短い
方を指す。両方の信号線同志の距離が同じ場合はその距
離を画素ピッチＬとする。

【００２５】画素ピッチが短くなると、隣り合う画素の
有する画素電極１６どうしの距離が短くなってくる。そ
のためソースライン反転駆動及びゲートライン反転駆動
をした場合、逆の極性が印加された隣接画素間にディス
クリネーションラインと呼ばれる縞が発生し、表示画面
全体の明るさが低減される傾向があった。

【００２６】本明細書中では、正の極性の映像信号が印
加された画素と、負の極性の映像信号が印加された画素
との間で生じる電位差に起因する液晶の配向状態の乱れ
（ディスクリネーション）による表示不良（ノーマリホ
ワイトの場合は光のロス、ノーマリブラックの場合は光
漏れ）をディスクリネーションラインと呼んでいる。

【００２７】隣り合う画素間で生じる電位差は、図２２
（Ａ）に示す電気力線により生じる。図２２（Ａ）に
は、２つの隣り合う画素が有する画素電極Ａ、Ｂに印加
された紙面に垂直方向の有効電界（正または負）に対し
て、２つの画素電極Ａ、Ｂの間で生じる電気力線の状態
図の上面図を示し、図２２（Ｂ）には、その断面図を示
した。ただし、便宜上、図２２（Ａ）は、横方向に生じ
る画素電極Ａ、Ｂの間で生じる電気力線のみを示し、図
２２（Ｂ）は、垂直方向に配向制御されている液晶分子
が電界の印加に反応する直前の電気力線の状態図を示し
た。

【００２８】なお、図２０（Ａ）に対応するディスクリ
ネーションパターンを図２２（Ｃ）に示した。図２２
（Ｃ）には、ディスクリネーションラインが定位置に形
成され、画素に印加された映像信号の極性は異なってい
るものの、実質的にはディスクリネ─ションパターン
とディスクリネ─ションパターンは同一である。図２
２（Ｃ）に示したようなディスクリネーションライン
は、ゲートライン反転駆動においても見られる。ゲート
ライン反転駆動の場合ディスクリネーションラインは、
画素と画素の間をゲート信号線の方向と平行して現れ
る。

【００２９】加えて図示しないが他の交流化駆動方法と
して、画素に印加する映像信号の極性を、隣接する全て
の画素どうしで反転させる方法（ドット反転駆動）が提
案されている。ドット反転駆動は隣接画素と極性が異な
るため、隣接する画素との間で生じる電位差の影響が大
きく、特に画素ピッチが短くなるとディスクリネ─ショ
ンが表示に大きく影響する。

【００３０】画素ピッチが短くなればなるほど、隣り合
う画素電極どうしの距離が短くなる。ディスクリネーシ
ョンは２０μｍ以下になると特に著しかった。

【００３１】そこでソースライン反転駆動、ゲートライ
ン反転駆動及びドット反転駆動の代わりに、１フレーム
期間毎に全ての画素に印加する映像信号の極性を反転さ
せるフレ─ム反転駆動を用いることでディスクリネーシ
ョンを抑えることが考えられる。

【００３２】図２３にフレーム反転駆動における各画素
の極性パターンを示す。フレーム反転駆動の特徴は、任
意の１フレーム期間内で、全ての画素に同一の極性の映
像信号が印加され（極性パターン）、そして次の１フ
レーム期間では、全ての画素に印加される映像信号の極
性を反転させて表示する（極性パターン）点である。
即ち、極性パターンのみに注目すると２種類の極性パタ
ーン（極性パターンと極性パターン）が繰り返し表
示される駆動方法であった。このため同一フレーム期間
内では、隣り合う画素に印加される映像信号の極性は同
じであり、ディスクリネーションの発生は抑えられる。

【００３３】しかしフレーム反転駆動の問題点は、映像
信号の極性が正の時の表示と負の時の表示とで画面の明
るさが微妙に異なってしまうために、観察者にチラツキ
として視認されてしまうことである。このちらつきの発
生の原因について以下詳しく説明する。

【００３４】図２４にソース信号線Ｓ１〜Ｓｎに印加さ
れる映像信号と、ゲート信号線Ｇ１に印加される選択信
号と、画素（１、１）が有する画素電極（１、１）の電
位のタイミングチャートを示した。ゲート信号線Ｇ１に
選択信号が印加されている期間を１ライン期間、全ての
ゲート信号線に選択信号が印加され１つの画像が表示さ
れるまでの期間を１フレーム期間とする。

【００３５】ソース信号線Ｓ１とゲート信号線Ｇ１にそ
れぞれ映像信号と選択信号とが印加されると、ソース信
号線Ｓ１とゲート信号線Ｇ１との交差している部分に設
けられた画素（１、１）に、選択信号によって選択され
た正の極性の映像信号の電位が印加される。そして理想
的にこの電位は、保持容量等によって１フレーム期間保
持される。

【００３６】しかし実際には、１ライン期間が終了する
とゲート信号線Ｇ１に選択信号が印加されなくなってゲ
ート信号線Ｇ１の電位が変化すると同時に、画素電極の
電位も変化する。ゲート信号線は画素のスイッチング素
子である画素ＴＦＴのゲート電極に接続されている。そ
してソース信号線は画素ＴＦＴのソース又はドレイン領
域に接続されており、画素電極はソース又はドレイン領
域のソース信号線と接続していない方と接続している。
そしてゲート電極と画素電極との間には容量がわずかな
がらに形成されており、ゲート信号線Ｇ１の電位が変化
すると画素電極の電位もそれにつられてΔＶだけ変化す
る。この場合、負の方向に画素電極の電位が変化する。
図２４に示すタイミングチャートにおいて、実際の画素
電極の電位を実線で、ゲート電極と画素電極との間に形
成されている容量がないものと考えたときの画素電極の
電位を点線で示す。

【００３７】次に第２フレーム期間において、第１フレ
ーム期間とは逆の負の極性の映像信号が画素（１、１）
の有する画素電極に印加される。第２フレーム期間の１
ライン期間が終わると、ゲート信号線Ｇ１に選択信号が
印加されなくなり、ゲート信号線Ｇ１の電位が変化す
る。そして画素電極の電位もそれにつられて負の方向に
ΔＶだけ変化する。

【００３８】つまり、第１フレーム期間の１ライン期間
終了後の画素電極の電位と共通電位との電位差Ｖ１と
し、第２フレーム期間の１ライン期間終了後の画素電極
と共通電位との電位差Ｖ２とすると、電位差Ｖ１と電位
差Ｖ２とは２×ΔＶも差がでてしまう。このため第１フ
レーム期間と第２フレーム期間とでは画面の明るさが異
なってしまう。

【００３９】ソースライン反転駆動、ゲートライン反転
駆動、ドット反転駆動の場合も同様に、正の極性の映像
信号が印加された画素と、負の極性の映像信号が印加さ
れた画素とでは明るさは異なってしまうが、明るさの異
なる画素どうしが隣接しているため、観察者には視認さ
れにくい。しかしフレーム反転駆動の場合隣り合う画素
どうしの極性が全て同じであり、また人間の目に視認で
きる周波数域（約３０Ｈｚ程度）である１フレーム期間
で極性が反転するため、映像信号の極性が正の時の表示
と映像信号の極性が負の時の表示とが微妙に異なってい
ることが、チラツキとして観察者に視認される。特に、
中間階調表示において顕著にチラツキが確認された。

【００４０】このように、ソースライン反転駆動及びゲ
ートライン反転駆動では、図２０（Ａ）及び図２０
（Ｂ）に一例を示したように、極性パターンと極性パ
ターンが繰り返し表示され、極性の異なる隣接画素間
にディスクリネーションラインが連続して定位置に形成
されるため、画面の明るさが低減してしまっていた。加
えてドット反転駆動でも同様であった。

【００４１】またフレーム反転駆動ではディスクリネー
ションは発生しないが、チラツキが生じていた。

【００４２】そこで、本発明ではこのような諸問題を解
決しようとするものである。

【００４３】すなわち本発明は、チラツキがなく、且つ
明るい表示を得ることのできる、画素ピッチの短い液晶
パネルおよびその駆動方法を提供することを目的とする
ものである。

【００４４】

【課題を解決するための手段】本発明によって、複数の
ゲート信号線と、複数のソース信号線と、前記ゲート信
号線と前記ソース信号線との各交差部に設けられた複数
の画素電極とを有する第１の基板と、３つの色を含むカ
ラーフィルターを有する第２の基板と、を有する表示装
置において、第１のフレーム期間において、前記複数の
ソース信号線を通して前記複数の画素電極には同じ極性
の第１の映像信号が印加されており、前記第１のフレー
ム期間の次の第２のフレーム期間において、前記複数の
ソース信号線を通して前記複数の画素電極には、前記第
１の映像信号とは逆の極性の第２の映像信号が印加され
ていることを特徴とする表示装置が提供される。

【００４５】本発明によって、複数のゲート信号線と、
複数のソース信号線と、前記ゲート信号線と前記ソース
信号線との各交差部に設けられた複数の画素電極とを有
する第１の基板と、３つの色を含むカラーフィルターを
有する第２の基板と、を有する表示装置において、前記
複数のソース信号線を通して前記複数の画素電極には同
じ極性の映像信号が印加されており、前記映像信号の極
性は１フレーム期間毎に変化していることを特徴とする
表示装置が提供される。

【００４６】本発明によって、複数のゲート信号線と、
複数のソース信号線と、前記ゲート信号線と前記ソース
信号線との各交差部に設けられた複数のスイッチング素
子及び複数の画素電極とを有する第１の基板と、３つの
色を含むカラーフィルターを有する第２の基板と、を有
する表示装置において、前記複数のソース信号線を通し
て前記複数のスイッチング素子には同じ極性の映像信号
が印加されており、前記複数のゲート信号線を通して、
前記複数のスイッチング素子には前記映像信号を選択す
る選択信号が印加されており、前記複数のスイッチング
素子を通して前記複数の画素電極には前記選択信号によ
って選択された映像信号が印加されており、前記映像信
号の極性は１フレーム期間毎に変化していることを特徴
とする表示装置が提供される。

【００４７】前記複数のゲート信号線または前記複数の
ソース信号線どうしの間隔は２０μｍ以下であっても良
い。

【００４８】前記第１フレーム期間及び第２のフレーム
期間の長さは８．３ｍｓｅｃ以下であっても良い。

【００４９】前記１フレーム期間の長さは８．３ｍｓｅ
ｃ以下であっても良い。

【００５０】前記複数のスイッチング素子は、ゲート電
極と、ソース領域、ドレイン領域及びチャネル形成領域
を有する半導体層と、前記ゲート電極と前記半導体層と
の間に設けられた絶縁膜とをそれぞれ有しており、前記
ゲート信号線は前記ゲート電極と接続されており、前記
ソース信号線は前記ソース領域または前記ドレイン領域
と接続されていても良い。

【００５１】前記第１の基板と前記第２の基板との間に
は液晶が設けられていても良い。

【００５２】前記複数の画素電極はそれぞれ前記カラー
フィルターが含む３つの色のうちの１つに対応していて
も良い。

【００５３】前記表示装置を１個有するゴーグル型ディ
スプレイが提供される。

【００５４】前記表示装置を２個有するゴーグル型ディ
スプレイが提供される。

【００５５】前記表示装置を１個有するモバイルコンピ
ュータが提供される。

【００５６】前記表示装置を１個有するノートブック型
パーソナルコンピュータが提供される。

【００５７】前記表示装置を１個有するビデオカメラが
提供される。

【００５８】前記表示装置を１個有するＤＶＤプレーヤ
ーが提供される。

【００５９】前記表示装置を１個有するゲーム機が提供
される。

【００６０】

【発明の実施の形態】以下に本発明の構成について従来
の構成と比較しながら説明する。なお、ここではノンイ
ンターレス走査を用いた例で説明するが、本発明は、ノ
ンインターレス走査に限定されることなく、インターレ
ス走査等の他の走査方式でも適用可能であることは言う
までもない。

【００６１】図２に本発明のアクティブマトリクス型液
晶パネルの構成を示す。ソース信号線駆動回路１８０１
とゲート信号線駆動回路１８０２は、一般に駆動回路と
総称されている。近年この駆動回路は、マトリクス状に
画素が設けられた画素部１８０８と同一基板上に一体形
成されていることもある。

【００６２】また、画素部１８０８では、ソース信号線
駆動回路１８０１に接続されたソース信号線１８０３
（Ｓ１〜Ｓｎ）と、ゲート信号線駆動回路１８０２に接
続されたゲート信号線１８０４（Ｇ１〜Ｇｎ）とが交差
している。そのソース信号線１８０３とゲート信号線１
８０４とに囲まれた領域に、画素の薄膜トランジスタ
（画素ＴＦＴ）１８０５と、対向電極と画素電極の間に
液晶を挟んだ液晶セル１８０６と、保持容量１８０７と
が設けられている。

【００６３】ソース信号線駆動回路１８０１から出力さ
れたタイミング信号によりサンプリングされた、映像信
号がソース信号線１８０３に印加される。

【００６４】画素ＴＦＴ１８０５は、ゲート信号線駆動
回路１８０２からゲート信号線１８０４を介して入力さ
れる選択信号によって画素ＴＦＴ１８０５をオン状態に
する。画素ＴＦＴ１８０５をオン状態になるとソース信
号線１８０３に印加された映像信号が液晶セル１８０６
の画素電極に印加される。

【００６５】図２に示した液晶パネルにおいて、ソース
信号線Ｓ１、Ｓ２、…、Ｓｎに印加される映像信号と、
ゲート信号線Ｇ１に印加される選択信号と、ソース信号
線Ｓ１とゲート信号線Ｇ１との交差している部分の画素
（１、１）が有する画素電極の電位のタイミングチャー
トを図１に示した。また従来例として、６０Ｈｚのフレ
ーム周波数で駆動した液晶パネルの画素（１、１）が有
する画素電極の電位も示した。ゲート信号線Ｇ１に選択
信号が印加されている期間を１ライン期間、全てのゲー
ト信号線に選択信号が印加され終わるまでの期間を１フ
レーム期間とする。

【００６６】本発明において、１フレーム期間は８．３
ｍｓｅｃ以下にする。つまりフレーム周波数が１２０Ｈ
ｚ以上であることが望ましい。本実施の形態ではフレー
ム周波数を１２０Ｈｚとした。

【００６７】ソース信号線Ｓ１とゲート信号線Ｇ１にそ
れぞれ映像信号と選択信号とが印加されると、ソース信
号線Ｓ１とゲート信号線Ｇ１との交差している部分に設
けられた画素（１、１）に、選択信号によって選択され
た正の極性の映像信号の電位が印加される。そして理想
的にこの電位は保持容量等によって１フレーム期間保持
される。

【００６８】しかし実際には１ライン期間が終了すると
ゲート信号線Ｇ１に選択信号が印加されなくなり、ゲー
ト信号線Ｇ１の電位が変化すると同時に画素電極の電位
も変化する。ゲート信号線は画素のスイッチング素子で
ある画素ＴＦＴのゲート電極に接続されている。そして
ソース信号線は画素ＴＦＴのソース又はドレイン領域に
接続されており、画素電極はソース又はドレイン領域の
ソース信号線と接続していない方と接続している。そし
てゲート電極と画素電極との間には容量がわずかながら
に形成されており、ゲート信号線Ｇ１の電位が変化する
と画素電極の電位もそれにつられてΔＶだけ変化する。
この場合負の方向に画素電極の電位が変化する。図１に
示すタイミングチャートにおいて、実際の画素電極の電
位を実線で、ゲート電極と画素電極との間に形成されて
いる容量がないと考えたときの画素電極の電位を点線で
示す。

【００６９】次に第２フレーム期間において、第１フレ
ーム期間とは逆の負の極性の映像信号が画素（１、１）
の有する画素電極に印加される。第２フレーム期間の１
ライン期間が終わると、ゲート信号線Ｇ１に選択信号が
印加されなくなり、ゲート信号線Ｇ１の電位が変化す
る。そして画素電極の電位もそれにつられて負の方向に
ΔＶだけ変化する。

【００７０】つまり、第１フレーム期間の１ライン期間
終了後の画素電極の電位と共通電位との電位差Ｖ１と
し、第２フレーム期間の１ライン期間終了後の画素電極
と共通電位との電位差Ｖ２とすると、電位差Ｖ１と電位
差Ｖ２とは、２×ΔＶも差がでてしまう。このため第１
フレーム期間と第２フレーム期間とでは画面の明るさが
異なってしまう。

【００７１】しかしフレーム周波数を１２０Ｈｚ以上と
することで、第１フレーム期間と第２フレーム期間の画
面の明るさの違いが人間の目に視認できなくなる。よっ
て１フレーム期間毎に極性が反転するため、映像信号の
極性が正の時の表示と映像信号の極性が負の時の表示と
が微妙に異なっていても、チラツキとして観察者に視認
されることがなくなる。

【００７２】このように本発明では直視型の液晶パネル
において、フレーム反転駆動法を用いて駆動し、かつフ
レーム周波数を従来よりも高速に１２０Ｈｚ以上とする
ことで、直視型の画素ピッチが２０μｍ以下と短い表示
装置において、ディスクリネーションもチラツキもみら
れず、且つ良好なコントラストの明るい表示を得ること
ができた。

【００７３】

【実施例】図３〜図１８を用いて、本発明の実施例を説
明する。

【００７４】（実施例１）本発明の画素の配置とカラー
フィルターの配置について、図３を用いて説明する。本
発明においてカラーフィルターはＴＦＴ基板側に設けら
れている。図３（Ａ）に液晶パネルの画素配列がデルタ
配列である場合について説明する。各画素はＲ（赤）、
Ｇ（緑）、Ｂ（青）の三色のそれぞれに対応している。
隣接しているＲ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれ
に対応した３つの画素で、1つのドットを構成してい
る。

【００７５】図３（Ｂ）に液晶パネルの画素配列がスト
ライプ配列である場合について説明する。各画素はＲ
（赤）、Ｇ（緑）、Ｂ（青）の三色のうちの１つに対応
している。隣接しているＲ（赤）、Ｇ（緑）、Ｂ（青）
のそれぞれに対応した３つの画素で、1つのドットを構
成している。

【００７６】（実施例２）本実施例では、本発明に用い
られる駆動回路の一例について説明する。

【００７７】図４に本発明の液晶パネルの駆動回路の1
つであるソース信号線駆動回路の一例を示す。ソース信
号線駆動回路の外部から入力された入力信号、この場合
はソース用クロック信号（Ｓ−ＣＬ）とソース用クロッ
ク信号（Ｓ−ＣＬ）の共通電位に対して反転した信号
（Ｓ−ＣＬｂ）がソース信号線駆動回路に入力される。

【００７８】ソース信号線駆動回路に入力されたソース
用クロック信号（Ｓ−ＣＬ）は、ソース用シフトレジス
タ回路４０１に入力される。入力されたソース用クロッ
ク信号（Ｓ−ＣＬ）および同じ時にソース用シフトレジ
スタ回路に入力したソース用スタートパルス信号（Ｓ−
ＳＰ）によってソース用シフトレジスタ回路４０１が動
作し、映像信号のサンプリングのためのタイミング信号
を順に生成する。

【００７９】タイミング信号はソース用レベルシフト回
路４０２に入力され、その電圧振幅レベルを上げられ
る。ここで本明細書において電圧振幅レベルとは信号の
最も高い電位と最も低い電位の差（電位差）の絶対値を
意味しており、電圧振幅レベルが高くなる（上げられ
る）とは電位差が大きくなることを意味し、電圧振幅レ
ベルが低くなるとは電位差が小さくなることを意味す
る。

【００８０】電圧振幅レベルが上げられたタイミング信
号は映像信号線４０４からサンプリング回路４０３に入
力され、入力されたタイミング信号に基づいてサンプリ
ング回路４０３が映像信号をサンプリングする動作をす
る。サンプリングされた映像信号は対応するソース信号
線Ｓ１、Ｓ２に順に印加される。

【００８１】次に本実施例のゲート信号線駆動回路の回
路図を図５に示す。ゲート信号線駆動回路の外部からゲ
ート用クロック信号（Ｇ−ＣＬ）とゲート用クロック信
号（Ｇ−ＣＬ）の共通電位に対して反転した信号（Ｇ−
ＣＬｂ）がゲート信号線駆動回路に入力される。

【００８２】ゲート信号線駆動回路に入力されたゲート
用クロック信号（Ｇ−ＣＬ）はゲート用シフトレジスタ
回路５０１に入力される。

【００８３】ゲート用シフトレジスタ回路５０１に入力
されたゲート用クロック信号（Ｇ−ＣＬ）をもとに、同
時にゲート用シフトレジスタ回路５０１に入力したゲー
ト用スタートパルス信号（Ｇ−ＳＰ）によって、ゲート
用シフトレジスタ回路５０１がゲート信号線に接続され
た全ての画素ＴＦＴを動作させるための選択信号を順に
生成する動作をする。生成した選択信号はゲート用レベ
ルシフト回路５０２に入力される。

【００８４】ゲート用レベルシフト回路５０２により、
ゲート用レベルシフト回路５０２に入力された選択信号
の電圧振幅レベルが上げられる。この選択信号は、全て
の画素ＴＦＴを確実に動作させるのに必要な電圧振幅レ
ベルまで高くすることが必要である。電圧振幅レベルが
上げられた選択信号はゲート信号線Ｇ０、Ｇ１、Ｇ２に
入力され、画素ＴＦＴが映像信号を液晶に印加する動作
をする。各駆動回路に用いたシフトレジスタ回路（ソー
ス用シフトレジスタ回路４０１、ゲート用シフトレジス
タ回路５０１）の回路図の一例を図６（Ａ）に示した。

【００８５】また各駆動回路に用いたレベルシフト回路
（ソース用レベルシフト回路４０２、ゲート用レベルシ
フト回路５０２）の等価回路図を、図６（Ｂ）に示す。
ｉｎは信号が入力されることを意味し、ｉｎｂはｉｎの
反転信号が入力されることを意味する。また、ＶＤＤは
プラスの電圧を示している。レベルシフト回路は、ｉｎ
に入力された信号を高電圧化し反転させた信号が、ｏｕ
ｔｂから出力されるように設計されている。つまり、ｉ
ｎにＨｉが入力されるとｏｕｔｂからＬｏの信号が、Ｌ
ｏが入力されるとｏｕｔからＨｉの信号が出力される。

【００８６】（実施例３）本実施例では、ＴＦＴ基板が
デジタル駆動回路を有している場合について、図７を用
いて説明する。

【００８７】本実施例のディスプレイは、ＴＦＴ基板上
に、ソース信号線駆動回路Ａ３０１、ソース信号線駆動
回路Ｂ３０２、ゲート信号線駆動回路３０３、デジタル
ビデオデータ分割回路３０５および複数の画素ＴＦＴが
マトリクス状に設けられた画素部３０４を有している。
ソース信号線駆動回路Ｂ３０２は、ソース信号線駆動回
路Ａ３０１と同じ構成を有している。

【００８８】ソース信号線駆動回路３０１及びゲート信
号線駆動回路３０３は画素部３０４に設けられた複数の
画素ＴＦＴを駆動する。ＦＰＣ端子を介して外部からソ
ース信号線駆動回路３０１及びゲート信号線駆動回路３
０３は画素部３０４に種々の信号が入力される。

【００８９】ソース信号線駆動回路Ａ３０１は、ソース
信号線側シフトレジスタ回路（２４０ステージ×２のシ
フトレジスタ回路）３０１−１、ラッチ回路１（９６０
×８デジタルラッチ回路）３０１−２、ラッチ回路２
（９６０×８デジタルラッチ回路）３０１−３、セレク
タ回路１（２４０のセレクタ回路）３０１−４、Ｄ／Ａ
変換回路（２４０のＤＡＣ）３０１−５、セレクタ回路
２（２４０のセレクタ回路）３０１−６を有している。
その他、バッファ回路やレベルシフト回路（いずれも図
示せず）を有していても良い。また、説明の便宜上、Ｄ
／Ａ変換回路３０１−５にはレベルシフト回路が含まれ
ている。

【００９０】ゲート信号線駆動回路３０３は、シフトレ
ジスタ回路、バッファ回路、レベルシフト回路等（いず
れも図示せず）を有している。

【００９１】画素部３０４は、（６４０×ＲＧＢ）×１
０８０（横×縦）の画素を有している。各画素には画素
ＴＦＴが配置されており、各画素ＴＦＴのソース領域に
はソース信号線が、ゲート電極にはゲート信号線が電気
的に接続されている。また、各画素ＴＦＴのドレイン領
域には画素電極が電気的に接続されている。各画素ＴＦ
Ｔは、各画素ＴＦＴに電気的に接続された画素電極への
映像信号（階調電圧）の印加を制御している。各画素電
極に映像信号（階調電圧）が印加され、各画素電極と対
向電極との間に挟まれた液晶に電圧が印加され液晶が駆
動される。

【００９２】ここで、本実施例のＴＦＴ基板の動作およ
び信号の流れを説明する。

【００９３】まず、ソース信号線駆動回路Ａ３０１の動
作を説明する。なお、ソース信号線駆動回路Ｂ３０２の
動作については、ソース信号線駆動回路Ａ３０１の動作
を参照すればよい。

【００９４】ソース信号線側シフトレジスタ回路３０１
−１にクロック信号（ＣＫ）およびスタートパルス（Ｓ
Ｐ）が入力される。シフトレジスタ回路は、これらのク
ロック信号（ＣＫ）およびスタートパルス（ＳＰ）に基
づきタイミング信号を順に発生させ、バッファ回路等を
通して後段の回路へタイミング信号を順次印加する。

【００９５】ソース信号線側シフトレジスタ回路３０１
−１からのタイミング信号は、バッファ回路等によって
バッファされる。タイミング信号が印加されるソース信
号線には、多くの回路あるいは素子が接続されているた
めに負荷容量（寄生容量）が大きい。この負荷容量が大
きいために生ずるタイミング信号の立ち上がりの”鈍
り”を防ぐために、このバッファ回路が形成される。

【００９６】バッファ回路によってバッファされたタイ
ミング信号は、ラッチ回路１（３０１−２）に印加され
る。ラッチ回路１（３０１−２）は、８ビットデジタル
ビデオデータを処理するラッチ回路を９６０ステージ有
している。ラッチ回路１（３０１−２）は、前記タイミ
ング信号が入力されると、デジタルビデオデータ分割回
路３０５から印加される８ビットデジタルビデオデータ
を順次取り込み、保持する。

【００９７】ラッチ回路１（３０１−２）の全てのステ
ージにラッチ回路にデジタルビデオデータの書き込みが
一通り終了するまでの時間は、ライン期間と呼ばれる。
すなわち、ラッチ回路１（３０１−２）の中で一番左側
のステージのラッチ回路にデジタルビデオデータの書き
込みが開始される時点から、一番右側のステージのラッ
チ回路にデジタルビデオデータの書き込みが終了する時
点までの時間間隔がライン期間である。実際には、上記
ライン期間に水平帰線期間が加えられた期間をライン期
間と呼ぶこともある。

【００９８】１ライン期間の終了後、ソース信号線側シ
フトレジスタ回路３０１−１の動作タイミングに合わせ
て、ラッチ回路２（３０１−３）にラッチシグナル（La
tchSignal）が印加される。この瞬間、ラッチ回路１
（３０１−２）に書き込まれ保持されているデジタルビ
デオデータは、ラッチ回路２（３０１−３）に一斉に送
出され、ラッチ回路２（３０１−３）の全ステージのラ
ッチ回路に書き込まれ、保持される。

【００９９】デジタルビデオデータをラッチ回路２（３
０１−３）に送出し終えたラッチ回路１（３０１−２）
には、ソース信号線側シフトレジスタ回路３０１−１の
タイミング信号に基づき、再びデジタルビデオデータ分
割回路から印加されるデジタルビデオデータの書き込み
が順次行われる。

【０１００】この２順目の１ライン期間中には、ラッチ
回路２（３０１−３）に書き込まれ、保持されているデ
ジタルビデオデータが、セレクタ回路１（３０１−４）
によって順次選択され、Ｄ／Ａ変換回路に印加される。
なお本実施例では、セレクタ回路１（３０１−４）にお
いては、１つのセレクタ回路がソース信号線４本に対応
している。

【０１０１】なお、セレクタ回路については、本出願人
による特許出願である特願平１１−１６７３７３号に記
載されているものを用いることもできる。

【０１０２】セレクタ回路で選択されたラッチ回路２
（３０１−３）からの８ビット・デジタルビデオデータ
がＤ／Ａ変換回路に印加される。

【０１０３】Ｄ／Ａ変換回路は、８ビットのデジタルビ
デオデータを映像信号（階調電圧）に変換し、セレクタ
回路２（３０１−６）によって選択されるソース信号線
に順次印加される。

【０１０４】ソース信号線に印加される映像信号は、ソ
ース信号線に接続されている画素部の画素ＴＦＴのソー
ス領域に印加される。

【０１０５】ゲート信号線駆動回路３０３においては、
シフトレジスタからのタイミング信号（走査信号）がバ
ッファ回路に印加され、対応するゲート信号線（ゲート
信号線）に印加される。ゲート信号線には、１ライン分
の画素ＴＦＴのゲート電極が接続されており、１ライン
分全ての画素ＴＦＴを同時にＯＮにしなくてはならない
ので、バッファ回路には電流容量の大きなものが用いら
れる。

【０１０６】このように、ゲート信号線駆動回路３０３
からの走査信号によって対応する画素ＴＦＴのスイッチ
ングが行われ、ソース信号線駆動回路Ａ３０１、ソース
信号線駆動回路Ｂ３０２からの映像信号（階調電圧）が
画素ＴＦＴに印加され、液晶分子が駆動される。

【０１０７】デジタルビデオデータ分割回路（ＳＰＣ；
Serial-to-Parallel Conversion Circuit）３０５は、
外部から入力されるデジタルビデオデータの周波数を１
／ｘに落とすための回路である（１＜ｘ）。外部から入
力されるデジタルビデオデータを分割することにより、
駆動回路の動作に必要な信号の周波数も1／ｘに落とす
ことができる。

【０１０８】（実施例４）ここでは画素部の画素ＴＦＴ
と、画素部の周辺に設けられる駆動回路（ソース信号線
駆動回路、ゲート信号線駆動回路、Ｄ／Ａ変換回路、デ
ジタルビデオデータ時間階調処理回路等）のＴＦＴを同
一基板上に作製する方法について工程に従って詳細に説
明する。但し、説明を簡単にするために、制御回路では
シフトレジスタ回路、バッファ回路、Ｄ／Ａ変換回路な
どの基本回路であるＣＭＯＳ回路と、ｎチャネル型ＴＦ
Ｔとを図示することにする。

【０１０９】図８（Ａ）において、基板（ＴＦＴ基板）
６００１には低アルカリガラス基板や石英基板を用いる
ことができる。本発明ではスマートカット、ＳＩＭＯ
Ｘ、ＥＬＴＲＡＮ等のＳＯＩ基板を用いても良い。本実
施例では低アルカリガラス基板を用いた。この場合、ガ
ラス歪み点よりも１０〜２０℃程度低い温度であらかじ
め熱処理しておいても良い。この基板６００１のＴＦＴ
を形成する表面には、基板６００１からの不純物拡散を
防ぐために、酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜などの下地膜６００２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから
作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳ
ｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜を２０
０ｎｍの厚さに積層形成する。

【０１１０】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６０
０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の
方法で形成する。本実施例では、プラズマＣＶＤ法で非
晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構
造を有する半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。
また、下地膜６００２と非晶質シリコン膜６００３ａと
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。下地膜を形成した後、一旦大気雰
囲気に晒さないことでその表面の汚染を防ぐことが可能
となり、作製するＴＦＴの特性バラツキやしきい値電圧
の変動を低減させることができる。（図８（Ａ））

【０１１１】そして、公知の結晶化技術を使用して非晶
質シリコン膜６００３ａから結晶質シリコン膜６００３
ｂを形成する。例えば、レーザー結晶化法や熱結晶化法
（固相成長法）を適用すれば良い。レーザー結晶化の際
に、連続発光エキシマレーザーを用いても良い。ここで
は、特開平７−１３０６５２号公報で開示された技術に
従って、触媒元素を用いる結晶化法で結晶質シリコン膜
６００３ｂを形成した。結晶化の工程に先立って、非晶
質シリコン膜の含有水素量にもよるが、４００〜５００
℃で１時間程度の熱処理を行い、含有水素量を５atom％
以下にしてから結晶化させることが望ましい。非晶質シ
リコン膜を結晶化させると原子の再配列が起こり緻密化
するので、作製される結晶質シリコン膜の厚さは当初の
非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）より
も１〜１５％程度減少した。（図８（Ｂ））

【０１１２】そして、結晶質シリコン膜６００３ｂを島
状に分割して、島状半導体層６００４〜６００７を形成
する。その後、プラズマＣＶＤ法またはスパッタ法によ
り５０〜１００ｎｍの厚さの酸化シリコン膜によるマス
ク層６００８を形成する。（図８（Ｃ））

【０１１３】そしてレジストマスク６００９を設け、ｎ
チャネル型ＴＦＴを形成する島状半導体層６００５〜６
００７の全面にしきい値電圧を制御する目的で１×１０
¹⁶〜５×１０¹⁷atoms／cm³程度の濃度でｐ型を付与する
不純物元素としてボロン（Ｂ）を添加した。ボロン
（Ｂ）の添加はイオンドープ法で実施しても良いし、非
晶質シリコン膜を成膜するときに同時に添加しておくこ
ともできる。ここでのボロン（Ｂ）添加は必ずしも必要
でないが、ボロン（Ｂ）を添加した半導体層６０１０〜
６０１２はｎチャネル型ＴＦＴのしきい値電圧を所定の
範囲内に収めるために形成することが好ましかった。
（図８（Ｄ））

【０１１４】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層６０１０、６０１１に選択的に添加する。その
ため、あらかじめレジストマスク６０１３〜６０１６を
形成した。ｎ型を付与する不純物元素としては、リン
（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン
（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）を用いた
イオンドープ法を適用した。形成された不純物領域６０
１７、６０１８のリン（Ｐ）濃度は２×１０¹⁶〜５×１
０¹⁹atoms／cm³ の範囲とすれば良い。本明細書中では、
ここで形成された不純物領域６０１７〜６０１９に含ま
れるｎ型を付与する不純物元素の濃度を（ｎ ^-）と表
す。また、不純物領域６０１９は、画素マトリクス回路
の保持容量を形成するための半導体層であり、この領域
にも同じ濃度でリン（Ｐ）を添加した。（図９（Ａ））

【０１１５】次に、マスク層６００８をフッ酸などによ
り除去して、図８（Ｄ）と図９（Ａ）で添加した不純物
元素を活性化させる工程を行う。活性化は、窒素雰囲気
中で５００〜６００℃で１〜４時間の熱処理や、レーザ
ー活性化の方法により行うことができる。また、両者を
併用して行っても良い。本実施例では、レーザー活性化
の方法を用い、ＫｒＦエキシマレーザー光（波長２４８
ｎｍ）を用い、線状ビームを形成して、発振周波数５〜
５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ²
として線状ビームのオーバーラップ割合を８０〜９８％
として走査して、島状半導体層が形成された基板全面を
処理した。尚、レーザー光の照射条件には何ら限定され
る事項はなく、実施者が適宣決定すれば良い。また連続
発光エキシマレーザーを用いて活性化を行っても良い。

【０１１６】そして、ゲート絶縁膜６０２０をプラズマ
ＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの
厚さでシリコンを含む絶縁膜で形成する。例えば、１２
０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート
絶縁膜には、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い。（図９（Ｂ））

【０１１７】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）６０２１と金属膜から成る導電
層（Ｂ）６０２２とを積層させた。導電層（Ｂ）６０２
２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、また
は前記元素を主成分とする合金か、前記元素を組み合わ
せた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合
金膜）で形成すれば良く、導電層（Ａ）６０２１は窒化
タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化
チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成
する。また、導電層（Ａ）６０２１は代替材料として、
タングステンシリサイド、チタンシリサイド、モリブデ
ンシリサイドを適用しても良い。導電層（Ｂ）６０２２
は低抵抗化を図るために含有する不純物濃度を低減させ
ると良く、特に酸素濃度に関しては３０ｐｐｍ以下とす
ると良かった。例えば、タングステン（Ｗ）は酸素濃度
を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵
抗値を実現することができた。

【０１１８】導電層（Ａ）６０２１は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０
２２は２００〜４００ｎｍ（好ましくは２５０〜３５０
ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０
２１に３０ｎｍの厚さの窒化タンタル膜を、導電層
（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれ
もスパッタ法で形成した。このスパッタ法による成膜で
は、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加え
ておくと、形成する膜の内部応力を緩和して膜の剥離を
防止することができる。尚、図示しないが、導電層
（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、導電層（Ａ）６０
２１または導電層（Ｂ）６０２２が微量に含有するアル
カリ金属元素がゲート絶縁膜６０２０に拡散するのを防
ぐことができる。（図９（Ｃ））

【０１１９】次に、レジストマスク６０２３〜６０２７
を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２
２とを一括でエッチングしてゲート電極６０２８〜６０
３１と容量配線６０３２を形成する。ゲート電極６０２
８〜６０３１と容量配線６０３２は、導電層（Ａ）から
成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る
６０２８ｂ〜６０３２ｂとが一体に形成されている。こ
の時、駆動回路に形成するゲート電極６０２９、６０３
０は不純物領域６０１７、６０１８の一部と、ゲート絶
縁膜６０２０を介して重なるように形成する。（図９
（Ｄ））

【０１２０】次いで、駆動回路のｐチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極６０２８をマスクとして、自己整合的に
不純物領域を形成する。このとき、ｎチャネル型ＴＦＴ
が形成される領域はレジストマスク６０３３で被覆して
おく。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドー
プ法で不純物領域６０３４を形成した。この領域のボロ
ン（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³とな
るようにする。本明細書中では、ここで形成された不純
物領域６０３４に含まれるｐ型を付与する不純物元素の
濃度を（ｐ⁺）と表す。（図１０（Ａ））

【０１２１】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク６０３５〜６０３７を
形成し、ｎ型を付与する不純物元素が添加して不純物領
域６０３８〜６０４２を形成した。これは、フォスフィ
ン（ＰＨ₃）を用いたイオンドープ法で行い、この領域
のリン（Ｐ）濃度を１×１０²⁰〜１×１０²¹atoms／cm³
とした。本明細書中では、ここで形成された不純物領域
６０３８〜６０４２に含まれるｎ型を付与する不純物元
素の濃度を（ｎ⁺）と表す。（図１０（Ｂ））

【０１２２】不純物領域６０３８〜６０４２には、既に
前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含
まれているが、それに比して十分に高い濃度でリン
（Ｐ）が添加されるので、前工程で添加されたリン
（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。
また、不純物領域６０３８に添加されたリン（Ｐ）濃度
は図１０（Ａ）で添加されたボロン（Ｂ）濃度の１／２
〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性
に何ら影響を与えることはなかった。

【０１２３】そして、画素マトリクス回路のｎチャネル
型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する
不純物添加の工程を行った。ここではゲート電極６０３
１をマスクとして自己整合的にｎ型を付与する不純物元
素をイオンドープ法で添加した。添加するリン（Ｐ）の
濃度は１×１０¹⁶〜５×１０¹⁸atoms／cm³ であり、図９
（Ａ）、図１０（Ａ）及び図１０（Ｂ）で添加する不純
物元素の濃度よりも低濃度で添加することで、実質的に
は不純物領域６０４３、６０４４のみが形成される。本
明細書中では、この不純物領域６０４３、６０４４に含
まれるｎ型を付与する不純物元素の濃度を（ｎ^--）と表
す。（図１０（Ｃ））

【０１２４】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施例では５５０℃で４時間の熱
処理を行った。また、基板６００１に石英基板のような
耐熱性を有するものを使用した場合には、８００℃で１
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができた。

【０１２５】この熱処理において、ゲート電極６０２８
〜６０３１と容量配線６０３２形成する金属膜６０２８
ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さで導電
層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例え
ば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステ
ン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成さ
れ、タンタル（Ｔａ）の場合には窒化タンタル（Ｔａ
Ｎ）を形成することができる。本発明では、シリコン
（Ｓｉ）膜とＷＮ膜とＷ膜とを積層したもの、Ｗ膜とＳ
ｉを有するＷ膜とを積層したもの、Ｗ膜とＳｉを有する
Ｗ膜とＳｉとを積層したもの、Ｍｏを有するＷ膜、また
はＭｏを有するＴａ膜を用いてゲート電極としても良
い。また、導電層（Ｃ）６０２８ｃ〜６０３２ｃは、窒
素またはアンモニアなどを用いた窒素を含むプラズマ雰
囲気にゲート電極６０２８〜６０３１を晒しても同様に
形成することができる。さらに、３〜１００％の水素を
含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い、島状半導体層を水素化する工程を行った。
この工程は熱的に励起された水素により半導体層のダン
グリングボンドを終端する工程である。水素化の他の手
段として、プラズマ水素化（プラズマにより励起された
水素、プラズマ化した水素を用いる）を行っても良い。

【０１２６】島状半導体層が、非晶質シリコン膜から触
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留した。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましかった。この触媒元素を除去する
手段の一つにリン（Ｐ）によるゲッタリング作用を利用
する手段があった。ゲッタリングに必要なリン（Ｐ）の
濃度は図１０（Ｂ）で形成した不純物領域（ｎ ⁺）と同
程度であり、ここで実施される活性化工程の熱処理によ
り、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチ
ャネル形成領域から触媒元素をゲッタリングすることが
できた。（図１０（Ｄ））

【０１２７】活性化および水素化の工程が終了したら、
ゲート配線となる第２の導電膜を形成する。この第２の
導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅
（Ｃｕ）を主成分とする導電層（Ｄ）６０４５と、にチ
タン（Ｔｉ）やタンタル（Ｔａ）、タングステン
（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）６０
４６とで形成すると良い。本実施例では、チタン（Ｔ
ｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を
導電層（Ｄ）６０４５とし、チタン（Ｔｉ）膜を導電層
（Ｅ）６０４６として形成した。導電層（Ｄ）６０４５
は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎ
ｍ）とすれば良く、導電層（Ｅ）６０４６は５０〜２０
０ｎｍ（好ましくは１００〜１５０ｎｍ）で形成すれば
良い。（図１１（Ａ））

【０１２８】そして、ゲート電極に接続するゲート配線
を形成するために導電層（Ｅ）６０４６と導電層（Ｄ）
６０４５とをエッチング処理して、ゲート配線６０４
７、６０４８と容量配線６０４９を形成した。エッチン
グ処理は最初にＳｉＣｌ₄とＣｌ₂とＢＣｌ₃との混合ガ
スを用いたドライエッチング法で導電層（Ｅ）６０４６
の表面から導電層（Ｄ）６０４５の途中まで除去し、そ
の後リン酸系のエッチング溶液によるウエットエッチン
グで導電層（Ｄ）６０４５を除去することにより、下地
との選択加工性を保ってゲート配線を形成することがで
きた。（図１１（Ｂ））

【０１２９】第１の層間絶縁膜６０５０は５００〜１５
００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコ
ン膜で形成され、その後、それぞれの島状半導体層に形
成されたソース領域またはドレイン領域に達するコンタ
クトホールを形成し、ソース配線６０５１〜６０５４
と、ドレイン配線６０５５〜６０５８を形成する。図示
していないが、本実施例ではこの電極を、Ｔｉ膜を１０
０ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜
１５０ｎｍをスパッタ法で連続して形成した３層構造の
積層膜とした。

【０１３０】次に、パッシベーション膜６０５９とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜を５０〜５００ｎｍ（代表的には１００〜３
００ｎｍ）の厚さで形成する。この状態で水素化処理を
行うとＴＦＴの特性向上に対して好ましい結果が得られ
た。例えば、３〜１００％の水素を含む雰囲気中で、３
００〜４５０℃で１〜１２時間の熱処理を行うと良く、
あるいはプラズマ水素化法を用いても同様の効果が得ら
れた。なお、ここで後に画素電極とドレイン配線を接続
するためのコンタクトホールを形成する位置において、
パッシベーション膜６０５９に開口部を形成しておいて
も良い。（図１１（Ｃ））

【０１３１】その後、有機樹脂からなる第２の層間絶縁
膜６０６０を１．０〜１．５μｍの厚さに形成する。有
機樹脂としては、ポリイミド、アクリル、ポリアミド、
ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を
使用することができる。ここでは、基板に塗布後、熱重
合するタイプのポリイミドを用い、３００℃で焼成して
形成した。そして、第２の層間絶縁膜６０６０にドレイ
ン配線６０５８に達するコンタクトホールを形成し、画
素電極６０６１、６０６２を形成する。画素電極は、透
過型液晶パネルとする場合には透明導電膜を用いれば良
く、反射型の液晶パネルとする場合には金属膜を用いれ
ば良い。本実施例では透過型の液晶パネルとするため
に、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの
厚さにスパッタ法で形成した。（図１２）

【０１３２】こうして同一基板上に、駆動回路のＴＦＴ
と画素部の画素ＴＦＴとを有した基板を完成させること
ができた。駆動回路にはｐチャネル型ＴＦＴ６１０１、
第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル
型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保
持容量６１０５が形成された。本明細書では便宜上この
ような基板をＴＦＴ基板と呼ぶ。

【０１３３】駆動回路のｐチャネル型ＴＦＴ６１０１
は、島状半導体層６００４にチャネル形成領域６１０
６、ソース領域６１０７ａ、６１０７ｂ、ドレイン領域
６１０８ａ，６１０８ｂを有している。第１のｎチャネ
ル型ＴＦＴ６１０２は、島状半導体層６００５にチャネ
ル形成領域６１０９、ゲート電極６０２９と重なるＬＤ
Ｄ領域６１１０（以降、このようなＬＤＤ領域をＬovと
記す）、ソース領域６１１１、ドレイン領域６１１２を
有している。このＬov領域のチャネル長方向の長さは
０．５〜３．０μｍ、好ましくは１．０〜１．５μｍと
した。第２のｎチャネル型ＴＦＴ６１０３には、島状半
導体層６００６にチャネル形成領域６１１３、ＬＤＤ領
域６１１４，６１１５、ソース領域６１１６、ドレイン
領域６１１７を有している。このＬＤＤ領域はＬov領域
とゲート電極６０３０と重ならないＬＤＤ領域（以降、
このようなＬＤＤ領域をＬoffと記す）とが形成され、
このＬoff領域のチャネル長方向の長さは０．３〜２．
０μｍ、好ましくは０．５〜１．５μｍである。画素Ｔ
ＦＴ６１０４には、島状半導体層６００７にチャネル形
成領域６１１８、６１１９、Ｌoff領域６１２０〜６１
２３、ソースまたはドレイン領域６１２４〜６１２６を
有している。Ｌoff領域のチャネル長方向の長さは０．
５〜３．０μｍ、好ましくは１．５〜２．５μｍであ
る。さらに、容量配線６０３２、６０４９と、ゲート絶
縁膜６０２０と同じ材料から成る絶縁膜と、画素ＴＦＴ
６１０４のドレイン領域６１２６に接続し、ｎ型を付与
する不純物元素が添加された半導体層６１２７とから保
持容量６１０５が形成されている。図１２では画素ＴＦ
Ｔ６１０４をダブルゲート構造としたが、シングルゲー
ト構造でも良いし、複数のゲート電極を設けたマルチゲ
ート構造としても差し支えない。

【０１３４】こうして同一基板上に、駆動回路ＴＦＴと
画素部の画素ＴＦＴとを有した基板を完成させることが
できる。駆動回路にはｐチャネル型ＴＦＴ６１０１、第
１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型
ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持
容量６１０５が形成されている（図１２）。本明細書で
は便宜上このような基板をＴＦＴ基板と呼んでいる。

【０１３５】次に、上記の工程によって作製されたＴＦ
Ｔ基板をもとに、液晶パネルを作製する工程を説明す
る。

【０１３６】図１２の状態のＴＦＴ基板に配向膜６０７
０を形成する。本実施例では、配向膜６０７０にはポリ
イミドを用いた（図１３（Ａ））。次に、対向基板を用
意する。対向基板は、ガラス基板６０７５、カラーフィ
ルター６０７４、透明導電膜からなる対向電極６０７
３、配向膜６０７２とで構成される。なおカラーフィル
ター６０７４の有する色は、それぞれ画素部の画素１つ
１つに対応していることを特徴としている。

【０１３７】なお、本実施例では、配向膜６０７０に
は、液晶分子が基板に対して平行に配向するようなポリ
イミド膜を用いた。なお、配向膜形成後、ラビング処理
を施すことにより、液晶分子がある一定のプレチルト角
を持って平行配向するようにした。

【０１３８】次に、上記の工程を経たＴＦＴ基板と対向
基板とを公知のセル組み工程によって、シール材やスペ
ーサ（共に図示せず）などを介して貼り合わせる。その
後、両基板の間に液晶６０７１を注入し、封止剤（図示
せず）によって完全に封止する。よって、図１４に示す
ような反射型液晶パネルが完成する。（図１３（Ｂ））

【０１３９】以上の様に本実施例では、画素ＴＦＴおよ
び駆動回路が要求する仕様に応じて各回路を構成するＴ
ＦＴの構造を最適化し、半導体装置の動作性能と信頼性
を向上させることを可能とすることができる。さらにゲ
ート電極を、耐熱性を有する導電性材料で形成すること
によりＬＤＤ領域やソース領域およびドレイン領域の活
性化を容易とし、ゲート配線低抵抗材料で形成すること
により、配線抵抗を十分低減できる。従って、画素部
（画面サイズ）が４インチクラス以上の表示装置にも適
用することができる。

【０１４０】（実施例５）本実施例では、本発明の液晶
パネルを逆スタガ型のＴＦＴを用いた構成した例を示
す。

【０１４１】図１４を参照する。図１４には、本実施例
の液晶パネルを構成する逆スタガ型のＮチャネル型ＴＦ
Ｔの断面図が示されている。なお、図１４には、１つの
Ｎチャネル型ＴＦＴしか図示しないが、Ｐチャネル型Ｔ
ＦＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路を構
成することもできるのは言うまでもない。また、同様の
構成により画素ＴＦＴを構成できることも言うまでもな
い。

【０１４２】３００１は基板であり、実施例４で説明し
たようなものが用いられる。３００２は酸化シリコン膜
である。３００３はゲート電極である。３００４はゲー
ト絶縁膜である。３００５、３００６、３００７および
３００８は、多結晶シリコン膜から成る活性層である。
この活性層の作製にあたっては、実施例４で説明した非
晶質シリコン膜の多結晶化と同様の方法が用いられた。
またレーザー光（好ましくは線状レーザー光または面状
レーザー光）によって、非晶質シリコン膜を結晶化させ
る方法をとっても良い。なお、３００５はソース領域、
３００６はドレイン領域、３００７は低濃度不純物領域
（ＬＤＤ領域）、３００８はチャネル形成領域である。
３００９はチャネル保護膜であり、３０１０は層間絶縁
膜である。３０１１および３０１２はそれぞれ、ソース
配線、ドレイン配線である。

【０１４３】次に、図１５を参照する。図１５には、図
１４で示したものとは構成が異なる逆スタガ型のＴＦＴ
によって液晶パネルが構成された場合について説明す
る。

【０１４４】図１５においても、１つのＮチャネル型Ｔ
ＦＴしか図示しないが、上述のようにＰチャネル型ＴＦ
ＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路を構成
することもできるのは言うまでもない。また、同様の構
成により画素ＴＦＴを構成できることも言うまでもな
い。

【０１４５】３１０１は基板である。３１０２は酸化シ
リコン膜である。３１０３はゲート電極である。３１０
４はベンゾジクロブテン（ＢＣＢ）膜であり、その上面
が平坦化される。３１０５は窒化シリコン膜である。Ｂ
ＣＢ膜と窒化シリコン膜とでゲート絶縁膜を構成する。
３１０６、３１０７、３１０８および３１０９は、多結
晶シリコン膜から成る活性層である。この活性層の作製
にあたっては、実施例４で説明した非晶質シリコン膜の
多結晶化と同様の方法が用いられた。またレーザー光
（好ましくは線状レーザー光または面状レーザー光）に
よって、非晶質シリコン膜を結晶化させる方法をとって
も良い。なお、３１０６はソース領域、３１０７はレイ
ン領域、３１０８は低濃度不純物領域（ＬＤＤ領域）、
３１０９はチャネル形成領域である。３１１０はチャネ
ル保護膜であり、３１１１は層間絶縁膜である。３１１
２および３１１３はそれぞれ、ソース配線、ドレイン配
線である。

【０１４６】本実施例によると、ＢＣＢ膜と窒化シリコ
ン膜とで構成されるゲート絶縁膜が平坦化されているの
で、その上に成膜される非晶質シリコン膜も平坦なもの
になる。よって、非晶質シリコン膜を多結晶化する際
に、従来の逆スタガ型のＴＦＴよりも均一な多結晶シリ
コン膜を得ることができる。

【０１４７】（実施例６）本発明の液晶パネルには、Ｔ
Ｎ液晶以外にも様々な液晶を用いることが可能である。
例えば、1998, SID, "Characteristics and Driving Sc
heme of Polymer-Stabilized Monostable FLCD Exhibit
ing Fast Response Time and High Contrast Ratio wit
h Gray-Scale Capability" by H. Furue et al.や、199
7, SID DIGEST, 841, "A Full-Color Thresholdless An
tiferroelectric LCD Exhibiting Wide Viewing Angle
with Fast Response Time" by T. Yoshida et al.や、1
996,J. Mater. Chem. 6(4), 671-673, "Thresholdless
antiferroelectricity in liquid crystals and its ap
plication to displays" by S. Inui et al.や、米国特
許第5594569 号に開示された液晶を用いることが可能で
ある。

【０１４８】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、Ｖ字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μ
ｍ）のものも見出されている。

【０１４９】ここで、Ｖ字型の電気光学応答を示す無し
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図１６に示す。図１６に示すグラフの
縦軸は透過率（任意単位）、横軸は印加電圧である。な
お、液晶パネルの入射側の偏光板の透過軸は、液晶パネ
ルのラビング方向にほぼ一致する無しきい値反強誘電性
混合液晶のスメクティック層の法線方向とほぼ平行に設
定されている。また、出射側の偏光板の透過軸は、入射
側の偏光板の透過軸に対してほぼ直角（クロスニコル）
に設定されている。

【０１５０】図１６に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。

【０１５１】このような低電圧駆動の無しきい値反強誘
電性混合液晶を、アナログ駆動回路を有する液晶パネル
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能と
なる。よって、駆動回路の動作電源電圧を下げることが
でき、液晶パネルの低消費電力化および高信頼性が実現
できる。

【０１５２】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶を、デジタル駆動回路を有する液晶
パネルに用いた場合にも、Ｄ／Ａ変換回路の出力電圧を
下げることができるので、Ｄ／Ａ変換回路の動作電源電
圧を下げることができ、駆動回路の動作電源電圧を低く
することができる。よって、液晶パネルの低消費電力化
および高信頼性が実現できる。

【０１５３】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用い
る場合においても有効である。

【０１５４】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶パネルに
用いる場合には、画素に比較的大きな保持容量が必要と
なってくる。よって、自発分極が小さな無しきい値反強
誘電性混合液晶を用いるのが好ましい。また、液晶パネ
ルの駆動方法を線順次駆動とすることにより、画素への
階調電圧の書き込み期間（ピクセルフィードピリオド）
を長くし、保持容量が小さくてもそれを補うようにして
もよい。

【０１５５】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶パネルの低消費電力が実現される。

【０１５６】なお、図１６に示すような電気光学特性を
有する液晶であれば、いかなるものも本発明の液晶パネ
ルの表示媒体として用いることができる。

【０１５７】（実施例７）実施例１〜５に示した構造を
有するＴＦＴ基板を用い、液晶パネルを構成した例を図
１７に示す。図１７は液晶パネルの本体に相当する部位
であり、液晶パネルとも呼ばれる。

【０１５８】図１７において、８００１はＴＦＴ基板で
あり、ＴＦＴ基板８００１上に複数のＴＦＴが形成され
ている。これらのＴＦＴは基板上に画素部８００２、ゲ
ート信号線駆動回路８００３、ソース信号線駆動回路８
００４、ロジック回路８００５を構成する。その様なＴ
ＦＴ基板に対して対向基板８００６が貼り合わされる。
ＴＦＴ基板と対向基板８００６との間には液晶層（図示
せず）が挟持される。

【０１５９】また、図１７に示す構成では、ＴＦＴ基板
８００１の側面と対向基板８００６の側面とをある１辺
を除いて全てそろえることが望ましい。こうすることで
大版基板からの多面取り数を効率良く増やすことができ
る。また、前述の一辺では、対向基板８００６の一部を
除去してＴＦＴ基板８００１の一部を露出させ、そこに
ＦＰＣ（フレキシブル・プリント・サーキット）８００
７を取り付ける。ここには必要に応じてＩＣチップ（単
結晶シリコン上に形成されたＭＯＳＦＥＴで構成される
半導体回路）を搭載しても構わない。

【０１６０】実施例４または実施例５で示した作製工程
によって形成されたＴＦＴは極めて高い動作速度を有し
ているため、数百ＭＨｚ〜数ＧＨｚの高周波数で駆動す
る信号処理回路を画素部と同一の基板上に一体形成する
ことが可能である。即ち、図１７に示す液晶パネルはシ
ステム・オン・パネルを具現化したものである。

【０１６１】（実施例８）本発明を実施して形成された
ＣＭＯＳ回路や画素マトリクス回路は様々な電気光学装
置（アクティブマトリクス型液晶パネル）に用いること
ができる。即ち、それら電気光学装置を表示媒体として
組み込んだ電子機器全てに本発明を実施できる。

【０１６２】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、ゲーム機、カーナビゲーション、パー
ソナルコンピュータ、携帯情報端末（モバイルコンピュ
ータ、携帯電話または電子書籍等）などが挙げられる。
それらの一例を図１８に示す。

【０１６３】図１８（Ａ）はパーソナルコンピュータで
あり、本体７００１、映像入力部７００２、表示装置７
００３、キーボード７００４で構成される。本発明を映
像入力部７００２、表示装置７００３に適用することが
できる。

【０１６４】図１８（Ｂ）はビデオカメラであり、本体
７１０１、表示装置７１０２、音声入力部７１０３、操
作スイッチ７１０４、バッテリー７１０５、受像部７１
０６で構成される。本発明を表示装置７１０２、音声入
力部７１０３に適用することができる。

【０１６５】図１８（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体７２０１、カメラ部
７２０２、受像部７２０３、操作スイッチ７２０４、表
示装置７２０５で構成される。本発明は表示装置７２０
５に適用できる。

【０１６６】図１８（Ｄ）はゴーグル型ディスプレイで
あり、本体７３０１、表示装置７３０２、アーム部７３
０３で構成される。本発明は表示装置７３０２に適用す
ることができる。

【０１６７】図１８（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体７４０１、表示装置７４０２、スピーカ部７４
０３、記録媒体７４０４、操作スイッチ７４０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明は表示装置７４０２に適用
することができる。

【０１６８】図１８（Ｆ）はゲーム機であり、本体７５
０１、本体用表示装置７５０２、表示装置７５０３、記
録媒体７５０４、コントローラ７５０５、本体用センサ
部７５０６、センサ部７５０７、ＣＰＵ部７５０８で構
成される。本体用センサ部７５０６、センサ部７５０７
はそれぞれコントローラ７５０５、本体７５０１から出
される赤外線を感知することが可能である。本発明を本
体用表示装置７５０２、表示装置７５０３に適用するこ
とができる。

【０１６９】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜７のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。

【０１７０】

【発明の効果】本発明は、フレーム周波数を１２０Ｈｚ
以上とし、かつフレーム反転駆動法によって駆動した。
また各画素がＴＦＴ基板側に設けたカラーフィルターの
Ｒ、Ｇ、Ｂのうちの１つに対応するようにした。上記構
成によって直視型の画素ピッチが２０μｍ以下と短い表
示装置において、ディスクリネーションもチラツキもみ
られず、且つ良好なコントラストの明るい表示を得るこ
とができた。

【図面の簡単な説明】

【図１】本発明の液晶パネルのタイミングチャートを
示す図。

【図２】本発明のＴＦＴ基板の概略図。

【図３】本発明の画素とカラーフィルターの配置を示
す図。

【図４】本発明のソース信号線駆動回路の一例を示す
図。

【図５】本発明のゲート信号線駆動回路の一例を示す
図。

【図６】シフトレジスタ回路とレベルシフト回路の等
価回路図。

【図７】デジタル駆動回路を有するＴＦＴ基板の図。

【図８】本発明のＴＦＴの作製工程を示す断面図。

【図９】本発明のＴＦＴの作製工程を示す断面図。

【図１０】本発明のＴＦＴの作製工程を示す断面図。

【図１１】本発明のＴＦＴの作製工程を示す断面図。

【図１２】本発明のＴＦＴの作製工程を示す断面図。

【図１３】本発明のＴＦＴの作製工程を示す断面図。

【図１４】本発明のＴＦＴの構成を示す断面図。

【図１５】本発明のＴＦＴの構成を示す断面図。

【図１６】無しきい値反強誘電性混合液晶の印加電圧
に対する光透過率の特性を示す図。

【図１７】本発明の液晶パネルの外観図。

【図１８】本発明の表示装置を用いた電子機器の図。

【図１９】ＴＦＴ基板の上面図及び表示パターンを示
す図。

【図２０】ソースライン反転駆動及びゲートライン反
転駆動の極性パターンを示す図。

【図２１】画素部の拡大図。

【図２２】ディスクリネーションの発生のメカニズム
を示す図。

【図２３】フレーム反転駆動の極性パターンを示す
図。

【図２４】従来の液晶パネルのタイミングチャートを
示す図。

【符号の説明】

１８０１ソース信号線駆動回路１８０２ゲート信号線駆動回路１８０３ソース信号線１８０４ゲート信号線１８０５画素ＴＦＴ（スイッチング素子）１８０６液晶セル１８０７保持容量１８０８画素部１８０９画像信号線

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６８０Ｇ０９Ｇ 3/20 ６８０ＶＨ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｃ 21/336 ６１６Ａ６１７Ｔ６２７Ｅ

Claims

【特許請求の範囲】

【請求項１】複数のゲート信号線と、複数のソース信号
線と、前記複数のゲート信号線と前記複数のソース信号
線との各交差部に設けられた複数の画素電極とが設けら
れた基板を有する表示装置において、第１のフレーム期間において、前記複数のソース信号線
を通して前記複数の画素電極には同じ極性の第１の映像
信号が印加されており、前記第１のフレーム期間の次の第２のフレーム期間にお
いて、前記複数のソース信号線を通して前記複数の画素
電極には、前記第１の映像信号とは逆の極性の第２の映
像信号が印加されていることを特徴とする表示装置。
【請求項２】複数のゲート信号線と、複数のソース信号
線と、前記複数のゲート信号線と前記複数のソース信号
線との各交差部に設けられた複数の画素電極とが設けら
れた基板を有する表示装置において、前記複数のソース信号線を通して前記複数の画素電極に
は同じ極性の映像信号が印加されており、前記映像信号の極性は１フレーム期間毎に変化している
ことを特徴とする表示装置。
【請求項３】複数のゲート信号線と、複数のソース信号
線と、前記複数のゲート信号線と前記複数のソース信号
線との各交差部に設けられた複数のスイッチング素子及
び複数の画素電極とが設けられた基板を有する表示装置
において、前記複数のソース信号線を通して前記複数のスイッチン
グ素子には同じ極性の映像信号が印加されており、前記複数のゲート信号線を通して、前記複数のスイッチ
ング素子には前記映像信号を選択する選択信号が印加さ
れており、前記複数のスイッチング素子を通して前記複数の画素電
極には前記選択信号によって選択された映像信号が印加
されており、前記映像信号の極性は１フレーム期間毎に変化している
ことを特徴とする表示装置。
【請求項４】請求項１において、前記第１フレーム期間
及び第２のフレーム期間の長さは８．３ｍｓｅｃ以下で
あることを特徴とする表示装置。
【請求項５】請求項２または請求項３において、前記１
フレーム期間の長さは８．３ｍｓｅｃ以下であることを
特徴とする表示装置。
【請求項６】請求項１乃至請求項５のいずれか１項にお
いて、前記複数のゲート信号線または前記複数のソース
信号線どうしの間隔は２０μｍ以下であることを特徴と
する表示装置。
【請求項７】請求項３において、前記複数のスイッチン
グ素子は、ゲート電極と、ソース領域、ドレイン領域及
びチャネル形成領域を有する半導体層と、前記ゲート電
極と前記半導体層との間に設けられた絶縁膜とをそれぞ
れ有しており、前記複数のゲート信号線のいずれか１つは前記ゲート電
極と接続されており、前記複数のソース信号線のいずれか１つは前記ソース領
域または前記ドレイン領域と接続されていることを特徴
とする表示装置。
【請求項８】請求項１乃至請求項７のいずれか１項にお
いて、前記表示装置は３つの色を含むカラーフィルター
が設けられた第２の基板を有することを特徴とする表示
装置。
【請求項９】請求項８において、前記複数の画素電極は
それぞれ、前記カラーフィルターが含む３つの色のうち
の１つに対応していることを特徴とする表示装置。
【請求項１０】請求項８または請求項９において、前記
基板と前記第２の基板との間には液晶が設けられている
ことを特徴とする表示装置。
【請求項１１】請求項１乃至請求項１０のいずれか１項
に記載の前記表示装置を１個有するゴーグル型ディスプ
レイ。
【請求項１２】請求項１乃至請求項１０のいずれか１項
に記載の前記表示装置を２個有するゴーグル型ディスプ
レイ。
【請求項１３】請求項１乃至請求項１０のいずれか１項
に記載の前記表示装置を１個有するモバイルコンピュー
タ。
【請求項１４】請求項１乃至請求項１０のいずれか１項
に記載の前記表示装置を１個有するノートブック型パー
ソナルコンピュータ。
【請求項１５】請求項１乃至請求項１０のいずれか１項
に記載の前記表示装置を１個有するビデオカメラ。
【請求項１６】請求項１乃至請求項１０のいずれか１項
に記載の前記表示装置を１個有するＤＶＤプレーヤー。
【請求項１７】請求項１乃至請求項１０のいずれか１項
に記載の前記表示装置を１個有するゲーム機。