JP2001091550A - Voltage detecting device - Google Patents
Voltage detecting deviceInfo
- Publication number
- JP2001091550A JP2001091550A JP26808999A JP26808999A JP2001091550A JP 2001091550 A JP2001091550 A JP 2001091550A JP 26808999 A JP26808999 A JP 26808999A JP 26808999 A JP26808999 A JP 26808999A JP 2001091550 A JP2001091550 A JP 2001091550A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- output
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 230000010354 integration Effects 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電力変換装置の電
圧検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage detector for a power converter.
【0002】[0002]
【従来の技術】図7に、この種の従来の技術例(従来
例)の回路の構成を示すブロック図を表す。全ての図面
において、同一符号は同一若しくは相当部材を示す図7
の従来例は、IGBT(Insulated Gate Bipolar Transi
stor) のブリッジ構成から成るインバータ1によって、
直流電源電圧Vdcからの直流電圧を3相交流電圧に変換
し、例えばその中の1相(u相) の出力相電圧Vu を取り
出し、抵抗器2a,2b の直列接続した分圧器( 出力電圧検
出用) 2の出力端2cからの相出力分圧電圧Vinを比較回
路8[比較器8aと比較器8bとからなる]に導入され、第
3の基準電圧Vref3と第4の基準電圧Vref4と比較演算
させ、それぞれの比較器8aの出力電圧と比較器8bの出力
電圧を演算回路9に与え、そこで加算演算して、このイ
ンバータ1の出力電圧の計算値として検出している。2. Description of the Related Art FIG. 7 is a block diagram showing a circuit configuration of a conventional example of this kind (conventional example). In all the drawings, the same reference numerals indicate the same or equivalent members.
Is an IGBT (Insulated Gate Bipolar Transi
stor) with an inverter 1 consisting of a bridge configuration
The DC voltage from the DC power supply voltage Vdc is converted into a three-phase AC voltage. For example, a one-phase (u-phase) output phase voltage Vu is taken out from the DC power supply voltage Vdc and a voltage divider (output voltage detection The phase output divided voltage Vin from the second output terminal 2c is introduced into the comparison circuit 8 (comprising the comparator 8a and the comparator 8b), and is compared with the third reference voltage Vref3 and the fourth reference voltage Vref4. The output voltage of the comparator 8a and the output voltage of the comparator 8b are given to the arithmetic circuit 9, where they are added and calculated, and detected as a calculated value of the output voltage of the inverter 1.
【0003】ところで、この従来例は電力変換装置を高
精度に制御すために、PWM(パルス幅変調)等の技術
を用いて出力電圧を変化させている。この場合、電力変
換装置の出力電圧波形は、パルス状に変化しており、さ
らに高精度化を目指した電力変換装置は、このパルス状
に変化する出力電圧を検出し、制御に反映させている。
そのため、分圧器2を用いて出力相電圧を分圧し、制御
回路(比較回路8・演算回路9)に入力できる電圧レベ
ルに変換し、また必要に応じて絶縁し、更にその信号を
制御回路で演算できる形に変換しなければならない。こ
の従来例の検出方法を最も簡単に実現するには、比較回
路を1つ(例えば8aまたは8b、図示省略) 用いて、出力
相電圧の50% の大きさを持つ基準電圧と比較することに
より、出力電圧をパルスに変換して検出する方法であ
る。ところが、この方法は精度が良くないという問題が
ある。そこで、図7に図示するように比較器8aと比較器
8bの2つを用いた比較回路8により、出力電圧と第3の
基準電圧Vref3, 第4の基準電圧Vref4と比較し、その
値を演算回路9に入力し、加算演算を行っている。この
時、第3の基準電圧Vref3を出力相電圧の10%程度、
第4の基準電圧Vref4を出力相電圧の90%程度とする
ことにより、出力相電圧を台形近似し、これを演算回路
で高速演算し、より高精度に出力相電圧の検出ができる
という方法が報告されている。図8は、図7の従来例の
動作パターンを時間の経過に従って示した電圧波形図で
ある。In this conventional example, the output voltage is changed using a technique such as PWM (pulse width modulation) in order to control the power converter with high accuracy. In this case, the output voltage waveform of the power conversion device changes in a pulse shape, and the power conversion device aiming at higher accuracy detects the output voltage changing in a pulse shape and reflects it in the control. .
Therefore, the output phase voltage is divided using the voltage divider 2, converted into a voltage level that can be input to the control circuit (comparing circuit 8 / arithmetic circuit 9), and, if necessary, insulated. It must be converted to a form that can be operated on. The simplest way to implement this conventional detection method is to use one comparison circuit (for example, 8a or 8b, not shown) and compare it with a reference voltage having a magnitude of 50% of the output phase voltage. In this method, the output voltage is converted into a pulse and detected. However, this method has a problem that accuracy is not good. Therefore, as shown in FIG.
The output voltage is compared with the third reference voltage Vref3 and the fourth reference voltage Vref4 by the comparison circuit 8 using the two circuits 8b and 8b, and the value is input to the operation circuit 9 to perform the addition operation. At this time, the third reference voltage Vref3 is set to about 10% of the output phase voltage,
By setting the fourth reference voltage Vref4 to be about 90% of the output phase voltage, a trapezoidal approximation of the output phase voltage is performed, and this operation is performed at a high speed by an arithmetic circuit, so that the output phase voltage can be detected with higher accuracy. It has been reported. FIG. 8 is a voltage waveform diagram showing the operation pattern of the conventional example of FIG. 7 over time.
【0004】[0004]
【発明が解決しようとする課題】しかしながら電力スイ
ッチとして用いるパワー素子の特性や、それを駆動する
ドライブ回路の影響を受け、出力電圧の立ち上がり、立
ち下がりは直線的な変化ではなく、また、電力スイッチ
の種類毎に異なる変化を示す。そのため上述した従来例
の方法では、出力電圧のどのレベルで比較しパルスを出
力するかによって、大きな誤差を含む場合がある。さら
に、この検出部をインバータ主回路から絶縁する場合に
は、フォトカプラ等の絶縁部品を使用する必要があり、
これにより誤差も無視できない。また、この出力電圧
は、直流母線電圧に依存するため振幅が変動してしま
う。それは、入力電圧の変動や直流母線部のコンデンサ
容量、出力に繋がれる負荷の影響を受けて、直流母線電
圧が変動してしまうからである。従って、正確な制御を
行うとするならば、負荷に供給される出力電圧を、正確
に検出することが重要である。そこで本発明は、前述し
た出力電圧検出の問題点を解決するため、出力電圧を積
分し、その大きさに比例したパルス長のパルスを出力
し、そのパルスと指令パルスを比較し、両者の差分を検
出電圧として制御フィードバックするようにし、電力変
換装置の出力電圧を高精度に検出できる電圧検出装置を
提供することを目的とする。However, the rise and fall of the output voltage are not linearly affected by the characteristics of the power element used as the power switch and the drive circuit for driving the power element. Shows different changes for each type. Therefore, in the above-described method of the conventional example, a large error may be included depending on at which level of the output voltage the comparison pulse is output. Furthermore, when insulating this detection unit from the inverter main circuit, it is necessary to use an insulating component such as a photocoupler.
As a result, errors cannot be ignored. Also, the output voltage depends on the DC bus voltage, so that the amplitude varies. This is because the DC bus voltage fluctuates under the influence of the input voltage fluctuation, the capacitance of the DC bus portion, and the load connected to the output. Therefore, if accurate control is to be performed, it is important to accurately detect the output voltage supplied to the load. In order to solve the above-described problem of detecting the output voltage, the present invention integrates the output voltage, outputs a pulse having a pulse length proportional to the output voltage, compares the pulse with the command pulse, and compares the difference between the two. As a detection voltage, and to provide a voltage detection device capable of detecting the output voltage of the power conversion device with high accuracy.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1の発明は、電力変換装置の出力電
圧を検出する装置において、電力変換装置の相出力電圧
を分圧する分圧器と、その分圧器で分圧された相出力電
圧を積分する積分回路と、前記積分回路の出力電圧の大
きさに応じてパルス幅を変化させるとともに、そのパル
スを指令の相電圧パルス若しくは前記相出力電圧に同期
したパルスとして出力するパルス発生回路と、前記相出
力電圧が零になった際に積分回路をリセットするリセッ
ト回路と、前記パルス発生回路の出力するパルスと、前
記指令の相電圧パルスとを比較し両者の差分の電圧を導
出する手段とを備えたことを特徴とする電圧検出装置で
ある。このように本発明の請求項1の発明によれば、電
力変換装置の出力電圧を検出する装置において、出力相
電圧を積分することにより時間的電圧変化の誤差を集積
して精度を高め、その大きさに比例したパルス長の電圧
パルスとし、出力相電圧を後段の制御回路での演算可能
な電圧形態に整え、この大きさに比例したパルス長の電
圧パルスと指令電圧パルスと比較し、両者の差分をフィ
ードバック制御量とすることから、正確な電力変換器の
出力電圧制御ができる優れた電圧検出装置が得られると
いう特段の効果を奏する。In order to achieve the above object, according to a first aspect of the present invention, there is provided an apparatus for detecting an output voltage of a power converter, comprising: a voltage divider for dividing a phase output voltage of the power converter; A voltage divider, an integrating circuit that integrates the phase output voltage divided by the voltage divider, and a pulse width that is changed according to the magnitude of the output voltage of the integrating circuit, and that pulse is a commanded phase voltage pulse or the aforementioned A pulse generation circuit that outputs a pulse synchronized with a phase output voltage, a reset circuit that resets an integration circuit when the phase output voltage becomes zero, a pulse output by the pulse generation circuit, and a phase voltage of the command. Means for comparing a pulse with a pulse to derive a difference voltage between the two. Thus, according to the invention of claim 1 of the present invention, in a device for detecting an output voltage of a power conversion device, an error of a temporal voltage change is integrated by integrating an output phase voltage to improve accuracy, A voltage pulse having a pulse length proportional to the magnitude is set, the output phase voltage is adjusted to a voltage form that can be calculated by a control circuit in the subsequent stage, and a voltage pulse having a pulse length proportional to the magnitude and a command voltage pulse are compared. Is used as the feedback control amount, an excellent effect is obtained that an excellent voltage detection device capable of accurately controlling the output voltage of the power converter can be obtained.
【0006】本発明の請求項2の発明は、電力変換装置
の出力電圧を検出する装置において、電力変換装置の相
出力電圧を分圧する分圧器と、その分圧器で分圧された
相出力電圧を第1の基準電圧と比較する比較回路と、前
記分圧された相出力電圧と前記比較器の出力電圧をレベ
ル変換した電圧との差分を積分する積分回路と、前記比
較回路の出力がレベル変換されるレベル変換器と、前記
比較回路の出力と、前記分圧された相出力電圧から前記
レベル変換器の出力との差分を積分する積分器と、前記
積分器の出力と前記比較回路の出力とを導入し両者を加
算した大きさに応じてパルス幅を変化させるとともに、
そのパルスを指令の相電圧パルス若しくは前記相出力電
圧に同期したパルスとして出力するパルス発生回路と、
前記パルス発生回路の出力するパルスと、前記指令の相
電圧パルスとを比較し両者の差分の電圧を導出する手段
とを備えたことを特徴とする電圧検出装置である。かく
して本発明の請求項2の発明によれば、先の請求項1の
発明における積分回路の飽和状態に至り演算に支障を来
すという隘路も完全に払拭され、出力相電圧の大きさの
範囲が著しく拡大されるとう顕著な効果が認められる。According to a second aspect of the present invention, in a device for detecting an output voltage of a power converter, a voltage divider for dividing a phase output voltage of the power converter and a phase output voltage divided by the voltage divider are provided. Is compared with a first reference voltage; an integration circuit that integrates a difference between the divided phase output voltage and a voltage obtained by level-converting the output voltage of the comparator; A level converter to be converted; an output of the comparison circuit; an integrator for integrating a difference between the output of the level converter from the divided phase output voltage; and an output of the integrator and the comparison circuit. In addition to changing the pulse width according to the magnitude obtained by adding the output and the two,
A pulse generation circuit that outputs the pulse as a command phase voltage pulse or a pulse synchronized with the phase output voltage,
A voltage detecting device, comprising: means for comparing a pulse output from the pulse generation circuit with a phase voltage pulse of the command to derive a voltage difference between the two. Thus, according to the invention of claim 2 of the present invention, the bottleneck that the integration circuit in the above-described invention of claim 1 reaches a saturation state and hinders the operation is completely eliminated, and the range of the magnitude of the output phase voltage is reduced. Is remarkably enlarged, a remarkable effect is observed.
【0007】本発明の請求項3の発明は、請求項2記載
の電力変換装置の出力電圧を検出する装置において、前
記比較回路の第1の基準電圧を前記電力変換装置の直流
母線電圧を分圧して得ることを特徴とする請求項2記載
の電圧検出装置である。このようにして本発明の請求項
3の発明によれば、出力電圧の変動の主たる原因の一つ
である電力変換装置の直流母線電圧の変動を検出値の演
算のベースに採用することで、電力変換器の出力相電圧
の検出がより正確にできるという有効性が発揮できる。According to a third aspect of the present invention, in the device for detecting the output voltage of the power converter according to the second aspect, the first reference voltage of the comparison circuit is divided by the DC bus voltage of the power converter. 3. The voltage detecting device according to claim 2, wherein the voltage detecting device is obtained by applying pressure. Thus, according to the invention of claim 3 of the present invention, the fluctuation of the DC bus voltage of the power converter, which is one of the main causes of the fluctuation of the output voltage, is adopted as the base of the calculation of the detection value. The effectiveness that the output phase voltage of the power converter can be detected more accurately can be exhibited.
【0008】[0008]
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。 [第1の実施の形態]図1は本発明の第1の実施の形態
の回路構成を示すブロック図、図2はその検出される相
電圧の電圧波形の時間経過に伴う演算を示す電圧波形・
タイムーチャートである。図1において、インバータ1
の出力相電圧Vu は、2つの分圧抵抗器2a,2b で分圧さ
れて電圧Vinとなり、検出回路10に入力できるレベルに
変換される。この電圧Vinは積分回路4へ入力され、そ
の電圧Vinは全積分される[図2(a) の斜線部内及び白
抜き部内を含む全面積Svin ]。次に、この全積分され
た出力相電圧Svin をパルス発生回路5に入力させ、電
圧Svin に比例したパルス長[面積Svin =α(比例定
数)×tp(パルス幅)]のパルスVout [図2(b) の
tpの長さのパルス]を、指令された出力相電圧に相当
するパルス[以下、単に「指令パルス」という]の同期
信号14に同期させて、パルス発生回路5から出力する。
または、前記パルス長tpの出力電圧パルスVout を出
力相電圧Au に同期( 時点t22) させてパルス発生回路
5から出力する。このときの動作パターンを図2 に示
す。出力相電圧Vout の大きさ(パルス長)により、Δ
tの変化をさせて正確な値を導出し、そして減算器13に
おいてこれに入力する出力相電圧パルスVout と指令電
圧パルスVc ( 設定値) との差分Δtが検出され、フィ
ードバック制御量として電力変換装置のベース駆動に適
用され、高精度な制御を実現できる。Embodiments of the present invention will be described with reference to the drawings. [First Embodiment] FIG. 1 is a block diagram showing a circuit configuration of a first embodiment of the present invention, and FIG. 2 is a voltage waveform showing an arithmetic operation of a detected phase voltage with time.・
It is a time chart. In FIG. 1, an inverter 1
The output phase voltage Vu is divided by two voltage dividing resistors 2a and 2b into a voltage Vin, which is converted to a level that can be input to the detection circuit 10. This voltage Vin is input to the integration circuit 4, and the voltage Vin is totally integrated [total area Svin including the shaded portion and the outlined portion in FIG. 2 (a)]. Next, the fully integrated output phase voltage Svin is input to the pulse generation circuit 5, and a pulse Vout having a pulse length [area Svin = α (proportional constant) × tp (pulse width)] proportional to the voltage Svin [FIG. (b), the pulse having a length of tp] is output from the pulse generation circuit 5 in synchronization with a synchronization signal 14 of a pulse [hereinafter simply referred to as “command pulse”] corresponding to the commanded output phase voltage.
Alternatively, the output voltage pulse Vout having the pulse length tp is output from the pulse generation circuit 5 in synchronization with the output phase voltage Au (time t22). The operation pattern at this time is shown in FIG. Depending on the magnitude (pulse length) of the output phase voltage Vout, Δ
t is changed to derive an accurate value, and the difference Δt between the output phase voltage pulse Vout and the command voltage pulse Vc (set value) input to the subtractor 13 is detected in the subtractor 13, and the power conversion is performed as a feedback control amount. Applied to the base drive of the device, high-precision control can be realized.
【0009】[第2の実施の形態]図3は本発明の第2
の実施の形態の回路構成を示すブロック図、図4はその
検出される相電圧の電圧波形の時間経過に伴う演算を示
す電圧波形・タイムーチャートである。この第2の実施
の形態は次のように構成されている。すなわち、電圧検
出回路10における演算に適したレベルに変換された分圧
電圧Vinは、積分回路4の前段の減算器14と比較回路8
に入力する。比較回路8はこの入力の分圧電圧Vinと第
1の基準電圧Vref1と比較され、第1の基準電圧Vref1
を超えると比較回路8はパルス発生回路5へ一定電圧の
出力信号[図4(b) のSref1であり、また図4(c) のS
thである]を送出する。一方、この出力信号Sref1はレ
ベル変換回路7へも与えられ、さらにその信号Sref1を
演算に適したレベルに変換後に減算器14へ入力させ、先
の分圧電圧Vinとレベルに変換された信号Sref1との両
者の差分が、減算器14から積分回路4へ入力し、積分回
路4で積分された電圧信号は次段のパルス発生回路5の
一方の入力[図4(c) のSΔt ]として与えられる。こ
のようにして、パルス発生回路5は図4(c) の時点t41
から時点t45 まで、出力相電圧パルスVout を出力し、
減算器13において指令電圧パルスとの両者の差分[図4
(c) のSΔt ]が出力電圧誤差として検出される。[Second Embodiment] FIG. 3 shows a second embodiment of the present invention.
FIG. 4 is a voltage waveform / time chart showing the calculation of the detected voltage waveform of the phase voltage with the lapse of time. The second embodiment is configured as follows. That is, the divided voltage Vin converted to a level suitable for the operation in the voltage detection circuit 10 is supplied to the subtracter 14 in the preceding stage of the integration circuit 4 and the comparison circuit 8
To enter. The comparison circuit 8 compares the divided voltage Vin of the input with the first reference voltage Vref1, and outputs the first reference voltage Vref1.
Exceeds the threshold value, the comparison circuit 8 outputs to the pulse generation circuit 5 an output signal of a constant voltage [Sref1 in FIG. 4 (b), and Sref in FIG. 4 (c).
th]. On the other hand, the output signal Sref1 is also supplied to the level conversion circuit 7, which further converts the signal Sref1 to a level suitable for the arithmetic operation and then inputs the signal Sref1 to the subtracter 14, and the divided voltage Vin and the signal Sref1 converted to the level. The difference between the two is input from the subtractor 14 to the integration circuit 4, and the voltage signal integrated by the integration circuit 4 is given as one input [SΔt in FIG. 4 (c)] of the next stage pulse generation circuit 5. Can be In this way, the pulse generation circuit 5 operates at time t41 in FIG.
From time t45 to output phase voltage pulse Vout,
In the subtractor 13, the difference between the command voltage pulse and the command voltage pulse [FIG.
(SΔt) in (c) is detected as an output voltage error.
【0010】[第3の実施の形態]図5は本発明の第3
の実施の形態の回路構成を示すブロック図、図6はその
検出される相電圧の電圧波形の時間経過に伴う演算を示
す電圧波形・タイムーチャートである。図5に示すこの
第3の実施の形態の回路は、図3の第2の実施の形態と
同じであるが、比較回路の第2の基準電圧Vref2が、直
流母線電圧Vdcより作ることによって、出力相電圧の急
激な変動にも対応できるようになる。この時の動作パタ
ーンを図6 に示す。第2の基準電圧Vref2が一定である
第1の基準電圧Vref1の場合は、出力相電圧との交点は
大きく変化し、出力されるパルスも誤差を大きく含む
が、基準電圧が直流母線電圧Vdcより作られた第2の基
準電圧Vref2の場合、出力相電圧に追従して同じように
変化するため、検出誤差は最小に抑えられる。そしてこ
の出力相パルスVout と指令電圧パルスとを減算器13で
比較し、両者差分をフィードバック制御量として、電力
変換装置の制御系が制御され、さらなる高精度の制御が
実現される。[Third Embodiment] FIG. 5 shows a third embodiment of the present invention.
FIG. 6 is a voltage waveform / time chart showing the calculation of the detected voltage waveform of the phase voltage with the lapse of time. The circuit of the third embodiment shown in FIG. 5 is the same as that of the second embodiment of FIG. 3 except that the second reference voltage Vref2 of the comparison circuit is formed from the DC bus voltage Vdc. It becomes possible to cope with a sudden change in the output phase voltage. FIG. 6 shows the operation pattern at this time. In the case of the first reference voltage Vref1 where the second reference voltage Vref2 is constant, the intersection with the output phase voltage changes greatly and the output pulse also includes a large error, but the reference voltage is higher than the DC bus voltage Vdc. In the case of the generated second reference voltage Vref2, the detection error is suppressed to a minimum because the second reference voltage Vref2 changes similarly following the output phase voltage. Then, the output phase pulse Vout and the command voltage pulse are compared by the subtractor 13, and the difference between the two is used as a feedback control amount, so that the control system of the power conversion device is controlled, thereby achieving more accurate control.
【0011】[0011]
【発明の効果】以上述べたように、本発明によれば、電
力変換装置の出力電圧を検出する手段において、出力相
電圧を積分することにより時間的電圧変化の誤差を集積
して精度を高め、その大きさに比例したパルス長の電圧
パルスとし、出力相電圧を後段の制御回路での演算で演
算可能な電圧形態に整え、この大きさに比例したパルス
長の電圧パルスと指令電圧パルスと比較し、両者の差分
をフィードバック制御量とすることから、電力変換器の
出力電圧を高精度に検出できる電圧検出装置を提供でき
る。As described above, according to the present invention, in the means for detecting the output voltage of the power converter, the error of the temporal voltage change is integrated by integrating the output phase voltage to improve the accuracy. , A voltage pulse having a pulse length proportional to the magnitude thereof, and adjusting the output phase voltage to a voltage form that can be computed by a computation in a subsequent control circuit, a voltage pulse having a pulse length proportional to the magnitude and a command voltage pulse. By comparing the difference and using the difference as the feedback control amount, it is possible to provide a voltage detection device capable of detecting the output voltage of the power converter with high accuracy.
【図1】本発明の第1の実施の形態における回路構成を
示すブロック図FIG. 1 is a block diagram showing a circuit configuration according to a first embodiment of the present invention;
【図2】図1における検出される相電圧の電圧波形の時
間経過に伴う演算を示す電圧波形・タイムーチャート
で、 (a) はインバータ出力Au 相電圧の図 (b) はパルス発生回路出力電圧パルスの図 (c) は積分回路リセット信号の図 (d) は任意の同期信号による出力電圧パルスの図FIGS. 2A and 2B are voltage waveforms and time charts showing calculation of a voltage waveform of a detected phase voltage with time in FIG. 1, wherein FIG. 2A is a diagram of an inverter output Au phase voltage, and FIG. The pulse diagram (c) is the diagram of the integrator reset signal. (D) is the diagram of the output voltage pulse by an arbitrary synchronization signal.
【図3】本発明の第2の実施の形態における回路構成を
示すブロック図FIG. 3 is a block diagram showing a circuit configuration according to a second embodiment of the present invention;
【図4】図3における検出される相電圧の電圧波形の時
間経過に伴う演算を示す電圧波形・タイムーチャート
で、 (a) はインバータ出力Au 相電圧の図 (b) は比較器出力パルスの図 (c) はパルス発生回路出力電圧パルスの図 (d) は積分回路リセット信号の図4A and 4B are voltage waveform and time charts showing the calculation of the voltage waveform of the detected phase voltage over time in FIG. 3, wherein FIG. 4A is a diagram of an inverter output Au phase voltage, and FIG. Figure (c) is a diagram of the output voltage pulse of the pulse generation circuit. (D) is a diagram of the reset signal of the integration circuit.
【図5】本発明の第3の実施の形態における回路構成を
示すブロック図 従来FIG. 5 is a block diagram showing a circuit configuration according to a third embodiment of the present invention.
【図6】図5における検出される相電圧の電圧波形の時
間経過に伴う演算を示す電圧波形・タイムーチャート
で、 (a) はインバータ出力Au 相電圧の図 (b) は比較器出力パルスの図 (c) はパルス発生回路出力電圧パルスの図 (d) は積分回路リセット信号の図FIGS. 6A and 6B are voltage waveform and time charts showing the calculation of the voltage waveform of the detected phase voltage over time in FIG. 5, wherein FIG. 6A is a diagram of an inverter output Au phase voltage, and FIG. Figure (c) is a diagram of the output voltage pulse of the pulse generation circuit. (D) is a diagram of the reset signal of the integration circuit.
【図7】従来例の回路構成を示すブロック図FIG. 7 is a block diagram showing a circuit configuration of a conventional example.
【図8】図7における検出される相電圧の電圧波形の時
間経過に伴う演算を示す電圧波形・タイムーチャート
で、 (a) はインバータ出力Au 相電圧の図 (b) は出力電圧計算値の図8A and 8B are voltage waveforms and time charts showing the calculation of the voltage waveform of the detected phase voltage over time in FIG. 7, wherein FIG. 8A is a diagram of the inverter output Au phase voltage, and FIG. Figure
1 インバータ 2,3 分圧器 2a,2b.3a,3b 抵抗器 4 積分回路 5 パルス発生回路 6 リセット回路 7 レベル変換回路 8 比較回路 8a,8b 比較器 9 演算回路 10 電圧検出回路 11 指令電圧パルス 12 同期信号 13,14 減算器 15 インバータ出力端 Vdc 直流母線電圧 Vin 分圧後の電圧検出装置への入力電圧 Vout パルス発生回路の出力パルス電圧 Vref1 第1の基準電圧 Vref2 第2の基準電圧 Vref3 第3の基準電圧 Vref4 第4の基準電圧 DESCRIPTION OF SYMBOLS 1 Inverter 2-3 Voltage divider 2a, 2b.3a, 3b Resistor 4 Integrator circuit 5 Pulse generator circuit 6 Reset circuit 7 Level conversion circuit 8 Comparison circuit 8a, 8b Comparator 9 Operation circuit 10 Voltage detection circuit 11 Command voltage pulse 12 Synchronization signal 13,14 Subtractor 15 Inverter output terminal Vdc DC bus voltage Vin Input voltage to voltage detector after voltage division Vout Output pulse voltage of pulse generation circuit Vref1 First reference voltage Vref2 Second reference voltage Vref3 Third Reference voltage Vref4 fourth reference voltage
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 英司 福岡県北九州市八幡西区黒崎城石2番1号 株式会社安川電機内 Fターム(参考) 2G035 AA26 AB07 AC01 AC15 AD11 AD21 AD23 AD32 AD51 5H007 AA04 AA12 BB02 CB04 CB05 CC23 DA06 DB01 DB02 DC05 EA02 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Eiji Watanabe 2-1 Kurosaki Castle Stone, Yawatanishi-ku, Kitakyushu-shi, Fukuoka Prefecture F-term (reference) 2G035 AA26 AB07 AC01 AC15 AD11 AD21 AD23 AD32 AD51 5H007 AA04 AA12 BB02 CB04 CB05 CC23 DA06 DB01 DB02 DC05 EA02
Claims (3)
において、 電力変換装置の相出力電圧を分圧する分圧器と、 その分圧器で分圧された相出力電圧を積分する積分回路
と、 前記積分回路の出力電圧の大きさに応じてパルス幅を変
化させるとともに、そのパルスを指令の相電圧パルス若
しくは前記相出力電圧に同期したパルスとして出力する
パルス発生回路と、 前記相出力電圧が零になった際に積分回路をリセットす
るリセット回路と、 前記パルス発生回路の出力するパルスと、前記指令の相
電圧パルスとを比較し両者の差分の電圧を導出する手段
とを備えたことを特徴とする電圧検出装置。1. An apparatus for detecting an output voltage of a power converter, comprising: a voltage divider for dividing a phase output voltage of the power converter; an integrating circuit for integrating the phase output voltage divided by the voltage divider; A pulse generation circuit that changes the pulse width according to the magnitude of the output voltage of the integration circuit and outputs the pulse as a commanded phase voltage pulse or a pulse synchronized with the phase output voltage, and the phase output voltage is reduced to zero. A reset circuit that resets the integration circuit when the pulse signal is output, and a unit that compares a pulse output from the pulse generation circuit with the phase voltage pulse of the command and derives a difference voltage between the two. Voltage detector.
において、 電力変換装置の相出力電圧を分圧する分圧器と、 その分圧器で分圧された相出力電圧を第1の基準電圧と
比較する比較回路と、 前記分圧された相出力電圧と前記比較器の出力電圧をレ
ベル変換した電圧との差分を積分する積分回路と、 前記比較回路の出力がレベル変換されるレベル変換器
と、 前記比較回路の出力と、前記分圧された相出力電圧から
前記レベル変換器の出力との差分を積分する積分器と、 前記積分器の出力と前記比較回路の出力とを導入し両者
を加算した大きさに応じてパルス幅を変化させるととも
に、そのパルスを指令の相電圧パルス若しくは前記相出
力電圧に同期したパルスとして出力するパルス発生回路
と、 前記パルス発生回路の出力するパルスと、前記指令の相
電圧パルスとを比較し両者の差分の電圧を導出する手段
とを備えたことを特徴とする電圧検出装置。2. A device for detecting an output voltage of a power converter, comprising: a voltage divider for dividing a phase output voltage of the power converter, and comparing the phase output voltage divided by the voltage divider with a first reference voltage. A comparing circuit that integrates a difference between the divided phase output voltage and a voltage obtained by level-converting the output voltage of the comparator; and a level converter that converts the output of the comparing circuit into a level. An integrator for integrating the difference between the output of the comparison circuit and the output of the level converter from the divided phase output voltage; introducing the output of the integrator and the output of the comparison circuit; A pulse generation circuit that changes the pulse width according to the magnitude of the pulse, and outputs the pulse as a commanded phase voltage pulse or a pulse synchronized with the phase output voltage, and a pulse output from the pulse generation circuit. Voltage detecting apparatus characterized by comparing the phase voltage pulse of the command and means for deriving a difference between the voltage of both.
を検出する装置において、 前記比較回路の第1の基準電圧を前記電力変換装置の直
流母線電圧を分圧して得ることを特徴とする請求項2記
載の電圧検出装置。3. The apparatus for detecting an output voltage of a power converter according to claim 2, wherein the first reference voltage of the comparison circuit is obtained by dividing a DC bus voltage of the power converter. The voltage detection device according to claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26808999A JP4264782B2 (en) | 1999-09-22 | 1999-09-22 | Voltage detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26808999A JP4264782B2 (en) | 1999-09-22 | 1999-09-22 | Voltage detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001091550A true JP2001091550A (en) | 2001-04-06 |
JP4264782B2 JP4264782B2 (en) | 2009-05-20 |
Family
ID=17453746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26808999A Expired - Fee Related JP4264782B2 (en) | 1999-09-22 | 1999-09-22 | Voltage detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4264782B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023181214A1 (en) * | 2022-03-23 | 2023-09-28 | 三菱電機株式会社 | Voltage detection device for power converter |
-
1999
- 1999-09-22 JP JP26808999A patent/JP4264782B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023181214A1 (en) * | 2022-03-23 | 2023-09-28 | 三菱電機株式会社 | Voltage detection device for power converter |
Also Published As
Publication number | Publication date |
---|---|
JP4264782B2 (en) | 2009-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2152625C (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
US10826411B2 (en) | Device for controlling power conversion circuit | |
JPH03107373A (en) | Power converter and control method thereof | |
JP2001292580A (en) | Method and apparatus for detecting missing phase of output and inverter | |
US6317339B1 (en) | Method of controlling electric power supply apparatus with electric power converter circuit | |
US10666131B2 (en) | Dead-time voltage compensation apparatus and dead-time voltage compensation method | |
JP4055992B2 (en) | Inverter current detector | |
JP2001091550A (en) | Voltage detecting device | |
JP2015047021A (en) | Dead-time compensation apparatus of power conversion apparatus | |
JPS63190557A (en) | Power unit | |
JP2025036801A (en) | Current detection device, current detection method, and current detection program | |
JPH01270793A (en) | Current controller for pwm control | |
JP2007110811A (en) | Inverter apparatus and control method for the same | |
KR100682106B1 (en) | Instantaneous tracking PWM controlled inverter system for blower motor | |
JP2745728B2 (en) | Inverter control method | |
JPH0638530A (en) | DC power supply with feedforward control function | |
JPH08171992A (en) | Method and device for controlling power of halogen lamp | |
JP3210900B2 (en) | Three-phase inverter | |
JP2658620B2 (en) | Power converter control circuit | |
JPH1066344A (en) | Control circuit of power converter | |
JPH03117369A (en) | Voltage controller for inverter | |
JP2004135410A (en) | Current control device for electric motor | |
JPH07177754A (en) | Inverter voltage detector | |
JPH08116674A (en) | Single phase pwm converter controller | |
JP2023156796A (en) | Voltage change detection device and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |