JP2001077320A - 不揮発性半導体メモリ装置及びその選別方法 - Google Patents

Abstract

(57)【要約】 【課題】 強誘電体材料を用いた不揮発性記憶素子の特
性において、精度良く選別されたデータ保持寿命特性と
インプリント特性が抑制された特性を有する不揮発性記
憶素子とその選別方法が求められている。 【解決手段】 強誘電体材料をメモリセルに用いた不揮
発性半導体メモリ装置において、同一チップ内に構成さ
れるメモリセルと同工程を経て作成された複数の評価用
キャパシタセルを備え、該複数の評価用キャパシタセル
は前記メモリセルと同一面積または同一容量であり、前
記複数の評価用メモリセルに異なった電圧が階段状に印
加されることを特徴とする不揮発性半導体メモリ装置を
提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は不揮発性メモリの中
でも、特に強誘電体キャパシタをメモリセルに使用した
電気的に書き換え可能な不揮発性半導体メモリ装置（FR
AM）とその特性の選別方法に関する。

【０００２】

【従来の技術】電気的に書き換えが可能な不揮発性記憶
素子として知られるＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッ
シュＥＥＰＲＯＭなどの半導体メモリ装置に要求される
特徴的な信頼性項目としてデータ書き換え可能回数とデ
ータ記憶保持特性がある。例として、ＥＥＰＲＯＭに代
表される不揮発性半導体メモリのデータ記憶保持特性を
評価するために実施するテストフローを図１に示す。始
めにベイク前試験Ｔ１として工程Ｐ１で各メモリセルに
特定の値を記録させた後、工程Ｐ２において無通電状態
で高温のオーブン等に放置する。（一般的には”ベイ
ク”と称する。）放置する温度、時間は各社独自の判定
基準で設定するが、一般的にはアーレニウスプロットを
用いた加速試験を用いて、加速係数を求め製品スペック
として保証している実使用温度、期間相当の記憶保持を
評価するために製品スペックより高温で、実使用でのデ
ータ保持保証期間に相当する時間の放置後、ベイク後試
験Ｐ３で放置前のデータが記憶されているか否かを検査
し、良品Ｓ１と不良品Ｓ２に分別するのが一般的であ
る。

【０００３】一方、不揮発性半導体メモリとして強誘電
体メモリ（FRAMまたはFeRAM）は、低消費駆動、低電力
動作、高速書き込み、高書き換え耐性などの優れた特長
を潜在能力として持ち、EEPROMやフラッシュメモリと比
較して様々な優位性が示されている。反面、既存の不揮
発性メモリと比較して十分な信頼性が確保できていると
は言ない。強誘電体材料を用いた半導体デバイスの製造
工程においては他のシリコン系半導体デバイスの製造工
程以上に様々な要因により、プロセスの変動があり完全
に作り込む事は困難である。また、同一の製造工程を経
て作成されたウエハ、チップにおいても、ウエハ作成順
序やウエハの面内位置で得られる強誘電体キャパシタの
特性は微妙に変化する。そのため、製造後の検査、スク
リーニングは他の半導体素子以上に重要となる。加えて
記憶保持特性やデータ書き換え可能回数等については、
先にあげたEEPROMなどの不揮発性メモリの場合と比較し
て、その特性劣化のメカニズムについて十分な理論的解
決が得られておらず、各社それぞれのモデルを想定し、
評価を行っているのが現状である。

【０００４】製造工程におけるプロセス変動を知るため
の一般的な方法としては、通常ウエハ内にあらかじめ作
られた各種評価用のテストパターン（ＴＥＧ：Test Ele
mentGroup）を評価することにより、ウエハ面内の中
心、周囲数点の特性変動を見ることが可能である。これ
によりプロセスの変動や異常を早期に発見し、製造工程
にフィードバックをかけることが行われている。しかし
ながら、ウエハ全体にある個々のチップが持つ強誘電体
膜の特性を、これらウエハ面内数点（通常は３〜９点）
のＴＥＧの特性評価で判断するにはウエハ全面に均一な
性能の膜を形成し、さらに維持しなければならず、現在
の強誘電体の成膜技術上非常に難しい。そのため特開平
5-243359号公報においてはウエハ内の各ダイ上にテスト
構成体を形成しこの強誘電体構成要素のアナログテスト
を実施し、そのテスト結果より強誘電体構成要素の疲労
及び経時変化特性を外挿する方法が示されている。

【０００５】しかし、一般的な半導体記憶素子において
はデジタル信号処理を行うため、使用されるＬＳＩテス
ターはデジタルテスターまたはメモリテスタが一般的で
あるため強誘電体の特性をアナログテストするために
は、半導体記憶素子用テスタ以外に別のテストを行わな
ければならず、テストコスト、テスト時間が増加する欠
点がある。また、アナログテストを行うためには評価に
十分な精度が得られるような強誘電体キャパシタ容量が
必要となり、この場合実デバイスを構成しているメモリ
セルのキャパシタ容量、サイズともに大きく異なり、実
際にメモリセルを形成しているサイズのキャパシタの十
分な検証が出来ないと言う欠点がある。

【０００６】また、特開平8-130262号公報においては不
揮発性半導体メモリにおいて実機用メモリセル（ここで
は実際に使用されるメモリセルの事）と同様な工程で製
造される評価用メモリセルを備えたダイを作成し、評価
用メモリセルに繰り返し書き換え試験を行う事で書き換
え特性や繰り返し書き換え後の電荷保持特性を評価する
方法が記述されているが、用途としてはフラッシュＥＥ
ＰＲＯＭなどに代表されるトランジスタの閾値の変動に
よるデータ判定方法を用いる不揮発性記憶素子に限定さ
れるため、強誘電体キャパシタの分極反転を利用する記
憶素子については利用できなかった。また、評価用メモ
リセルはあくまで実機用メモリセルと同じ構成のため、
得られるデータは実機用メモリセルのそれと同じである
ため評価に要する時間は実機用メモリセルと同じだけか
かり、得られる評価内容は限られてしまう。

【０００７】更に、強誘電体材料を用いた記憶素子に
は、前述のデータ保持寿命、書き換え回数以外に、イン
プリント（擦り込み）といわれる他の不揮発性記憶素子
にない固有の特性不良がある。これは新データを書き込
んでも古いデータの癖が残る現象で、同一データを長く
保持した後それとは逆のデータ（ここでは１／０の二値
で示す）を書き込んだときに前のデータが癖として残っ
ているために、読み込んだ逆データが正確に記憶されな
い不良である。このインプリントは加熱や同一極性の各
波形電圧の連続印加で加速されるため、記憶保持特性に
関するスクリーニングを実施することにより、同時にそ
の作用を受ける。つまり、データ保持特性を評価するた
めにウエハ／チップの状態で、データ書き込み後の高温
放置（保管）試験を実施するが、この時に記憶保持特性
を評価すると同時に、インプリント現象を加速させ、強
誘電体メモリ自体に悪影響を与えてしまう問題がある。

【０００８】データ記憶特性の劣化に関する活性化エネ
ルギーをＥａ（R）、インプリント特性に関する活性化
エネルギーをＥａ(I)と表すと、これらの値は使用する
強誘電体材料の種類や製造プロセスによって差が生じ
る。今、Ｅａ(R)＞Ｅａ(I)の場合、データ記憶保持試験
におけるベイク温度を上げることにより短時間に効率よ
くデータ記憶保持に影響を与える不良原因を発見、選別
することが可能であるが、Ｅａ（R）≦Ｅａ(I)の場合、
ベイク温度を上げることでデータ記憶保持特性の選別時
にインプリントを助長させる事になり、その場合、比較
的低いベイク温度で長時間の判定試験行うほうがインプ
リント現象を防ぐためには望ましい。この様に強誘電体
材料を用いた不揮発性半導体記憶素子の信頼性評価にお
いては従来の信頼性スペックを十分満たすだけのストレ
スを与える加速試験方法では同時に異なる要因により信
頼性を低下させる恐れがあるため、必要最低限の加速試
験にて信頼性評価および寿命予測する必要性がある。

【０００９】

【発明が解決しようとする課題】本発明は、強誘電体材
料を用いた不揮発性記憶素子の信頼性に関する基本特性
として特に重要なチップのデータ保持寿命について精度
良く評価し、かつ、同時に生じてしまうインプリントを
最小限に抑え、かつ、効率的に低コスト、短時間で評
価、保証する不揮発性半導体メモリ装置とその選別方法
を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明者は、上述の様な
問題を解決するために強誘電体膜が持つ分極反転特性と
データ記憶保持特性やインプリント特性について数多く
の評価、研究を重ねた結果、強誘電体膜中の自発分極は
外部電界により反転するが、膜内の分極成分は強誘電体
膜の界面や内部構造の不均一性の影響により、その印加
する電界強度によって段階的に分極反転を起こし、かつ
これら不均一性などが影響して不揮発性記憶素子として
作用するための残留分極成分もその寿命に分布を持つ事
が判明した。従って、強誘電体膜の記憶保持特性につい
ては強誘電体界面における負荷容量や実際に強誘電体膜
にかかる電界強度を変化させることで、大きく影響する
事を見出した。

【００１１】また、インプリント効果については、強誘
電体キャパシタを形成する粒界やドメインの大きさ、お
よび強誘電体膜をドライエッチングした時に生じる膜の
エッジ端が大きく影響する事を見いだし、その結果、こ
れらデータ記憶保持特性やインプリント特性を効率よく
評価、判別するには、これらの特性変化作用を顕著に反
映する因子を段階的に変化させた複数のテスト構造体を
同一チップ内に混載、評価を行えばよいという知見を見
いだし、本発明に至った。

【００１２】即ち、本発明の請求項１に係る不揮発性半
導体メモリ装置は、強誘電体材料をメモリセルに用いた
不揮発性半導体メモリ装置において、同一チップ内に構
成されるメモリセルと同工程を経て作成された複数の評
価用キャパシタセルを備え、該複数の評価用キャパシタ
セルは前記メモリセルと同一面積まとは同一容量であ
り、前記複数の評価用キャパシタセルに異なった電圧が
段階状に印加されることを特徴とする。

【００１３】また、請求項２に係る不揮発性半導体メモ
リ装置は、請求項１記載の不揮発性半導体メモリ装置に
おいて、前記段階状に印加される電圧が、前記評価用キ
ャパシタセルの下部電極または上部電極に接続している
抵抗を介して印加されることを特徴とする。また、請求
項３に係る不揮発性半導体メモリ装置の選別方法は、請
求項１または２記載の不揮発性半導体メモリ装置の選別
方法において、前記メモリセル及び前記評価用キャパシ
タセルの全ビツトに特定データを書き込み、インプリン
トの進行を抑制する条件で高温放置し、前記メモリセル
のデータ記憶保持テストで不良を選別し、更に前記不良
以外の不揮発性半導体メモリ装置の前記複数の評価用キ
ャパシタセルに段階状に異なった電圧を印加し、その結
果で選別することを特徴とする。

【００１４】また、請求項４に係る不揮発性半導体メモ
リ装置は、強誘電体材料をメモリセルに用いた不揮発性
半導体メモリ装置において、同一チップ内に構成される
メモリセルと同工程を経て作成された複数の評価用キャ
パシタセルを備え、該複数の評価用キャパシタセルは前
記メモリセルと同一面積または同一容量であり、前記複
数の評価用キャパシタセルはメモリセルのキャパシタ周
辺長より長い異なったキャパシタ周辺長を有し、面積が
分割されていることを特徴とする。

【００１５】また、請求項５に係る不揮発性半導体メモ
リ装置は、請求項４に記載の不揮発性半導体メモリ装置
において、前記評価用キャパシタセルは面積が分割され
ている各に等しく電圧印加されていることを特徴とす
る。また、請求項６に係る不揮発性半導体メモリ装置の
選別方法は、請求項４または５記載の不揮発性半導体メ
モリ装置の選別方法において、前記メモリセル及び前記
評価用キャパシタセルの全ビツトに特定データを書き込
み機能テストし、高温放置し、前記評価用キャパシタセ
ルにインプリントテストし前記キャパシタ周辺長の相違
によって異なった結果で選別することを特徴とする。

【００１６】

【発明の実施の形態】以下に本発明をより詳細に説明す
る。以下、本発明の実施例を図面に基づいて説明する
が、本発明は本実施例によって何ら限定されるものでは
ない。図２は不揮発性半導体メモリ装置におけるメモリ
部分のブロック図の一例とその中に含まれる実際に記憶
素子として機能させるメモリセル１と信頼性評価などに
利用される評価用メモリセル２の設置概念である。ここ
では図を簡略するためビット線３とワード線４について
示しているが実際はプレート線も存在する。例えば容量
が１ワードあたり８ビット構成の１０２４ビット（１ｋ
ｂｉｔ）で構成されるメモリを考えると、全アドレスは
１２８ワード×８ビット構成となる。これらのメモリセ
ル２はユーザーが使用する一般的なメモリのオペレーシ
ョンコードとは異なるテスト用命令コマンドで任意に呼
び出しが可能になるように回路で工夫されており、かつ
単純にキャパシタだけの特性を反映させるためにデータ
の書き込み、読み出しおよび判定方法は実メモリセルと
同じ周辺回路を用いる事が望ましい。

【００１７】例えば強誘電体キャパシタを用いた不揮発
性記憶素子の動作原理、構造にはキャパシタ一つのメモ
リセルを２個のトランジスタと２個の強誘電体キャパシ
タで構成する２Ｔ／２Ｃセル方式、ＤＲＡＭと類似構造
の強誘電体材料を蓄積容量の絶縁膜として使う１Ｔ／１
Ｃセル方式、さらには通常のＭＯＳＦＥＴのゲート絶縁
膜をシリコン酸化膜から強誘電体膜に置き換えた構造の
ＭＦＳＦＥＴ型メモリセル方式において評価の対象とな
る強誘電体膜のサイズ、形状および印加される電圧に変
化を与え、他の部位は全く同じ構造でかまわない。

【００１８】図３に示すように本発明においては評価用
メモリセルとして強誘電体キャパシタ５に印加される電
圧が実メモリセルを１とした場合、１、０.９、０.８、
・・・とそれ以下の電圧が強誘電体キャパシタにそれぞれ
作用するようにプレート線８またはワード線７から強誘
電体キャパシタ５の下または上部電極に抵抗６を加える
等の調整をしたものである。各キャパシタの分極ヒステ
リシス曲線は図４で示されるように印加された電圧強度
によりヒステリシス曲線１１〜１５で示すように残留分
極密度（量）が異なる。この様に一定の印加電圧によっ
て、一定の分極量を示すことによってメモリセルの読み
出し、書き込みの有無、データの正誤について評価、検
討を行う事ができる

【００１９】しかし、一般に印加電圧による残留分極量
の変化は図５に示されるようにその形成された強誘電体
キャパシタの特性によって大きく異なる。つまり、正負
の電圧によって反転し、抗電界Ｅｃと称する電界強度で
分極値は０となり、反転したのち印加電圧を増加させて
もそれ以上分極量が増加しない飽和分極値を持つ。図５
においては試料１８，１９は低電圧で早くに高い方を分
極値を持つのに対して試料１６，１７の分極値の立ち上
がりが悪いことが分かる。

【００２０】強誘電体メモリの動作を考慮すれば十分な
残留分極を得るための十分な印加電圧（電界強度）と印
加される時間が必要であるが、不揮発性半導体メモリの
高速書き換え、低消費電力等の要求からこれらは必要最
低限の供給でまかなわれることが多い。従って製造工程
において図５の特性を持つＴＥＧ等では十分検出できな
いプロセスのバラツキや局所的な劣化等が発生した場
合、現在の検査・信頼性評価方法では十分なスクリーニ
ングが出来ない。

【００２１】本発明ではウエハ製造プロセスが終了した
後のウエハ状態における検査、Ｇ／Ｗ（Good Chip/Wafe
r）工程のスクリーニング工程について示しているが、
評価用キャパシタの端子を実際にボンディングし、プラ
スチックまたはセラミックパッケージした後のポストア
センブリ試験時にも利用が出来る。そのため、ウエハレ
ベルのテストにおいて選別をすることで、不良チップを
予め高精度に取り除くことでアセンブリコストを下げる
ことが可能となり、かつアセンブリ後のテストにおいて
パッケージング時に生じた劣化を取り除くことが可能と
なる。

【００２２】本発明を採用した場合のＧ／Ｗ（Good Chi
p／Wafer）工程のスクリーニングを図６に示す。ベイク
前試験Ｔ１においては、実メモリへの書き込み工程Ｐ４
と評価用メモリへの書き込み工程Ｐ５を同時に行い、高
温放置工程Ｐ６へ進む。ここでは評価用メモリセルの変
化量によって、よりインプリントを防止してデータ記憶
保持特性を効率的にスクリーニングできる条件をあらか
じめＰ７で設定し、ベイク後試験Ｔ２に進むが、ここで
は図１の工程Ｐ３に相当する工程Ｐ８で実メモリセルの
データ記憶保持テストを全ビット行い、実メモリセルに
故障があれば不良品Ｓ３として排除され、合格品は次工
程Ｐ９に進み、評価用メモリセルのデータ記憶保持検査
を行う。その結果、工程Ｐ１０においては段階的に変化
している評価用メモリセルの合否状態により寿命・信頼
性のランク選別が可能となる。

【００２３】先に示した従来の不揮発性記憶素子の検査
工程を示す図１と比較して使用する装置や基本的な検査
工程に変化は無いが得られる効果はデータ記憶保持特性
およびインプリント特性に関する従来の単純な合否判定
では得られない段階的評価やこれらの段階的評価結果よ
り市場での故障率の予測が可能になるなど得られる効果
は非常に大きい。

【００２４】

【実施例１】本発明に係わる強誘電体を用いた不揮発性
半導体記憶素子のデータ記憶保持特性に関する信頼性評
価方法について実施例に基づき詳細に説明する。図７は
本発明の実施例に係わる実際に不揮発性メモリとして作
用する実メモリセル２０と評価用強誘電体キャパシタを
持つメモリセル（２１ａ、２１ｂ）の設置概念図であ
る。実メモリセル２０の強誘電体キャパシタに印加され
る電圧を１とした場合、評価用メモリセル２１の強誘電
体キャパシタには、この場合１，０.９５、０.９、０.
８５、０.８、０.７５、０.７，０.６の比率で降圧され
た印加電圧がかかるように調整されており、ここでは１
ワード（８ビット）毎の電圧変化で合計８ワード分デー
タ記憶保持特性評価用メモリセルとして用意した。まず
最初に高温放置前にベイク前試験として機能検証を行
い、半導体メモリ装置としてスペックを満たさないチッ
プ（ダイ）については、そのウエハ内の位置と関連付け
て不合格となる。

【００２５】先に実施された半導体メモリ装置としての
機能検査によりメモリセル中には“１”または“０”い
ずれかのデータが書き込まれており、この状態のまま無
通電状態でウエハを１５０℃のオーブン中に９６時間放
置する。これはデータ記憶保持特性の劣化速度を示す活
性化エネルギーが０．６eVと仮定したときの２５℃、１
０年間のデータ記憶保持性能を判断する事を想定してい
る例であり、この条件に限定するものではない。また、
この条件では民生品グレードのＩＣ動作保証温度上限の
７０℃、１０年間のデータ記憶保持性能を保証するには
放置期間が２０分の１程度しか満たさないことも付け加
える。

【００２６】所定の時間加熱放置したウエハを室温まで
冷却した後、再度半導体メモリ装置としての機能検証テ
ストを行うが第一にチップ内のメモリセルの全アドレ
ス、全ビットのデータを読み出し、高温放置前のデータ
との検証を行う。ここで記憶したデータの消滅、誤判定
があったチップについては不合格の対象となり、取り除
かれる。それと同時に評価用強誘電体キャパシタを搭載
したメモリセルのアドレスにアクセスして、高温放置前
のデータが保持されているかを評価する。印加電圧の変
化によるデータの記憶保持状態をワードまたはビット単
位で測定することにより、高温放置試験前後における残
留分極量の変化量について電圧依存性が与えられる。こ
こで判定した評価用メモリセルへの印加電圧値の比、お
よびベイク後のデータ記憶保持状態についての測定例を
表１，表２に示す。

【００２７】表１はウエハ周辺のある部位よりサンプリ
ングしたＩＣチップについて、１ｋビットの実メモリセ
ルについて実施した従来の動作テストを比較例１ａとし
た。これより実メモリセルについてはリード／ライトの
動作テストおよび高温放置によるデータ記憶保持につい
ても故障無く良品判定となるが、評価用メモリセルのデ
ータ記憶保持テストを見ると印加電圧比が０．８を下回
った時点で１ワード８ビットのメモリセル中に数個の記
憶保持特性の故障が見られる。

【００２８】また、表２のサンプルは表１と同じウエハ
のほぼ中央付近よりサンプリングしたＩＣチップについ
て表１と同じ評価を行った例であるが、表１のサンプル
と比較すると実メモリセルの動作テスト、データ保持テ
ストについては故障が無く、全く同じ評価結果となるが
評価用メモリセルのデータ保持テスト結果を見ると印加
電圧比が０．７まで下げて８個中２個の故障であり、表
１のサンプルより優れた結果が得られた。この場合、表
２のサンプルの方が表１のサンプルよりデータ保持特性
が高く、信頼性について優れていることがわかる。この
ように本発明により、従来、実メモリセルのテストで示
されたように従来の評価方法において合格品であっても
信頼性に係わるデータ保持特性のランク付けすることが
可能である。

【００２９】

【表１】

【００３０】

【表２】

【００３１】

【実施例２】次に、本発明に係わる強誘電体を用いた不
揮発性半導体記憶素子のインプリント特性に関する信頼
性評価方法について実施例に基づき詳細に説明する。図
８は本発明の実施例に係わる実際に不揮発性メモリとし
て作用する実メモリセル２２と評価用強誘電体キャパシ
タを持つメモリセル２３の設置概念図である。実メモリ
セルの強誘電体キャパシタの面積を縦１横１の長さを基
準とした場合、キャパシタの周辺長は４と定義した場
合、評価用メモリセルの強誘電体キャパシタには、図９
で示したように総面積は１で同じであるがキャパシタの
周辺長が４、６、８、１０、１２になるようにキャパシ
タを分割し、上下の電極で並列に接続したものを作成
し、基準の同じ印加電圧がかかるように調整されてい
る。

【００３２】但し、本実施例では最小加工寸法精度を考
慮してインプリント特性評価用キャパシタは実メモリセ
ルに使用されているキャパシタと比較して１６６％拡大
したキャパシタを基準として使用し、最小キャパシタの
加工を実施した。また、上下電極のコンタクト寸法の影
響を考慮するため、最小コンタクト径を複数個使用する
ことでコンタクト寸法や個数による差が生じないように
調整した。ここでは１ワード（８ビット）毎で合計８ワ
ード分データ記憶保持特性評価用メモリセル２３として
用意した。

【００３３】最初に、高温放置前にベイク前試験として
機能検証を行い、半導体メモリ装置としてスペックを満
たさないチップ（ダイ）については、そのウエハ内の位
置と関連付けて不合格の対象となる。先に実施された半
導体メモリ装置としての機能検査によりメモリセル中に
は“１”または“０”いずれかのデータが書き込まれて
おり、この状態のまま無通電状態のウエハを１５０℃の
オーブン中に９６時間放置する。これはデータ記憶保持
特性の劣化速度を示す活性化エネルギーが０．６eVと仮
定したときの２５℃、１０年間のデータ記憶保持性能を
判断する事を想定している例であり、この条件に限定す
るものではない。また、この条件では民生品グレードの
ＩＣ動作保証温度上限の７０℃、１０年間のデータ記憶
保持性能を保証するには放置期間が２０分の１程度しか
満たさないことも付け加える。

【００３４】所定の時間加熱放置したウエハを室温まで
冷却した後、再度半導体メモリ装置としての機能検証テ
ストを行うが第一にチップ内のメモリセルの全アドレ
ス、全ビットのデータを読み出し、高温放置前のデータ
との検証を行う。ここで記憶したデータの消滅、誤判定
があったチップについては不合格の対象となり、取り除
かれる。それと同時にインプリント評価用強誘電体キャ
パシタを搭載したメモリセルのアドレスにアクセスし
て、高温放置前のデータが保持されているかを評価す
る。

【００３５】その後、直ちに高温放置前に記憶させたデ
ータと逆のデータを書き込み、一定時間後（ここでは６
０秒後）に読み出し試験を行い、逆データがきちんと記
憶されているかを検査した。ここで、判定した評価用メ
モリセル内のキャパシタ周辺長比率および逆データ書き
込み６０秒後のデータ記憶状態を表３、表４に示す。表
３はウエハ周辺部位よりサンプリングしたＩＣチップに
ついて、１ｋビットの実メモリセルについて実施した従
来の動作テストを比較例２ａとした。これより実メモリ
セルについてはリード／ライトの動作テストおよび高温
放置によるデータ記憶保持についても故障無く良品判定
となるが、評価用メモリセルのインプリント現象を測定
するための逆データ書き換えテストを見ると周辺長比率
が標準キャパシタの長さの２．５倍以上で性能が低下し
た。これは通常の実メモリセルの高温放置試験における
インプリントによる変化が観測することが不可能である
が、キャパシタの総面積に対する周辺長比率を上げるこ
とによってキャパシタを構成する強誘電体膜のグレイン
やドメインに変化を持たせた評価用チップにおいてはイ
ンプリントの影響が生じていることを段階的に観測する
ことが可能であることを示している。

【００３６】また、表４のサンプルは表３と同じウエハ
のほぼ中央付近よりサンプリングしたＩＣチップについ
て表３と同じ評価を行った例であるが、表３のサンプル
と比較すると実メモリセルの動作テスト、データ保持テ
ストについては実施例１と同様に故障が無く、全く同じ
評価結果となるが評価用メモリセルの逆データ書き換え
（インプリント）テスト結果を見るとキャパシタ周辺長
比率が２．５倍になっても逆データ書き換え（インプリ
ント）テスト結果に故障は見られなかった。この場合、
表４で使用したサンプルの方が表３のサンプルよりイン
プリントに対する耐性が高く、信頼性について優れてい
ることがわかる。

【００３７】このように本発明により、従来実メモリセ
ルのテストで示された従来の評価方法において一基準の
合格品であっても信頼性に係わるデータ保持特性のラン
ク付けすることが可能である。以上、本発明の実施例に
ついてデータ保持特性、インプリント特性を個別に示し
たが、もちろんこの二つの特性を同時に測定し、さらに
用途にあったランク付けをする事も可能である。

【００３８】

【表３】

【００３９】

【表４】

【００４０】

【発明の効果】本発明方法によれば各製品チップ単位で
同一チップ内に成膜された強誘電体キャパシタを持つ評
価用メモリセルの印加電圧効果、キャパシタ周辺長効果
を測定する方法により熱ストレス低減、短時間で、その
チップのデータ保持特性およびインプリント特性を予測
することができる。さらに低ストレス化する事で高温保
持試験同時に起こるインプリント減少を抑え、市場出荷
する強誘電体メモリのデータ記憶保持特性に関する信頼
性を向上することが可能となる。

【図面の簡単な説明】

【図１】従来の不揮発性半導体メモリのデータ記憶保持
特性評価フローシート

【図２】不揮発性半導体メモリ装置のメモリ部分のブロ
ック図（例）

【図３】本実施例１に示す評価用メモリセル配置例

【図４】印加電圧による強誘電体キャパシタの分極ヒス
テリシス曲線の変化（例）

【図５】サンプルによる印加電圧と残留分極量変化の差
（例）

【図６】本発明によるG/W工程における検査フローシー
ト

【図７】実施例１に係わる実際に不揮発性メモリとして
作用する実メモリセルと評価用強誘電体キャパシタを持
つメモリセルの設置概念図

【図８】実施例２に係わる実際に不揮発性メモリとして
作用する実メモリセルと評価用強誘電体キャパシタを持
つメモリセルの設置概念図

【図９】実施例２に係わる評価用強誘電体キャパシタの
加工形状例

【符号の説明】

１： 実際の記憶素子として使われる実メモリセル ２： 評価用メモリセル ３： ビット線 ４： ワード線 ５： 強誘電体キャパシタ ６： 印加電圧調整用抵抗 ７： トランジスタ ８： プレート線 ９： ビット線 １０： 検出用差動増幅器 １１〜１５： 各印加電圧時の分極ヒステリシス曲線 １６〜１７： 印加電圧による残留分極量の推移（特性
が悪い例） １８〜１９： 印加電圧による残留分極量の推移（特性
が良い例） ２４〜３１： キャパシタ周辺長が異なる評価用強誘電
体キャパシタの加工形状例

Claims (6)

【特許請求の範囲】
1. 【請求項１】 強誘電体材料をメモリセルに用いた不揮
   発性半導体メモリ装置において、同一チップ内に構成さ
   れるメモリセルと同工程を経て作成された複数の評価用
   キャパシタセルを備え、該複数の評価用キャパシタセル
   は前記メモリセルと同一面積または同一容量であり、前
   記複数の評価用キャパシタセルに異なった電圧が段階状
   に印加されることを特徴とする不揮発性半導体メモリ装
   置。
2. 【請求項２】 請求項１記載の不揮発性半導体メモリ装
   置において、前記段階状に印加される電圧が、前記評価
   用キャパシタセルの下部電極または上部電極に接続して
   いる抵抗を介して印加されることを特徴とする不揮発性
   半導体メモリ装置。
3. 【請求項３】 請求項１または２記載の不揮発性半導体
   メモリ装置の選別方法において、前記メモリセル及び前
   記評価用キャパシタセルの全ビツトに特定データを書き
   込み、インプリントの進行を抑制する条件で高温放置
   し、前記メモリセルのデータ記憶保持テストで不良を選
   別し、更に前記不良以外の不揮発性半導体メモリ装置の
   前記複数の評価用キャパシタセルに段階状に異なった電
   圧を印加し、その結果で選別することを特徴とする不揮
   発性半導体メモリ装置の選別方法。
4. 【請求項４】 強誘電体材料をメモリセルに用いた不揮
   発性半導体メモリ装置において、同一チップ内に構成さ
   れるメモリセルと同工程を経て作成された複数の評価用
   キャパシタセルを備え、該複数の評価用キャパシタセル
   は前記メモリセルと同一面積または同一容量であり、前
   記複数の評価用キャパシタセルはメモリセルのキャパシ
   タ周辺長より長い異なったキャパシタ周辺長を有し、面
   積が分割されていることを特徴とする不揮発性半導体メ
   モリ装置。
5. 【請求項５】 請求項４に記載の不揮発性半導体メモリ
   装置において、前記評価用キャパシタセルは面積が分割
   されている各に等しく電圧印加されていることを特徴と
   する不揮発性半導体メモリ装置。
6. 【請求項６】 請求項４または５記載の不揮発性半導体
   メモリ装置の選別方法において、前記メモリセル及び前
   記評価用キャパシタセルの全ビツトに特定データを書き
   込み機能テストし、高温放置し、前記評価用キャパシタ
   セルにインプリントテストし前記キャパシタ周辺長の相
   違によって異なった結果で選別することを特徴とする不
   揮発性半導体メモリ装置の選別方法。