【書類名】 明細書
【発明の名称】 系統連系インバータ
【特許請求の範囲】
【請求項１】 直流電源と、直流電源の出力を昇圧する昇圧コンバータと、中間段コンデンサを介して前記昇圧コンバータに接続した複数のスイッチング素子と、前記複数のスイッチング素子の出力から高周波成分を除去するリアクトルと出力コンデンサと、前記リアクトルと出力コンデンサに接続した系統リレーと、前記系統リレーに接続した停電の有無を検知する停電検知手段と、前記リアクトルに流れる電流を検知する電流検出手段と、出力電圧を検知する出力電圧検知手段と、正弦波波形を示す信号を発生する正弦波発生手段と、前記正弦波発生手段の信号と、出力電圧検知手段または電流検出手段の信号とから前記複数のスイッチング素子を駆動するコンパレータとを備え、停電時は出力電圧検知信号と目標出力電圧とが一致するように前記コンパレータがヒステリシス制御を行うことにより電圧出力する系統連系インバータ。
【請求項２】 出力電圧検知手段は、複数のスイッチング素子を形成する一方のアームのエミッタとコレクタの接続点と他方のアームのエミッタとコレクタの接続点の２端子間に接続した可変抵抗を有する分圧抵抗によって構成した請求項１に記載した系統連系インバータ。
【請求項３】 直流電源の電圧を検知する入力電圧検知手段と、出力電圧検知手段の信号を積分する定数可変積分回路とを備え、前記定数可変積分回路の定数を入力電圧検知手段が検知する入力電圧に応じて調整する請求項１または２に記載した系統連系インバータ。
【請求項４】 コンパレータは入力電圧検知手段が検知する入力電圧と、出力電圧検知手段が検知する出力電圧に応じてヒステリシス幅を調整する請求項３に記載した系統連系インバータ。
【請求項５】 出力電流の最大値を検出する出力電流検出手段を有し、コンパレータはインバータの自立運転中に出力電流検出手段の検出値が一定値を越えた場合、正弦波発生手段が発生する正弦波信号の絶対値のピーク付近のみの振幅を一定値以下に制限する請求項１から４のいずれか１項に記載した系統連系インバータ。
【請求項６】 自立運転時に自立リレーを介して出力電圧の波形を検知する出力電圧波形検知手段と、出力電圧波形検知手段が検知した波形の正弦波に対する誤差を検出する正弦波誤差検出手段と、正弦波誤差検出手段が検出した誤差を補正する信号を発生する補正指令値発生手段とを有し、コンパレータは前記補正指令値発生手段が発生する指令値に基づいて複数のスイッチング素子を制御する請求項１から５のいずれか１項に記載した系統連系インバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、太陽電池、燃料電池等の直流電力を商用周波数の交流に変換して電力系統に連系する系統連系インバータに関するものである。
【０００２】
【従来の技術】
図１０は、従来使用している系統連系インバータの構成を示す接続図である。この系統連系インバータは、直流電源１と、昇圧コンバータ２と、中間段コンデンサ３と、ハーフブリッジインバータ４及び５と、出力から高周波リップルを除去する限流コイル６と、出力コンデンサ７とを備えている。直流電源１には、太陽電池或いは燃料電池を使用している。
【０００３】
以上の構成で、直流電源１の出力を昇圧コンバータ２によって高周波の高電圧に変換し、ハーフブリッジインバータ４及び５が構成している４個のスイッチング素子によって商用周波数の正弦波交流に変換して、限流コイル６と出力コンデンサ７を介して系統１０に出力しているものである。
【０００４】
【発明が解決しようとする課題】
前記従来の構成の系統連系インバータは、系統の電源が停電したときに、商用周波数の正弦波の電圧を供給することが困難であるという課題を有している。
【０００５】
すなわち、従来の構成の系統連系インバータは、限流コイル６に流れる電流を電流検出手段１２によって検出し、この電流の波形を正弦波発生手段１３が発生する正弦波信号と比較して、この差を補正するように４個のスイッチング素子を駆動しているものである。停電時には、限流コイル６に流れる電流が停電時に接続されている負荷の種類によって大きく変動するために、前記正弦波信号との差を補正するという制御を実行することは困難となるものである。
【０００６】
【課題を解決するための手段】
本発明は、停電時は出力電圧検知信号と目標出力電圧とが一致するようにコンパレータがヒステリシス制御を行うことにより電圧出力することで、自立運転時にも正確な正弦波の電圧を供給できる系統連系インバータとしている。
【０００７】
【発明の実施の形態】
請求項１に記載した発明は、直流電源と、直流電源の出力を昇圧する昇圧コンバータと、中間段コンデンサを介して前記昇圧コンバータに接続した複数のスイッチング素子と、前記複数のスイッチング素子の出力から高周波成分を除去するリアクトルと出力コンデンサと、前記リアクトルと出力コンデンサに接続した系統リレーと、前記系統リレーに接続した停電の有無を検知する停電検知手段と、前記リアクトルに流れる電流を検知する電流検出手段と、出力電圧を検知する出力電圧検知手段と、正弦波波形を示す信号を発生する正弦波発生手段と、前記正弦波発生手段の信号と、出力電圧検知手段または電流検出手段の信号とから前記複数のスイッチング素子を駆動するコンパレータとを備え、停電時は出力電圧検知信号と目標出力電圧とが一致するように前記コンパレータがヒステリシス制御を行うことにより電圧出力することで、自立運転時にも正確な正弦波の電圧を供給できる系統連系インバータとしている。
【０００８】
請求項２に記載した発明は、出力電圧検知手段が可変抵抗を有するものとして、分圧比を補正するようにして、特に直流成分や偶数次の歪み成分を低減した正弦波形の電流を供給できる系統連系インバータとしている。
【０００９】
請求項３に記載した発明は、入力電圧検知手段が検知する入力電圧が高いときは積分時定数を大きくして動作周波数を下げ、入力電圧が低いときは積分時定数を小さくして動作周波数を上げて、入力電圧の変化に対して動作周波数の範囲を限定でき、小型化が可能な系統連系インバータとしている。
【００１０】
請求項４に記載した発明は、複数のスイッチング素子を駆動するコンパレータが、入力電圧検知手段が検知する入力電圧と、出力電圧検知手段が検知する出力電圧に応じてヒステリシス幅を調整するようにして、インバータの損失を低く抑え、小型化が可能な系統連系インバータとしている。
【００１１】
請求項５に記載した発明は、出力電流の最大値を検出する出力電流検出手段を備えて、インバータの自立運転中に出力電流検出手段の検出値が一定値を越えた場合には、正弦波発生手段が発生する正弦波信号の絶対値のピーク付近のみの振幅を一定値以下に制限するように制御して、モータ負荷が接続されても素子が破壊することなく安全に動作できる系統連系インバータとしている。
【００１２】
請求項６に記載した発明は、出力電圧波形検知手段が検知した波形の正弦波に対する誤差を検出する正弦波誤差検出手段が検出した誤差を補正指令値発生手段が補正するようにして、確実に正弦波形の出力を得ることができ、接続している機器が誤動作を起こす可能性の低い系統連系インバータとしている。
【００１３】
【実施例】
（実施例１）
以下、本発明の第１の実施例について説明する。図１は本実施例の構成を示す回路図である。本実施例の系統連系インバータは、太陽電池や燃料電池によって構成している直流電源１を入力として使用し、この直流電源１から供給された電力を商用周波数の交流に変換して、自立リレー８または系統リレー９を介して系統１０に出力するものである。
【００１４】
直流電源１に接続している昇圧コンバータ２は、直流電源１から供給された電圧を系統１０の電圧より高い電圧に高周波で昇圧する。昇圧コンバータ２に接続している中間段コンデンサ３は、数１００μＦ程度以下の容量を有するものを使用しており、昇圧された電圧に含まれている高周波成分を除去するように作用する。２個のスイッチング素子Ｑ１、Ｑ２によって構成しているハーフブリッジインバータ４は、前記中間段コンデンサ３から入力されている入力電圧が系統１０の電圧に比べて低い領域ではこの電圧を降圧するように作用する。また、２個のスイッチング素子Ｑ３、Ｑ４によって構成しているハーフブリッジインバータ５は、前記ハーフブリッジインバータ４が出力する出力電圧の極性を正負に切り換えるように作用している。限流コイル６は、一般にリアクトルと称されており、出力コンデンサ７と共に、前記ハーフブリッジインバータ４，５が出力している電圧から高周波リップルを除去するように作用しているものである。
【００１５】
前記４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は、コンパレータ１４によって制御されている。コンパレータ１４は、正弦波発生手段１３が発生している正弦波信号に所定の大きさのヒステリシス幅を設けた基準値を有しており、この基準値と前記限流コイル６に流れる出力電流を検出している電流検出手段１２の信号と、前記４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４の出力電圧を検知する出力電圧検知手段の信号のどちらかとを比較して、４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を制御している。
【００１６】
前記出力電圧検知手段は、４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を形成する一方のアームＱ１、Ｑ２のエミッタとコレクタの接続点に接続している第２の分圧回路１７と、他方のアームＱ３、Ｑ４のエミッタとコレクタの接続点に接続している第１の分圧回路１６と、減算回路１８と、積分回路１９とによって構成している。第１の分圧回路１６は、抵抗Ｒ１と抵抗Ｒ２によって、第２の分圧回路１７は抵抗Ｒ３と抵抗Ｒ４によって構成している。減算回路１８は、オペアンプ１８ａと、マイナス側入力抵抗１８ｂと、プラス側入力抵抗１８ｃと、帰還抵抗１８ｄによって構成している。積分回路１９は、コンデンサ１９ａと抵抗１９ｂによって構成している。
【００１７】
以下、本実施例の系統連系インバータの動作について説明する。中間段コンデンサ３の電圧は、系統１０に電力を注入するために、系統１０の電圧より少なくとも数１０Ｖ程度は高くなければならない。このため、４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を制御するコンパレータ１４は、図２に示しているような制御を実行している。図２と図３は、各瞬時での４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を駆動する駆動波形を示しており、図２は通常時の特性を、図３は停電時の特性を示している。
【００１８】
系統が正常状態である場合、すなわち停電していない状態での動作を系統連系時の動作と称する。系統連系時には、系統リレー９はオン、自立リレー８はオフである。そこで、例えば入力電圧がＤＣ２００Ｖで系統１０の電圧がＡＣ２００Ｖであるとすると、ハーフブリッジインバータ４とハーフブリッジインバータ５を構成しているスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は系統電圧の絶対値が入力電圧よりも大きい期間（４〜５ｍｓ）は、商用周波数の極性切換動作を行っている。この極性切換動作によって、限流コイル６に流れる出力電流は正弦波となっているものである。すなわち、コンパレータ１４は出力電流が正弦波となるように、昇圧コンバータ２のスイッチング素子ＱＢ、ＱＦを制御している。また、入力電圧が系統電圧の絶対値以上である期間は昇圧コンバータ２の駆動を停止し、前記ハーフブリッジインバータ４を構成しているスイッチング素子Ｑ１、Ｑ２を高周波スイッチング動作させて、限流コイル６に流れる電流の低周波成分が正弦波になるように制御している。なお、Ｑ４がオンの時で、Ｑ１がオンＱ２がオフの場合には、限流コイル６には中間段コンデンサ３の両端の電圧ＶＭから出力コンデンサ７の両端の電圧ＶＯを減じたＶＭ−ＶＯが印加される。このため、Ｑ４がオンの時は限流コイル６に流れる電流が増加する。また、Ｑ１がオフ、Ｑ２がオンの時は−ＶＯが印加されるので、限流コイル６に流れる電流は減少する。
【００１９】
電流検出手段１２は限流コイル６に流れる電流を検出してコンパレータ１４に伝達している。コンパレータ１４は、この電流信号を正弦波発生手段１３が出力している上限と下限を有する正弦波信号の指令値と比較しており、限流コイル６に流れている電流が前記指令値の上限を越えた時には、Ｑ１をオフＱ２をオンに、また下限を下回った時はＱ１をオンＱ２をオフに制御している。この制御は高速で行われるものであり、この結果スイッチング素子Ｑ１とＱ２とは高周波でオンオフを繰り返すものである。
【００２０】
系統に停電が発生したときは、停電検知手段１１が停電であることを検知する。このときは、コンパレータ１４は自立運転を実行するものである。すなわち、コンパレータ１４は停電検知手段１１からの信号で停電を検知すると、コンパレータ１４に入力する信号を前記電流検出手段１２の信号から、ハーフブリッジインバータ４とハーフブリッジインバータ５の出力電圧Ｖｉｏに切り換える。停電の時は、系統リレー９はオフ、自立リレー８はオンとなり、ハーフブリッジインバータ４とハーフブリッジインバータ５の出力は自立リレー８を介して出力される。このとき、ハーフブリッジインバータ４の出力は第１の分圧回路１６で、ハーフブリッジインバータ５の出力は第２の分圧回路１７でそれぞれ分圧されている。この分圧信号は、減算回路１８に伝達されている。オペアンプ１８ａは、前記減算回路１８から伝達される信号によってマイナス側端子を基準電位としたＶｉｏ信号を検出する。例えば、Ｑ４オンの極性においてＱ１がオンＱ２がオフした場合、Ｖｉｏ＝入力電圧、Ｑ１がオフＱ２がオンした時はＶｉｏ＝０といったパルス列となる。さらにこのＶｉｏ信号は抵抗１９ｂとコンデンサ１９ａからなる積分回路１９で一定のリップルをもつ電圧信号に変換される。前記電圧検出手段が検出したインバータの出力電圧Ｖｉｏを示す信号は、正弦波発生手段１３から出力される上限と下限を有する正弦波状の指令値とコンパレータ１４で比較される。コンパレータ１４は、インバータの出力電圧Ｖｉｏの積分値が前記指令値の上限を越えた時には、Ｑ１はオフ、Ｑ２をオンとするように制御する。また、下限を下回った時は、Ｑ１をオン、Ｑ２をオフとするように制御する。このため、ハーフブリッジインバータ４とハーフブリッジインバータ５の出力は、系統が正常状態である場合と同様に正弦波形の電流を出力するものである。
【００２１】
以上のように本実施例によれば、限流コイル６に流れる電流を、上限と下限をもつ正弦波状の指令値と比較して、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオンオフを決定するようにして、系統１０が停電した時には限流コイル６を流れる電流の代わりにインバータ出力電圧を積分値として検出し、これを系統連系時と同様に上限と下限をもつ正弦波状の指令値と比較してスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオンオフを決定するようにして、制御回路の大部分を従来の制御回路と共用化でき、安価な構成で自立運転時にも正確な正弦波の電圧を供給できる系統連系インバータを実現するものである。
【００２２】
なお本実施例では、インバータは高周波スイッチングを行うハーフブリッジインバータの出力を商用周波数で切り換える動作としたが、４石が全て高周波スイッチングする構成でも同様であることは言うまでもない。
【００２３】
（実施例２）
続いて本発明の第２の実施例について説明する。図４は本実施例の構成を示す回路図である。本実施例では、第１の分圧回路２６を構成している抵抗Ｒ２を可変抵抗としているものである。このため、第１の分圧回路２６の定数が可変できるものである。
【００２４】
以下本実施例の動作について説明する。系統連系時の動作は、第１の実施例と同様であり、説明を省略する。停電時の動作について以下に説明する。ハーフブリッジインバータ５の高周波出力は、オペアンプ１８ａのマイナス側電位を基準（ゼロ）として、第１の分圧回路２６を介して検出される。ここでスイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフのときは、ハーフブリッジインバータ４の高周波出力はＶＭ×（Ｒ２×（Ｒ１＋Ｒ２））となる。また、Ｑ１がオフ、Ｑ２がオンの時はハーフブリッジインバータ４の高周波出力はゼロである。また、ハーフブリッジインバータ５の高周波出力は第２の分圧回路１７によって検知されている。第２の分圧回路１７が出力する低周波波形は、スイッチング素子Ｑ３がオン、スイッチング素子Ｑ４がオフの時は、ＶＭ×（Ｒ４×（Ｒ３＋Ｒ４））である。また、Ｑ３がオフ、Ｑ４がオンの時はゼロである。この２波形は減算回路１８で差をとることによって、ＶＭ、ゼロ、−ＶＭの振幅を持つ高周波パルス列となる。得られたパルス列は、積分回路１９で一定のリップルを持つ正弦波に変換される。コンパレータ１４は、この変換された値を使用して、ハーフブリッジインバータ４の高周波出力が正弦波発生手段１３が発生している正弦波信号の上限と下限の間に位置するように、スイッチング素子Ｑ１とスイッチング素子Ｑ２のオンオフ時間を制御する。なおハーフブリッジインバータ４とハーフブリッジインバータ５のスイッチング制御は、短絡を防止するためにスイッチング素子Ｑ１とスイッチング素子Ｑ２、スイッチング素子Ｑ３とスイッチング素子Ｑ４が同時に導通しないようにしているものである。つまり、前記２個のスイッチング素子が共にオフとなっているデッドタイムを設定しているものである。また、このときスイッチング素子にはバラツキがあるため、第１の分圧回路１６の分圧比と、第２の分圧回路２７の分圧比を同一に設定すると、正弦波の正側の波形と正弦波の負側の波形とが若干異なる場合がある。このため本実施例では、第１の分圧回路２６に可変抵抗Ｒ２を使用して分圧比を変えるようにしているものである。このため、全てのバラツキを吸収でき、出力電圧の直流成分、偶数次の歪みを最小にした正弦波形の電流を供給できるものである。
【００２５】
以上のように本実施例によれば、２つの分圧回路１７，２６の片方のみの分圧比を可変抵抗Ｒ２を使用するという簡素な構成とすることによって、ハーフブリッジインバータ４とハーフブリッジインバータ５の上下のスイッチング素子のバラツキやデッドタイムに起因する歪み波成分を補正でき、特に直流成分や偶数次の歪み成分を低減した正弦波形の電流を供給できる系統連系インバータを実現するものである。
【００２６】
（実施例３）
続いて本発明の第３の実施例について説明する。図５は本実施例の構成を示す回路図である。本実施例では、直流電源１の電圧を検知する入力電圧検知手段３０と、出力電圧検知手段の信号を積分する定数可変積分回路２９とを備えている。
【００２７】
以下本実施例の動作について説明する。図６は、本実施例のコンパレータ１４の動作を示す特性図である。限流コイル６に流れるインバータの出力電流ｉＬ１は、正弦波発生手段１３の正弦波信号の指令値の上限と下限のヒステリシス幅をＶＨ１、中間段コンデンサ３の電圧をＶＭ、インバータの出力電圧をＶｏ、限流コイル６のインダクタンスをＬ１とすると、（ＶＭ−Ｖｏ）／Ｌ１の傾きで電流が増加する。ここでＶＭやＶｏが変化した場合、前記ヒステリシス幅をＶＨ２に変化させた場合には、前記ｉＬ１を一定に保った上で、オン時間を一定に保つことが可能となる。例えば、ＶＭが増加したときはヒステリシス幅を広げ、ＶＭが減少した時はヒステリシス幅を小さくする。また、オフ時間はＶｏ／Ｌ１の傾きで電流が減少するため、オフ時間もほぼ一定とすることができる。
【００２８】
以上の様に本実施例によれば、入力電圧が低いときは積分時定数を小さくして動作周波数を上げて、入力電圧の変化に対して動作周波数の範囲を限定でき、小型化が可能な系統連系インバータを実現するものである。
【００２９】
（実施例４）
続いて本発明の第４の実施例について説明する。図７は本実施例の構成を示す回路図である。本実施例では、抵抗、コンデンサ等で構成したヒステリシス幅可変手段３１を設けている。
【００３０】
ヒステリシス幅を一定とした場合は、系統電圧のゼロ付近では中間段コンデンサ３の電圧と出力電圧との差が大きくなるものである。このため、スイッチング素子のオン時間が同一であっても、限流コイル６に流れる出力電流は大きくなって、系統電圧のピーク付近に比べて動作周波数が大きくなるものである。つまり、出力電流の波形は正弦波から歪んだ形となるものである。そこで本実施例では、ヒステリシス幅可変手段３１を動作させて、ヒステリシス幅をピークでは小さく、ゼロ付近では大きくするように調整しているものである。この結果、インバータの動作周波数は、正弦波の一周期内を通じて一定となるものである。
【００３１】
以上の様に本実施例によれば、出力電圧検知手段が検知する出力電圧に応じてヒステリシス幅を調整する構成として、インバータの損失を低く抑え、小型化が可能な系統連系インバータを実現するものである。
【００３２】
（実施例５）
続いて、本発明の第５の実施例について説明する。図８は、本実施例の構成を示す回路図である。本実施例では、限流コイル電流ピークホールド回路５１と、振幅制限手段５２を設けているものである。
【００３３】
以下本実施例の動作について説明する。例えば本実施例の系統連系インバータの負荷として、出力が１ｋＷ程度の掃除機が接続されている場合を考える。この場合は、系統連系インバータの負荷は掃除機のモータとなる。モータの場合には、起動時の起動電流は定格の１０倍以上となるものである。つまり、起動電流のピーク値は１００Ａ程度に達するものである。このような大電流が瞬間的であったとしても、回路に流れるとインバータに使用しているスイッチング素子が破壊されてしまうものである。そこで本実施例では、限流コイル電流ピークホールド回路５１と、振幅制限手段５２を使用しているものである。つまり、限流コイル電流ピークホールド回路５１を使用して、限流コイル６に流れる電流が一定値を超えると、この瞬間の正弦波発生手段１３のピーク値をホールドして、振幅制限手段５２を使用してコンパレータ１４の信号の振幅を所定値以内に制限するものである。このため、インバータの出力電流は所定のピーク値以内に制限されて、使用しているスイッチング素子を保護できるものである。
【００３４】
（実施例６）
次に本発明の第６の実施例について説明する。図９は本実施例の構成を示す回路図である。本実施例では、自立運転時に自立リレー８を介して出力する系統連系インバータの出力電圧の波形を観測する出力電圧波形検出手段６１と、この波形を理想の正弦波形と比較して逐次その差を検出する正弦波誤差検出手段６２と、正弦波誤差検出手段６２の信号に基づいて指令値を補正する指令値補正手段６３と、補正指令値発生手段６４とを備えている。
【００３５】
以下本実施例の動作について説明する。出力電圧または出力電流の小さい部分では、ハーフブリッジコンバータ４を構成するスイッチング素子Ｑ１、Ｑ２のオン時間を短くする必要がある。このため、コンパレータ１４がスイッチング素子Ｑ１、スイッチング素子Ｑ２をオンするためのパルス信号は、最小パルス幅を下回った場合にはすべて０となる。従って、特に出力電圧が低い部分では、換言すればゼロ点付近では出力電圧が０となる期間が発生するものである。すなわち、ゼロ点付近では出力電圧の波形が歪むものである。そこで本実施例では、前記しているように出力電圧波形検出手段６１と、この波形を理想の正弦波形と比較して逐次その差を検出する正弦波誤差検出手段６２とを使用して、商用周波数の一周期間の誤差信号を保持しておいて、一周期後の出力電圧の指令値に対して誤差が負となる部分は出力電圧指令値を増加させるように補正する。また、誤差が正となる部分は出力電圧指令値を減少させる補正を行っているものである。
【００３６】
以上のように本実施例によれば、出力電圧の補正手段を追加することによって、出力電圧の歪みの少ない正弦波の出力電圧または出力電流を供給できるものである。従って接続している機器が誤動作を起こす可能性が低いものである。また、商用周波数の１周期遅れでフィードバック制御を実行しているため、インバータが発振しにくく、動作の安定した系統連系インバータを実現するものである。
【００３７】
【発明の効果】
本発明によれば、自立運転時にも正確な正弦波の電圧を供給できる系統連系インバータを実現するものである。
【図面の簡単な説明】
【図１】
本発明の第１の実施例である系統連系インバータの構成を示す回路図
【図２】
同、系統連系時の各部の動作を示す波形図
【図３】
同、停電時の各部の動作を示す波形図
【図４】
本発明の第２の実施例である系統連系インバータの構成を示す回路図
【図５】
本発明の第３の実施例である系統連系インバータの構成を示す回路図
【図６】
同、コンパレータの動作を示す説明図
【図７】
本発明の第４の実施例である系統連系インバータの構成を示す回路図
【図８】
本発明の第５の実施例である系統連系インバータの構成を示す回路図
【図９】
本発明の第６の実施例である系統連系インバータの構成を示す回路図
【図１０】
従来の系統連系インバータの構成を示す回路図
【符号の説明】
１ 入力電源
２ 昇圧コンバータ
３ 中間段コンデンサ
４ ハーフブリッジインバータ
５ ハーフブリッジインバータ
６ 限流コイル
７ 出力コンデンサ
８ 自立リレー
９ 系統リレー
１０ 系統
１１ 停電検知手段
１２ 電流検出手段
１３ 正弦波発生手段
１４ コンパレータ
１５ 検知信号切換手段
１６ 第１の分圧回路
１７ 第２の分圧回路
１８ 減算回路
１９ 積分回路
２６ 第１の分圧回路
２９ 定数可変積分回路
３０ 入力電圧検知手段
３１ ヒステリシス幅可変手段
５１ 限流コイル電流ピークホールド回路
５２ 振幅制限手段
６１ 出力電圧波形検出手段
６２ 正弦波誤差検出手段
６３ 指令値補正手段
６４ 補正指令値発生手段
[Document name] Specification [Title of invention] Grid interconnection inverter [Claims]
1. A DC power supply, a boost converter that boosts the output of the DC power supply, a plurality of switching elements connected to the boost converter via an intermediate stage capacitor, and high frequency components are removed from the outputs of the plurality of switching elements. A reactor and an output capacitor, a system relay connected to the reactor and the output capacitor, a power failure detecting means for detecting the presence or absence of a power failure connected to the system relay, a current detecting means for detecting the current flowing through the reactor, and an output. The plurality of switching from the output voltage detecting means for detecting the voltage, the sine wave generating means for generating the signal showing the sine wave waveform, the signal of the sine wave generating means, and the signal of the output voltage detecting means or the current detecting means. and a comparator for driving the element, is disrupted system interconnection inverter to the voltage output by performing the comparator hysteresis control so that the output voltage detection signal and the target output voltage coincides.
2. The output voltage detecting means has a variable resistor connected between two terminals of a connection point between an emitter and a collector of one arm and a connection point between an emitter and a collector of the other arm forming a plurality of switching elements. The grid-connected inverter according to claim 1, which is configured by a voltage dividing resistor.
3. An input voltage detecting means for detecting a voltage of a DC power supply and a constant variable integrating circuit for integrating a signal of an output voltage detecting means are provided, and the input voltage detecting means detects a constant of the constant variable integrating circuit. The grid interconnection inverter according to claim 1 or 2, which is adjusted according to an input voltage.
4. The grid interconnection inverter according to claim 3, wherein the comparator adjusts the hysteresis width according to the input voltage detected by the input voltage detecting means and the output voltage detected by the output voltage detecting means.
5. The output current detecting means for detecting the maximum value of the output current is provided, and the comparator generates a sine wave generating means when the detected value of the output current detecting means exceeds a certain value during the independent operation of the inverter. The grid interconnection inverter according to any one of claims 1 to 4, which limits the amplitude of only the vicinity of the peak of the absolute value of the sinusoidal signal to a certain value or less.
6. An output voltage waveform detecting means for detecting an output voltage waveform via an independent relay during self-sustaining operation, and a sine wave error detecting means for detecting an error of the waveform detected by the output voltage waveform detecting means with respect to a sine wave. The comparator has a correction command value generating means that generates a signal for correcting the error detected by the sine wave error detecting means, and the comparator controls a plurality of switching elements based on the command value generated by the correction command value generating means. The grid-connected inverter according to any one of claims 1 to 5.
Description: TECHNICAL FIELD [Detailed description of the invention]
[0001]
[Technical field to which the invention belongs]
The present invention relates to a grid-connected inverter that converts DC power of a solar cell, a fuel cell, or the like into alternating current of a commercial frequency and interconnects it to a power system.
0002.
[Conventional technology]
FIG. 10 is a connection diagram showing a configuration of a grid interconnection inverter that has been conventionally used. This grid-connected inverter includes a DC power supply 1, a boost converter 2, an intermediate stage capacitor 3, half-bridge inverters 4 and 5, a current limiting coil 6 that removes high-frequency ripple from the output, and an output capacitor 7. ing. A solar cell or a fuel cell is used as the DC power source 1.
0003
With the above configuration, the output of the DC power supply 1 is converted into a high-frequency high voltage by the boost converter 2, and converted into a commercial frequency sinusoidal AC by the four switching elements configured by the half-bridge inverters 4 and 5. , It is output to the system 10 via the current limiting coil 6 and the output capacitor 7.
0004
[Problems to be Solved by the Invention]
The grid interconnection inverter having the conventional configuration has a problem that it is difficult to supply a sine wave voltage having a commercial frequency when the power supply of the grid is cut off.
0005
That is, in the grid interconnection inverter having the conventional configuration, the current flowing through the current limiting coil 6 is detected by the current detecting means 12, and the waveform of this current is compared with the sine wave signal generated by the sine wave generating means 13. Four switching elements are driven so as to correct the difference. At the time of a power failure, the current flowing through the current limiting coil 6 fluctuates greatly depending on the type of load connected at the time of the power failure, so that it is difficult to execute the control of correcting the difference from the sinusoidal signal. ..
0006
[Means for solving problems]
According to the present invention, in the event of a power failure, the comparator performs hysteresis control so that the output voltage detection signal matches the target output voltage to output a voltage, so that an accurate sine wave voltage can be supplied even during self-sustaining operation. It is a system inverter.
0007
BEST MODE FOR CARRYING OUT THE INVENTION
The invention according to claim 1 is based on a DC power supply, a boost converter that boosts the output of the DC power supply, a plurality of switching elements connected to the boost converter via an intermediate stage capacitor, and outputs of the plurality of switching elements. A reactor and an output capacitor that removes high-frequency components, a system relay connected to the reactor and the output capacitor, a power failure detection means that detects the presence or absence of a power failure connected to the system relay, and a current detection that detects the current flowing through the reactor. From the means, the output voltage detecting means for detecting the output voltage, the sine wave generating means for generating a signal showing a sine wave waveform, the signal of the sine wave generating means, and the signal of the output voltage detecting means or the current detecting means. It is equipped with a comparator that drives the plurality of switching elements, and in the event of a power failure, the comparator performs hysteresis control so that the output voltage detection signal and the target output voltage match, so that the voltage is output , which is accurate even during independent operation. It is a grid-connected inverter that can supply a simple sinusoidal voltage.
0008
According to the second aspect of the present invention, it is assumed that the output voltage detecting means has a variable resistance, and a system capable of supplying a sinusoidal current with a reduced DC component and an even-order distortion component by correcting the voltage division ratio. It is an interconnected inverter.
0009
According to the third aspect of the present invention, when the input voltage detected by the input voltage detecting means is high, the integrated time constant is increased to lower the operating frequency, and when the input voltage is low, the integrated time constant is decreased to reduce the operating frequency. By raising it, the range of operating frequency can be limited with respect to changes in the input voltage, making it a grid-connected inverter that can be miniaturized.
0010
According to the fourth aspect of the present invention, the comparator that drives a plurality of switching elements adjusts the hysteresis width according to the input voltage detected by the input voltage detecting means and the output voltage detected by the output voltage detecting means. , The loss of the inverter is kept low, and it is a grid-connected inverter that can be miniaturized.
0011
The invention according to claim 5 includes an output current detecting means for detecting the maximum value of the output current, and when the detected value of the output current detecting means exceeds a certain value during the independent operation of the inverter, a sine wave is provided. System interconnection that controls the amplitude of only the vicinity of the peak of the absolute value of the sine wave signal generated by the generating means to a certain value or less, and can operate safely without damaging the element even if a motor load is connected. It is an inverter.
0012
The invention according to claim 6 ensures that the correction command value generating means corrects the error detected by the sine wave error detecting means for detecting the error of the waveform detected by the output voltage waveform detecting means with respect to the sine wave. It is a grid-connected inverter that can obtain a sine wave output and is unlikely to cause malfunctions in the connected equipment.
0013
【Example】
(Example 1)
Hereinafter, the first embodiment of the present invention will be described. FIG. 1 is a circuit diagram showing the configuration of this embodiment. The grid-connected inverter of this embodiment uses a DC power supply 1 composed of a solar cell or a fuel cell as an input, converts the power supplied from the DC power supply 1 into AC of a commercial frequency, and is a self-supporting relay. It is output to the system 10 via the system 8 or the system relay 9.
0014.
The boost converter 2 connected to the DC power supply 1 boosts the voltage supplied from the DC power supply 1 to a voltage higher than the voltage of the system 10 at a high frequency. The intermediate stage capacitor 3 connected to the boost converter 2 has a capacitance of about several hundred μF or less, and acts to remove high frequency components contained in the boosted voltage. The half-bridge inverter 4 composed of two switching elements Q1 and Q2 acts to step down this voltage in a region where the input voltage input from the intermediate stage capacitor 3 is lower than the voltage of the system 10. To do. Further, the half-bridge inverter 5 composed of the two switching elements Q3 and Q4 acts to switch the polarity of the output voltage output by the half-bridge inverter 4 between positive and negative. The current limiting coil 6 is generally called a reactor, and works together with the output capacitor 7 to remove high-frequency ripple from the voltage output by the half-bridge inverters 4 and 5.
0015.
The four switching elements Q1, Q2, Q3, and Q4 are controlled by the comparator 14. The comparator 14 has a reference value in which the sine wave signal generated by the sine wave generating means 13 is provided with a hysteresis width of a predetermined magnitude, and this reference value and the output current flowing through the current limiting coil 6 are combined. The signal of the current detecting means 12 being detected is compared with the signal of the output voltage detecting means for detecting the output voltage of the four switching elements Q1, Q2, Q3, and Q4, and the four switching elements are compared. It controls Q1, Q2, Q3, and Q4.
0016.
The output voltage detecting means includes a second voltage dividing circuit 17 connected to a connection point between an emitter and a collector of one of the arms Q1 and Q2 forming the four switching elements Q1, Q2, Q3 and Q4, and the other. It is composed of a first voltage dividing circuit 16 connected to a connection point between an emitter and a collector of arms Q3 and Q4, a subtracting circuit 18, and an integrating circuit 19. The first voltage dividing circuit 16 is composed of a resistor R1 and a resistor R2, and the second voltage dividing circuit 17 is composed of a resistor R3 and a resistor R4. The subtraction circuit 18 is composed of an operational amplifier 18a, a negative input resistor 18b, a positive input resistor 18c, and a feedback resistor 18d. The integrator circuit 19 is composed of a capacitor 19a and a resistor 19b.
[0017]
Hereinafter, the operation of the grid interconnection inverter of this embodiment will be described. The voltage of the intermediate stage capacitor 3 must be at least several tens of volts higher than the voltage of the system 10 in order to inject power into the system 10. Therefore, the comparator 14 that controls the four switching elements Q1, Q2, Q3, and Q4 executes the control as shown in FIG. 2 and 3 show the drive waveforms that drive the four switching elements Q1, Q2, Q3, and Q4 at each moment, FIG. 2 shows the characteristics during normal operation, and FIG. 3 shows the characteristics during power failure. Shown.
0018
The operation when the system is in a normal state, that is, in a state where there is no power failure is called an operation at the time of system interconnection. At the time of grid connection, the grid relay 9 is on and the self-supporting relay 8 is off. Therefore, for example, assuming that the input voltage is DC200V and the voltage of the system 10 is AC200V, the absolute values of the system voltage are input to the switching elements Q1, Q2, Q3, and Q4 constituting the half-bridge inverter 4 and the half-bridge inverter 5. During the period larger than the voltage (4 to 5 ms), the polarity switching operation of the commercial frequency is performed. Due to this polarity switching operation, the output current flowing through the current limiting coil 6 is a sine wave. That is, the comparator 14 controls the switching elements QB and QF of the boost converter 2 so that the output current becomes a sine wave. Further, during the period when the input voltage is equal to or higher than the absolute value of the system voltage, the drive of the boost converter 2 is stopped, the switching elements Q1 and Q2 constituting the half bridge inverter 4 are operated by high frequency switching, and the current limiting coil 6 is operated. The low frequency component of the current flowing through the inverter is controlled to be a sine wave. When Q4 is on and Q1 is on and Q2 is off, the voltage limiting coil 6 is a VM-VO obtained by subtracting the voltage VO across the output capacitor 7 from the voltage VM across the intermediate stage capacitor 3. Is applied. Therefore, when Q4 is on, the current flowing through the current limiting coil 6 increases. Further, when Q1 is off and Q2 is on, −VO is applied, so that the current flowing through the current limiting coil 6 is reduced.
0019
The current detecting means 12 detects the current flowing through the current limiting coil 6 and transmits it to the comparator 14. The comparator 14 compares this current signal with the command value of the sine wave signal having the upper limit and the lower limit output by the sine wave generating means 13, and the current flowing through the current limiting coil 6 is the upper limit of the command value. When the value exceeds, Q1 is turned off and Q2 is turned on, and when the value falls below the lower limit, Q1 is turned on and Q2 is turned off. This control is performed at high speed, and as a result, the switching elements Q1 and Q2 repeatedly turn on and off at high frequencies.
0020
When a power failure occurs in the system, the power failure detecting means 11 detects that the power failure occurs. At this time, the comparator 14 executes the self-sustaining operation. That is, when the comparator 14 detects a power failure with the signal from the power failure detecting means 11, the signal input to the comparator 14 is switched from the signal of the current detecting means 12 to the output voltage Vio of the half bridge inverter 4 and the half bridge inverter 5. In the event of a power failure, the system relay 9 is turned off, the self-supporting relay 8 is turned on, and the outputs of the half-bridge inverter 4 and the half-bridge inverter 5 are output via the self-supporting relay 8. At this time, the output of the half-bridge inverter 4 is divided by the first voltage dividing circuit 16, and the output of the half-bridge inverter 5 is divided by the second voltage dividing circuit 17. This partial pressure signal is transmitted to the subtraction circuit 18. The operational amplifier 18a detects the Vio signal with the negative terminal as the reference potential by the signal transmitted from the subtraction circuit 18. For example, in the polarity of Q4 on, when Q1 is on and Q2 is off, the pulse train is Vio = input voltage, and when Q1 is off and Q2 is on, Vio = 0. Further, this Vio signal is converted into a voltage signal having a constant ripple by an integrating circuit 19 including a resistor 19b and a capacitor 19a. The signal indicating the output voltage Vio of the inverter detected by the voltage detecting means is compared with the sinusoidal command value having the upper limit and the lower limit output from the sinusoidal generating means 13 by the comparator 14. The comparator 14 controls Q1 to be off and Q2 to be on when the integrated value of the output voltage Vio of the inverter exceeds the upper limit of the command value. When the value falls below the lower limit, Q1 is controlled to be turned on and Q2 is controlled to be turned off. Therefore, the outputs of the half-bridge inverter 4 and the half-bridge inverter 5 output a current having a sinusoidal waveform as in the case where the system is in a normal state.
0021.
As described above, according to the present embodiment, the current flowing through the current limiting coil 6 is compared with the sinusoidal command value having the upper limit and the lower limit to determine the on / off of the switching elements Q1, Q2, Q3, and Q4. Then, when the system 10 fails, the inverter output voltage is detected as an integrated value instead of the current flowing through the current limiting coil 6, and this is compared with a sinusoidal command value having an upper limit and a lower limit as in the case of system interconnection. By determining the on / off of the switching elements Q1, Q2, Q3, and Q4, most of the control circuit can be shared with the conventional control circuit, and an inexpensive configuration can be used to obtain an accurate sine wave voltage even during independent operation. It realizes a grid-connected inverter that can be supplied.
0022.
In this embodiment, the inverter is operated to switch the output of the half-bridge inverter that performs high-frequency switching at a commercial frequency, but it goes without saying that the same applies to a configuration in which all four stones perform high-frequency switching.
[0023]
(Example 2)
Subsequently, a second embodiment of the present invention will be described. FIG. 4 is a circuit diagram showing the configuration of this embodiment. In this embodiment, the resistor R2 constituting the first voltage dividing circuit 26 is a variable resistor. Therefore, the constant of the first voltage dividing circuit 26 can be changed.
0024
The operation of this embodiment will be described below. The operation at the time of grid connection is the same as that of the first embodiment, and the description thereof will be omitted. The operation during a power failure will be described below. The high frequency output of the half-bridge inverter 5 is detected via the first voltage dividing circuit 26 with the negative potential of the operational amplifier 18a as a reference (zero). Here, when the switching element Q1 is on and the switching element Q2 is off, the high frequency output of the half-bridge inverter 4 is VM × (R2 × (R1 + R2)). When Q1 is off and Q2 is on, the high frequency output of the half bridge inverter 4 is zero. Further, the high frequency output of the half-bridge inverter 5 is detected by the second voltage dividing circuit 17. The low frequency waveform output by the second voltage dividing circuit 17 is VM × (R4 × (R3 + R4)) when the switching element Q3 is on and the switching element Q4 is off. When Q3 is off and Q4 is on, it is zero. By taking the difference in the subtraction circuit 18, these two waveforms become a high-frequency pulse train having amplitudes of VM, zero, and −VM. The obtained pulse train is converted into a sine wave having a constant ripple by the integrating circuit 19. Using this converted value, the comparator 14 uses the switching element Q1 so that the high frequency output of the half-bridge inverter 4 is located between the upper and lower limits of the sine wave signal generated by the sine wave generating means 13. And the on / off time of the switching element Q2 are controlled. The switching control of the half-bridge inverter 4 and the half-bridge inverter 5 is such that the switching element Q1 and the switching element Q2, and the switching element Q3 and the switching element Q4 do not conduct at the same time in order to prevent a short circuit. That is, the dead time is set when both of the two switching elements are off. Further, since there are variations in the switching elements at this time, if the voltage dividing ratio of the first voltage dividing circuit 16 and the voltage dividing ratio of the second voltage dividing circuit 27 are set to be the same, the waveform on the positive side of the sine wave and the sine wave are sine. The waveform on the negative side of the wave may be slightly different. Therefore, in this embodiment, a variable resistor R2 is used in the first voltage dividing circuit 26 to change the voltage dividing ratio. Therefore, it is possible to absorb all the variations and supply a sinusoidal current that minimizes the DC component of the output voltage and even-order distortion.
0025
As described above, according to the present embodiment, the half-bridge inverter 4 and the half-bridge inverter 5 are configured by using a variable resistor R2 for the voltage dividing ratio of only one of the two voltage dividing circuits 17 and 26. It is intended to realize a grid-connected inverter that can correct the distortion wave component caused by the variation of the upper and lower switching elements and the dead time, and can supply the current of the sinusoidal waveform with the DC component and the even-order distortion component reduced.
0026
(Example 3)
Subsequently, a third embodiment of the present invention will be described. FIG. 5 is a circuit diagram showing the configuration of this embodiment. In this embodiment, the input voltage detecting means 30 for detecting the voltage of the DC power supply 1 and the constant variable integrating circuit 29 for integrating the signals of the output voltage detecting means are provided.
[0027]
The operation of this embodiment will be described below. FIG. 6 is a characteristic diagram showing the operation of the comparator 14 of this embodiment. The output current iL1 of the inverter flowing through the current limiting coil 6 has the hysteresis width of the upper and lower limits of the command value of the sine wave signal of the sine wave generating means 13 as VH1, the voltage of the intermediate stage capacitor 3 as VM, and the output voltage of the inverter as Vo. Assuming that the inductance of the current limiting coil 6 is L1, the current increases with the inclination of (VM-Vo) / L1. Here, when the VM or Vo changes, when the hysteresis width is changed to VH2, the iL1 can be kept constant and the on-time can be kept constant. For example, when the VM increases, the hysteresis width is widened, and when the VM decreases, the hysteresis width is decreased. Further, since the current decreases with the slope of Vo / L1 during the off time, the off time can be made substantially constant.
[0028]
As described above, according to the present embodiment, when the input voltage is low, the integration time constant can be reduced to raise the operating frequency, and the range of the operating frequency can be limited with respect to the change in the input voltage, and the size can be reduced. It realizes a grid-connected inverter.
[0029]
(Example 4)
Subsequently, a fourth embodiment of the present invention will be described. FIG. 7 is a circuit diagram showing the configuration of this embodiment. In this embodiment, the hysteresis width variable means 31 composed of a resistor, a capacitor, or the like is provided.
[0030]
When the hysteresis width is constant, the difference between the voltage of the intermediate stage capacitor 3 and the output voltage becomes large near zero of the system voltage. Therefore, even if the on-time of the switching element is the same, the output current flowing through the current limiting coil 6 becomes large, and the operating frequency becomes large as compared with the vicinity of the peak of the system voltage. That is, the waveform of the output current is distorted from the sine wave. Therefore, in this embodiment, the hysteresis width variable means 31 is operated to adjust the hysteresis width so that it is small at the peak and large near zero. As a result, the operating frequency of the inverter is constant throughout one cycle of the sine wave.
0031
As described above, according to the present embodiment, as a configuration in which the hysteresis width is adjusted according to the output voltage detected by the output voltage detecting means, the loss of the inverter is suppressed to a low level, and a grid-connected inverter capable of miniaturization is realized. It is a thing.
[0032]
(Example 5)
Subsequently, a fifth embodiment of the present invention will be described. FIG. 8 is a circuit diagram showing the configuration of this embodiment. In this embodiment, the current limiting coil current peak hold circuit 51 and the amplitude limiting means 52 are provided.
0033
The operation of this embodiment will be described below. For example, consider the case where a vacuum cleaner having an output of about 1 kW is connected as the load of the grid interconnection inverter of this embodiment. In this case, the load of the grid interconnection inverter becomes the motor of the vacuum cleaner. In the case of a motor, the starting current at the time of starting is 10 times or more the rated value. That is, the peak value of the starting current reaches about 100 A. Even if such a large current is instantaneous, if it flows through the circuit, the switching element used in the inverter will be destroyed. Therefore, in this embodiment, the current limiting coil current peak hold circuit 51 and the amplitude limiting means 52 are used. That is, when the current limiting coil current peak hold circuit 51 is used and the current flowing through the current limiting coil 6 exceeds a certain value, the peak value of the sine wave generating means 13 at this moment is held and the amplitude limiting means 52 is used. It is used to limit the signal amplitude of the comparator 14 within a predetermined value. Therefore, the output current of the inverter is limited to within a predetermined peak value, and the switching element used can be protected.
0034
(Example 6)
Next, a sixth embodiment of the present invention will be described. FIG. 9 is a circuit diagram showing the configuration of this embodiment. In this embodiment, the output voltage waveform detecting means 61 for observing the waveform of the output voltage of the grid interconnection inverter output via the self-supporting relay 8 during the self-sustaining operation, and the difference between the output voltage waveform detecting means 61 and the ideal sine wave are compared with each other. The sine wave error detecting means 62 for detecting the above, the command value correcting means 63 for correcting the command value based on the signal of the sine wave error detecting means 62, and the correction command value generating means 64 are provided.
0035.
The operation of this embodiment will be described below. In the portion where the output voltage or the output current is small, it is necessary to shorten the on-time of the switching elements Q1 and Q2 constituting the half-bridge converter 4. Therefore, the pulse signals for the comparator 14 to turn on the switching element Q1 and the switching element Q2 are all 0 when the pulse signal is less than the minimum pulse width. Therefore, especially in the portion where the output voltage is low, in other words, a period in which the output voltage becomes 0 occurs in the vicinity of the zero point. That is, the waveform of the output voltage is distorted near the zero point. Therefore, in this embodiment, as described above, the output voltage waveform detecting means 61 and the sine wave error detecting means 62 for sequentially comparing the waveform with the ideal sine wave and detecting the difference thereof are used for commercial purposes. The error signal for one cycle of the frequency is retained, and the portion where the error becomes negative with respect to the command value of the output voltage after one cycle is corrected so as to increase the output voltage command value. Further, the portion where the error is positive is corrected to reduce the output voltage command value.
0036
As described above, according to the present embodiment, by adding the output voltage correction means, it is possible to supply a sine wave output voltage or output current with little distortion of the output voltage. Therefore, it is unlikely that the connected device will malfunction. Further, since the feedback control is executed with a delay of one cycle of the commercial frequency, the inverter does not easily oscillate, and a grid-connected inverter with stable operation is realized.
0037
【Effect of the invention】
According to the present invention, which realizes a system interconnection inverter capable of supplying a voltage of the correct sine wave even when self-standing operation.
[Simple explanation of drawings]
FIG. 1
FIG. 2 is a circuit diagram showing a configuration of a grid interconnection inverter according to a first embodiment of the present invention.
FIG. 3 is a waveform diagram showing the operation of each part during grid connection.
FIG. 4 is a waveform diagram showing the operation of each part during a power failure.
FIG. 5 is a circuit diagram showing a configuration of a grid interconnection inverter according to a second embodiment of the present invention.
FIG. 6 is a circuit diagram showing a configuration of a grid interconnection inverter according to a third embodiment of the present invention.
FIG. 7 is an explanatory diagram showing the operation of the comparator.
FIG. 8 is a circuit diagram showing a configuration of a grid interconnection inverter according to a fourth embodiment of the present invention.
FIG. 9 is a circuit diagram showing a configuration of a grid interconnection inverter according to a fifth embodiment of the present invention.
FIG. 10 is a circuit diagram showing a configuration of a grid interconnection inverter according to a sixth embodiment of the present invention.
Circuit diagram showing the configuration of a conventional grid-connected inverter [Explanation of symbols]
1 Input power supply 2 Boost converter 3 Intermediate stage capacitor 4 Half bridge inverter 5 Half bridge inverter 6 Voltage divider coil 7 Output capacitor 8 Independent relay 9 System relay 10 system 11 Power failure detection means 12 Current detection means 13 Sine wave generation means 14 Comparator 15 Detection Signal switching means 16 1st voltage divider circuit 17 2nd voltage divider circuit 18 Subtraction circuit 19 Integrator circuit 26 1st voltage divider circuit 29 Constant variable integration circuit 30 Input voltage detection means 31 Hysteresis width variable means 51 Current limiting coil current Peak hold circuit 52 Amplitude limiting means 61 Output voltage waveform detecting means 62 Sine wave error detecting means 63 Command value correcting means 64 Correcting command value generating means