[go: up one dir, main page]

JP2001015516A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001015516A
JP2001015516A JP11186435A JP18643599A JP2001015516A JP 2001015516 A JP2001015516 A JP 2001015516A JP 11186435 A JP11186435 A JP 11186435A JP 18643599 A JP18643599 A JP 18643599A JP 2001015516 A JP2001015516 A JP 2001015516A
Authority
JP
Japan
Prior art keywords
wiring
copper
connection electrode
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11186435A
Other languages
English (en)
Inventor
Tadashi Iijima
匡 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11186435A priority Critical patent/JP2001015516A/ja
Publication of JP2001015516A publication Critical patent/JP2001015516A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 銅配線を使用しながらその経時変化による劣
化を抑えた信頼性の高い半導体装置及びその製造方法を
提供するものである。 【解決手段】 半導体基板１０上の銅膜から構成された
接続電極（パッド）３又は接続電極とボンディングワイ
ヤ４３との接続部分４４の表面を銅が露出しないように
構成する。これにより銅配線を使用しながらその経時変
化による劣化を抑えた信頼性の高い半導体装置及びその
製造方法を得ることができる。銅配線６を用いた半導体
素子上にＡｌ配線を形成する場合、銅パッド３直上では
なく、銅パッドより少しずらしたパッシベーション絶縁
膜４の位置にＡｌパッド４０を形成する。ボンディング
時のストレスがＣｕ配線まで及ばず、表面に銅が露出す
ることがないため酸化やコロージョン等の銅配線の経時
変化による劣化を防ぐ信頼性の高い半導体装置を形成す
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の技術分野】本発明は、銅配線を使用し、その経
時変化による劣化を抑えた信頼性の高い半導体装置及び
その製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置は、半導体基板上に配
線がパターニングされている。図１１は、半導体素子が
形成された半導体基板の平面図及びこの平面図のＡ−
Ａ′線に沿う部分の断面図である。シリコンなどの半導
体基板１００には、シリコン酸化膜などの絶縁膜１０１
が形成されており、その上にアルミニウムなどの配線パ
ターン１０２が形成されている。半導体装置の高集積化
に伴って使用される配線も高密度化して多層配線が常態
になっている。配線パターン１０２は、最上層の配線で
ある。最上層の配線パターンには外部との電気的接続を
行う接続電極（以下、パッドという）が接続されてい
る。この配線パターン１０２にもパッド１０３が接続さ
れている。パッド１０３は、配線パターン１０２と同じ
材料で形成されている。配線パターン１０２は、シリコ
ン窒化膜などのパッシベーション絶縁膜１０４に被覆保
護されている。しかし、パッド１０３は、周辺部のみパ
ッシベーション絶縁膜１０４によって被覆され、中心部
分は、接続部としてパッシベーション絶縁膜１０４に形
成された開口部１０５に囲まれ、露出している。パッド
１０３の接続部は、金やアルミニウムなどのボンディン
グワイヤ１０６の先端に接続されている。ボンディング
ワイヤ１０６の他端は、外部回路、例えば、パッケージ
（図示しない）の電極端子などに接続される。
【０００３】
【発明が解決しようとする課題】近年、このような配線
に銅を用いることが多くなってきた。銅配線を用いる場
合には、銅の酸化やコロ−ジョンなどに気をつけなけれ
ばならない。銅を保護膜を施さないで大気中に放置して
おくと、大気中の温度や大気中の銅汚染物質の影響によ
り銅が錆びてしまう現象（コロ−ジョン）が発生する。
また、大気中で銅を加熱していくと、１５０℃程度以上
の温度で酸化されるようになる。そして、これらの酸化
やコロ−ジョンが進行すると半導体装置に形成された銅
配線は、断線を起こすに至る。したがって、銅を配線と
して用いる半導体素子では何らかの形で銅の保護が必要
となる。そこで、通常銅もしくは銅合金を用いた配線上
にはシリコン窒化物（Ｓｉ3 Ｎ4 ）の保護膜が形成され
ている。このＳｉ3 Ｎ4 保護膜は、大気中の酸素等の透
過を抑制する機能を有するために銅の保護膜として非常
に有効である。また、銅配線のＳｉ3 Ｎ4 保護膜が無い
部分即ち最上層の配線パターンに接続されている銅のパ
ッド部分では銅がむき出しになっている状態でボンディ
ング工程を実施しなければならず、工程時における温度
と雰囲気には十分気をつけなければならないという問題
があった。これは従来アルミニウムや金配線では問題な
く、銅配線に独特の問題である。
【０００４】また、半導体素子をパッケージングする場
合、銅配線の最上層のパッドは、ボールボンディングや
ワイヤーボンディングにより接続が行われる。しかし、
この場合、せっかく銅配線がＳｉ3 Ｎ4 保護膜で覆われ
ていてもパット部分では銅表面が露出する。この後、樹
脂により封止が行われるが、この樹脂は、銅の保護膜と
しては完全ではなく、酸素等を透過してしまい、長時間
の経過により、銅配線が劣化するという問題がある。ま
た、ボールボンディングやワイヤーボンディングにより
接続する場合、銅の酸化やコロ−ジョンを防ぐために最
上層をアルミニウム配線を用いて形成することがある。
この場合、アルミニウムパッドの直下に銅配線がある
と、ボンディング部分のストレスにより銅配線が表面に
出てしまうことがある。これでは銅配線上にアルミニウ
ム配線を形成する意味がなくなってしまう。つまり、長
時間の経過により銅配線が劣化するという問題は依然と
して解消されない。また、アルミニウムパッドを使用し
ていてもアルミニウムと銅との間に細かい隙間がある
と、その部分を酸素が通り抜けて表面に銅酸化物が析出
する現象が起こる。このとき下地の銅配線が断線して配
線の劣化が生じる。ここで説明するボンディング工程
は、ダイシングからパッケ−ジングまでの全ての工程を
含む意味で用いられている。本発明は、このような事情
によりなされたものであり、銅配線を使用しながらその
経時変化による劣化を抑えた信頼性の高い半導体装置及
びその製造方法を提供するものである。
【０００５】
【課題を解決するための手段】本発明は、半導体基板上
の銅又は銅を主成分とする合金膜から構成された接続電
極もしくは接続電極とボンディングワイヤとの接続分分
の表面に銅が露出しないように構成することに特徴があ
り、このように構成することにより、銅又は銅を主成分
とする合金からなる銅配線を使用しながらその経時変化
による劣化を抑えた信頼性の高い半導体装置及びその製
造方法を得ることができる。また、本発明は、銅又は銅
を主成分とする合金からなる銅配線を用いた半導体素子
上にアルミニウムもしくはその合金配線を形成する場
合、銅パッド直上ではなく、銅パッドより少しずらした
位置にアルミニウムもしくはその合金のパッドを形成す
ることに特徴がある。このように構成することにより、
ボンディング時のストレスが銅配線まで及ばず、表面に
銅が露出することがないため酸化やコロージョン等の銅
配線の経時変化による劣化を防ぐ信頼性の高い半導体装
置を形成することができる。また、本発明は、銅又は銅
を主成分とする合金からなる銅配線を用いた半導体素子
上にアルミニウムもしくはその合金配線を形成する場
合、絶縁膜とバリアメタルとの間に酸素が入り込まない
ように酸素の透過を抑制する密着性の高い導電膜を形成
することを特徴とする。銅配線の経時変化による劣化を
防ぐことができる信頼性の高い半導体装置を形成するこ
とができる。
【０００６】さらに、本発明は、銅又は銅を主成分とす
る合金からなる銅配線を用いた半導体素子のボンディン
グ工程において、ダイボンディング時に高濃度の酸素及
びその他の銅汚染元素及び銅汚染化合物雰囲気に晒され
ない条件で乾燥を行うことを特徴とする。また、ワイヤ
ボンディング後のパッドとボンディングワイヤとの接続
部に保護膜を形成することを特徴とする。また、パッケ
−ジング時に酸素濃度が低く、その他の銅汚染元素及び
銅汚染化合物濃度が低い不活性ガス雰囲気中でキャッピ
ング工程を行うことを特徴とする。銅配線の経時変化に
よる劣化を防ぐ信頼性の高い半導体装置を形成すること
ができる。すなわち、本発明の半導体装置は、半導体基
板上に形成された銅又は銅を主成分とする合金膜から構
成された第１の配線と前記第１の配線に接続された銅又
は銅を主成分とする合金膜から構成された接続電極と、
前記第１の配線及び前記第１の接続電極を被覆し、前記
第１の接続電極の少なくとも一部を露出させる開口部を
備えた絶縁膜と、前記第１の接続電極に接続された第２
の配線と、前記第２の配線と電気的に接続された第２の
接続配線とを具備し、前記第２の接続電極が前記第１の
接続電極の直上にはなく第１及び第２の接続電極の位置
はずれていることを第１の特徴としている。
【０００７】また、本発明の半導体装置は、半導体基板
上に形成された銅又は銅を主成分とする合金膜から構成
された第１の配線と前記第１の配線に接続された銅又は
銅を主成分とする合金膜から構成された第１の接続電極
と、前記第１の配線及び第１の接続電極を被覆し、前記
第１の接続電極の少なくとも一部を露出させる開口部を
備えた絶縁膜と、前記第１の接続電極の前記開口部に露
出している部分を完全に被覆するように前記絶縁膜上に
形成された酸素の透過を抑制する導電膜と、前記導電膜
上に形成された第２の配線と、前記第２の配線と電気的
に接続された第２の接続電極とを具備したことを第２の
特徴としている。また、本発明の半導体装置は、半導体
基板上に形成された銅又は銅を主成分とする合金膜から
構成された第１の配線と前記第１の配線に接続された銅
又は銅を主成分とする合金膜から構成された第１の接続
電極と、前記第１の配線及び第１の接続電極を被覆し、
前記第１の接続電極の少なくとも一部を露出させる開口
部を備えた絶縁膜と、前記第１の接続電極の前記開口部
に露出している部分を完全に被覆するように前記絶縁膜
上に形成された酸素の透過を抑制する導電膜と、前記導
電膜上に形成されたバリアメタル層と、前記バリアメタ
ル層上に形成された第２の配線と、前記第２の配線と電
気的に接続された第２の接続電極とを具備したことを第
３の特徴としている。前記酸素の透過を抑制する導電膜
は、Ｔｉ、Ｔａ、Ａｌ、Ｎｂ及びこれらの化合物のいず
れかから選ばれるようにしても良い。前記第２の配線及
び前記第２の接続配線は、Ａｌ、Ａｕ、Ａｇ、Ｐｔ及び
それらの合金から選ばれるようにしても良い。
【０００８】本発明の半導体装置の製造方法は、半導体
基板上に形成された銅又は銅を主成分とする合金膜から
構成された第１の配線と、前記第１の配線に接続された
銅又は銅を主成分とする合金膜から構成された接続電極
と、前記第１の配線及び前記第１の接続電極とを被覆
し、前記第１の接続電極の少なくとも一部を露出させる
開口部を備えた絶縁膜を形成する工程と、前記開口部を
介してボンディングワイヤの一端を前記接続電極にボン
ディングする工程と、前記接続電極と前記ボンディング
ワイヤとの接続部分を外気から遮断する工程とを具備し
たことを特徴としている。前記接続部分を外気から遮断
する工程は、半導体基板を１０-4Ｔｏｒｒ以下の酸素分
圧雰囲気で乾燥する工程からなるようにしても良い。前
記ボンディングワイヤ接続後に保護絶縁膜を形成する工
程をさらに具備するようにしても良い。前記半導体基板
を１０-4Ｔｏｒｒ以下の酸素分圧不活性ガスで密封する
工程をさらに具備するようにしても良い。
【０００９】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１及び図２を参照して第１
の実施例を説明する。図１及び図２（ａ）は、ワイヤボ
ンディング工程を説明する半導体基板の断面図、図２
（ｂ）は、ワイヤボンディング部の状態を説明する半導
体基板の平面図である。半導体基板は、図５に示された
シリコン半導体基板と同じものを使用する。半導体素子
が形成されたシリコン半導体基板には、シリコン酸化膜
などの絶縁膜が形成されており、その上に銅もしくは銅
合金の配線パターンが形成されている。この半導体基板
に形成された配線は、多層配線であり、配線層にはそれ
ぞれ複数のパッドが接続されている。パッドは、配線パ
ターンと同じ銅もしくは銅合金で形成されている。配線
パターンは、例えば、シリコン酸化膜、シリコン窒化膜
などのパッシベーション絶縁膜に被覆保護されている。
Ｃｕ最上層のパッドは、周辺部のみパッシベーション絶
縁膜によって被覆され、中心部分は、接続部としてパッ
シベーション絶縁膜に形成された開口部に囲まれ、露出
している。パッドの接続部は、金やアルミニウムなどの
細線からなるボンディングワイヤの先端に接続される。
ボンディングワイヤは、外部回路、例えば、パッケージ
の電極端子などに接続される。
【００１０】半導体基板１０のパッドの詳細は、図１
（ａ）に示されている。半導体基板１０上のシリコン酸
化膜などの絶縁膜１に形成された銅配線は、多層配線で
あり、Ｃｕ最上層のパッド３は、最上層の配線２と同じ
平面に形成されている。この実施例では４層配線を示し
ている。最上層のパッド３の下には内部配線として３層
の銅配線及びパッド６が形成されているが、配線間は、
銅などからなる接続プラグ７により電気的に接続されて
いる。これらの配線、接続プラグは、例えば、ダマシン
法などの埋め込み配線形成方法を用いて形成される。ま
ず、銅の多層配線を形成し、最上層の配線２及び配線２
に接続された銅の最上層パッド３を被覆するように、絶
縁膜１上にパッシベーション絶縁膜４を形成する。そし
て、このパッシベーション絶縁膜４に最上層パッド３が
露出するように開口部５を形成する（図１（ａ））。次
に、最上層パッド３及びパッシベーション絶縁膜４上に
このパッシベーション絶縁膜との密着性が非常に良好で
且つ酸素の透過を抑制する導電膜として２０ｎｍ厚のＴ
ｉ膜３８をスッパッタリング法により堆積させる。この
導電膜としては絶縁膜にＳｉＯ2 系を使用している場合
は、ＴｉやＴａの様な還元性のある膜が望ましい。この
導電膜は、部分的に酸化されてＴｉＯｘやＴａＯｘ膜と
なり（ｘは組成比で正数）酸素の透過を抑制する。次
に、Ｔｉ膜３８の上にバリヤメタル膜として膜厚５０ｎ
ｍのＴｉＮ膜３９をスパッタリング法により堆積させ
る。続いて、膜厚１０００ｎｍのＡｌ−Ｃｕ合金膜４０
をスパッタリング法により堆積させる。
【００１１】次に、ＲＩＥ法を用いてフォトレジスト
（図示せず）を使用しこれら堆積膜をパターニングして
Ａｌ−Ｃｕ配線４０をパッド３上及びパッシベーション
絶縁膜４上に形成する（図１（ｂ））。次に、パッシベ
ーション絶縁膜４及びＡｌ−Ｃｕ配線４０の上にパッシ
ベーション絶縁膜４１を形成する。そして、パッシベー
ション絶縁膜４１に、パッド３の直上からずれて、開口
部４２を形成する。この開口部内のＡｌ−Ｃｕ配線４０
をアルミニウムパッド領域とする。このアルミニウムパ
ッド領域がボンディング部分４４となる。つまり、アル
ミニウムパッド領域にアルミニウム細線からなるボンデ
ィングワイヤ４３をボンディングさせてワイヤボンディ
ングが完成する（図２）。以上のように、銅配線の銅パ
ッド上に形成されたアルミニウム合金配線及び絶縁膜と
の密着性が良く酸素の透過を抑制する導電膜が銅配線を
外気から遮断する手段として用いられる。その結果、こ
の実施例ではパッドの銅が酸化もしくは腐食されるのが
防止され、銅配線の経時変化による劣化を防ぐ信頼性の
高い半導体装置を形成することができる。また、アルミ
ニウムパッドの位置は、銅パッドからずらした位置に形
成することにより、ボンディング時のストレスによるク
ラックを避けることができる。さらに銅パッドの直上で
はない場所にボンディングするため、最上層のＡｌ−Ｃ
ｕ配線がつぶれてしまっても絶縁膜が露出するのみで銅
配線に影響が及ばず、銅表面の露出が無く信頼性の高い
半導体装置が形成される。
【００１２】次に、図３及び図４を参照して第２の実施
例を説明する。図３及び図４（ａ）は、ワイヤボンディ
ング工程を説明する半導体基板の断面図、図４（ｂ）
は、ワイヤボンディング部の状態を説明する半導体基板
の平面図である。半導体基板は、図５に示されたシリコ
ン半導体基板と同じものを使用する。半導体素子が形成
されたシリコン半導体基板には、シリコン酸化膜などの
絶縁膜が形成されており、その上に銅もしくは銅合金の
配線が形成されている。この半導体基板に形成された配
線は、多層配線であり、配線層にはそれぞれ複数のパッ
ドが接続されている。パッドは、配線と同じ銅もしくは
銅合金で形成されている。配線は、例えば、シリコン酸
化膜、シリコン窒化膜などのパッシベーション絶縁膜に
被覆保護されている。Ｃｕ最上層のパッドは、周辺部の
みパッシベーション絶縁膜によって被覆され、中心部分
は、接続部としてパッシベーション絶縁膜に形成された
開口部に囲まれ、露出している。パッドの接続部は、金
やアルミニウムなどの細線からなるボンディングワイヤ
の先端に接続される。ボンディングワイヤは、外部回
路、例えば、パッケージの電極端子などに接続される。
【００１３】半導体基板２０のパッドの詳細は、図３
（ａ）に示されている。半導体基板２０上の絶縁膜２１
に形成された銅配線は、多層配線であり、Ｃｕ最上層パ
ッド２３は、最上層の配線２２と同じ平面に形成されて
いる。この実施例では４層配線を示している。最上層の
パッド２３の下には内部配線として３層の銅配線及びパ
ッド２６が形成されているが、配線間は、銅などからな
る接続プラグ２７により電気的に接続されている。これ
らの配線、接続プラグは、例えば、ダマシン法などの埋
め込み配線方法を用いて形成される。まず、銅の多層配
線を形成し、最上層の配線２２及び配線２２に接続され
た銅の最上層パッド２３を被覆するように、絶縁膜２１
上にパッシベーション絶縁膜２４を形成する。そして、
このパッシベーション絶縁膜２４に最上層パッド２３が
露出するように開口部を形成する（図３（ａ））。次
に、パッド２３及びパッシベーション絶縁膜２４上にこ
のパッシベーション絶縁膜との密着性が非常に良好で且
つ酸素の透過を抑制する導電膜としてＴｉ膜２８を堆積
させる。この導電膜としては絶縁膜にＳｉＯ2 系を使用
している場合はＴｉやＴａの様な還元性のある膜が望ま
しい。この導電膜は、部分的に酸化されてＴｉＯｘやＴ
ａＯｘ膜となり（ｘは組成比で正数）酸素の透過を抑制
する。
【００１４】次に、Ｔｉ膜２８の上にバリヤメタル膜と
してＴｉＮ膜２９を堆積させる。本発明においてはバリ
アメタル膜は、使用しなくても良く、使用する場合に
は、ＴｉＮ以外に、ＷＮ、ＴａＮ、ＷＳｉＮ、ＴｉＳｉ
Ｎなどがある。続いて、Ａｌ−Ｃｕ合金膜１９を約１μ
ｍスパッタリング法により堆積させる。次に、ＲＩＥ(R
eactive Ion Etching)法を用いてフォトレジスト（図示
せず）を使用しこれら堆積膜をパターニングしてＡｌ−
Ｃｕ配線１９をパッド２３上及びパッシベーション絶縁
膜２４上に形成する（図３（ｂ））。次に、パッシベー
ション絶縁膜２４及びＡｌ−Ｃｕ配線１９の上にパッシ
ベーション絶縁膜１７を形成し、パッド２３の直上にパ
ッシベーション絶縁膜１７の開口部を形成して開口部内
のＡｌ−Ｃｕ配線１９をアルミニウムパッド領域とす
る。このアルミニウムパッド領域がボンディング部分８
となる。つまり、アルミニウムパッド領域にアルミニウ
ム細線からなるボンディングワイヤ１８をボンディング
させてワイヤボンディングが完成する（図４（ａ））。
以上のように、銅配線の銅パッド上に形成されたアルミ
ニウム合金配線及び絶縁膜との密着性が良く酸素の透過
を抑制する導電膜が銅配線を外気から遮断する手段とし
て用いられる。その結果、この実施例ではパッドの銅が
酸化もしくは腐食されるのが防止され、銅配線の経時変
化による劣化を防ぐ信頼性の高い半導体装置を形成する
ことができる。
【００１５】次に、図５乃至図１０を参照して第３の実
施例を説明する。図５は、多層配線が形成され最上層に
パッドが形成された半導体素子（チップ）の平面図及び
この平面図のＡ−Ａ′線に沿う部分の断面図、図６
（ａ）は、半導体素子が搭載されたパッケージの平面
図、図６（ｂ）は、図６（ａ）のＡ−Ａ′線に沿う部分
の断面図、図６（ｃ）は、半導体素子のパッド部分を示
す半導体基板の概略部分断面図、図７（ａ）は、半導体
素子が搭載されたパッケージの平面図、図７（ｂ）は、
図７（ａ）のＡ−Ａ′線に沿う部分の断面図、図７
（ｃ）は、半導体素子のボンディングワイヤをボンディ
ングしたパッド部分を示す半導体基板の概略部分断面
図、図８（ａ）は、半導体素子が搭載されたパッケージ
の平面図、図８（ｂ）は、図８（ａ）のＡ−Ａ′線に沿
う部分の断面図、図８（ｃ）は、半導体素子の絶縁保護
膜を施したパッド部分を示す半導体基板の概略部分断面
図、図９（ａ）は、キャップを施したパッケージの平面
図、図９（ｂ）は、図９（ａ）のＡ−Ａ′線に沿う部分
の断面図、図１０は、本発明の効果を説明する配線抵抗
の経時変化を示す特性図である。
【００１６】シリコンウェーハに銅もしくは銅合金から
なる多層配線を施し、パッシベーション絶縁膜で被覆し
て、開口部に露出するパッドを形成するまでの処理を行
ってから、ウェーハをダイシングしてチップに分割す
る。図５は、分割されたチップの平面図及び断面図であ
る。シリコン半導体基板３０には、シリコン酸化膜など
の絶縁膜３１と下層の銅配線（図示せず）が形成されて
おり、最上層には銅もしくは銅合金の配線３２が形成さ
れている。すなわちこの半導体基板３０に形成された配
線は多層配線である。また、この配線３２には複数のパ
ッド３３が形成されている。配線部分は、例えば、シリ
コン窒化膜などのパッシベーション絶縁膜３４に被覆保
護されている。しかし、パッド３３のみは、周辺部がパ
ッシベーション絶縁膜３４によって被覆され、中心部分
が接続部としてパッシベーション絶縁膜３４に形成され
た開口部３５に囲まれ、露出している。パッド３３の接
続部は、金やアルミニウムなどのボンディングワイヤの
先端に接続される。ボンディングワイヤは、外部回路、
例えば、パッケージの電極端子などに接続される。
【００１７】図５に示される半導体基板３０は、チップ
９として図６（ａ）に示すようにパッケージに搭載さ
れ、その後密閉される。このパッケージ１１は、例え
ば、セラミックスからなり、基底にチップ９が銀ペース
トなどの接着剤１３により固着される。パッケージ１１
内部の周端部にはパッケージ１１の外部回路と電気的な
接続を行う外部電極（図示せず）に電気的に接続された
複数の端子１２が固定されている。この銀ペーストを焼
き固めるために２００℃程度の温度で加熱する。この
時、高濃度の酸素や銅汚染物質に晒されていない条件で
乾燥を行う。具体的には、１０-4Ｔｏｒｒ以上の真空度
の状態で真空加熱をする。これにより、従来ではパッド
の銅が酸化あるいは腐食される場合が多いのに、この実
施例ではこれら酸化あるいは腐食を防止することができ
る。半導体基板３０のパッド部の詳細は、図６（ｃ）に
示されている。半導体基板３０上の絶縁膜３１に形成さ
れた銅配線は、多層配線であり、パッド３３は、最上層
の配線３２（図５参照）と同じ平面に形成されている。
この実施例は４層配線を示しているが、本発明では４層
配線に限らず、それより多くても少なくても良い。最上
層のパッド３３の下には内部配線として３層の銅配線３
６が形成されているが、配線間は、銅などからなる接続
プラグ３７により電気的に接続されている。これらの配
線及び接続プラグは、例えば、ダマシン法などの埋め込
み法を用いて形成される。
【００１８】次に、アルミニウム細線をボンディングワ
イヤとして、ボンディングを行う。図５に示されるパッ
ド３３とパッケージ１１内部の端子１２とをボンディン
グワイヤ１４により電気的に接続する（図７）。ボンデ
ィングワイヤ１４をパッド３３及び端子１２にボンディ
ングしてから、パッド３３の表面の銅露出部分を保護す
るために、シリコン窒化膜（Ｓｉ3 Ｎ4 ）のスパッタリ
ングを約１００ｎｍの膜厚で行い、保護絶縁膜１５を形
成する。シリコン窒化膜に代えてシリコン酸化膜（Ｓｉ
Ｏ2 ）を３００ｎｍ堆積させても良い（図８）。最後に
パッケージ１１にキャップ１６を用いてキャッピングを
し、一旦真空引きした後、高純度窒素ガスを流し、その
高純度窒素雰囲気中で１５０℃、１時間程度の加熱する
条件によりシーム溶接を行って半導体装置を形成する
（図９）。この実施例で形成された半導体装置を３５０
℃の炉内で１週間加熱し、内部の配線の抵抗をモニタし
たところ、配線抵抗は、増大せず、内部のＣｕ配線は、
酸化されないで安定していたことが確認された（図１
０）。図１０は、配線抵抗の経時変化を示す特性図であ
り、縦軸は、加熱前の初期配線抵抗（Ｒ0 ）に対する所
定時間加熱した後の配線抵抗（Ｒ）の比（Ｒ／Ｒ0 ）を
表わし、横軸は、加熱時間を表わしている。一方、従来
品では１０時間以内にＣｕ酸化が生じ断線してしまう。
【００１９】以上のように、銅が露出するボンディング
ワイヤとパッドの接続部分に外気を遮断する手段として
保護絶縁膜を形成することにより、隙間の部分を埋め込
むことができる。その結果、パッドの銅が酸化もしくは
腐食されるのを防止することができる。また、シーム溶
接をこの実施例のように行うことにより、パッドの銅が
酸化もしくは腐食されるのを防止することができる。
【００２０】
【発明の効果】本発明は、以上の構成により、銅配線を
用いた半導体素子上にアルミニウム配線を形成する半導
体装置の場合、銅パッド直上ではなく、ずらした位置に
アルミニウムパッドを形成することにより、ボンディン
グ時等のストレスが銅配線まで及ばず表面に露出するこ
とがないために、酸化・腐食等の銅配線の経時変化によ
る劣化を防ぐ信頼性の高い半導体装置を形成することが
可能になる。また、銅配線を用いた半導体素子上にアル
ミニウム配線を形成する半導体装置の場合、絶縁膜とメ
タルとの間に酸素が入り込まないように密着性の高い導
電膜を形成することにより銅配線の経時変化による劣化
を防ぐ信頼性の高い半導体装置が得られる。 また、銅
配線を用いた半導体素子にボンディングを施す方法にお
いて、ダイボンディング時に高濃度の酸素に晒されない
条件で乾燥を行う、ワイヤ−ボンディング後のサンプル
に保護絶縁膜を形成する、パッケ−ジ封止時に酸素濃度
の低い不活性ガス雰囲気でシ−ム溶接を行う等の条件を
設定することにより銅配線の経時変化による劣性を防ぐ
信頼性の高い半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明の半導体基板に形成されたパッド部分の
断面図。
【図２】本発明の半導体基板に形成されたパッド部分の
断面図。
【図３】本発明の半導体基板に形成されたパッド部分の
断面図。
【図４】本発明の半導体基板に形成されたパッド部分の
断面図。
【図５】本発明の半導体装置を構成する半導体基板の平
面図及び断面図。
【図６】本発明のパッケージに収容された半導体基板の
平面図、断面図及び半導体基板のパッド部分の断面図。
【図７】本発明のパッケージに収容された半導体基板の
平面図、断面図及び半導体基板のパッド部分の断面図。
【図８】本発明のパッケージに収容された半導体基板の
平面図、断面図及び半導体基板のパッド部分の断面図。
【図９】本発明のパッケージに収容された半導体基板の
平面図及び断面図。
【図１０】本発明の効果を説明する配線抵抗の経時変化
を示す特性図。
【図１１】従来の半導体装置を構成する半導体基板の平
面図及び断面図。
【符号の説明】
１、２１、３１、１０１・・・絶縁膜、２、２２、３
２、１０２・・・銅（Ｃｕ）の配線、３、２３、３３、
１０３・・・銅（Ｃｕ）の最上層パッド、４、１７、２
４、３４、４１、１０４・・・パッシベーション絶縁
膜、５、２５、３５、４２、１０５・・・開口部、６、
２６、３６・・・銅の内部配線及びパッド、７、２７、
３７・・・接続プラグ、 ８、４４・・・ボンディン
グ部分、９・・・チップ、 １０、２０、３０、１０
０・・・半導体基板、１１・・・パッケージ、 １２
・・・端子、 １３・・・接着剤、１４、１８、４
３、１０６・・・ボンディングワイヤ、１５・・・保護
絶縁膜、 １６・・・キャップ、１９、４０・・・ア
ルミニウム配線、 ２８、３８・・・Ｔｉ膜、２９、
３９・・・ＴｉＮ膜。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 HH09 HH11 HH13 HH14 HH18 HH21 HH27 HH28 HH32 HH33 HH34 JJ11 KK11 MM01 MM08 MM17 MM21 PP15 QQ13 RR04 RR06 VV07 XX18 5F044 AA07 EE04 EE06 EE08 EE11 EE14 EE21 JJ03

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された銅又は銅を主
    成分とする合金膜から構成された第１の配線と、前記第
    １の配線に接続された銅又は銅を主成分とする合金膜か
    ら構成された接続電極と、前記第１の配線及び前記第１
    の接続電極を被覆し、前記第１の接続電極の少なくとも
    一部を露出させる開口部を備えた絶縁膜と、前記第１の
    接続電極に接続された第２の配線と、前記第２の配線と
    電気的に接続された第２の接続配線とを具備し、前記第
    ２の接続電極が前記第１の接続電極の直上にはなく、第
    １と第２の接続電極の位置はずれていることを特徴とす
    る半導体装置。
  2. 【請求項２】 半導体基板上に形成された銅又は銅を主
    成分とする合金膜から構成された第１の配線と、前記第
    １の配線に接続された銅又は銅を主成分とする合金膜か
    ら構成された第１の接続電極と、前記第１の配線及び第
    １の接続電極を被覆し、前記第１の接続電極の少なくと
    も一部を露出させる開口部を備えた絶縁膜と、前記第１
    の接続電極の前記開口部に露出している部分を完全に被
    覆するように前記絶縁膜上に形成された酸素の透過を抑
    制する導電膜と、前記導電膜上に形成された第２の配線
    と、前記第２の配線と電気的に接続された第２の接続電
    極とを具備したことを特徴とする半導体装置。
  3. 【請求項３】 半導体基板上に形成された銅又は銅を主
    成分とする合金膜から構成された第１の配線と、前記第
    １の配線に接続された銅又は銅を主成分とする合金膜か
    ら構成された第１の接続電極と、前記第１の配線及び第
    １の接続電極を被覆し、前記第１の接続電極の少なくと
    も一部を露出させる開口部を備えた絶縁膜と、前記第１
    の接続電極の前記開口部に露出している部分を完全に被
    覆するように前記絶縁膜上に形成された酸素の透過を抑
    制する導電膜と、前記導電膜上に形成されたバリアメタ
    ル層と、前記バリアメタル層上に形成された第２の配線
    と、前記第２の配線と電気的に接続された第２の接続電
    極とを具備したことを特徴とする半導体装置。
  4. 【請求項４】 前記酸素の透過を抑制する導電膜は、Ｔ
    ｉ、Ｔａ、Ａｌ、Ｎｂ及びこれらの化合物のいずれかか
    ら選ばれることを特徴とする請求項２又は請求項３に記
    載の半導体装置。
  5. 【請求項５】 前記第２の配線及び前記第２の接続配線
    は、Ａｌ、Ａｕ、Ａｇ、Ｐｔ及びそれらの合金から選ば
    れることを特徴とする請求項１乃至請求項４のいずれか
    に記載の半導体装置。
  6. 【請求項６】 半導体基板上に形成された銅又は銅を主
    成分とする合金膜から構成された第１の配線と、前記第
    １の配線に接続された銅又は銅を主成分とする合金膜か
    ら構成された接続電極と、前記第１の配線及び前記第１
    の接続電極とを被覆し、前記第１の接続電極の少なくと
    も一部を露出させる開口部を備えた絶縁膜を形成する工
    程と、前記開口部を介してボンディングワイヤの一端を
    前記接続電極にボンディングする工程と、前記接続電極
    と前記ボンディングワイヤとの接続部分を外気から遮断
    する工程とを具備したことを特徴とする半導体装置の製
    造方法。
  7. 【請求項７】 前記接続部分を外気から遮断する工程
    は、半導体基板を１０ -4Ｔｏｒｒ以下の酸素分圧雰囲気
    で乾燥する工程からなることを特徴とする請求項６に記
    載の半導体装置の製造方法。
  8. 【請求項８】 前記ボンディングワイヤ接続後に保護絶
    縁膜を形成する工程をさらに具備することを特徴とする
    請求項６又は請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】 前記半導体基板を１０-4Ｔｏｒｒ以下の
    酸素分圧不活性ガスで密封する工程をさらに具備するこ
    とを特徴とする半導体装置の製造方法。
JP11186435A 1999-06-30 1999-06-30 半導体装置及びその製造方法 Pending JP2001015516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11186435A JP2001015516A (ja) 1999-06-30 1999-06-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11186435A JP2001015516A (ja) 1999-06-30 1999-06-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001015516A true JP2001015516A (ja) 2001-01-19

Family

ID=16188404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11186435A Pending JP2001015516A (ja) 1999-06-30 1999-06-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001015516A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007228A (ko) * 2001-07-17 2003-01-23 닛본 덴기 가부시끼가이샤 반도체장치 및 그 제조방법
US6727590B2 (en) 2001-11-01 2004-04-27 Renesas Technology Corp. Semiconductor device with internal bonding pad
US6909191B2 (en) * 2000-03-27 2005-06-21 Kabushiki Kaisha Toshiba Semiconductor device
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置
US7019398B2 (en) 2002-06-18 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device
US7235844B2 (en) 2004-05-20 2007-06-26 Denso Corporation Power composite integrated semiconductor device and manufacturing method thereof
DE102004004532B4 (de) * 2003-01-30 2007-11-08 Nec Electronics Corp., Kawasaki Halbleitervorrichtung
US7312535B2 (en) 2003-03-26 2007-12-25 Nec Electronics Corporation Semiconductor device having an anti-oxidizing layer that inhibits corrosion of an interconnect layer
JP2008066450A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
JP2008066451A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
JP2008235922A (ja) * 2008-04-18 2008-10-02 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
US7521801B2 (en) 2005-10-28 2009-04-21 Panasonic Corporation Semiconductor device
JP2011040759A (ja) * 2002-03-13 2011-02-24 Freescale Semiconductor Inc ボンドパッドを有する半導体装置およびそのための方法
JP2020131502A (ja) * 2019-02-15 2020-08-31 キヤノン株式会社 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
WO2022018961A1 (ja) * 2020-07-20 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
US11735511B2 (en) 2020-07-17 2023-08-22 Rohm Co., Ltd. Semiconductor device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909191B2 (en) * 2000-03-27 2005-06-21 Kabushiki Kaisha Toshiba Semiconductor device
KR20030007228A (ko) * 2001-07-17 2003-01-23 닛본 덴기 가부시끼가이샤 반도체장치 및 그 제조방법
US6727590B2 (en) 2001-11-01 2004-04-27 Renesas Technology Corp. Semiconductor device with internal bonding pad
JP2011040759A (ja) * 2002-03-13 2011-02-24 Freescale Semiconductor Inc ボンドパッドを有する半導体装置およびそのための方法
US7019398B2 (en) 2002-06-18 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device
DE102004004532B4 (de) * 2003-01-30 2007-11-08 Nec Electronics Corp., Kawasaki Halbleitervorrichtung
US7397125B2 (en) 2003-01-30 2008-07-08 Nec Electronics Corporation Semiconductor device with bonding pad support structure
US7714449B2 (en) 2003-01-30 2010-05-11 Nec Electronics Corporation Semiconductor device with bonding pad support structure
US7312535B2 (en) 2003-03-26 2007-12-25 Nec Electronics Corporation Semiconductor device having an anti-oxidizing layer that inhibits corrosion of an interconnect layer
US7846830B2 (en) 2003-03-26 2010-12-07 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US7235844B2 (en) 2004-05-20 2007-06-26 Denso Corporation Power composite integrated semiconductor device and manufacturing method thereof
US7416932B2 (en) 2004-05-20 2008-08-26 Denso Corporation Power composite integrated semiconductor device and manufacturing method thereof
US7691697B2 (en) 2004-05-20 2010-04-06 Denso Corporation Power composite integrated semiconductor device and manufacturing method thereof
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置
US7521801B2 (en) 2005-10-28 2009-04-21 Panasonic Corporation Semiconductor device
JP2008066450A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
JP2008066451A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
JP2008235922A (ja) * 2008-04-18 2008-10-02 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2020131502A (ja) * 2019-02-15 2020-08-31 キヤノン株式会社 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
JP7263039B2 (ja) 2019-02-15 2023-04-24 キヤノン株式会社 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
US11735511B2 (en) 2020-07-17 2023-08-22 Rohm Co., Ltd. Semiconductor device
US12125779B2 (en) 2020-07-17 2024-10-22 Rohm Co., Ltd. Semiconductor device
WO2022018961A1 (ja) * 2020-07-20 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
JP7660125B2 (ja) 2020-07-20 2025-04-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP4373866B2 (ja) 半導体装置の製造方法
US6100589A (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
KR960002092B1 (ko) 반도체장치
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
CN101866866B (zh) 半导体集成电路器件及其制造方法
JP4775007B2 (ja) 半導体装置及びその製造方法
JP2001015516A (ja) 半導体装置及びその製造方法
US8361898B2 (en) Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
CN100438012C (zh) 自行钝化铜激光熔丝
US20050215048A1 (en) Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits
US7351651B2 (en) Structure and method for contact pads having a recessed bondable metal plug over of copper-metallized integrated circuits
TW202030846A (zh) 半導體裝置及製造方法
US7061114B2 (en) Structure and method for contact pads having a protected bondable metal plug over copper-metallized integrated circuits
US20080111244A1 (en) Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion
TWI471958B (zh) 晶片封裝結構及其製程
JPH10154670A (ja) 半導体装置の製造方法
JP3290459B2 (ja) 半導体集積回路装置およびその製造方法
JPH06177200A (ja) 半導体集積回路装置の形成方法
US20050224987A1 (en) Structure and method for contact pads having double overcoat-protected bondable metal plugs over copper-metallized integrated circuits
US7163884B2 (en) Semiconductor device and fabrication method thereof
JP2001326242A (ja) 半導体装置およびその製造方法
US6995082B2 (en) Bonding pad of a semiconductor device and formation method thereof
JPH04324958A (ja) 半導体装置
US20020123228A1 (en) Method to improve the reliability of gold to aluminum wire bonds with small pad openings

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080328