[go: up one dir, main page]

JP2001007256A - 半導体集積回路装置および半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置および半導体集積回路装置の製造方法

Info

Publication number
JP2001007256A
JP2001007256A JP11175159A JP17515999A JP2001007256A JP 2001007256 A JP2001007256 A JP 2001007256A JP 11175159 A JP11175159 A JP 11175159A JP 17515999 A JP17515999 A JP 17515999A JP 2001007256 A JP2001007256 A JP 2001007256A
Authority
JP
Japan
Prior art keywords
semiconductor chip
sealing resin
integrated circuit
main surface
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11175159A
Other languages
English (en)
Inventor
Koji Kitora
孝次 木寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11175159A priority Critical patent/JP2001007256A/ja
Publication of JP2001007256A publication Critical patent/JP2001007256A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路装置の反り曲がりを緩和す
る。 【解決手段】 複数のリードと、前記リードの形成する
第１の主面に配設される半導体チップと、前記リードと
前記半導体チップとを電気的に接続する金属の配線と、
前記第１の主面側に配設され前記半導体チップおよび前
記配線を封止する第１の封止樹脂と、前記リードの形成
する第２の主面側を封止する第２の封止樹脂とを備え
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置の反り曲がり防止技術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置は、半導体集積回路
チップ(以下、半導体チップと称す)が、耐熱性に優れた
セラミックパッケージに封入され、あるいは、封止樹脂
に樹脂封止されている。特殊な市場を除き、一般の市場
に流通している半導体集積回路装置を数量で比較する
と、ほとんどは封止樹脂で樹脂封止された方の半導体集
積回路装置である。これは、半導体集積回路装置を安価
に製造できるからである。
【０００３】以下、封止樹脂で封止された半導体集積回
路装置について、従来の技術を図１０および図１１を用
いて説明する。
【０００４】図１０は、封止樹脂で封止された半導体集
積回路装置の製造工程の、いわゆるアセンブリ工程を概
略示す図である。図１０において、(ａ)〜(ｇ)は、半導
体集積回路装置のアセンブリ工程の遷移を示している。
工程(ａ)を始まりにして、工程(ｂ)から工程(ｇ)の順に
工程が進んでいる。図１０の各工程(ａ)〜(ｇ)において
は、上面図とＡＡ線の断面図とを各々示す。
【０００５】図１０において、５は、半導体チップであ
る。１は、半導体チップ５と電気的に接続され、その外
端部が、半導体集積回路装置の外部接続端子となるリー
ドである。６は、半導体チップ５とリード１とを、電気
的に接続させる金属の配線である。７は、第１の封止樹
脂である。２は、封止樹脂の流れ止めと、切断前のリー
ド１を仮保持しておくタイバーである。３は、半導体チ
ップ５をマウントするダイアタッチである。４は、半導
体チップ５をダイアタッチ３に接着させる蝋材である。
【０００６】なお、図１０(ａ)に示した構成は、ある１
つの半導体集積回路装置を製造するのに必要なリードの
１単位分だけを示している。すなわち、通常は、生産性
を高くするために、この図１０(ａ)に示した構成を複数
連ねて板状(フレーム状)に形成している。その板状のリ
ードを、特にリードフレームと称する。リードフレーム
の上面図およびＡＡ線の断面図とを図１１に例示する。
また、以下の説明において、ダイアタッチ３に半導体チ
ップ５をマウントさせるアセンブリを、ダイアタッチ方
式と称する。
【０００７】以下、ダイアタッチ方式による、半導体集
積回路装置の各アセンブリ工程を順に説明する。
【０００８】はじめに、ダイアタッチ３に窪みを作るダ
イアタッチ沈め工程(ｂ)を実施する。この工程(ｂ)は、
図示しないプレス金型を使用して、ダイアタッチ３に半
導体チップ５が半分入る程度の窪みを形成する工程であ
る。このときに使用するプレス金型は、ある１つの半導
体集積回路装置を製造するために、専用に設けられたプ
レス金型である。
【０００９】次に、この工程(ｂ)を実施したダイアタッ
チ３に、接着材料を配設する接着材料配設工程(ｃ)を実
施する。この工程(ｃ)で使用する蝋材４は、ダイアタッ
チ３と半導体チップ５とを接着させる液状の接着材料で
あり、多くは溶剤揮発タイプの接着材料や、今はあまり
使われていないが、半田が用いられる。
【００１０】次に、この蝋材４を介して半導体チップ５
をダイアタッチ３にマウントするマウント工程(ｄ)を実
施する。この工程(ｄ)では、蝋材４を配設した後、蝋材
４が固化する前に、半導体チップ５をマウントする。溶
剤の揮発後に蝋材４は固化するので、半導体チップ５は
ダイアタッチ３に固着する。
【００１１】次に、半導体チップ５とリード１とを金属
の配線６により電気的に接続させる配線工程(ｅ)を実施
する。これにより、半導体チップ５とリード１とが金属
の配線６を介して電気的に接続される。半導体集積回路
装置の外部から半導体チップ５へ、このリード１を通し
て電気信号を入出力可能にする。
【００１２】次に、半導体集積回路装置の取扱いが容易
になるよう、半導体チップ５を第１の封止樹脂７で樹脂
封止する封止工程(ｆ)を実施する。第１の封止樹脂７
は、例えば、エポキシ樹脂である。配線工程(ｅ)の済ん
だリードフレームは、図示しない鋳型に入れられ、密閉
状態にされる。その後、密閉された鋳型内部に第１の封
止樹脂７を充填し、充填した第１の封止樹脂７を加熱し
て熱硬化させる。
【００１３】最後に、タイバー２を切断し、リードフレ
ームに複数個製造されている半導体集積回路装置を個々
に切断し、封止樹脂から突出しているリード１を折り曲
げて半導体集積回路装置の外部接続端子を成形する端子
成形工程(ｇ)を実施する。この工程(ｇ)により、半導体
集積回路装置は完成する。
【００１４】また、最近では、ダイアタッチ３の無いリ
ードフレームが、開発され、製品化されつつある。この
場合は、中心部近くまで延長して形成されたリード１上
に、半導体チップ５を直接搭載する。この方式を、以下
の説明において、チップ・オン・リード方式(ＣＯＬ方
式)と称する。ＣＯＬ方式の半導体集積回路装置は、ダ
イアタッチ方式の半導体集積回路装置よりも、ダイアタ
ッチ３が無い分、封止形状を小さくすることができる、
という利点を持つ。
【００１５】図１２は、封止樹脂で封止される、ＣＯＬ
方式による半導体集積回路装置のアセンブリ工程を示す
図である。図１２において、９は、半導体チップ５をリ
ード１上にマウントするフィルムシートである。このフ
ィルムシート９は、両面に粘着性を有する接着材料であ
る。他の構成は、ダイアタッチ方式と同じである。
【００１６】以下、ＣＯＬ方式による半導体集積回路装
置の各アセンブリ工程を説明する。はじめに、プレス金
型を用いてリード１に、半導体チップ５が半分入る程度
の窪みを作るリード沈め工程(ｂ)を実施する。なお、リ
ード沈め工程(ｂ)は、ダイアタッチ沈め工程のダイアタ
ッチ３と同じように、リード１に窪みを形成する工程で
あるが、ダイアタッチ３に窪みを作る作業に比して、リ
ード１に窪みを作る作業は複雑であり、その作業に使用
する治工具(プレス金型)もさらに高価である。
【００１７】次に、リード１に形成した窪みに、フィル
ムシート９を配設する接着材料配設工程(ｃ)を実施す
る。この工程(ｃ)で使用するフィルムシート９は、フィ
ルム両面に粘着性を有し、この粘着性を利用して、リー
ド１と半導体チップ５とを接着させる。
【００１８】次に、フィルムシート９上に、半導体チッ
プ５をマウントするマウント工程(ｄ)を実施する。
【００１９】ダイアタッチ方式の場合は、接着材料とし
て液状の蝋材４を使用したが、ＣＯＬ方式の場合は、フ
ィルムシート９を使用する。ダイアタッチ方式で用いた
蝋材４では、ある程度の粘性を持つものの、固化する前
は液状であるため、蝋材４はリード１の隙間から垂れ落
ちてしまう。したがって、蝋材４をＣＯＬ方式では使用
することができない。そのため、リード１と半導体チッ
プ５との間に、フィルム両面に接着力のあるフィルムシ
ート９を配設し、フィルムシート９を介して半導体チッ
プ５をリード１上にマウントさせる。
【００２０】次に、ダイアタッチ方式と同様に、半導体
チップ５とリード１とを、金属の配線６で電気的に接続
させる配線工程(ｅ)を実施する。
【００２１】次に、ダイアタッチ方式と同様に、半導体
集積回路の取扱いが容易になるよう、第１の封止樹脂７
で樹脂封止する封止工程(ｆ)を実施する。
【００２２】最後に、ダイアタッチ方式と同様に、タイ
バー２を切断し、リードフレームに複数個製造されてい
る半導体集積回路装置を個々に切断し、封止樹脂から突
出しているリード１を折り曲げて半導体集積回路装置の
外部接続端子を成形する端子成形工程(ｇ)を実施する。
【００２３】
【発明が解決しようとする課題】以上に説明したアセン
ブリ工程により、現在の半導体集積回路装置は製造され
ている。が、第１の封止樹脂７と半導体チップ５とは、
物理的性質、特に、熱膨張係数に違いがあり、半導体集
積回路装置の反り曲がりが発生する。半導体集積回路装
置に反り曲がりが有ると、電子回路基板に組み込む際、
半導体集積回路装置の外部接続端子が、電子回路基板の
ランドと離れてしまい、うまく実装することができな
い。
【００２４】
【課題を解決するための手段】第１の発明にかかる半導
体集積回路装置は、複数のリードと、前記リードの形成
する第１の主面に配設される半導体チップと、前記リー
ドと前記半導体チップとを電気的に接続する金属の配線
と、前記第１の主面側に配設され前記半導体チップおよ
び前記配線を封止する第１の封止樹脂と、前記リードの
形成する第２の主面側を封止する第２の封止樹脂とを備
える。
【００２５】第２の発明にかかる半導体集積回路装置
は、第１の封止樹脂は、第２の封止樹脂よりも、熱膨張
係数が大きい。
【００２６】第３の発明にかかる半導体集積回路装置
は、複数のリードと、前記リードの形成する第１の主面
に配設される半導体チップと、前記リードと前記半導体
チップとを電気的に接続する金属の配線と、前記第１の
主面側に配設され前記半導体チップおよび前記配線を封
止する第１の封止樹脂と、前記リードの形成する、第２
の主面に配設される板状部材と、前記第２の主面側に配
設され前記板状部材を封止する第２の封止樹脂とを備え
る。
【００２７】第４の発明にかかる半導体集積回路装置
は、板状部材は、半導体チップと同一形状で、等しい熱
膨張係数を有する。
【００２８】第５の発明にかかる半導体集積回路装置
は、複数のリードと、前記リードの形成する第１の主面
に配設される半導体チップと、前記リードと前記半導体
チップとを電気的に接続する金属の配線と、前記第１の
主面側に配設され前記半導体チップおよび前記配線を封
止する第１の封止樹脂と、前記リードの形成する第２の
主面側を前記第１の主面側とは異なる厚さに封止する第
２の封止樹脂とを備える。
【００２９】第６の発明にかかる半導体集積回路装置
は、第１の封止樹脂は、第２の封止樹脂より厚く形成す
る。
【００３０】第７の発明にかかる半導体集積回路装置
は、第１の主面側の曲げ応力と、第２の主面側の曲げ応
力とが、常温において均衡する。
【００３１】第８の発明にかかる半導体集積回路装置の
製造方法は、複数のリードの形成する第２の主面側に板
状部材を配設する工程と、板状部材を配設する前記工程
の後に複数のリードの形成する第１の主面側に半導体チ
ップを配設する工程とを含む。
【００３２】第９の発明にかかる半導体集積回路装置の
製造方法は、複数のリードの形成する第２の主面側に第
２の封止樹脂を形成する工程と、第２の封止樹脂を形成
する前記工程の後に複数のリードの形成する第１の主面
側に半導体チップを配設する工程とを含む。
【００３３】
【発明の実施の形態】以下、図１〜図９を用いて、この
発明の実施の形態について説明する。
【００３４】実施の形態１．図１および図２を用いて、
実施の形態１を説明する。
【００３５】図１は、封止樹脂で封止される、ダイアタ
ッチ方式による半導体集積回路装置のアセンブリ工程を
示す図である。図１において、(ａ)〜(ｇ)は、半導体集
積回路装置のアセンブリ工程の遷移を示している。工程
(ａ)を始まりにして、工程(ｂ)から工程(ｇ)の順に工程
が進んでいる。図１の各工程(ａ)〜(ｇ)において、上面
図とＡＡ線の断面図とを各々示している。図１におい
て、５は、半導体チップである。１は、半導体チップ５
と電気的に接続され、その外端部が半導体集積回路装置
の外部接続端子となるリードである。６は、半導体チッ
プ５とリード１とを電気的に接続させる金属の配線であ
る。７は、第１の封止樹脂である。８は、第２の封止樹
脂である。２は、封止樹脂の流れ止めと、切断前のリー
ド１を仮保持しておくタイバーである。３は、半導体チ
ップ５をマウントさせるダイアタッチである。４は、半
導体チップ５をダイアタッチ３に接着させる蝋材であ
る。なお、図１の工程(ａ)に示した構成は、１つの半導
体集積回路装置を製造するのに必要な分だけのリードの
１単位を示しており、通常の場合は、生産性を高くする
ために、複数連ねて板状(フレーム状)に形成している。
その板状のリードを特にリードフレームと称する。
【００３６】以下、各アセンブリ工程を順に説明する。
はじめに、ダイアタッチ３に、接着材料を配設する接着
材料配設工程(ｂ)を実施する。この工程(ｂ)で使用する
蝋材４は、ダイアタッチ３と半導体チップ５とを接着さ
せるための、溶剤揮発タイプの液状接着材料であり、溶
剤の揮発後に固化する。
【００３７】次に、半導体チップ５をダイアタッチ３に
マウントするマウント工程(ｃ)を実施する。蝋材４を配
設した後、蝋材４が固化する前に、半導体チップ５をマ
ウントする。蝋材４が固化すると、半導体チップ５はダ
イアタッチ３に固着する。
【００３８】次に、半導体チップ５とリード１とを金属
の配線６により電気的に接続させる配線工程(ｄ)を実施
する。これにより、半導体チップ５とリード１とが、金
属の配線６を介して電気的に接続される。半導体集積回
路装置の外部から半導体チップ５へ、このリード１を通
して電気信号を入出力可能にする。
【００３９】実施の形態１では、後述の工程(ｅ)および
工程(ｆ)とを実施する点が、従来の技術とは異なる。こ
れにより、半導体集積回路装置は反り曲がりを防止でき
ることが理解されるであろう。
【００４０】次に、半導体チップ５をマウントしないダ
イアタッチ３の裏面（以下、第２の主面と称す）側を、
第２の封止樹脂８を用いて樹脂封止する第２の封止工程
(ｅ)を実施する。第２の封止樹脂８は、例えば、ケブラ
ー・エポキシ樹脂である。
【００４１】この封止工程(ｅ)を、図２を用いて説明す
る。図２において、５１は、第１の鋳型片である。５２
は、第１の鋳型片に設けられた第１の封止樹脂注入口で
ある。５３は、第１の鋳型片５１に設けられた排気口で
ある。５４は、第２の鋳型片である。５５は、第２の鋳
型片５４に設けられた第２の封止樹脂注入口である。第
１の鋳型片５１および第２の鋳型片５４とで一組の鋳型
を構成している。
【００４２】図２(ｂ)に示すように、配線工程(ｄ)の済
んだリードフレームを、第１の鋳型片５１および第２の
鋳型片５４とで構成した鋳型の中に入れる。鋳型の内部
は、タイバー２を介して密閉される。その後、第１の鋳
型片５１に設けられた排気口５３から、鋳型内部のガス
をゆっくり吸い出しながら、加熱して溶融させた第２の
封止樹脂８を第２の鋳型片５４に設けられた第２の封止
樹脂注入口５５から注入する。排気口５３から排気させ
る鋳型内部のガスの排出量を制御することで、鋳型内部
へ注入される第２の封止樹脂８の注入量を制御すること
が可能である。なお、鋳型の内部は、リードフレームを
中心にして上下対称である。
【００４３】図１にもどり、説明する。次に、半導体チ
ップ５のマウントされているリード１の表面（以下、第
１の主面）側を、第１の封止樹脂７を用いて樹脂封止す
る第１の封止工程(ｆ)を実施する。第１の封止樹脂７
は、例えば、エポキシ樹脂である。
【００４４】第２の封止工程(ｅ)を実施した後、図２
(ｃ)に示すように、第１の鋳型片５１に設けられた排気
口５３から、鋳型内部のガスをゆっくり吸い出しなが
ら、加熱して溶融させた第１の封止樹脂７を第１の鋳型
片５１に設けられた第１の封止樹脂注入口５２から注入
する。排気口５３から排気させる鋳型内部のガスの排出
量を制御することで、鋳型内部へ注入される第１の封止
樹脂７の注入量を制御することが可能である。
【００４５】次に、第１の封止樹脂７と第２の封止樹脂
８を注入した後、鋳型に封入したままの状態で、これを
約１５０℃に加熱し、第１の封止樹脂７および第２の封
止樹脂８を熱硬化させる。これにより、第１の主面側が
第１の封止樹脂７で樹脂封止され、かつ、第２の主面側
が第２の封止樹脂８で樹脂封止される。この後、リード
フレームを鋳型から取り出す。
【００４６】最後に、タイバー２を切断し、リードフレ
ームに複数製造された半導体集積回路装置を個々に切断
し、封止樹脂から突出しているリード１を折り曲げて半
導体集積回路装置の外部接続端子を成形する端子成形工
程(ｇ)を実施する。
【００４７】次に、動作について説明する。半導体チッ
プ５、第１の封止樹脂７、および、第２の封止樹脂８
は、各々異なる熱膨張係数を持つ。
【００４８】第１の封止樹脂７の熱膨張係数は、約１.
０５×１０-5［℃-1］である。第２の封止樹脂８の熱膨
張係数は、約１.０×１０-5［℃-1］である。半導体チ
ップ５の熱膨張係数は、約４.０×１０-6［℃-1］であ
る。つまり、各々の熱膨張係数の大小関係は、 第１の封止樹脂 ＞ 第２の封止樹脂 >>半導体チップ である。
【００４９】第１の封止樹脂７、および、第２の封止樹
脂８は、加熱により熱硬化し、半導体チップ５を樹脂封
止する。さらに、半導体チップ５を含めたこれら部材
は、常温に冷却される際、上述したような熱膨張係数に
違いがあるので、その縮み量についても各々異なる。
【００５０】第１の主面側には、熱膨張係数の大きな第
１の封止樹脂７と、熱膨張係数の小さい半導体チップ５
とが配設される。一方の第２の主面側には、前２者の熱
膨張係数の間の熱膨張係数を有する第２の封止樹脂８が
配設される。このため、第１の主面側の縮み量の合計
と、第２の主面側の縮み量の合計との差が減少し、実質
的に均衡させることができる。
【００５１】したがって、常温において、半導体集積回
路装置内部の曲げ応力が均衡して、半導体集積回路装置
の反り曲がりを緩和できる。
【００５２】なお、上記のアセンブリ工程の説明では、
ダイアタッチ沈めを実施していないが、実施した場合も
同様である。また、熱膨張係数の異なる２種類の封止樹
脂を用いたが、これら封止樹脂の弾性率等が異なっても
良い。
【００５３】実施の形態１によれば、半導体集積回路装
置の封止樹脂として、物理的性質、たとえば、熱膨張係
数の異なる２種類の封止樹脂を用いるので、第１の主面
側と第２の主面側とで、半導体集積回路装置の曲げ応力
が、実質的に均衡させることが可能になる。このため、
半導体集積回路装置の曲げ応力は均衡し、反り曲がりが
緩和される。
【００５４】実施の態様２．図３を用いて、実施の形態
２を説明する。
【００５５】図３は、ＣＯＬ方式による半導体集積回路
装置のアセンブリ工程を示す図、である。図３の各工程
(ａ)〜(ｇ)は、アセンブリ工程の遷移を示している。工
程(ａ)を始まりにして、工程(ｂ)から工程(ｇ)の順に工
程が進んでいる。図３において、５は、半導体チップで
ある。１は、半導体チップ５と電気的に接続され、半導
体集積回路装置の外部接続端子となるリードである。６
は、半導体チップ５とリード１とを電気的に接続させる
金属の配線である。７は、第１の封止樹脂である。８
は、第２の封止樹脂である。２は、第１の封止樹脂７お
よび第２の封止樹脂８を流れ止めし、切断前のリード１
を仮保持しておくタイバーである。９は、半導体チップ
５をリード１上にマウントさせるフィルムシートであ
る。このフィルムシート９は、両面に粘着性を有する接
着材料である。
【００５６】以下、各アセンブリ工程を順に説明する。
はじめに、リード１にフィルムシート９を配設する接着
材料配設工程(ｂ)を実施する。フィルムシート９は、リ
ード１上に半導体チップ５をマウントさせるシート状の
接着材料である。
【００５７】次に、半導体チップ５をフィルムシート９
を介して、リード１上にマウントするマウント工程(ｃ)
を実施する。フィルムシート９をリード１上に配設後、
このフィルムシート９上に半導体チップ５をマウント
し、半導体チップ５とリード１とを接着させる。
【００５８】次に、半導体チップ５とリード１とを金属
の配線６で電気的に接続させる配線工程(ｄ)を実施す
る。実施の形態１と同じなので、説明は省略する。
【００５９】この実施の形態２では、後述の工程(ｅ)お
よび工程(ｆ)とを実施する点が、従来の技術とは異な
る。これにより、ＣＯＬ方式の半導体集積回路装置は、
反り曲がりを防止できることが、理解されるであろう。
【００６０】次に、第２の主面側を、第２の封止樹脂８
を用いて樹脂封止する第２の封止工程(ｅ)を実施する。
第２の封止樹脂８は、例えば、ケブラー・エポキシ樹脂
である。封止樹脂の注入に関する詳細は、実施の形態１
と同じであるので、説明は省略する。
【００６１】次に、第１の主面側を、第１の封止樹脂７
を用いて樹脂封止する第１の封止工程(ｆ)を実施する。
第１の封止樹脂７は、例えば、エポキシ樹脂である。
【００６２】実施の形態１と同様に、第１の封止樹脂７
と第２の封止樹脂８を注入した後、鋳型にリードフレー
ムを封入したままの状態で、これを約１５０℃に加熱
し、第１の封止樹脂７および第２の封止樹脂８を熱硬化
させる。
【００６３】最後に、タイバー２を切断し、リードフレ
ームに複数製造された半導体集積回路装置を個々に切断
し、封止樹脂から突出しているリード１を折り曲げて半
導体集積回路装置の外部接続端子を成形する端子成形工
程(ｇ)を実施する。
【００６４】次に、動作について、説明する。半導体チ
ップ５、第１の封止樹脂７、および、第２の封止樹脂８
は、各々異なる熱膨張係数を持つ。
【００６５】第１の封止樹脂７の熱膨張係数は、約１.
０５×１０-5［℃-1］である。第２の封止樹脂８の熱膨
張係数は、約１.０×１０-5［℃-1］である。半導体チ
ップ５の熱膨張係数は、約４.０×１０-6［℃-1］であ
る。つまり、各々の熱膨張係数の大小関係は、 第１の封止樹脂 ＞ 第２の封止樹脂 >>半導体チップ である。
【００６６】第１の封止樹脂７、および、第２の封止樹
脂８は、加熱により熱硬化し、半導体チップ５を樹脂封
止する。さらに、半導体チップ５を含めたこれら部材
は、常温に冷却される際、上述したような熱膨張係数に
違いがあるので、その縮み量についても各々異なる。
【００６７】第１の主面側には、熱膨張係数の大きな第
１の封止樹脂７と、熱膨張係数の小さい半導体チップ５
とが配設される。一方の第２の主面側には、前２者の熱
膨張係数の間の熱膨張係数を有する第２の封止樹脂８が
配設される。このため、第１の主面側の縮み量の合計
と、第２の主面側の縮み量の合計との差が減少し、実質
的に均衡させることができる。
【００６８】したがって、常温において、半導体集積回
路装置内部の曲げ応力が均衡して、半導体集積回路装置
の反り曲がりを緩和できる。
【００６９】なお、上記のアセンブリ工程の説明では、
リード沈めを実施していないが、実施した場合も同様で
ある。また、熱膨張係数の異なる２種類の封止樹脂を用
いたが、これら封止樹脂の弾性率等が異なっても良い。
【００７０】実施の形態２によれば、ＣＯＬ方式の半導
体集積回路装置の封止樹脂に、物理的性質、たとえば、
熱膨張係数の異なる２種類の封止樹脂を用いるので、第
１の主面側と第２の主面側とで、半導体集積回路装置の
曲げ応力が、実質的に均衡させることが可能になる。こ
のため、半導体集積回路装置の反り曲がりが緩和され
る。
【００７１】実施の態様３．実施の形態３について、図
４を用いて説明する。
【００７２】図４は、ＣＯＬ方式による半導体集積回路
装置のアセンブリ工程を示す図である。図４の各工程
(ａ)〜(ｇ)は、アセンブリ工程の遷移を示している。工
程(ａ)を始まりにして、工程(ｂ)から工程(ｇ)の順に工
程が進んでいる。図４において、５は、半導体チップで
ある。１は、半導体チップ５と電気的に接続され、半導
体集積回路装置の外部接続端子となるリードである。６
は、半導体チップ５とリード１とを電気的に接続させる
金属の配線である。７は、第１の封止樹脂である。８
は、第２の封止樹脂である。２は、第１の封止樹脂７お
よび第２の封止樹脂８を流れ止めし、切断前のリード１
を仮保持しておくタイバーである。４は、半導体チップ
５をリード１に接着させる蝋材である。
【００７３】実施の形態３では、実施の形態２における
フィルムシート９を配設する接着材料配設工程(ｂ)を実
施するよりも前に、実施の形態２における第２の封止樹
脂８を形成する第２の封止工程(ｅ)を実施するようにし
た点が、実施の形態２とは異なる。
【００７４】はじめに、第２の主面側を、第２の封止樹
脂８を用いて樹脂封止する第２の封止工程(ｂ)を実施す
る。実施の形態３における第２の封止樹脂８を形成する
工程(ｂ)は、実施の形態２における工程(ｅ)と同様なの
で、説明については省略する。
【００７５】実施の形態３では、半導体チップ５を接着
させる接着材料として、フィルムシート９に替えて液状
の接着材料を用いる点が、実施の形態２とは異なる。
【００７６】次に、蝋材４を配設する接着材料配設工程
(ｃ)を実施する。実施の形態３における接着材料配設工
程(ｃ)は、実施の形態１における蝋材４を配設する接着
材料配設工程(ｂ)と同じである。
【００７７】次に、半導体チップ５をリード１にマウン
トするマウント工程(ｄ)を実施する。蝋材４を配設した
後、蝋材４が固化する前に半導体チップ５をマウントす
る。蝋材４が固化すると、半導体チップ５はリード１に
固着する。
【００７８】次に、半導体チップ５とリード１とを金属
の配線６で電気的に接続させる配線工程(ｅ)を実施す
る。
【００７９】次に、第１の主面側を第１の封止樹脂７を
用いて樹脂封止する第１の封止工程(ｆ)を実施する。
【００８０】最後に、タイバー２を切断し、リードフレ
ームに複数製造された半導体集積回路装置を個々に切断
し、封止樹脂から突出しているリード１を折り曲げて半
導体集積回路装置の外部接続端子を成形する端子成形工
程(ｇ)を実施する。
【００８１】動作について説明する。ＣＯＬ方式では、
ダイアタッチが無いために、液状の蝋材４は接着材料に
は適さず、フィルムシート９を使用した。実施の形態３
では、第２の封止樹脂８で樹脂封止する第２の封止工程
(ｂ)を、半導体チップ５をマウントするマウント工程
(ｃ)の前に実施する。第２の封止工程(ｂ)で形成された
第２の封止樹脂８による層は、蝋材４の垂れを防止する
一種の垂れ防止膜を形成する。したがって、液状の蝋材
４を使用しても、リード１の間から蝋材４が垂れること
が無くなり、フィルムシート９に替えて液状の蝋材４を
使用することが可能である。
【００８２】実施の形態３によれば、第２の主面側に、
垂れ防止膜を形成した後に、半導体チップ５をマウント
するようにした。このため、半導体チップ５をマウント
するために使用していた接着材料として、フィルムシー
ト９に替えて、安価な蝋材４を使用することが可能とな
り、もって半導体集積回路装置の製造コストの低減を図
ることができる。
【００８３】実施の態様４．図５を用いて、実施の形態
４を説明する。
【００８４】図５は、ダイアタッチ方式による半導体集
積回路装置のアセンブリ工程を示す図である。図５にお
いて、５は、半導体チップである。１は、リードであ
る。６は、金属の配線である。７は、第１の封止樹脂で
ある。２は、タイバーである。３は、ダイアタッチであ
る。４は、蝋材である。１０は、板状部材である。
【００８５】以下、各アセンブリ工程を順に説明する。
はじめに、ダイアタッチ３に、蝋材４を配設する接着材
料配設工程(ｂ)を実施する。この工程(ｂ)は、実施の形
態１と同じなので、説明は省略する。次に、蝋材４を介
して半導体チップ５をダイアタッチ３にマウントするマ
ウント工程(ｃ)を実施する。この工程(ｃ)は、実施の形
態１と同じなので、説明は省略する。
【００８６】次に、半導体チップ５とリード１とを金属
の配線６で電気的に接続させる配線工程(ｄ)を実施す
る。この工程(ｄ)は、実施の形態１と同じなので、説明
は省略する。
【００８７】次に、第２の主面に板状部材１０を配設す
る板状部材配設工程(ｅ)を実施する。実施の形態４は、
第２の主面側に板状部材１０を配設する板状部材配設工
程(ｅ)を実施する点が、従来の技術とは異なる。板状部
材１０は、例えば、シリコン板である。板状部材１０
は、蝋材４により接着させる。
【００８８】次に、第１の主面側と第２の主面側を第１
の封止樹脂７で樹脂封止する封止工程(ｆ)を実施する。
図２に示した鋳型にリードフレームを入れて、鋳型内部
を減圧し、第１の封止樹脂注入口５２、および、第２の
封止樹脂注入口５５から、溶融させた第１の封止樹脂７
を注入する。これで、第１の主面側および第２の主面側
は共に、第１の封止樹脂７で樹脂封止される。その後
で、約１５０℃に加熱し、第１の封止樹脂７を熱硬化さ
せる。
【００８９】最後に、タイバー２を切断し、リードフレ
ームに複数製造された半導体集積回路装置を個々に切断
し、封止樹脂から突出しているリード１を折り曲げて半
導体集積回路装置の外部接続端子を成形する端子成形工
程(ｇ)を実施する。
【００９０】次に、動作を説明する。半導体チップ５の
熱膨張係数は、約４.０×１０-6［℃-1］である。実施
の形態４では、熱膨張係数が約４.０１×１０
-6［℃-1］の板状部材１０を使用する。また、半導体チ
ップ５と形状、配設する位置を、同じにする。これによ
り、第１の主面側と、第２の主面側とで、縮み量の差が
実質的に無くなる。
【００９１】したがって、半導体集積回路装置内部の曲
げ応力が均衡するので、半導体集積回路装置の反り曲が
りが緩和される。
【００９２】実施の形態４によれば、第２の主面に板状
部材１０を配設するので、第１の主面側と第２の主面側
とで、半導体集積回路装置の曲げ応力が、実質的に均衡
する。このため、単一の封止樹脂を用いて、半導体集積
回路装置の反り曲がりを緩和できる。
【００９３】実施の形態５．図６を用いて、実施の形態
５を説明する。図６は、ＣＯＬ方式による半導体集積回
路装置のアセンブリ工程を示す図である。図６におい
て、５は、半導体チップである。１は、リードである。
６は、金属の配線である。７は、第１の封止樹脂であ
る。２は、タイバーである。９は、フィルムシートであ
る。１０は、板状部材である。
【００９４】以下、各アセンブリ工程を順に説明する。
はじめに、リード１にフィルムシート９を配設する接着
材料配設工程(ｂ)を実施する。この工程(ｂ)は、実施の
形態２と同じであるので、説明は省略する。次に、半導
体チップ５をフィルムシート９を介してリード１にマウ
ントするマウント工程(ｃ)を実施する。この工程(ｃ)
は、実施の形態２と同じであるので、説明は省略する。
次に、半導体チップ５とリード１とを金属の配線６で電
気的に接続させる配線工程(ｄ)を実施する。この工程
(ｄ)は、実施の形態２と同じであるので、説明は省略す
る。
【００９５】次に、第２の主面に板状部材１０を配設す
る板状部材配設工程(ｅ)を実施する。実施の形態５は、
板状部材１０を配設する板状部材配設工程(ｅ)を実施す
る点が、従来の技術とは異なる。
【００９６】次に、第１の主面側と第２の主面側とを第
１の封止樹脂７を用いて樹脂封止する封止工程(ｆ)を実
施する。
【００９７】最後に、タイバー２を切断し、リードフレ
ームに複数製造された半導体集積回路装置を個々に切断
し、封止樹脂から突出しているリード１を折り曲げて半
導体集積回路装置の外部接続端子を成形する端子成形工
程(ｇ)を実施する。
【００９８】実施の形態５によれば、第２の主面に板状
部材１０を配設するので、第１の主面側と第２の主面側
とで、半導体集積回路装置の曲げ応力が、実質的に均衡
し、半導体集積回路装置は反り曲がりを緩和する。この
ため、単一の封止樹脂を用いて、半導体集積回路装置の
反り曲がりを緩和できる。
【００９９】実施の態様６．実施の形態６について、図
７を用いて説明する。図７は、ＣＯＬ方式による半導体
集積回路装置のアセンブリ工程を示す図である。図７に
おいて、５は、半導体チップである。１は、半導体チッ
プ５と電気的に接続され、半導体集積回路装置の外部接
続端子となるリードである。６は、半導体チップ５とリ
ード１とを電気的に接続させる金属の配線である。７
は、第１の封止樹脂である。２は、第１の封止樹脂７を
流れ止めし、切断前のリード１を仮保持しておくタイバ
ーである。４は、半導体チップ５をリード１に接着させ
る蝋材である。１０は、板状部材である。
【０１００】実施の形態６では、実施の形態５における
フィルムシート９を配設する接着材料配設工程(ｂ)を実
施するよりも前に、板状部材１０を配設する板状部材工
程を実施するようにした点、および、フィルムシート９
に替えて蝋材４を用いて半導体チップ５をマウントする
ようにした点が、実施の形態５とは異なる。
【０１０１】はじめに、第２の主面に板状部材１０を配
設する板状部材配設工程(ｂ)を実施する。
【０１０２】次に、この板状部材１０上に蝋材４を配設
する接着材料配設工程(ｃ)を実施する。次に、蝋材４を
介して半導体チップ５をリード１にマウントする工程
(ｄ)を実施する。このとき、先に配設した蝋材４は、板
状部材１０と半導体チップ５とで、サンドイッチされる
格好になり、板状部材１０と半導体チップ５は、この蝋
材４を介してリード１に接着される。次に、半導体チッ
プ５とリード１とを金属の配線６で、電気的に接続させ
る配線工程(ｅ)を実施する。この工程(ｅ)は、実施の形
態４と同じなので、説明は省略する。次に、半導体チッ
プ５を第１の封止樹脂７を用いて樹脂封止する封止工程
(ｆ)を実施する。この工程は(ｆ)は、実施の形態４と同
じなので、説明は省略する。最後に、タイバー２を切断
し、リードフレームに複数製造された半導体集積回路装
置を個々に切断し、封止樹脂から突出しているリード１
を折り曲げて半導体集積回路装置の外部接続端子を成形
する端子成形工程(ｇ)を実施する。この工程(ｇ)は、実
施の形態４と同じなので、説明は省略する。
【０１０３】次に、動作について説明する。ＣＯＬ方式
のアセンブリでは、ダイアタッチ３が無いために、液状
の蝋材４は接着材料には適さず、フィルムシート９を使
用した。実施の形態６では、板状部材１０を配設する板
状部材配設工程(ｂ)を、蝋材４を配設する接着材料配設
工程(ｃ)よりも前に実施する。この板状部材配設工程
(ｂ)で配設する板状部材１０は、液状蝋材４の垂れを防
止する一種の垂れ防止膜を形成する。したがって、液状
の蝋材４を使用しても、リード１の間から蝋材４が垂れ
ることが無くなり、フィルムシート９に替えて蝋材４を
使用することが可能である。
【０１０４】実施の形態６によれば、第２の主面側に、
垂れ防止膜を形成した後に、半導体チップ５をマウント
するようにした。このため、半導体チップ５をマウント
するために使用するフィルムシート９に替えて、安価な
蝋材４を使用することが可能となり、もって半導体集積
回路装置の製造コストの低減を図ることができる。
【０１０５】実施の態様７．図８を用いて、実施の形態
７を説明する。
【０１０６】図８において、５は、半導体チップであ
る。１は、半導体チップ５と電気的に接続され、その端
部が半導体集積回路装置の外部接続端子となるリードで
ある。６は、半導体チップ５とリード１とを電気的に接
続させる金属の配線である。７は、第１の封止樹脂であ
る。２は、封止樹脂の流れ止めと、切断前のリード１を
仮保持しておくタイバーである。３は、半導体チップ５
をマウントするダイアタッチである。４は、半導体チッ
プ５をダイアタッチ３に接着させる蝋材である。
【０１０７】以下、ダイアタッチ方式による半導体集積
回路装置の各アセンブリ工程を説明する。はじめに、ダ
イアタッチ３に蝋材４を配設する接着材料配設工程(ｂ)
を実施する。この工程(ｂ)は、実施の形態１と同じなの
で、説明は省略する。次に、蝋材４を介して、半導体チ
ップ５をダイアタッチ３にマウントするマウント工程
(ｃ)を実施する。この工程(ｃ)は、実施の形態１と同じ
なので、説明は省略する。次に、半導体チップ５とリー
ド１とを金属の配線６で電気的に接続させる配線工程
(ｄ)を実施する。この工程(ｄ)は、実施の形態１と同じ
なので、説明は省略する。
【０１０８】次に、半導体チップ５を第１の封止樹脂７
を用いて樹脂封止する封止工程(ｆ)を実施する。このと
き使用する鋳型は、図９に示す鋳型を使用する。図２に
示した実施の形態１の鋳型は、その内部がリードフレー
ムを中心にして上下対称になっているのに対し、実施の
形態７で使用する鋳型は、内部が上下非対称の厚さに樹
脂封止されるよう構成されている。すなわち、第１の主
面側は厚く樹脂封止され、一方の第２の主面側は薄く樹
脂封止される。
【０１０９】次に、タイバー２を切断し、リードフレー
ムに複数製造された半導体集積回路装置を個々に切断
し、封止樹脂から突出しているリード１を折り曲げて半
導体集積回路装置の外部接続端子を成形する工程(ｇ)を
実施する。
【０１１０】次に、動作について説明する。実施の形態
１で示した上下対称の鋳型を使用し、封止樹脂の厚さ
と、封止樹脂の種類を同じにして樹脂封止するよう形成
した場合には、第１の主面側の曲げ応力と、第２の主面
側の曲げ応力とは、均衡しない。
【０１１１】しかし、第２の主面側を薄く樹脂封止する
ように形成すると、その応力も小さくなる。すなわち、
第１の主面側を第１の封止樹脂で封止し、第２の主面側
を第１の主面側より厚く樹脂封止するので、第１の主面
側と第２の主面側との応力の差を実質的に減少させるこ
とができる。
【０１１２】なお、第１の封止樹脂７は、その熱膨張係
数が、半導体チップ５の熱膨張係数より小さい場合を説
明したが、逆に大きい封止樹脂、封止材料を用いた場合
には、第２の主面側を厚く構成すればよいことは、いう
までもない。また、ダイアタッチ方式に限らず、ＣＯＬ
方式においても適用することができるのは、いうまでも
ない。
【０１１３】実施の形態７によれば、第１の主面側を第
１の封止樹脂で封止し、第２の主面側を第１の主面側と
は異なる厚さで樹脂封止するので、第１の主面側と第２
の主面側とで、半導体集積回路装置の曲げ応力が、実質
的に均衡し、半導体集積回路装置の反り曲がりを緩和す
ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態によるアセンブリ
工程を示す図である。
【図２】この発明の第１の実施の形態による封止工程を
を示す図である。
【図３】この発明の第２の実施の形態によるアセンブリ
工程を示す図である。
【図４】この発明の第３の実施の形態によるアセンブリ
工程を示す図である。
【図５】この発明の第４の実施の形態によるアセンブリ
工程を示す図である。
【図６】この発明の第５の実施の形態によるアセンブリ
工程を示す図である。
【図７】この発明の第６の実施の形態によるアセンブリ
工程を示す図である。
【図８】この発明の第７の実施の形態によるアセンブリ
工程を示す図である。
【図９】この発明の第７の実施の形態による封止工程を
示す図である。
【図１０】この発明の従来技術による半導体集積回路装
置のアセンブリ工程を示す図である。
【図１１】リードフレームの一例を示す図である。
【図１２】この発明の従来技術による半導体集積回路装
置のアセンブリ工程を示す図である。
【符号の説明】
１はリード、２はタイバー、３はダイアタッチ、４は蝋
材、５は半導体チップ、６は配線、７は第１の封止樹
脂、８は第２の封止樹脂、９はフィルムシート、１０は
板状部材、である。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】複数のリードと、 前記リードの形成する、第１の主面に配設される半導体
    チップと、 前記リードと前記半導体チップとを、電気的に接続する
    金属の配線と、 前記第１の主面側に配設され、前記半導体チップおよび
    前記配線を封止する第１の封止樹脂と、 前記リードの形成する、第２の主面側を封止する第２の
    封止樹脂と、を備えた半導体集積回路装置。
  2. 【請求項２】前記第１の封止樹脂は、前記第２の封止樹
    脂よりも、熱膨張係数が大きいことを特徴とする、請求
    項１に記載の半導体集積回路装置。
  3. 【請求項３】複数のリードと、 前記リードの形成する、第１の主面に配設される半導体
    チップと、 前記リードと前記半導体チップとを、電気的に接続する
    金属の配線と、 前記第１の主面側に配設され、前記半導体チップおよび
    前記配線を封止する第１の封止樹脂と、 前記リードの形成する、第２の主面に配設される板状部
    材と、 前記第２の主面側に配設され、前記板状部材を封止する
    第２の封止樹脂と、を備えた半導体集積回路装置。
  4. 【請求項４】前記板状部材は、前記半導体チップと同一
    形状で、等しい熱膨張係数を有することを特徴とする、
    請求項３に記載の半導体集積回路装置。
  5. 【請求項５】複数のリードと、 前記リードの形成する、第１の主面に配設される半導体
    チップと、 前記リードと前記半導体チップとを、電気的に接続する
    金属の配線と、 前記第１の主面側に配設され、前記半導体チップおよび
    前記配線を封止する第１の封止樹脂と、 前記リードの形成する、第２の主面側を、前記第１の主
    面側とは異なる厚さに封止する第２の封止樹脂と、を備
    えた半導体集積回路装置。
  6. 【請求項６】前記第１の封止樹脂は、前記第２の封止樹
    脂より厚く形成されていることを特徴とする、請求項５
    に記載の半導体集積回路装置。
  7. 【請求項７】第１の主面側の曲げ応力と、第２の主面側
    の曲げ応力とが、常温において均衡することを特徴とす
    る、請求項１乃至請求項６のいずれか１項に記載の半導
    体集積回路装置。
  8. 【請求項８】複数のリードの形成する第２の主面側に板
    状部材を配設する工程と、 板状部材を配設する前記工程の後に、複数のリードの形
    成する第１の主面側に半導体チップを配設する工程とを
    含む、半導体集積回路装置の製造方法。
  9. 【請求項９】複数のリードの形成する第２の主面側に第
    ２の封止樹脂を形成する工程と、 第２の封止樹脂を形成する前記工程の後に、複数のリー
    ドの形成する第１の主面側に半導体チップを配設する工
    程とを含む、半導体集積回路装置の製造方法。
JP11175159A 1999-06-22 1999-06-22 半導体集積回路装置および半導体集積回路装置の製造方法 Pending JP2001007256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11175159A JP2001007256A (ja) 1999-06-22 1999-06-22 半導体集積回路装置および半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11175159A JP2001007256A (ja) 1999-06-22 1999-06-22 半導体集積回路装置および半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001007256A true JP2001007256A (ja) 2001-01-12

Family

ID=15991304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11175159A Pending JP2001007256A (ja) 1999-06-22 1999-06-22 半導体集積回路装置および半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001007256A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
US8030579B2 (en) 2001-03-14 2011-10-04 Ibiden Co., Ltd. Multilayer printed wiring board
JP2013105928A (ja) * 2011-11-15 2013-05-30 Toyota Motor Corp 半導体装置
JP2014506395A (ja) * 2010-12-14 2014-03-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 成形体を有する電子ユニットを製造する方法
US9293446B2 (en) 2012-07-26 2016-03-22 Murata Manufacturing Co., Ltd. Low profile semiconductor module with metal film support
WO2016166834A1 (ja) * 2015-04-15 2016-10-20 三菱電機株式会社 半導体装置
JPWO2016166835A1 (ja) * 2015-04-15 2017-06-08 三菱電機株式会社 半導体装置
WO2020021667A1 (ja) * 2018-07-25 2020-01-30 日立化成株式会社 電子部品装置の製造方法、電子部品装置及び封止材

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030579B2 (en) 2001-03-14 2011-10-04 Ibiden Co., Ltd. Multilayer printed wiring board
US8324512B2 (en) 2001-03-14 2012-12-04 Ibiden Co., Ltd. Multilayer printed wiring board
US9040843B2 (en) 2001-03-14 2015-05-26 Ibiden Co., Ltd. Multilayer printed wiring board
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2014506395A (ja) * 2010-12-14 2014-03-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 成形体を有する電子ユニットを製造する方法
JP2013105928A (ja) * 2011-11-15 2013-05-30 Toyota Motor Corp 半導体装置
US9293446B2 (en) 2012-07-26 2016-03-22 Murata Manufacturing Co., Ltd. Low profile semiconductor module with metal film support
WO2016166834A1 (ja) * 2015-04-15 2016-10-20 三菱電機株式会社 半導体装置
JPWO2016166835A1 (ja) * 2015-04-15 2017-06-08 三菱電機株式会社 半導体装置
JPWO2016166834A1 (ja) * 2015-04-15 2017-07-13 三菱電機株式会社 半導体装置
WO2020021667A1 (ja) * 2018-07-25 2020-01-30 日立化成株式会社 電子部品装置の製造方法、電子部品装置及び封止材

Similar Documents

Publication Publication Date Title
KR101313391B1 (ko) 적층형 패키징
US6111324A (en) Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
JP3423897B2 (ja) 半導体装置の製造方法
JP3194917B2 (ja) 樹脂封止方法
WO1998029903A1 (fr) Dispositif a semiconducteur encapsule dans de la resine et son procede de production
JPH08293524A (ja) 半導体装置およびその製造方法
JP2001007256A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
US6120301A (en) Semiconductor device and method of manufacturing the same
JP2004007051A (ja) 封止用部材およびこれを用いた表面弾性波装置の製造方法
JPH10270627A (ja) 半導体装置の製造方法およびリードフレーム
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP3317346B2 (ja) 樹脂封止型半導体装置の製造方法
JP3367272B2 (ja) リードフレーム及び半導体装置
JP3667323B2 (ja) 半導体装置の製造方法
JPH04299848A (ja) 半導体装置とその製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JP3186318B2 (ja) 半導体装置
JP4408015B2 (ja) 半導体装置の製造方法
JP2000200927A (ja) 電子部品の製造方法
JP4053047B2 (ja) 半導体装置の製造方法
JPS62202544A (ja) 半導体装置
JP2526506B2 (ja) 樹脂モ―ルド型半導体装置の製造方法
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法