[go: up one dir, main page]

JP2001007063A - Polishing method of silicon wafer, and silicon wafer polished thereby - Google Patents

Polishing method of silicon wafer, and silicon wafer polished thereby

Info

Publication number
JP2001007063A
JP2001007063A JP11175384A JP17538499A JP2001007063A JP 2001007063 A JP2001007063 A JP 2001007063A JP 11175384 A JP11175384 A JP 11175384A JP 17538499 A JP17538499 A JP 17538499A JP 2001007063 A JP2001007063 A JP 2001007063A
Authority
JP
Japan
Prior art keywords
wafer
polishing
silicon
silicon wafer
point defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11175384A
Other languages
Japanese (ja)
Other versions
JP3578263B2 (en
Inventor
Takeo Kato
健夫 加藤
Hideyuki Kondo
英之 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP17538499A priority Critical patent/JP3578263B2/en
Publication of JP2001007063A publication Critical patent/JP2001007063A/en
Application granted granted Critical
Publication of JP3578263B2 publication Critical patent/JP3578263B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce microscratches on the surface of a wafer, suppress rough surface of the wafer, and reduce metal contamination on the wafer. SOLUTION: In this method, a silicon wafer is polished with a polishing solution for the purpose of adjusting the quality of a surface of the wafer cut out and sliced from a silicon single-crystalline ingot. In this case, the wafer is made by a CZ method, where no aggregate of point defects of an air void type and no aggregation of point defects of an inter-lattice silicon type are present, and the polishing solution is an alkaline colloidal silica polishing solution, having a pH which exceeds 12.0 and not larger than 14.0 or an alkaline aqueous solution which contains a thickening agent or does not contain abrasive grains and having a pH value of not smaller than 8.0 and not larger than 14.0.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チョクラルスキー
法(以下、CZ法という。)により作られたシリコンウ
ェーハの面質を調整するためのウェーハの研磨方法及び
この方法により研磨されたシリコンウェーハに関する。
更に詳しくは、LSI等の半導体装置を製造するために
用いられるシリコンウェーハの研磨方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer polishing method for adjusting the surface quality of a silicon wafer produced by the Czochralski method (hereinafter referred to as CZ method) and a silicon wafer polished by the method. About.
More specifically, the present invention relates to a method for polishing a silicon wafer used for manufacturing a semiconductor device such as an LSI.

【0002】[0002]

【従来の技術】シリコン単結晶インゴットから切出され
てスライスされたシリコンウェーハは、機械研磨(ラッ
ピング)、化学エッチング等の工程を経た後、機械的化
学的研磨(メカノケミカルポリッシング)が行われる。
この最終研磨の機械的化学的研磨工程において、保持具
に取付けたシリコンウェーハを回転定盤上に貼付けたポ
リエステルのフェルト、ラミネート等の柔らかい研磨用
パッドに押付け、研磨液を滴下しながら研磨用パッドを
回転することにより、ウェーハ表面を鏡面状に研磨す
る。このウェーハの鏡面研磨には、ウェーハの平坦度の
調整を目的とした粗研磨と、この粗研磨に続いて行われ
るウェーハの表面粗さ等の面質の調整を目的としたファ
イナル研磨に分類される。ファイナル研磨ではウェーハ
表面の取り代はごく僅かである。本発明は後者のファイ
ナル研磨に関するものである。このファイナル研磨用の
研磨液には、例えば約40〜50nmの粒径を有するS
iO2の微粉からなる砥粒をアンモニア水溶液や水酸化
ナトリウム(NaOH)水溶液等のアルカリ性水溶液に
溶かしたアルカリ性コロイダルシリカ研磨液が用いられ
る。ここで砥粒をアンモニア水溶液や水酸化ナトリウム
水溶液に溶かして研磨液を調製する理由は、研磨液のp
Hを高め、OH-イオンによりSiO2粒子同士を反発さ
せ、粒子の凝集を防ぐためである。この研磨液におい
て、SiO2の微粉からなる砥粒からなるメカニカル要
素に比べてアルカリ性水溶液のpH値を大きくするなど
してケミカル要素を強めることにより、研磨に起因して
ウェーハ表面に生じるマイクロスクラッチを低減するこ
とができる。
2. Description of the Related Art A silicon wafer cut and sliced from a silicon single crystal ingot undergoes mechanical polishing (lapping), chemical etching, and the like, and then is subjected to mechanical chemical polishing (mechanochemical polishing).
In the mechanical and chemical polishing step of the final polishing, the silicon wafer attached to the holder is pressed against a soft polishing pad such as a polyester felt or a laminate stuck on a rotary platen, and the polishing pad is dropped while the polishing liquid is dropped. Is rotated to polish the wafer surface to a mirror surface. Mirror polishing of this wafer is classified into rough polishing for the purpose of adjusting the flatness of the wafer, and final polishing for the purpose of adjusting the surface quality such as the surface roughness of the wafer performed after the rough polishing. You. In final polishing, the margin of the wafer surface is very small. The present invention relates to the latter final polishing. The polishing solution for final polishing includes, for example, S having a particle size of about 40 to 50 nm.
An alkaline colloidal silica polishing liquid in which abrasive grains made of fine powder of iO 2 are dissolved in an alkaline aqueous solution such as an aqueous ammonia solution or an aqueous sodium hydroxide (NaOH) solution is used. The reason for preparing the polishing liquid by dissolving the abrasive grains in an aqueous ammonia solution or aqueous sodium hydroxide solution is as follows.
This is because H is increased and SiO 2 particles are repelled by OH - ions to prevent aggregation of the particles. In this polishing liquid, by strengthening the chemical element by increasing the pH value of the alkaline aqueous solution as compared with the mechanical element composed of abrasive grains composed of fine powder of SiO 2 , micro scratches generated on the wafer surface due to polishing are reduced. Can be reduced.

【0003】[0003]

【発明が解決しようとする課題】しかし、CZ法で作ら
れるときに空孔型点欠陥の凝集体、格子間シリコン型点
欠陥の凝集体などの結晶に起因した微小欠陥が被研磨物
であるシリコンウェーハに生じている場合に、上記のよ
うにケミカル要素を強めると、バルク中の微小欠陥がウ
ェーハ表面に出現し、面荒れを大きくする問題があっ
た。一方、ケミカル要素を強めなければ、マイクロスク
ラッチを低減できないため、マイクロスクラッチを除去
するためには研磨工程に続くシリコンウェーハの洗浄工
程の負担が増大する不具合もあった。
However, micro defects such as aggregates of vacancy type point defects and aggregates of interstitial silicon type point defects when formed by the CZ method are objects to be polished. When the chemical element is strengthened as described above when it occurs in a silicon wafer, micro defects in the bulk appear on the wafer surface, and there is a problem that the surface roughness is increased. On the other hand, since micro-scratch cannot be reduced unless chemical elements are strengthened, there is also a problem that a load of a silicon wafer cleaning step following a polishing step is increased in order to remove micro-scratch.

【0004】本発明の目的は、ウェーハ表面のマイクロ
スクラッチを低減するとともに、ウェーハの面荒れを抑
制するシリコンウェーハの研磨方法を提供することにあ
る。本発明の別の目的は、ウェーハへの金属汚染を低減
するシリコンウェーハの研磨方法を提供することにあ
る。本発明の更に別の目的は、上記研磨方法により研磨
されたマイクロスクラッチが少なく、ウェーハの面荒れ
が僅かなシリコンウェーハを提供することにある。
An object of the present invention is to provide a method for polishing a silicon wafer which reduces micro-scratch on the surface of the wafer and suppresses surface roughness of the wafer. It is another object of the present invention to provide a method for polishing a silicon wafer, which reduces metal contamination on the wafer. Still another object of the present invention is to provide a silicon wafer having few micro scratches polished by the above polishing method and having a small surface roughness of the wafer.

【0005】[0005]

【課題を解決するための手段】請求項1に係る発明は、
シリコン単結晶インゴットから切出されてスライスされ
たシリコンウェーハの面質を調整するために前記シリコ
ンウェーハを研磨液で研磨する方法において、シリコン
ウェーハが空孔型点欠陥の凝集体及び格子間シリコン型
点欠陥の凝集体が存在しないチョクラルスキー法により
作られたウェーハであって、研磨液はpHが12.0を
超えて14.0以下のアルカリ性コロイダルシリカ研磨
液であることを特徴とするシリコンウェーハの研磨方法
である。アルカリ性水溶液のOH-イオンによりSiO2
粒子同士を反発させ、粒子の凝集を防ぐ。また研磨液を
pH12.0を超える強アルカリ性水溶液にすることに
より、砥粒による擦過によるメカニカル要素に対して、
アルカリエッチング作用によるケミカル要素が相対的に
強くなるため、ウェーハ表面のマイクロスクラッチを低
減することができる。高いpHにしても被研磨物のウェ
ーハは空孔型点欠陥の凝集体及び格子間シリコン型点欠
陥の凝集体が存在しない無欠陥のウェーハであるため、
バルク中の微小欠陥はウェーハ表面に出現せず、面荒れ
を大きくしない。
The invention according to claim 1 is
In the method of polishing a silicon wafer with a polishing liquid to adjust the surface quality of a silicon wafer cut and sliced from a silicon single crystal ingot, the silicon wafer is formed by agglomeration of vacancy type point defects and interstitial silicon type. A silicon wafer prepared by the Czochralski method free of point defect aggregates, wherein the polishing solution is an alkaline colloidal silica polishing solution having a pH of more than 12.0 and 14.0 or less. This is a method for polishing a wafer. SiO 2 by OH - ion of alkaline aqueous solution
The particles repel each other and prevent aggregation of the particles. In addition, by making the polishing liquid a strong alkaline aqueous solution exceeding pH 12.0, the mechanical element due to the rubbing by the abrasive grains,
Since chemical elements due to the alkali etching action become relatively strong, micro scratches on the wafer surface can be reduced. Even if the pH is high, the wafer to be polished is a defect-free wafer in which aggregates of vacancy type point defects and aggregates of interstitial silicon type point defects do not exist,
Micro defects in the bulk do not appear on the wafer surface and do not increase the surface roughness.

【0006】請求項2に係る発明は、シリコン単結晶イ
ンゴットから切出されてスライスされたシリコンウェー
ハの面質を調整するために前記シリコンウェーハを研磨
液で研磨する方法において、シリコンウェーハが空孔型
点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が
存在しないチョクラルスキー法により作られたウェーハ
であって、研磨液は増粘剤を含有し、砥粒を含まないp
Hが8.0以上14.0以下のアルカリ性水溶液である
ことを特徴とするシリコンウェーハの研磨方法である。
増粘剤を含有することによりウェーハ表面と研磨用パッ
ドの間の水膜の厚さが一定値以上に保たれ、ウェーハ表
面にマイクロスクラッチを残さず、面荒れを大きくしな
い。
According to a second aspect of the present invention, there is provided a method for adjusting the surface quality of a silicon wafer cut and sliced from a silicon single crystal ingot, wherein the silicon wafer is polished with a polishing liquid. A wafer prepared by the Czochralski method without agglomerates of type point defects and agglomerates of interstitial silicon type point defects, wherein the polishing liquid contains a thickener and contains no abrasive grains.
A method for polishing a silicon wafer, wherein H is an alkaline aqueous solution of 8.0 or more and 14.0 or less.
By containing the thickener, the thickness of the water film between the wafer surface and the polishing pad is kept at a certain value or more, leaving no micro scratches on the wafer surface and not increasing the surface roughness.

【0007】請求項3に係る発明は、請求項2に係る発
明であって、アルカリ性水溶液が酸化剤を更に含有し、
酸化還元電位が10mV以上である研磨方法である。研
磨液が酸化剤を含有することにより、ウェーハ表面での
反応がおだやかになり、ウェーハ表面の面荒れを低減で
きる。また酸化剤の存在で、重金属がイオン化されて液
中で安定に存在するためウェーハ表面の金属汚染を低減
できる。
The invention according to claim 3 is the invention according to claim 2, wherein the alkaline aqueous solution further contains an oxidizing agent,
This is a polishing method having an oxidation-reduction potential of 10 mV or more. When the polishing liquid contains an oxidizing agent, the reaction on the wafer surface becomes mild, and the surface roughness of the wafer surface can be reduced. In addition, the presence of the oxidizing agent allows the heavy metal to be ionized and to stably exist in the solution, thereby reducing metal contamination on the wafer surface.

【0008】請求項4に係る発明は、請求項2又は3に
係る発明であって、アルカリ性水溶液がキレート剤を更
に含有する研磨方法である。研磨液がキレート剤を含有
することにより、ウェーハ表面を汚染していた金属イオ
ンはキレート剤に捕獲され、ウェーハ表面の金属汚染を
防止する。
A fourth aspect of the present invention is the polishing method according to the second or third aspect, wherein the alkaline aqueous solution further contains a chelating agent. Since the polishing liquid contains a chelating agent, metal ions contaminating the wafer surface are captured by the chelating agent, thereby preventing metal contamination on the wafer surface.

【0009】[0009]

【発明の実施の形態】本発明のシリコンウェーハは、C
Z法によりホットゾーン炉内のシリコン融液からインゴ
ットをボロンコフ(Voronkov)の理論に基づいた所定の
引上げ速度プロファイルで引上げた後、このインゴット
をスライスして作製される。一般的に、CZ法によりホ
ットゾーン炉内のシリコン融液からシリコン単結晶のイ
ンゴットを引上げたときには、シリコン単結晶における
欠陥として、点欠陥(point defect)と点欠陥の凝集体
(agglomerates:三次元欠陥)が発生する。点欠陥は空
孔型点欠陥と格子間シリコン型点欠陥という二つの一般
的な形態がある。空孔型点欠陥は一つのシリコン原子が
シリコン結晶格子で正常的な位置の一つから離脱したも
のである。このような空孔が空孔型点欠陥になる。一
方、原子がシリコン結晶の格子点以外の位置(インター
スチシャルサイト)で発見されるとこれが格子間シリコ
ン点欠陥になる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The silicon wafer of the present invention has a C
After the ingot is pulled up from the silicon melt in the hot zone furnace by the Z method with a predetermined pulling speed profile based on Voronkov's theory, the ingot is sliced. Generally, when a silicon single crystal ingot is pulled up from a silicon melt in a hot zone furnace by the CZ method, point defects and agglomerates: Defects). Point defects have two general forms: vacancy type point defects and interstitial silicon type point defects. A vacancy-type point defect is one in which one silicon atom has separated from one of the normal positions in the silicon crystal lattice. Such holes become hole type point defects. On the other hand, if an atom is found at a position (interstitial site) other than the lattice point of the silicon crystal, this becomes an interstitial silicon point defect.

【0010】点欠陥は一般的にシリコン融液(溶融シリ
コン)とインゴット(固状シリコン)の間の接触面で形
成される。しかし、インゴットを継続的に引上げること
によって接触面であった部分は引上げとともに冷却し始
める。冷却の間、空孔型点欠陥又は格子間シリコン型点
欠陥は拡散により互いに合併して、空孔型点欠陥の凝集
体(vacancy agglomerates)又は格子間シリコン型点欠
陥の凝集体(interstitial agglomerates)が形成され
る。言い換えれば、凝集体は点欠陥の合併に起因して発
生する三次元構造である。空孔型点欠陥の凝集体はCO
P(Crystal Originated Particle)、LSTD(Laser
Scattering Tomograph Defects)又はFPD(Flow Pa
ttern Defects)と呼ばれる欠陥を含み、格子間シリコ
ン型点欠陥の凝集体はLD(Interstitial-type Large
Dislocation)と呼ばれる欠陥を含む。ここでCOPは
鏡面研磨後のシリコンウェーハをアンモニアと過酸化水
素の混合液で洗浄すると、ウェーハ表面にピットが形成
され、このウェーハをパーティクルカウンタで測定する
と、ピットも本来のパーティクルとともにパーティクル
として検出される結晶に起因した欠陥である。FPDと
は、インゴットをスライスして作製されたシリコンウェ
ーハを30分間セコ(Secco)エッチング液で化学エッ
チングしたときに現れる特異なフローパターンを呈する
痕跡の源であり、LSTDとは、シリコン単結晶内に赤
外線を照射したときにシリコンとは異なる屈折率を有し
散乱光を発生する源である。LDは、転位クラスタとも
呼ばれたり、或いはこの欠陥を生じたシリコンウェーハ
をフッ酸を主成分とする選択エッチング液に浸漬すると
ピットを生じることから転位ピットとも呼ばれる。
[0010] Point defects are generally formed at the interface between the silicon melt (molten silicon) and the ingot (solid silicon). However, by continuously pulling up the ingot, the portion that was the contact surface starts to cool down with pulling up. During cooling, vacancy-type point defects or interstitial silicon-type point defects merge with each other by diffusion to form vacancy agglomerates or interstitial agglomerates. Is formed. In other words, the aggregate is a three-dimensional structure generated due to the merging of point defects. Aggregates of vacancy type point defects are CO
P (Crystal Originated Particle), LSTD (Laser
Scattering Tomograph Defects) or FPD (Flow Pa
Aggregates of interstitial silicon-type point defects, including defects called ttern defects, are LD (Interstitial-type Large).
Dislocation). Here, when the silicon wafer after mirror polishing is washed with a mixed solution of ammonia and hydrogen peroxide, pits are formed on the wafer surface, and when this wafer is measured with a particle counter, the pits are detected as particles together with the original particles. This is a defect caused by the crystal. The FPD is a source of a trace exhibiting a unique flow pattern that appears when a silicon wafer produced by slicing an ingot is chemically etched with a Secco etchant for 30 minutes, and the LSTD is a silicon single crystal. When silicon is irradiated with infrared rays, it has a different refractive index from silicon and generates scattered light. The LD is also called a dislocation cluster, or a dislocation pit because a pit is generated when a silicon wafer having this defect is immersed in a selective etching solution containing hydrofluoric acid as a main component.

【0011】ボロンコフの理論は、欠陥の数が少ない高
純度インゴットを成長させるために、インゴットの引上
げ速度をV(mm/分)、ホットゾーン構造でインゴッ
ト−シリコン融液の接触面の温度勾配をG(℃/mm)
とするときに、V/G(mm2/分・℃)を制御するこ
とである。この理論では、図1に示すように、V/Gは
関数として空孔濃度及び格子間シリコン濃度を図式的に
表現し、ウェーハで空孔/格子間シリコン領域の境界が
V/Gによって決定されることを説明している。より詳
しくは、V/G比が臨界点以上では空孔型点欠陥が支配
的に存在するインゴットが形成される反面、V/G比が
臨界点以下では格子間シリコン型点欠陥が支配的に存在
するインゴットが形成される。
[0011] Boronkov's theory states that, in order to grow a high-purity ingot having a small number of defects, the pulling speed of the ingot is V (mm / min), and the temperature gradient of the ingot-silicon melt contact surface in the hot zone structure is reduced. G (° C / mm)
Is to control V / G (mm 2 / min · ° C.). In this theory, as shown in FIG. 1, V / G graphically represents the vacancy concentration and the interstitial silicon concentration as a function, and the boundary of the vacancy / interstitial silicon region on the wafer is determined by V / G. Is explained. More specifically, when the V / G ratio is above the critical point, an ingot in which vacancy-type point defects predominate is formed, while when the V / G ratio is below the critical point, interstitial silicon-type point defects predominate. An existing ingot is formed.

【0012】本発明の所定の引上げ速度プロファイル
は、インゴットがホットゾーン炉内のシリコン溶融物か
ら引上げられる時、温度勾配に対する引上げ速度の比
(V/G)が格子間シリコン型点欠陥の凝集体の発生を
防止する第1臨界比((V/G)1)以上であって、空孔
型点欠陥の凝集体をインゴットの中央にある空孔型点欠
陥が支配的に存在する領域内に制限する第2臨界比
((V/G)2)以下に維持されるように決められる。こ
の引上げ速度のプロファイルは、実験的に基準インゴッ
トを軸方向にスライスすることで、実験的に基準インゴ
ットをウェーハにスライスすることで、またはこれらの
技術を組合わせることで、シミュレーションによって上
記ボロンコフの理論に基づき決定される。即ち、この決
定は、シミュレーションの後、インゴットの軸方向スラ
イス及びスライスされたウェーハの確認を行い、更にシ
ミュレーションを繰り返すことによりなされる。シミュ
レーションのために複数種類の引上げ速度が所定の範囲
で決められ、複数個の基準インゴットが成長される。図
2に示すように、シミュレーションのための引上げ速度
プロファイルは1.2mm/分のような高い引上げ速度
(a)から0.5mm/分の低い引上げ速度(c)及び再
び高い引上げ速度(d)に調整される。上記低い引上げ
速度は0.4mm/分又はそれ以下であることもあって
もよく、引上げ速度(b)及び(d)での変化は線形的な
ものが望ましい。
[0012] The predetermined pulling rate profile of the present invention is that when the ingot is pulled from the silicon melt in a hot zone furnace, the ratio of the pulling rate to the temperature gradient (V / G) is an aggregate of interstitial silicon type point defects. Aggregates of vacancy type point defects that are equal to or higher than the first critical ratio ((V / G) 1 ) for preventing the generation of vacancy It is determined so as to be maintained at or below the second critical ratio ((V / G) 2 ). The profile of the pulling speed can be obtained by simulating the reference ingot in the axial direction experimentally, by slicing the reference ingot on the wafer experimentally, or by combining these techniques. Is determined based on That is, this determination is made by checking the axial slice of the ingot and the sliced wafer after the simulation, and repeating the simulation. For the simulation, a plurality of kinds of pulling speeds are determined within a predetermined range, and a plurality of reference ingots are grown. As shown in FIG. 2, the pulling speed profile for the simulation is from a high pulling speed (a) such as 1.2 mm / min to a low pulling speed (c) of 0.5 mm / min and again a high pulling speed (d). It is adjusted to. The low pull rate may be 0.4 mm / min or less, and the change in pull rates (b) and (d) is preferably linear.

【0013】異なった速度で引上げられ複数個の基準イ
ンゴットは各別に軸方向にスライスされる。最適のV/
Gが軸方向のスライス、ウェーハの確認及びシミュレー
ションの結果の相関関係から決定され、続いて最適な引
上げ速度プロファイルが決定され、そのプロファイルで
インゴットが製造される。実際の引上げ速度プロファイ
ルは所望のインゴットの直径、使用される特定のホット
ゾーン炉及びシリコン融液の品質等を含めてこれに限定
されない多くの変数に依存する。
A plurality of reference ingots pulled at different speeds are individually sliced in the axial direction. Optimal V /
G is determined from the correlation of the results of the axial slicing, wafer validation and simulation, followed by the determination of the optimal pulling speed profile, which is used to produce the ingot. The actual pulling speed profile will depend on many variables including but not limited to the desired ingot diameter, the particular hot zone furnace used and the quality of the silicon melt.

【0014】図3はシミュレーションと実験的な技術の
結合を利用して決定された100cmの長さと200m
mの直径を有するインゴットを成長させるための引上げ
速度のプロファイルを示す。ここでは三菱マテリアルシ
リコン(株)生野工場で製作されたモデル名Q41のC
Z法に基づいたホットゾーン炉が使用された。
FIG. 3 shows a 100 cm length and 200 m length determined using a combination of simulation and experimental techniques.
1 shows the pulling speed profile for growing ingots having a diameter of m. Here, C of model name Q41 manufactured at Ikuno factory of Mitsubishi Materials Silicon Corporation
A hot zone furnace based on the Z method was used.

【0015】引上げ速度を徐々に低下させてV/Gを連
続的に低下させ、再び引上げ速度を徐々に高めてV/G
を連続的に高めたときのインゴットの断面図を描いてみ
ると、図4に示される事実が分かる。図4には、インゴ
ット内での空孔型点欠陥が支配的に存在する領域が
[V]、格子間シリコン型点欠陥が支配的に存在する領
域が[I]、及び空孔型点欠陥の凝集体及び格子間シリ
コン型点欠陥の凝集体が存在しないパーフェクト領域が
[P]としてそれぞれ示される。図4に示すように、イ
ンゴットの軸方向位置P1及びP6は、中央に空孔型点欠
陥が支配的に存在する領域を含む。位置P3及びP4は格
子間シリコン型点欠陥が支配的に存在するリング及び中
央のパーフェクト領域を含む。また位置P2及びP5は中
央に空孔型点欠陥がないし縁部分に格子間シリコン型点
欠陥もないので全てパーフェクト領域である。
V / G is continuously reduced by gradually lowering the pulling speed, and V / G is gradually increased again by gradually increasing the pulling speed.
Drawing a cross-sectional view of the ingot when is continuously increased, the fact shown in FIG. 4 can be understood. FIG. 4 shows a region [V] in which vacancy type point defects predominantly exist in the ingot, a region [I] in which interstitial silicon type point defects predominantly exist, and a vacancy type point defect. The perfect regions where no aggregates of the above-mentioned and aggregates of interstitial silicon type point defects are present are indicated as [P], respectively. As shown in FIG. 4, the axial positions P 1 and P 6 of the ingot include a region in which vacancy type point defects predominantly exist in the center. The positions P 3 and P 4 include the ring where the interstitial silicon type point defects predominantly exist and the central perfect region. The position P 2 and P 5 are all perfect area because there is no silicon point defect between grating to the edge portion there is no vacancy type point defects at the center.

【0016】図4から明らかなように、複数個の位置P
1及びP6にそれぞれ対応したウェーハW1及びW6は、中
央に空孔型点欠陥が支配的に存在する領域を含む。ウェ
ーハW3及びW4は格子間シリコン型点欠陥が支配的に存
在するリング及び中央のパーフェクト領域を含む。また
ウェーハW2及びW5は中央に空孔型点欠陥がないし縁部
分に格子間シリコン型点欠陥もないので全てパーフェク
ト領域である。ウェーハW2及びW5は、図5に示すよう
に全てパーフェクト領域を作るように選定して決められ
た引上げ速度プロファイルで成長したインゴットをスラ
イスして作製される。図6はその平面図である。参考ま
でに、別の引上げ速度プロファイルで成長したインゴッ
トをスライスして作製されたウェーハW1及びW6が図7
に示される。図8はその平面図である。本発明のシリコ
ンウェーハは、上記ウェーハW2又はW5であって、この
ウェーハをラッピングし、面取り加工を施した後、得ら
れる。
As is apparent from FIG. 4, a plurality of positions P
1 and the wafer W 1 and W 6 respectively corresponding to the P 6 includes a region in which vacancy-type point defects at the center dominantly present. Wafers W 3 and W 4 include a ring in which interstitial silicon type point defects predominantly exist and a central perfect region. All the wafers W 2 and W 5 are perfect regions because there are no vacancy type point defects at the center and no interstitial silicon type point defects at the edges. The wafers W 2 and W 5 are manufactured by slicing an ingot grown with a pulling speed profile selected and determined so as to entirely form a perfect region as shown in FIG. FIG. 6 is a plan view thereof. For reference, wafers W 1 and W 6 produced by slicing an ingot grown with another pulling speed profile are shown in FIG.
Is shown in FIG. 8 is a plan view thereof. Silicon wafer of the present invention is the above-described wafer W 2 or W 5, and wrapping the wafer, after chamfered obtained.

【0017】次に本発明の研磨液及び研磨装置について
説明する。本発明の研磨液は、シリコンウェーハの表面
粗さ等の面質を調整するためのファイナル研磨用の研磨
液であって、請求項1に係る研磨液の場合、pHが1
2.0を超えて14.0以下、好ましくは12.2以上
13.0以下のアルカリ性水溶液であることを特徴とす
る。また請求項2に係る研磨液の場合、pHが8.0以
上14.0以下、好ましくは10.0以上13.0以下
のアルカリ性水溶液であることを特徴とする。pH値が
上記下限値未満ではウェーハ表面のマイクロスクラッ
チ、ダメージの低減効果に乏しく、上限値を超えると、
研磨液の取扱いが困難になる。この研磨液は、SiO2
のような砥粒を含むコロイダルシリカ研磨液(請求項
1)、又は砥粒を含まず、アルカリと増粘剤を含有する
研磨液(請求項2)である。本発明の目的は、ウェーハ
の面質を調整することにあるため、ウェーハ表面の取り
代が僅かであり、砥粒を含まなくてもよい。pH値を上
記範囲内に調整するためのpH調整剤としては、アンモ
ニア、水酸化アルカリ、炭酸アルカリ、ヒドラジン、有
機アミン類等のアルカリ性水溶液が用いられる。これら
の中でアンモニア水溶液が、ウェーハの面荒れを比較的
小さくするため、ファイナル研磨用スラリーとして好ま
しい。砥粒は平均粒径が0.1μm以下のSiO2微粒
子が好ましい。
Next, the polishing liquid and the polishing apparatus of the present invention will be described. The polishing liquid of the present invention is a polishing liquid for final polishing for adjusting the surface quality such as the surface roughness of a silicon wafer, and the polishing liquid according to claim 1 has a pH of 1
It is characterized by being an alkaline aqueous solution of more than 2.0 and 14.0 or less, preferably 12.2 or more and 13.0 or less. The polishing liquid according to claim 2 is characterized in that it is an alkaline aqueous solution having a pH of 8.0 or more and 14.0 or less, preferably 10.0 or more and 13.0 or less. If the pH value is less than the lower limit, micro scratches on the wafer surface, the effect of reducing damage is poor, and if the pH value exceeds the upper limit,
Handling of the polishing liquid becomes difficult. This polishing liquid is made of SiO 2
A colloidal silica polishing solution containing abrasive grains as described above (Claim 1) or a polishing solution containing no alkali and a thickener (Claim 2). Since the object of the present invention is to adjust the surface quality of the wafer, the margin of the wafer surface is small, and it is not necessary to include abrasive grains. As a pH adjuster for adjusting the pH value within the above range, an alkaline aqueous solution of ammonia, alkali hydroxide, alkali carbonate, hydrazine, organic amines or the like is used. Among these, an aqueous ammonia solution is preferable as the slurry for final polishing because the surface roughness of the wafer is relatively small. The abrasive particles are preferably SiO 2 fine particles having an average particle diameter of 0.1 μm or less.

【0018】研磨液に含まれる増粘剤としてはポリビニ
ルアルコール、ヒドロキシエチルセルロース等の水溶性
高分子、及びリン酸、ホウ酸、ケイ酸等の増粘作用を持
つ水溶性酸化物及びその塩類、タンパク質、酵素等の生
体高分子等が挙げられる。増粘剤の好ましい含有量は
0.01〜5重量%である。含有量が0.01重量%未
満の場合には、所望の増粘効果が得られず、5重量%を
超えると溶解が困難、研磨中にウェーハが剥離する等の
問題があり好ましくない。また研磨液に含まれる酸化剤
としては過酸化水素水、オゾン水等が挙げられる。研磨
液中の酸化剤の含有量は、研磨液の酸化還元電位が10
mV以上になるように決められる。この酸化剤により研
磨液の酸化還元電位が10mVに満たない場合には、酸
化剤の酸化力が不十分となる。好ましい酸化還元電位は
30〜150mVである。更に研磨液に含まれるキレー
ト剤としてはエチレンジアミン四酢酸(EDTA)、ニ
トリロ三酢酸(NTA)、ジエチレントリアミン五酢酸
(DTPA)等のアミノカルボル酸塩が挙げられる。研
磨液中のキレート剤の含有量は、1×10-8mol/l
〜1mol/lである。含有量が1×10-8mol/l
未満の場合には、所望の金属イオンを捕獲する効果が得
られず、1mol/lを超えると溶解せず、またコスト
高となり好ましくない。
Examples of the thickening agent contained in the polishing liquid include water-soluble polymers such as polyvinyl alcohol and hydroxyethyl cellulose, and water-soluble oxides having a thickening action such as phosphoric acid, boric acid and silicic acid, salts thereof, and proteins. And biopolymers such as enzymes. The preferred content of the thickener is 0.01 to 5% by weight. If the content is less than 0.01% by weight, the desired thickening effect cannot be obtained. If the content exceeds 5% by weight, there are problems such as difficulty in dissolving and peeling of the wafer during polishing, which is not preferable. Examples of the oxidizing agent contained in the polishing liquid include aqueous hydrogen peroxide and ozone. The content of the oxidizing agent in the polishing liquid is such that the oxidation-reduction potential of the polishing liquid is 10
It is determined to be mV or more. When the oxidation-reduction potential of the polishing liquid is less than 10 mV due to the oxidizing agent, the oxidizing power of the oxidizing agent becomes insufficient. The preferred oxidation-reduction potential is 30 to 150 mV. Examples of the chelating agent contained in the polishing liquid include aminocarboxylates such as ethylenediaminetetraacetic acid (EDTA), nitrilotriacetic acid (NTA), and diethylenetriaminepentaacetic acid (DTPA). The content of the chelating agent in the polishing liquid is 1 × 10 −8 mol / l
11 mol / l. Content is 1 × 10 -8 mol / l
If the amount is less than 1 mol / l, the effect of capturing a desired metal ion cannot be obtained.

【0019】本発明の研磨方法には、片面研磨方法と両
面研磨方法がある。図9に片面研磨装置10を示す。こ
の研磨装置10は回転定盤11とウェーハ保持具12を
備える。回転定盤11は大きな円板であり、その底面中
心に接続されたシャフト15によって回転する。回転定
盤11の上面には研磨用パッド13が貼付けられる。ウ
ェーハ保持具12は加圧ヘッド12aとこれに接続して
加圧ヘッド12aを回転させるシャフト12bからな
る。加圧ヘッド12aの下面には研磨プレート14が取
付けられる。研磨プレート14の下面には複数枚のシリ
コンウェーハ16が貼付けられる。回転定盤11の上部
にはスラリー状の研磨液17を供給するための配管18
が設けられる。この研磨装置10によりシリコンウェー
ハ16を研磨する場合には、加圧ヘッド12aを下降し
てシリコンウェーハ16に所定の圧力を加えてウェーハ
16を押える。配管18から研磨液17を研磨用パッド
13に供給しながら、加圧ヘッド12aと回転定盤11
とを同一方向に回転させて、ウェーハ16の表面を鏡面
状に研磨する。
The polishing method of the present invention includes a single-side polishing method and a double-side polishing method. FIG. 9 shows a single-side polishing apparatus 10. The polishing apparatus 10 includes a rotary platen 11 and a wafer holder 12. The rotating surface plate 11 is a large disk, and is rotated by a shaft 15 connected to the center of the bottom surface. A polishing pad 13 is attached to the upper surface of the rotary platen 11. The wafer holder 12 includes a pressure head 12a and a shaft 12b connected to the pressure head 12a to rotate the pressure head 12a. A polishing plate 14 is attached to the lower surface of the pressure head 12a. A plurality of silicon wafers 16 are attached to the lower surface of the polishing plate 14. A pipe 18 for supplying a slurry-like polishing liquid 17 is provided above the rotary platen 11.
Is provided. When the silicon wafer 16 is polished by the polishing apparatus 10, the pressure head 12 a is lowered to apply a predetermined pressure to the silicon wafer 16 and press the wafer 16. While supplying the polishing liquid 17 to the polishing pad 13 from the pipe 18, the pressing head 12 a and the rotary platen 11
Are rotated in the same direction, and the surface of the wafer 16 is polished to a mirror surface.

【0020】[0020]

【実施例】次に本発明の実施例を比較例とともに説明す
る。 <実施例1>図5に示されるインゴットからスライスさ
れた、空孔型点欠陥の凝集体及び格子間シリコン型点欠
陥の凝集体が存在しないシリコンウェーハ(図4に示す
ウェーハW2又はW5)を用意した。このシリコンウェー
ハをラッピングし、面取り加工を施した後、NaOH水
溶液に平均粒径50nmのSiO2の砥粒30重量%を
分散した粗研磨用スラリーを超純水により体積割合で2
0倍に希釈した研磨液を用いて粗研磨を行った。一方、
アンモニア水溶液に平均粒径40nmのSiO2の砥粒
10重量%を分散したファイナル研磨用スラリーを超純
水により体積割合で30倍に希釈して、pHが10.5
の研磨液を用意した。図9に示した研磨装置10を用い
て、この研磨液17を配管18から研磨用パッド13に
供給しながら、加圧ヘッド12aと回転定盤11とを同
一方向に回転させて、上記シリコンウェーハ16の表面
を研磨した。
Next, examples of the present invention will be described together with comparative examples. Example 1 A silicon wafer sliced from the ingot shown in FIG. 5 and having no void-type point defect aggregates and interstitial silicon-type point defect aggregates (wafer W 2 or W 5 shown in FIG. 4) ) Was prepared. After lapping and chamfering the silicon wafer, a slurry for coarse polishing in which 30% by weight of abrasive grains of SiO 2 having an average particle diameter of 50 nm were dispersed in an aqueous NaOH solution was added in a volume ratio of 2 using ultrapure water.
Rough polishing was performed using a polishing liquid diluted to 0 times. on the other hand,
A final polishing slurry in which 10% by weight of SiO 2 abrasive grains having an average particle diameter of 40 nm is dispersed in an aqueous ammonia solution is diluted 30 times by volume with ultrapure water to adjust the pH to 10.5.
Was prepared. By using the polishing apparatus 10 shown in FIG. 9 and supplying the polishing liquid 17 to the polishing pad 13 from the pipe 18, the pressure head 12 a and the rotating platen 11 are rotated in the same direction, and the silicon wafer is rotated. Sixteen surfaces were polished.

【0021】<実施例2>空孔型点欠陥の凝集体及び格
子間シリコン型点欠陥の凝集体が存在しない実施例1と
同じ粗研磨済みのシリコンウェーハを用意した。一方、
アンモニア水溶液に平均粒径40nmのSiO2の砥粒
10重量%を分散したファイナル研磨用スラリーを超純
水により体積割合で30倍に希釈し、更にアンモニア水
溶液でpHを12.2に調整した液を研磨液として用意
した。この研磨液で実施例1と同様に上記シリコンウェ
ーハの表面を研磨した。
<Example 2> The same roughly polished silicon wafer as in Example 1 in which no aggregates of vacancy type point defects and no aggregates of interstitial silicon type point defects existed was prepared. on the other hand,
A solution obtained by diluting a slurry for final polishing in which 10% by weight of SiO 2 abrasive grains having an average particle diameter of 40 nm is dispersed in an aqueous ammonia solution to a volume ratio of 30 times with ultrapure water, and further adjusting the pH to 12.2 with an aqueous ammonia solution. Was prepared as a polishing liquid. The surface of the silicon wafer was polished with this polishing liquid in the same manner as in Example 1.

【0022】<実施例3>空孔型点欠陥の凝集体及び格
子間シリコン型点欠陥の凝集体が存在しない実施例1と
同じ粗研磨済みのシリコンウェーハを用意した。一方、
砥粒を含まない、ポリビニルアルコール(PVA)(分
子量9000〜10000)0.05重量%の水溶液に
アンモニア水溶液を加えて混合してpHを11.0に調
整した液を研磨液として用意した。この研磨液で実施例
1と同様に上記シリコンウェーハの表面を研磨した。
<Example 3> The same roughly polished silicon wafer as in Example 1 in which no aggregates of vacancy type point defects and no aggregates of interstitial silicon type point defects existed was prepared. on the other hand,
A solution in which an aqueous ammonia solution was added to and mixed with an aqueous solution of 0.05% by weight of polyvinyl alcohol (PVA) (molecular weight: 9000 to 10000) containing no abrasive grains to adjust the pH to 11.0 was prepared as a polishing liquid. The surface of the silicon wafer was polished with this polishing liquid in the same manner as in Example 1.

【0023】<比較例1>図7に示されるインゴットか
らスライスされた、空孔型点欠陥の凝集体が存在するシ
リコンウェーハ(図4に示すウェーハW1又はW6)を用
意した。このシリコンウェーハをラッピングし、面取り
加工を施した後、粗研磨を行い、更に実施例1と同じ研
磨液を用いてこのシリコンウェーハの表面を実施例1と
同様に研磨した。
Comparative Example 1 A silicon wafer (wafer W 1 or W 6 shown in FIG. 4) sliced from the ingot shown in FIG. 7 and having vacancy type point defect aggregates was prepared. After lapping and chamfering the silicon wafer, rough polishing was performed, and the surface of the silicon wafer was polished in the same manner as in Example 1 using the same polishing liquid as in Example 1.

【0024】<比較例2>比較例1と同じシリコンウェ
ーハの表面を実施例2と同じ研磨液を用いて実施例1と
同様に研磨した。
Comparative Example 2 The same silicon wafer surface as in Comparative Example 1 was polished in the same manner as in Example 1 using the same polishing liquid as in Example 2.

【0025】<比較例3>比較例1と同じシリコンウェ
ーハの表面を実施例3と同じ研磨液を用いて実施例1と
同様に研磨した。
Comparative Example 3 The surface of the same silicon wafer as in Comparative Example 1 was polished in the same manner as in Example 1 using the same polishing liquid as in Example 3.

【0026】<比較評価>実施例1〜3及び比較例1〜
3の研磨後のシリコンウェーハ表面のマイクロスクラッ
チ及びヘイズを測定した。ウェーハ表面の線状キズであ
るマイクロスクラッチは原子間力顕微鏡(AFM)を用
いて測定した。またウェーハ表面の微小な凹凸であるヘ
イズはウェーハ表面の微小な凹凸(表面粗さ)などに起
因する微小な散乱光の入射光に対する百万分率(pp
m)で表され、レーザの散乱を利用した表面検査装置に
より測定した。これらの結果を表1に示す。
<Comparative Evaluation> Examples 1 to 3 and Comparative Examples 1 to
Micro-scratch and haze of the silicon wafer surface after polishing of No. 3 were measured. Micro scratches, which are linear scratches on the wafer surface, were measured using an atomic force microscope (AFM). Further, haze, which is minute unevenness on the wafer surface, is expressed in parts per million (pp) with respect to incident light of minute scattered light caused by minute unevenness (surface roughness) on the wafer surface.
m) and was measured by a surface inspection device using laser scattering. Table 1 shows the results.

【0027】[0027]

【表1】 [Table 1]

【0028】表1から明らかなように、マイクロスクラ
ッチについては、比較例1、2、3はそれぞれ実施例
1、2、3と同等の数値を示し、この順にマイクロスク
ラッチ密度は小さく、実施例3及び比較例3が最も良好
な値を示した。しかしヘイズについては、比較例1〜3
は実施例1〜3より高い数値を示し、実施例の方が比較
例より優れていた。これは点欠陥の凝集体を含まないウ
ェーハを用いることによって、pHの高いアルカリ性水
溶液を研磨液としても面荒れが大きくならないことを示
している。
As is clear from Table 1, with respect to microscratch, Comparative Examples 1, 2, and 3 show numerical values equivalent to Examples 1, 2, and 3, respectively. And Comparative Example 3 showed the best value. However, for haze, Comparative Examples 1 to 3
Shows higher numerical values than Examples 1 to 3, and Examples were superior to Comparative Examples. This indicates that the use of a wafer containing no point defect aggregates does not increase surface roughness even when a high pH alkaline aqueous solution is used as a polishing liquid.

【0029】[0029]

【発明の効果】以上述べたように、本発明の研磨方法に
よれば、被研磨物であるシリコンウェーハが空孔型点欠
陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在
しないチョクラルスキー法により作られたウェーハであ
り、しかも研磨液はpHが12.0を超えて14.0以
下のアルカリ性コロイダルシリカ研磨液、又はpHが
8.0以上14.0以下の増粘剤を含有し、砥粒を含ま
ないアルカリ性水溶液であるため、シリコンウェーハ表
面のマイクロスクラッチを低減し、しかもヘイズを小さ
くして面荒れを抑制することができる。
As described above, according to the polishing method of the present invention, the silicon wafer as the object to be polished is free of aggregates of vacancy type point defects and aggregates of interstitial silicon type point defects. The wafer is a wafer made by the Ralsky method, and the polishing liquid is an alkaline colloidal silica polishing liquid having a pH of more than 12.0 and 14.0 or less, or a thickener having a pH of 8.0 or more and 14.0 or less. Since it is an alkaline aqueous solution containing no abrasive grains, micro scratches on the surface of the silicon wafer can be reduced, haze can be reduced, and surface roughness can be suppressed.

【0030】また酸化剤、キレート剤を研磨液に含ませ
ることによりウェーハ表面の金属汚染を低減することが
できる。
Further, by including an oxidizing agent and a chelating agent in the polishing liquid, metal contamination on the wafer surface can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ボロンコフの理論を基づいた、V/G比が臨界
点以上では空孔豊富インゴットが形成され、V/G比が
臨界点以下では格子間シリコン豊富インゴットが形成さ
れることを示す図。
FIG. 1 is a diagram based on Bornkov's theory showing that when the V / G ratio is above the critical point, a vacancy-rich ingot is formed, and when the V / G ratio is below the critical point, an interstitial silicon-rich ingot is formed. .

【図2】所望の引上げ速度プロファイルを決定するため
の引上げ速度の変化を示す特性図。
FIG. 2 is a characteristic diagram showing a change in pulling speed for determining a desired pulling speed profile.

【図3】本発明による空孔豊富ウェーハ及びパーフェク
トウェーハをそれぞれ成長させるための引上げ速度プロ
ファイルを図式的に示した特性図。
FIG. 3 is a characteristic diagram schematically showing a pulling speed profile for growing a hole-rich wafer and a perfect wafer according to the present invention.

【図4】本発明による基準インゴットの空孔豊富領域、
格子間シリコン豊富領域及びパーフェクト領域を示すX
線トモグラフィの概略図。
FIG. 4 shows a porosity-rich region of a reference ingot according to the invention,
X indicating interstitial silicon-rich region and perfect region
Schematic diagram of line tomography.

【図5】本発明の空孔型点欠陥の凝集体及び格子間シリ
コン型点欠陥の凝集体が存在しないインゴット及びウェ
ーハの説明図。
FIG. 5 is an explanatory view of an ingot and a wafer in which no aggregate of vacancy type point defects and no aggregate of interstitial silicon type point defects of the present invention are present.

【図6】そのウェーハの平面図。FIG. 6 is a plan view of the wafer.

【図7】中央に空孔豊富領域と、この空孔豊富領域とウ
ェーハの縁部分の間の無欠陥領域を有するインゴット及
びウェーハの説明図。
FIG. 7 is an explanatory view of an ingot and a wafer having a hole-rich region in the center and a defect-free region between the hole-rich region and an edge portion of the wafer.

【図8】そのウェーハの平面図。FIG. 8 is a plan view of the wafer.

【図9】本発明の研磨装置の構成図。FIG. 9 is a configuration diagram of a polishing apparatus of the present invention.

【符号の説明】[Explanation of symbols]

10 研磨装置 11 回転定盤 13 研磨用パッド 16 シリコンウェーハ 17 研磨液 Reference Signs List 10 polishing apparatus 11 rotary platen 13 polishing pad 16 silicon wafer 17 polishing liquid

フロントページの続き (72)発明者 近藤 英之 東京都千代田区大手町1丁目5番1号 三 菱マテリアル株式会社シリコン研究センタ ー内Continuing from the front page (72) Inventor Hideyuki Kondo 1-1-5 Otemachi, Chiyoda-ku, Tokyo Mitsubishi Materials Corporation Silicon Research Center

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 シリコン単結晶インゴットから切出され
てスライスされたシリコンウェーハの面質を調整するた
めに前記シリコンウェーハを研磨液で研磨する方法にお
いて、 前記シリコンウェーハは空孔型点欠陥の凝集体及び格子
間シリコン型点欠陥の凝集体が存在しないチョクラルス
キー法により作られたウェーハであって、 前記研磨液はpHが12.0を超えて14.0以下のア
ルカリ性コロイダルシリカ研磨液であることを特徴とす
るシリコンウェーハの研磨方法。
1. A method of polishing a silicon wafer with a polishing liquid in order to adjust the surface quality of a silicon wafer cut and sliced from a silicon single crystal ingot, wherein the silicon wafer is free of vacancy type point defects. A wafer made by the Czochralski method in which aggregates and aggregates of interstitial silicon type point defects do not exist, wherein the polishing liquid is an alkaline colloidal silica polishing liquid having a pH of more than 12.0 and 14.0 or less. A method for polishing a silicon wafer, the method comprising:
【請求項2】 シリコン単結晶インゴットから切出され
てスライスされたシリコンウェーハの面質を調整するた
めに前記シリコンウェーハを研磨液で研磨する方法にお
いて、 前記シリコンウェーハは空孔型点欠陥の凝集体及び格子
間シリコン型点欠陥の凝集体が存在しないチョクラルス
キー法により作られたウェーハであって、 前記研磨液は増粘剤を含有し、砥粒を含まないpHが
8.0以上14.0以下のアルカリ性水溶液であること
を特徴とするシリコンウェーハの研磨方法。
2. A method of polishing a silicon wafer with a polishing liquid in order to adjust a surface quality of a silicon wafer cut and sliced from a silicon single crystal ingot, wherein the silicon wafer is free of vacancy type point defects. A wafer made by the Czochralski method in which aggregates and aggregates of interstitial silicon type point defects do not exist, wherein the polishing liquid contains a thickener and has a pH of not less than 8.0 and not containing abrasive grains. A polishing method for a silicon wafer, characterized in that the polishing solution is an alkaline aqueous solution of 0.0 or less.
【請求項3】 アルカリ性水溶液が酸化剤を更に含有
し、酸化還元電位が10mV以上である請求項2記載の
研磨方法。
3. The polishing method according to claim 2, wherein the alkaline aqueous solution further contains an oxidizing agent, and the oxidation-reduction potential is 10 mV or more.
【請求項4】 アルカリ性水溶液がキレート剤を更に含
有する請求項2又は3記載の研磨方法。
4. The polishing method according to claim 2, wherein the alkaline aqueous solution further contains a chelating agent.
【請求項5】 請求項1ないし4記載の研磨方法により
研磨されたシリコンウェーハ。
5. A silicon wafer polished by the polishing method according to claim 1.
JP17538499A 1999-06-22 1999-06-22 Silicon wafer polishing method and silicon wafer polished by the method Expired - Lifetime JP3578263B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17538499A JP3578263B2 (en) 1999-06-22 1999-06-22 Silicon wafer polishing method and silicon wafer polished by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17538499A JP3578263B2 (en) 1999-06-22 1999-06-22 Silicon wafer polishing method and silicon wafer polished by the method

Publications (2)

Publication Number Publication Date
JP2001007063A true JP2001007063A (en) 2001-01-12
JP3578263B2 JP3578263B2 (en) 2004-10-20

Family

ID=15995177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17538499A Expired - Lifetime JP3578263B2 (en) 1999-06-22 1999-06-22 Silicon wafer polishing method and silicon wafer polished by the method

Country Status (1)

Country Link
JP (1) JP3578263B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003901A (en) * 2009-06-17 2011-01-06 Siltronic Ag Method of manufacturing and method of processing semiconductor wafer
WO2011021691A1 (en) * 2009-08-21 2011-02-24 株式会社Sumco Method for producing epitaxial silicon wafer
JP2011044606A (en) * 2009-08-21 2011-03-03 Sumco Corp Method for manufacturing epitaxial silicon wafer
JP2011042536A (en) * 2009-08-21 2011-03-03 Sumco Corp Method for manufacturing epitaxial silicon wafer
JP2011091387A (en) * 2009-09-25 2011-05-06 Sumco Corp Method of manufacturing epitaxial silicon wafer
WO2011068236A1 (en) * 2009-12-01 2011-06-09 株式会社Sumco Wafer polishing method
US20130032573A1 (en) * 2010-04-30 2013-02-07 Sumco Corporation Method for polishing silicon wafer and polishing liquid therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842614B2 (en) 2007-01-04 2010-11-30 Fujitsu Limited Method for manufacturing semiconductor device and polisher used in the method for manufacturing semiconductor device

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003901A (en) * 2009-06-17 2011-01-06 Siltronic Ag Method of manufacturing and method of processing semiconductor wafer
US8398878B2 (en) 2009-06-17 2013-03-19 Siltronic Ag Methods for producing and processing semiconductor wafers
DE112010003353B4 (en) 2009-08-21 2018-06-14 Sumco Corporation Process for producing epitaxial silicon wafers
JP2011042536A (en) * 2009-08-21 2011-03-03 Sumco Corp Method for manufacturing epitaxial silicon wafer
JP2011044606A (en) * 2009-08-21 2011-03-03 Sumco Corp Method for manufacturing epitaxial silicon wafer
US20120156878A1 (en) * 2009-08-21 2012-06-21 Sumco Corporation Method for producing epitaxial silicon wafer
US8728942B2 (en) * 2009-08-21 2014-05-20 Sumico Corporation Method for producing epitaxial silicon wafer
WO2011021691A1 (en) * 2009-08-21 2011-02-24 株式会社Sumco Method for producing epitaxial silicon wafer
KR101286171B1 (en) * 2009-08-21 2013-07-15 가부시키가이샤 사무코 Method for producing epitaxial silicon wafer
TWI498954B (en) * 2009-08-21 2015-09-01 Sumco Corp Method for manufacturing an epitaxial silicon wafer
JP2011091387A (en) * 2009-09-25 2011-05-06 Sumco Corp Method of manufacturing epitaxial silicon wafer
US20110132255A1 (en) * 2009-09-25 2011-06-09 Sumco Corporation Method for producing epitaxial silicon wafer
KR101104635B1 (en) 2009-09-25 2012-01-12 가부시키가이샤 사무코 Method for manufacturing epitaxial silicon wafer
WO2011068236A1 (en) * 2009-12-01 2011-06-09 株式会社Sumco Wafer polishing method
JP5533884B2 (en) * 2009-12-01 2014-06-25 株式会社Sumco Wafer polishing method
US8900033B2 (en) 2009-12-01 2014-12-02 Sumco Corporation Wafer polishing method
DE112010004635B4 (en) * 2009-12-01 2019-03-21 Sumco Corporation Wafer polishing process
US8932952B2 (en) * 2010-04-30 2015-01-13 Sumco Corporation Method for polishing silicon wafer and polishing liquid therefor
JP5656132B2 (en) * 2010-04-30 2015-01-21 株式会社Sumco Polishing method of silicon wafer
JP2014017524A (en) * 2010-04-30 2014-01-30 Sumco Corp Silicon wafer polishing method
US20130032573A1 (en) * 2010-04-30 2013-02-07 Sumco Corporation Method for polishing silicon wafer and polishing liquid therefor
DE112011101518B4 (en) * 2010-04-30 2019-05-09 Sumco Corporation Method for polishing silicon wafers

Also Published As

Publication number Publication date
JP3578263B2 (en) 2004-10-20

Similar Documents

Publication Publication Date Title
JP4192482B2 (en) Silicon wafer manufacturing method
TW501202B (en) Semiconductor wafer manufacturing process
JP3285111B2 (en) Method for producing silicon single crystal with few crystal defects
JP2006222453A (en) Silicon wafer, method for manufacturing the same, and soi wafer
KR100369761B1 (en) Silicon Wafer and Heat Treatment Method of the Same
JP4696086B2 (en) Final polishing method for silicon single crystal wafer and silicon single crystal wafer
JP5998225B2 (en) Method for indicating the location of crystal related defects
TWI498954B (en) Method for manufacturing an epitaxial silicon wafer
JP4608856B2 (en) Wafer polishing method
JP2012079964A (en) Polishing liquid composition for semiconductor wafer
JP2010034128A (en) Production method of wafer and wafer obtained by this method
WO2012176370A1 (en) Silicon wafer and method for manufacturing same
JP3578263B2 (en) Silicon wafer polishing method and silicon wafer polished by the method
WO2020084931A1 (en) Method for manufacturing silicon wafer with laser mark, and silicon wafer with laser mark
JP3503444B2 (en) Method for manufacturing semiconductor wafer having semiconductor wafer etching step
TWI680512B (en) Polishing method for silicon wafer, manufacturing method for silicon wafer, and silicon wafer
EP1837901A1 (en) Process for producing abrasive material, abrasive material produced by the same, and process for producing silicon wafer
JPWO2019043890A1 (en) Method for manufacturing semiconductor wafer
JP3551226B2 (en) Rinse solution after polishing of semiconductor substrate and rinsing method using the same
JP2006120939A (en) Method for manufacturing silicon epitaxial wafer
JP3551229B2 (en) Polishing reaction stopping liquid at the end of polishing of semiconductor substrate and polishing stopping method using the same
JP3430499B2 (en) Semiconductor wafer and method of manufacturing the same
JP4455833B2 (en) Wafer polishing method
JP4075426B2 (en) Silicon wafer manufacturing method
JP3621290B2 (en) Manufacturing method of silicon single crystal wafer for particle monitor and silicon single crystal wafer for particle monitor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040707

R150 Certificate of patent or registration of utility model

Ref document number: 3578263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

EXPY Cancellation because of completion of term
R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154