[go: up one dir, main page]

JP2000349099A - はんだ接合方法および、半導体装置の製造方法 - Google Patents

はんだ接合方法および、半導体装置の製造方法

Info

Publication number
JP2000349099A
JP2000349099A JP15957999A JP15957999A JP2000349099A JP 2000349099 A JP2000349099 A JP 2000349099A JP 15957999 A JP15957999 A JP 15957999A JP 15957999 A JP15957999 A JP 15957999A JP 2000349099 A JP2000349099 A JP 2000349099A
Authority
JP
Japan
Prior art keywords
solder
semiconductor chip
bonding
collet
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15957999A
Other languages
English (en)
Inventor
Akira Ushijima
彰 牛島
Shinji Terada
慎治 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15957999A priority Critical patent/JP2000349099A/ja
Publication of JP2000349099A publication Critical patent/JP2000349099A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップをリードフレームやセラミック
スパッケージなどのダイボンディング部にはんだを用い
てダイボンディングする際に、位置ずれせずに正確に固
着する、はんだの接合方法と半導体装置の製造方法。 【解決手段】 スクラブ終了後に、再度、コレット2を
微少量下降させて溶融したはんだ15に半導体チップ1
を押し付けてしばらく保持し、はんだ15の膜厚を1μ
m程度にすることにより、半導体チップを基板3にはん
だ接合する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子をリー
ドフレームやセラミックスパッケージなどのダイボンデ
ィング部に、はんだを用いて固着するはんだ接合方法と
半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置の製造工程でのダイボンディ
ングは、ウエハをダイシングにより個々に分割したチッ
プをワイヤボンディングによりパッケージに配線するの
に先立って、チップをパッケージの所定位置にフェイス
アップ(上向き)で固定している。フェイスダウン(下
向き)で接続するワイヤレスボンディングでは不必要な
工程であるが、リードフレームやセラミックパッケージ
等の基板に直接固定するのでチップの放熱性が優れてい
るという大きな特徴もある。
【0003】ダイボンディングには、Au−Si共晶合
金法やはんだ接着法や導電性樹脂接着法が主として用い
られている。
【0004】はんだ接着法は、接着剤としてはんだを用
いるもので、通常、酸化防止雰囲気内で、加熱したヒー
トブロック上に、リードフレームやセラミックスパッケ
ージ等を載置し、これらのダイボンディング部にはんだ
を溶融させ、そこに、半導体チップ吸着用のコレットで
半導体チップを吸着し、この半導体チップを溶融はんだ
の上に接触させつつ、コレットを振動させることでチッ
プをスクラブしている。このスクラブ動作は、半導体チ
ップへのはんだの濡れをよくする効果がある。このスク
ラブ後に、コレットの吸着を解除して半導体チップから
コレットを離した後に、半導体チップが搭載されたリー
ドフレームや、セラミックスパッケージなどをヒートブ
ロックから取り除くことで、はんだ接合部を冷却して固
着させるものである。
【0005】なお、これらに関連する技術は、例えば、
特開平4−163925号公報に記載されている。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
技術では、はんだが溶融した状態で半導体チップをコレ
ットから離した後に、はんだが溶融した状態で、半導体
チップを保持しているリードフレーム等をヒートブロッ
クから取り除いているが、はんだが所定温度で冷却する
までは、はんだは固着しない。
【0007】したがって、このような方法だと、位置決
めした半導体チップがはんだが固着するまでにずれてし
まったりする恐れがある。また、特に、複数のチップを
を同時に搭載する場合には、先に搭載した半導体チップ
の位置が、次の半導体チップを搭載する際に影響を受け
て、ずらされてしまうという問題が生じる場合が発生す
る。
【0008】本発明は、上記課題を解決するためになさ
れたもので、半導体チップをリードフレームやセラミッ
クスパッケージなどのダイボンディング部にはんだを用
いてダイボンディングする際に、位置ずれせずに正確に
固着する、はんだ接合方法と半導体装置の製造方法を提
供することを目的としている。
【0009】
【課題を解決するための手段】請求項1の発明による手
段によれば、部品とはんだを擦り合せてなじませる工程
と、前記部品を前記はんだ側に相対的に変位させ前記は
んだの厚さを薄くする工程とを具備することを特徴とす
るはんだ接合方法である。
【0010】また請求項2の発明による手段によれば、
半導体チップをはんだでダイに接合する工程を有する半
導体装置の製造方法であって、前記半導体チップで前記
ダイ上のはんだを擦る工程と、前記半導体チツプを相対
的に変位させて前記はんだの温度が下がりやすくなるよ
うに前記はんだの厚さを薄くし固着する工程とを具備す
ることを特徴とする半導体装置の製造方法である。
【0011】また請求項3の発明による手段によれば、
前記半導体チップは、裏面にメタライズ処理が施されて
いることを特徴とする半導体装置の製造方法である。
【0012】また請求項4の発明による手段によれば、
前記はんだは、前記半導体装置の裏面にメタライズされ
ている金属成分を組成内に取込むと融点が上昇するもの
であることを特徴とする半導体装置の製造方法である。
【0013】また請求項5の発明による手段によれば、
前記半導体チップの裏面にメタライズされている金属の
組成は、その中にはAuが含まれていることを特徴とす
る半導体装置の製造方法である。
【0014】また請求項6の発明による手段によれば、
前記はんだの組成は、Pb−Sn系であることを特徴と
する半導体装置の製造方法である。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。
【0016】図1は本発明に係るダイボンディング装置
の実施の形態を示す概略構成図である。図1に示すダイ
ボンディング装置は、主として、半導体チップ1を保持
するボンディングツールであるコレット2と、基板3を
保持するボンディングステージ4と、コレット2を昇降
自在に支持するツール駆動系5と、ボンディングステー
ジ4を水平移動自在に支持するステージ駆動系6と、コ
レット2を水平方向に微動させるためのスクラブ機能部
7とから構成されている。
【0017】コレット2は、そのツール先端部(図中下
端部)に図示せぬ真空吸着部を有し、この真空吸着部に
て半導体チップ1をフェースアップ、つまり電極形成面
が上向きになるように保持するものである。またコレッ
ト2には、図示せぬボンディング荷重を検知するための
ロードセルが内蔵されている。
【0018】ボンディングステージ4は、そのステージ
上部に図示せぬ真空吸着部とヒータブロックを有し、こ
の真空吸着部にて基板3のチップ実装面側が上向きにな
るよう、基板3を半導体チップ1と対向する状態で保持
するものである。
【0019】ヒータブロックの温度は、この上面にセッ
トされるセラミックスパッケージのダイボンディンク面
の温度が使用するはんだの融点より数度高くなるように
設定されている。
【0020】ツール駆動系5は、駆動源となるサーボモ
ータ8と、このサーボモータ8を制御するコントロ−ラ
8Aと、サーボモータ7とコレット2とを連結する連結
機構9等から成るもので、駆動対象となるコレット2を
Z方向(垂直方向)に移動可能に支持している。
【0021】ステージ移動系6は、駆動源となるサーボ
モータ10と、このサーボモータ10を制御するコント
ローラ11と、サーボモータ10とボンディングステー
ジ4との間を連結する連結機構12等から成るもので、
駆動対象となるボンディングステージ4をXY方向(水
平方向)に移動可能に支持している。
【0022】スクラブ機能部7は、コレット2をXY方
向(水平方向)に微動させるもので、例えば上述したツ
ール駆動系5とは独立したかたちでコレット2のみをX
Y方向に微動させる駆動系により構成される。
【0023】このスクラブ機能部7によトるスクラブ
量、スクラブスピード、スクラブ回数等については、ス
テージ移動方向となるX,Y方向ごとに、その駆動系の
動作制御プログラムを変更することで任意に設定できる
構成になっている。また、スクラブ機能部7は、他のボ
ンディングパラメータから独立しているため、スクラブ
動作を開始するタイミングや、その時のボンディング条
件(温度,荷重等)についても任意に設定できる構成に
なっている。
【0024】また、図には示さないが、コレットの側方
には、はんだに酸化を防止するために溶融したはんだに
300℃に加熱されたNガスを吹き付けるノズルが設
けられており、ボンディング面は酸化防止雰囲気に覆わ
れるようになっている。
【0025】続いて、これらの構成によるダイボンディ
ング装置の動作について説明する。
【0026】先ず、コレット2の先端部に電極形成面側
を上向きにして裏面にAu等のメタライズ処理が施され
た半導体チップ1を吸着させる。
【0027】一方、ヒートブロックにより330℃に加
熱されたボンディングステージ4上にチップ実装面側を
上向きにしてボンディング部に図示しないはんだ箔を載
置したセラミックスサブマウントの基板3を吸着固定さ
せ所定時間加熱する。それにより基板3のダイボンディ
ング部の表面に溶融したはんだが形成される。
【0028】次に、サーボモータ10を駆動しつつ、半
導体チツプ1と基板3のボンディング位置との位置合わ
せを行った後、サーボモータ7の駆動によりコレット2
を下降させる。その際に、ノズルから300℃に加熱さ
れたN2ガスを4l/minでダイボンディング部に吹
き付ける。
【0029】以下、接合工程について図2(a)〜
(b)により説明する。図2(a)に示すように、セラ
ミックスサブマウントの基板3上の所定位置で溶融した
はんだ15の上に半導体チップ1を吸着したコレット2
を移動させる。更にコレット2を下降させて、図2
(b)に示すように、溶融したはんだ3に半導体チップ
1を接触させ、接触した位置で、コレット2を左右に5
〜10秒間往復振動させることによってスクラブを行っ
て、半導体チップ1の表面にはんだ3をなじませる様に
はんだ3を塗り広げる。
【0030】続いて、図2(c)に示すように、スクラ
ブ終了後に、再度、コレット2を微少量下降させ、さら
にはんだ3の膜厚が薄くなるように、半導体チップ1を
押し付けてしばらく保持する。この際のはんだ3の膜厚
を1μm程度にする。
【0031】その後に、図2(d)に示すように、コレ
ット2の真空引きを解除し、上昇させて半導体チップ1
からコレット2を離す。
【0032】上述の各工程により、特に、スクラブ終了
後に、再度、コレット2を微少量下降させて溶融したは
んだ3に半導体チップ1を押し付けてしばらく保持す
る。このとき、はんだ3の膜厚を1μm程度である。こ
れにより、はんだ3の熱容量が非常に小さくなり、はん
だ3が有していた熱が周囲に放出され、特に周囲の温度
調整を要することなく固体化する。これにより接合が完
了する。
【0033】さて、半導体チップ1には、予め裏面にめ
っきや真空蒸着で、はんだ3になじみやすいNi−Au
膜、Ti−Ni−Au膜やCr−Au膜等がメタライズ
処理されているので、それらの膜の中からAuがはんだ
3の膜の中に入ってはんだ3の組成比が変わる。このは
んだ3の組成比の変化により、はんだ3の融点が上昇す
る。それ以前には、はんだ3が溶融状態になっていた温
度でもはんだ3が固体化しやすくなり、さらに固着させ
やすくする。
【0034】例えば、半導体素子の裏面にAuがメッキ
されていて、Su−Pb系の共晶はんだ3ではんだ3付
けをする場合は、半導体素子裏面のAuがはんだ3内に
拡散していき、はんだ3の組成比が変化する(相対的な
Snの割合が減る)。その結果、はんだ3の融点が上昇
してはんだ3が固着しやすくなる。
【0035】また、図3(a)〜(b)は半導体チップ
1に反りがある場合の変形例の説明で、各工程について
は、上述の図2(a)〜(d)の工程と同様であるが、
この場合は、はんだ3による接合と同時に半導体チップ
1´の反りを矯正できる作用も得られる。すなわち、上
記した実施例のように本発明によれば、コレット2の先
端で半導体チップを押し付けることにより接合を行うこ
とが出来るが、このコレット2の先端の形状を任意に設
定すことによって、半導体チッブの接合されるときの形
状を規制することが出来る。
【0036】たとえば、図3(a)に示すコレット2の
先端は、ボンディングステージ4上に載置された基板3
がなす面と略平行な平面である。このコレット2により
基板3上に盛られたはんだ15に押し付けられる半導体
チップははんだ15側に凸になるように沿っているが、
コレツト2の平面部が押し付けられることにより、この
コレット2の先端形状に倣って、反りが矯正される。図
3(b)に示すように、チップが矯正された状態で急速
にはんだ15が冷却作用を生じて固化するから、反りが
矯正された状態が保持される。
【0037】反りがあると、半導体チップ上の入出力端
子の位置が変わってしまう難点があったが、それを矯正
することによって、設計に忠実に素子を製造することが
容易になった。
【0038】また、コレット2で半導体チップ1を押し
付けたときに、はんだ15を固着させることができるの
で、基板3の上に複数の半導体チップ1を搭載している
場合でも、隣接するお互いの半導体チップ1のはんだ1
5による接合工程が影響することがなく、正確な位置を
決め精度が得られる。したがって、特に、基板3の上に
高精度なマルチチップを搭載する際のボンディングでも
正確な位置を決め精度が得られて好適である。
【0039】
【発明の効果】本発明によれば、半導体装置のダイボン
ディングで、はんだ接合の際に、半導体チップをはんだ
接合した基板を、載置しているヒータブロックから外さ
なくてもはんだを固着することができ、高精度の位置決
めのボンディングを行うことができる。
【図面の簡単な説明】
【図1】本発明に係るダイボンディング装置の実施の形
態を示す概略構成図。
【図2】(a)〜(d)は本発明に係るダイボンディン
グ装置の接合工程についての説明図。
【図3】(a)〜(b)は本発明に係るダイボンディン
グ装置の変形例の接合工程についての説明図。
【符号の説明】
1…半導体装置、2…コレット、3…基板、4…ボンデ
ィングステージ、7…スクラブ機能部、15…はんだ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 部品とはんだを擦り合せてなじませる工
    程と、前記部品を前記はんだ側に相対的に変位させ前記
    はんだの厚さを薄くする工程とを具備することを特徴と
    するはんだ接合方法。
  2. 【請求項2】 半導体チップをはんだでダイに接合する
    工程を有する半導体装置の製造方法であって、前記半導
    体チップで前記ダイ上のはんだを擦る工程と、前記半導
    体チツプを相対的に変位させて前記はんだの温度が下が
    りやすくなるように前記はんだの厚さを薄くし固着する
    工程とを具備することを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】 前記半導体チップは、裏面にメタライズ
    処理が施されていることを特徴とする請求項2記載の半
    導体装置の製造方法。
  4. 【請求項4】 前記はんだは、前記半導体装置の裏面に
    メタライズされている金属成分を組成内に取込むと融点
    が上昇するものであることを特徴とする請求項2記載の
    半導体装置の製造方法。
  5. 【請求項5】 前記半導体チップの裏面にメタライズさ
    れている金属の組成は、その中にはAuが含まれている
    ことを特徴とする請求項2記載の半導体装置の製造方
    法。
  6. 【請求項6】 前記はんだの組成は、Pb−Sn系であ
    ることを特徴とする請求項2乃至5記載の半導体装置の
    製造方法。
JP15957999A 1999-06-07 1999-06-07 はんだ接合方法および、半導体装置の製造方法 Pending JP2000349099A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15957999A JP2000349099A (ja) 1999-06-07 1999-06-07 はんだ接合方法および、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15957999A JP2000349099A (ja) 1999-06-07 1999-06-07 はんだ接合方法および、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000349099A true JP2000349099A (ja) 2000-12-15

Family

ID=15696806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15957999A Pending JP2000349099A (ja) 1999-06-07 1999-06-07 はんだ接合方法および、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000349099A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100781A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
JP2006114649A (ja) * 2004-10-14 2006-04-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法およびその製造装置
JP2007305817A (ja) * 2006-05-12 2007-11-22 Nidec Tosok Corp ボンディング方法及びボンディング装置
JP2010109153A (ja) * 2008-10-30 2010-05-13 Elpida Memory Inc 半導体装置の製造方法
US9368372B1 (en) 2015-01-09 2016-06-14 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP2019016658A (ja) * 2017-07-05 2019-01-31 三菱電機株式会社 光モジュールおよび光モジュールの製造方法
CN111375858A (zh) * 2018-12-28 2020-07-07 深圳市海鹏信电子股份有限公司 浪涌保护器电极片的焊接方法和焊接系统

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100781A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
JP2006114649A (ja) * 2004-10-14 2006-04-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法およびその製造装置
JP2007305817A (ja) * 2006-05-12 2007-11-22 Nidec Tosok Corp ボンディング方法及びボンディング装置
JP2010109153A (ja) * 2008-10-30 2010-05-13 Elpida Memory Inc 半導体装置の製造方法
US9368372B1 (en) 2015-01-09 2016-06-14 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP2016129205A (ja) * 2015-01-09 2016-07-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105789074A (zh) * 2015-01-09 2016-07-20 瑞萨电子株式会社 用于制造半导体器件的方法
JP2019016658A (ja) * 2017-07-05 2019-01-31 三菱電機株式会社 光モジュールおよび光モジュールの製造方法
CN111375858A (zh) * 2018-12-28 2020-07-07 深圳市海鹏信电子股份有限公司 浪涌保护器电极片的焊接方法和焊接系统
CN111375858B (zh) * 2018-12-28 2021-10-12 深圳市海鹏信电子股份有限公司 浪涌保护器电极片的焊接方法和焊接系统

Similar Documents

Publication Publication Date Title
US5427301A (en) Ultrasonic flip chip process and apparatus
TW201212135A (en) Bonding methods
TWI682512B (zh) 熱壓結合器及其操作方法,以及用於細間距覆晶組裝的互連方法
CN105789074A (zh) 用于制造半导体器件的方法
JPH07115109A (ja) フリップチップボンディング方法及び装置
JPH09153525A (ja) ボンディング装置およびボンディング方法
JP4696110B2 (ja) 電子部品の実装方法及び電子部品実装装置
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
US6220499B1 (en) Method for assembling a chip carrier to a semiconductor device
JP2889399B2 (ja) テープ自動化ボンディング法
JP2012114382A (ja) ボンディング装置
JP2680364B2 (ja) 半導体装置の製造方法
JP3425510B2 (ja) バンプボンダー形成方法
JP4009505B2 (ja) 半導体装置の製造方法
JP2004071648A (ja) 半導体装置の製造方法
JP2002057190A (ja) 半導体装置の製造方法および半導体装置の製造装置
JPH04163925A (ja) 半導体装置の組立方法
WO2024147188A1 (ja) 半導体チップのアライメント方法、接合方法、電子部品製造装置、並びに電子部品製造システム
KR20060085523A (ko) 레이저를 이용한 고출력 엘이디의 패키징 장치
JP2006114649A (ja) 半導体装置の製造方法およびその製造装置
JP2002151535A (ja) 金属バンプの形成方法
JP2000232113A (ja) ダイボンダ
JPH07153795A (ja) 電子部品の実装方法
JP3208846B2 (ja) タブデバイスのボンディング方法
JP2001176890A (ja) 半導体装置及び半導体装置の製造方法