JP2000341687A - ビットストリーム切替装置 - Google Patents

Abstract

(57)【要約】 【課題】 ビットストリーム処理器の処理時間によら
ず、ビットストリーム処理器を接続していない経路を含
む他の経路との間での時間差をなくす。 【解決手段】 切替制御器１５において、マトリクスス
イッチ１５の切替元となるＴＳレート変換器１２または
ＴＳ切替器１３からＧＯＰ情報を受け取り、そのＧＯＰ
情報から処理時間を計算し、その処理時間だけ切替先の
ＴＳレート変換器１２、ＴＳ切替器１３、可変遅延器１
４の遅延時間を制御し、それぞれのマトリクススイッチ
１１への入力タイミングを合わせた上でマトリクススイ
ッチ１１の切替制御を行うようにしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号を符号化
した複数のビットストリームの入出力経路を選択的に切
り替えるビットストリーム切替装置に関する。

【０００２】

【従来の技術】従来より、アナログ放送におけるスタジ
オ機器にあっては、ビデオ信号の切り替え、同期化、多
重化などの信号処理を施している。また、近年ではＢＳ
（broadcasting satellite）デジタル放送、地上波デジ
タル放送の実用化が進められているが、これらのデジタ
ル放送においては、ＭＰＥＧ２（Moving Picture Exper
ts Group 2）符号化方式により符号化されたビットスト
リームの切り替え、同期化、多重化などの信号処理を施
すスタジオ機器が必要不可欠である。さらに、種々のビ
ットレートをもつ複数のビットストリーム信号系統を切
り替えるためのビットストリーム切替装置の開発も進め
られている。

【０００３】ここで、上記ビットストリーム切替装置
は、マトリクススイッチを内蔵するが、このマトリクス
スイッチのスイッチングタイミング制御を容易にするた
めに、内部の処理レートを一定にする手法がとられる。
このために、入出力部にはビットレートを揃えるための
伝送レート変換器が必要となっている。この伝送レート
変換器は、入力ビットストリームをいったん復号し、所
定のビットレートで再符号化するものである。この伝送
レート変換器をマトリクススイッチの入出力部に用いれ
ば、どのようなビットレートのストリームも入力側のト
ランスコーダ装置によって所定のビットレートでマトリ
クススイッチに入力されるようになり、また出力側の伝
送レート変換器により元のビットレートのストリームに
戻されて出力されるようになる。

【０００４】また、伝送路障害の対処方法として常用系
と予備系で同じ信号を伝送することがあるが、このよう
な２系統のビットストリームをマトリクススイッチで選
択切替することは、切替チャンネル数を切迫する。そこ
で、このような場合は、マトリクススイッチの入力端に
ビットストリーム切替器を接続し、この切替器により２
系統のビットストリームのうちのいずれか一方を選択し
てマトリクススイッチへ出力するとよい。

【０００５】しかしながら、上記の伝送レート変換器あ
るいはビットストリーム切替器をマトリクススイッチの
入出力経路に用いると、これらのビットストリーム処理
器の処理時間により、ビットストリーム処理器を接続し
ていない経路を含む他の経路との間で時間差を生じ、経
路間のタイミング制御が困難になるという問題がある。

【０００６】

【発明が解決しようとする課題】上述したように、従来
のビットストリーム切替装置では、ビットストリーム処
理器をマトリクススイッチの入出力経路に用いると、そ
の処理時間により他の経路との間で時間差を生じ、経路
間のタイミング制御が困難になるという問題がある。

【０００７】本発明は上記の問題を解決し、ビットスト
リーム処理器をマトリクススイッチの入出力経路に用い
た場合でも、ビットストリーム処理器の処理時間によら
ず、ビットストリーム処理器を接続していない経路を含
む他の経路との間での時間差をなくすことができ、これ
によって経路間のタイミング制御が容易なビットストリ
ーム切替装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、以下のような特徴的構成を有する。

【０００９】（１）複数の入出力系統の伝送経路を切り
替えるマトリクススイッチと、このマトリクススイッチ
の少なくとも一部の入出力端子に接続され、映像信号を
符号化したビットストリームに処理を加えて出力するビ
ットストリーム処理器と、前記マトリクススイッチの前
記ビットストリーム処理器が接続されない入力端子に接
続され、入力ビットストリームを指定時間遅延して出力
する可変遅延器と、前記ビットストリーム処理器の処理
時間を監視して前記可変遅延器の遅延時間をその処理時
間相当に設定し、ビットストリーム処理器からのビット
ストリームと遅延器からのビットストリームのタイミン
グを合わせた状態で前記マトリクススイッチの切り替え
を行う切替制御器とを具備することを特徴とする。

【００１０】この構成により、マトリクススイッチの入
出力経路に用いたビットストリーム処理器の処理時間に
合わせて切替相手側のビットストリームを遅延してタイ
ミングを揃えることができるようになり、これによって
経路切替時のタイミング制御を容易に行えるようにな
る。

【００１１】（２）（１）の構成において、前記ビット
ストリーム処理器は、入力ビットストリームの伝送レー
トを任意のレートに変換する伝送レート変換器であるこ
とを特徴とする。

【００１２】（３）（２）の構成において、前記伝送レ
ート変換器は、入力ビットストリームを復号し、指定伝
送レートで再符号化するものであり、前記入力ビットス
トリームが少なくとも１枚のフレーム内符号化画面とこ
の画面を基に作成した予測画面を有する画面群構造（Ｇ
ＯＰ：Group of Pictures）をもつとき、前記画面群構
造を解析し、その解析結果に基づいて再符号化の際の画
面群構造を設定することを特徴とする。

【００１３】（４）（１）の構成において、前記ビット
ストリーム処理器は、２系統のビットストリームを入力
してそのうちの一方を選択的に導出するビットストリー
ム切替器であることを特徴とする。

【００１４】（５）（４）の構成において、前記ビット
ストリーム切替器は、２系統の入力ビットストリームそ
れぞれが少なくとも１枚のフレーム内符号化画面とこの
画面を基に作成した予測画面を有する画面群構造（ＧＯ
Ｐ：Group of Pictures）をもつとき、各入力ビットス
トリームの画面群構造を解析し、その解析結果に基づい
て切替タイミングを制御することを特徴とする。

【００１５】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００１６】図１は本発明の実施形態となるビットスト
リーム切替装置の構成を示すもので、１１はマトリクス
スイッチである。尚、ここでは説明を簡単にするため、
マトリクススイッチ１１の入出力チャンネル（系統）数
をいずれも３チャンネルとし、各チャンネル入力は全て
ＭＰＥＧ２符号化方式によるトランスポートビットスト
リーム（以下、ＴＳ）であるものとする。

【００１７】この実施形態では、マトリクススイッチ１
１の第１入力チャンネルにＴＳレート変換器１２を接続
し、第２入力チャンネルにＴＳ切替器１３を接続し、第
３入力チャンネルに可変遅延器１４を接続している。こ
れらは一つの筐体に組み込んでもよいが、マトリクスス
イッチ１１をネットワーク管理室に設置し、ＴＳレート
変換器１２、ＴＳ切替器１３、可変遅延器１４を各スタ
ジオに配置するようにしてもよい。

【００１８】ＴＳレート変換器１２は任意のビットレー
トのＴＳ（トランスポートビットストリーム）をマトリ
クススイッチ１１で要求されるビットレートに変換する
もので、その詳細な構成は後述するが、その処理に使用
されるＧＯＰ情報が切替制御器１５に送られる。また、
ＴＳ切替器１３は、例えば常用系と予備系を切り替えて
マトリクススイッチ１１の１チャンネルに入力するのに
使用され、その詳細な構成は後述するが、その処理に使
用されるＧＯＰ情報が切替制御器１５に送られる。

【００１９】上記切替制御器１５は、マトリクススイッ
チ１１に対し、ユーザ指定入力操作による切替情報に従
って任意の入出力チャンネル間を接続させる。このと
き、ある出力チャンネルに接続される入力チャンネルを
切り替える場合には、切替元がＴＳレート変換器１２ま
たはＴＳ切替器１３が接続されているか否かを判別し、
ＴＳレート変換器１２またはＴＳ切替器１３が接続され
ているとき、そのＧＯＰ情報を取り込んで処理時間を計
算し、その処理時間だけ切替先のＴＳレート変換器１
２、ＴＳ切替器１３、可変遅延器１４の遅延時間を制御
し、それぞれのマトリクススイッチ１１への入力タイミ
ングを合わせた上でマトリクススイッチ１１の切替制御
を行う。

【００２０】ここで、上記ＴＳレート変換器１２は図２
に示すように構成される。図２において、ＴＳ入力はデ
コーダ１２１によりいったんもとの映像信号に戻され、
エンコーダ１２２により指定レートで再符号化される。
このとき、ＧＯＰ構造を保持するため、ＴＳ入力をＧＯ
Ｐ解析器１２３に入力してＴＳ入力のＧＯＰ構造を解析
し、符号化制御器１２４において、ＧＯＰ解析結果から
ＧＯＰ構造の変化を検出し、検出したＧＯＰ構造に合わ
せて再符号化器１２２の符号化ビットレート（ここでは
マトリクススイッチ１１の要求により固定とする）及び
ＧＯＰパターン等のパラメータを設定する。さらに、符
号化制御器１２４では、切替制御器１５からの要求に応
じてＧＯＰ情報を返送し、切替制御器１５から遅延制御
信号が与えられた場合には、その制御信号によって指定
される時間だけ処理時間を遅らせる。

【００２１】また、上記ＴＳ切替器１３は図３に示すよ
うに構成される。図３において、第１及び第２のＴＳ入
力はそれぞれ可変遅延器１３１、１３２を介してスイッ
チ１３３に供給されると共に、ＧＯＰ解析器１３４に供
給される。このＧＯＰ解析器１３４は第１及び第２のＴ
Ｓ入力それぞれのＧＯＰ構造を解析するもので、その解
析結果は制御器１３５に供給される。この制御器１３２
は各ＴＳ入力についてＧＯＰ構造解析結果からＧＯＰ境
界を識別しており、切替制御信号が与えられると、選択
された系統の可変遅延器１３１または１３２の遅延量を
制御してそのＧＯＰ境界のタイミングを選択中のＴＳの
ＧＯＰ境界に一致させた上で、スイッチ１３３を切替制
御し、これによってＧＯＰ構造を損なうことなくＴＳ切
替を実行する。さらに、切替制御器１５から遅延制御信
号が与えられた場合には、その制御信号によって指定さ
れる時間だけ処理時間を遅らせる。

【００２２】参考に、ＭＰＥＧ２符号化方式におけるＧ
ＯＰ構造を図４に示す。このＧＯＰ構造ではフレーム内
符号化によるＩ（Intra）ピクチャ、フレーム間順方向
予測符号化によるＰ（Predictive）ピクチャ、双方向予
測符号化によるＢ（Bidirectionally predictive）ピク
チャの３タイプのピクチャを有する。その配列順序はＩ
ＢＢＰＢＢＰ…となっており、一つのＧＯＰ期間では通
常１５〜１６フレーム程度に設定されている。このＧＯ
Ｐ構造がくずれると、映像再生時に画面が乱れたり、再
生が途絶える等の不具合を生じる。このため、ＴＳの切
替の際にはＧＯＰ構造のパターンを崩さないようにする
必要がある。

【００２３】上記ＴＳレート変換器１２及びＴＳ切替器
１３では、ＧＯＰ構造を維持するために処理に時間がか
かるので、処理を実行すると他の経路との間でタイミン
グ関係がくずれてしまうことになる。そこで、本発明で
は、切替制御器１５において、マトリクススイッチ１５
の切替元となるＴＳレート変換器１２またはＴＳ切替器
１３からＧＯＰ情報を受け取り、そのＧＯＰ情報から処
理時間を計算し、その処理時間だけ切替先のＴＳレート
変換器１２、ＴＳ切替器１３、可変遅延器１４の遅延時
間を制御し、それぞれのマトリクススイッチ１１への入
力タイミングを合わせた上でマトリクススイッチ１１の
切替制御を行うようにしている。

【００２４】したがって、上記構成によるビットストリ
ーム切替装置は、切替元のＴＳレート変換器１２、ＴＳ
切替器１３の処理時間に合わせて切替先のチャンネル信
号のタイミングを遅延するようにしているので、マトリ
クススイッチ１１の切替タイミングを容易に制御するこ
とが可能となる。

【００２５】尚、上記実施形態では、マトリクススイッ
チ１１の入力側にビットストリーム処理器を接続した場
合の構成について説明したが、マトリクススイッチ１１
の出力側にビットストリーム処理器を接続した場合で
も、それぞれの出力タイミングを合わせる必要がある場
合には本発明が有効であることはいうまでもない。

【００２６】

【発明の効果】以上説明したように本発明によれば、ビ
ットストリーム処理器をマトリクススイッチの入出力経
路に用いた場合でも、ビットストリーム処理器の処理時
間によらず、ビットストリーム処理器を接続していない
経路を含む他の経路との間での時間差をなくすことがで
き、これによって経路間のタイミング制御が容易なビッ
トストリーム切替装置を提供することができる。

【図面の簡単な説明】

【図１】 本発明の実施形態に係るビットストリーム切
替装置の構成を示すブロック回路図。

【図２】 同実施形態に用いられるＴＳレート変換器の
具体的な構成を示すブロック回路図。

【図３】 同実施形態に用いられるＴＳ切替器の具体的
な構成を示すブロック回路図。

【図４】 ＭＰＥＧ２符号化方式におけるビットストリ
ームのＧＯＰ構造パターンを説明するための図。

【符号の説明】

１１…マトリクススイッチ １２…ＴＳレート変換器 １２１…デコーダ １２２…エンコーダ １２３…ＧＯＰ解析器 １２４…符号化制御器 １３…ＴＳ切替器 １３１、１３２…可変遅延器 １３３…スイッチ １３４…ＧＯＰ解析器 １３５…制御器 １４…可変遅延器 １５…切替制御器

Claims (5)

【特許請求の範囲】
1. 【請求項１】複数の入出力系統の伝送経路を切り替える
   マトリクススイッチと、 このマトリクススイッチの少なくとも一部の入出力端子
   に接続され、映像信号を符号化したビットストリームに
   処理を加えて出力するものであって、出力タイミングを
   外部より与えられる遅延時間によって制御可能なビット
   ストリーム処理器と、 前記マトリクススイッチの前記ビットストリーム処理器
   が接続されない入出力端子に接続され、入力ビットスト
   リームを指定時間遅延して出力する可変遅延器と、 前記マトリクススイッチの切替元に前記ビットストリー
   ム処理器が接続されているとき、当該ビットストリーム
   処理器の処理時間を監視して、切替先の前記可変遅延器
   またはビットストリーム処理器の遅延時間をその処理時
   間相当に設定した上で前記マトリクススイッチの切り替
   えを行う切替制御器とを具備することを特徴とするビッ
   トストリーム切替装置。
2. 【請求項２】前記ビットストリーム処理器は、入力ビッ
   トストリームの伝送レートを任意のレートに変換する伝
   送レート変換器であることを特徴とする請求項１記載の
   ビットストリーム切替装置。
3. 【請求項３】前記伝送レート変換器は、入力ビットスト
   リームを復号し、指定伝送レートで再符号化するもので
   あり、前記入力ビットストリームが少なくとも１枚のフ
   レーム内符号化画面とこの画面を基に作成した予測画面
   を有する画面群構造（ＧＯＰ：Group of Pictures）を
   もつとき、前記画面群構造を解析し、その解析結果に基
   づいて再符号化の際の画面群構造を設定することを特徴
   とする請求項２記載のビットストリーム切替装置。
4. 【請求項４】前記ビットストリーム処理器は、２系統の
   ビットストリームを入力してそのうちの一方を選択的に
   導出するビットストリーム切替器であることを特徴とす
   る請求項１記載のビットストリーム切替装置。
5. 【請求項５】前記ビットストリーム切替器は、２系統の
   入力ビットストリームそれぞれが少なくとも１枚のフレ
   ーム内符号化画面とこの画面を基に作成した予測画面を
   有する画面群構造（ＧＯＰ：Group of Pictures）をも
   つとき、各入力ビットストリームの画面群構造を解析
   し、その解析結果に基づいて切替タイミングを制御する
   ことを特徴とする請求項４記載のビットストリーム切替
   装置。