JP2000340562A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000340562A JP2000340562A JP11150894A JP15089499A JP2000340562A JP 2000340562 A JP2000340562 A JP 2000340562A JP 11150894 A JP11150894 A JP 11150894A JP 15089499 A JP15089499 A JP 15089499A JP 2000340562 A JP2000340562 A JP 2000340562A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- nitride film
- silicon nitride
- bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 34
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 32
- 239000001257 hydrogen Substances 0.000 claims abstract description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 27
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 12
- 239000012495 reaction gas Substances 0.000 claims abstract description 8
- 229910007991 Si-N Inorganic materials 0.000 claims abstract description 7
- 229910006294 Si—N Inorganic materials 0.000 claims abstract description 7
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 claims abstract description 3
- 238000000862 absorption spectrum Methods 0.000 claims abstract description 3
- 125000003277 amino group Chemical group 0.000 claims abstract description 3
- 230000001681 protective effect Effects 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- -1 hydrogen silicon nitride Chemical class 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 特性変化を抑制することが可能な窒化膜を形
成する。 【解決手段】 窒化珪素膜を絶縁膜として用いた半導体
装置において、前記窒化珪素膜として、Ｓｉ−Ｎ結合を
主構造とし、Ｓｉ−ＮＨ2結合を従としたものを用い
る。前記窒化珪素膜として、ＦＴＩＲ吸収スペクトルに
てＳｉ−Ｎ結合強度ピークの積分強度をＳｉ−ＮＨ2結
合ピークの積分強度の１０００倍以上としたものを用い
る。また、前記窒化膜を、アミノ基を含まない若しくは
低減させた反応ガスを用いたプラズマＣＶＤによって成
膜を行ない、膜中の遊離水素を低減させる。前記窒化膜
を、４８０℃以上のプラズマＣＶＤによって成膜を行な
い。
成する。 【解決手段】 窒化珪素膜を絶縁膜として用いた半導体
装置において、前記窒化珪素膜として、Ｓｉ−Ｎ結合を
主構造とし、Ｓｉ−ＮＨ2結合を従としたものを用い
る。前記窒化珪素膜として、ＦＴＩＲ吸収スペクトルに
てＳｉ−Ｎ結合強度ピークの積分強度をＳｉ−ＮＨ2結
合ピークの積分強度の１０００倍以上としたものを用い
る。また、前記窒化膜を、アミノ基を含まない若しくは
低減させた反応ガスを用いたプラズマＣＶＤによって成
膜を行ない、膜中の遊離水素を低減させる。前記窒化膜
を、４８０℃以上のプラズマＣＶＤによって成膜を行な
い。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、窒化珪素膜を有する半導体装
置に関するものである。
の製造方法に関し、特に、窒化珪素膜を有する半導体装
置に関するものである。
【０００２】
【従来の技術】半導体装置では素子或いは配線間等を分
離絶縁するために種々の絶縁膜が用いられている。こう
した絶縁膜として窒化珪素は、アルカリイオンの侵入を
防止し、水分に対して強い阻止能力があることから、最
終保護膜等に用いられている。窒化珪素膜を通常のＣＶ
Ｄによって形成するためには、７００℃以上に加熱する
必要がある。より低温で形成するためにプラズマを発生
させてガス分子を活性状態に励起させるプラズマＣＶＤ
技術がある。これを用いれば４００℃以下の低温で高速
に窒化珪素膜を堆積させることができる。
離絶縁するために種々の絶縁膜が用いられている。こう
した絶縁膜として窒化珪素は、アルカリイオンの侵入を
防止し、水分に対して強い阻止能力があることから、最
終保護膜等に用いられている。窒化珪素膜を通常のＣＶ
Ｄによって形成するためには、７００℃以上に加熱する
必要がある。より低温で形成するためにプラズマを発生
させてガス分子を活性状態に励起させるプラズマＣＶＤ
技術がある。これを用いれば４００℃以下の低温で高速
に窒化珪素膜を堆積させることができる。
【０００３】
【発明が解決しようとする課題】半導体装置では、種々
の要因によって特性の不安定を生じることが有る。例え
ば、ＭＩＳＦＥＴでは、微細化に伴うシリコン内部の電
界の増加によって高いエネルギーを得た電子と正孔がゲ
ート絶縁膜中に飛込み、ＭＩＳＦＥＴのしきい値を変化
させることがある。こうしたしきい値変化に関して、最
終保護膜の種類によって変動の度合いが異なり、これは
最終保護膜として用いた窒化珪素膜からの水素の影響で
はないかとする報告が化学工学会ＣＶＤ特別研究会資料
（１９９８．１０．３０）に記載されている。
の要因によって特性の不安定を生じることが有る。例え
ば、ＭＩＳＦＥＴでは、微細化に伴うシリコン内部の電
界の増加によって高いエネルギーを得た電子と正孔がゲ
ート絶縁膜中に飛込み、ＭＩＳＦＥＴのしきい値を変化
させることがある。こうしたしきい値変化に関して、最
終保護膜の種類によって変動の度合いが異なり、これは
最終保護膜として用いた窒化珪素膜からの水素の影響で
はないかとする報告が化学工学会ＣＶＤ特別研究会資料
（１９９８．１０．３０）に記載されている。
【０００４】また、ＭＩＳＦＥＴでは、電流を流さなく
ても、電圧を印加するだけでしきい値が変動する場合が
ある。例えばゲートに負電圧を印加し比較的高温で放置
するとしきい値が変動する負バイアス温度不安定性（Ｎ
ＢＴＩ：Negative Bias Temperature Instability）と
呼ばれている。この不安定性については、前述の最終保
護膜として用いた窒化珪素膜からの水素の影響の他、Ｂ
ＰＳＧ膜に含まれる水分の影響とも考えられる。
ても、電圧を印加するだけでしきい値が変動する場合が
ある。例えばゲートに負電圧を印加し比較的高温で放置
するとしきい値が変動する負バイアス温度不安定性（Ｎ
ＢＴＩ：Negative Bias Temperature Instability）と
呼ばれている。この不安定性については、前述の最終保
護膜として用いた窒化珪素膜からの水素の影響の他、Ｂ
ＰＳＧ膜に含まれる水分の影響とも考えられる。
【０００５】更に、二層ゲート構造の不揮発性記憶素子
の記憶保持特性が最終保護膜の種類によって異なり、窒
化珪素膜を用いた場合の劣化が大きいことが報告されて
いる。
の記憶保持特性が最終保護膜の種類によって異なり、窒
化珪素膜を用いた場合の劣化が大きいことが報告されて
いる。
【０００６】半導体装置に窒化珪素膜を用いた場合の特
性変化については、窒化珪素に含まれる水素の影響が考
えられるが、窒化珪素膜ではＳｉＨ或いはＮＨ等の形態
で水素が含有されているので、何の水素が不安定要因と
なっているのか特定が難しいので定性的な評価が行え
ず、このため単体での膜質評価が不可能であり、デバイ
ス完成後にテストを行なうことによって、結果的に膜質
評価をせざるを得ず、寿命予測が困難であった。
性変化については、窒化珪素に含まれる水素の影響が考
えられるが、窒化珪素膜ではＳｉＨ或いはＮＨ等の形態
で水素が含有されているので、何の水素が不安定要因と
なっているのか特定が難しいので定性的な評価が行え
ず、このため単体での膜質評価が不可能であり、デバイ
ス完成後にテストを行なうことによって、結果的に膜質
評価をせざるを得ず、寿命予測が困難であった。
【０００７】本発明の課題は、前述した問題を解決し、
特性変化を抑制することが可能な窒化膜を形成すること
が可能な技術を提供することにある。本発明の前記なら
びにその他の課題と新規な特徴は、本明細書の記述及び
添付図面によって明らかになるであろう。
特性変化を抑制することが可能な窒化膜を形成すること
が可能な技術を提供することにある。本発明の前記なら
びにその他の課題と新規な特徴は、本明細書の記述及び
添付図面によって明らかになるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。窒化珪素膜を絶縁膜として用いた
半導体装置において、前記窒化珪素膜として、Ｓｉ−Ｎ
結合を主構造とし、Ｓｉ−ＮＨ2結合を従としたものを
用いる。窒化珪素膜を絶縁膜として用いた半導体装置に
おいて、前記窒化珪素膜として、ＦＴＩＲ吸収スペクト
ルにてＳｉ−Ｎ結合強度ピークの積分強度をＳｉ−ＮＨ
2結合ピークの積分強度の１０００倍以上としたものを
用いる。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。窒化珪素膜を絶縁膜として用いた
半導体装置において、前記窒化珪素膜として、Ｓｉ−Ｎ
結合を主構造とし、Ｓｉ−ＮＨ2結合を従としたものを
用いる。窒化珪素膜を絶縁膜として用いた半導体装置に
おいて、前記窒化珪素膜として、ＦＴＩＲ吸収スペクト
ルにてＳｉ−Ｎ結合強度ピークの積分強度をＳｉ−ＮＨ
2結合ピークの積分強度の１０００倍以上としたものを
用いる。
【０００９】窒化膜を有する半導体装置の製造方法であ
って、前記窒化膜を、アミノ基を含まない若しくは低減
させた反応ガスを用いたプラズマＣＶＤによって成膜を
行ない、膜中の遊離水素を低減させる。窒化膜を有する
半導体装置の製造方法であって、前記窒化膜を、４８０
℃以上のプラズマＣＶＤによって成膜を行ない、膜中の
遊離水素を低減させる。
って、前記窒化膜を、アミノ基を含まない若しくは低減
させた反応ガスを用いたプラズマＣＶＤによって成膜を
行ない、膜中の遊離水素を低減させる。窒化膜を有する
半導体装置の製造方法であって、前記窒化膜を、４８０
℃以上のプラズマＣＶＤによって成膜を行ない、膜中の
遊離水素を低減させる。
【００１０】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【００１１】
【発明の実施の形態】（実施の形態１）図１は、本実施
の形態の半導体装置の要部を示す縦断面図である。図
中、１は単結晶シリコン等の半導体基板であり、２は半
導体基板１主面に形成されたドレイン領域，ソース領域
であり、３は半導体基板主面１上にゲート絶縁膜４を介
して形成され、多結晶シリコン層或いは多結晶シリコン
層に高融点金属珪化膜或いは金属膜を積層したゲート電
極であり、５は半導体基板主面に形成された素子である
ＭＩＳＦＥＴを覆う低水素の窒化珪素膜からなる保護膜
である。ＭＩＳＦＥＴには、例えば酸化珪素からなる層
間絶縁膜６を介して、半導体基板１上に形成された金属
配線層７が接続され、配線層７は例えばＢＰＳＧ或いは
通常の窒化珪素を用いた保護絶縁膜８によって覆われて
いる。
の形態の半導体装置の要部を示す縦断面図である。図
中、１は単結晶シリコン等の半導体基板であり、２は半
導体基板１主面に形成されたドレイン領域，ソース領域
であり、３は半導体基板主面１上にゲート絶縁膜４を介
して形成され、多結晶シリコン層或いは多結晶シリコン
層に高融点金属珪化膜或いは金属膜を積層したゲート電
極であり、５は半導体基板主面に形成された素子である
ＭＩＳＦＥＴを覆う低水素の窒化珪素膜からなる保護膜
である。ＭＩＳＦＥＴには、例えば酸化珪素からなる層
間絶縁膜６を介して、半導体基板１上に形成された金属
配線層７が接続され、配線層７は例えばＢＰＳＧ或いは
通常の窒化珪素を用いた保護絶縁膜８によって覆われて
いる。
【００１２】本実施の形態では、半導体基板１主面に形
成された素子であるＭＩＳＦＥＴは、低水素の窒化珪素
からなる保護膜５によって被覆され、保護膜５の上に層
間絶縁膜６、配線層７、保護絶縁膜８が形成されてい
る。このため、例えば保護絶縁膜８中に含まれた不安定
な水素に起因する素子への影響を低減することが可能で
あり、また、保護膜５自体が、半導体基板主面に形成さ
れた素子へ影響を与えることも防止することができる。
成された素子であるＭＩＳＦＥＴは、低水素の窒化珪素
からなる保護膜５によって被覆され、保護膜５の上に層
間絶縁膜６、配線層７、保護絶縁膜８が形成されてい
る。このため、例えば保護絶縁膜８中に含まれた不安定
な水素に起因する素子への影響を低減することが可能で
あり、また、保護膜５自体が、半導体基板主面に形成さ
れた素子へ影響を与えることも防止することができる。
【００１３】更に、この保護膜５は層間絶縁膜６の酸化
珪素とのエッチングレートの違いを利用したＳＡＣ（Se
lf Align Contact）のエッチングストッパとして用いる
ことが可能である。水素に起因する問題を回避すること
が可能なのでストッパとして素子の近傍にて使用するこ
とができる。従って、例えばサイドウォール９を低水素
の窒化珪素によって形成し、配線層７とドレイン領域，
ソース領域２とのコンタクト形成の際のＳＡＣで、開口
がサイドウォール９にかかってもサイドウォール９が削
られることがない。
珪素とのエッチングレートの違いを利用したＳＡＣ（Se
lf Align Contact）のエッチングストッパとして用いる
ことが可能である。水素に起因する問題を回避すること
が可能なのでストッパとして素子の近傍にて使用するこ
とができる。従って、例えばサイドウォール９を低水素
の窒化珪素によって形成し、配線層７とドレイン領域，
ソース領域２とのコンタクト形成の際のＳＡＣで、開口
がサイドウォール９にかかってもサイドウォール９が削
られることがない。
【００１４】また、保護膜５は、図２に示すようにダマ
シン構造のストッパとしても使用することができる。図
２では半導体基板１主面上に保護膜１０を形成しこの保
護膜１０上に配線層１１を形成する。この配線層１１を
覆う層間絶縁膜１２を形成してＣＭＰにより平坦化した
後に保護膜１３によって全面を覆い、更に層間絶縁膜１
４，保護膜１５，層間絶縁膜１６，保護膜１７を積層す
る。保護膜１０，１３，１５，１７には低水素の窒化珪
素を用い、層間絶縁膜１２，１４，１６には酸化珪素を
用いる。
シン構造のストッパとしても使用することができる。図
２では半導体基板１主面上に保護膜１０を形成しこの保
護膜１０上に配線層１１を形成する。この配線層１１を
覆う層間絶縁膜１２を形成してＣＭＰにより平坦化した
後に保護膜１３によって全面を覆い、更に層間絶縁膜１
４，保護膜１５，層間絶縁膜１６，保護膜１７を積層す
る。保護膜１０，１３，１５，１７には低水素の窒化珪
素を用い、層間絶縁膜１２，１４，１６には酸化珪素を
用いる。
【００１５】そして、ダマシン構造の配線層１８は、先
ず保護膜１７をエッチングし、次に層間絶縁膜１６をエ
ッチングする。この際に層間絶縁膜１６の酸化珪素と保
護膜１５の窒化珪素とのエッチングレートの差によって
過剰なエッチングを防止することができる。
ず保護膜１７をエッチングし、次に層間絶縁膜１６をエ
ッチングする。この際に層間絶縁膜１６の酸化珪素と保
護膜１５の窒化珪素とのエッチングレートの差によって
過剰なエッチングを防止することができる。
【００１６】同様に層間絶縁膜１４のエッチングの際に
も、層間絶縁膜１４の酸化珪素と保護膜１３の窒化珪素
とのエッチングレートの差によって過剰なエッチングを
防止することができる。これらのエッチングによって形
成された溝に配線層１８となる金属を埋め込みＣＭＰな
どによって平坦化してダマシン構造の配線層１８が形成
される。
も、層間絶縁膜１４の酸化珪素と保護膜１３の窒化珪素
とのエッチングレートの差によって過剰なエッチングを
防止することができる。これらのエッチングによって形
成された溝に配線層１８となる金属を埋め込みＣＭＰな
どによって平坦化してダマシン構造の配線層１８が形成
される。
【００１７】低水素の窒化珪素からなる保護膜１０，１
３，１５，１７を設けることによって、各層に存在する
遊離水素の拡散が防止されるので、半導体基板１主面に
形成されている素子への遊離水素による影響を回避する
ことができる。
３，１５，１７を設けることによって、各層に存在する
遊離水素の拡散が防止されるので、半導体基板１主面に
形成されている素子への遊離水素による影響を回避する
ことができる。
【００１８】また、本実施の形態の低水素の窒化珪素膜
を、図３に示すように半導体装置全体を保護する最終保
護膜１９として用いてもよい。この場合には、防水性に
優れた窒化珪素を最終保護膜１９として用いることによ
って、半導体装置への水分の侵入を防止し、かつ半導体
基板１主面に形成された素子への遊離水素による影響を
与えることもない。
を、図３に示すように半導体装置全体を保護する最終保
護膜１９として用いてもよい。この場合には、防水性に
優れた窒化珪素を最終保護膜１９として用いることによ
って、半導体装置への水分の侵入を防止し、かつ半導体
基板１主面に形成された素子への遊離水素による影響を
与えることもない。
【００１９】本実施の形態の低水素の窒化珪素膜として
は、Ｓｉ−Ｎ結合を主構造とし、Ｓｉ−ＮＨ2結合を従
としたものを用い、より望ましくは、ＦＴＩＲ吸収スペ
クトルにてＳｉ−Ｎ結合強度ピークの積分強度をＳｉ−
ＮＨ2結合ピークの積分強度の１０００倍以上としたも
のを用いる。また、低水素とは単に物理的な量ではなく
遊離水素の量をも含むものである。
は、Ｓｉ−Ｎ結合を主構造とし、Ｓｉ−ＮＨ2結合を従
としたものを用い、より望ましくは、ＦＴＩＲ吸収スペ
クトルにてＳｉ−Ｎ結合強度ピークの積分強度をＳｉ−
ＮＨ2結合ピークの積分強度の１０００倍以上としたも
のを用いる。また、低水素とは単に物理的な量ではなく
遊離水素の量をも含むものである。
【００２０】本発明者はプラズマＣＶＤによる窒化珪素
膜中に含まれる各種の水素量とＮＢＴ寿命とを従来の評
価項目に基づいて測定した。その結果は図４の表に示さ
れているように、ＮＢＴ寿命と相関関係を示す評価項目
は見つけられなかった。そこで、本発明者はＮＨ2のピ
ーク強度に着目し、ＮＢＴ寿命との関連を調べ、その結
果を図５の表に示す。この表では定量化のためにＳｉ−
Ｎピーク強度で規格化してあるが、ＮＨ2のピーク強度
が小さいほどＮＢＴ寿命が長く相関関係にあることが判
る。
膜中に含まれる各種の水素量とＮＢＴ寿命とを従来の評
価項目に基づいて測定した。その結果は図４の表に示さ
れているように、ＮＢＴ寿命と相関関係を示す評価項目
は見つけられなかった。そこで、本発明者はＮＨ2のピ
ーク強度に着目し、ＮＢＴ寿命との関連を調べ、その結
果を図５の表に示す。この表では定量化のためにＳｉ−
Ｎピーク強度で規格化してあるが、ＮＨ2のピーク強度
が小さいほどＮＢＴ寿命が長く相関関係にあることが判
る。
【００２１】また、図６乃至図９に各吸収帯積分値とＮ
ＢＴ寿命との関係を測定したグラフを示す。図７に示
す、ＮＨ2ピークである１５００／ｃｍ吸収帯積分値と
ＮＢＴ寿命との間に相関関係があり、他のピーク強度と
の間には相関関係が見られない。
ＢＴ寿命との関係を測定したグラフを示す。図７に示
す、ＮＨ2ピークである１５００／ｃｍ吸収帯積分値と
ＮＢＴ寿命との間に相関関係があり、他のピーク強度と
の間には相関関係が見られない。
【００２２】この結果から、ＮＨ2ピーク強度を測定す
ることによってＮＢＴ寿命を予測することが可能とな
る。即ち、単体での膜質評価が可能となるため、デバイ
ス完成後にテストを行なわざるを得なかった従来の技術
と比較して、デバイス完成前により迅速に膜質の評価が
行なえる。
ることによってＮＢＴ寿命を予測することが可能とな
る。即ち、単体での膜質評価が可能となるため、デバイ
ス完成後にテストを行なわざるを得なかった従来の技術
と比較して、デバイス完成前により迅速に膜質の評価が
行なえる。
【００２３】また、このような低水素の窒化珪素膜の製
造方法としては、水素フリーの反応系、例えばＳｉＨ4
＋Ｎ2系の反応ガスを用いたプラズマＣＶＤによって成
膜する。従来のアンモニアを含む例えばＳｉＨ4＋ＮＨ3
＋Ｎ2系の反応ガスを用いたＣＶＤによって成膜した場
合にはＮＨ2ピーク強度が高くなってしまう。
造方法としては、水素フリーの反応系、例えばＳｉＨ4
＋Ｎ2系の反応ガスを用いたプラズマＣＶＤによって成
膜する。従来のアンモニアを含む例えばＳｉＨ4＋ＮＨ3
＋Ｎ2系の反応ガスを用いたＣＶＤによって成膜した場
合にはＮＨ2ピーク強度が高くなってしまう。
【００２４】また、プラズマＣＶＤでは通常４００℃以
下で成膜を行なうが、低水素とするために４８０℃以上
で成膜する。４８０℃であれば、配線にアルミニウムを
用いた場合にも適用することが可能であるが、配線材料
により耐熱性があれば５００℃程度の温度で成膜すれば
更に膜質が向上する。なお、ここでの温度はヒータの設
定温度であり、実際のウェハの温度は通常この設定温度
より約５０℃程度下がった温度となっている。
下で成膜を行なうが、低水素とするために４８０℃以上
で成膜する。４８０℃であれば、配線にアルミニウムを
用いた場合にも適用することが可能であるが、配線材料
により耐熱性があれば５００℃程度の温度で成膜すれば
更に膜質が向上する。なお、ここでの温度はヒータの設
定温度であり、実際のウェハの温度は通常この設定温度
より約５０℃程度下がった温度となっている。
【００２５】また、低水素化するためには、反応ガスに
ハロゲンガスを添加することによって、水素の脱離を促
進することも有効である。
ハロゲンガスを添加することによって、水素の脱離を促
進することも有効である。
【００２６】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００２７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、低水素の窒化珪素膜を形成する
ことができるという効果がある。 （２）本発明によれば、上記効果（１）により、遊離水
素の影響による特性の変化を防止することができるとい
う効果がある。 （３）本発明によれば、絶縁膜単体での膜質評価が可能
となるという効果がある。 （４）本発明によれば、上記効果（３）により、デバイ
ス完成前にテストを行なうことによって膜質評価を迅速
に行なうことができるという効果がある。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、低水素の窒化珪素膜を形成する
ことができるという効果がある。 （２）本発明によれば、上記効果（１）により、遊離水
素の影響による特性の変化を防止することができるとい
う効果がある。 （３）本発明によれば、絶縁膜単体での膜質評価が可能
となるという効果がある。 （４）本発明によれば、上記効果（３）により、デバイ
ス完成前にテストを行なうことによって膜質評価を迅速
に行なうことができるという効果がある。
【図１】本発明の一実施の形態である半導体装置の要部
を示す縦断面図である。
を示す縦断面図である。
【図２】本発明の一実施の形態である半導体装置の要部
を示す縦断面図である。
を示す縦断面図である。
【図３】本発明の一実施の形態である半導体装置の要部
を示す縦断面図である。
を示す縦断面図である。
【図４】各種の水素量とＮＢＴ寿命とを測定した結果を
示す表である。
示す表である。
【図５】ＮＨ2のピーク強度とＮＢＴ寿命との関連を示
す表である。
す表である。
【図６】吸収帯積分値とＮＢＴ寿命との関係を測定した
グラフである。
グラフである。
【図７】吸収帯積分値とＮＢＴ寿命との関係を測定した
グラフである。
グラフである。
【図８】吸収帯積分値とＮＢＴ寿命との関係を測定した
グラフである。
グラフである。
【図９】吸収帯積分値とＮＢＴ寿命との関係を測定した
グラフである。
グラフである。
１…半導体基板、２…ソース領域，ドレイン領域、３…
ゲート電極、４…ゲート絶縁膜、５，１０，１３，１
５，１７…保護膜、６，１２，１４，１６…層間絶縁
膜、７，１１…配線層、８…保護絶縁膜、９…サイドウ
ォール、１８…ダマシン構造配線層、１９…最終保護
膜。
ゲート電極、４…ゲート絶縁膜、５，１０，１３，１
５，１７…保護膜、６，１２，１４，１６…層間絶縁
膜、７，１１…配線層、８…保護絶縁膜、９…サイドウ
ォール、１８…ダマシン構造配線層、１９…最終保護
膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 金也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 4M106 AA12 AA20 AB01 CA70 CB03 DH13 DJ18 DJ20 5F033 KK01 MM02 NN40 QQ09 QQ25 QQ37 QQ48 RR04 RR06 SS01 SS02 SS15 TT01 TT02 TT08 WW03 XX00 XX01 5F040 DA06 DC01 EC01 EC07 EC12 EC13 EH05 EJ07 EJ08 EJ09 EL02 EL06 FC00 FC10 5F058 BC08 BF07 BF23 BF24 BF30 BF34 BJ01 BJ03 BJ10
Claims (9)
- 【請求項１】 窒化珪素膜を絶縁膜として用いた半導体
装置において、前記窒化珪素膜として、Ｓｉ−Ｎ結合を
主構造とし、Ｓｉ−ＮＨ2結合を従としたものを用いた
ことを特徴とする半導体装置。 - 【請求項２】 窒化珪素膜を絶縁膜として用いた半導体
装置において、前記窒化珪素膜として、ＦＴＩＲ吸収ス
ペクトルにてＳｉ−Ｎ結合強度ピークの積分強度をＳｉ
−ＮＨ2結合ピークの積分強度の１０００倍以上とした
ものを用いたことを特徴とする半導体装置。 - 【請求項３】 前記窒化膜を半導体基板主面に形成した
素子を覆う保護膜として用いたことを特徴とする請求項
１又は請求項２に記載の半導体装置。 - 【請求項４】 前記窒化膜をエッチング加工のストッパ
として用いたことを特徴とする請求項１乃至請求項３の
何れか一項に記載の半導体装置。 - 【請求項５】 前記窒化膜を最終保護絶縁膜として用い
たことを特徴とする請求項１乃至請求項４の何れか一項
に記載の半導体装置。 - 【請求項６】 窒化膜を有する半導体装置の製造方法で
あって、 前記窒化膜を、アミノ基を含まない若しくは低減させた
反応ガスを用いたプラズマＣＶＤによって成膜を行な
い、膜中の遊離水素を低減させたことを特徴とする半導
体装置の製造方法。 - 【請求項７】 窒化膜を有する半導体装置の製造方法で
あって、 前記窒化膜を、４８０℃以上のプラズマＣＶＤによって
成膜を行ない、膜中の遊離水素を低減させたことを特徴
とする半導体装置の製造方法。 - 【請求項８】 前記プラズマＣＶＤの反応ガスがＳｉＦ
4＋Ｎ2であることを特徴とする請求項６又は請求項７に
記載の半導体装置の製造方法。 - 【請求項９】 前記プラズマＣＶＤの反応ガスにハロゲ
ンガスを添加することを特徴とする請求項６乃至請求項
８の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11150894A JP2000340562A (ja) | 1999-05-31 | 1999-05-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11150894A JP2000340562A (ja) | 1999-05-31 | 1999-05-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000340562A true JP2000340562A (ja) | 2000-12-08 |
Family
ID=15506712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11150894A Pending JP2000340562A (ja) | 1999-05-31 | 1999-05-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000340562A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6905982B2 (en) | 2001-05-15 | 2005-06-14 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
| WO2006036000A1 (en) * | 2004-09-30 | 2006-04-06 | Ricoh Company, Ltd. | Semiconductor device and fabrication process thereof |
| JP2006222410A (ja) * | 2004-11-10 | 2006-08-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2007081420A (ja) * | 2004-11-10 | 2007-03-29 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2007201490A (ja) * | 2007-03-12 | 2007-08-09 | Fujitsu Ltd | 半導体装置 |
| JP2007324589A (ja) * | 2006-05-22 | 2007-12-13 | Samsung Electronics Co Ltd | 動作特性とフリッカーノイズ特性が向上したアナログトランジスタを備える半導体素子及びその製造方法 |
| US7465966B2 (en) | 2003-03-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Film formation method and manufacturing method of semiconductor device |
| JP2009124164A (ja) * | 2009-01-19 | 2009-06-04 | Fujitsu Microelectronics Ltd | 半導体装置 |
| CN102800709A (zh) * | 2012-09-11 | 2012-11-28 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置 |
| JP2013254950A (ja) * | 2012-05-10 | 2013-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2018123435A1 (ja) * | 2016-12-26 | 2018-07-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
1999
- 1999-05-31 JP JP11150894A patent/JP2000340562A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6905982B2 (en) | 2001-05-15 | 2005-06-14 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
| US7465966B2 (en) | 2003-03-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Film formation method and manufacturing method of semiconductor device |
| WO2006036000A1 (en) * | 2004-09-30 | 2006-04-06 | Ricoh Company, Ltd. | Semiconductor device and fabrication process thereof |
| KR100817958B1 (ko) * | 2004-09-30 | 2008-03-31 | 가부시키가이샤 리코 | 반도체장치 및 그 제조방법 |
| US7566607B2 (en) | 2004-09-30 | 2009-07-28 | Ricoh Company, Ltd. | Semiconductor device and fabrication process thereof |
| JP2006222410A (ja) * | 2004-11-10 | 2006-08-24 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2007081420A (ja) * | 2004-11-10 | 2007-03-29 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US8445968B2 (en) | 2006-05-22 | 2013-05-21 | Samsung Electronics Co., Ltd. | Semiconductor device having analog transistor with improved operating and flicker noise characteristics and method of making same |
| JP2007324589A (ja) * | 2006-05-22 | 2007-12-13 | Samsung Electronics Co Ltd | 動作特性とフリッカーノイズ特性が向上したアナログトランジスタを備える半導体素子及びその製造方法 |
| JP2007201490A (ja) * | 2007-03-12 | 2007-08-09 | Fujitsu Ltd | 半導体装置 |
| JP2009124164A (ja) * | 2009-01-19 | 2009-06-04 | Fujitsu Microelectronics Ltd | 半導体装置 |
| JP2013254950A (ja) * | 2012-05-10 | 2013-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9711652B2 (en) | 2012-05-10 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9966475B2 (en) | 2012-05-10 | 2018-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102800709A (zh) * | 2012-09-11 | 2012-11-28 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置 |
| CN102800709B (zh) * | 2012-09-11 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置 |
| WO2018123435A1 (ja) * | 2016-12-26 | 2018-07-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US10756098B2 (en) | 2016-12-26 | 2020-08-25 | Denso Corporation | Semiconductor device and manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140224A (en) | Method of forming a tungsten plug | |
| US6790723B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6461937B1 (en) | Methods of forming trench isolation regions having recess-inhibiting layers therein that protect against overetching | |
| US7256500B2 (en) | Semiconductor device using metal nitride as insulating film | |
| CN100461347C (zh) | 半导体器件及其制造方法 | |
| US5750419A (en) | Process for forming a semiconductor device having a ferroelectric capacitor | |
| US7642185B2 (en) | Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device | |
| KR20010016923A (ko) | 반도체소자의 콘택 구조체 형성방법 | |
| JP2000340562A (ja) | 半導体装置及びその製造方法 | |
| US7332391B2 (en) | Method for forming storage node contacts in semiconductor device | |
| US6440838B1 (en) | Dual damascene structure employing laminated intermediate etch stop layer | |
| US6593650B2 (en) | Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials | |
| US20030232503A1 (en) | Method for manufacturing semiconductor device | |
| JP4672697B2 (ja) | 半導体装置の製造方法 | |
| JP4724146B2 (ja) | 半導体装置 | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| JP2000307004A (ja) | 窒化珪素コンポジットｈｄｐ／ｃｖｄプロセス | |
| US20040178479A1 (en) | Semiconductor device structured to prevent oxide damage during hdp cvd | |
| US7074713B2 (en) | Plasma enhanced nitride layer | |
| JP2001144180A (ja) | 多層配線構造及びその製造方法 | |
| JPH06334050A (ja) | 半導体装置 | |
| KR100286777B1 (ko) | 에스오아이 소자의 제조방법 | |
| KR20080084288A (ko) | 플래쉬 메모리 소자의 금속배선 형성방법 | |
| JPH08148562A (ja) | 半導体装置及びその製造方法 | |
| JP2000323679A (ja) | 半導体装置およびその製造方法 |