JP2000338935A - 階調補正装置、画像表示装置および階調補正方法 - Google Patents

Abstract

(57)【要約】 【課題】 階調補正に用いる変換画像データＤ'を記憶
するＲＡＭの容量を削減する。 【解決手段】 入力画像データＤinの上位ビットに対応
する上位画像データは加算器２０１によって「１」だけ
インクリメントされる。上位画像データＤaと加算器２
０１の出力データは、スイッチ２０２を介してアドレス
データとしてＲＡＭ２０３に供給される。ＲＡＭ２０３
は、入力画像データＤinの各データ値毎に予め定められ
た変換画像データＤ'の中から下位ビットの間隔で抽出
した変換画像データＤ'を上位階調データの取り得る各
データ値に対応付けて記憶している。補間回路２０５
は、ＲＡＭ２０３から読み出した変換画像データＤ'と
下位画像データＤbに基づいて補正画像データＤoutを生
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像の階調を示す
階調データを各データ値毎に予め定められた変換データ
を用いて階調補正する階調補正装置、これを用いた画像
表示装置および階調補正方法に関する。

【０００２】

【従来の技術】アクティブマトリックスを用いた液晶表
示装置においては、液晶の印加電圧に対する透過率特性
（ＶＴ特性）やガンマ特性を補正するために、階調補正
回路が用いられる。階調補正の方式としては、アナログ
画像信号をログアンプで増幅して非線形特性を持たせる
ものや、デジタル画像信号に演算を施すもの、あるい
は、メモリで構成されるルックアップテーブルを用いて
デジタル画像信号を液晶表示特性に合わせた信号に変換
するものが知られている。

【０００３】このうち、ルックアップテーブルを用いる
ものはデジタル画像信号の各階調値に対応して変換値を
ルックアップテーブルに格納しておき、入力されたデジ
タル画像信号の階調値をアドレスとしてルックアップテ
ーブルに供給し、変換値を読み出すものである。デジタ
ル画像信号が、例えば、８ビットで表され、かつ３原色
で画像表示を行うものとすれば、ルックアップテーブル
のメモリ容量は、７６８（=256×3）バイト必要とな
る。

【０００４】ところで、特開平５−６４１１０号公報に
は、大画面の液晶表示装置において、ルックアップテー
ブルを用いて輝度むらとガンマ特性とを補正する技術が
開示されている。この技術は、液晶パネル上の表示領域
を複数のブロックに分割し、複数のブロックのうち代表
的なものについてルックアップテーブルを設けておき、
該当するルックアップテーブルが存在しないブロックに
ついては、近くのルックアップテーブルに格納された補
正データに基づいて補間処理を実行し、所望のブロック
について補正データを生成するといったものである。こ
の技術によれば、各ブロック毎にルックアップテーブル
を設ける必要がないので、メモリ容量を削減することが
可能となる。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た技術は、輝度むらの補正が必要となるような大画面の
液晶表示装置において、ルックアップテーブルの数を削
減することを目的とするものであった。このため、ルッ
クアップテーブル自体のメモリ容量を削減することはで
きず、通常の液晶表示装置においては、依然として大容
量のルックアップテーブルを必要とし、その記憶容量の
削減が大きな問題となっていた。

【０００６】本発明は上述した事情に鑑みてなされたも
のであり、記憶容量を削減するのに好適な階調補正装置
およびこれを用いた画像表示装置を提供することを目的
とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明の階調補正装置は、画像の階調を示す階調デ
ータの各データ値毎に予め定められた変換データの一部
を用いて、前記階調データに階調補正を施して補正階調
データを生成するものであって、入力される前記階調デ
ータを上位ビットと下位ビットとに分割して上位階調デ
ータと下位階調データとを各々生成する分割手段と、全
ての前記変換データの中から前記下位ビットの間隔で抽
出した前記変換データを前記上位階調データの取り得る
各データ値に対応付けて記憶する記憶手段と、前記上位
階調データに基づいて前記記憶手段から複数の前記変換
データを読み出す読出手段と、前記下位階調データに基
づいて、前記読出手段によって読み出された複数の前記
変換データに補間演算を施して前記補正階調データを生
成する補間手段とを備えることを特徴とする。

【０００８】この構成によれば、記憶手段は、全ての変
換データの中から下位ビットの間隔で抽出した変換デー
タを記憶するから、下位ビットのビット数をＸとすれば
全ての変換データを記憶する場合比較して、記憶手段の
記憶容量を２のＸ乗の分の１に削減することができる。
また、変換データは２のＸ乗毎に記憶手段に記憶される
ことになるため、入力される階調データのデータ値によ
っては、記憶手段に対応する変換データが記憶されてい
ない場合があるが、補間手段は、記憶手段から読み出し
た複数の変換データに補間演算を施して補正階調データ
を生成するので、そのような階調データに対しても階調
補正を施すことができる。

【０００９】また、本発明の階調補正装置は、画像の階
調を示す階調データの各データ値毎に予め定められた変
換データの一部を用いて、前記階調データに階調補正を
施して補正階調データを生成することを前提とし、入力
される前記階調データを上位ビットと下位ビットとに分
割して上位階調データと下位階調データとを各々生成す
る分割手段と、全ての前記変換データの中から前記下位
ビットの間隔で抽出した前記変換データを前記上位階調
データの取り得る各データ値に対応付けて記憶する記憶
手段と、前記上位階調データに基づいて、前記記憶手段
から前記上位階調データのデータ値に対応する第１の変
換データと当該データ値を１だけインクリメントしたデ
ータ値に対応する第２の変換データとを読み出す読出手
段と、前記下位階調データに基づいて、前記読出手段に
よって読み出された前記第１および第２の変換データに
補間演算を施して補正階調データを生成する補間手段と
を備えるものであってもよい。

【００１０】この構成によれば、ある階調データに対応
する変換データ（対象変換データ）が記憶手段に記憶さ
れていなくても、この階調データの上位ビットに対応す
る変換データが第１の変換データとして読み出され、さ
らに、当該変換データの次の変換データが第２の変換デ
ータとして読み出される。すなわち、記憶手段に記憶し
ている変換データの中から、対象変換データの前後に相
当するものが第１および第２の変換データとして読み出
されることになる。くわえて、下位階調データは、第１
および第２の変換データから対象変換データの間隔を表
すものであるから、補間手段によって対象変換データを
補正階調データとして生成することができる。

【００１１】また、上記階調補正装置において、前記読
出手段は、前記上位階調データのデータ値を１だけイン
クリメントした歩進データを生成する歩進手段を備え、
前記階調データの１サンプリング期間中に、前記上位階
調データと前記歩進データとに基づいて前記記憶手段か
ら前記第１および第２の変換データを時分割で読み出す
ことが好ましい。この場合には、時分割で第１および第
２の変換データを読み出すので、第１および第２の変換
データに応じて記憶手段を別個に設ける必要がない。

【００１２】また、本発明の階調補正装置は、画像の階
調を示す階調データの各データ値毎に予め定められた変
換データの一部を用いて、前記階調データに階調補正を
施して補正階調データを生成することを前提とし、入力
される前記階調データを上位ビットと下位ビットとに分
割して上位階調データと下位階調データとを各々生成す
る分割手段と、前記上位階調データのデータ値を１だけ
インクリメントした歩進データを生成する歩進手段と、
全ての前記変換データの中から前記下位ビットの間隔で
抽出した前記変換データを前記上位階調データの取り得
る各データ値に対応付けて記憶する第１の記憶手段と、
前記第１の記憶手段と同一の記憶内容を有する第２の記
憶手段と、前記第１の記憶手段から前記上位階調データ
のデータ値に対応する第１の変換データを読み出す一
方、前記第２の記憶手段から前記歩進データのデータ値
に対応する第２の変換データを読み出す読出手段と、前
記下位階調データに基づいて、前記読出手段によって読
み出された前記第１および第２の変換データに補間演算
を施して補正階調データを生成する補間手段とを備える
ことが望ましい。

【００１３】この構成によれば、第１の記憶手段と同一
の記憶内容を有する第２の記憶手段を備えるので、第１
の記憶手段から第１の変換データを読み出すのと並行し
て、第２の記憶手段から第２の変換データを読み出すこ
とができる。したがって、階調データの転送速度が高速
になっても、第１および第２の記憶手段のアクセス時間
に余裕を持たせることができる。また、逆に、第１およ
び第２の記憶手段としてアクセス時間が遅い安価なもの
を用いることができる。

【００１４】また、本発明の階調補正装置は、画像の階
調を示す階調データの各データ値毎に予め定められた変
換データの一部を用いて、前記階調データに階調補正を
施して補正階調データを生成することを前提とし、入力
される前記階調データを上位ビットと下位ビットとに分
割して上位階調データと下位階調データとを各々生成す
る分割手段と、前記上位階調データのデータ値を１だけ
インクリメントした歩進データを生成する歩進手段と、
全ての前記変換データの中から前記下位ビットの間隔で
抽出した前記変換データを前記上位階調データの取り得
る各データ値に対応付けて記憶する第１の記憶手段と、
あるアドレスに対応する記憶領域に、前記第１の記憶手
段において当該アドレスを１だけ進めたアドレスに対応
する記憶領域に記憶されている前記変換データを記憶す
る第２の記憶手段と、前記上位階調データをアドレスデ
ータとして前記第１および第２の記憶手段に供給し、前
記第１の記憶手段から第１の変換データを読み出す一
方、前記第２の記憶手段から第２の変換データを読み出
す読出手段と、前記下位階調データに基づいて、前記読
出手段によって読み出された前記第１および第２の変換
データに補間演算を施して補正階調データを生成する補
間手段と を備えることが望ましい。

【００１５】この構成によれば、第２の記憶手段の記憶
内容は、第１の記憶手段の記憶内容に比較してアドレス
値が１だけずれたものとなるので、上位階調データを第
１および第２の記憶手段に供給することによって、ある
階調データに対応する変換データ（対象変換データ）が
第１および第２の記憶手段に記憶されていなくても、対
象変換データの前後に相当するものが第１および第２の
変換データとして読み出されることになる。したがっ
て、歩進データを生成する歩進手段を省略して、構成を
簡易にすることができる。

【００１６】また、本発明の階調補正装置は、画像の階
調を示す階調データの各データ値毎に予め定められた変
換データの一部を用いて、前記階調データに階調補正を
施して補正階調データを生成することを前提とし、入力
される前記階調データを上位ビットと下位ビットとに分
割して上位階調データと下位階調データとを各々生成す
る分割手段と、前記変換データの一部を、前記下位ビッ
トの間隔で前記上位階調データの取り得る各データ値に
対応付けて交互に記憶する第１および第２の記憶手段
と、前記上位階調データに基づいて、前記第１の記憶手
段および前記第２の記憶手段から、前記上位階調データ
のデータ値に対応する第１の変換データと当該データ値
を１だけインクリメントしたデータ値に対応する第２の
変換データとを読み出す読出手段と、前記下位階調デー
タに基づいて、前記読出手段によって読み出された前記
第および第２の変換データに補間演算を施して補正階調
データを生成する補間手段とを備えることを特徴とす
る。

【００１７】この構成によれば、第１の記憶手段と第２
の記憶手段には、変換データの一部が、下位ビットの間
隔で上位階調データの取り得る各データ値に対応付けて
交互に記憶される。したがって、下位ビットのビット数
をＸとすれば全ての変換データを記憶する場合比較し
て、第１および第２の記憶手段の合計の記憶容量を、２
のＸ乗の分の１に削減することができる。さらに、第１
の記憶手段にから第１の変換データを読み出すのと並行
して、第２の記憶手段から第２の変換データを読み出す
ことができるので、第１および第２の記憶手段のアクセ
ス時間に余裕を持たせることができる。

【００１８】この場合、前記第１の記憶手段は、前記上
位ビットの最下位ビット値が０となり、かつ、前記下位
ビットの各ビット値が０となる前記階調データに各々対
応する前記変換データを記憶し、前記第２の記憶手段
は、前記上位ビットの最下位ビット値が１となり、か
つ、前記下位ビットの各ビット値が０となる前記階調デ
ータに各々対応する前記変換データを記憶することが好
ましい。

【００１９】また、本発明の階調補正装置は、画像の階
調を示す階調データの各データ値毎に予め定められた変
換データの一部を用いて、前記階調データに階調補正を
施して補正階調データを生成することを前提とし、入力
される前記階調データを上位ビットと下位ビットとに分
割して上位階調データと下位階調データとを各々生成す
る分割手段と、前記変換データの一部を、前記下位ビッ
トの間隔で前記上位階調データの取り得る各データ値に
対応付けて記憶する第１の記憶手段と、ある上位階調デ
ータに対応する変換データと、当該上位階調データのデ
ータ値が１だけ異なるデータに対応する変換データとの
差分値を示す差分変換データを、前記上位階調データの
取り得る各データ値に関連づけて記憶する第２の記憶手
段と、前記上位階調データに基づいて、前記第１の記憶
手段および前記第２の記憶手段から、前記上位階調デー
タのデータ値に対応する変換データおよび差分変換デー
タとを読み出す読出手段と、前記下位階調データに基づ
いて、前記読出手段によって読み出された前記変換デー
タおよび前記差分変換データに補間演算を施して補正階
調データを生成する補間手段とを備えるものであっても
よい。

【００２０】この構成によれば、記憶容量をさほど増加
させることなく、階調補正装置全体の構成を簡略化する
ことができ、しかも、第１および第２の記憶手段のアク
セス時間に余裕を持たせることが可能となる。

【００２１】次に、本発明の画像表示装置は、上述した
階調補正装置と、前記階調補正装置から出力される補正
階調データに基づいて、画像を表示する画像表示部とを
備えることを特徴とする。ここで、前記画像表示部は、
液晶パネルを備えるものであって、前記変換データは、
当該液晶パネルの印加電圧に対する透過率特性またはガ
ンマ特性のうち少なくとも一方を補正するために用いら
れることが好ましい。

【００２２】さらに、本発明は、階調補正方法として把
握することもできる。この階調補正方法は、画像の階調
を示す階調データの各データ値毎に予め定められた変換
データの一部を用いて、前記階調データに階調補正を施
すものであって、入力される前記階調データを上位ビッ
トと下位ビットとに分割して上位階調データと下位階調
データとを各々生成し、全ての前記変換データの中から
前記下位ビットの間隔で抽出した前記変換データを前記
上位階調データの取り得る各データ値に対応付けて記憶
部に記憶し、前記上位階調データに基づいて前記記憶部
から複数の前記変換データを読み出し、前記下位階調デ
ータに基づいて、複数の前記変換データに補間演算を施
して前記補正階調データを生成することを特徴とする。

【００２３】この構成によれば、全ての変換データの中
から下位ビットの間隔で抽出した変換データを記憶部に
記憶するから、下位ビットのビット数をＸとすれば全て
の変換データを記憶する場合比較して、記憶部の記憶容
量を２のＸ乗の分の１に削減することができる。さら
に、入力された階調データのデータ値に対応する変換デ
ータが記憶されていない場合であっても、記憶部から読
み出した複数の変換データに補間演算を施して補正階調
データを生成することができる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。なお、階調補正とは、一般
に、狭義には液晶の印加電圧に対する透過率特性（ＶＴ
特性）やガンマ特性の補正を意味し、広義には画像処理
の上で必要とされる階調−階調変換を意味する。本実施
形態の階調補正は、ＶＴ特性およびガンマ特性の補正の
意味に用いるが、本発明はこれに限定される趣旨ではな
く、画像処理の上で必要とされる階調−階調変換に適用
できる。

【００２５】＜１．第１実施形態＞ ＜１−１．液晶装置の概略＞図１は、本発明の一実施形
態である液晶装置の全体構成を示すブロック図である。
この図に示されるように、液晶装置１は、画像処理装置
として、入力画像信号をアナログ信号からデジタル信号
に変換して入力画像データＤinとして出力するＡ／Ｄ変
換器１０、入力画像データＤinに階調補正を施して補正
画像データＤoutを生成する階調補正ユニット２０、補
正画像データＤoutをデジタル信号からアナログ信号に
変換して補正画像信号Ｖoutとして出力するＤ／Ａ変換
器３０、入力画像信号に基づいて各種のタイミング信号
Ｓtを生成するタイミング発生回路４０、液晶装置１の
全体を制御するＣＰＵ５０、および階調補正に用いられ
る各種の変換画像データＤ'を格納したＲＯＭ６０を備
えるとともに、画像表示部として、液晶表示装置７０を
備えている。なお、この例にあっては、入力画像データ
Ｄinと補正画像データＤoutのビット数は、ともに８ビ
ットで表されるものとする。

【００２６】ここで、液晶表示装置７０は、複数の走査
線と複数のデータ線とを備え、走査線とデータ線との交
差に対応してマトリックス状に配置された画素電極及び
スイッチング素子とを有する液晶パネル、データ線や走
査線などに、データ線信号や走査信号などを所定タイミ
ングで供給するためのデータ線駆動回路や、走査線駆動
回路などから構成されている。

【００２７】また、階調補正ユニット２０は、後述する
ようにＲＡＭを備えており、ＲＯＭ６０から読み出され
た変換画像データＤ'が、そこにロードされるようにな
っている。変換画像データＤ'のデータ値は、入力画像
データＤinのデータ値に対応してＶＴ特性およびガンマ
特性が補正された結果を示すように設定してある。入力
画像データＤinのデータ値をｘとしたとき、変換画像デ
ータＤ'のデータ値は、ｘを変数とする関数によって定
まる。以下、当該関数をｆ（ｘ）と記載することにす
る。

【００２８】但し、変換画像データＤ'は、入力画像デ
ータＤinの各データ値の全てについて用意されているわ
けではなく、飛び飛びのデータ値（この例では４個に１
個の割合）について予め用意されている。このため、階
調補正ユニット２０は、ある変換画像データＤ'と次の
変換画像データＤ'の中間にある変換画像データＤ'を補
間演算によって算出し、補正画像データＤoutとして出
力するようになっている。

【００２９】＜１−２．階調補正ユニット＞次に、階調
補正ユニット２０の構成について説明する。図２は階調
補正ユニット２０のブロック図である。この図に示すよ
うに、階調補正ユニット２０では、入力画像データＤin
をその上位６ビット（以下、上位画像データＤaと称す
る）とその下位２ビット（以下、下位画像データＤbと
称する）とに分割している。

【００３０】また、階調補正ユニット２０は、上位画像
データＤaのデータ値を「１」だけインクリメントする
加算器２０１、上位画像データＤaと加算器２０１の出
力データとを選択するスイッチ２０２、変換画像データ
Ｄ'を格納するとともにスイッチ２０２の出力データを
アドレスデータとして入力し、これに対応する変換画像
データＤ'を出力するＲＡＭ２０３、変換画像データＤ'
をラッチするラッチ回路２０４、および下位画像データ
Ｄbに基づいて２つの変換画像データＤ'に補間を施して
補正画像データＤoutを生成する補間回路２０５を備え
ている。

【００３１】ここで、ＲＡＭ２０３の記憶内容を図３に
示す。この図に示すように、ＲＡＭ２０３には、アドレ
ス値ｎ（ｎは０から６４までの整数）で指示される記憶
領域に入力画像データ値４ｎに対応する変換画像データ
ｆ（４ｎ）が格納されている。すなわち、ＲＡＭ２０３
には４毎の入力画像データ値ｘ＝０，４，８，…，４
ｎ，…，２５６に各々対応する変換画像データＤ'が格
納されている。このため、入力画像データＤinの取り得
る各データ値の全てについて変換画像データＤ'を記憶
する場合と比較して、ＲＡＭ２０３の記憶容量を略１／
４に削減することが可能である。

【００３２】なお、入力画像データＤinは０〜２５５の
データ値を取り得る８ビットのデータであるから、入力
画像データ値ｘ＝２５６は現実には存在しない。しか
し、補間によって入力画像データ値ｘ＝２５３，２５
４，２５５に対応する変換画像データＤ'を算出するた
めには、入力画像データ値ｘ＝２５６に対応する変換画
像データｆ（２５６）が必要となるため、これをＲＡＭ
２０３に格納している。

【００３３】以上の構成において、入力画像データＤin
が階調補正ユニット２０に供給されると、入力画像デー
タＤinが上位画像データＤaと下位画像データＤbとに分
割される。ここで、上位画像データＤaのデータ値を
ｋ、下位画像データＤbのデータ値をｊで表すことにす
る。この場合、入力画像データＤinのデータ値ｘは、ｘ
＝４ｋ＋ｊとなる。

【００３４】この上位画像データＤaは加算器２０１お
よびスイッチ２０２に供給される。スイッチ２０２は１
サンプリング期間の前半で上位画像データ[ｋ]を選択す
る一方、当該期間の後半で加算器２０１の出力データ
[ｋ＋１]を選択する。したがって、１サンプリング期間
の前半に上位画像データ[ｋ]がＲＡＭ２０３にアドレス
データとして供給される。すると、これに対応する変換
画像データｆ（４ｋ）が読み出され、ラッチ回路２０４
によって１サンプリング期間保持される。一方、１サン
プリング期間の後半に加算器２０１の出力データ[ｋ＋
１]がＲＡＭ２０３に供給されると、これに対応する変
換画像データｆ（４ｋ＋４）が読み出される。すなわ
ち、この例にあっては、入力画像データＤinの１サンプ
リング期間中に、上位画像データＤaと加算器２０１の
出力データとに基づいてＲＡＭ２０３から、２つの変換
画像データＤ'を時分割で読み出している。

【００３５】また、補間回路２０５には下位画像データ
[ｊ]が供給されており、下位画像データ[ｊ]とｆ（４
ｋ）およびｆ（４ｋ＋４）とに基づいて、補正画像デー
タＤoutが生成される。

【００３６】ここで、補間回路２０５の補間方法につい
て図４を参照して説明する。図４は、入力画像データＤ
inのデータ値と変換画像データＤ'のデータ値との関係
を示すグラフである。なお、黒丸で図示したものがＲＡ
Ｍ２０３に記憶されている実データであり、×印で図示
したものが補間演算によって算出すべきデータである。

【００３７】この例のように入力画像データ値が４ｋ＋
ｊであるとすると、補間演算によって算出すべきデータ
値ｆ（４ｋ＋ｊ）は、ｆ（４ｋ）およびｆ（４ｋ＋４）
を用いて、次に示す式（１）によって与えられる。

【００３８】 ｆ（４ｋ＋ｊ）＝｛ｊ・ｆ（４ｋ＋４）＋（４−ｊ）・ｆ（４ｋ）｝／４ …式（１） すなわち、内分の比に応じて直線補間を演算している。

【００３９】例えば、入力画像データＤinのデータ値
[４ｋ＋ｊ]が「０１０１０００１」（８１）であるとす
ると、上位画像データＤaのデータ値[ｋ]は「０１０１
００」（２０）となり、下位画像データＤbのデータ値
[ｊ]は「０１」（１）となる。当該サンプリング期間の
前半では、上位画像データ「０１０１００」（ｋ＝２
０）がアドレスデータとしてＲＡＭ２０３に供給され、
４ｋ＝８０に対応する変換画像データｆ（８０）が読み
出される。また、当該サンプリング期間の後半では、上
位画像データ「０１０１００」を「１」だけインクリメ
ントした「０１０１０１」（ｋ＋１＝２１）がアドレス
としてＲＡＭ２０３に供給され、４ｋ＋４＝８４に対応
する変換画像データｆ（８４）が読み出される。この
後、補間回路２０５は、式（１）に従って、以下の演算
を実行して補間データｆ（８１）を算出する。

【００４０】ｆ（８０＋１）＝｛ｆ（８４）＋３・ｆ
（８０）｝／４ ＜１−３．補間回路＞次に、補間回路２０５について、
より詳細に説明する。式（１）を実行する補間回路２０
５の機能ブロック図を図５に示す。まず、下位画像デー
タ[ｊ]が減算器２１１に供給されると、（４−ｊ）が演
算され、乗算器２１２においてこの演算結果（４−ｊ）
とｆ（４ｋ）とが乗算され、（４−ｊ）・ｆ（４ｋ）が
得られる。また、乗算器２１３は下位画像データｊとｆ
（４ｋ＋４）とを乗算してｊ・ｆ（４ｋ＋４）を出力す
る。次に、加算器２１４によって、乗算器２１２，２１
３の出力データが加算され、ｊ・ｆ（４ｋ＋４）＋（４
−ｊ）・ｆ（４ｋ）が得られた後、ビットシフタ２１５
によって、２ビットのビットシフトが行われ、これによ
り「÷４」の演算が実行される。一般に除算器は回路規
模が大きくなるが、この例では、２の階乗の除算を行う
ので、ビットシフトにより除算を実行することができ
る。ここで、除数「４」は、ｆ（４ｋ）とｆ（４ｋ＋
４）との間隔、すなわち、下位画像データＤbのビット
数をＹとしたとき、２のＹ乗となる。したがって、入力
画像データＤinを上位ビットと下位ビットに分割し、上
位ビットに相当する変換画像データＤ'を実データとし
て記憶しておき、ある変換画像データＤ'と次の変換画
像データＤ'との中間のデータを補間演算により算出す
る場合には、補間回路の回路構成を簡易なものにするこ
とができる。

【００４１】図５に示す機能ブロックにおいては、乗算
器２１２，２１３を用いて乗算を実行しているが、一般
に乗算器は回路規模が大きくなる。このため、乗算器を
使用しない回路構成が望ましい。図６は、乗算器を使用
しない補間回路のブロック図である。図に示すように補
間回路２０５は、下位ビット方向へ１ビットのビットシ
フトを行うビットシフタ２２１，２２３、下位ビット方
向へ２ビットのビットシフトを行うビットシフタ２２
２，２２４、加算器２２５，２２６，２２７、および選
択回路２２８から構成されている。

【００４２】ここで、加算器２２５，２２６，２２７の
各出力は以下に示す式（２）〜（４）で与えられる。

【００４３】 １）加算器２２５の出力 ｆ（４ｋ）／２＋ｆ（４ｋ）／４＋ｆ（４ｋ＋４）／４ ＝｛３・ｆ（４ｋ）＋ｆ（４ｋ＋４）｝／４……式（２） 式（２）より加算器２２５の出力は、ｆ（４ｋ）とｆ
（４ｋ＋４）とを３：１の割合で合成したものであるか
ら、ｆ（４ｋ＋１）に相当する（ｊ＝１）。

【００４４】 ２）加算器２２６の出力 ｆ（４ｋ）／２＋ｆ（４ｋ＋４）／２ ＝｛２・ｆ（４ｋ）＋２・ｆ（４ｋ＋４）｝／４……式（３） 式（３）より加算器２２６の出力は、ｆ（４ｋ）とｆ
（４ｋ＋４）とを１：１の割合で合成したものであるか
ら、ｆ（４ｋ＋２）に相当する（ｊ＝２）。

【００４５】３）加算器２２７の出力は、以下に示す式
（４）で与えられる。

【００４６】 ｆ（４ｋ）／４＋ｆ（４ｋ＋４）／２＋ｆ（４ｋ＋４）／４ ＝｛ｆ（４ｋ）＋３・ｆ（４ｋ＋４）｝／４……式（４） 式（４）より加算器２２７の出力は、ｆ（４ｋ）とｆ
（４ｋ＋４）とを１：３の割合で合成したものであるか
ら、ｆ（４ｋ＋３）に相当する（ｊ＝３）。

【００４７】このように、加算器２２５，２２６，２２
７の各出力はｊ＝１，２，３に各々対応し、また、ｆ
（４ｋ）はｊ＝０に対応するから、下位画像データ[ｊ]
に応じてｆ（４ｋ）と加算器２２５，２２６，２２７の
各出力を選択すれば、補間データが得られることにな
る。選択回路２２８はこのために設けられたものであ
り、下位画像データ[ｊ]に基づいて、各入力データを選
択し補正画像データＤoutとして出力している。具体的
には、ｊ＝０ではｆ（４ｋ）を、ｊ＝１では加算器２２
５の出力を、ｊ＝２では加算器２２６の出力を、ｊ＝３
では加算器２２７の出力を各々選択する。これにより、
補正画像データＤoutが生成される。この例では、乗算
器を用いることなく補間回路２０５を構成したので、補
間回路２０５の回路規模を大幅に削減することが可能で
ある。なお、選択回路をビットシフタ２２１〜２２４の
後段に設け、選択回路の出力を１つの加算器によって加
算することによって、回路構成をより一層簡易なものに
することもできる。

【００４８】＜２．第２実施形態＞上述した第１実施形
態にあっては、１個のＲＡＭ２０３から上位画像データ
[ｋ]に対応する変換画像データｆ（４ｋ）と、上位画像
データ[ｋ]を１だけインクリメントした[ｋ＋１]に対応
する変換画像データｆ（４ｋ＋４）とを１サンプリング
期間中に読み出している。このため、入力画像データＤ
inの転送レートが高速になるとＲＡＭ２０３はアクセス
時間が間に合わなくなる可能性がある。また、逆に高速
の転送レートに対応しようとすれば、ＲＡＭ２０３とし
てアクセス時間の短いものを使用する必要があり、製品
のコストが上昇したり、消費電力が増大するといった不
都合がある。

【００４９】第２実施形態はこれらの点に鑑みてなされ
たものであり、２個のＲＡＭを使用することにより、入
力画像データＤinの転送レートが高速な場合にも十分動
作な液晶装置を提供するものである。

【００５０】第２実施形態の液晶装置は、階調補正ユニ
ットの詳細な構成を除いて図１に示す第１実施形態の液
晶装置と同様に構成されている。以下、第２実施形態に
係る階調補正ユニット２１について説明する。図７は、
第２実施形態に係る階調補正ユニット２１の構成を示す
ブロック図である。階調補正ユニット２１は、ＲＡＭ２
０３の替わりにＲＡＭ２０３ａ，２０３ｂを使用する
点、およびスイッチ２０２およびラッチ回路２０４を省
略した点が、図２に示す第１実施形態の階調補正ユニッ
ト２０と相違する。

【００５１】ここで、ＲＡＭ２０３ａおよびＲＡＭ２０
３ｂの記憶内容は、第１実施形態のＲＡＭ２０３と同様
であり、図３に示すように、アドレス値ｎ（ｎは０から
６４までの整数）で指示される記憶領域に入力画像デー
タ値４ｎに対応する変換画像データｆ（４ｎ）が格納さ
れている。すなわち、ＲＡＭ２０３には４毎の入力画像
データ値ｘ＝０，４，８，…，４ｎ，…，２５６に各々
対応する変換画像データＤ'が格納されている。この場
合、ＲＡＭ２０３ａとＲＡＭ２０３ｂの記憶容量は、第
１実施形態と比較して２倍となるが、全ての階調値に対
応する変換画像データＤ'を記憶する場合と比較して、
記憶容量を１／２に削減することができる。

【００５２】以上の構成において、上位画像データ[ｋ]
がアドレスデータとしてＲＡＭ２０３ａに供給される
と、ＲＡＭ２０３ａから変換画像データｆ（４ｋ）が読
み出される。また、これと並行して、加算器２０１を介
してデータ値が「１」だけインクリメントされた上位画
像データ[ｋ＋１]がＲＡＭ２０３ｂに供給されると、変
換画像データｆ（４ｋ＋４）が読み出される。すなわ
ち、この例では、第１実施形態のように１つＲＡＭを時
分割で使用して１サンプリング期間に２つの変換画像デ
ータＤ'を読み出すのではなく、予め２つのＲＡＭを用
意しておき、各ＲＡＭから変換画像データＤ'を各々読
み出すようにしている。

【００５３】この後、補間回路２０５は、第１実施形態
と同様に、式（１）に従って、ｆ（４ｋ）、ｆ（４ｋ＋
４）、および下位画像データ[ｊ]に基づいて補間演算を
実行し、補正画像データＤoutを算出する。

【００５４】このように本実施形態によれば、ＲＡＭ２
０３ａとＲＡＭ２０３ｂとを用いたので、ＲＡＭ２０３
ａおよび２０３ｂのアクセス時間に余裕を持たせること
ができ、入力画像データＤinの転送レートが高速になっ
ても変換画像データｆ（４ｋ）およびｆ（４ｋ＋４）を
確実に読み出すことが可能である。

【００５５】ところで、図７に示すＲＡＭ２０３ｂに供
給されるアドレスデータは、常に、ＲＡＭ２０３ａに供
給されるアドレスデータを「１」だけインクリメントし
たものである。したがって、ＲＡＭ２０３ｂに記憶する
変換画像データＤ'を「１」だけずらして格納しておけ
ば、加算器２０１を省略することが可能である。

【００５６】上述した観点から構成した階調補正ユニッ
ト２２を図８に示す。この図に示すように、階調補正ユ
ニット２２では加算器２０１が省略されている。また、
ＲＡＭ２０３ａとＲＡＭ２０３ｃの記憶内容は、図９に
示すように同一のアドレスにおいてＲＡＭ２０３ｃの変
換画像データＤ'が、ＲＡＭ２０３ａの変換画像データ
Ｄ'より「１」進んで記憶されている。換言すれば、Ｒ
ＡＭ２０３ｃは、あるアドレス値に対応する記憶領域
に、ＲＡＭ２０３ａにおいて当該アドレス値を１だけ進
めたアドレス値に対応する記憶領域に記憶されている変
換画像データＤ'を記憶している。

【００５７】このため、例えば、上位画像データＤaの
データ値がｋであるとすれば、ＲＡＭ２０３ａからｆ
（４ｋ）、ＲＡＭ２０３ｃからｆ（４ｋ＋４）が同時に
読み出されることになる。これにより、補間回路２０５
は、ｆ（４ｋ）、ｆ（４ｋ＋４）、および下位画像デー
タ[ｊ]に基づいて補正画像データＤoutを生成すること
ができる。

【００５８】＜３．第３実施形態＞上述した第２実施形
態の液晶装置にあっては、ＲＡＭのアクセス時間に余裕
を持たせることができたが、その記憶容量は第１実施形
態のものと比較して２倍に増加している。第３実施形態
はこの点に鑑みてなされたものであり、ＲＡＭのアクセ
ス時間に余裕を持たせつつ、ＲＡＭの記憶容量を削減す
るものである。

【００５９】第３実施形態の液晶装置は、階調補正ユニ
ットの詳細な構成を除いて図１に示す第１実施形態の液
晶装置と同様に構成されている。以下、第３実施形態に
係る階調補正ユニット２３について説明する。図１０
は、第３実施形態に係る階調補正ユニット２３の構成を
示すブロック図である。階調補正ユニット２３は、ＲＡ
Ｍ２０３ａ，２０３ｂの替わりにＲＡＭ２０３ｄ，２０
３ｅを使用する点、選択回路２０６，２０７を追加した
点が、図７に示す第２実施形態の階調補正ユニット２１
と相違する。

【００６０】まず、選択回路２０６，２０７は、上位画
像データＤaの最下位ビット値（ＬＳＢ値）に基づい
て、入出力端子の接続状態を切り換えている。具体的に
は、選択回路２０６において、ＬＳＢが「０」の場合に
は、入力端子ａ１と出力端子ｂ１を接続するとともに入
力端子ａ２と出力端子ｂ２とを接続する一方、ＬＳＢ値
が「１」の場合には、入力端子ａ１と出力端子ｂ２を接
続するとともに入力端子ａ２と出力端子ｂ１とを接続す
る。また、選択回路２０７は、ＬＳＢ値が「０」の場合
には、入力端子ｃ１と出力端子ｄ１を接続するとともに
入力端子ｃ２と出力端子ｄ２とを接続する一方、ＬＳＢ
値が「１」の場合には、入力端子ｃ１と出力端子ｄ２を
接続するとともに入力端子ｃ２と出力端子ｄ１とを接続
する。

【００６１】次に、ＲＡＭ２０３ｄとＲＡＭ２０３ｅの
記憶内容を図１１に示す。この図に示すようにＲＡＭ２
０３ｄにはアドレス値ｎ（ｎは０から３２までの整数）
で指示される記憶領域に変換画像データｆ（８ｎ）が記
憶されており、ＲＡＭ２０３ｅにはアドレス値ｎ（ｎは
０から３１までの整数）で指示される記憶領域に変換画
像データｆ（８ｎ＋４）が記憶されている。すなわち、
入力画像データ値ｘ＝０，４，８，１２，…，８ｎ，８
ｎ＋４，…，２５２，２５６のうち、入力画像データ値
ｘ＝０，８，…，８ｎ，…，２５６に対応する変換画像
データＤ'をＲＡＭ２０３ｄに記憶する一方、入力画像
データ値ｘ＝４，１２，…，８ｎ＋４，…，２５２に対
応する変換画像データＤ'をＲＡＭ２０３ｅに記憶して
いる。

【００６２】したがって、ＲＡＭ２０３ｄとＲＡＭ２０
３ｅは、各々８毎に変換画像データＤ'を記憶してい
る。換言すれば、第１実施形態のＲＡＭ２０３の記憶内
容（図３参照）をＲＡＭ２０３ｄとＲＡＭ２０３ｅとに
交互に振り分けて記憶している。したがって、ＲＡＭ２
０３ｄとＲＡＭ２０３ｅとの合計の記憶容量は、ＲＡＭ
２０３の記憶容量と一致するので、全ての変換画像デー
タＤ'を記憶する場合と比較して、記憶容量を１／４に
削減することができる。

【００６３】次に、階調補正ユニット２３の動作につい
て説明する。まず、データ値ｋの上位画像データＤaの
ＬＳＢ値が「０」であるとすれば、データ値ｋの上位画
像データＤaがアドレスデータとしてＲＡＭ２０３ｄお
よびＲＡＭ２０３ｅに供給される。このため、ＲＡＭ２
０３ｄから変換画像データｆ（８ｋ）が読み出される一
方、ＲＡＭ２０３ｅから変換画像データｆ（８ｋ＋４）
が読み出される。この時、選択回路２０７は直線的に入
出力端子を接続するので、補間回路２０５の入力端子２
０５Ａにはｆ（８ｋ）、入力端子２０５Ｂにはｆ（８ｋ
＋４）が供給されることになる。

【００６４】次に、データ値ｋの上位画像データＤaの
ＬＳＢ値が「１」であるとすれば、選択回路２０６は入
出力端子をたすき掛けで接続するので、ＲＡＭ２０３ｅ
には上位画像データ[ｋ]がアドレスデータとして供給さ
れる。ＲＡＭ２０３ｄには加算器２０１によって「１」
だけインクリメントされた上位画像データ[ｋ＋１]がア
ドレスデータとして供給される。したがって、ＲＡＭ２
０３ｅから変換画像データｆ（８ｋ＋４）が、ＲＡＭ２
０３ｄから変換画像データｆ（８ｋ＋８）が読み出され
る。この時、選択回路２０７は入出力端子をたすき掛け
に接続するので、補間回路２０５の入力端子２０５Ａに
はｆ（８ｋ＋４）、入力端子２０５Ｂにはｆ（８ｋ＋
８）が供給されることになる。

【００６５】補間回路２０５では、ある変換画像データ
Ｄ'と次の変換画像データＤ'とにも続いて、中間の変換
画像データＤ'を補間演算により算出するが、この例に
よれば、上位画像データＤaのＬＳＢ値と無関係に、補
間回路２０５の入力端子２０５Ａにある変換画像データ
Ｄ'が供給されるとともに、入力端子２０５Ｂに次の変
換画像データＤ'が供給される。したがって、補間回路
２０５は第１実施形態と同様に補間演算を実行して補正
画像データＤoutを生成する。

【００６６】このように本実施形態にあっては、４毎の
変換画像データＤ'をＲＡＭ２０３ｄとＲＡＭ２０３ｅ
とに交互に振り分けて記憶したので、全ての変換画像デ
ータＤ'を記憶する場合と比較して、記憶容量を１／４
に削減することができる。さらに、ＲＡＭ２０３ｄとＲ
ＡＭ２０３ｅから各々補間演算に用いる変換画像データ
Ｄ'を読み出すようにしたので、アクセス時間に余裕を
持たせることができる。

【００６７】＜４．第４実施形態＞上述した第３実施形
態の液晶装置は、ＲＡＭ２０３ｄ，２０３ｅに４毎の変
換画像データＤ'を交互に記憶するものであったが、ア
ドレスデータの生成および変換画像データＤ'を後段の
補間回路２０５に供給するために、加算器２０１、選択
回路２０６，２０７を設ける必要がある。

【００６８】ところで、ＲＡＭに記憶すべき変換画像デ
ータＤ'は上位画像データＤaのビット数分だけしか用意
しないため飛び飛びのものとなる。しかし、階調補正に
用いる変換画像データＤ'は相関性が強いので、ＲＡＭ
に記憶すべき変換画像データＤ'のうち隣接するものは
急激に変化しない。したがって、隣接する変換画像デー
タＤ'の差分値は通常の変換画像データＤ'に比較してデ
ータ量が少ない。

【００６９】第４実施形態はこの点に着目してなされた
ものであり、第４実施形態の液晶装置は、ＲＡＭの記憶
内容を工夫することによって、その記憶容量をさほど増
大させることなく、より簡易な構成でＲＡＭのアクセス
時間に余裕を持たせるものである。

【００７０】まず、第４実施形態の具体的な構成を説明
する前に、補間の方法について説明する。第４実施形態
では第１実施形態と同様に直線補間を行う。この場合、
補間演算の演算式は上述した式（１）で与えられる。こ
こで、式（１）を以下のように変形して式（５）を得る
ことができる。

【００７１】 ｆ（４ｋ＋ｊ） ＝｛ｊ・ｆ（４ｋ＋４）＋（４−ｊ）・ｆ（４ｋ）｝／４ ＝｛ｊ・ｆ（４ｋ＋４）−ｊ・ｆ（４ｋ）＋４・ｆ（４ｋ）｝／４ ＝[｛ｆ（４ｋ＋４）−ｆ（４ｋ）｝／４]・ｊ＋ｆ（４ｋ）……式（５） 式（５）によれば、ｆ（４ｋ）とｆ（４ｋ＋４）−ｆ
（４ｋ）とが与えられれば、下位画像データ[ｊ]に基づ
いて、補正画像データｆ（４ｋ＋ｊ）を算出できること
になる。

【００７２】そこで、本実施形態では、ｆ（４ｋ）とｆ
（４ｋ＋４）−ｆ（４ｋ）とを各々ＲＡＭに格納し、必
要に応じて読み出すようにしている。

【００７３】次に、第４実施形態に係る液晶装置の具体
的な構成は、階調補正ユニットの詳細な構成を除いて図
１に示す第１実施形態の液晶装置と同様である。以下、
第４実施形態に係る階調補正ユニット２４について説明
する。図１２は、第４実施形態に係る階調補正ユニット
２４の構成を示すブロック図である。階調補正ユニット
２４は、ＲＡＭ２０３ｆ，２０３ｇおよび補間回路２０
８から構成されており、図１０に示す第３実施形態の階
調補正ユニット２３と比較して、加算器２０１および選
択回路２０６，２０７が省略されている。

【００７４】ここで、ＲＡＭ２０３ｆとＲＡＭ２０３ｇ
の記憶内容を図１３に示す。この図に示すようにＲＡＭ
２０３ｆにはアドレス値ｎに対応して変換画像データｆ
（４ｎ）が記憶される一方、ＲＡＭ２０３ｇにはアドレ
ス値ｎに対応して差分変換画像データΔｆ（４ｎ）＝ｆ
（４ｎ＋４）−ｆ（４ｎ）が記憶されている。ここで、
差分変換画像データΔｆ（４ｎ）は、隣接する変換画像
データＤ'の差分であるから、そのビット数は変換画像
データＤ'と比較して少なくなる。このため、ＲＡＭ２
０３ｇの記憶容量はＲＡＭ２０３ｆの記憶容量と比較し
て極めて少なくて足りる。したがって、ＲＡＭ２０３ｆ
とＲＡＭ２０３ｇの記憶容量の合計は、第３実施形態の
ＲＡＭ２０３ｄとＲＡＭ２０３ｅの記憶容量の合計と比
べて、さほど増加しない。

【００７５】次に、補間回路２０８の構成を図１４に示
す。この図に示すように補間回路２０８は、２ビットの
ビットシフトを行うビットシフタ２３１、乗算器２３
２、および加算器２３３を備えている。ここで、入力画
像データＤinのデータ値をｘ＝４ｋ＋ｊ、上位画像デー
タＤaのデータ値をｋ、下位画像データＤbのデータ値を
ｊとすると、ＲＡＭ２０３ｆから変換画像データｆ（４
ｋ）、ＲＡＭ２０３ｇから差分変換画像データΔｆ（４
ｋ）が各々読み出される。

【００７６】ビットシフタ２３１が差分変換画像データ
Δｆ（４ｋ）にビットシフトを施すことによって、Δｆ
（４ｋ）／４を出力する。この後、乗算器２３２がΔｆ
（４ｋ）／４と下位画像データ[ｊ]とを乗算してｊ・Δ
ｆ（４ｋ）／４を生成すると、加算器２３３は変換画像
データｆ（４ｋ）と乗算結果とを加算してΔｆ（４ｋ）
／４＋ｆ（４ｋ）を補正画像データＤoutとして生成す
る。

【００７７】このように本実施形態によれば、予め変換
画像データｆ（４ｎ）と差分変換画像データΔｆ（４
ｎ）とをＲＡＭ２０３ｆおよびＲＡＭ２０３ｇに各々格
納したので、記憶容量をさほど増加させることなく、階
調補正ユニット２４全体の構成を簡略化することがで
き、しかも、ＲＡＭ２０３ｆおよびＲＡＭ２０３ｇのア
クセス時間に余裕を持たせることが可能となる。

【００７８】＜５．応用例＞次に、上述した液晶装置を
具体的な電子機器に用いた例のいくつかについて説明す
る。

【００７９】＜その１：プロジェクタ＞まず、この液晶
パネルをライトバルブとして用いたプロジェクタについ
て説明する。図１５は、プロジェクタの構成例を示す平
面図である。

【００８０】この図に示されるように、プロジェクタ１
１００内部には、ハロゲンランプ等の白色光源からなる
ランプユニット１１０２が設けられている。このランプ
ユニット１１０２から射出された投射光は、ライトガイ
ド１１０４内に配置された４枚のミラー１１０６および
２枚のダイクロイックミラー１１０８によってＲＧＢの
３原色に分離され、各原色に対応するライトバルブとし
ての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０
Ｇに入射される。

【００８１】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇおよびこれを駆動する駆動回路は上述した液
晶表示装置７０において、入力を３系統に拡張したもの
である。この場合、上述した液晶装置１において、階調
補正ユニットを３系統設け、Ｒ、Ｇ、Ｂの各原色信号に
対応する補正画像データＤoutを生成し、これを液晶表
示装置に供給している。

【００８２】そして、これらの液晶パネルによって変調
された光は、ダイクロイックプリズム１１１２に３方向
から入射される。このダイクロイックプリズム１１１２
においては、ＲおよびＢの光が９０度に屈折する一方、
Ｇの光が直進する。したがって、各色の画像が合成され
る結果、投射レンズ１１１４を介して、スクリーン等に
カラー画像が投写されることとなる。

【００８３】＜その２：モバイル型コンピュータ＞次
に、この液晶パネルを、モバイル型のパーソナルコンピ
ュータに適用した例について説明する。図１６は、この
パーソナルコンピュータの構成を示す斜視図である。図
において、コンピュータ１２００は、キーボード１２０
２を備えた本体部１２０４と、液晶表示ユニット１２０
６とから構成されている。この液晶表示ユニット１２０
６に、上述した液晶装置１を適用することができる。

【００８４】＜その３：携帯電話＞さらに、この液晶装
置１を、携帯電話に適用した例について説明する。図１
７は、この携帯電話の構成を示す斜視図である。図にお
いて、携帯電話１３００は、複数の操作ボタン１３０２
とともに、反射型の液晶パネル１００５を備えるもので
ある。

【００８５】なお、図１５〜図１７を参照して説明した
電子機器の他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、POS端末、
タッチパネルを備えた装置等などが挙げられる。そし
て、これらの各種電子機器に適用可能なのは言うまでも
ない。

【００８６】＜６．変形例＞本発明は上述した実施形態
に限定されるものではなく、例えば、以下に述べる各種
の変形が可能である。

【００８７】（１）上述した実施形態にあっては、補正
画像データＤoutをＤ／Ａ変換器３０でアナログ画像信
号に変換した後、液晶表示装置７０に供給したが、液晶
表示装置７０がデジタル信号入力に対応したものであれ
ば、補正画像データＤoutを液晶表示装置７０に直接供
給してもよいことは勿論である。

【００８８】（２）上述した実施形態において、ＲＯＭ
６０に入力画像の特性に応じた各種の変換画像データ
Ｄ'を格納しておき、入力画像に応じて階調補正ユニッ
トにロードする変換画像データＤ'を切り換えるように
してもよい。例えば、パーソナルコンピュータで生成さ
れるグラッフィクデータを表示する場合と、映像信号を
表示する場合とで、変換画像データＤ'を選択するよう
にしてもよい。また、ＲＯＭ６０を用いることなく変換
画像データＤ'を外部装置で生成してロードするように
してもよい。さらに、パーソナルコンピュータに適用す
る場合にあっては、ハードディスク等に変換画像データ
Ｄ'を記憶しておき、その初期化時にハードディスクか
ら変換画像データＤ'をロードするようにしてもよい。

【００８９】（３）上述した実施形態において、補間回
路２０５等ではビットシフタを用いて除算を行っていた
が、除算結果の下位ビットが表示画像の品質に与える影
響が少ないのであれば、これを無視するようにして後段
の加算器の構成を簡略化してもよい。

【００９０】（４）上述した実施形態においては、８ビ
ットの入力画像データＤinを上位６ビットと下位２ビッ
トに分割したが、本発明はこれに限定されるものではな
く、入力画像データＤinのビット数、上位ビット数、お
よび下位ビット数は任意に定めることが可能である。例
えば、入力画像データＤinのビット数をＬ＝Ｍ＋Ｎ、上
位ビット数をＭ、下位ビット数をＮとすれば、第１実施
形態のＲＡＭ２０３、第２実施形態のＲＡＭ２０３ａ〜
２０３ｃ、第４実施形態のＲＡＭ２０３ｆには、入力画
像データＤinの各データ値に対応する変換画像データ
Ｄ'の中から、下位ビットの間隔（２のＮ乗の間隔）で
抽出した変換画像データＤ'をＭビットの上位画像デー
タＤａの取り得る各データ値に対応づけて記憶すればよ
い。また、第３実施形態のＲＡＭ２０３ｄとＲＡＭ２０
３ｅには、下位ビットの間隔（２のＮ乗の間隔）で変換
画像データＤ'の一部を交互に割り振って記憶すればよ
い。

【００９１】（５）上述した実施形態においては、下位
画像データＤbに基づいて、２つの変換画像データＤ'に
補間演算を施すことにより補正画像データＤoutを生成
するようにしたが、補間演算の手法は直線補間に限られ
ず、最小二乗法による補間であってもよい。さらに、２
つの変換画像データＤ'から補間を行ったが、３以上の
変換画像データＤ'から補間を行うようにしてもよいこ
とは勿論である。

【００９２】

【発明の効果】以上説明したように本発明よれば、階調
補正を行うための変換データの一部について記憶してお
き、中間の変換データについては補間演算により算出す
るようにしたので、変換データを記憶する記憶手段の記
憶容量を大幅に削減することが可能となる。

【図面の簡単な説明】

【図１】 本発明の一実施形態である液晶装置の全体構
成を示すブロック図である。

【図２】 第１実施形態に係る階調補正ユニット２０の
ブロック図である。

【図３】 同実施形態に用いられるＲＡＭ２０３の記憶
内容を示す図である。

【図４】 同実施形態において入力画像データＤinのデ
ータ値と変換画像データＤ'のデータ値との関係を示す
グラフである。

【図５】 同実施形態に用いられる補間回路２０５の機
能ブロック図である。

【図６】 乗算器を使用しない補間回路２０５のブロッ
ク図である。

【図７】 第２実施形態に係る階調補正ユニット２１の
構成を示すブロック図である。

【図８】 同実施形態に係る階調補正ユニット２２の構
成を示すブロック図である。

【図９】 同実施形態に用いられるＲＡＭ２０３ａとＲ
ＡＭ２０３ｃの記憶内容を示す図である。

【図１０】 第３実施形態に係る階調補正ユニット２３
の構成を示すブロック図である。

【図１１】 同実施形態に用いられるＲＡＭ２０３ｄと
ＲＡＭ２０３ｅの記憶内容を示す図である。

【図１２】 第４実施形態に係る階調補正ユニット２４
の構成を示すブロック図である。

【図１３】 同実施形態に用いられるＲＡＭ２０３ｆと
ＲＡＭ２０３ｇの記憶内容を示す図である。

【図１４】 同実施形態に係る補間回路２０８の構成を
示すブロック図である。

【図１５】 同液晶装置を適用した電子機器の一例たる
プロジェクタの構成を示す断面図である。

【図１６】 同液晶装置を適用した電子機器の一例たる
パーソナルコンピュータの構成を示す斜視図である。

【図１７】 同液晶装置を適用した電子機器の一例たる
携帯電話の構成を示す斜視図である。

【符号の説明】

２０〜２４……階調補正ユニット（階調補正装置） ７０……液晶表示装置（画像表示部） ２０３，２０３ａ〜２０３ｆ……ＲＡＭ（記憶手段、記
憶部） ２０１……加算器（読出手段） ２０２……スイッチ（読出手段） ２０５，２０８……補間回路（補間手段） ２０６，２０７……選択回路（読出手段） Ｄa……上位画像データ（上位階調データ） Ｄb……下位画像データ（下位階調データ） Ｄin……入力画像データ（階調データ） Ｄ'……変換画像データ（変換データ） Ｄout……補正画像データ（補正階調データ）

フロントページの続き Ｆターム(参考） 2H093 NA16 NC13 NC21 NC24 NC65 ND06 ND39 ND49 ND54 ND58 NG02 5C006 AA01 AA02 AA16 AF13 AF46 AF71 AF81 AF83 BB11 BC13 BC16 BF02 BF04 BF08 BF15 BF24 BF28 BF49 FA44 FA56 5C021 PA66 PA67 PA80 XA34 XA35 5C080 AA10 BB05 DD04 DD22 EE29 FF09 JJ02 JJ05 JJ06

Claims (11)

【特許請求の範囲】
1. 【請求項１】 画像の階調を示す階調データの各データ
   値毎に予め定められた変換データの一部を用いて、前記
   階調データに階調補正を施して補正階調データを生成す
   る階調補正装置であって、 入力される前記階調データを上位ビットと下位ビットと
   に分割して上位階調データと下位階調データとを各々生
   成する分割手段と、 全ての前記変換データの中から前記下位ビットの間隔で
   抽出した前記変換データを前記上位階調データの取り得
   る各データ値に対応付けて記憶する記憶手段と、 前記上位階調データに基づいて前記記憶手段から複数の
   前記変換データを読み出す読出手段と、 前記下位階調データに基づいて、前記読出手段によって
   読み出された複数の前記変換データに補間演算を施して
   前記補正階調データを生成する補間手段とを備えること
   を特徴とする階調補正装置。
2. 【請求項２】 画像の階調を示す階調データの各データ
   値毎に予め定められた変換データの一部を用いて、前記
   階調データに階調補正を施して補正階調データを生成す
   る階調補正装置であって、 入力される前記階調データを上位ビットと下位ビットと
   に分割して上位階調データと下位階調データとを各々生
   成する分割手段と、 全ての前記変換データの中から前記下位ビットの間隔で
   抽出した前記変換データを前記上位階調データの取り得
   る各データ値に対応付けて記憶する記憶手段と、 前記上位階調データに基づいて、前記記憶手段から前記
   上位階調データのデータ値に対応する第１の変換データ
   と当該データ値を１だけインクリメントしたデータ値に
   対応する第２の変換データとを読み出す読出手段と、 前記下位階調データに基づいて、前記読出手段によって
   読み出された前記第１および第２の変換データに補間演
   算を施して補正階調データを生成する補間手段とを備え
   ることを特徴とする階調補正装置。
3. 【請求項３】 前記読出手段は、前記上位階調データの
   データ値を１だけインクリメントした歩進データを生成
   する歩進手段を備え、前記階調データの１サンプリング
   期間中に、前記上位階調データと前記歩進データとに基
   づいて前記記憶手段から前記第１および第２の変換デー
   タを時分割で読み出すことを特徴とする請求項２に記載
   の階調補正装置。
4. 【請求項４】 画像の階調を示す階調データの各データ
   値毎に予め定められた変換データの一部を用いて、前記
   階調データに階調補正を施して補正階調データを生成す
   る階調補正装置であって、 入力される前記階調データを上位ビットと下位ビットと
   に分割して上位階調データと下位階調データとを各々生
   成する分割手段と、 前記上位階調データのデータ値を１だけインクリメント
   した歩進データを生成する歩進手段と、 全ての前記変換データの中から前記下位ビットの間隔で
   抽出した前記変換データを前記上位階調データの取り得
   る各データ値に対応付けて記憶する第１の記憶手段と、 前記第１の記憶手段と同一の記憶内容を有する第２の記
   憶手段と、 前記第１の記憶手段から前記上位階調データのデータ値
   に対応する第１の変換データを読み出す一方、前記第２
   の記憶手段から前記歩進データのデータ値に対応する第
   ２の変換データを読み出す読出手段と、 前記下位階調データに基づいて、前記読出手段によって
   読み出された前記第１および第２の変換データに補間演
   算を施して補正階調データを生成する補間手段とを備え
   ることを特徴とする階調補正装置。
5. 【請求項５】 画像の階調を示す階調データの各データ
   値毎に予め定められた変換データの一部を用いて、前記
   階調データに階調補正を施して補正階調データを生成す
   る階調補正装置であって、 入力される前記階調データを上位ビットと下位ビットと
   に分割して上位階調データと下位階調データとを各々生
   成する分割手段と、 前記上位階調データのデータ値を１だけインクリメント
   した歩進データを生成する歩進手段と、 全ての前記変換データの中から前記下位ビットの間隔で
   抽出した前記変換データを前記上位階調データの取り得
   る各データ値に対応付けて記憶する第１の記憶手段と、 あるアドレスに対応する記憶領域に、前記第１の記憶手
   段において当該アドレスを１だけ進めたアドレスに対応
   する記憶領域に記憶されている前記変換データを記憶す
   る第２の記憶手段と、 前記上位階調データをアドレスデータとして前記第１お
   よび第２の記憶手段に供給し、前記第１の記憶手段から
   第１の変換データを読み出す一方、前記第２の記憶手段
   から第２の変換データを読み出す読出手段と、 前記下位階調データに基づいて、前記読出手段によって
   読み出された前記第１および第２の変換データに補間演
   算を施して補正階調データを生成する補間手段とを備え
   ることを特徴とする階調補正装置。
6. 【請求項６】 画像の階調を示す階調データの各データ
   値毎に予め定められた変換データの一部を用いて、前記
   階調データに階調補正を施して補正階調データを生成す
   る階調補正装置であって、 入力される前記階調データを上位ビットと下位ビットと
   に分割して上位階調データと下位階調データとを各々生
   成する分割手段と、 前記変換データの一部を、前記下位ビットの間隔で前記
   上位階調データの取り得る各データ値に対応付けて交互
   に記憶する第１および第２の記憶手段と、 前記上位階調データに基づいて、前記第１の記憶手段お
   よび前記第２の記憶手段から、前記上位階調データのデ
   ータ値に対応する第１の変換データと当該データ値を１
   だけインクリメントしたデータ値に対応する第２の変換
   データとを読み出す読出手段と、 前記下位階調データに基づいて、前記読出手段によって
   読み出された前記第および第２の変換データに補間演算
   を施して補正階調データを生成する補間手段とを備える
   ことを特徴とする階調補正装置。
7. 【請求項７】 前記第１の記憶手段は、前記上位ビット
   の最下位ビット値が０となり、かつ、前記下位ビットの
   各ビット値が０となる前記階調データに各々対応する前
   記変換データを記憶し、 前記第２の記憶手段は、前記上位ビットの最下位ビット
   値が１となり、かつ、前記下位ビットの各ビット値が０
   となる前記階調データに各々対応する前記変換データを
   記憶することを特徴とする請求項６に記載の階調補正装
   置。
8. 【請求項８】 画像の階調を示す階調データの各データ
   値毎に予め定められた変換データの一部を用いて、前記
   階調データに階調補正を施して補正階調データを生成す
   る階調補正装置であって、 入力される前記階調データを上位ビットと下位ビットと
   に分割して上位階調データと下位階調データとを各々生
   成する分割手段と、 前記変換データの一部を、前記下位ビットの間隔で前記
   上位階調データの取り得る各データ値に対応付けて記憶
   する第１の記憶手段と、 ある上位階調データに対応する変換データと、当該上位
   階調データのデータ値が１だけ異なるデータに対応する
   変換データとの差分値を示す差分変換データを、前記上
   位階調データの取り得る各データ値に関連づけて記憶す
   る第２の記憶手段と、 前記上位階調データに基づいて、前記第１の記憶手段お
   よび前記第２の記憶手段から、前記上位階調データのデ
   ータ値に対応する変換データおよび差分変換データとを
   読み出す読出手段と、 前記下位階調データに基づいて、前記読出手段によって
   読み出された前記変換データおよび前記差分変換データ
   に補間演算を施して補正階調データを生成する補間手段
   とを備えることを特徴とする階調補正装置。
9. 【請求項９】 請求項１〜８のうちいずれか１項に記載
   した階調補正装置と、 前記階調補正装置から出力される補正階調データに基づ
   いて、画像を表示する画像表示部とをを備えることを特
   徴とする画像表示装置。
10. 【請求項１０】 前記画像表示部は、液晶パネルを備え
    るものであって、前記変換データは、当該液晶パネルの
    印加電圧に対する透過率特性またはガンマ特性のうち少
    なくとも一方を補正するために用いられることを特徴と
    する請求項９に記載の画像表示装置。
11. 【請求項１１】 画像の階調を示す階調データの各デー
    タ値毎に予め定められた変換データの一部を用いて、前
    記階調データに階調補正を施す階調補正方法であって、 入力される前記階調データを上位ビットと下位ビットと
    に分割して上位階調データと下位階調データとを各々生
    成し、 全ての前記変換データの中から前記下位ビットの間隔で
    抽出した前記変換データを前記上位階調データの取り得
    る各データ値に対応付けて記憶部に記憶し、 前記上位階調データに基づいて前記記憶部から複数の前
    記変換データを読み出し、 前記下位階調データに基づいて、複数の前記変換データ
    に補間演算を施して前記補正階調データを生成すること
    を備えることを特徴とする階調補正方法。