[go: up one dir, main page]

JP2000332246A - 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス - Google Patents

自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス

Info

Publication number
JP2000332246A
JP2000332246A JP2000136015A JP2000136015A JP2000332246A JP 2000332246 A JP2000332246 A JP 2000332246A JP 2000136015 A JP2000136015 A JP 2000136015A JP 2000136015 A JP2000136015 A JP 2000136015A JP 2000332246 A JP2000332246 A JP 2000332246A
Authority
JP
Japan
Prior art keywords
layer
well
mask
trench
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000136015A
Other languages
English (en)
Other versions
JP4711486B2 (ja
Inventor
Thomas Grebs
グレブス トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Corp filed Critical Intersil Corp
Publication of JP2000332246A publication Critical patent/JP2000332246A/ja
Application granted granted Critical
Publication of JP4711486B2 publication Critical patent/JP4711486B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 垂直ＭＯＳデバイスに自己整列ゲートトレン
チを形成するプロセスを提供する。 【解決手段】 基板のポテンシャルウエル−ソース領域
を画成するために半導体基板の上面に第一のマスクを形
成し；該ポテンシャルウエル−ソース領域にウエルドー
パント及びソースドーパントをインプラントし、それに
よりそれぞれ該基板にウエル領域及びソース領域を形成
し；該ウエル領域及び該ソース領域上に酸化物マスクを
成長し；第一のマスクを除去し；酸化物マスクを用い、
該ソース領域間のゲートトレンチをエッチングし、該ト
レンチは基板内に、該ウエル領域の下に選択された深さ
に延在する各段階からなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体デバイスに関
し、より詳細には自己整列トレンチを有するＭＯＳゲー
トデバイスを製造するプロセスに関する。
【０００２】
【従来の技術】トレンチゲート構造を含むＭＯＳトラン
ジスタは高電流、低電圧スイッチング応用に対して平坦
な（ｐｌａｎａｒ）トランジスタに対して重要な利点を
提供する。後者の構成では、高電流における動作に対し
て意図されたトランジスタの設計に実質的な拘束がある
という影響が生ずるという拘束が存在する。
【０００３】ＤＭＯＳデバイスのトレンチゲートは典型
的にはソースからドレインに延在し、二酸化シリコンの
熱成長の層に各々並べられた側壁及びフロアを有するト
レンチを含む。並べられたトレンチはドープされたポリ
シリコンで満たされる。トレンチゲートの構造はより束
縛されない電流を許容し、従って、特定のオン抵抗（ｏ
ｎ−ｒｅｓｉｓｔａｎｃｅ）のより低い値を提供する。
更にまた、トレンチゲートはトランジスタの本体を横切
るソースの底から、下のドレインにトレンチの垂直側壁
に沿って延在するＭＯＳチャンネルの減少されたセルピ
ッチを可能にする。チャンネル密度は故に、増加され、
オン抵抗に対するチャンネルの貢献を減少する。トレン
チＤＭＯＳトランジスタの構造及び性能はＢｕｌｕｃｅ
ａ，ＲｏｓｓｅｎのＳｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃ
ｔｒｏｎｉｃｓ，１９９１，Ｖｏｌ．３４，Ｎｏ．５，
ｐｐ４９５−５０７，“ Ｔｒｅｎｃｈ ＤＭＯＳ Ｔ
ｒａｎｓｉｓｔｏｒ Ｔｅｂｈｎｏｌｏｇｙ ｆｏｒ
Ｈｉｇｈ−Ｃｕｒｒｅｎｔ（１００ Ａ Ｒａｎｇｅ）
Ｓｗｉｔｃｈｉｎｇ”に開示されている。ＤＭＯＳデ
バイスでの使用に加えて、トレンチゲートはまた絶縁ゲ
ートバイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳ制御
されたサイリスタ（ＭＣＴ）及び他のＭＯＳゲートデバ
イスで好ましく用いられる。
【０００４】ＭＯＳデバイスの自己整列トレンチはソー
スとトレンチコンタクトの間の距離の減少を許容し、Ｖ
ＬＳＩ製造のために充填密度を増加する利点を可能にす
る。米国特許第５３９３７０４号の明細書はデバイス領
域に対する自己整列トレンチコンタクトを基板内及びそ
の上に形成する方法を開示し、それは半導体基板上のゲ
ート電極、基板内のソース／ドレイン領域、ゲート電極
側壁上のスペーサを含む。側壁スペーサはトレンチコン
タクトが形成される基板の開口を提供するためのマスク
として用いられる。
【０００５】米国特許第５７１６８８６号は高電圧ＭＯ
Ｓデバイスの製造方法を開示し、そこでは窒化シリコン
層が基板でのトレンチ型のソース／ドレイン領域を形成
するためのマスクとして用いられる。トレンチソース／
ドレイン領域は２つの導電層を含み、同一の２つの導電
層の部分は基板表面上のゲートに含まれる。
【０００６】米国特許第５６６５６１９号はシリコン基
板上のマスクされた酸化物／窒化物／酸化物（ＯＮＯ）
サンドイッチを通してエッチングされる自己整列コンタ
クトトレンチを有するＤＭＯＳトランジスタの製造方法
を開示する。ゲートポリシリコンはトレンチに堆積さ
れ、窒化物層と共に平坦化される。平坦化されたポリシ
リコンは酸化物で覆われ、ドーピング及び四つの付加的
なフォトリソグラフィーマスキング段階がトレンチに隣
接したＮ＋ソース領域及びソース領域間のＰ＋体（ｂｏ
ｄｙ）オーミックコンテント領域を形成するために用い
られる。
【０００７】現在用いられているよりも少ないマスキン
グ段階しか要求しない簡単なプロセスによりＭＯＳゲー
トデバイスの製造を容易にするためのニーズが存在す
る。
【０００８】
【発明が解決しようとする課題】本発明の目的は上記課
題を解決することにある。
【０００９】
【課題を解決するための手段】本発明は、 （ａ） 半導体基板の上層にスクリーン酸化物層を形成
し； （ｂ） 該スクリーン層上に窒化物層を形成し； （ｃ） 基板のマスクされた上層にウエル領域を画成す
るために該窒化物層をパターン化し、エッチングするた
めにウエルマスクを用い； （ｄ） 該上層にウエル領域を形成するために第一の導
電性型のイオンをマスクされた上層にインプラントし拡
散する各段階を含む自己整列トレンチを有するプロセス
であって、 （ｅ） 該上層に選択された深さに延在するソース領域
を形成するために効果的な条件の下に第二の反対の導電
性型のイオンをマスクされた上層のウエル領域にインプ
ラントし拡散し、該選択された深さはソース−ウエル接
合を画成し； （ｆ） あらかじめ該マスクの下にある窒化物層の部分
を露出するためにウエルマスクを除去し； （ｇ） 該ウエル及びソース領域を実質的にオーバーレ
イするように酸化物絶縁層を形成し、該絶縁層は上層の
一部にわたりハードマスクを形成し； （ｈ） 酸化物絶縁層によりマスクされていない上層の
部分を露出するために該窒化物層の下にある窒化物層及
びスクリーン酸化物の該部分をエッチングし； （ｉ） ウエル領域の下に選択された深さに上層内に延
在するゲートトレンチを形成するよう酸化物絶縁層によ
りマスクされない上層の該部分をエッチングし； （ｊ） 該トレンチの絶縁体を含む側壁及びフロアを形
成し； （ｋ） 半導体でゲートトレンチを充填し、酸化物絶縁
層の上面と実質的に共面の面に該トレンチの半導体を平
坦化し； （ｌ） 平坦化されたトレンチ半導体及び酸化物絶縁層
の上面にインターレベル誘電体層を形成し； （ｍ） インターレベル誘電体層上にコンタクトウイン
ドウマスクを形成し、ゲートトレンチ半導体及びソース
領域にコンタクト開口を形成するために該インターレベ
ル誘電体層及び該酸化物絶縁層をエッチングし； （ｎ） 該コンタクト開口を通り、ゲートトレンチ半導
体及びソース領域を同時にエッチングし、該ソース領域
は該ソース−ウエル接合の深さに実質的に対応する深さ
にエッチングされ； （ｏ） 該第一の導電性型のイオンを該コンタクト開口
を通りゲートトレンチ半導体及びソース領域にインプラ
ントし； （ｐ） 該コンタクトウインドウマスクを除去し、該イ
ンターレベル誘電体層上及び該コンタクト開口内に金属
を堆積し； （ｑ） 離散的ソース及びゲート接続を形成するために
該金属をパターン化することを特徴とする ＭＯＳゲートデバイスを製造するプロセスを含む。
【００１０】本発明は又、 （ａ） 基板のポテンシャルウエル−ソース領域を画成
するために半導体基板の上面に第一のマスクを形成し； （ｂ） 該ポテンシャルウエル−ソース領域にウエルド
ーパント及びソースドーパントをインプラントし、それ
によりそれぞれ該基板にウエル領域及びソース領域を形
成し； （ｃ） 該ウエル領域及び該ソース領域上に酸化物マス
クを成長し； （ｄ） 第一のマスクを除去し； （ｅ） 酸化物マスクを用い、該ソース領域間のゲート
トレンチをエッチングし、該トレンチは基板内に、該ウ
エル領域の下に選択された深さに延在する各段階からな
る 垂直ＭＯＳデバイスに自己整列ゲートトレンチを形成す
るプロセスを含む。
【００１１】利便性のために、本発明は自己整列トレン
チを有するＭＯＳゲートデバイスを形成するためのプロ
セスに関する。スクリーン酸化層は半導体基板の上層に
形成され、窒化物層はスクリーン酸化層上に形成され
る。ウエルマスクを用いて、窒化物層は上層にウエル領
域を画成するためにパターン化され、エッチングされ、
第一の導電性型のイオンはウエル領域を形成するために
マスクされた上層に拡散される。
【００１２】第二の、反対の導電性型のイオンはソース
−ウエル接合を画成する選択された深さに延在するソー
ス領域を形成するためにマスクされた上層のウエル領域
にインプラントされる。ウエルマスクは予めマスクの下
にある窒化物層の部分を露出するよう除去される。ハー
ドマスクを提供する酸化物絶縁層は上層のウエル及びソ
ース領域をオーバーレイするように形成される。窒化物
層の残りの部分及びその下のスクリーン酸化物層はウエ
ルマスクにより保護されていたが、除去され、それによ
り酸化物絶縁層によりマスクされない基板の部分を露出
する。
【００１３】斯くして露出された基板の部分はウエル領
域の下の選択された深さに基板を通して延在するゲート
トレンチを形成するためにエッチングされる。絶縁体の
側壁及びフロアはゲートトレンチに形成され、これは半
導体で充填される。トレンチ内の半導体は酸化物絶縁層
の上層と実質的に共面となるように平坦化される。イン
ターレベル誘電体層は平坦化されたゲートトレンチ及び
半導体酸化物絶縁層の上面上に形成される。インターレ
ベル誘電体層上のコンタクトウインドウマスクの形成に
続いて、それと下の酸化物絶縁層はゲート半導体及びソ
ース領域へのコンタクト開口を形成するようエッチング
される。
【００１４】ゲート半導体及びソース領域はコンタクト
開口を通して同時にエッチングされ、ソース領域はソー
ス−ウエル接合の深さと実質的に対応する深さにエッチ
ングされる。第一の導電性型のイオンはゲート半導体及
びソース領域にコンタクト開口を通してインプラントさ
れる。コンタクトウインドウマスクは除去され、金属が
インターレベル誘電体層上及びコンタクト開口内に堆積
され、次に離散的ソース及びゲート接続を形成するため
にパターン化される。
【発明の実施の形態】本発明は以下に図面を参照して例
により以下に詳細に説明される。
【００１５】ＭＯＳゲートデバイス用の簡単なプロセス
は図１から９に概略が示される。図１に示されるよう
に、半導体基板１０１は上層１０２を有し、この上に薄
いスクリーン酸化物層１０３が形成される。窒化物層１
０４は層１０３上に堆積され、フォトレジストウエルマ
スクＷＭによりパターン化される。半導体基板１０１は
好ましくは単結晶シリコンからなり、上層１０２はエピ
タキシャル的に成長したシリコンからなり、スクリーン
層１０３は二酸化シリコンからなる。窒化物層１０４の
堆積は化学蒸着（ＣＶＤ）又は低圧化学蒸着（ＬＰＣＶ
Ｄ）により達成されうる。
【００１６】図２に示されるように、ウエル領域１０５
は第一の導電性型のイオンによりインプラント及び拡散
により形成され、それに続いてソース領域１０６はソー
ス−ウエル接合１０７を画成する選択された深さに第二
の、反対の導電性型のインプラント及び拡散により形成
される。ウエル領域１０５及びソース領域１０６の形成
に続いて、ウエルマスクＷＭはスクリーン層１０３から
剥離される。
【００１７】図２で、第一の導電性型はＰとして表さ
れ、Ｐ−ウエル領域１０５を形成し、第二の導電性型は
Ｎであり、Ｎ＋ソース領域１０６を形成する。これらの
導電性型は逆の型に反転されうる。硼素は好ましくはＰ
ドーパントであり、砒素及び燐がＮドーパントとして有
用である。
【００１８】図３に記載されるように、酸化物絶縁層１
０８は二酸化シリコンであり、ソース領域１０６及びウ
エル領域１０５上に形成される。酸化物絶縁層１０８の
少量は、少なくとも約１２００オングストロームの厚さ
を有し、面１０９を形成するようエッチングされ、この
エッチング段階は窒化物層１０４上に形成された如何な
る酸化物も同時に除去されることを確実にする。窒化物
層１０４は次に図４に示される構造を残して、選択的エ
ッチングにより除去される。
【００１９】酸化物絶縁層１０８は実質的に垂直の側壁
１１０を有し、図５に示されるウエル領域１０５のその
下の選択された深さ１１２に実質的に延在するトレンチ
１１１のエッチング用のハードマスクを提供する。絶縁
側壁１１２及びフロア１１３は好ましくは二酸化シリコ
ンからなり、図６に示されるようにトレンチ１１１に形
成される。トレンチ１１１はポリシリコンからなる半導
体１１４で充填される。半導体１１４は酸化物絶縁層１
０８の面１０９と実質的に共面である面１１５を提供す
るようエッチング又は機械的に処理されることにより平
坦化される。
【００２０】図７に示されるように、インターレベル誘
電体層１１６は表面１０９及び１１５上に堆積され、ト
レンチコンタクト開口１１７を提供するためにコンタク
トウインドウマスク（図示せず）を用いてパターン化さ
れエッチングされる。インターレベル誘電体層１１６は
例えばボロフォスフォシリケイトガラス（ＢＰＳＧ）に
より形成される。ハードマスクとしてパターン化された
インターレベル誘電体層１１６を用いたシリコンディン
プルエッチングは深さ１１９にトレンチコンタクト開口
１１７に、ソースコンタクト開口１１８を実質的にソー
ス−ウエル接合１０７にソース領域１０６を通して延在
するように用いられる。コンタクト開口１１７、１１８
を通して第一の導電性型のイオンのインプラント及び拡
散はゲート半導体１１４のＰ＋領域１２０及びソース領
域１０６に隣接したＰ＋エミッタ領域１２１を形成す
る。
【００２１】コンタクトウインドウマスク（図示せず）
の除去に続いて、アルミニウムのような金属は図９に示
されるように、ゲート接続１２２及びソース／エミッタ
接続１２３を提供するよう堆積され、パターン化され、
それにより、本発明によるデバイス１００の製造は完了
する。
【００２２】ハードマスクとして及び酸化物絶縁層１０
８及びインターレベル誘電体層１１６を用い、３つのフ
ォトリソグラフィックマスク（ウエル、コンタクトウイ
ンドウ、金属）のみを要求するプロセスは顕著に簡単
で、典型的な知られているデバイス製造プロセスよりも
便利である。
【００２３】自己整列トレンチを有するＭＯＳゲートデ
バイスを形成するプロセスではスクリーン酸化層は半導
体基板の上層に形成され、窒化物層はスクリーン酸化層
上に形成される。ウエルマスクを用いることにより、窒
化物層は上層のウエル領域を画成するためにパターン化
され、エッチングされ、第一の導電性型のイオンはウエ
ル領域を形成するためにマスクされた上層に拡散され
る。第二の、反対の導電性型のイオンはソース−ウエル
接合を画成する選択された深さに延在するソース領域を
形成するためにマスクされた上層のウエル領域にインプ
ラントされる。ウエルマスクは除去され、マスクの下に
予めあった窒化物層の部分を露出させる。ハードマスク
を提供する酸化物絶縁層は上層のウエル及びソース領域
をオーバーレイするよう形成される。窒化物層の残りの
部分及びその下にあるスクリーン酸化物はウエルマスク
により保護されていたが、除去され、それにより酸化物
絶縁層によりマスクされない基板の部分を露出する。
【００２４】斯くして露出された基板の部分は選択され
た深さのウエル領域へ基板を通して延在するゲートトレ
ンチを形成するようエッチングされる。絶縁体の側壁及
びフロアはゲートトレンチに形成され、これは半導体で
充填される。トレンチの半導体は酸化物絶縁層の上面と
実質的に共面になるように平坦化される。インターレベ
ル誘電体層は平坦化されたゲートトレンチ半導体及び酸
化物絶縁層の上面上に形成される。
【図面の簡単な説明】
【図１】ＭＯＳゲートデバイスを形成するプロセスの概
略を示す。
【図２】ＭＯＳゲートデバイスを形成するプロセスの概
略を示す。
【図３】ＭＯＳゲートデバイスを形成するプロセスの概
略を示す。
【図４】ＭＯＳゲートデバイスを形成するプロセスの概
略を示す。
【図５】ＭＯＳゲートデバイスを形成するプロセスの概
略を示す。
【図６】ＭＯＳゲートデバイスを形成するプロセスの概
略を示す。
【図７】ＭＯＳゲートデバイスを形成するプロセスの概
略を示す。
【図８】ＭＯＳゲートデバイスを形成するプロセスの概
略を示す。
【図９】ＭＯＳゲートデバイスを形成するプロセスの概
略を示す。
【符号の説明】
１００ デバイス １０１ 半導体基板 １０２ 上層 １０３ スクリーン酸化物層 １０４ 窒化物層 １０５ ウエル領域 １０６ ソース領域 １０７ ソース−ウエル接合 １０８ 酸化物絶縁層 １０９ 面 １１０ 垂直の側壁 １１１ トレンチ １１２ 選択された深さ １１３ フロア １１４ 半導体 １１５ 面 １１６ 誘電体層 １１７ トレンチコンタクト開口 １１８ ソースコンタクト開口 １１９ 深さ １２０ Ｐ＋領域 １２１ Ｐ＋エミッタ領域 １２２ ゲート接続 １２３ ソース／エミッタ接続

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】（ａ） 半導体基板の上層にスクリーン酸
    化物層を形成し； （ｂ） 該スクリーン層上に窒化物層を形成し； （ｃ） 基板のマスクされた上層にウエル領域を画成す
    るために該窒化物層をパターン化し、エッチングするた
    めにウエルマスクを用い； （ｄ） 該上層にウエル領域を形成するために第一の導
    電性型のイオンをマスクされた上層にインプラントし拡
    散する各段階を含む自己整列トレンチを有するプロセス
    であって、 （ｅ） 該上層に選択された深さに延在するソース領域
    を形成するために効果的な条件の下に第二の反対の導電
    性型のイオンをマスクされた上層のウエル領域にインプ
    ラントし拡散し、該選択された深さはソース−ウエル接
    合を画成し； （ｆ） あらかじめ該マスクの下にある窒化物層の部分
    を露出するためにウエルマスクを除去し； （ｇ） 該ウエル及びソース領域を実質的にオーバーレ
    イするように酸化物絶縁層を形成し、該絶縁層は上層の
    一部にわたりハードマスクを形成し； （ｈ） 酸化物絶縁層によりマスクされていない上層の
    部分を露出するために該窒化物層の下にある窒化物層及
    びスクリーン酸化物の該部分をエッチングし； （ｉ） ウエル領域の下に選択された深さに上層内に延
    在するゲートトレンチを形成するよう酸化物絶縁層によ
    りマスクされない上層の該部分をエッチングし； （ｊ） 該トレンチの絶縁体を含む側壁及びフロアを形
    成し； （ｋ） 半導体でゲートトレンチを充填し、酸化物絶縁
    層の上面と実質的に共面の面に該トレンチの半導体を平
    坦化し； （ｌ） 平坦化されたトレンチ半導体及び酸化物絶縁層
    の上面にインターレベル誘電体層を形成し； （ｍ） インターレベル誘電体層上にコンタクトウイン
    ドウマスクを形成し、ゲートトレンチ半導体及びソース
    領域にコンタクト開口を形成するために該インターレベ
    ル誘電体層及び該酸化物絶縁層をエッチングし； （ｎ） 該コンタクト開口を通り、ゲートトレンチ半導
    体及びソース領域を同時にエッチングし、該ソース領域
    は該ソース−ウエル接合の深さに実質的に対応する深さ
    にエッチングされ； （ｏ） 該第一の導電性型のイオンを該コンタクト開口
    を通りゲートトレンチ半導体及びソース領域にインプラ
    ントし； （ｐ） 該コンタクトウインドウマスクを除去し、該イ
    ンターレベル誘電体層上及び該コンタクト開口内に金属
    を堆積し； （ｑ） 離散的ソース及びゲート接続を形成するために
    該金属をパターン化することを特徴とするＭＯＳゲート
    デバイスを製造するプロセス。
  2. 【請求項２】（ｇ’） 該層の上面を画成し、窒化物層
    の該部分上に存在する如何なる酸化物をも除去するため
    に、酸化物絶縁層の小さな部分をエッチングすることを
    特徴とする請求項１記載のプロセス。
  3. 【請求項３】 該基板は単結晶シリコンと、エピタキシ
    ャルにより成長したシリコンからなる補助上層とからな
    り、該スクリーン酸化層、該酸化物絶縁層、該トレンチ
    側壁及びフロアのそれぞれは二酸化シリコンを含むこと
    を特徴とする請求項１記載プロセス。
  4. 【請求項４】 該酸化物絶縁層は少なくとも約１２００
    オングストロームの厚さを有することを特徴とする請求
    項４記載のプロセス。
  5. 【請求項５】 該ゲートトレンチの該半導体はポリシリ
    コンからなり、該第一の導電性型はＰであり、該第二の
    導電性型はＮであり、又は該第一の導電性型はＮであ
    り、該第二の導電性型はＰであることを特徴とする請求
    項１記載のプロセス。
  6. 【請求項６】 第一の導電性型のイオンの該インプラン
    ト及び拡散は硼素イオンのインプラント及び拡散からな
    り、第二の導電性型のイオンの該インプラント及び拡散
    は砒素イオン又は燐イオンのインプラントからなる請求
    項１記載のプロセス。
  7. 【請求項７】 該インターレベル誘電体層はボロフォス
    フォシリケイトガラスからなり、該金属はアルミニウム
    からなることを特徴とする請求項１記載のプロセス。
  8. 【請求項８】（ａ） 基板のポテンシャルウエル−ソー
    ス領域を画成するために半導体基板の上面に第一のマス
    クを形成し； （ｂ） 該ポテンシャルウエル−ソース領域にウエルド
    ーパント及びソースドーパントをインプラントし、それ
    によりそれぞれ該基板にウエル領域及びソース領域を形
    成し； （ｃ） 該ウエル領域及び該ソース領域上に酸化物マス
    クを成長し； （ｄ） 第一のマスクを除去し； （ｅ） 酸化物マスクを用い、該ソース領域間のゲート
    トレンチをエッチングし、該トレンチは基板内に、該ウ
    エル領域の下に選択された深さに延在する各段階からな
    る垂直ＭＯＳデバイスに自己整列ゲートトレンチを形成
    するプロセス。
JP2000136015A 1999-05-10 2000-05-09 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス Expired - Fee Related JP4711486B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/307,879 US6238981B1 (en) 1999-05-10 1999-05-10 Process for forming MOS-gated devices having self-aligned trenches
US307879 1999-05-10

Publications (2)

Publication Number Publication Date
JP2000332246A true JP2000332246A (ja) 2000-11-30
JP4711486B2 JP4711486B2 (ja) 2011-06-29

Family

ID=23191551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000136015A Expired - Fee Related JP4711486B2 (ja) 1999-05-10 2000-05-09 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス

Country Status (4)

Country Link
US (1) US6238981B1 (ja)
EP (1) EP1052690A3 (ja)
JP (1) JP4711486B2 (ja)
KR (1) KR100727452B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091555B2 (en) 2003-04-02 2006-08-15 Rohm Co., Ltd. Semiconductor device for switching
JP2010534921A (ja) * 2007-04-03 2010-11-11 ビシャイ‐シリコニックス 自己整合トレンチｍｏｓｆｅｔ及びその製造方法
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292616B1 (ko) * 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
US7098506B2 (en) 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法
EP1089343A3 (en) 1999-09-30 2003-12-17 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
JP3356162B2 (ja) * 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
TWI223448B (en) * 2003-04-29 2004-11-01 Mosel Vitelic Inc DMOS device having a trenched bus structure
US20070157516A1 (en) * 2006-01-09 2007-07-12 Fischer Bernhard A Staged modular hydrocarbon reformer with internal temperature management
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
KR101131892B1 (ko) * 2010-03-31 2012-04-03 주식회사 하이닉스반도체 매립 게이트를 갖는 반도체 장치 및 그의 제조 방법
CN103187291B (zh) * 2011-12-29 2016-02-10 立新半导体有限公司 一种制备沟槽半导体功率分立器件的方法
CN103187287B (zh) * 2011-12-29 2016-08-10 立新半导体有限公司 一种沟槽半导体分立器件的制备方法
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN103824774B (zh) * 2012-11-16 2017-04-12 竹懋科技股份有限公司 沟渠式mos整流器及其制造方法
US9396958B2 (en) * 2014-10-14 2016-07-19 Tokyo Electron Limited Self-aligned patterning using directed self-assembly of block copolymers
EP3647371B1 (en) 2017-06-28 2022-08-24 Asahi Kasei Kabushiki Kaisha Resin composition, method for producing resin composition, and molded article
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10770302B2 (en) * 2018-09-27 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor FinFET device and method
DE102019104629B4 (de) 2018-09-27 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET-Halbleiter-Bauelement und Verfahren
CN116759451A (zh) * 2021-11-25 2023-09-15 成都森未科技有限公司 一种自对准沟槽栅结构igbt
CN115084247A (zh) * 2022-08-22 2022-09-20 泰科天润半导体科技（北京）有限公司 一种双沟槽型碳化硅mosfet的制造方法
CN117637607A (zh) * 2024-01-24 2024-03-01 北京智芯微电子科技有限公司 超结半导体的自对准接触槽形成方法及超结半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS544079A (en) * 1977-06-10 1979-01-12 Sony Corp Semiconductor device
JPS5718365A (en) * 1980-07-08 1982-01-30 Matsushita Electronics Corp Semiconductor device and manufacture thereof
JPH06151867A (ja) * 1992-11-13 1994-05-31 Sharp Corp 縦型ｍｏｓトランジスタおよびその製造方法
JPH1168093A (ja) * 1997-08-08 1999-03-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US583023A (en) * 1897-05-25 Hungary
US4983535A (en) * 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US5100823A (en) * 1988-02-29 1992-03-31 Motorola, Inc. Method of making buried stacked transistor-capacitor
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5316959A (en) * 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
US5393704A (en) 1993-12-13 1995-02-28 United Microelectronics Corporation Self-aligned trenched contact (satc) process
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
KR0143459B1 (ko) * 1995-05-22 1998-07-01 한민구 모오스 게이트형 전력 트랜지스터
US5684319A (en) * 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
US5721148A (en) * 1995-12-07 1998-02-24 Fuji Electric Co. Method for manufacturing MOS type semiconductor device
JP4077529B2 (ja) * 1996-05-22 2008-04-16 フェアチャイルドコリア半導体株式会社 トレンチ拡散ｍｏｓトランジスタの製造方法
JPH09331062A (ja) * 1996-06-11 1997-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW328619B (en) 1996-09-21 1998-03-21 United Microelectronics Corp The high-pressure MOS and its manufacturing method
US5940689A (en) * 1997-06-30 1999-08-17 Harris Corporation Method of fabricating UMOS semiconductor devices using a self-aligned, reduced mask process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS544079A (en) * 1977-06-10 1979-01-12 Sony Corp Semiconductor device
JPS5718365A (en) * 1980-07-08 1982-01-30 Matsushita Electronics Corp Semiconductor device and manufacture thereof
JPH06151867A (ja) * 1992-11-13 1994-05-31 Sharp Corp 縦型ｍｏｓトランジスタおよびその製造方法
JPH1168093A (ja) * 1997-08-08 1999-03-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091555B2 (en) 2003-04-02 2006-08-15 Rohm Co., Ltd. Semiconductor device for switching
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
JP2010534921A (ja) * 2007-04-03 2010-11-11 ビシャイ‐シリコニックス 自己整合トレンチｍｏｓｆｅｔ及びその製造方法
US9761696B2 (en) 2007-04-03 2017-09-12 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET

Also Published As

Publication number Publication date
KR100727452B1 (ko) 2007-06-13
EP1052690A2 (en) 2000-11-15
KR20000077153A (ko) 2000-12-26
EP1052690A3 (en) 2003-12-03
US6238981B1 (en) 2001-05-29
JP4711486B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4711486B2 (ja) 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス
US6602768B2 (en) MOS-gated power device with doped polysilicon body and process for forming same
US5578508A (en) Vertical power MOSFET and process of fabricating the same
KR100225409B1 (ko) 트렌치 디-모오스 및 그의 제조 방법
EP1085577A2 (en) Power field-effect transistor having a trench gate electrode and method of making the same
CN1183583C (zh) 具有减轻的击穿现象的沟道型双扩散金属氧化物半导体晶体管
TW200425509A (en) Stop structure of trench type DMOS device and its formation method
JP2004522319A (ja) ショットキー障壁を持つ半導体デバイスの製造
US6620691B2 (en) Semiconductor trench device with enhanced gate oxide integrity structure
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
US6160288A (en) Vertical type misfet having improved pressure resistance
CN111048420A (zh) 横向双扩散晶体管的制造方法
US6087224A (en) Manufacture of trench-gate semiconductor devices
JP4198465B2 (ja) トレンチ・ゲート半導体装置の製造
CN114284149A (zh) 一种屏蔽栅沟槽场效应晶体管的制备方法
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
KR100272051B1 (ko) 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정
CN110957370A (zh) 横向双扩散晶体管的制造方法
JPH1197685A (ja) 縦型電界効果トランジスタ及びその製造方法
CN114038743A (zh) 沟槽栅器件的制造方法
JPS63227059A (ja) 半導体装置およびその製造方法
JP2002505811A (ja) 電界効果半導体装置の製造方法
CN113540234B (zh) 自对准的沟槽式场效应晶体管及其制备方法
JPS63305566A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070420

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322

LAPS Cancellation because of no payment of annual fees