[go: up one dir, main page]

JP2000323516A - Wiring board manufacturing method, wiring board and semiconductor device - Google Patents

Wiring board manufacturing method, wiring board and semiconductor device

Info

Publication number
JP2000323516A
JP2000323516A JP11134853A JP13485399A JP2000323516A JP 2000323516 A JP2000323516 A JP 2000323516A JP 11134853 A JP11134853 A JP 11134853A JP 13485399 A JP13485399 A JP 13485399A JP 2000323516 A JP2000323516 A JP 2000323516A
Authority
JP
Japan
Prior art keywords
wiring board
wire
insulating resin
insulating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11134853A
Other languages
Japanese (ja)
Inventor
Masanori Iijima
真紀 飯島
Seiji Ueno
清治 上野
Masaru Kanwa
大 貫和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11134853A priority Critical patent/JP2000323516A/en
Publication of JP2000323516A publication Critical patent/JP2000323516A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H10P72/74
    • H10W70/05
    • H10W70/60
    • H10W72/07251
    • H10W72/075
    • H10W72/20
    • H10W72/5522
    • H10W72/951
    • H10W90/754

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は基板表面に形成されている電極を基板
内部に形成された内部配線で接続する構成とされた配線
基板の製造方法及び配線基板及び半導体装置に関し、軽
量化を図りつつ半導体素子の高密度化及び狭ピッチ化に
対応することを課題とする。 【解決手段】配線基板を、シート状に形成された絶縁樹
脂20と、この絶縁樹脂20上の所定位置に形成された
複数のパッド16,17と、導電ワイヤの表面に絶縁性
材料が被覆された構成とされており、所定のパッド1
6,17間を電気的に接続すると共に一部が絶縁樹脂2
0から露出した被覆ワイヤ18と、絶縁樹脂20上に露
出した被覆ワイヤ18を封止するよう絶縁樹脂20上に
形成された導電性樹脂22とを有した構成とする。
(57) Abstract: The present invention relates to a method of manufacturing a wiring board, a wiring board, and a semiconductor device, wherein electrodes formed on the surface of the board are connected by internal wiring formed inside the board, and a light weight. It is an object of the present invention to cope with a higher density and a narrower pitch of a semiconductor element while achieving the trend. The surface of a wiring board is covered with an insulating material, a plurality of pads (16, 17) formed at predetermined positions on the insulating resin (20), and a surface of a conductive wire. And a predetermined pad 1
6 and 17 are electrically connected and a part of the insulating resin 2 is used.
A configuration is provided that includes the covered wire 18 exposed from 0 and a conductive resin 22 formed on the insulating resin 20 to seal the covered wire 18 exposed on the insulating resin 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は配線基板の製造方法
及び配線基板及び半導体装置に係り、特に基板表面に形
成されている電極を基板内部に形成された内部配線で接
続する構成とされた配線基板の製造方法及び配線基板及
び半導体装置に関する。近年、半導体装置の高密度化及
び電極数増加に対応するため、BGA(Ball Grid Arra
y) に代表されるように、配線基板上に半導体素子を搭
載すると共に外部接続端子として半田ボール等の外部接
続端子を用いた半導体装置が提供されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a wiring board, a wiring board and a semiconductor device, and more particularly to a wiring having a structure in which electrodes formed on the surface of a substrate are connected by internal wiring formed inside the substrate. The present invention relates to a method for manufacturing a substrate, a wiring substrate, and a semiconductor device. In recent years, BGA (Ball Grid Arra
As represented by y), there is provided a semiconductor device in which a semiconductor element is mounted on a wiring board and uses external connection terminals such as solder balls as external connection terminals.

【0002】また、上記の高密度化に伴う半導体素子の
端子数の増加に伴い、配線基板に形成される内部配線も
高密度化する傾向にある。よって、半導体素子の端子数
が増加しても、半導体素子の接続位置から外部接続端子
の接合位置まで配線基板内で確実に配線をファンアウト
する技術が望まれている。
In addition, with the increase in the number of terminals of the semiconductor element accompanying the above-mentioned high density, the internal wiring formed on the wiring board also tends to have a high density. Therefore, there is a demand for a technique for reliably fanning out wiring in a wiring board from a connection position of a semiconductor element to a connection position of an external connection terminal even when the number of terminals of the semiconductor element increases.

【0003】[0003]

【従来の技術】従来、配線基板上に半導体素子を搭載す
ると共に半導体素子の搭載面とは反対側の面に半田ボー
ル等の外部接続端子を有した構造の半導体装置に用いら
れる配線基板としては、セラミックのような無機材料よ
りなる配線基板、或いは単層の樹脂基板にスルーホール
を設け、基板上面に形成されたパターンと基板下面に形
成されたパターンをこのスルーホールを用いて接続した
配線基板等が知られている。
2. Description of the Related Art Conventionally, as a wiring board used for a semiconductor device having a structure in which a semiconductor element is mounted on a wiring board and external connection terminals such as solder balls are provided on a surface opposite to a mounting surface of the semiconductor element. A wiring board made of an inorganic material such as ceramic, or a wiring board in which a through-hole is provided in a single-layer resin substrate, and a pattern formed on the upper surface of the substrate and a pattern formed on the lower surface of the substrate are connected using the through-hole. Etc. are known.

【0004】また、半導体素子を配線基板に接合する方
法としては、半導体素子の高密度化及び端子の狭ピッチ
化に対応するためにフリップチップ接合を用いたものが
多くなってきている。また、配線基板としても、上記の
高密度化及び多端子化に対応するため、特に無機材料系
基板においては多層配線構造を有したものが多くなって
きている。
Further, as a method of bonding a semiconductor element to a wiring board, a method using flip-chip bonding has been increasing in order to cope with a higher density of semiconductor elements and a narrower pitch of terminals. In addition, in order to cope with the above-mentioned increase in density and increase in the number of terminals, wiring boards having a multi-layer wiring structure, particularly inorganic material-based boards, are increasing.

【0005】図1は、従来の配線基板の一例を示してい
る。同図は、配線基板を半導体装置に適用したものであ
る。同図に示す半導体装置1は、配線基板としてセラミ
ック多層配線基板3を用いており、また半導体素子2の
接合方法としては、フリップチップ接合を用いてる。セ
ラミック多層配線基板3は、半導体素子2が搭載される
素子搭載面(図中の上面)にバンプ接合パッド6を有し
ており、また素子搭載面の反対側面(図中の下面)に外
部接続用パッド7を有している。半導体素子2の図中下
面にはバンプ5が配設されており、このバンプ5がバン
プ接合パッド6に接合することにより、半導体素子2は
セラミック多層配線基板3に搭載される。
FIG. 1 shows an example of a conventional wiring board. In the figure, a wiring substrate is applied to a semiconductor device. The semiconductor device 1 shown in FIG. 1 uses a ceramic multilayer wiring board 3 as a wiring board, and uses a flip chip bonding as a bonding method of the semiconductor element 2. The ceramic multilayer wiring board 3 has a bump bonding pad 6 on an element mounting surface (an upper surface in the figure) on which the semiconductor element 2 is mounted, and has an external connection on a side opposite to the element mounting surface (a lower surface in the figure). For use. A bump 5 is provided on the lower surface of the semiconductor element 2 in the drawing, and the semiconductor element 2 is mounted on the ceramic multilayer wiring board 3 by bonding the bump 5 to a bump bonding pad 6.

【0006】また、セラミック多層配線基板3の内部に
は導体配線8が形成されており、この導体配線8の一端
部に前記したバンプ接合パッド6が形成され、他端部に
外部接続用パッド7が形成されている。この外部接続用
パッド7には、外部接続端子として機能する半田ボール
4が接合され、これにより半導体素子2はバンプ5,バ
ンプ接合パッド6,導体配線8,外部接続用パッド7を
介して半田ボール4と電気的に接続された構成となる。
A conductor wiring 8 is formed inside the ceramic multilayer wiring board 3. The bump bonding pad 6 is formed at one end of the conductor wiring 8, and an external connection pad 7 is formed at the other end. Are formed. Solder balls 4 functioning as external connection terminals are bonded to the external connection pads 7, whereby the semiconductor element 2 is connected to the solder balls 4 via the bumps 5, the bump bonding pads 6, the conductor wiring 8, and the external connection pads 7. 4 is electrically connected.

【0007】また、半導体素子2の熱膨張係数とセラミ
ック多層配線基板3の熱膨張係数は異なっている。この
ため、実装時に半田ボール4を実装基板(図示せず)に
接合するため加熱処理を行なった場合、セラミック多層
配線基板3に対し半導体素子2は大きく変形し、よって
半導体素子2とセラミック多層配線基板3との接合位
置、即ちバンプ5の配設位置に大きな応力が印加され
る。
The coefficient of thermal expansion of the semiconductor element 2 is different from the coefficient of thermal expansion of the ceramic multilayer wiring board 3. For this reason, when a heating process is performed to join the solder balls 4 to a mounting board (not shown) during mounting, the semiconductor element 2 is greatly deformed with respect to the ceramic multilayer wiring board 3, and thus the semiconductor element 2 and the ceramic multilayer wiring A large stress is applied to the bonding position with the substrate 3, that is, the position where the bumps 5 are provided.

【0008】このため、半導体素子2とセラミック多層
配線基板3との間にはアンダーフィル材9が介装されて
おり、このアンダーフィル材9によりバンプ5に過剰な
応力が印加されるのを防止している。
For this reason, an underfill material 9 is interposed between the semiconductor element 2 and the ceramic multilayer wiring board 3 to prevent an excessive stress from being applied to the bump 5 by the underfill material 9. are doing.

【0009】[0009]

【発明が解決しようとする課題】上記した半導体装置1
は、配線基板としてセラミック多層配線基板3を用いて
るため、スタックビアが可能となり層数を増やしていけ
ば、バンプ5の狭ピッチ化にも対応することは可能であ
る。しかるに、層数が増えた場合は、無機材料よりなる
セラミック多層配線基板3ではその重量が増し、結果的
に半導体装置1が重くなるという問題点がある。
SUMMARY OF THE INVENTION The above-described semiconductor device 1
Since the ceramic multi-layer wiring board 3 is used as the wiring board, stack vias become possible, and if the number of layers is increased, the pitch of the bumps 5 can be reduced. However, when the number of layers is increased, the weight of the ceramic multilayer wiring board 3 made of an inorganic material is increased, resulting in a problem that the semiconductor device 1 becomes heavier.

【0010】また、樹脂基板を配線基板として用いた半
導体装置は、セラミックに対し軽量である樹脂よりなる
配線基板を用いているため、前記したセラミック多層配
線基板3を用いた半導体装置1に対し軽量化の面では利
益がある。しかるに、単層の配線基板が用いられていた
ため、配線密度に限界があり、半導体素子の高密度化及
び狭ピッチ化に対応することができないという問題点が
あった。
Further, since a semiconductor device using a resin substrate as a wiring substrate uses a wiring substrate made of resin which is lighter than ceramics, the semiconductor device 1 using the ceramic multilayer wiring substrate 3 is lighter. There are benefits in terms of conversion. However, since a single-layer wiring board is used, the wiring density is limited, and there is a problem that it is not possible to cope with a higher density and a narrower pitch of a semiconductor element.

【0011】本発明は上記の点に鑑みてなされたもので
あり、軽量化を図りつつ半導体素子の高密度化及び狭ピ
ッチ化に対応しうる配線基板の製造方法及び配線基板及
び半導体装置を提供することを目的とする。
The present invention has been made in view of the above points, and provides a method of manufacturing a wiring board, a wiring board, and a semiconductor device which can cope with a high density and a narrow pitch of semiconductor elements while reducing the weight. The purpose is to do.

【0012】[0012]

【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。請求項1記載の発明に係る配線基板
の製造方法は、平板状の絶縁基板上に導体層を形成し、
該導体層をパターニングすることにより電極を形成する
電極形成工程と、表面が絶縁性材料で被覆された被覆ワ
イヤを用いて、前記絶縁基板に形成された所定電極間を
電気的に接続するワイヤボンディング工程と、前記絶縁
基板の前記電極が形成された面に、少なくとも前記被覆
ワイヤと前記電極の接続部を覆うよう、かつ前記被覆ワ
イヤのループの一部が露出するよう絶縁樹脂を形成する
絶縁樹脂形成工程と、前記絶縁樹脂上露出した前記被覆
ワイヤを封止するよう、前記絶縁樹脂上に導電性樹脂を
形成する導電性樹脂形成工程と、前記電極を露出させる
よう前記絶縁基板を除去する絶縁基板除去工程とを有す
ることを特徴とするものである。
Means for Solving the Problems In order to solve the above problems, the present invention is characterized by taking the following means. In the method for manufacturing a wiring board according to the present invention, a conductive layer is formed on a flat insulating substrate,
An electrode forming step of forming an electrode by patterning the conductive layer, and wire bonding for electrically connecting predetermined electrodes formed on the insulating substrate using a coated wire whose surface is coated with an insulating material And forming an insulating resin on a surface of the insulating substrate on which the electrodes are formed, so as to cover at least a connection portion between the coated wires and the electrodes, and to expose a part of a loop of the coated wires. A forming step, a conductive resin forming step of forming a conductive resin on the insulating resin so as to seal the covered wire exposed on the insulating resin, and an insulating step of removing the insulating substrate so as to expose the electrodes. And a substrate removing step.

【0013】また、請求項2記載の発明に係る配線基板
の製造方法は、表面が絶縁性材料で被覆された被覆ワイ
ヤを用いて、平板状の導電性基板上に設定されている所
定電極形成位置間を接続するワイヤボンディング工程
と、前記導電性基板の前記被覆ワイヤが配設された面
に、少なくとも前記被覆ワイヤと前記導電性基板の接続
部を覆うよう、かつ前記被覆ワイヤのループの一部が露
出するよう絶縁樹脂を形成する絶縁樹脂形成工程と、前
記絶縁樹脂上露出した前記被覆ワイヤを封止するよう、
前記絶縁樹脂上に導電性樹脂を形成する導電性樹脂形成
工程と、前記導電性基板をパターニングすることによ
り、前記電極形成位置に電極を形成する電極形成工程と
を有することを特徴とする配線基板の製造方法。
According to a second aspect of the present invention, there is provided a method of manufacturing a wiring board, comprising forming a predetermined electrode on a flat conductive substrate using a coated wire having a surface coated with an insulating material. A wire bonding step of connecting between the positions, a surface of the conductive substrate on which the covering wire is provided, covering at least a connection portion between the covering wire and the conductive substrate, and a loop of the covering wire; An insulating resin forming step of forming an insulating resin so that a portion is exposed, and sealing the covered wire exposed on the insulating resin,
A wiring board, comprising: a conductive resin forming step of forming a conductive resin on the insulating resin; and an electrode forming step of forming an electrode at the electrode forming position by patterning the conductive substrate. Manufacturing method.

【0014】また、請求項3記載の発明に係る配線基板
は、シート状に形成された絶縁樹脂と、前記絶縁樹脂上
の所定位置に形成された電極と、導電ワイヤの表面に絶
縁性材料が被覆された構成とされており、所定の前記電
極間を電気的に接続すると共に一部が前記絶縁樹脂から
露出した被覆ワイヤと、前記絶縁樹脂上に露出した前記
被覆ワイヤを封止するよう、前記絶縁樹脂上に形成され
た導電性樹脂とを有することを特徴とするものである。
According to a third aspect of the present invention, there is provided a wiring board, comprising: an insulating resin formed in a sheet shape; electrodes formed at predetermined positions on the insulating resin; It is configured to be coated, and electrically connected between the predetermined electrodes and partially covered wire exposed from the insulating resin, to seal the covered wire exposed on the insulating resin, And a conductive resin formed on the insulating resin.

【0015】更に、請求項4記載の発明に係る半導体装
置は、半導体素子と、該半導体素子が搭載される、請求
項1乃至3のいずれかに記載の配線基板の製造方法によ
り製造された配線基板と、前記配線基板に接合される外
部接続端子とを具備し、前記配線基板に形成された前記
電極の内、中央近傍に位置する前記電極を前記半導体素
子と接続する素子接続用電極とし、該素子接続用電極に
前記半導体素子を電気的に接続し、前記配線基板に形成
された前記電極の内、外周近傍に位置する前記電極を前
記外部接続端子と接続する外部接続端子用電極とし、該
外部接続端子用電極に前記外部接続端子を電気的に接合
し、かつ、前記被覆ワイヤが前記素子接続用電極と前記
外部接続端子用電極とを電気的に接続するよう構成した
ことを特徴とするものである。
Further, according to a fourth aspect of the present invention, there is provided a semiconductor device, wherein the semiconductor element is mounted, and the wiring manufactured by the method of manufacturing a wiring board according to any one of the first to third aspects. A substrate, comprising an external connection terminal joined to the wiring substrate, among the electrodes formed on the wiring substrate, as an element connection electrode for connecting the electrode located near the center to the semiconductor element, The semiconductor element is electrically connected to the element connection electrode, and among the electrodes formed on the wiring board, an external connection terminal electrode for connecting the electrode located near the outer periphery to the external connection terminal, The external connection terminal is electrically connected to the external connection terminal electrode, and the covering wire is configured to electrically connect the element connection electrode and the external connection terminal electrode. Do Than it is.

【0016】上記した各手段は、次のように作用する。
請求項1乃至3記載の発明によれば、所定の電極間を接
続する被覆ワイヤは、その表面が絶縁性材料で被覆され
ているため、被覆ワイヤ同士が接触しても両者が導通す
ることはない。よって、電極間を狭ピッチ化することが
可能となり、半導体素子の高密度化に伴う多端子化に対
応することが可能となる。
Each of the above means operates as follows.
According to the first to third aspects of the present invention, since the surface of the coated wire connecting the predetermined electrodes is coated with an insulating material, even if the coated wires come into contact with each other, it is possible for both to conduct. Absent. Therefore, the pitch between the electrodes can be reduced, and it is possible to cope with the increase in the number of terminals associated with the increase in the density of the semiconductor element.

【0017】また、配線基板はその大部分が樹脂(具体
的には、絶縁樹脂と導電性樹脂)により構成されるた
め、配線基板の軽量化を図ることができる。即ち、樹脂
はセラミックのような無機材料より軽量であるため、配
線基板の大部分を樹脂(具体的には、絶縁樹脂と導電性
樹脂)により構成することにより、従来用いられていた
セラミック多層配線基板に比べて軽量化を図ることがで
きる。
Further, since the wiring board is mostly composed of resin (specifically, insulating resin and conductive resin), the weight of the wiring board can be reduced. That is, since the resin is lighter than an inorganic material such as ceramic, most of the wiring substrate is made of a resin (specifically, an insulating resin and a conductive resin), so that the ceramic multilayer wiring conventionally used is used. The weight can be reduced as compared with the substrate.

【0018】また、被覆ワイヤと各電極の接続部を絶縁
樹脂で保護し、被覆ワイヤの絶縁樹脂から露出した部分
を導電性樹脂で覆うことにより、導電性樹脂はシールド
材と同等の機能を奏し、よって配線基板の電気的特性
(特に、高周波特性)を向上させることができる。更
に、請求項4記載の発明によれば、前記のように多端子
化に対応でき、軽量で、かつ電気的特性の良好な配線基
板を用いたことにより、半導体装置の高密度化,軽量
化,及び高速処理化を図ることができる。
Further, the connection between the covered wire and each electrode is protected by an insulating resin, and the portion of the covered wire exposed from the insulating resin is covered with the conductive resin. Therefore, the electrical characteristics (particularly, high-frequency characteristics) of the wiring board can be improved. Further, according to the fourth aspect of the present invention, as described above, the use of a wiring board which can cope with the increase in the number of terminals, is lightweight, and has good electric characteristics is used, thereby increasing the density and weight of the semiconductor device. , And high-speed processing can be achieved.

【0019】[0019]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図2及び図3は、本発明の第1
実施例である配線基板10Aの製造方法を製造手順に沿
って示しており、また図5は配線基板10Aを用いた半
導体装置11Aを示している。説明の便宜上、配線基板
10Aの製造方法の説明に先立ち、先ず半導体装置11
Aの構成について説明する。
Next, embodiments of the present invention will be described with reference to the drawings. 2 and 3 show the first embodiment of the present invention.
A method of manufacturing a wiring board 10A according to an embodiment is shown along a manufacturing procedure, and FIG. 5 shows a semiconductor device 11A using the wiring board 10A. For convenience of description, prior to description of the method of manufacturing the wiring substrate 10A, first, the semiconductor device 11
The configuration of A will be described.

【0020】図5に示す半導体装置11Aは、大略する
と半導体素子12,配線基板10A,半田ボール14
(外部接続端子),及び絶縁基板20A(基板)等によ
り構成されている。半導体素子12は、回路形成面(図
中の上面)の外周に複数のバンプ15を形成している。
また、半導体素子12は高密度化された素子であり、よ
ってバンプピッチも狭ピッチ化されている。
The semiconductor device 11A shown in FIG. 5 roughly includes a semiconductor element 12, a wiring board 10A, and solder balls 14.
(External connection terminals), an insulating substrate 20A (substrate), and the like. The semiconductor element 12 has a plurality of bumps 15 formed on the outer periphery of a circuit formation surface (upper surface in the figure).
Further, the semiconductor element 12 is a high-density element, so that the bump pitch is also reduced.

【0021】配線基板10Aは、バンプ接合パッド1
6,外部接続用パッド17,被覆ワイヤ18,絶縁樹脂
20,及び導電性樹脂22等により構成されている。バ
ンプ接合パッド16及び外部接続用パッド17は、銅,
アルミニウム,42アロイ等の金属材料より形成されて
いる。この内、バンプ接合パッド16は配線基板10A
の内側位置に形成されており、その形成位置は半導体素
子12に設けられたバンプ15の形成位置と対応するよ
う設定されている。また、外部接続用パッド17は配線
基板10Aの外側位置に形成されており、その形成位置
は半田ボール14の配設位置と対応するよう設定されて
いる。
The wiring board 10A includes the bump bonding pad 1
6, the external connection pad 17, the covering wire 18, the insulating resin 20, the conductive resin 22, and the like. The bump bonding pad 16 and the external connection pad 17 are made of copper,
It is formed of a metal material such as aluminum or 42 alloy. Among them, the bump bonding pad 16 is connected to the wiring board 10A.
Are formed at positions corresponding to the positions at which the bumps 15 provided on the semiconductor element 12 are formed. The external connection pad 17 is formed at a position outside the wiring board 10A, and the formation position is set to correspond to the arrangement position of the solder balls 14.

【0022】また、所定のバンプ接合パッド16と外部
接続用パッド17との間には、被覆ワイヤ18がワイヤ
ボンディングされている。被覆ワイヤ18は金等の導電
性ワイヤの表面を絶縁性樹脂膜により被膜した構成とさ
れており、既存のワイヤボンディング装置でワイヤボン
ディング処理が可能な構成とされている。また、絶縁性
樹脂膜は、被覆ワイヤ18を各パッド16,17にボン
ディングする際に印加される熱により溶解あるいは昇華
してしまう構成とされている。よって、ワイヤボンディ
ング処理を行う際、被覆ワイヤ18を用いても、通常の
ワイヤ(絶縁性樹脂膜が被膜されていないワイヤ)を用
いたと同様のワイヤボンディング処理を行うことができ
る。
A covering wire 18 is wire-bonded between a predetermined bump bonding pad 16 and an external connection pad 17. The covered wire 18 has a configuration in which the surface of a conductive wire such as gold is coated with an insulating resin film, and is configured to be capable of performing wire bonding with an existing wire bonding apparatus. Further, the insulating resin film is configured to be melted or sublimated by heat applied when bonding the covering wire 18 to the pads 16 and 17. Therefore, when performing the wire bonding process, the same wire bonding process as using a normal wire (a wire that is not coated with an insulating resin film) can be performed using the covered wire 18.

【0023】各パッド16,17と被覆ワイヤ18のボ
ンディング位置は、絶縁樹脂20により覆われることに
より保護されている。絶縁樹脂20はシート状樹脂であ
り、熱硬化または熱可塑性を有した絶縁樹脂、或いはこ
の絶縁性樹脂にシリカ,アルミナ等の無機材料を添加し
たものを用いている。具体的な樹脂材料としては、例え
ばエポキシ系樹脂,ポリイミド系樹脂,ベンゾシクロブ
テン,オレフィン,テフロン等の有機系樹脂が挙げられ
る。
The bonding positions between the pads 16 and 17 and the covering wire 18 are protected by being covered with an insulating resin 20. The insulating resin 20 is a sheet-shaped resin, and is made of an insulating resin having thermosetting or thermoplastic properties, or a resin obtained by adding an inorganic material such as silica or alumina to this insulating resin. Specific resin materials include, for example, epoxy resins, polyimide resins, benzocyclobutene, olefins, and organic resins such as Teflon.

【0024】この絶縁樹脂20の厚さは、各パッド1
6,17間に配設された被覆ワイヤ18のワイヤールー
プ高さに比べて小さい。このため、被覆ワイヤ18の一
部は、絶縁樹脂20の上面に露出した構成となってい
る。この絶縁樹脂20上に露出した被覆ワイヤ18は、
導電性樹脂22により封止されている。導電性樹脂22
は、銀等の熱伝導性及び導電性の良好な材料をフィラー
として含有した熱硬化性或いは熱可塑性樹脂によりな
る。この導電性樹脂22は、ディスペンサーを用いたポ
ッティング法、或いはマスクを利用した印刷法等により
導電性樹脂22上に形成されている。また、この導電性
樹脂22は、前記した被覆ワイヤ18を全て覆うように
形成されている。
The thickness of the insulating resin 20 depends on each pad 1
It is smaller than the wire loop height of the covering wire 18 disposed between the wires 6 and 17. Therefore, a part of the covering wire 18 is exposed on the upper surface of the insulating resin 20. The coated wire 18 exposed on the insulating resin 20 is
It is sealed with a conductive resin 22. Conductive resin 22
Is made of a thermosetting or thermoplastic resin containing a material having good thermal conductivity and conductivity such as silver as a filler. The conductive resin 22 is formed on the conductive resin 22 by a potting method using a dispenser, a printing method using a mask, or the like. In addition, the conductive resin 22 is formed so as to entirely cover the covered wire 18 described above.

【0025】半導体素子12は、上記構成とされた配線
基板10Aに形成されたバンプ接合パッド16にフリッ
プチップ技術を用いて実装される。これにより、半導体
素子12と配線基板10Aは電気的に接続される。ま
た、半導体装置12と配線基板10Aとの間にはアンダ
ーフィル材19が介装される。アンダーフィル材19
は、エポキシ,サイアネートエステル,ポリイミド等の
熱硬化性を有した有機樹脂によりなる。このアンダーフ
ィル材19は、フリップチップ接合されたバンプ接合部
への応力(ストレス)を抑える機能を奏する。
The semiconductor element 12 is mounted on the bump bonding pad 16 formed on the wiring substrate 10A having the above-mentioned structure by using the flip chip technique. Thus, the semiconductor element 12 and the wiring board 10A are electrically connected. An underfill material 19 is interposed between the semiconductor device 12 and the wiring board 10A. Underfill material 19
Is made of a thermosetting organic resin such as an epoxy, a cyanate ester, and a polyimide. The underfill material 19 has a function of suppressing stress (stress) on the flip-chip bonded bump bonding portion.

【0026】一方、半田ボール14は外部接続端子とし
て機能するものであり、例えば転写法を用いて配線基板
10Aの外部接続用パッド17に接合される。よって、
半導体素子12は、バンプ15,バンプ接合パッド1
6,被覆ワイヤ18,外部接続用パッド17を介して半
田ボール14と電気的に接続した構成となる。続いて、
上記構成とされた半導体装置11Aに設けられた配線基
板10Aの製造方法の第1実施例について、図2及び図
3を用いて説明する。
On the other hand, the solder ball 14 functions as an external connection terminal, and is joined to the external connection pad 17 of the wiring board 10A by using, for example, a transfer method. Therefore,
The semiconductor element 12 includes a bump 15 and a bump bonding pad 1.
6, electrically connected to the solder ball 14 via the covering wire 18 and the external connection pad 17. continue,
A first embodiment of a method of manufacturing the wiring board 10A provided in the semiconductor device 11A having the above configuration will be described with reference to FIGS.

【0027】配線基板10Aを製造するには、先ず図2
(A)に示すように平板状の絶縁基板21を用意する。
この平板状の絶縁基板21は、例えばアルミナ,ムライ
ト,ガラス,シリコン等の無機材質、またはポリイミ
ド,FR−4,BTレジン等の有機材料よりなる。この
絶縁基板21の上面は、高精度の平滑面とされている。
この絶縁基板21の上面全面には、図2(B)に示すよ
うに、導体層22が所定の膜厚で形成される。この導体
層22は銅,アルミニウム,ニッケル,金等の導電性金
属であり、スパッタリング法,無電解メッキ法を用いて
形成される。
To manufacture the wiring board 10A, first, FIG.
As shown in (A), a flat insulating substrate 21 is prepared.
The flat insulating substrate 21 is made of, for example, an inorganic material such as alumina, mullite, glass, or silicon, or an organic material such as polyimide, FR-4, or BT resin. The upper surface of the insulating substrate 21 is a highly accurate smooth surface.
As shown in FIG. 2B, a conductor layer 22 is formed on the entire upper surface of the insulating substrate 21 with a predetermined thickness. The conductive layer 22 is a conductive metal such as copper, aluminum, nickel, and gold, and is formed by using a sputtering method or an electroless plating method.

【0028】導体層22が形成されると、バンプ接合パ
ッド16及び外部接続パッド17の形成位置に対応する
部位をマスクするレジスト(図示せず)を形成し、エッ
チング処理を行ないパターニング処理を行う。これによ
り、図2(C)に示すように、絶縁基板21の上面所定
位置にバンプ接合パッド16及び外部接続パッド17
(電極)が形成される(電極形成工程)。
When the conductor layer 22 is formed, a resist (not shown) for masking a portion corresponding to a position where the bump bonding pad 16 and the external connection pad 17 are formed is formed, and an etching process is performed to perform a patterning process. Thereby, as shown in FIG. 2C, the bump bonding pad 16 and the external connection pad 17 are located at predetermined positions on the upper surface of the insulating substrate 21.
(Electrode) is formed (electrode formation step).

【0029】続いて、絶縁基板21上に形成された所定
のバンプ接合パッド16と外部接続パッド17との間
に、図3(D)に示すように、被覆ワイヤ18をワイヤ
ボンディングする(ワイヤボンディング工程)。この被
覆ワイヤ18は、前記のように、金線等の導電性金属材
料よりなるワイヤに絶縁性樹脂膜を被膜したものであ
り、かつ、絶縁性樹脂膜は被覆ワイヤ18を各パッド1
6,17にボンディングする際に印加される熱により溶
解あるいは昇華してしまう構成とされている。よって絶
縁性樹脂膜が被膜形成された被覆ワイヤ18であって
も、通常のワイヤと同様にワイヤボンディング処理を行
うことができる。
Subsequently, as shown in FIG. 3D, a covering wire 18 is wire-bonded between a predetermined bump bonding pad 16 formed on the insulating substrate 21 and the external connection pad 17 (wire bonding). Process). As described above, the covered wire 18 is formed by coating a wire made of a conductive metal material such as a gold wire with an insulating resin film.
It is configured to be melted or sublimated by the heat applied when bonding the substrates 6 and 17. Therefore, even with the coated wire 18 on which the insulating resin film is formed, a wire bonding process can be performed in the same manner as a normal wire.

【0030】上記のように、各パッド16,17に対し
被覆ワイヤ18のワイヤーボンディング処理が終了する
と、続いて図3(E)に示すように、絶縁基板21上に
絶縁樹脂20が形成される(絶縁樹脂形成工程)。この
絶縁樹脂20は、ディスペンサーを用いたポッティング
法、或いはマスクを利用した印刷法等により絶縁基板2
1上に形成される。また、この絶縁樹脂20は、前記し
た被覆ワイヤ18と各パッド16,17との接合位置を
覆う厚さで形成される。従って、絶縁樹脂20はシート
状形状となり、また上記接合位置の保護する機能を奏す
る。
As described above, when the wire bonding process of the covering wire 18 to each of the pads 16 and 17 is completed, the insulating resin 20 is subsequently formed on the insulating substrate 21 as shown in FIG. (Insulating resin forming step). The insulating resin 20 is formed on the insulating substrate 2 by a potting method using a dispenser, a printing method using a mask, or the like.
1 is formed. The insulating resin 20 is formed to have a thickness that covers the bonding position between the above-described covered wire 18 and each of the pads 16 and 17. Therefore, the insulating resin 20 has a sheet-like shape, and also has a function of protecting the joining position.

【0031】上記の絶縁樹脂形成工程が終了すると、続
いて図3(F)に示すように、導電性樹脂22を絶縁基
板20上に形成する(導電性樹脂形成工程)。前記のよ
うに、導電性樹脂22は熱硬化性或いは熱可塑性樹脂に
銀等の熱伝導性及び導電性の良好な材料をフィラーとし
て含有したものであり、よって熱伝導性及び導電性は共
に良好な特性を有している。この導電性樹脂22は、デ
ィスペンサーを用いたポッティング法、或いはマスクを
利用した印刷法等により導電性樹脂22上に形成され
る。この際、導電性樹脂22は絶縁基板21から露出し
た被覆ワイヤ18を全て覆うように形成される。
When the above-mentioned insulating resin forming step is completed, subsequently, as shown in FIG. 3F, a conductive resin 22 is formed on the insulating substrate 20 (conductive resin forming step). As described above, the conductive resin 22 is a thermosetting or thermoplastic resin containing a material having good heat conductivity and conductivity, such as silver, as a filler, and thus both the heat conductivity and conductivity are good. Characteristics. The conductive resin 22 is formed on the conductive resin 22 by a potting method using a dispenser, a printing method using a mask, or the like. At this time, the conductive resin 22 is formed so as to cover all the covering wires 18 exposed from the insulating substrate 21.

【0032】上記のように導電性樹脂22が形成される
と、続いて各パッド16,17を露出させるため、絶縁
基板21を除去する処理が行われる(絶縁基板除去工
程)。この絶縁基板21を除去する処理は、例えばレー
ザ加工,エッチング加工,或いは研磨加工を行うことに
より実施される。以上の処理を行うことにより、図3
(G)に示される配線基板10Aが形成される。
After the conductive resin 22 is formed as described above, a process of removing the insulating substrate 21 is performed to expose the pads 16 and 17 (insulating substrate removing step). The process of removing the insulating substrate 21 is performed by performing, for example, laser processing, etching processing, or polishing processing. By performing the above processing, FIG.
The wiring substrate 10A shown in FIG.

【0033】尚、この配線基板10Aを用いて半導体装
置11Aを製造するには、配線基板10Aに形成された
バンプ接合パッド16に半導体素子12をフリップチッ
プ技術を用いて実装すると共に、半導体装置12と配線
基板10Aとの間にアンダーフィル材19を介装する。
また、配線基板10Aに形成された外部接続用パッド1
7に半田ボール14を例えば転写法を用いて接合する。
これにより、図5に示す半導体装置11Aが製造され
る。
In order to manufacture the semiconductor device 11A using the wiring board 10A, the semiconductor element 12 is mounted on the bump bonding pads 16 formed on the wiring board 10A by using the flip chip technique, and the semiconductor device 12A is manufactured. An underfill material 19 is interposed between the substrate and the wiring board 10A.
The external connection pad 1 formed on the wiring board 10A
The solder ball 14 is bonded to the substrate 7 by using, for example, a transfer method.
Thus, the semiconductor device 11A shown in FIG. 5 is manufactured.

【0034】上記した本実施例に係る製造方法によれ
ば、バンプ接合パッド16と外部接続用パッド17とを
接続する被覆ワイヤ18は、その表面が絶縁性材料で被
覆されているため、隣接する被覆ワイヤ18を近接配置
し、これにより被覆ワイヤ18同士が接触しても両者が
導通することはない。よって、バンプ接合パッド16の
狭ピッチ化を図ることができる。従って、配線基板10
Aを半導体装置11Aに用いた場合には、半導体素子1
2の高密度化に伴う多端子化に対応することが可能とな
る。
According to the manufacturing method of the present embodiment, the covering wire 18 connecting the bump bonding pad 16 and the external connection pad 17 is adjacent to the covering wire 18 because its surface is covered with the insulating material. The covering wires 18 are arranged close to each other, so that even if the covering wires 18 come into contact with each other, they do not conduct. Therefore, the pitch of the bump bonding pad 16 can be reduced. Therefore, the wiring board 10
When A is used for the semiconductor device 11A, the semiconductor element 1
It is possible to cope with the increase in the number of terminals associated with the high density of 2.

【0035】また、配線基板10Aはその大部分が樹脂
(具体的には、絶縁樹脂20と導電性樹脂22)により
構成されるため、配線基板10Aの軽量化を図ることが
できる。即ち、樹脂はセラミックのような無機材料より
軽量であるため、配線基板10Aの大部分を樹脂により
構成することにより、従来用いられていたセラミック多
層配線基板3(図1参照)に比べて軽量化を図ることが
できる。従って、配線基板10Aを半導体装置11Aに
用いた場合には、半導体装置11Aの軽量化を図ること
ができる。
Further, since the wiring board 10A is mostly composed of resin (specifically, the insulating resin 20 and the conductive resin 22), the weight of the wiring board 10A can be reduced. That is, since the resin is lighter than an inorganic material such as ceramics, the weight of the wiring board 10A is reduced as compared with the conventionally used ceramic multilayer wiring board 3 (see FIG. 1) by forming most of the wiring board with the resin. Can be achieved. Therefore, when the wiring board 10A is used for the semiconductor device 11A, the weight of the semiconductor device 11A can be reduced.

【0036】また、被覆ワイヤ18と各パッド16,1
7の接続部は、絶縁樹脂21で保護されているため被覆
ワイヤ18と各パッド16,17との接合信頼性の向上
を図ることができる。更に、被覆ワイヤ18の絶縁樹脂
21から露出した部分は、導電性樹脂22により覆われ
た構成となるため、導電性に優れた導電性樹脂22は被
覆ワイヤ18をシールドするシールド材として機能を奏
し、よって配線基板1Aの電気的特性(特に、高周波特
性)を向上させることができる。従って、配線基板10
Aを半導体装置11Aに用いた場合には、外乱の進入を
防止でき、また半導体装置11A近傍に配設された他の
電子素子に影響を与えることもなく、高周波数で駆動す
る半導体素子12に対応することができる。
The covering wire 18 and each of the pads 16, 1
Since the connection portion 7 is protected by the insulating resin 21, the bonding reliability between the covering wire 18 and the pads 16 and 17 can be improved. Furthermore, since the portion of the covered wire 18 exposed from the insulating resin 21 is covered with the conductive resin 22, the conductive resin 22 having excellent conductivity functions as a shielding material for shielding the covered wire 18. Therefore, the electrical characteristics (particularly, high frequency characteristics) of the wiring board 1A can be improved. Therefore, the wiring board 10
When A is used in the semiconductor device 11A, the penetration of disturbance can be prevented, and the semiconductor device 12 driven at a high frequency can be prevented without affecting other electronic devices disposed near the semiconductor device 11A. Can respond.

【0037】次に、図4及び図5を用いて、第2実施例
である配線基板10Bの製造方法について説明する。
尚、前記した配線基板10Aと本実施例により製造され
る配線基板10Bは、各パッド16,17の一部が絶縁
樹脂20に埋設された構成(配線基板10Aの構成)で
あるか、或いは各パッド16,17の全部が絶縁樹脂2
0から露出した構成(配線基板10Bの構成)であるか
のみの相違であり、略同等の構成とされている。また、
図4及び図5において、図2及び図3に図示した構成と
同一構成については同一符合を付して、その説明を省略
する。
Next, a method of manufacturing the wiring board 10B according to the second embodiment will be described with reference to FIGS.
The wiring board 10A and the wiring board 10B manufactured according to the present embodiment have a configuration in which a part of each of the pads 16 and 17 is embedded in the insulating resin 20 (the configuration of the wiring board 10A), or All of the pads 16 and 17 are insulating resin 2
The only difference is whether the configuration is exposed from 0 (the configuration of the wiring board 10B), and the configurations are substantially the same. Also,
4 and 5, the same components as those shown in FIGS. 2 and 3 are denoted by the same reference numerals, and description thereof will be omitted.

【0038】配線基板10Bを製造するには、先ず図4
(A)に示すように平板状の導電性基板30を用意す
る。この平板状の導電性基板30は、例えば銅,アルミ
ニウム,42アロイ等の導電性金属よりなり、またその
上面は高精度の平滑面とされている。この導電性基板3
0上には、図4(B)に示すように被覆ワイヤ18がワ
イヤボンディングされる(ワイヤボンディング工程)。
この被覆ワイヤ18は、バンプ接合パッド16の所定形
成位置と、外部接続パッド17の所定形成位置との間を
結ぶよう配設される。
To manufacture the wiring board 10B, first, FIG.
As shown in (A), a conductive substrate 30 in the form of a flat plate is prepared. The flat conductive substrate 30 is made of a conductive metal such as copper, aluminum, and 42 alloy, for example, and its upper surface is a smooth surface with high precision. This conductive substrate 3
A wire 18 is wire-bonded on the wire 0 as shown in FIG. 4B (wire bonding step).
The covering wire 18 is provided so as to connect between a predetermined formation position of the bump bonding pad 16 and a predetermined formation position of the external connection pad 17.

【0039】尚、この被覆ワイヤ18は、前記のよう
に、金線等の導電性金属材料よりなるワイヤに絶縁性樹
脂膜を被膜したものであり、かつ、絶縁性樹脂膜は被覆
ワイヤ18を各パッド16,17にボンディングする際
に印加される熱により溶解あるいは昇華してしまう構成
とされている。よって絶縁性樹脂膜が被膜形成された被
覆ワイヤ18であっても、通常のワイヤと同様にワイヤ
ボンディング処理を行うことができる。
As described above, the covered wire 18 is formed by coating a wire made of a conductive metal material such as a gold wire with an insulating resin film, and the insulating resin film covers the covered wire 18. It is configured to dissolve or sublime by the heat applied when bonding to the pads 16 and 17. Therefore, even with the coated wire 18 on which the insulating resin film is formed, a wire bonding process can be performed in the same manner as a normal wire.

【0040】上記したワイヤボンディング処理が終了す
ると、続いて図4(C)に示すように、導電性基板30
上に絶縁樹脂20が形成される(絶縁樹脂形成工程)。
この絶縁樹脂20は、第1実施例と同様に、ディスペン
サーを用いたポッティング法或いはマスクを利用した印
刷法等により、少なくとも被覆ワイヤ18と各パッド1
6,17との接合位置を覆う厚さで絶縁基板21上に形
成される。
When the above-described wire bonding process is completed, the conductive substrate 30 is subsequently turned off as shown in FIG.
The insulating resin 20 is formed thereon (insulating resin forming step).
As in the first embodiment, at least the covering wire 18 and each pad 1 are formed by a potting method using a dispenser or a printing method using a mask, as in the first embodiment.
It is formed on the insulating substrate 21 with a thickness that covers the joint position with the insulating substrates 6 and 17.

【0041】上記の絶縁樹脂形成工程が終了すると、続
いて図4(D)に示すように、導電性樹脂22を絶縁基
板20上に形成する(導電性樹脂形成工程)。この導電
性樹脂22も、ディスペンサーを用いたポッティング
法、或いはマスクを利用した印刷法等により導電性樹脂
22上に形成される。この際、導電性樹脂22は絶縁基
板21から露出した被覆ワイヤ18を全て覆うように形
成される。
When the insulating resin forming step is completed, a conductive resin 22 is formed on the insulating substrate 20 as shown in FIG. 4D (conductive resin forming step). The conductive resin 22 is also formed on the conductive resin 22 by a potting method using a dispenser, a printing method using a mask, or the like. At this time, the conductive resin 22 is formed so as to cover all the covering wires 18 exposed from the insulating substrate 21.

【0042】上記のように導電性樹脂22が形成される
と、続いて各パッド16,17を形成するため、導電性
基板30をパターニングする処理が行われる(電極形成
工程)。この各パッド16,17は、例えばレーザ加
工,エッチング加工等を行うことにより形成される。以
上の処理を行うことにより、図4(E)に示される配線
基板10Bが形成される。
After the conductive resin 22 is formed as described above, a process of patterning the conductive substrate 30 is performed to form the pads 16 and 17 (electrode forming step). The pads 16 and 17 are formed by performing, for example, laser processing, etching processing, and the like. By performing the above processing, the wiring substrate 10B shown in FIG. 4E is formed.

【0043】本実施例の製造方法では、第1実施例の製
造方法で必要とされた絶縁基板21が不要となるため、
部品点数の削減を図ることができ、これに伴い配線基板
10Bの製品コストを低減することができる。また、第
1実施例の製造方法で必要とされた絶縁基板除去工程が
不要となるため、製造工程の簡略化を図ることもでき
る。
In the manufacturing method according to the present embodiment, the insulating substrate 21 required in the manufacturing method according to the first embodiment is not required.
The number of parts can be reduced, and the product cost of the wiring board 10B can be reduced accordingly. In addition, since the step of removing the insulating substrate required in the manufacturing method of the first embodiment is not required, the manufacturing process can be simplified.

【0044】次に図6及び図7を用いて、本発明の第2
及び第3実施例である半導体装置11B,11Cについ
て説明する。何れの半導体装置11B,11Cも、上記
した配線基板11A(配線基板11Bでも同様)を用い
たことを特徴としてる。尚、図6及び図7において、図
5を用いて説明した構成と同一構成については同一符号
を付して、その説明を省略する。
Next, the second embodiment of the present invention will be described with reference to FIGS.
The semiconductor devices 11B and 11C according to the third embodiment will be described. Each of the semiconductor devices 11B and 11C is characterized by using the above-described wiring board 11A (the same applies to the wiring board 11B). 6 and 7, the same components as those described with reference to FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted.

【0045】図6は、第2実施例である半導体装置11
Bを示している。同図に示す半導体装置11Bは、配線
基板11A上に枠材23を配設したものである。この枠
材23は、配線基板11Aの最外周位置に配設されてい
る。この枠材23は、前記した絶縁樹脂配設工程及び導
電性樹脂配設工程において、絶縁樹脂20及び導電性樹
脂22をポッティングする際の外枠として機能するもの
である。この枠材23を設けることにより、ポッティン
グ時における絶縁樹脂20及び導電性樹脂22の不要な
流れを防止でき、外形寸法の精度出しを行うことができ
る。更に、枠材23の材質として高剛性のものを選定す
ることにより、半導体装置11Bの強度向上を図ること
ができる。
FIG. 6 shows a semiconductor device 11 according to a second embodiment.
B is shown. The semiconductor device 11B shown in the figure has a frame member 23 provided on a wiring board 11A. The frame member 23 is disposed at the outermost peripheral position of the wiring board 11A. The frame material 23 functions as an outer frame when the insulating resin 20 and the conductive resin 22 are potted in the insulating resin disposing step and the conductive resin disposing step. By providing the frame member 23, unnecessary flow of the insulating resin 20 and the conductive resin 22 at the time of potting can be prevented, and the accuracy of the outer dimensions can be determined. Further, by selecting a highly rigid material for the frame member 23, the strength of the semiconductor device 11B can be improved.

【0046】図7は、第3実施例である半導体装置10
Cを説明するための図である。本実施例に係る半導体装
置10Cは、放熱フィン26を配設したことを特徴とす
るものである。この放熱フィン26は、例えばアルミニ
ウム等の軽量でかつ熱伝導性の良好な材質が選定されて
おり、また放熱面積を広くした形状とされている。ま
た、放熱フィン26は、配線基板10Aの導電性樹脂2
2上に熱伝導性材(図示せず)を用いて固定されてい
る。
FIG. 7 shows a semiconductor device 10 according to the third embodiment.
It is a figure for explaining C. The semiconductor device 10C according to the present embodiment is characterized in that the radiation fins 26 are provided. The heat radiation fins 26 are made of a material having a light weight and good thermal conductivity, such as aluminum, and have a shape with a wide heat radiation area. The radiation fins 26 are formed of the conductive resin 2 on the wiring board 10A.
2 is fixed using a heat conductive material (not shown).

【0047】上記のように、導電性樹脂22は、その内
部に熱伝導性の良好なフィラーが含有されており、高い
熱伝導性を有している。従って、導電性樹脂22上に放
熱フィン26を配設したことにより、半導体素子12で
発生した熱は導電性樹脂22を介して放熱フィン26か
ら外部に放熱させることができ、半導体素子12を安定
して動作させることができる。
As described above, the conductive resin 22 contains a filler having good heat conductivity inside, and has high heat conductivity. Therefore, by disposing the radiating fins 26 on the conductive resin 22, the heat generated in the semiconductor element 12 can be radiated to the outside from the radiating fins 26 via the conductive resin 22, and the semiconductor element 12 can be stabilized. Can be operated.

【0048】尚、上記した各実施例では、半導体装置1
2を配線基板10A,10Bにフリップチップ実装する
構成のみを示したが、半導体装置12をフェイスアップ
で配線基板10A,10Bに実装する構成としてもよ
い。また、本実施例では、配線基板10A,10Bを半
導体装置11A〜11Cに適用した例を示したが、配線
基板10A,10Bの適用は半導体装置11A〜11C
に限定されるものではなく、他の電子素子を搭載する基
板としても用いることが可能なものである。
In each of the above embodiments, the semiconductor device 1
Although only the configuration in which the semiconductor device 12 is flip-chip mounted on the wiring boards 10A and 10B is shown, the semiconductor device 12 may be mounted face-up on the wiring boards 10A and 10B. Further, in the present embodiment, the example in which the wiring boards 10A and 10B are applied to the semiconductor devices 11A to 11C has been described, but the application of the wiring boards 10A and 10B is applied to the semiconductor devices 11A to 11C.
However, the present invention is not limited to this, and can be used as a substrate on which other electronic elements are mounted.

【0049】[0049]

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項1乃至3記
載の発明によれば、被覆ワイヤはその表面が絶縁性材料
で被覆されているため、被覆ワイヤ同士が接触しても両
者が導通することはない。よって、電極間を狭ピッチ化
することが可能となり、半導体素子の高密度化に伴う多
端子化に対応することが可能となる。
According to the present invention as described above, the following various effects can be realized. According to the first to third aspects of the present invention, since the surface of the coated wire is coated with the insulating material, even if the coated wires come into contact with each other, they do not conduct. Therefore, the pitch between the electrodes can be reduced, and it is possible to cope with the increase in the number of terminals associated with the increase in the density of the semiconductor element.

【0050】また、配線基板はその大部分が樹脂(具体
的には、絶縁樹脂と導電性樹脂)により構成されるた
め、樹脂はセラミックのような無機材料より軽量であ
り、よって従来用いられていたセラミック多層配線基板
に比べて軽量化を図ることができる。また、被覆ワイヤ
と各電極の接続部を絶縁樹脂で保護し、被覆ワイヤの絶
縁樹脂から露出した部分を導電性樹脂で覆うことによ
り、導電性樹脂はシールド材と同等の機能を奏し、よっ
て配線基板の電気的特性(特に、高周波特性)を向上さ
せることができる。
Further, since most of the wiring board is made of resin (specifically, insulating resin and conductive resin), the resin is lighter than inorganic materials such as ceramics, and is therefore conventionally used. The weight can be reduced as compared with the ceramic multilayer wiring substrate. In addition, the connection between the covered wire and each electrode is protected with an insulating resin, and the portion of the covered wire exposed from the insulating resin is covered with the conductive resin. Electrical characteristics (particularly, high-frequency characteristics) of the substrate can be improved.

【0051】更に、請求項4記載の発明によれば、多端
子化に対応でき、軽量で、かつ電気的特性の良好な配線
基板を用いることにより、半導体装置の高密度化,軽量
化,及び高速処理化を図ることができる。以上の説明に
関し、更に以下の項を開示する。 (1) シート状に形成された絶縁樹脂と、前記絶縁樹
脂上の所定位置に形成された電極と、導電ワイヤの表面
に絶縁性材料が被覆された構成とされており、所定の前
記電極間を電気的に接続すると共に一部が前記絶縁樹脂
から露出した被覆ワイヤと、前記絶縁樹脂上に露出した
前記被覆ワイヤを封止するよう、前記絶縁樹脂上に形成
された導電性樹脂とを有することを特徴とする配線基
板。 (2) 第1項記載の配線基板において、前記被覆ワイ
ヤとして、前記接続時に印加される熱により前記絶縁材
料が溶解或いは昇華することにより内部ワイヤが露出す
る構成のものを用いたことを特徴とする配線基板。 (3) 第1項または第2項記載の配線基板において、
前記導電性樹脂として、基材となる樹脂材に高熱伝導性
及び高導電性を有したフィラーを含有したものを用いた
ことを特徴とする配線基板。
Further, according to the fourth aspect of the present invention, by using a wiring board which can cope with the increase in the number of terminals, is lightweight and has good electric characteristics, it is possible to increase the density and weight of the semiconductor device, and High-speed processing can be achieved. With respect to the above description, the following items are further disclosed. (1) An insulating resin formed in a sheet shape, an electrode formed at a predetermined position on the insulating resin, and a surface of a conductive wire coated with an insulating material. And a conductive resin formed on the insulating resin so as to seal the coated wire partially exposed from the insulating resin and sealing the coated wire exposed on the insulating resin. A wiring board characterized by the above-mentioned. (2) The wiring board according to (1), wherein the covering wire has a configuration in which the internal wire is exposed by dissolving or sublimating the insulating material by heat applied during the connection. Wiring board. (3) In the wiring board described in the paragraph (1) or (2),
A wiring substrate, wherein a resin material serving as a base material containing a filler having high thermal conductivity and high conductivity is used as the conductive resin.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の半導体装置の一例を示す図である。FIG. 1 is a diagram illustrating an example of a conventional semiconductor device.

【図2】本発明の第1実施例である配線基板の製造方法
を説明するための図である(その1)。
FIG. 2 is a view for explaining the method of manufacturing the wiring board according to the first embodiment of the present invention (part 1);

【図3】本発明の第1実施例である配線基板の製造方法
を説明するための図である(その2)。
FIG. 3 is a diagram for explaining the method of manufacturing the wiring board according to the first embodiment of the present invention (part 2).

【図4】本発明の第2実施例である配線基板の製造方法
を説明するための図である。
FIG. 4 is a diagram for explaining a method of manufacturing a wiring board according to a second embodiment of the present invention.

【図5】本発明の第1実施例である半導体装置を説明す
るための図である。
FIG. 5 is a diagram illustrating a semiconductor device according to a first embodiment of the present invention.

【図6】本発明の第2実施例である半導体装置を説明す
るための図である。
FIG. 6 is a diagram illustrating a semiconductor device according to a second embodiment of the present invention.

【図7】本発明の第3実施例である半導体装置を説明す
るための図である。
FIG. 7 is a diagram illustrating a semiconductor device according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10A,10B 配線基板 11A〜11C 半導体装置 12 半導体素子 14 半田ボール 15 バンプ 16 バンプ接合パッド 17 外部接続用パッド 18 被覆ワイヤ 20 絶縁樹脂 21 絶縁基板 22 導電性樹脂 23 枠材 26 放熱フィン 30 導電性基板 DESCRIPTION OF SYMBOLS 10A, 10B Wiring board 11A-11C Semiconductor device 12 Semiconductor element 14 Solder ball 15 Bump 16 Bump bonding pad 17 External connection pad 18 Covering wire 20 Insulating resin 21 Insulating substrate 22 Conductive resin 23 Frame material 26 Radiation fin 30 Conductive substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 貫和 大 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5F044 FF01 KK02 KK19 LL11 LL15 5F061 AA01 BA04 CA05 CA12  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Dai Kanwa 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture F-term in Fujitsu Limited 5F044 FF01 KK02 KK19 LL11 LL15 5F061 AA01 BA04 CA05 CA12

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 平板状の絶縁基板上に導体層を形成し、
該導体層をパターニングすることにより電極を形成する
電極形成工程と、 表面が絶縁性材料で被覆された被覆ワイヤを用いて、前
記絶縁基板に形成された所定電極間を電気的に接続する
ワイヤボンディング工程と、 前記絶縁基板の前記電極が形成された面に、少なくとも
前記被覆ワイヤと前記電極の接続部を覆うよう、かつ前
記被覆ワイヤのループの一部が露出するよう絶縁樹脂を
形成する絶縁樹脂形成工程と、 前記絶縁樹脂上露出した前記被覆ワイヤを封止するよ
う、前記絶縁樹脂上に導電性樹脂を形成する導電性樹脂
形成工程と、 前記電極を露出させるよう前記絶縁基板を除去する絶縁
基板除去工程と、を有することを特徴とする配線基板の
製造方法。
1. A conductive layer is formed on a flat insulating substrate,
An electrode forming step of forming an electrode by patterning the conductor layer; and wire bonding for electrically connecting predetermined electrodes formed on the insulating substrate using a coated wire whose surface is coated with an insulating material. And an insulating resin for forming an insulating resin on a surface of the insulating substrate on which the electrodes are formed, so as to cover at least a connection portion between the coated wires and the electrodes, and to expose a part of a loop of the coated wires. A forming step, a conductive resin forming step of forming a conductive resin on the insulating resin so as to seal the covered wire exposed on the insulating resin, and an insulating step of removing the insulating substrate so as to expose the electrodes. A method for manufacturing a wiring board, comprising: a substrate removing step.
【請求項2】 表面が絶縁性材料で被覆された被覆ワイ
ヤを用いて、平板状の導電性基板上に設定されている所
定電極形成位置間を接続するワイヤボンディング工程
と、 前記導電性基板の前記被覆ワイヤが配設された面に、少
なくとも前記被覆ワイヤと前記導電性基板の接続部を覆
うよう、かつ前記被覆ワイヤのループの一部が露出する
よう絶縁樹脂を形成する絶縁樹脂形成工程と、 前記絶縁樹脂上露出した前記被覆ワイヤを封止するよ
う、前記絶縁樹脂上に導電性樹脂を形成する導電性樹脂
形成工程と、 前記導電性基板をパターニングすることにより、前記電
極形成位置に電極を形成する電極形成工程と、を有する
ことを特徴とする配線基板の製造方法。
2. A wire bonding step of connecting between predetermined electrode forming positions set on a flat conductive substrate using a coated wire whose surface is coated with an insulating material; An insulating resin forming step of forming an insulating resin on a surface on which the covering wire is provided, so as to cover at least a connection portion between the covering wire and the conductive substrate, and to expose a part of a loop of the covering wire. An electrically conductive resin forming step of forming an electrically conductive resin on the insulating resin so as to seal the covered wire exposed on the insulating resin, and by patterning the electrically conductive substrate, an electrode is formed at the electrode forming position. Forming an electrode, and a method of manufacturing a wiring board.
【請求項3】 シート状に形成された絶縁樹脂と、 前記絶縁樹脂上の所定位置に形成された電極と、 導電ワイヤの表面に絶縁性材料が被覆された構成とされ
ており、所定の前記電極間を電気的に接続すると共に一
部が前記絶縁樹脂から露出した被覆ワイヤと、前記絶縁
樹脂上に露出した前記被覆ワイヤを封止するよう、前記
絶縁樹脂上に形成された導電性樹脂と、を有することを
特徴とする配線基板。
3. An insulating resin formed in a sheet shape, an electrode formed at a predetermined position on the insulating resin, and a surface of a conductive wire coated with an insulating material. A conductive wire formed on the insulating resin to electrically connect the electrodes and partially expose the coating wire from the insulating resin, and to seal the coated wire exposed on the insulating resin. A wiring board comprising:
【請求項4】 半導体素子と、 該半導体素子が搭載される、請求項1乃至3のいずれか
に記載の配線基板の製造方法により製造された配線基板
と、 前記配線基板に接合される外部接続端子とを具備し、 前記配線基板に形成された前記電極の内、中央近傍に位
置する前記電極を前記半導体素子と接続する素子接続用
電極とし、該素子接続用電極に前記半導体素子を電気的
に接続し、 前記配線基板に形成された前記電極の内、外周近傍に位
置する前記電極を前記外部接続端子と接続する外部接続
端子用電極とし、該外部接続端子用電極に前記外部接続
端子を電気的に接合し、 かつ、前記被覆ワイヤが前記素子接続用電極と前記外部
接続端子用電極とを電気的に接続するよう構成したこと
を特徴とする半導体装置。
4. A semiconductor element, a wiring board manufactured by the method for manufacturing a wiring board according to claim 1, wherein the semiconductor element is mounted, and an external connection bonded to the wiring board. A terminal, wherein the electrode located near the center of the electrodes formed on the wiring substrate is used as an element connection electrode for connecting to the semiconductor element, and the semiconductor element is electrically connected to the element connection electrode. Among the electrodes formed on the wiring substrate, an electrode for an external connection terminal that connects the electrode located near the outer periphery to the external connection terminal, and the external connection terminal is connected to the external connection terminal electrode. A semiconductor device, wherein the semiconductor wire is electrically connected, and the covering wire electrically connects the element connection electrode and the external connection terminal electrode.
JP11134853A 1999-05-14 1999-05-14 Wiring board manufacturing method, wiring board and semiconductor device Withdrawn JP2000323516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11134853A JP2000323516A (en) 1999-05-14 1999-05-14 Wiring board manufacturing method, wiring board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11134853A JP2000323516A (en) 1999-05-14 1999-05-14 Wiring board manufacturing method, wiring board and semiconductor device

Publications (1)

Publication Number Publication Date
JP2000323516A true JP2000323516A (en) 2000-11-24

Family

ID=15138009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11134853A Withdrawn JP2000323516A (en) 1999-05-14 1999-05-14 Wiring board manufacturing method, wiring board and semiconductor device

Country Status (1)

Country Link
JP (1) JP2000323516A (en)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656013B2 (en) 2007-09-06 2010-02-02 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate, method of manufacturing the same, and semiconductor device
JP2015517745A (en) * 2012-05-22 2015-06-22 インヴェンサス・コーポレイション Substrate-less stackable packages using wirebond interconnects
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
CN113013135A (en) * 2021-02-09 2021-06-22 日月光半导体制造股份有限公司 Routing, routing packaging structure, routing system and routing method
US12494453B2 (en) 2011-05-03 2025-12-09 Adeia Semiconductor Solutions Llc Package-on-package assembly with wire bonds to encapsulation surface

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US7656013B2 (en) 2007-09-06 2010-02-02 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate, method of manufacturing the same, and semiconductor device
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US12494453B2 (en) 2011-05-03 2025-12-09 Adeia Semiconductor Solutions Llc Package-on-package assembly with wire bonds to encapsulation surface
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
JP2015517745A (en) * 2012-05-22 2015-06-22 インヴェンサス・コーポレイション Substrate-less stackable packages using wirebond interconnects
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
USRE49987E1 (en) 2013-11-22 2024-05-28 Invensas Llc Multiple plated via arrays of different wire heights on a same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11990382B2 (en) 2014-01-17 2024-05-21 Adeia Semiconductor Technologies Llc Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN113013135A (en) * 2021-02-09 2021-06-22 日月光半导体制造股份有限公司 Routing, routing packaging structure, routing system and routing method

Similar Documents

Publication Publication Date Title
JP2000323516A (en) Wiring board manufacturing method, wiring board and semiconductor device
US7880276B2 (en) Wiring board and semiconductor device
KR100459971B1 (en) Semiconductor device, method and device for producing the same, circuit board, and electronic equipment
US6121688A (en) Anisotropic conductive sheet and printed circuit board
US6985362B2 (en) Printed circuit board and electronic package using same
JP2592038B2 (en) Semiconductor chip mounting method and substrate structure
US7790270B2 (en) Wiring board and semiconductor device
CN101276809B (en) Semiconductor device and method of manufacturing the same
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JP2001257288A (en) Flip chip type semiconductor device and manufacturing method thereof
KR20010104217A (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPH0964099A (en) Semiconductor device and its mounting structure
JPH05211275A (en) Semiconductor device and manufacture thereof
US11804382B2 (en) Method of forming package substrate with partially recessed capacitor
JP2001135663A (en) Semiconductor device and manufacturing method thereof
JP2001298115A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2003007921A (en) Circuit device and method of manufacturing the same
JP2000082722A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2003007916A (en) Circuit device manufacturing method
JP2003007917A (en) Circuit device manufacturing method
EP1744362B1 (en) Semiconductor device and electronic apparatus
JP3312611B2 (en) Film carrier type semiconductor device
US20050224934A1 (en) Circuit device
JP3320932B2 (en) Chip package mount, circuit board on which chip package is mounted, and method of forming circuit board
JPH08330355A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801