[go: up one dir, main page]

JP2000315634A - Silicon wafer for bonding and manufacture of bonded substrate - Google Patents

Silicon wafer for bonding and manufacture of bonded substrate

Info

Publication number
JP2000315634A
JP2000315634A JP11125335A JP12533599A JP2000315634A JP 2000315634 A JP2000315634 A JP 2000315634A JP 11125335 A JP11125335 A JP 11125335A JP 12533599 A JP12533599 A JP 12533599A JP 2000315634 A JP2000315634 A JP 2000315634A
Authority
JP
Japan
Prior art keywords
silicon wafer
wafers
wafer
cleaning
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11125335A
Other languages
Japanese (ja)
Inventor
Hiroyuki Oi
浩之 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP11125335A priority Critical patent/JP2000315634A/en
Publication of JP2000315634A publication Critical patent/JP2000315634A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing bonded substrate by which wafers can be bonded firmly to each other with less voids. SOLUTION: After two silicon wafers 11 and 12 are cleaned by HF cleaning, the wafers 11 and 12 are rinsed with pure water, cleaned by SC1 (standard cleaning), washed with water, and dried. When the wafer is cleaned by the HF cleaning, oxide films are removed and the surfaces of the wafers 11 and 12 become hydrophobic. When the SC1 cleaning is performed, surface layers are etched and terminal with an OH group. Consequently, the SiOH coverage θon the surfaces of the wafers 11 and 13 become >=40%. After a bonded substrate 13 is obtained by bonding the wafers 11 and 12 to each other at a room temperature, the substrate 13 is heat-treated in a dry oxygen atmosphere. The heat-treating temperature is adjusted to 1,200 to 1,280 deg.C and the heat-treating period is set at 60 minutes. During the heat treatment, Si atoms are terminated with the OH group on >=40% surfaces of the wafers 11 and 12 and the heat- treating temperature becomes 1,200 to 1,280 deg.C. Consequently, the wafers 11 and 12 can be bonded to each other with less voids.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は張り合わせ基板の
製造方法、例えばSOI、張り合わせ誘電体分離ウェー
ハなどの張り合わせ基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a bonded substrate, for example, a method of manufacturing a bonded substrate such as an SOI or a bonded dielectric separation wafer.

【0002】[0002]

【従来の技術】一般に、シリコンウェーハ同士を張り合
わせるには、ウェーハ表面のシリコン原子のダングリン
グボンドがOH基で終端されることが必要とされてい
る。シリコンウェーハの表面をこのように制御するに
は、従来、例えば特公昭62−27040号公報に記載
のように、シリコンウェーハを硫酸・過酸化水素水,王
水または硝酸に浸漬し、これをボイルする方法が知られ
ていた。したがって、続く張り合わせ強化熱処理は、O
H基により終端されたシリコン面(張り合わせ面)に対
して行われる。具体的には、シリコンウェーハの鏡面同
士を室温のクリーンルーム内で重ね合わせて密着させ
る。その後、これを熱処理炉を用いて、880〜110
0℃という比較的低い温度で加熱するのである。なお、
この従来法によるウェーハ張り合わせ面のOH基の被覆
率θは、38%以下であった。
2. Description of the Related Art Generally, in order to bond silicon wafers together, it is necessary that dangling bonds of silicon atoms on the wafer surface be terminated with OH groups. In order to control the surface of a silicon wafer in this way, conventionally, as described in, for example, Japanese Patent Publication No. 62-27040, a silicon wafer is immersed in sulfuric acid / hydrogen peroxide, aqua regia or nitric acid, and this is boiled. The way to do it was known. Therefore, the subsequent lamination strengthening heat treatment is
This is performed on the silicon surface (bonded surface) terminated by the H group. Specifically, the mirror surfaces of the silicon wafers are overlapped and adhered in a clean room at room temperature. Then, this was heated to 880 to 110 using a heat treatment furnace.
The heating is performed at a relatively low temperature of 0 ° C. In addition,
The coverage θ of OH groups on the wafer bonding surface according to this conventional method was 38% or less.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
張り合わせ基板の製造方法にあっては、シリコンウェー
ハ同士を張り合わせる際、これらのシリコンウェーハを
硫酸・過酸化水素水の混合液中,王水または硝酸液中で
ボイルし、シリコンウェーハの各張り合わせ面のOH基
の被覆率θを38%以下とし、これらを重ね合わせた
後、880〜1100℃という比較的低い温度で張り合
わせ強化熱処理を行っていた。その結果、この熱処理
時、ボイルにより平坦度が低下した張り合わせ界面から
Oが抜け出る際、このHOが凝集してウェーハ外
周部にボイド(未接合部分)が発生しやすくなってい
た。これにより、良品基板の収率が低くなっていた。
However, in the conventional method of manufacturing a bonded substrate, when bonding silicon wafers to each other, these silicon wafers are mixed in a mixed solution of sulfuric acid / hydrogen peroxide, aqua regia or After boiling in a nitric acid solution to reduce the OH group coverage θ of each bonding surface of the silicon wafer to 38% or less, and laminating them, a bonding strengthening heat treatment was performed at a relatively low temperature of 880 to 1100 ° C. . As a result, during this heat treatment, when H 2 O escapes from the bonding interface where the flatness is reduced due to the boil, the H 2 O is agglomerated and voids (unbonded portions) are likely to be generated at the outer peripheral portion of the wafer. As a result, the yield of non-defective substrates was low.

【0004】[0004]

【発明の目的】そこで、この発明の目的は、ボイドの少
ない強固な張り合わせを行うことができる張り合わせ基
板の製造方法を提供するものである。また、この発明
は、張り合わせ基板の製造のためのシリコンウェーハを
提供することを、その目的としている。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method of manufacturing a bonded substrate capable of performing firm bonding with few voids. Another object of the present invention is to provide a silicon wafer for manufacturing a bonded substrate.

【0005】[0005]

【課題を解決するための手段】請求項1に記載の発明
は、鏡面研磨されたシリコンウェーハであって、SiO
H結合の被覆率がそのシリコンウェーハの表面の40%
以上である張り合わせ用シリコンウェーハである。
An object of the present invention is to provide a mirror-polished silicon wafer, comprising:
H bond coverage is 40% of the surface of the silicon wafer
The above is a bonding silicon wafer.

【0006】好ましいSiOH結合の被覆率θは50%
以上である。40%未満では、張り合わせ面を重ね合わ
せた時に起こる水素結合が弱く、張り合わせ熱処理によ
るシクロ酸結合が少ないため、ボイド発生率が増大す
る。シリコンウェーハの張り合わせ面でのSiOH結合
を制御する方法としては、例えばHF洗浄後、SC1
(Standard Cleaning 1)洗浄また
はSC2(Standard Cleaning 2)
洗浄を行う方法が挙げられる。その他、SC1洗浄また
はSC2洗浄を単独で行う方法などが挙げられる。
A preferable SiOH bond coverage θ is 50%.
That is all. If it is less than 40%, the hydrogen bond generated when the bonding surfaces are overlapped is weak, and the number of cycloacid bonds due to the bonding heat treatment is small, so that the void generation rate increases. As a method of controlling the SiOH bonding on the bonding surface of the silicon wafer, for example, after HF cleaning, SC1
(Standard Cleaning 1) Cleaning or SC2 (Standard Cleaning 2)
There is a method of performing washing. Other examples include a method of performing SC1 cleaning or SC2 cleaning alone.

【0007】例えば具体例を示すと、前者のHF洗浄と
SC1洗浄またはSC2洗浄とを順次行う場合、まずシ
リコンウェーハをフッ酸液(HF:HO=0.05:
1)により1〜10分間洗浄する。それから、50℃の
SC1洗浄液(NHOH:H:HO=0.
5:1.0:5)で5〜10分間洗浄する。または、室
温のSC2洗浄液(HO:HCl=1000:1)に
より5〜10分間洗浄する。次いで、水洗し、乾燥す
る。SC1洗浄液による洗浄とSC2洗浄液による洗浄
とを続けて行っても構わない。
For example, as a specific example, when the former HF cleaning and SC1 cleaning or SC2 cleaning are sequentially performed, first, a silicon wafer is treated with a hydrofluoric acid solution (HF: H 2 O = 0.05:
Wash for 1 to 10 minutes according to 1). Then, a 50 ° C. SC1 washing solution (NH 4 OH: H 2 O 2 : H 2 O = 0.
5: 1.0: 5) for 5-10 minutes. Or, SC2 cleaning liquid at room temperature (H 2 O: HCl = 1000 : 1) by washing for 5 to 10 minutes. Then, it is washed with water and dried. The cleaning with the SC1 cleaning solution and the cleaning with the SC2 cleaning solution may be performed successively.

【0008】請求項2に記載の発明は、鏡面研磨された
シリコンウェーハの表面をフッ酸溶液により洗浄し、そ
の後、SC1液またはSC2液でこの表面を洗浄するこ
とにより、そのシリコンウェーハ表面でのSiOH結合
の被覆率が40%以上とした張り合わせ用シリコンウェ
ーハである。
According to a second aspect of the present invention, a mirror-polished surface of a silicon wafer is washed with a hydrofluoric acid solution, and thereafter, the surface is washed with a SC1 solution or an SC2 solution, whereby the silicon wafer surface is cleaned. This is a bonding silicon wafer having a coverage of SiOH bonds of 40% or more.

【0009】請求項3に記載の発明は、いずれも鏡面研
磨された張り合わせ面を有する第1のシリコンウェーハ
および第2のシリコンウェーハを準備する工程と、第1
のシリコンウェーハおよび第2のシリコンウェーハの各
張り合わせ面を、SiOH結合の被覆率が40%以上と
なるようにそれぞれ親水性化処理する工程と、この後、
第1のシリコンウェーハの張り合わせ面と第2のシリコ
ンウェーハの張り合わせ面とを重ね合わせる工程と、こ
の重ね合わせたシリコンウェーハを熱処理することによ
り、張り合わせ基板を製造する工程とを含む張り合わせ
基板の製造方法である。
According to a third aspect of the present invention, there is provided a step of preparing a first silicon wafer and a second silicon wafer each having a mirror-polished bonded surface;
Subjecting each bonded surface of the silicon wafer and the second silicon wafer to a hydrophilic treatment so that the coverage of SiOH bonds is 40% or more;
A method for manufacturing a bonded substrate, comprising: a step of stacking a bonded surface of a first silicon wafer and a bonded surface of a second silicon wafer; and a step of manufacturing a bonded substrate by heat-treating the stacked silicon wafer. It is.

【0010】請求項4に記載の発明は、上記親水性化処
理では、シリコンウェーハ表面を、フッ酸で洗浄した
後、SC1液またはSC2液で洗浄する請求項3に記載
の張り合わせ基板の製造方法である。
According to a fourth aspect of the present invention, in the method for manufacturing a bonded substrate according to the third aspect, the surface of the silicon wafer is washed with hydrofluoric acid and then with an SC1 solution or an SC2 solution in the hydrophilic treatment. It is.

【0011】請求項5に記載の発明は、上記重ね合わせ
たシリコンウェーハを1200〜1280℃で熱処理す
る請求項3または請求項4に記載の張り合わせ基板の製
造方法。張り合わせ基板の製造方法である。
According to a fifth aspect of the present invention, there is provided the method of manufacturing a bonded substrate according to the third or fourth aspect, wherein the overlaid silicon wafer is heat-treated at 1200 to 1280 ° C. This is a method for manufacturing a bonded substrate.

【0012】この温度条件としたのは、1200℃未満
では、張り合わせ界面からの脱ガス物質が消滅しずらい
ため、ボイド発生率が増大するからである。また、12
80℃を超えると、加熱温度が高すぎて、過度の熱スト
レス、炉からの汚染、OSF(Oxidation Induced Stack
ing Fault)などが発生しやすくなる。好ましい熱処理時
間は30〜120分間である。30分間未満では熱処理
時間が短か過ぎてシリコンウェーハの張り合わせ界面に
ボイドが発生しやすくなる。また、120分間を超える
と熱ストレスが著しくなる。さらに、炉内雰囲気は酸化
性雰囲気とする。例えば、ドライ酸素雰囲気などであ
る。
[0012] The reason for the temperature condition is that if the temperature is lower than 1200 ° C, the degassed substance from the bonding interface hardly disappears, so that the void generation rate increases. Also, 12
If the temperature exceeds 80 ° C, the heating temperature is too high, causing excessive thermal stress, contamination from the furnace, and OSF (Oxidation Induced Stack).
ing Fault) is likely to occur. A preferred heat treatment time is 30 to 120 minutes. If the heat treatment time is less than 30 minutes, the heat treatment time is too short, and voids are easily generated at the bonding interface of the silicon wafer. If the time exceeds 120 minutes, thermal stress becomes remarkable. Further, the atmosphere in the furnace is an oxidizing atmosphere. For example, a dry oxygen atmosphere is used.

【0013】[0013]

【作用】請求項1〜請求項5に記載の発明では、まず、
第1のシリコンウェーハ(鏡面ウェーハ:PW)および
第2のシリコンウェーハ(PW)を準備する。これらの
シリコンウェーハに、例えばHF洗浄後、SC1洗浄ま
たはSC2洗浄を施す。もしくは、SC1洗浄およびS
C2洗浄の両方を施す。その結果、両シリコンウェーハ
の張り合わせ面でのSiOH結合の被覆率θが40%以
上となる。
According to the invention as set forth in claims 1 to 5, first,
A first silicon wafer (mirror wafer: PW) and a second silicon wafer (PW) are prepared. These silicon wafers are subjected to SC1 cleaning or SC2 cleaning after HF cleaning, for example. Or SC1 cleaning and S
Apply both C2 cleans. As a result, the coverage θ of the SiOH bond on the bonding surfaces of both silicon wafers becomes 40% or more.

【0014】すなわち、前者の方法による場合、シリコ
ンウェーハ表面をHF洗浄することにより、表面の酸化
膜層が除去される。その後、これをSC1洗浄すること
で、シリコンウェーハ表面のSiはOH基(被覆率θ=
40%以上)により終端される。なお、SC1洗浄に代
えて、SC2洗浄液で洗浄する場合も、ウェーハ表面の
Siは、同じように被覆率θが40%以上のOH基によ
って終端される。
That is, in the former method, the silicon oxide surface is removed by HF cleaning the surface of the silicon wafer. Thereafter, this is subjected to SC1 cleaning, so that Si on the silicon wafer surface has OH groups (coverage θ =
40% or more). In the case of cleaning with the SC2 cleaning solution instead of the SC1 cleaning, Si on the wafer surface is similarly terminated by OH groups having a coverage θ of 40% or more.

【0015】また、後者の方法による場合、シリコンウ
ェーハ表面をSC1洗浄液単独で洗浄しても、Si表面
はOH基により終端される。または、シリコンウェーハ
表面をSC2洗浄単独でも、OH基の終端がなされる。
In the latter method, even if the silicon wafer surface is cleaned with the SC1 cleaning solution alone, the Si surface is terminated by OH groups. Alternatively, even if the surface of the silicon wafer is cleaned by SC2 alone, the OH groups are terminated.

【0016】次に、これらの第1のシリコンウェーハと
第2のシリコンウェーハとを例えば室温で重ね合わせ
る。すなわち、これらのシリコンウェーハの鏡面同士を
密着させるのである。その後、この張り合わされたウェ
ーハを、例えば1200〜1280℃で熱処理する。こ
の結果、ボイドが少ない強固に接合された張り合わせ基
板が作製される。このように、シリコンウェーハを高温
で熱処理するのは、シリコンウェーハ表面が、例えば被
覆率θ=40%以上のSiOH結合で被覆されており、
これを1200℃未満の熱処理温度で張り合わせ熱処理
を行った場合には、ボイドの発生率が比較的高くなるた
めである。
Next, the first silicon wafer and the second silicon wafer are overlapped, for example, at room temperature. That is, the mirror surfaces of these silicon wafers are brought into close contact with each other. Thereafter, the bonded wafer is heat-treated at, for example, 1200 to 1280 ° C. As a result, a firmly bonded bonded substrate with few voids is produced. As described above, the heat treatment of the silicon wafer at a high temperature is performed because the silicon wafer surface is coated with, for example, SiOH bonds having a coverage θ of 40% or more,
This is because, when the bonding heat treatment is performed at a heat treatment temperature of less than 1200 ° C., the rate of occurrence of voids becomes relatively high.

【0017】[0017]

【発明の実施の形態】以下、この発明の実施例を図面に
基づいて説明する。この第1実施例では、シリコンウェ
ーハ同士(シリコン面同士)を直接張り合わせるものと
する。図1は、この発明の第1実施例に係る張り合わせ
基板の製造方法を示すフローシートである。図1に示す
ように、2枚の鏡面研磨シリコンウェーハ(活性層用A
板,支持層用B板)11,12を準備する。その後、各
シリコンウェーハ11,12を、ともに、HF洗浄(H
F:HO=0.05:1)してから、純水によりリン
スし、その後SC1(NHOH:H:HO=
0.5:1:5)洗浄を施す。そして、水洗・乾燥す
る。
Embodiments of the present invention will be described below with reference to the drawings. In the first embodiment, silicon wafers (silicon surfaces) are directly bonded to each other. FIG. 1 is a flow sheet showing a method for manufacturing a bonded substrate according to a first embodiment of the present invention. As shown in FIG. 1, two mirror-polished silicon wafers (active layer A
(Plate, B plate for support layer) 11 and 12 are prepared. Thereafter, both the silicon wafers 11 and 12 are subjected to HF cleaning (H
F: H 2 O = 0.05: 1), rinse with pure water, and then SC1 (NH 4 OH: H 2 O 2 : H 2 O =
0.5: 1: 5) Washing is performed. Then, it is washed and dried.

【0018】この際、シリコンウェーハをHF洗浄した
ため、表面の酸化膜は除去され、ウェーハ表面が疎水性
となる。また、SC1洗浄時には、表面層がエッチング
され、同時にOH基で終端される。その結果、シリコン
ウェーハ表面では、SiOH結合の被覆率θが40%以
上となる。そして、これらの鏡面同士を重ね合わせる室
温による張り合わせ後、張り合わせ基板13に対して張
り合わせ熱処理を行う。この熱処理温度は1200〜1
280℃、時間は60分とする。この熱処理はドライ酸
素雰囲気で行った。
At this time, since the silicon wafer is subjected to HF cleaning, the oxide film on the surface is removed, and the wafer surface becomes hydrophobic. In addition, at the time of SC1 cleaning, the surface layer is etched and simultaneously terminated with OH groups. As a result, on the surface of the silicon wafer, the coverage θ of the SiOH bond becomes 40% or more. Then, after bonding these mirror surfaces to each other at room temperature, a bonding heat treatment is performed on the bonded substrate 13. This heat treatment temperature is 1200 to 1
280 ° C., time is 60 minutes. This heat treatment was performed in a dry oxygen atmosphere.

【0019】この熱処理時、シリコンウェーハ表面の4
0%以上ではSi原子がOH基で終端され、しかも熱処
理温度は1200〜1280℃となっている。これによ
り、ボイドの少ないシリコンウェーハ11,12同士の
張り合わせが行われる。その後、この張り合わせ基板1
3に対して超音波照射によるボイド検査を行う。それか
ら、面取りし、A板11の研削・研磨を行ってこのA板
11を所定厚さとし、最後に洗浄することとなる。
At the time of this heat treatment, 4
At 0% or more, Si atoms are terminated with OH groups, and the heat treatment temperature is 1200 to 1280 ° C. Thereby, the silicon wafers 11 and 12 having few voids are bonded to each other. Then, the bonded substrate 1
3 is subjected to a void inspection by ultrasonic irradiation. Then, the A plate 11 is chamfered, and the A plate 11 is ground and polished to a predetermined thickness. Finally, the A plate 11 is cleaned.

【0020】次に、図2に基づき、この発明の第2実施
例に係る張り合わせ基板の製造方法を説明する。この第
2実施例は、張り合わせ面が、OH基の被覆率θ=40
%以上にする方法として、SC1洗浄を単独で行う方法
を採用した例である。図2は、この発明の第2実施例に
係る張り合わせ基板の製造方法を示すフローシートであ
る。図2に示すように、準備された2枚の鏡面研磨シリ
コンウェーハ11,12に、ともに、SC1(NH
H:H:HO=0.5:1:5)洗浄を施し、
その後、水洗・乾燥する。
Next, a method of manufacturing a bonded substrate according to a second embodiment of the present invention will be described with reference to FIG. In the second embodiment, the bonding surface has an OH group coverage θ = 40.
This is an example in which a method of performing SC1 cleaning alone is employed as a method for increasing the percentage by percentage. FIG. 2 is a flow sheet showing a method for manufacturing a bonded substrate according to a second embodiment of the present invention. As shown in FIG. 2, SC1 (NH 4 O) was added to the two prepared mirror-polished silicon wafers 11 and 12.
H: H 2 O 2 : H 2 O = 0.5: 1: 5)
After that, it is washed and dried.

【0021】この際、シリコンウェーハをSC1洗浄す
ることで、ウェーハ表面層は、エッチングされると同時
にOH基で終端される。その結果、シリコンウェーハ表
面が、被覆率θ=40%以上のOH基によって終端され
る。なお、張り合わせ熱処理などの後工程は、第1実施
例と同様である。その他の構成、作用および効果は、第
1実施例と同様であるので説明を省略する。
At this time, by cleaning the silicon wafer with SC1, the wafer surface layer is etched and terminated with OH groups at the same time. As a result, the surface of the silicon wafer is terminated by OH groups having a coverage θ = 40% or more. The post-process such as the lamination heat treatment is the same as in the first embodiment. Other configurations, operations, and effects are the same as those of the first embodiment, and a description thereof will not be repeated.

【0022】次に、図3に基づいて、この発明の第3実
施例に係る張り合わせ基板の製造方法を説明する。図3
は、この発明の第3実施例に係る張り合わせ基板の製造
方法を示すフローチャートである。図3に示すように、
この第3実施例の張り合わせ基板の製造方法は、第2実
施例をベースにし、かつ張り合わせ基板として、誘電体
分離ウェーハを採用した例である。まず、活性層用ウェ
ーハとなる表面を鏡面加工したシリコンウェーハ20を
作製、準備する(図3(a))。次いで、このシリコン
ウェーハ20の表面に、マスク酸化膜21を形成する
(図3(b))。
Next, a method for manufacturing a bonded substrate according to a third embodiment of the present invention will be described with reference to FIG. FIG.
9 is a flowchart showing a method for manufacturing a bonded substrate according to a third embodiment of the present invention. As shown in FIG.
The method of manufacturing a bonded substrate according to the third embodiment is an example based on the second embodiment and employing a dielectric isolation wafer as the bonded substrate. First, a silicon wafer 20 having a mirror-finished surface to be an active layer wafer is prepared and prepared (FIG. 3A). Next, a mask oxide film 21 is formed on the surface of the silicon wafer 20 (FIG. 3B).

【0023】次に、酸化膜21上にレジスト膜22を被
着する。そして、このレジスト膜22に所定パターンの
窓を形成する。続いて、この窓を介して酸化膜21に同
じパターンの窓を形成し、シリコンウェーハ20表面の
一部を露出させる。次に、レジスト膜22を除去する。
さらに、このシリコンウェーハ20をエッチング液(I
PA/KOH/HO)に所定時間だけ浸漬する。この
結果、シリコンウェーハ表面には所定パターンの凹部
(窪み)が形成されることになる。よって、ウェーハ表
面に異方性エッチングが施され(図3(c))、断面V
字形状の誘電体分離溝23が形成される。
Next, a resist film 22 is deposited on the oxide film 21. Then, windows of a predetermined pattern are formed in the resist film 22. Subsequently, a window having the same pattern is formed in oxide film 21 through this window, and a part of the surface of silicon wafer 20 is exposed. Next, the resist film 22 is removed.
Further, this silicon wafer 20 is treated with an etching solution (I
(PA / KOH / H 2 O) for a predetermined time. As a result, a concave portion (dent) having a predetermined pattern is formed on the surface of the silicon wafer. Therefore, anisotropic etching is performed on the wafer surface (FIG. 3C), and the cross-section V
A character-shaped dielectric isolation groove 23 is formed.

【0024】次に、マスク酸化膜21を希HF液で洗浄
除去する(図3(d))。このとき、バルクSi中にド
ーパントを導入してもよい。続いて、シリコンウェーハ
表面に、酸化熱処理により所定厚さの誘電体分離酸化膜
24を形成する(図3(e))。そして、このウェーハ
表面を洗浄する。
Next, the mask oxide film 21 is washed and removed with a dilute HF solution (FIG. 3D). At this time, a dopant may be introduced into bulk Si. Subsequently, a dielectric isolation oxide film 24 having a predetermined thickness is formed on the surface of the silicon wafer by an oxidizing heat treatment (FIG. 3E). Then, the wafer surface is cleaned.

【0025】次に、このシリコンウェーハ20の表面
に、約600℃の低温CVD法により、種ポリシリコン
層25を堆積させる。さらに、洗浄後、この種ポリシリ
コン層25上に、約1250℃の高温CVD法で、高温
ポリシリコン層26を所定厚さまで成長させる(図3
(f))。続いて、ウェーハ外周部を面取りし、必要に
応じてウェーハ裏面を平坦化させる。それから、ウェー
ハ表面の高温ポリシリコン層26を厚さ30μmまで研
削、研磨する(図3(g))。または、この後、必要に
応じて、ウェーハ表面に600℃の低温CVD法で厚さ
3μmの低温ポリシリコン層27を堆積し、その表面を
ポリッシングする。
Next, a seed polysilicon layer 25 is deposited on the surface of the silicon wafer 20 by low-temperature CVD at about 600.degree. After the cleaning, a high-temperature polysilicon layer 26 is grown to a predetermined thickness on the polysilicon layer 25 by a high-temperature CVD method at about 1250 ° C. (FIG. 3).
(F)). Subsequently, the outer peripheral portion of the wafer is chamfered, and the back surface of the wafer is flattened as necessary. Then, the high-temperature polysilicon layer 26 on the wafer surface is ground and polished to a thickness of 30 μm (FIG. 3 (g)). Alternatively, a low-temperature polysilicon layer 27 having a thickness of 3 μm is deposited on the wafer surface by a low-temperature CVD method at 600 ° C. if necessary, and the surface is polished.

【0026】そして、この表面にSC1(NHOH:
:HO=0.5:1:5)洗浄を施す。SC
1洗浄することで、この低温ポリシリコン層27の表面
が、数層エッチングされると同時にOH基で終端され
る。これにより、低温ポリシリコン層27の表面の40
%以上のSiがOH基により終端される。その後、この
ウェーハを水洗して乾燥する。
Then, SC1 (NH 4 OH:
(H 2 O 2 : H 2 O = 0.5: 1: 5) Washing is performed. SC
By performing one cleaning, the surface of the low-temperature polysilicon layer 27 is etched by several layers and simultaneously terminated with OH groups. As a result, the surface of the low-temperature polysilicon layer 27
% Or more of Si is terminated by an OH group. Thereafter, the wafer is washed with water and dried.

【0027】一方、表面が酸化膜31により覆われた支
持基板用ウェーハ30を準備する(図3(h))。そし
て、この支持基板用ウェーハ30の表面に、同様にSC
1洗浄を施す。その結果、この酸化膜31の表面のSi
原子の未結合手がOH基により終端される。このときの
SiOH結合の被覆率θは40%以上である。その後、
このウェーハを水洗する。次に、この支持基板用ウェー
ハ30上に、上記活性層用ウェーハ用のシリコンウェー
ハ20を、その鏡面同士を重ね合わせて張り合わせる
(図3(i))。
On the other hand, a support substrate wafer 30 whose surface is covered with the oxide film 31 is prepared (FIG. 3 (h)). Then, similarly, SC
1 Apply washing. As a result, Si on the surface of oxide film 31
The dangling bond of the atom is terminated by an OH group. At this time, the coverage θ of the SiOH bond is 40% or more. afterwards,
This wafer is washed with water. Next, the silicon wafer 20 for the active layer wafer is bonded on the support substrate wafer 30 with its mirror surfaces superimposed (FIG. 3 (i)).

【0028】それから、この張り合わせウェーハについ
て所定の張り合わせ熱処理を施す。その際、熱処理温度
は1200〜1280℃である。熱処理時間は60分で
ある。また、熱処理の雰囲気はドライ酸素雰囲気であ
る。その後、超音波探傷法によりボイド検査を行う。そ
こで良品と判定された場合には、図3(j)に示すよう
に、この活性層用ウェーハ側の外周部を面取りし、必要
に応じて支持基板用ウェーハ30の裏面側の酸化膜31
を除去した後、活性層用ウェーハ表面を研削・研磨す
る。この活性層用ウェーハの研磨量は、誘電体分離酸化
膜24で区画された誘電体分離シリコン島20Aが現出
されるまでとする。このようにして、ボイドの少ない強
固な張り合わせ誘電体分離ウェーハ(張り合わせ基板)
が作製される。
Then, a predetermined bonding heat treatment is performed on the bonded wafer. At that time, the heat treatment temperature is 1200 to 1280 ° C. The heat treatment time is 60 minutes. The atmosphere for the heat treatment is a dry oxygen atmosphere. Thereafter, a void inspection is performed by an ultrasonic flaw detection method. If it is determined that the wafer is non-defective, as shown in FIG. 3 (j), the outer peripheral portion of the active layer wafer is chamfered and, if necessary, the oxide film 31 on the back surface of the support substrate wafer 30.
After the removal, the surface of the active layer wafer is ground and polished. The polishing amount of the active layer wafer is set until the dielectric isolation silicon island 20A partitioned by the dielectric isolation oxide film 24 appears. In this way, a rigid bonded dielectric separation wafer with few voids (bonded substrate)
Is produced.

【0029】続いて、実際に、2枚の鏡面加工シリコン
ウェーハを用いて、ウェーハ表面におけるOH基の被覆
率θと、張り合わせ熱処理温度との関係について実験を
行ったときのデータを記載する。実験時の各条件は以下
の通りである。それぞれの実験条件ごとに、活性層用ウ
ェーハを25枚ずつ用意する(うち1枚ずつはモニタ
用)。 (1)まず、張り合わせ面の準備として、活性層用ウェ
ーハ側の全サンプルに対して、ウェーハ表面をSC1洗
浄しておく。 (2)次に、張り合わせ前洗浄を行う。すなわち、50
±5℃のSC1洗浄液(NHOH:H:H
=0.5:1:5)を用いて、張り合わされる2枚シリ
コンウェーハをSC1洗浄する。なお、ウェーハの保管
には、室温22±3℃,湿度30〜60%,class10
のクリーンルームを用いる。保管時間は1〜13時間と
する。
Next, data obtained when an experiment was actually conducted on the relationship between the coverage ratio θ of OH groups on the wafer surface and the bonding heat treatment temperature using two mirror-finished silicon wafers will be described. The conditions at the time of the experiment are as follows. For each experimental condition, 25 active layer wafers are prepared (one of them is for monitoring). (1) First, as a preparation for the bonding surface, all the samples on the active layer wafer side are subjected to SC1 cleaning of the wafer surface. (2) Next, cleaning before bonding is performed. That is, 50
SC1 washing solution (NH 4 OH: H 2 O 2 : H 2 O) at ± 5 ° C.
= 0.5: 1: 5), the two bonded silicon wafers are subjected to SC1 cleaning. The storage of wafers is performed at room temperature 22 ± 3 ° C, humidity 30-60%, class 10
Use a clean room. The storage time is 1 to 13 hours.

【0030】(3)ウェーハ表面のOH基の被覆率θの
測定は、フーリエ変換全反射赤外吸収分光法(FT−I
R−ATR)により、抜き取りサンプルを各1枚ずつ評
価し、ウェーハ表面におけるOH基の被覆率θを算出す
る。 (4)張り合わせ熱処理は、ドライ酸素雰囲気で行い、
熱処理時間は60分間である。以上の条件で張り合わせ
熱処理を実施した際の、シリコンウェーハ表面のOH基
の被覆率θと、張り合わせ熱処理温度との関係を表1に
示す。後工程として、張り合わせウェーハの外周部を1
mmだけ面取りする。それからボイドの測定を行う。こ
の測定は、超音波探傷検査装置を用いる超音波探傷検査
法により行う。検査条件は、超音波周波数が30MHz
であり、反射強度が50%以上の場合にボイドと見な
す。このようにして、ボイド専有率(ボイド面積/ウェ
ーハ面積×100)を求める。表1中の数値は、それぞ
れ24枚のシリコンウェーハの平均値である。ボイド専
有率が0.2%以下で良品とする。
(3) The coverage θ of OH groups on the wafer surface is measured by Fourier transform total reflection infrared absorption spectroscopy (FT-I
R-ATR), each sample is evaluated one by one, and the coverage θ of OH groups on the wafer surface is calculated. (4) The bonding heat treatment is performed in a dry oxygen atmosphere.
The heat treatment time is 60 minutes. Table 1 shows the relationship between the coverage θ of OH groups on the surface of the silicon wafer and the temperature of the bonding heat treatment when the bonding heat treatment was performed under the above conditions. As a post-process, the outer periphery of the bonded wafer is
Chamfer by mm. Then measure the voids. This measurement is performed by an ultrasonic inspection method using an ultrasonic inspection apparatus. The inspection condition is that the ultrasonic frequency is 30 MHz
When the reflection intensity is 50% or more, it is regarded as a void. In this way, the void occupancy rate (void area / wafer area × 100) is obtained. The numerical values in Table 1 are the average values of 24 silicon wafers. Good products with void occupancy of 0.2% or less.

【0031】[0031]

【表1】 [Table 1]

【0032】表1から明らかなように、OH基の被覆率
θが40%を超え、かつ張り合わせ熱処理温度が120
0〜1280℃の場合に、ボイド専有率が0.2%以下
の良品となった。
As is evident from Table 1, the covering ratio θ of the OH group exceeds 40%, and the laminating heat treatment temperature is 120%.
In the case of 0 to 1280 ° C., good products having a void occupancy of 0.2% or less were obtained.

【0033】[0033]

【発明の効果】この発明によれば、ボイドが少なく強固
に接合された張り合わせ基板を製造することができる。
According to the present invention, it is possible to manufacture a bonded substrate which has few voids and is firmly joined.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施例に係る張り合わせ基板の
製造方法を示すフローシートである。
FIG. 1 is a flow sheet showing a method for manufacturing a bonded substrate according to a first embodiment of the present invention.

【図2】この発明の第2実施例に係る張り合わせ基板の
製造方法を示すフローシートである。
FIG. 2 is a flow sheet showing a method for manufacturing a bonded substrate according to a second embodiment of the present invention.

【図3】この発明の第3実施例に係る張り合わせ基板の
製造方法を示すフローシートである。
FIG. 3 is a flow sheet showing a method for manufacturing a bonded substrate according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11 シリコンウェーハ(第1のシリコンウェーハ)、 12 シリコンウェーハ(第2のシリコンウェーハ)、 13 張り合わせ基板、 20 活性層用ウェーハ(第1のシリコンウェーハ)、 30 支持基板用ウェーハ(第2のシリコンウェー
ハ)。
Reference Signs List 11 silicon wafer (first silicon wafer), 12 silicon wafer (second silicon wafer), 13 bonded substrate, 20 active layer wafer (first silicon wafer), 30 support substrate wafer (second silicon wafer) ).

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 鏡面研磨されたシリコンウェーハであっ
て、SiOH結合の被覆率がそのシリコンウェーハの表
面の40%以上である張り合わせ用シリコンウェーハ。
1. A silicon wafer for bonding, which is a mirror-polished silicon wafer, wherein the coverage of SiOH bonds is 40% or more of the surface of the silicon wafer.
【請求項2】 鏡面研磨されたシリコンウェーハの表面
をフッ酸溶液により洗浄し、その後、SC1液またはS
C2液でこの表面を洗浄することにより、そのシリコン
ウェーハ表面でのSiOH結合の被覆率が40%以上と
した張り合わせ用シリコンウェーハ。
2. The surface of a mirror-polished silicon wafer is washed with a hydrofluoric acid solution, and then the SC1 solution or S
A silicon wafer for bonding in which the surface is cleaned with a C2 liquid so that the coverage of SiOH bonds on the surface of the silicon wafer is 40% or more.
【請求項3】 いずれも鏡面研磨された張り合わせ面を
有する第1のシリコンウェーハおよび第2のシリコンウ
ェーハを準備する工程と、 第1のシリコンウェーハおよび第2のシリコンウェーハ
の各張り合わせ面を、SiOH結合の被覆率が40%以
上となるようにそれぞれ親水性化処理する工程と、 この後、第1のシリコンウェーハの張り合わせ面と第2
のシリコンウェーハの張り合わせ面とを重ね合わせる工
程と、 この重ね合わせたシリコンウェーハを熱処理することに
より、張り合わせ基板を製造する工程とを含む張り合わ
せ基板の製造方法。
3. A step of preparing a first silicon wafer and a second silicon wafer each having a mirror-polished bonded surface; and bonding each bonded surface of the first silicon wafer and the second silicon wafer to SiOH. A step of subjecting each of the first and second silicon wafers to a hydrophilic treatment so that the bonding coverage is 40% or more;
And a step of manufacturing a bonded substrate by heat-treating the stacked silicon wafer.
【請求項4】 上記親水性化処理では、シリコンウェー
ハ表面を、フッ酸で洗浄した後、SC1液またはSC2
液で洗浄する請求項3に記載の張り合わせ基板の製造方
法。
4. In the hydrophilization treatment, the surface of the silicon wafer is washed with hydrofluoric acid, and then the SC1 solution or the SC2 solution is washed.
The method for producing a bonded substrate according to claim 3, wherein the substrate is washed with a liquid.
【請求項5】 上記重ね合わせたシリコンウェーハを1
200〜1280℃で熱処理する請求項3または請求項
4に記載の張り合わせ基板の製造方法。
5. The method according to claim 1, wherein the superposed silicon wafers are
The method for manufacturing a bonded substrate according to claim 3 or 4, wherein the heat treatment is performed at 200 to 1280 ° C.
JP11125335A 1999-04-30 1999-04-30 Silicon wafer for bonding and manufacture of bonded substrate Pending JP2000315634A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11125335A JP2000315634A (en) 1999-04-30 1999-04-30 Silicon wafer for bonding and manufacture of bonded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11125335A JP2000315634A (en) 1999-04-30 1999-04-30 Silicon wafer for bonding and manufacture of bonded substrate

Publications (1)

Publication Number Publication Date
JP2000315634A true JP2000315634A (en) 2000-11-14

Family

ID=14907575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11125335A Pending JP2000315634A (en) 1999-04-30 1999-04-30 Silicon wafer for bonding and manufacture of bonded substrate

Country Status (1)

Country Link
JP (1) JP2000315634A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068996A (en) * 2001-08-22 2003-03-07 Sumitomo Mitsubishi Silicon Corp Method for manufacturing laminated silicon substrate
KR20030075629A (en) * 2002-03-20 2003-09-26 주식회사 하이닉스반도체 Method for cleaning semicoductor device
JP2007141946A (en) * 2005-11-15 2007-06-07 Sumco Corp Method of manufacturing soi substrate, and soi substrate manufactured by same
CN114639591A (en) * 2020-12-16 2022-06-17 环球晶圆股份有限公司 Epitaxial layer removal method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214615A (en) * 1990-01-18 1991-09-19 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH05198549A (en) * 1991-08-26 1993-08-06 Nippondenso Co Ltd Manufacture of semiconductor substrate
JPH06302486A (en) * 1993-02-16 1994-10-28 Nippondenso Co Ltd Method and device for directly bonding two material
JPH10303089A (en) * 1997-02-27 1998-11-13 Mitsubishi Materials Shilicon Corp Manufacture of laminated substrate
JPH10308373A (en) * 1995-11-08 1998-11-17 Mitsubishi Materials Shilicon Corp Silicon wafer and cleaning thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214615A (en) * 1990-01-18 1991-09-19 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH05198549A (en) * 1991-08-26 1993-08-06 Nippondenso Co Ltd Manufacture of semiconductor substrate
JPH06302486A (en) * 1993-02-16 1994-10-28 Nippondenso Co Ltd Method and device for directly bonding two material
JPH10308373A (en) * 1995-11-08 1998-11-17 Mitsubishi Materials Shilicon Corp Silicon wafer and cleaning thereof
JPH10303089A (en) * 1997-02-27 1998-11-13 Mitsubishi Materials Shilicon Corp Manufacture of laminated substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068996A (en) * 2001-08-22 2003-03-07 Sumitomo Mitsubishi Silicon Corp Method for manufacturing laminated silicon substrate
KR20030075629A (en) * 2002-03-20 2003-09-26 주식회사 하이닉스반도체 Method for cleaning semicoductor device
JP2007141946A (en) * 2005-11-15 2007-06-07 Sumco Corp Method of manufacturing soi substrate, and soi substrate manufactured by same
CN114639591A (en) * 2020-12-16 2022-06-17 环球晶圆股份有限公司 Epitaxial layer removal method

Similar Documents

Publication Publication Date Title
JP3635200B2 (en) Manufacturing method of SOI wafer
JP4509488B2 (en) Manufacturing method of bonded substrate
JP4628580B2 (en) Manufacturing method of bonded substrate
JP3134391B2 (en) Silicon substrate bonding method
EP0504714A2 (en) Semiconductor substrate having a SOI structure and method of producing the same
TW201023253A (en) Surface treatment for molecular bonding
JPH09331049A (en) Pasted soi substrate and its production
EP0603849B1 (en) Method for producing a semiconducteur substrate by using a bonding process
US5953620A (en) Method for fabricating a bonded SOI wafer
EP2159825B1 (en) Soi substrate manufacturing method
JP3570530B2 (en) Manufacturing method of SOI wafer
JP2000315634A (en) Silicon wafer for bonding and manufacture of bonded substrate
JPH0567598A (en) Manufacture of semiconductor substrate
JP3902321B2 (en) Manufacturing method of bonded substrates
CN118448284A (en) Hybrid bonding interconnection method based on oxygen plasma activation and acid pickling process
JP2000315635A (en) Silicon wafer for bonding and manufacture of bonded substrate using the same
JP3422225B2 (en) Laminated semiconductor substrate and method of manufacturing the same
JPH05109678A (en) Manufacture of soi substrate
JP3611142B2 (en) Bonded wafer and manufacturing method thereof
JP3945130B2 (en) Manufacturing method of bonded dielectric isolation wafer
JP4581349B2 (en) Manufacturing method of bonded SOI wafer
JP4239324B2 (en) Manufacturing method of bonded SOI wafer
JP2003309101A (en) Manufacturing method for laminated substrate
JP2796666B2 (en) Bonded semiconductor substrate with reduced COP and method of manufacturing the same
JP3917219B2 (en) Manufacturing method of bonded SOI wafer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227