JP2000312483A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 負荷回路に流れる電流の波高率を低減し、ス
イッチング素子の損失を低減する。 【解決手段】 整流器ＤＢと、整流器ＤＢの正極性出力
端子と順方向にアノードが接続されるダイオードＤ１１
と、ダイオードＤ１１のカソードと整流器ＤＢの負極性
出力端子との間に接続される平滑用のコンデンサＣ１０
と、ダイオードＤ１１のカソードと順方向にアノードが
接続されるダイオードＤ１２と、ダイオードＤ１２のカ
ソードと整流器ＤＢの負極性出力端子との間に直列接続
されるＦＥＴＱ１，Ｑ２と、ＦＥＴＱ１，Ｑ２のオン／
オフ制御用の制御回路１０と、ＦＥＴＱ１，Ｑ２の接続
点と整流器ＤＢの正極性出力端子との間に接続される１
次巻線ｎ１１および負荷回路１１と接続される２次巻線
ｎ１２を有するトランスＴ１１と、ダイオードＤ１１ま
たは整流器ＤＢと並列接続されるコンデンサＣ１１と、
ダイオードＤ１２と並列接続されるコンデンサＣ１２と
を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電力の直流電
力への整流平滑を行い、この整流平滑で得た直流電圧を
高周波電圧に変換して負荷回路に高周波電力を供給する
電源装置に関するものである。

【０００２】

【従来の技術】図５４はこのような従来の電源装置の概
略構成図である（特願平９−８８５２６号などを参
照）。

【０００３】この回路構成は交流電源ＡＣを全波整流す
る整流器ＤＢを有し、この整流器ＤＢの出力端間には容
量の比較的小さいコンデンサＣ１が接続される。また、
平滑用のコンデンサＣ２と、このコンデンサＣ２と並列
接続される一対のトランジスタＴｒ１，Ｔｒ２の直列回
路とを備え、コンデンサＣ２の低電位側端子は整流器Ｄ
Ｂの低電位側の直流出力端子に接続される。整流器ＤＢ
の高電位側の直流出力端子とトランジスタＴｒ１，Ｔｒ
２の接続点との間にトランスＴ１の１次巻線が接続され
る。トランスＴ１の２次巻線に負荷回路１１が接続さ
れ、この負荷回路１１はトランスＴ１の２次巻線の両端
にそれぞれフィラメントの一端が接続された放電ランプ
（蛍光ランプ）ＦＬと、放電ランプＦＬの各フィラメン
トの非電源装置側端間に接続した予熱・共振用のコンデ
ンサＣ１１１とを設けたものを用いており、トランスＴ
１の漏れインダクタンスとコンデンサＣ１１１とにより
共振回路が構成される。また、図５４では、トランジス
タＴｒ１，Ｔｒ２にバイポーラトランジスタを用いてお
り、それぞれダイオードＤ１，Ｄ２が逆並列に接続され
る。トランジスタＴｒ１，Ｔｒ２は制御回路（図示せ
ず）により電源周波数よりも十分高いスイッチング周波
数で交互にオン／オフされる。

【０００４】いま、定常状態の動作について考えると、
定常吠態ではコンデンサＣ２は充電されているから、ト
ランジスタＴｒ１がオンになると、コンデンサＣ２、ト
ランジスタＴｒ１、トランスＴ１の１次巻線、コンデン
サＣ１およびコンデンサＣ２の経路で電流が流れ、トラ
ンスＴ１を介して負荷回路１１へ電力が供給される。こ
のとき、コンデンサＣ２の両端電圧Ｖ_C2はトランスＴ１
の漏れインダクタンスとの共振により上昇する。トラン
ジスタＴｒ１がオフするとトランスＴ１の１次巻線に蓄
積されたエネルギーが放出され、トランスＴ１、コンデ
ンサＣ１、ダイオードＤ２およびトランスＴ１の経路で
電流が流れ続け、コンデンサＣ１の両端電圧がさらに上
昇する。

【０００５】続いてトランジスタＴｒ２がオンすると、
トランスＴ１の漏れインダクタンスとコンデンサＣ１１
１，Ｃ１との共振作用により、コンデンサＣ１、トラン
スＴ１、トランジスタＴｒ２およびコンデンサＣ１の経
路で共振電流が流れる。このとき、コンデンサＣ１の両
端電圧Ｖ_C1が下降し始め、この両端電圧が整流器ＤＢの
直流出力電圧よりも低くなると、交流電源ＡＣから入力
電流が引き込まれて、交流電源ＡＣ、整流器ＤＢ、トラ
ンスＴ１、トランジスタＴｒ２、整流器ＤＢおよび交流
電源ＡＣの経路で電流が流れる。そして、トランジスタ
Ｔｒ２がオフすると、交流電源ＡＣ、整流器ＤＢ、トラ
ンスＴ１、ダイオードＤ１、コンデンサＣ２、整流器Ｄ
Ｂおよび交流電源ＡＣの経路で電流が流れ続け、トラン
ジスタＴｒ１をオンすると最初の状態に戻る。

【０００６】図５５は交流電源ＡＣの電圧Ｖｓの１周期
にわたる動作波形図を示しており、上から順番に、コン
デンサＣ１の両端電圧Ｖ_C1の波形、トランスＴ１の1次
巻線に流れる電流Ｉ_T1の波形、交流電源ＡＣからの入力
電流Ｉinの波形、および負荷回路１１の放電ランプＦＬ
に流れるランプ電流Ｉ_FLの波形を示している。

【０００７】ところで、図５４には示していないが、こ
の種の高周波電力を負荷回路１１に与える回路では、交
流電源ＡＣヘの高周波成分の混入を防止するために、交
流電源ＡＣと整流器ＤＢとの間に高周波阻止用のフィル
タ回路を挿入することが一般的に行なわれている。この
ようなフィルタ回路を設けることにより、交流電源ＡＣ
からの入力電流Ｉinは図５５の一番下の正弦波状の波形
になる。すなわち、図５５に示した「Ｉinフィルタな
し」の包絡線成分のみが抽出され、交流電源ＡＣの電圧
Ｖｓにほぼ比例した入力電流が得られる。

【０００８】また、入力電流波形はコンデンサＣ１の容
量が重要な因子となる。例えば、コンデンサＣ２の両端
電圧の振幅が大きくなるときには、図５６（ａ）のよう
に交流電源ＡＣから高周波阻止用フィルタヘの入力電流
Ｉinが流れている期間に極性が反転して大きなノイズが
発生する。また、コンデンサＣ１の両端電圧の振幅が小
さくなるときには、図５６（ｃ）のように高周波阻止用
フィルタヘの入力電流に休止区間が生じる。いずれの場
合も交流電源ＡＣに対してノイズが混入するので、図５
６（ｂ）のような入力電流となるようにコンデンサＣ１
の容量を設定することで、入力電流高調波が低減される
だけでなく、入力力率も高くなる。

【０００９】なお、特開平１０−１４２５７号公報に
は、整流器の出力端子およびダイオードの接点と、カッ
プリングコンデンサおよびインダクタからなる直列回路
との間に、第２のインピーダンス要素を接続すると共
に、ダイオードを介して第２のインピーダンスの両端
に、負荷回路を接続して成る電源装置が開示されてい
る。

【００１０】

【発明が解決しようとする課題】しかし、図５４に示す
従来の電源装置において、トランスＴ１の１次巻線に印
加される電圧は、電圧Ｖ_C2と電圧Ｖ_C1の差の電圧であ
り、電圧Ｖ_C2はほぼ一定の直流電圧であるから、電圧Ｖ
_C1から直流成分を除いた波形となる。このため、負荷電
流Ｉ_FLは図５５に示すように脈流谷部で高く、脈流山部
で小さくなる。負荷電流Ｉ_FLの波高率を下げようとする
と、電圧Ｖ_C2を高くしなければならず、コンデンサＣ２
の高耐圧化によるコストアップとなる。また、トランジ
スタＴｒ２のオン時に入力電流と共振電流が足し合わさ
れるため、トランジスタＴｒ２がオフする瞬間のトラン
ジスタＴｒ２に流れる電流は大きくなる。特に入力電流
がピークとなる脈流山部で非常に大きくなる。このた
め、高Ｖ_C2とスイッチ電流大によりトランジスタＴｒ２
のスイッチング損失が大きくなり、回路効率が低くなる
という課題があった。

【００１１】本発明の目的とするところは、入力電流高
調波が少なく、平滑コンデンサの電圧が低くとも負荷回
路に流れる電流の波高率が小さく、スイッチング素子の
損失を低減した電源装置を提供することにある。

【００１２】

【課題を解決するための手段】上記課題を解決するため
の請求項１記載の発明の電源装置は、交流電力を直流電
力に整流する整流器と、前記整流器の一方の出力端子と
順方向に一端が接続される第１ダイオードと、前記第１
ダイオードの他端と前記整流器の他方の出力端子との間
に接続される平滑コンデンサと、前記第１ダイオードの
他端と順方向に一端が接続される第２ダイオードと、前
記第２ダイオードの他端と前記整流器の他方の出力端子
との間に直列接続される一対のスイッチング素子と、前
記一対のスイッチング素子の各々と逆並列接続されるダ
イオードと、前記一対のスイッチング素子の接続点と前
記整流器の一方の出力端子との間に接続される１次巻線
を有するとともに負荷回路と接続される２次巻線を有す
るトランスと、前記第１および第２ダイオードとそれぞ
れ並列接続される第１および第２コンデンサとを備える
ものである。

【００１３】この構成では、第１および第２コンデンサ
に生じる電圧によって、トランスの１次巻線に印加する
電圧の波高値がほぼ一定になり、負荷回路に流れる電流
の波高率が小さくなる。この結果、スイッチング素子の
損失低減が可能になる。

【００１４】請求項２記載の発明の電源装置は、交流電
力を直流電力に整流する整流器と、前記整流器の一方の
出力端子と順方向に一端が接続される第１ダイオード
と、前記第１ダイオードの他端と前記整流器の他方の出
力端子との間に接続される平滑コンデンサと、前記第１
ダイオードの他端と順方向に一端が接続される第２ダイ
オードと、前記第２ダイオードの他端と前記整流器の他
方の出力端子との間に直列接続される一対のスイッチン
グ素子と、前記一対のスイッチング素子の各々と逆並列
接続されるダイオードと、前記一対のスイッチング素子
の接続点と前記整流器の一方の出力端子との間に接続さ
れる１次巻線を有するとともに負荷回路と接続される２
次巻線を有するトランスと、前記整流器の両出力端子間
に接続される第１コンデンサと、前記第２ダイオードと
並列接続される第２コンデンサとを備えるものである。

【００１５】この構成でも、第１および第２コンデンサ
に生じる電圧によって、トランスの１次巻線に印加する
電圧の波高値がほぼ一定になり、負荷回路に流れる電流
の波高率が小さくなる。この結果、スイッチング素子の
損失低減が可能になる。

【００１６】なお、前記１次巻線と並列接続される第１
インダクタを備える構成でもよい（請求項３）。この構
成でも、負荷回路に流れる電流の波高率低減およびスイ
ッチング素子の損失低減が可能になる。

【００１７】また、前記２次巻線と直列接続される第２
インダクタを備え、前記負荷回路は、負荷とコンデンサ
との並列回路により構成され、前記２次巻線および第２
インダクタの両端間に接続される構成でもよい（請求項
４）。この構成でも、負荷回路に流れる電流の波高率低
減およびスイッチング素子の損失低減が可能になる。

【００１８】また、前記トランスは前記第２インダクタ
としての漏れインダクタンス成分を有する構成でもよい
（請求項５）。この構成でも、負荷回路に流れる電流の
波高率低減およびスイッチング素子の損失低減が可能に
なる。

【００１９】また、前記一対のスイッチング素子に対し
て、スイッチング周波数およびオンデューティ比の少な
くとも一方を変更可能にオン／オフ制御を行う制御手段
を備える構成でもよい（請求項６）。この構成によれ
ば、負荷回路への供給電力量の調整が可能になる。ま
た、負荷回路が放電ランプを含む場合には、先行予熱、
始動並びに調光点灯などの制御が可能になる。さらに、
消費電力の変動に起因する直流電圧の異常昇圧によるス
イッチング素子などの破壊防止が可能になる。

【００２０】また、前記交流電力の電圧変動に応じてス
イッチング周波数およびオンデューティ比の少なくとも
一方を変更して、前記一対のスイッチング素子に対する
オン／オフ制御を行う制御手段を備え、前記制御手段
は、前記負荷回路に定格出力を供給しているときは前記
オンデューティ比を主体に制御する一方、前記負荷回路
への出力を低下させたときは前記スイッチング周波数を
主体に制御する構成でもよい（請求項７）。この構成に
よれば、交流電力の電圧が変動しても負荷電流を許容範
囲内に納めることが可能となる。

【００２１】また、前記平滑コンデンサの両端電圧を検
出する電圧検出手段と、前記電圧検出手段の検出結果に
応じてスイッチング周波数およびデューティ比の少なく
とも一方を変更可能に前記一対のスイッチング素子に対
するオン／オフ制御を行う制御手段とを備える構成でも
よい（請求項８）。この構成では、回路が正常に動作し
ている場合には、検出電圧が所定レベルになるように制
御することで負荷回路に安定出力が得られ、負荷回路が
放電ランプを含む場合には照明のちらつきを抑制するこ
とができる。また、回路に異常が発生した場合には、電
圧の異常昇圧を検出して発振を停止するなどの制御を行
うことで、過電圧による素子の破壊防止が可能になる。

【００２２】また、印加電圧を所定電圧に制限するクラ
ンプ回路を備える構成でもよい（請求項９）。この構成
によれば、回路素子への過電圧の印加防止および回路素
子の破壊防止が可能になる。

【００２３】また、前記一対のスイッチング素子の少な
くとも一方と、少なくとも高周波的に並列接続されるコ
ンデンサを備える構成でもよい（請求項１０）。この構
成によれば、スイッチング素子の損失低減、回路効率の
向上、およびノイズやコストの低減が可能になる。

【００２４】また、前記１次巻線を介して前記整流器の
両出力端子間に接続されるスイッチング素子に対して、
このスイッチング素子の電圧と前記平滑コンデンサの両
端電圧とがほぼ等しい場合にオン制御を行う制御手段を
備える構成でもよい（請求項１１）。この構成によれ
ば、スイッチオン時の損失増加の抑制が可能になる。

【００２５】また、前記１次巻線を介して前記整流器の
両出力端子間に接続されるスイッチング素子の両端電圧
を検出する電圧検出手段と、前記電圧検出手段の検出結
果を利用して前記一対のスイッチング素子のオン／オフ
制御を行う制御手段とを備える構成でもよい（請求項１
２）。この構成によれば、スイッチオン時の損失増加の
抑制が可能になる。

【００２６】また、前記負荷回路は少なくとも２つの共
振周波数および少なくとも１つの反共振周波数を有する
構成でもよい（請求項１３）。この構成によれば、負荷
回路に流れる電流の波高率低減およびスイッチング素子
の損失低減が可能になる。

【００２７】また、前記負荷回路は、第２インダクタを
介して前記２次巻線の両端に接続される第３コンデンサ
と、第３インダクタを介して前記第３コンデンサの両端
に各一端が接続される一対のフィラメントを有する放電
ランプと、前記一対のフィラメントの他端間に接続され
る第４コンデンサとにより成る構成でもよい（請求項１
４）。この構成によれば、例えば負荷回路が細管型の放
電ランプを含む場合、最適な予熱制御が可能になり、好
適な始動および点灯が可能になる。

【００２８】また、前記トランスは前記第２インダクタ
としての漏れインダクタンス成分を有する構成でもよい
（請求項１５）。この構成によれば、例えば負荷回路が
細管型の放電ランプを含む場合、最適な予熱制御が可能
になり、好適な始動および点灯が可能になる。

【００２９】また、制御手段を備え、前記負荷回路は放
電ランプを含み、前記制御手段は、前記放電ランプを調
光点灯する場合には、前記平滑コンデンサの直流電圧を
定格点灯時よりも低い値になるように前記一対のスイッ
チング素子のスイッチング周波数およびデューティ比の
少なくとも一方を制御し、前記放電ランプのフィラメン
トを先行予熱する場合には、前記平滑コンデンサの直流
電圧を定格点灯時よりも高い値になるように前記一対の
スイッチング素子のスイッチング周波数およびデューテ
ィ比の少なくとも一方を制御する構成でもよい（請求項
１６）。この構成によれば、例えば負荷回路が細管型の
放電ランプを含む場合、最適な予熱制御が可能になり、
好適な始動および点灯が可能になる。

【００３０】さらに、前記負荷回路は、前記２次巻線の
両端に接続されるコンデンサと、このコンデンサの両端
に各一端が接続される一対のフィラメントを有する放電
ランプとにより成り、前記各フィラメントの両端間には
予熱用の共振回路が接続される構成でもよい（請求項１
７）。この構成によれば、例えば負荷回路が細管型の放
電ランプを含む場合、最適な予熱制御が可能になり、好
適な始動および点灯が可能になる。

【００３１】請求項１８記載の発明の電源装置は、交流
電力を直流電力に整流する整流器と、前記整流器の一方
の出力端子と順方向に一端が接続される第１ダイオード
と、前記第１ダイオードの他端と前記整流器の他方の出
力端子との間に接続される平滑コンデンサと、前記第１
ダイオードの他端と順方向に一端が接続される第２ダイ
オードと、前記第２ダイオードの他端と前記整流器の他
方の出力端子との間に直列接続される一対のスイッチン
グ素子と、前記一対のスイッチング素子の各々と逆並列
接続されるダイオードと、前記一対のスイッチング素子
の接続点と前記整流器の一方の出力端子との間に接続さ
れる第１インダクタンスと、負荷回路とともに前記第１
インダクタンスと並列に接続される第２インダクタンス
と、前記第１および第２ダイオードとそれぞれ並列接続
される第１および第２コンデンサとを備えるものであ
る。

【００３２】この構成では、第１および第２コンデンサ
に生じる電圧によって、第１インダクタンスに印加する
電圧の波高値がほぼ一定になり、負荷回路に流れる電流
の波高率が小さくなる。この結果、スイッチング素子の
損失低減が可能になる。

【００３３】

【発明の実施の形態】図１は本発明の第１実施形態に係
る電源装置の概略構成図、図２〜図６は本電源装置の動
作説明図、図７および図８は本電源装置の動作時におけ
る各部の信号波形図で、これらの図を用いて以下に第１
実施形態の説明を行う。

【００３４】本電源装置は、図１に示すように、交流電
源ＡＣからの交流電力を直流電力に全波整流する整流器
ＤＢと、この整流器ＤＢの正極性出力端子と順方向にア
ノードが接続されるダイオードＤ１１（第１ダイオー
ド）と、このダイオードＤ１１のカソードと整流器ＤＢ
の負極性出力端子との間に接続される平滑用のコンデン
サＣ１０と、ダイオードＤ１１のカソードと順方向にア
ノードが接続されるダイオードＤ１２（第２ダイオー
ド）と、このダイオードＤ１２のカソードと整流器ＤＢ
の負極性出力端子との間に直列接続されるＦＥＴＱ１，
Ｑ２（一対のスイッチング素子）と、これらＦＥＴＱ
１，Ｑ２のオン／オフ制御を行う制御回路１０と、ＦＥ
ＴＱ１，Ｑ２の接続点と整流器ＤＢの正極性出力端子と
の間に接続される１次巻線ｎ１１を有するとともに負荷
回路１１と接続される２次巻線ｎ１２を有するトランス
Ｔ１１と、ダイオードＤ１１，Ｄ１２とそれぞれ並列接
続されるコンデンサＣ１１，Ｃ１２とを備えている。

【００３５】ただし、ＦＥＴＱ１，Ｑ２の各々は、例え
ばＭＯＳＦＥＴであり、ソース・サブストレートが接続
されており、ドレインおよびソースにそれぞれカソード
およびアノードが接続（逆並列接続）される寄生ダイオ
ードを有する構造になっている。

【００３６】また、制御回路１０は、交流電源ＡＣの周
波数よりも十分に高いスイッチング周波数の動作でＦＥ
ＴＱ１，Ｑ２を交互にオン／オフさせる。すなわち、ス
イッチング周波数は、１周期の間で交流電源ＡＣの電圧
が一定と見なせる程度に設定される。

【００３７】また、負荷回路１１は、２次巻線ｎ１２の
両端と各一端が接続される一対のフィラメントを有する
放電ランプ（蛍光ランプ）ＦＬと、上記一対のフィラメ
ントの各他端間に接続される予熱・共振用のコンデンサ
Ｃ１１１とにより構成されている。

【００３８】さらに、トランスＴ１１はリーケージトラ
ンスであり、このトランスＴ１の漏れインダクタンスと
コンデンサＣ１１１とにより共振回路が形成される構成
になっている。

【００３９】次に、上記構成の本電源装置の回路動作に
ついて図２〜図８を参照しながら説明する。ただし、図
７の時点ｔ１１はＦＥＴＱ２のオン時点を示す。また、
図７における電圧Ｖ_Q1、Ｖ_Q2、Ｖ_C11 、Ｖ_C12 および電
流Ｉ_T11 、Ｉ_Q1、Ｉ_Q2、Ｉinの各々は図１に示す同符号
の信号と対応している。同様に、図８における電圧Ｖ
_C11 、Ｖ_C12 、Ｖ_T11 、および電流Ｉ_T11 、Ｉinの各々
も図１に示す同符号の信号に対応している。さらに、図
８の電流Ｉ_FLは放電ランプＦＬに流れる電流を示す。

【００４０】コンデンサＣ１０の充電後の定常状態にお
いて、図７に示す時点ｔ１２になると、図２の矢印線に
示すように、コンデンサＣ１０、コンデンサＣ１１、１
次巻線ｎ１１、ＦＥＴＱ２およびコンデンサＣ１０の経
路に電流Ｉ_T11 が流れ、コンデンサＣ１０が電源となっ
て、コンデンサＣ１１が充電されてその電圧Ｖ_C11 が上
昇するとともにトランスＴ１１を介して負荷回路１１に
電力が供給される。

【００４１】この後、コンデンサＣ１１の電圧Ｖ_C11 が
コンデンサＣ１０の電圧Ｖ_C10 と整流器ＤＢの出力電圧
|Ｖｓ|との差電圧（Ｖ_C10 −|Ｖｓ|）に上昇すると（図
７の時点ｔ１３）、図３の矢印線に示すように、交流電
源ＡＣ、整流器ＤＢ、１次巻線ｎ１１、ＦＥＴＱ２、整
流器ＤＢおよび交流電源ＡＣの経路に電流Ｉ_T11 が流
れ、交流電源ＡＣから本電源装置内に入力電流Ｉinが引
き込まれる。ここで、図７から、ＦＥＴＱ１，Ｑ２がオ
ン／オフを１回繰り返す期間において、交流電源ＡＣか
ら入力電流Ｉinが引き込まれる期間（時点ｔ１３〜ｔ１
５）が存在するのが分かる。

【００４２】この後、ＦＥＴＱ２がオフになると（図７
の時点ｔ１４）、図４の矢印線に示すように、１次巻線
ｎ１１を流れた電流によってエネルギーを蓄積したトラ
ンスＴ１１、および交流電源ＡＣが電源となって、交流
電源ＡＣ、整流器ＤＢ、１次巻線ｎ１１、ＦＥＴＱ１の
寄生ダイオード、コンデンサＣ１２、コンデンサＣ１
０、整流器ＤＢおよび交流電源ＡＣの経路に電流Ｉ_T11
が流れ、入力電流Ｉinを引き込みつつコンデンサＣ１
０，Ｃ１２が充電される。このとき、コンデンサＣ１２
の電圧Ｖ_C12 は、図７に示すように、トランスＴ１１の
漏れインダクタンスとの共振作用により上昇する。ま
た、ＦＥＴＱ１がオンになる。

【００４３】ＦＥＴＱ１がオンになると、トランスＴ１
１の漏れインダクタンスおよびコンデンサＣ１１，Ｃ１
２，Ｃ１１１の共振作用によって、図５の矢印線に示す
ように、コンデンサＣ１１、コンデンサＣ１２、ＦＥＴ
Ｑ１、１次巻線ｎ１１およびコンデンサＣ１１の経路に
共振電流が流れる。この後、コンデンサＣ１１，Ｃ１２
の電圧Ｖ_C11 ，Ｖ_C12 が下降に転じ（図７の時点ｔ１
５）、これらのエネルギーがトランスＴ１１を介して負
荷回路１１に供給される。このとき、１次巻線ｎ１１に
流れる電流の向きがＦＥＴＱ２のオン時とは逆向きにな
るから、負荷回路１１に交番した高周波電圧が印加され
ることになる。

【００４４】この後、コンデンサＣ１１，Ｃ１２の電圧
Ｖ_C11 ，Ｖ_C12 が０になると（図７の時点ｔ１６）、そ
れぞれに並列接続されているダイオードＤ１１，Ｄ１２
がオンして上記共振電流が引き続き流れる。

【００４５】この後、ＦＥＴＱ１がオフになると（図７
の時点ｔ１７）、図６の矢印線に示すように、１次巻線
ｎ１１、コンデンサＣ１１、コンデンサＣ１０、ＦＥＴ
Ｑ２の寄生ダイオードおよび１次巻線ｎ１１の経路に電
流が流れて、トランスＴ１１に蓄積されたエネルギーが
放出される。

【００４６】この後、トランスＴ１１に蓄積されたエネ
ルギーの放出が完了すると（時点ｔ１８）、図２に示し
た時点ｔ１２の回路動作に戻る。

【００４７】上記回路動作が周期的に繰り返されること
により、負荷回路１１に高周波電力が供給される。すな
わち、交流電源ＡＣの１周期に亘って上記の主要な信号
波形を観察すると図８に示すようになる。

【００４８】ここで、この図８に示すように、交流電源
ＡＣの電圧Ｖｓが正弦波状に上昇および下降すると、コ
ンデンサＣ１１の電圧Ｖ_C11 が正弦波状に下降および上
昇するが、この電圧Ｖ_C11 と、電圧Ｖｓが正弦波状に上
昇および下降すると同様に上昇および下降するコンデン
サＣ１２の電圧Ｖ_C12 とによって、１次巻線ｎ１１に印
加する電圧Ｖ_T11 はほぼ一定の変動レベル（振幅）の電
圧になる。この結果、２次側の負荷回路１１に流れる電
流Ｉ_FLの波高率（振幅変動率）が小さくなる。

【００４９】以上、第１実施形態によれば、コンデンサ
Ｃ１０の電圧を高くしなくても、負荷回路１１に流れる
電流の波高率を小さくすることが可能になる。

【００５０】また、コンデンサＣ１０の電圧にコンデン
サＣ１２の電圧が重畳するので、コンデンサＣ１０の電
圧を低めに設定することが可能になる。さらに、コンデ
ンサＣ１２の電圧が図７に示すように共振的に上昇する
ので、ＦＥＴＱ２に印加するオフ時点の電圧がコンデン
サＣ１０の電圧と等しく、コンデンサＣ１０の電圧を低
めに設定する分だけスイッチング損失の低減が可能にな
る。

【００５１】さらに、図１では、入力側にフィルタ回路
が設けられていないが、一般的な従来例に従って、交流
電源ＡＣと整流器ＤＢとの間に高周波阻止用のフィルタ
回路を設けると、交流電源ＡＣへの高周波成分の混入防
止が可能になる。このとき、コンデンサＣ１１の電圧振
幅が大きすぎると、図５６（ａ）と同様に交流電源ＡＣ
から入力電流が引き込まれている期間に極性が反転して
大きなノイズが発生する一方、逆に小さすぎると、図５
６（ｃ）と同様に入力電流に休止区間が生じて交流電源
ＡＣにノイズが混入するので、図５６（ｂ）と同様な入
力電流となるように、コンデンサＣ１１の容量を設定す
るのが望ましい。この結果、入力電流の高調波低減が可
能になるとともに、入力力率を高くすることが可能にな
る。

【００５２】このように、第１実施形態では、従来構成
よりもコンデンサＣ１０の電圧を低くしつつ負荷回路１
１に出力される電流の波高率をさらに下げ、スイッチン
グ損失を低減することできるので、回路効率の向上およ
びコスト低減が可能となる。

【００５３】図９は本発明の第２実施形態に係る電源装
置の概略構成図で、この図を用いて以下に第２実施形態
の説明を行うと、本電源装置は、１次巻線ｎ１１と並列
接続されるインダクタＬ１をさらに備えているほかは、
第１実施形態の電源装置と同様に構成されている。

【００５４】第２実施形態におけるトランスＴ１１の１
次側励磁インダクタンスおよびインダクタＬ１の並列回
路の等価インダクタンスを、第１実施形態におけるトラ
ンスＴ１１の１次側励磁インダクタンスにほぼ等しくな
るように設定すれば、本電源装置の回路動作は第１実施
形態とほぼ同様となる。したがって、第２実施形態によ
れば、第１実施形態と同様の効果を奏することが可能に
なる。

【００５５】図１０は本発明の第３実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第３実施形
態の説明を行うと、本電源装置は、整流器ＤＢ、コンデ
ンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥ
ＴＱ１，Ｑ２、トランスＴ１１および制御回路１０を第
１実施形態と同様に備えているほか、２次巻線ｎ１２と
直列接続されるインダクタＬ２をさらに備え、負荷回路
１１が２次巻線ｎ１２およびインダクタＬ２の両端間に
接続される構成になっている。

【００５６】ただし、インダクタＬ２は、第１実施形態
におけるトランスＴ１１の漏れインダクタンスに代えて
使用されるものである。したがって、本電源装置の回路
動作は第１実施形態とほぼ同様となるので、第１実施形
態と同様の効果を奏することが可能になる。

【００５７】図１１は本発明の第４実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第４実施形
態の説明を行うと、本電源装置は、整流器ＤＢ、コンデ
ンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥ
ＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同
様に備えているほか、第１実施形態と相違する点とし
て、ＦＥＴＱ１，Ｑ２に対して、スイッチング周波数お
よびオンデューティ比の少なくとも一方を変更可能にオ
ン／オフ制御を行う制御回路２０を備えている。

【００５８】ここで、ＦＥＴＱ１，Ｑ２に対するスイッ
チング周波数、オン期間およびデューティ比などの少な
くとも１つを適宜変更すれば、負荷回路１１への供給電
力量を所望の値に調整することが可能になる。

【００５９】例えは、制御回路２０がＦＥＴＱ２のオン
時間を短くするようにオン／オフ制御を行うと、交流電
源ＡＣから引き込まれる入力電流Ｉinを減少させること
ができる。また、制御回路２０が、放電ランプＦＬの消
費電力が少ない先行予熱時や始動時などで、ＦＥＴＱ２
の１周期に占めるオン期間の割合を少なくするように制
御を行うと、コンデンサＣ１０の電圧の異常昇圧を抑制
可能となる。

【００６０】以上、第４実施形態によれば、放電ランプ
の先行予熱、始動および点灯制御が可能となる。また、
負荷回路への供給電力の調整、すなわち放電ランプの調
光点灯が可能になる。さらに、消費電力の変動に起因す
る直流電圧の異常昇圧によるＦＥＴなどの破壊防止が可
能になる。

【００６１】図１２は本発明の第５実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第５実施形
態の説明を行うと、本電源装置は、整流器ＤＢ、コンデ
ンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥ
ＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同
様に備えているほか、第１実施形態と相違する制御回路
３０を備えている。

【００６２】図１３〜図１５はこの制御回路３０の動作
説明図で、これらの図をさらに用いて制御回路３０につ
いて詳述する。近年、照明器具の小型化、放電ランプの
高効率化および省資源化を目的として、放電ランプを細
径化する傾向にあり、これに伴って、放電ランプのフィ
ラメントコイルが、細径の放電ランプ内で十分長くなる
ようにさらに細くなる傾向にある。

【００６３】このような放電ランプでは、フィラメント
コイルの寿命、すなわち放電ランプの寿命を確保するた
めに、点灯時のフィラメント電流に対して上限値が規定
されている（図１３参照）。この上限値は先行予熱時の
フィラメント電流下限値よりも低くなっている（図１４
参照）。また、細管型の放電ランプは、先行予熱時の点
灯を防止するための無負荷２次電圧の上限値と調光点灯
時の両端電圧との差が小さい特性を有するとともに、比
較的高いランプインピーダンスを有するので、これら両
者で直流電圧Ｖ_C10 の値が等しい場合、無負荷時と調光
時の共振特性にあまり差が生じなくなる。この結果、Ｃ
予熱方式の場合、先行予熱時と調光点灯時の動作周波数
（スイッチング周波数）の差が小さくなり、先行予熱時
と調光点灯時とのフィラメント電流に差をつけ難くな
る。

【００６４】そこで、調光点灯時には、ＦＥＴＱ２のオ
ンデューティ比を上述のように直流電圧Ｖ_C10 の値が等
しいときよりも小さくして、入力電力に対する負荷への
供給電力の比を大きくすることで、直流電圧Ｖ_C10 を下
げてなるべく低い周波数で点灯させる。また、先行予熱
時には、ＦＥＴＱ２のオンデューティ比を上述のように
直流電圧Ｖ_C10 の値が等しいときよりも大きくして、入
力電力に対するフィラメントヘの供給電力の比を小さく
することで、直流電圧Ｖ_C10 を許容範囲で上げてなるべ
く高い周波数で点灯させる。

【００６５】具体的には、調光点灯時の場合、図１３に
示すように、オンデューティ比を小さくする前に周波数
ｆｄ２で点灯していたものを、オンデューティ比を小さ
くして電圧Ｖ_C10 を下げ、ランプ電流Ｉ_FLが等しく、フ
ィラメント電流Ｉｆが点灯時の上限値以下となる周波数
ｆｄ１に周波数を下げて調光点灯を行なう。

【００６６】他方、先行予熱時の場合、図１４に示すよ
うに、オンデューティ比を大きくする前に周波数ｆpre2
で予熱を行なっていたものを、オンデューティ比を大き
くして直流電圧Ｖ_C10 を許容範囲で上げ、フィラメント
電流Ｉｆが先行予熱時の下限値よりも大きく、無負荷２
次電圧が上限値以下となる周波数ｆpre1に周波数を上げ
て先行予熱を行なう。

【００６７】このように、制御回路３０による信号によ
ってＦＥＴＱ１，Ｑ２の動作を変更し、各動作での直流
電圧を図１５に示すように変更することで、放電ランプ
が細管型であっても、Ｃ予熱方式によって予熱条件を満
足しつつ放電ランプの点灯が行なえる。

【００６８】図１６は本発明の第６実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第６実施形
態の説明を行うと、本電源装置は、整流器ＤＢ、コンデ
ンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥ
ＴＱ１，Ｑ２および制御回路１０を第１実施形態と同様
に備えているほか、第１実施形態との相違点として、整
流器ＤＢの正極性出力端子とＦＥＴＱ１，Ｑ２の接続点
との間に接続される１次巻線ｎ２１を有するとともに２
次巻線ｎ２２，ｎ２３，ｎ２４を有するトランスＴ２１
を備えている。

【００６９】そして、このトランスＴ２１の２次巻線ｎ
２２には、コンデンサＣ２１１と放電ランプＦＬとの並
列回路が接続されており、また、２次巻線ｎ２３は、放
電ランプＦＬの一方のフィラメントの両端にコンデンサ
Ｃ２１２と直列接続されており、さらに２次巻線ｎ２４
は、放電ランプＦＬの他方のフィラメントの両端にコン
デンサＣ２１３と直列接続されている。なお、図１６で
は、負荷回路２１は、コンデンサＣ２１１〜Ｃ２１３お
よび放電ランプＦＬにより構成されている。

【００７０】このように、第６実施形態では、放電ラン
プＦＬは、コンデンサＣ２１２および２次巻線ｎ２３に
より成る共振回路によって一方のフィラメントが予熱さ
れるとともに、コンデンサＣ２１３および２次巻線ｎ２
４により成る共振回路によって他方のフィラメントが予
熱される。これにより、主共振回路とフィラメント予熱
用の共振回路とを独立させて設計可能になるので、例え
ば放電ランプが細管型であっても、最適な予熱設定が可
能になり、放電ランプを好適に点灯させることができ
る。

【００７１】図１７は本発明の第７実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第７実施形
態の説明を行うと、本電源装置は、整流器ＤＢ、コンデ
ンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥ
ＴＱ１，Ｑ２、トランスＴ１１および制御回路１０を第
１実施形態と同様に備えているほか、第１実施形態との
相違点として、ＦＥＴＱ１のドレインと一端が接続され
るコンデンサＣ１３、およびこのコンデンサＣ１３の他
端とＦＥＴＱ１のソースとの間に接続される１次巻線ｎ
３１を有するとともに２次巻線ｎ３２，ｎ３３を有する
トランスＴ３１を備えている。

【００７２】そして、このトランスＴ３１の２次巻線ｎ
３２は、放電ランプＦＬの一方のフィラメントの両端に
コンデンサＣ２１２と直列接続されており、また２次巻
線ｎ３３は、放電ランプＦＬの他方のフィラメントの両
端にコンデンサＣ２１３と直列接続されている。すなわ
ち、フィラメント予熱用の共振回路であるコンデンサＣ
１３と１次巻線ｎ３１の直列回路をＦＥＴＱ１に並列接
続し、各フィラメントの両端にフィラメント予熱用の共
振回路を並列接続して、２次巻線ｎ３２，ｎ３３から放
電ランプＦＬのフィラメント予熱電流を取り出す構成に
なっている。なお、図１７では、図１６と同様に、コン
デンサＣ２１１〜Ｃ２１３および放電ランプＦＬにより
負荷回路２１が構成されている。

【００７３】このように、第７実施形態では、放電ラン
プＦＬは、コンデンサＣ２１２および２次巻線ｎ３２に
より成る共振回路によって一方のフィラメントが予熱さ
れるとともに、コンデンサＣ２１３および２次巻線ｎ３
３により成る共振回路によって他方のフィラメントが予
熱される。これにより、主共振回路とフィラメント予熱
用の共振回路とを独立させて設計可能になるので、例え
ば放電ランプが細管型であっても、最適な予熱設定が可
能になり、放電ランプを好適に点灯させることができ
る。また、ＦＥＴＱ１がこの寄生ダイオードとダイオー
ドＤ１２によってクランプされるので、ＦＥＴＱ１の両
端電圧は、振幅が直流電圧Ｖ_C10 と等しい矩形波とな
る。このＦＥＴＱ１の電圧を用いてフィラメント予熱用
の共振回路を構成することで、波高率の小さい予熱電流
を供給できる。

【００７４】図１８は本発明の第８実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第８実施形
態の説明を行うと、本電源装置は、整流器ＤＢ、コンデ
ンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥ
ＴＱ１，Ｑ２、トランスＴ１１および制御回路１０を第
１実施形態と同様に備えているほか、第１実施形態との
相違点として、２次巻線ｎ１２と直列接続される１次巻
線ｎ４１を有するとともに、２次巻線ｎ４２，ｎ４３を
有するトランスＴ４１を備えている。

【００７５】そして、このトランスＴ４１の２次巻線ｎ
４１は、放電ランプＦＬの一方のフィラメントの両端に
コンデンサＣ２１２と直列接続されており、また２次巻
線ｎ４３は、放電ランプＦＬの他方のフィラメントの両
端にコンデンサＣ２１３と直列接続されている。なお、
図１８では、図１６と同様に、コンデンサＣ２１１〜Ｃ
２１３および放電ランプＦＬにより負荷回路２１が構成
されている。

【００７６】このように、第８実施形態では、放電ラン
プＦＬは、コンデンサＣ２１２および２次巻線ｎ４１に
より成る共振回路によって一方のフィラメントが予熱さ
れるとともに、コンデンサＣ２１３および２次巻線ｎ４
３により成る共振回路によって他方のフィラメントが予
熱される。これにより、主共振回路とフィラメント予熱
用の共振回路とを独立させて設計可能になるので、例え
ば放電ランプが細管型であっても、最適な予熱設定が可
能になり、放電ランプを好適に点灯させることができ
る。

【００７７】図１９は上記第１実施形態に係る電源装置
の別の負荷回路への適用例を示す図で、その負荷回路３
１は、トランスＴ１１の１次巻線ｎ１２と並列接続され
るコンデンサＣ２１１と、このコンデンサＣ２１１の両
端と各一端が接続される一対のフィラメントを有する放
電ランプＦＬと、その一対のフィラメントの各他端間に
接続されるコンデンサＣ１１１とにより構成されてい
る。

【００７８】図１９では、コンデンサＣ２１１を設けた
ので、フィラメント電流に対する設計自由度が向上し、
例えば、細管型の放電ランプ用の簡易設計が可能にな
る。また、放電ランプＦＬに対して電源装置側にコンデ
ンサＣ２１１が接続されているので、放電ランプＦＬの
脱着時にトランスＴ１１に蓄積されたエネルギーに起因
するスパイク状の高電圧の発生を防止可能になる。

【００７９】図２０は本発明の第９実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第９実施形
態の説明を行うと、本電源装置は、整流器ＤＢ、コンデ
ンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥ
ＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同
様に備えているほか、第１実施形態と相違する点とし
て、ＦＥＴＱ１，Ｑ２に対して種々のオン／オフ制御を
行うものであって、例えば、定格点灯時に交流電圧Ｖｓ
が変動する場合、負荷電流が許容範囲内に入るようにス
イッチング周波数を一定にしてオンデューティ比を適宜
変更しながら、オン／オフ制御行う制御回路４０を備え
ている。ただし、交流電圧Ｖｓの定格電圧は１００Ｖで
あるとする。

【００８０】図２１は負荷電流に対するＦＥＴＱ２のオ
ンデューティ比の特性およびスイッチング周波数に対す
るＦＥＴＱ２のオンデューティ比の特性をそれぞれ上部
および下部に示す図で、この図をさらに用いて制御回路
４０について詳述する。

【００８１】スイッチング周波数を一定にして、入力電
流を引き込むＦＥＴＱ２のオンデューティ比を５０％よ
りも大きくすると、負荷回路１１に供給される電力は低
下するが、入力電流が増大するので、直流電圧Ｖ_C10 は
上昇する。オンデューティ比が５０％よりも少し大きい
ところでは、直流電圧Ｖ_C10 の上昇による負荷電流Ｉ _FL
の増大の方が大きくなり、オンデューティ比に灯する負
荷電流Ｉ_FLのピークは、図２１に示すように、オンデュ
ーティ比５０％から大きい方にずれる。この特性を利用
して、電源電圧Ｖｓが低くなったとき、オンデューティ
比を５０％よりも大きいｄ２にすれば、負荷電流Ｉ_FLが
許容範囲内に収まることになる。

【００８２】また、共振回路において、共振周波数ｆ０
に近いほど無効電流成分が減少して回路効率が向上する
ので、図２１に示すように、電源電圧Ｖｓの変動時にお
いてもスイッチング周波数を一定にし、入力電流を引き
込むＦＥＴＱ２のオンデューティ比をｄ１，ｄ２，ｄ３
のように変化させて負荷電流Ｉ_FLが許容範囲内に入るよ
うに制御が行われる。

【００８３】以上、本第９実施形態によれば、交流電源
Ｖｓの電圧変動に応じて入力電流を引き込むＦＥＴＱ２
のオンデューティ比を変更制御することで、交流電源Ａ
Ｃの電圧Ｖｓが変動した場合においても負荷電流Ｉ_FLを
許容範囲向に収めることが可能となる。

【００８４】図２２は本発明の第１０実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第１０実
施形態の説明を行うと、本電源装置は、整流器ＤＢ、コ
ンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、
ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態
と同様に備えているほか、第１実施形態と相違する点と
して、ＦＥＴＱ１，Ｑ２に対して種々のオン／オフ制御
を行うものであって、例えば、定格点灯時に交流電圧Ｖ
ｓが変動する場合、負荷電流が許容範囲内に入るように
スイッチング周波数およびオンデューティ比を、どちら
かといえばオンデューティ比を主体に適宜変更しなが
ら、オン／オフ制御行う制御回路５０を備えている。

【００８５】図２３は負荷電流に対するＦＥＴＱ２のオ
ンデューティ比の特性およびスイッチング周波数に対す
るＦＥＴＱ２のオンデューティ比の特性をそれぞれ上部
および下部に示す図で、この図をさらに用いて制御回路
５０について詳述する。

【００８６】第９実施形態では、電源電圧Ｖｓの変動時
において、スイッチング周波数を一定として、入力電流
を引き込むＦＥＴＱ２のオンデューティ比をｄ１，ｄ
２，ｄ３のように変更して負荷電流を許容範囲内に収め
る制御が行われる。このとき、交流電源ＡＣの電圧Ｖｓ
が高くなるに従って、オンデューティ比が５０％よりど
んどん小さくなり、負荷電流の正弦波状の波形が歪んで
しまう。負荷回路に放電ランプを含む場合、負荷電流の
歪に起因する高周波成分がノイズとなって放射する問題
が生じる。

【００８７】そこで、第１０実施形態では、図２３に示
すように、オンデューティ比が小さくなりすぎるＶｓ＞
１００Ｖにおいて、スイッチング周波数を高くしてオン
デューティ比をなるべく５０％に近づけ、負荷電流の歪
に起因する高周波成分を低減するように制御が行われ
る。例えば、Ｖｓが１１０Ｖのときには、オンデューテ
ィ比をｄ３より高いｄ３’にするとともにスイッチング
周波数を上げてオン／オフ制御が行われる。要するに、
回路効率と負荷電流の高調波成分がトレードオフとなる
ように各交流電源電圧でのスイッチング周波数とオンデ
ューティ比を適切に設定する制御が行われる。

【００８８】以上、本第１０実施形態によれば、交流電
源Ｖｓの電圧変動に応じて入力電流を引き込むＦＥＴＱ
２のスイッチング周波数およびオンデューティ比を適切
に変更制御することで、交流電源ＡＣの電圧Ｖｓが変動
した場合においても負荷電流を許容範囲向に収めること
が可能になるとともに、放電ランプから放射されるノイ
ズを低減することが可能となる。

【００８９】図２４は本発明の第１１実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第１１実
施形態の説明を行うと、本電源装置は、整流器ＤＢ、コ
ンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、
ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態
と同様に備えているほか、第１実施形態と相違する点と
して、ＦＥＴＱ１，Ｑ２に対して種々のオン／オフ制御
を行うものであって、例えば、定格点灯時に交流電圧Ｖ
ｓが変動する場合、スイッチング周波数およびオンデュ
ーティ比を、オンデューティ比を主体に適宜変更しなが
ら、オン／オフ制御を行う一方、負荷回路１１を定格出
力よりも低い出力で駆動している時に交流電圧Ｖｓが変
動する場合、スイッチング周波数およびオンデューティ
比を、スイッチング周波数を主体に適宜変更しながら、
オン／オフ制御を行う制御回路６０を備えている。

【００９０】図２５は負荷電流に対するＦＥＴＱ２のオ
ンデューティ比の特性およびスイッチング周波数に対す
るＦＥＴＱ２のオンデューティ比の特性をそれぞれ上部
および下部に示す図で、この図をさらに用いて制御回路
６０について詳述する。

【００９１】第９実施形態では、電源電圧Ｖｓの変動時
において、スイッチング周波数を一定として、入力電流
を引き込むＦＥＴＱ２のオンデューティ比をｄ１，ｄ
２，ｄ３のように変更して負荷電流を許容範囲内に収め
る制御が行われる。このとき、負荷回路１１の放電ラン
プＦＬを調光点灯可能に本電源装置を構成すると、調光
点灯時には直流電圧Ｖ_C10 の昇圧を抑制するために小さ
なオンデューティ比でオン／オフ制御が行われるので、
出力を低下させたときに負荷電流の波形の歪が大きくな
ってしまう。

【００９２】そこで、第１１実施形態では、図２５に示
すように、調光点灯時に交流電圧Ｖｓが変動する場合、
オンデューティ比がなるべく大きな値をとるとともにあ
まり変化しないように、交流電源ＡＣの電圧Ｖｓに応じ
てオンデューティ比およびスイッチング周波数を、スイ
ッチング周波数を主体に適宜変更し、負荷電流の歪に起
因する高調波成分を低減する制御が行われる。例えば、
電圧Ｖｓが１００Ｖのときにはオンデューティ比をｄ１
より大きいｄ１’にしてスイッチング周波数を高くし、
また電圧Ｖｓが１１０Ｖのときにはオンデューティ比を
ｄ３より大きいｄ３’にしてスイッチング周波数を高く
する制御が行われる。

【００９３】ただし、細管型の放電ランプＦＬに対して
Ｃ予熱方式を用いる場合には、スイッチング周波数を高
くしすきるとフィラメントの予熱電流が増加して予熱条
件を満足しなくなるおそれがあるので、予熱条件を満足
する範囲内（図２５の「スイッチング周波数上限」以下
の範囲）でスイッチング周波数を調整する制御が行われ
る。これによって、Ｃ予熱条件を満足しつつ交流電源Ｖ
ｓの電圧変動時に負荷電流を許容範囲内に収め、負荷電
流の高調波成分を低減することができる。

【００９４】以上、本第１１実施形態によれば、交流電
源Ｖｓの電圧変動に応じて入力電流を引き込むＦＥＴＱ
２のスイッチング周波数およびオンデューティ比を適切
に変更制御することで、交流電源ＡＣの電圧Ｖｓが変動
した場合においても負荷電流を許容範囲向に収めること
が可能になるとともに、放電ランプから放射されるノイ
ズを低減することが可能となる。

【００９５】図２６は本発明の第１２実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第１２実
施形態の説明を行うと、本電源装置は、整流器ＤＢ、コ
ンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、
ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態
と同様に備えているほか、第１実施形態と相違する点と
して、コンデンサＣ１０の両端電圧を検出する電圧検出
回路１２、およびこの電圧検出回路１２の検出結果に応
じて、スイッチング周波数、オン期間およびデューティ
比などを適宜変更しながらＦＥＴＱ１，Ｑ２に対する停
止を含むオン／オフ制御を行う制御回路７０を備えてい
る。

【００９６】例えは、電圧検出回路１２により検出され
る電圧値が所定値となるように、スイッチング周波数、
オン期間およびデューティ比などを適宜変更しながらＦ
ＥＴＱ１，Ｑ２に対するオン／オフ制御が行われる。こ
れにより、コンデンサＣ１０が上記所定値の一定電圧を
保持することができる。この結果、安定した出力特性が
得られるとともに、負荷回路が放電ランプを含む場合、
照明のちらつきを抑えることが可能になる。

【００９７】また、電圧検出回路１２により検出される
電圧値が異常とみなされるレベル以上になると、ＦＥＴ
Ｑ１，Ｑ２のスイッチング動作停止の制御が行われる。
これにより、過電圧による回路素子の破壊を防止するこ
とができる。

【００９８】図２７は本発明の第１３実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第１３実
施形態の説明を行うと、本電源装置は、整流器ＤＢ、コ
ンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、
ＦＥＴＱ１，Ｑ２、トランスＴ１１および制御回路１０
を第１実施形態と同様に備えているほか、第１実施形態
と相違する点として、ＦＥＴＱ２に並列接続されるコン
デンサＣ_P1をさらに備えている。

【００９９】図２８〜図３２は本電源装置の動作説明
図、図３３は本電源装置の動作時における各部の信号波
形図で、これらの図を用いて本第１３実施形態の動作に
ついて説明する。

【０１００】コンデンサＣ１０の充電後の定常状態にお
いて、図３３に示す時点ｔ２２になると、図２８の矢印
線に示すように、コンデンサＣ１０、コンデンサＣ１
１、１次巻線ｎ１１、ＦＥＴＱ２およびコンデンサＣ１
０の経路に電流Ｉ_T11 が流れ、コンデンサＣ１０が電源
となって、コンデンサＣ１１が充電されて電圧Ｖ_C11 が
上昇するとともにトランスＴ１１を介して負荷回路１１
に電力が供給される。このとき、電流Ｉ_T11 はコンデン
サＣ_P1には流れない。

【０１０１】この後、コンデンサＣ１１の電圧Ｖ_C11 が
コンデンサＣ１０の電圧Ｖ_C10 と整流器ＤＢの出力電圧
|Ｖｓ|との差電圧（Ｖ_C10 −|Ｖｓ|）に上昇すると（図
３３の時点ｔ２３）、図２９の矢印線に示すように、交
流電源ＡＣ、整流器ＤＢ、１次巻線ｎ１１、ＦＥＴＱ
２、整流器ＤＢおよび交流電源ＡＣの経路に電流Ｉ_T11
が流れ、交流電源ＡＣから本電源装置内に入力電流Ｉin
が引き込まれる。

【０１０２】この後、ＦＥＴＱ２がオフになると（図３
３の時点ｔ２４）、図３０に示すように、トランスＴ１
１に蓄積したエネルギーによって、コンデンサＣ_P1を充
電する電流Ｉ_CP1 が流れ、ＦＥＴＱ２の両端電圧Ｖ_Q2が
穏やかに上昇する一方、ＦＥＴＱ２を流れる電流Ｉ_Q2が
瞬時にゼロになる。これにより、ＦＥＴＱ２のスイッチ
ング損失が大幅に低減される。

【０１０３】電圧Ｖ_Q1がゼロになると、図３０に示すよ
うに、１次巻線ｎ１１を流れた電流によってエネルギー
を蓄積したトランスＴ１１、および交流電源ＡＣが電源
となって、交流電源ＡＣ、整流器ＤＢ、１次巻線ｎ１
１、ＦＥＴＱ１の寄生ダイオード、コンデンサＣ１２、
コンデンサＣ１０、整流器ＤＢおよび交流電源ＡＣの経
路に電流Ｉ_T11 が流れ、入力電流Ｉinを引き込みつつコ
ンデンサＣ１０，Ｃ１２が充電される。このとき、コン
デンサＣ１２の電圧Ｖ_C12 は、図３３に示すように、ト
ランスＴ１１の漏れインダクタンスとの共振作用により
上昇する。また、ＦＥＴＱ１がオンになる。

【０１０４】ＦＥＴＱ１がオンになると、トランスＴ１
１の漏れインダクタンスおよびコンデンサＣ１１，Ｃ１
２，Ｃ１１１の共振作用によって、図３１の矢印線に示
すように、コンデンサＣ１１、コンデンサＣ１２、ＦＥ
ＴＱ１、１次巻線ｎ１１およびコンデンサＣ１１の経路
に共振電流が流れる。この後、コンデンサＣ１１，Ｃ１
２の電圧Ｖ_C11 ，Ｖ_C12 が下降に転じ（図３３の時点ｔ
２５）、これらのエネルギーがトランスＴ１１を介して
負荷回路１１に供給される。このとき、１次巻線ｎ１１
に流れる電流の向きがＦＥＴＱ２のオン時とは逆向きに
なるから、負荷回路１１に交番した高周波電圧が印加さ
れることになる。

【０１０５】この後、コンデンサＣ１１，Ｃ１２の電圧
Ｖ_C11 ，Ｖ_C12 が０になると（図３３の時点ｔ２６）、
それぞれに並列接続されているダイオードＤ１１，Ｄ１
２がオンして上記共振電流が引き続き流れる。

【０１０６】この後、ＦＥＴＱ１がオフになると（図３
３の時点ｔ２７）、図３２に示すように、トランスＴ１
１に蓄積したエネルギーによって、コンデンサＣ_P1を充
電する電流Ｉ_CP1 が流れ、ＦＥＴＱ１の両端電圧Ｖ_Q1が
穏やかに上昇する一方、ＦＥＴＱ１を流れる電流Ｉ_Q1が
瞬時にゼロになる。これにより、ＦＥＴＱ１のスイッチ
ング損失が大幅に低減される。

【０１０７】電圧Ｖ_Q2がゼロになると、図３２に示すよ
うに、１次巻線ｎ１１、コンデンサＣ１１、コンデンサ
Ｃ１０、ＦＥＴＱ２の寄生ダイオードおよび１次巻線ｎ
１１の経路に電流が流れて、トランスＴ１１に蓄積され
たエネルギーが放出される。

【０１０８】この後、トランスＴ１１に蓄積されたエネ
ルギーの放出が完了すると（時点ｔ２８）、図２８に示
した時点ｔ２２の回路動作に戻る。

【０１０９】以上、第１３実施形態によれば、コンデン
サＣ１０の電圧を高くしなくても、負荷回路１１に流れ
る電流の波高率を小さくすることが可能になるなどのほ
か、ＦＥＴのオフ時点の電圧上昇を緩やかにすることに
より、スイッチング損失の低減が可能になる。

【０１１０】図３４は本発明の第１４実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第１４実
施形態の説明を行うと、本電源装置は、整流器ＤＢ、コ
ンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、
ＦＥＴＱ１，Ｑ２、トランスＴ１１および制御回路１０
を第１実施形態と同様に備えているほか、第１実施形態
との相違点としてコンデンサＣ_P2をさらに備えている。

【０１１１】このコンデンサＣ_P2は、一端がＦＥＴＱ２
のドレインに接続されているとともに、他端がコンデン
サＣ１０を介してＦＥＴＱ２のソース側に接続されてい
る。すなわち、高周波的には、コンデンサＣ_P2はＦＥＴ
Ｑ２と並列接続されているのと等価である。したがっ
て、第１４実施形態によれば、第１３実施形態と同様、
スイッチング損失の低減が可能になる。

【０１１２】図３５は本発明の第１５実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第１５実
施形態の説明を行うと、本電源装置は、整流器ＤＢ、コ
ンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、
ＦＥＴＱ１，Ｑ２、トランスＴ１１および制御回路１０
を第１実施形態と同様に備えているほか、第１実施形態
との相違点として、ＦＥＴＱ１と並列接続されるコンデ
ンサＣ_P3をさらに備えている。ただし、コンデンサＣ_P3
にはコンデンサＣ１１，Ｃ１２よりも小さい容量のもの
が使用される。これにより、回路動作は第１３実施形態
とほぼ同様になるので、スイッチング損失の低減が可能
になる。

【０１１３】図３６は本発明の第１６実施形態に係る電
源装置の制御回路の概略構成図、図３７はその制御回路
の動作説明図で、これらの図を用いて以下に第１６実施
形態の説明を行う。

【０１１４】本電源装置は、整流器ＤＢ、コンデンサＣ
１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ
１，Ｑ２およびトランスＴ１１を第１実施形態と同様に
備えているほか、第１実施形態との相違点として、調光
点灯可能に負荷回路１１に対する供給電力量を調整すべ
く、スイッチング周波数、オン期間およびデューティ比
などを適宜変更しながら、ＦＥＴＱ１，Ｑ２のオン／オ
フ制御を行う制御回路８０を備えている。

【０１１５】この制御回路８０は、図３６に示すよう
に、例えばμＰＤ５５５５Ｃなどの無安定マルチバイブ
レータ３０１と、この発振周波数を決めるコンデンサＣ
ｂ１および可変抵抗Ｒｂ１と、例えばμＰＤ５５５５Ｃ
などの単安定マルチバイブレータ３０２と、この出力パ
ルスのＨｉｇｈ期間を決めるコンデンサＣｂ２および抵
抗Ｒｂ２と、例えば単安定マルチバイブレータ３０２の
出力パルスＶｂ１がＨｉｇｈのときにＦＥＴＱ１をオン
にしてＦＥＴＱ２をオフにするドライバ３０３とにより
構成されている。

【０１１６】次に、制御回路８０による回路動作の概略
を説明すると、定格点灯時には、ＦＥＴＱ１，Ｑ２は、
図３７（ａ）に示すように交互にオン／オフされる。こ
の定格点灯から調光点灯に移行すると、放電ランプＦＬ
の出力を下げるため、ＦＥＴＱ１，Ｑ２は、図３７
（ｂ）に示すように、高めに変更されたスイッチング周
波数の出力パルスで交互にオン／オフされる。このと
き、ＦＥＴＱ２のオフ期間を一定にしておくと、スイッ
チング周波数が高くなっても、ＦＥＴＱ２の電圧Ｖ
_Q2は、コンデンサＣ１０の電圧Ｖ_C10 と略等しくなるま
で低下し、この結果、スイッチング損失を低減すること
ができる。

【０１１７】図３８は本発明の第１７実施形態に係る電
源装置の概略構成図、図３９は本電源装置の制御回路の
動作説明図で、これらの図を用いて以下に第１７実施形
態の説明を行う。

【０１１８】本電源装置は、図３８に示すように、整流
器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１
１，Ｄ１２、ＦＥＴＱ１，Ｑ２およびトランスＴ１１を
第１実施形態と同様に備えているほか、第１実施形態と
の相違点として、コンデンサＣ１０と並列接続される抵
抗Ｒ１１，Ｒ１２の直列回路により成り、この直列回路
の接続点からコンデンサＣ１０の両端電圧を電圧Ｖ１と
して出力する検出回路２２と、ＦＥＴＱ２と並列接続さ
れる抵抗Ｒ２１，Ｒ２２の直列回路により成り、この直
列回路の接続点からＦＥＴＱ２のドレイン・ソース電圧
を電圧Ｖ２として出力する検出回路２３と、調光点灯可
能に負荷回路１１に対する供給電力を調整すべく、検出
回路２２，２３からの両出力信号に応じて、ＦＥＴＱ
１，Ｑ２のオン／オフ制御を行う制御回路９０とを備え
ている。

【０１１９】ただし、抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ
２２は、（Ｒ１２／（Ｒ１１＋Ｒ１２））＞（Ｒ２２／
（Ｒ２１＋Ｒ２２））を満足する値に設定されているも
のとする。

【０１２０】制御回路９０は、電圧Ｖ１，Ｖ２をそれぞ
れ非反転入力端子および反転入力端子で取り込むコンパ
レータ４０１と、このコンパレータ４０１の出力端子と
電圧Ｖccのラインとの間に接続される抵抗Ｒ３と、周波
数およびデューティ比が可変になっている発振器４０２
と、コンパレータ４０１および発振器４０２の両出力Ｖ
３，Ｖ４のアンドをとるアンド回路４０３と、このアン
ド回路４０３の出力Ｖ５に応じてＦＥＴＱ１，Ｑ２のオ
ン／オフを行うドライバ回路４０４とにより構成されて
いる。

【０１２１】次に、制御回路９０による回路動作の概略
を説明すると、定格点灯時には、ＦＥＴＱ１，Ｑ２は、
図３９（ａ）に示すように交互にオン／オフされる。こ
の定格点灯から調光点灯に移行すると、放電ランプＦＬ
の出力を下げるため、ＦＥＴＱ１，Ｑ２は、図３９
（ｂ）に示すように、高めに変更されたスイッチング周
波数の動作で交互にオン／オフされる。このとき、コン
パレータ４０１の出力Ｖ３は、電圧Ｖ１が電圧Ｖ２より
高ければＨｉｇｈとなり、低ければＬｏｗとなる。他
方、発信器４０２の出力は、ＦＥＴＱ１，Ｑ２のオン期
間をアンバランスにするように変更される。そして、こ
れらの出力Ｖ３，Ｖ４のアンド結果Ｖ５がドライバ回路
４０４の入力信号となり、ＦＥＴＱ１，Ｑ２のスイッチ
ング周波数が高くなっても、電圧Ｖ_C10 と電圧Ｖ_Q2とが
ほぼ等しく、かつ、発信器４０２の出力がＨｉｇｈであ
る場合にのみＦＥＴＱ２がオンになる。したがって、第
１６実施形態と同様に、スイッチング損失の増大を防止
することが可能になる。

【０１２２】図４０は上記第１実施形態に係る電源装置
の別の負荷回路への適用例を示す図で、その負荷回路４
１は、トランスＴ１１の１次巻線ｎ１２と並列接続され
るコンデンサＣ２１１と、このコンデンサＣ２１１の両
端と各一端が接続される一対のフィラメントを有する放
電ランプＦＬと、その一対のフィラメントの各他端間に
接続される予熱・共振用のコンデンサＣ１１１と、コン
デンサＣ２１１と放電ランプＦＬとの両接続ラインの一
方に介在するインダクタＬ３とにより構成されている。

【０１２３】ここで、トランスＴ１１の高周波振動を高
周波振動源ＨＦとし、２次巻線ｎ１２側から見たトラン
スＴ１１のリーケージインダクタンスをＬとすれば、図
４０に示す回路は図４１に示す等価回路に置き換えるこ
とができる。

【０１２４】そして、この等価回路は、インダクタンス
Ｌ、インダクタＬ３およびコンデンサＣ１１１，Ｃ２１
１により構成される共振回路により２つの共振周波数ｆ
01，ｆ02を持つので、その周波数特性は図４２に示すよ
うになる。ただし、図４２に示すｆ03は、インダクタＬ
３およびコンデンサＣ１１１の各値を用いて次の（数
１）で与えられる反共振周波数である。

【０１２５】

【数１】

【０１２６】軽負荷時には共振周波数ｆ01，ｆ02で負荷
両端電圧Ｖｚ、フィラメント電流Ｉｆがピーク値を持
ち、共振周波数ｆ01，ｆ02の間の反共振周波数ｆ03でデ
ィップとなる。

【０１２７】放電ランプＦＬの点灯および調光は共振周
波数ｆ01近傍における出力の取れる周波数領域ｆ１で行
なう。一方、先行予熱は、適正な先行予熱電流および放
電が開始しない程度に低い無負荷２次電圧の確保が可能
な共振周波数ｆ02近傍における周波数ｆpre で行う。

【０１２８】放電ランプＦＬが細管型である場合、点灯
時には、予熱電流低減のためにコンデンサＣ１１１の容
量を小さく設定する必要がある。一方、先行予熱時に
は、予熱電流を大きくする必要がある。このとき、図４
０では、共振の第２ピークにより大きな先行予熱電流を
流すことが可能となるのである。ただし、先行予熱時の
無負荷２次電圧と先行予熱電流の関係を設定するには、
インダクタンスＬ、インダクタＬ３およびコンデンサＣ
１１１，Ｃ２１１の定数を調整すればよく、これらの定
数を調整すると、共振周波数ｆ01，ｆ02の周波数間隔が
変わって共振カーブが変わる。

【０１２９】以上、図４０の構成によれば、負荷共振回
路に２つの共振点と１つの反共振点の存在により、放電
ランプが細管型であっても予熱条件を満足されることが
可能になり、その細管型の放電ランプを最適に点灯させ
ることができる。

【０１３０】なお、図４０では、トランスＴ１１はリー
ケージトランスであるが、これに限らず、リーケージ分
を持たないトランスの２次側にそのリーケージ分に相当
するインダクタを接続する構成でもよいのは言うまでも
ない。

【０１３１】図４３は本発明の第１８実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第１８実
施形態の説明を行うと、本電源装置は、ＦＥＴＱ１，Ｑ
２と並列接続されるクランプ回路１４をさらに備えてい
るほかは第１実施形態の電源回路と同様に構成されてい
る。

【０１３２】クランプ回路１４は、回路が正常に動作し
ている場合には高インピーダンスであり、回路動作には
ほとんど影響を及ぼさない。これに対して、負荷回路１
１のインピーダンスが急変するなどの異常時、例えば放
電ランプＦＬの脱着時やエミレス時などで電圧共振的な
動作を行っているコンデンサＣ１２の電圧が急激に上昇
する時、その電圧がある所定の電圧値でクランプされ
る。これにより、回路素子への過電圧の印加が防止さ
れ、回路素子の破壊防止が可能になる。

【０１３３】図４４は本発明の第１９実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第１９実
施形態の説明を行うと、本電源装置は、ＦＥＴＱ２と並
列接続されるクランプ回路２４をさらに備えているほか
は第１実施形態の電源回路と同様に構成されている。

【０１３４】本第１９実施形態においても、第１８実施
形態と同様に、負荷回路１１のインピーダンスが急変す
るなどの異常時において電圧共振的な動作を行なってい
るコンデンサＣ１２の電圧が急激に上昇する時、ある所
定の電圧値のクランプで、回路素子への過電圧の印加が
防止され、回路素子の破壊防止が可能になる。

【０１３５】図４５は本発明の第２０実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第２０実
施形態の説明を行うと、本電源装置は、コンデンサＣ１
２と並列接続されるクランプ回路３４をさらに備えてい
るほかは第１実施形態の電源回路と同様に構成されてい
る。

【０１３６】本第２０実施形態においても、第１８実施
形態と同様に、負荷回路１１のインピーダンスが急変す
るなどの異常時において電圧共振的な動作を行なってい
るコンデンサＣ１２の電圧が急激に上昇する時、ある所
定の電圧値のクランプで、回路素子への過電圧の印加が
防止され、回路素子の破壊防止が可能になる。

【０１３７】図４６は本発明の第２１実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第２１実
施形態の説明を行うと、本電源装置は、コンデンサＣ１
１，Ｃ１２の接続点とＦＥＴＱ１，Ｑ２の接続点との間
に接続されるクランプ回路４４をさらに備えているほか
は第１実施形態の電源回路と同様に構成されている。

【０１３８】本第２１実施形態においても、第１８実施
形態と同様に、負荷回路１１のインピーダンスが急変す
るなどの異常時において電圧共振的な動作を行なってい
るコンデンサＣ１２の電圧が急激に上昇する時、ある所
定の電圧値のクランプで、回路素子への過電圧の印加が
防止され、回路素子の破壊防止が可能になる。

【０１３９】図４７は本発明の第２２実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第２２実
施形態の説明を行うと、本電源装置は、ＦＥＴＱ１，Ｑ
２と並列接続されるクランプ回路５４をさらに備えてい
るほかは第１２実施形態の電源回路と同様に構成されて
いる。

【０１４０】クランプ回路５４は、ＦＥＴＱ１のドレイ
ンとアノードが接続されるダイオード５４０、このダイ
オード５４０のカソードとＦＥＴＱ２のソースとの間に
接続されるコンデンサＣ５４０、およびこのコンデンサ
Ｃ５４０と並列接続される抵抗Ｒ５４０により構成され
ている。

【０１４１】回路が正常に動作している場合、コンデン
サＣ５４０には、コンデンサＣ１２の電圧Ｖ_C12 とコン
デンサＣ１０の電圧Ｖ_C10 との和のほぼピーク電圧が印
加する。

【０１４２】これに対し、負荷回路１１のインピーダン
スが急変するなどの異常時において電圧共振的な動作を
行なっているコンデンサＣ１２の電圧が急激に上昇する
時、ダイオードＤ５４０がオンしてコンデンサＣ５４０
が充電されることで、電圧の急激な上昇が抑制され、回
路素子への過電圧の印加が防止される。これにより、例
えばコンデンサＣ１２の電圧上昇を検出してＦＥＴＱ
１，Ｑ２を制御して、回路素子に過大なストレスがかか
らないように回路を保護する構成が可能になる。

【０１４３】なお、異常時に瞬間的に発生する過大な電
圧によって回路素子が破壊しないようにコンデンサＣ５
４０の容量を選ぶ。また、抵抗Ｒ５４０は、正常時には
コンデンサＣ５４０に上記ピーク電圧が保持され、異常
時にはコンデンサＣ５４０の保持電圧が回路素子の破壊
を防ぐ電圧に抑えられるようにコンデンサＣ５４０の放
電量を調整するものである。

【０１４４】本第２２実施形態においても、第１８実施
形態と同様に、負荷回路１１のインピーダンスが急変す
るなどの異常時において、回路素子への過電圧の印加防
止が可能になり、回路素子の破壊防止が可能になる。

【０１４５】図４８は本発明の第２３実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第２３実
施形態の説明を行う。

【０１４６】本電源装置は、ＦＥＴＱ１，Ｑ２の接続点
とアノードが接続されるダイオード６４０、このダイオ
ード５４０のカソードとコンデンサＣ１１，Ｃ１２の接
続点との間に接続されるコンデンサＣ６４０、およびこ
のコンデンサＣ６４０と並列接続される抵抗Ｒ６４０に
より成るクランプ回路６４をさらに備えているほかは第
１２実施形態の電源回路と同様に構成されている。

【０１４７】本第２３実施形態においても、第２２実施
形態と同様に、負荷回路１１のインピーダンスが急変す
るなどの異常時において電圧共振的な動作を行なってい
るコンデンサＣ１２の電圧が急激に上昇する時、ある所
定の電圧値のクランプで、回路素子への過電圧の印加が
防止され、回路素子の破壊防止が可能になる。

【０１４８】図４９は本発明の第２４実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第２４実
施形態の説明を行うと、本電源装置は、ＦＥＴＱ１，Ｑ
２と並列接続されるクランプ回路７４をさらに備えてい
るほかは第１実施形態の電源回路と同様に構成されてい
る。

【０１４９】クランプ回路７４は、ある所定の電圧以下
では高インピーダンスで、所定の電圧になるとインピー
ダンスが変化してその電圧以上印加されないような回路
保護素子であり、図４９にはＺＮＲが例示されている。

【０１５０】本第２４実施形態においても、第１８実施
形態と同様、負荷回路１１のインピーダンスが急変する
などの異常時において、ある所定の電圧値のクランプ
で、回路素子への過電圧の印加防止が可能になり、回路
素子の破壊防止が可能になる。

【０１５１】なお、上記種々の実施形態では、ダイオー
ドＤ１１にコンデンサＣ１１が並列接続される構成にな
っているが、この構成に限らず、図５０に示すように、
整流器ＤＢの両出力端子間にコンデンサＣ２１を接続す
る構成でもよい。例えば、交流電源ＡＣからの交流電力
を直流電力に整流する整流器ＤＢと、この整流器ＤＢの
正極性出力端子と順方向にアノードが接続されるダイオ
ードＤ１１（第１ダイオード）と、このダイオードＤ１
１のカソードと整流器ＤＢの負極性出力端子との間に接
続される平滑用のコンデンサＣ１０と、ダイオードＤ１
１のカソードと順方向にアノードが接続されるダイオー
ドＤ１２（第２ダイオード）と、このダイオードＤ１２
のカソードと整流器ＤＢの負極性出力端子との間に直列
接続されるＦＥＴＱ１，Ｑ２（一対のスイッチング素
子）と、これらＦＥＴＱ１，Ｑ２のオン／オフ制御を行
う制御回路１０と、ＦＥＴＱ１，Ｑ２の接続点と整流器
ＤＢの正極性出力端子との間に接続される１次巻線ｎ１
１を有するとともに負荷回路１１と接続される２次巻線
ｎ１２を有するトランスＴ１１と、整流器ＤＢの両出力
端子間に接続されるコンデンサＣ２１（第１コンデン
サ）と、ダイオードＤ１２と並列接続されるコンデンサ
Ｃ１２（第２コンデンサ）とにより成る構成でもよい。
この構成では、図５１に示すように、コンデンサＣ２１
の電圧Ｖ_C21 がコンデンサＣ１０の電圧Ｖ_C10 および入
力電圧Ｖｓの整流後の電圧でクランプされる電圧波形に
なる。したがって、電圧Ｖ_C21 と電圧Ｖ_C12 とにより、
図５１に示すような電圧Ｖ_T11 が１次巻線ｎ１１に印加
するので、トランスＴ１１には、ほぼ一定の変動レベル
となる電圧が印加されることになる。この結果、２次側
の負荷回路１１に流れる電流Ｉ_FLの波高率が小さくな
り、第１実施形態と同様の効果を奏することが可能にな
る。

【０１５２】また、図５０に示す構成のほかに、図５２
に示すように、例えば、交流電源ＡＣからの交流電力を
直流電力に整流する整流器ＤＢと、この整流器ＤＢの負
極性出力端子と順方向にカソードが接続されるダイオー
ドＤ３１（第１ダイオード）と、このダイオードＤ３１
のアノードと整流器ＤＢの正極性出力端子との間に接続
される平滑用のコンデンサＣ３０と、ダイオードＤ３１
のアノードと順方向にカソードが接続されるダイオード
Ｄ３２（第２ダイオード）と、このダイオードＤ３２の
アノードと整流器ＤＢの正極性出力端子との間に直列接
続されるＦＥＴＱ１，Ｑ２（一対のスイッチング素子）
と、これらＦＥＴＱ１，Ｑ２のオン／オフ制御を行う制
御回路１０と、ＦＥＴＱ１，Ｑ２の接続点と整流器ＤＢ
の負極性出力端子との間に接続される１次巻線ｎ１１を
有するとともに負荷回路１１と接続される２次巻線ｎ１
２を有するトランスＴ１１と、ダイオードＤ３１，Ｄ３
２とそれぞれ並列接続されるコンデンサＣ３１，Ｃ３２
（第１および第２コンデンサ）とにより電源装置を構成
しても、第１実施形態と同様の効果が得られることは言
うまでもない。

【０１５３】さらに、上記各実施形態では、負荷に対し
てトランスを使用する構成になっているが、必ずしも負
荷に対してトランスを使用する構成にする必要はない。
この構成例を図５３に示す。この図に示す電源装置は、
交流電源ＡＣからの交流電力を直流電力に全波整流する
整流器ＤＢと、この整流器ＤＢの正極性出力端子と順方
向にアノードが接続されるダイオードＤ１１と、このダ
イオードＤ１１のカソードと整流器ＤＢの負極性出力端
子との間に接続される平滑用のコンデンサＣ１０と、ダ
イオードＤ１１のカソードと順方向にアノードが接続さ
れるダイオードＤ１２と、このダイオードＤ１２のカソ
ードと整流器ＤＢの負極性出力端子との間に直列接続さ
れるＦＥＴＱ１，Ｑ２と、これらＦＥＴＱ１，Ｑ２のオ
ン／オフ制御を行う制御回路１０と、ＦＥＴＱ１，Ｑ２
の接続点と整流器ＤＢの正極性出力端子との間に接続さ
れるインダクタンスＬ１と、負荷回路１１とともにイン
ダクタンスＬ１と並列に接続されるインダクタンスＬ２
と、ダイオードＤ１１，Ｄ１２とそれぞれ並列接続され
るコンデンサＣ１１，Ｃ１２とを備える。このような構
成でも、コンデンサＣ１１，Ｃ１２に生じる電圧によっ
て、インダクタンスＬ１に印加する電圧の波高値がほぼ
一定になり、負荷回路１１に流れる電流の波高率が小さ
くなる。この結果、ＦＥＴＱ１，Ｑ２の損失低減が可能
になる。ところで、図５３の接続例は一例であって、上
記各実施形態のトランスＴ１１をインダクタンスＬ１，
Ｌ２に代えた構成でもその実施形態と同様の効果が得ら
れるのである。

【０１５４】

【発明の効果】以上のことから明らかなように、請求項
１記載の発明によれば、交流電力を直流電力に整流する
整流器と、前記整流器の一方の出力端子と順方向に一端
が接続される第１ダイオードと、前記第１ダイオードの
他端と前記整流器の他方の出力端子との間に接続される
平滑コンデンサと、前記第１ダイオードの他端と順方向
に一端が接続される第２ダイオードと、前記第２ダイオ
ードの他端と前記整流器の他方の出力端子との間に直列
接続される一対のスイッチング素子と、前記一対のスイ
ッチング素子の各々と逆並列接続されるダイオードと、
前記一対のスイッチング素子の接続点と前記整流器の一
方の出力端子との間に接続される１次巻線を有するとと
もに負荷回路と接続される２次巻線を有するトランス
と、前記第１および第２ダイオードとそれぞれ並列接続
される第１および第２コンデンサとを備えるので、負荷
回路に流れる電流の波高率低減およびスイッチング素子
の損失低減が可能になる。

【０１５５】請求項２記載の発明によれば、交流電力を
直流電力に整流する整流器と、前記整流器の一方の出力
端子と順方向に一端が接続される第１ダイオードと、前
記第１ダイオードの他端と前記整流器の他方の出力端子
との間に接続される平滑コンデンサと、前記第１ダイオ
ードの他端と順方向に一端が接続される第２ダイオード
と、前記第２ダイオードの他端と前記整流器の他方の出
力端子との間に直列接続される一対のスイッチング素子
と、前記一対のスイッチング素子の各々と逆並列接続さ
れるダイオードと、前記一対のスイッチング素子の接続
点と前記整流器の一方の出力端子との間に接続される１
次巻線を有するとともに負荷回路と接続される２次巻線
を有するトランスと、前記整流器の両出力端子間に接続
される第１コンデンサと、前記第２ダイオードと並列接
続される第２コンデンサとを備えるので、負荷回路に流
れる電流の波高率低減およびスイッチング素子の損失低
減が可能になる。

【０１５６】請求項３記載の発明によれば、前記１次巻
線と並列接続される第１インダクタを備えるので、負荷
回路に流れる電流の波高率低減およびスイッチング素子
の損失低減が可能になる。

【０１５７】請求項４記載の発明によれば、前記２次巻
線と直列接続される第２インダクタを備え、前記負荷回
路は、負荷とコンデンサとの並列回路により構成され、
前記２次巻線および第２インダクタの両端間に接続され
るので、負荷回路に流れる電流の波高率低減およびスイ
ッチング素子の損失低減が可能になる。

【０１５８】請求項５記載の発明によれば、前記トラン
スは前記第２インダクタとしての漏れインダクタンス成
分を有するので、負荷回路に流れる電流の波高率低減お
よびスイッチング素子の損失低減が可能になる。

【０１５９】請求項６記載の発明によれば、前記一対の
スイッチング素子に対して、スイッチング周波数および
オンデューティ比の少なくとも一方を変更可能にオン／
オフ制御を行う制御手段を備えるので、負荷回路への供
給電力量の調整が可能になる。また、負荷回路が放電ラ
ンプを含む場合には、先行予熱、始動並びに調光点灯な
どの制御が可能になる。さらに、消費電力の変動に起因
する直流電圧の異常昇圧によるスイッチング素子などの
破壊防止が可能になる。

【０１６０】請求項７記載の発明によれば、前記交流電
力の電圧変動に応じてスイッチング周波数およびオンデ
ューティ比の少なくとも一方を変更して、前記一対のス
イッチング素子に対するオン／オフ制御を行う制御手段
を備え、前記制御手段は、前記負荷回路に定格出力を供
給しているときは前記オンデューティ比を主体に制御す
る一方、前記負荷回路への出力を低下させたときは前記
スイッチング周波数を主体に制御するので、交流電力の
電圧が変動しても負荷電流を許容範囲内に納めることが
可能となる。

【０１６１】請求項８記載の発明によれば、前記平滑コ
ンデンサの両端電圧を検出する電圧検出手段と、前記電
圧検出手段の検出結果に応じてスイッチング周波数およ
びデューティ比の少なくとも一方を変更可能に前記一対
のスイッチング素子に対するオン／オフ制御を行う制御
手段とを備えるので、回路が正常に動作している場合に
は、検出電圧が所定レベルになるように制御することで
負荷回路に安定出力が得られ、負荷回路が放電ランプを
含む場合には照明のちらつきを抑制することができる。
また、回路に異常が発生した場合には、電圧の異常昇圧
を検出して発振を停止するなどの制御を行うことで、過
電圧による素子の破壊防止が可能になる。

【０１６２】請求項９記載の発明によれば、印加電圧を
所定電圧に制限するクランプ回路を備えるので、回路素
子への過電圧の印加防止および回路素子の破壊防止が可
能になる。

【０１６３】請求項１０記載の発明によれば、前記一対
のスイッチング素子の少なくとも一方と、少なくとも高
周波的に並列接続されるコンデンサを備えるので、スイ
ッチング素子の損失低減、回路効率の向上、およびノイ
ズやコストの低減が可能になる。

【０１６４】請求項１１記載の発明によれば、前記１次
巻線を介して前記整流器の両出力端子間に接続されるス
イッチング素子に対して、このスイッチング素子の電圧
と前記平滑コンデンサの両端電圧とがほぼ等しい場合に
オン制御を行う制御手段を備えるので、スイッチオン時
の損失増加の抑制が可能になる。

【０１６５】請求項１２記載の発明によれば、前記１次
巻線を介して前記整流器の両出力端子間に接続されるス
イッチング素子の両端電圧を検出する電圧検出手段と、
前記電圧検出手段の検出結果を利用して前記一対のスイ
ッチング素子のオン／オフ制御を行う制御手段とを備え
るので、スイッチオン時の損失増加の抑制が可能にな
る。

【０１６６】請求項１３記載の発明によれば、前記負荷
回路は少なくとも２つの共振周波数および少なくとも１
つの反共振周波数を有するので、負荷回路に流れる電流
の波高率低減およびスイッチング素子の損失低減が可能
になる。

【０１６７】請求項１４記載の発明によれば、前記負荷
回路は、第２インダクタを介して前記２次巻線の両端に
接続される第３コンデンサと、第３インダクタを介して
前記第３コンデンサの両端に各一端が接続される一対の
フィラメントを有する放電ランプと、前記一対のフィラ
メントの他端間に接続される第４コンデンサとにより成
るので、例えば負荷回路が細管型の放電ランプを含む場
合、最適な予熱制御が可能になり、好適な始動および点
灯が可能になる。

【０１６８】請求項１５記載の発明によれば、前記トラ
ンスは前記第２インダクタとしての漏れインダクタンス
成分を有するので、例えば負荷回路が細管型の放電ラン
プを含む場合、最適な予熱制御が可能になり、好適な始
動および点灯が可能になる。

【０１６９】請求項１６記載の発明によれば、制御手段
を備え、前記負荷回路は放電ランプを含み、前記制御手
段は、前記放電ランプを調光点灯する場合には、前記平
滑コンデンサの直流電圧を定格点灯時よりも低い値にな
るように前記一対のスイッチング素子のスイッチング周
波数およびデューティ比の少なくとも一方を制御し、前
記放電ランプのフィラメントを先行予熱する場合には、
前記平滑コンデンサの直流電圧を定格点灯時よりも高い
値になるように前記一対のスイッチング素子のスイッチ
ング周波数およびデューティ比の少なくとも一方を制御
するので、例えば負荷回路が細管型の放電ランプを含む
場合、最適な予熱制御が可能になり、好適な始動および
点灯が可能になる。

【０１７０】請求項１７記載の発明によれば、前記負荷
回路は、前記２次巻線の両端に接続されるコンデンサ
と、このコンデンサの両端に各一端が接続される一対の
フィラメントを有する放電ランプとにより成り、前記各
フィラメントの両端間には予熱用の共振回路が接続され
るので、例えば負荷回路が細管型の放電ランプを含む場
合、最適な予熱制御が可能になり、好適な始動および点
灯が可能になる。

【０１７１】請求項１８記載の発明によれば、交流電力
を直流電力に整流する整流器と、前記整流器の一方の出
力端子と順方向に一端が接続される第１ダイオードと、
前記第１ダイオードの他端と前記整流器の他方の出力端
子との間に接続される平滑コンデンサと、前記第１ダイ
オードの他端と順方向に一端が接続される第２ダイオー
ドと、前記第２ダイオードの他端と前記整流器の他方の
出力端子との間に直列接続される一対のスイッチング素
子と、前記一対のスイッチング素子の各々と逆並列接続
されるダイオードと、前記一対のスイッチング素子の接
続点と前記整流器の一方の出力端子との間に接続される
第１インダクタンスと、負荷回路とともに前記第１イン
ダクタンスと並列に接続される第２インダクタンスと、
前記第１および第２ダイオードとそれぞれ並列接続され
る第１および第２コンデンサとを備えるので、負荷回路
に流れる電流の波高率低減およびスイッチング素子の損
失低減が可能になる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る電源装置の概略構
成図である。

【図２】第１実施形態に係る電源装置の動作説明図であ
る。

【図３】第１実施形態に係る電源装置の動作説明図であ
る。

【図４】第１実施形態に係る電源装置の動作説明図であ
る。

【図５】第１実施形態に係る電源装置の動作説明図であ
る。

【図６】第１実施形態に係る電源装置の動作説明図であ
る。

【図７】第１実施形態に係る電源装置の動作時における
各部の信号波形図である。

【図８】第１実施形態に係る電源装置の動作時における
各部の信号波形図である。

【図９】本発明の第２実施形態に係る電源装置の概略構
成図である。

【図１０】本発明の第３実施形態に係る電源装置の概略
構成図である。

【図１１】本発明の第４実施形態に係る電源装置の概略
構成図である。

【図１２】本発明の第５実施形態に係る電源装置の概略
構成図である。

【図１３】第５実施形態に係る電源装置の制御回路の動
作説明図である。

【図１４】第５実施形態に係る電源装置の制御回路の動
作説明図である。

【図１５】第５実施形態に係る電源装置の制御回路の動
作説明図である。

【図１６】本発明の第６実施形態に係る電源装置の概略
構成図である。

【図１７】本発明の第７実施形態に係る電源装置の概略
構成図である。

【図１８】本発明の第８実施形態に係る電源装置の概略
構成図である。

【図１９】第１実施形態に係る電源装置の別の負荷回路
への適用例を示す図である。

【図２０】本発明の第９実施形態に係る電源装置の概略
構成図である。

【図２１】負荷電流に対するオンデューティ比の特性お
よびスイッチング周波数に対するオンデューティ比の特
性をそれぞれ上部および下部に示す図である。

【図２２】本発明の第１０実施形態に係る電源装置の概
略構成図である。

【図２３】負荷電流に対するオンデューティ比の特性お
よびスイッチング周波数に対するオンデューティ比の特
性をそれぞれ上部および下部に示す図である。

【図２４】本発明の第１１実施形態に係る電源装置の概
略構成図である。

【図２５】負荷電流に対するオンデューティ比の特性お
よびスイッチング周波数に対するオンデューティ比の特
性をそれぞれ上部および下部に示す図である。

【図２６】本発明の第１２実施形態に係る電源装置の概
略構成図である。

【図２７】本発明の第１３実施形態に係る電源装置の概
略構成図である。

【図２８】第１３実施形態に係る電源装置の動作説明図
である。

【図２９】第１３実施形態に係る電源装置の動作説明図
である。

【図３０】第１３実施形態に係る電源装置の動作説明図
である。

【図３１】第１３実施形態に係る電源装置の動作説明図
である。

【図３２】第１３実施形態に係る電源装置の動作説明図
である。

【図３３】第１３実施形態に係る電源装置の動作時にお
ける各部の信号波形図である。

【図３４】本発明の第１４実施形態に係る電源装置の概
略構成図である。

【図３５】本発明の第１５実施形態に係る電源装置の概
略構成図である。

【図３６】本発明の第１６実施形態に係る電源装置の制
御回路の概略構成図である。

【図３７】図３６に示す制御回路の動作説明図である。

【図３８】本発明の第１７実施形態に係る電源装置の概
略構成図である。

【図３９】図３８に示す制御回路の動作説明図である。

【図４０】第１実施形態に係る電源装置の別の負荷回路
への適用例を示す図である。

【図４１】図４０の等価回路図である。

【図４２】図４０に示す等価回路の周波数特性図であ
る。

【図４３】本発明の第１８実施形態に係る電源装置の概
略構成図である。

【図４４】本発明の第１９実施形態に係る電源装置の概
略構成図である。

【図４５】本発明の第２０実施形態に係る電源装置の概
略構成図である。

【図４６】本発明の第２１実施形態に係る電源装置の概
略構成図である。

【図４７】本発明の第２２実施形態に係る電源装置の概
略構成図である。

【図４８】本発明の第２３実施形態に係る電源装置の概
略構成図である。

【図４９】本発明の第２４実施形態に係る電源装置の概
略構成図である。

【図５０】本発明の別の実施形態に係る電源装置の概略
構成図である。

【図５１】図５０に示す回路の各部の信号波形図であ
る。

【図５２】本発明のさらに別の実施形態に係る電源装置
の概略構成図である。

【図５３】トランス（リーケージトランス）に代えて２
つのインダクタンスを用いて構成した本発明の一実施形
態に係る電源装置の概略構成図である。

【図５４】従来の電源装置の概略構成図である。

【図５５】交流電源の電圧の１周期にわたる動作波形図
である。

【図５６】コンデンサＣ１の容量による入力電流波形の
特性変化の説明図である。

【符号の説明】

ＤＢ 整流器 Ｄ１１，Ｄ１２，Ｄ３１，Ｄ３２ ダイオード Ｃ１０，Ｃ３０ 平滑用のコンデンサ Ｑ１，Ｑ２ ＦＥＴ Ｔ１１ トランス Ｃ１１，Ｃ１２，Ｃ２１，Ｃ３１，Ｃ３２ コンデンサ １０ 制御回路 １１ 負荷回路 Ｌ１，Ｌ２ インダクタンス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神田 隆司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 堀 和宇 大阪府門真市大字門真1048番地松下電工株 式会社内

Claims (18)

【特許請求の範囲】
1. 【請求項１】 交流電力を直流電力に整流する整流器
   と、 前記整流器の一方の出力端子と順方向に一端が接続され
   る第１ダイオードと、 前記第１ダイオードの他端と前記整流器の他方の出力端
   子との間に接続される平滑コンデンサと、 前記第１ダイオードの他端と順方向に一端が接続される
   第２ダイオードと、 前記第２ダイオードの他端と前記整流器の他方の出力端
   子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
   ダイオードと、 前記一対のスイッチング素子の接続点と前記整流器の一
   方の出力端子との間に接続される１次巻線を有するとと
   もに負荷回路と接続される２次巻線を有するトランス
   と、 前記第１および第２ダイオードとそれぞれ並列接続され
   る第１および第２コンデンサとを備える電源装置。
2. 【請求項２】 交流電力を直流電力に整流する整流器
   と、 前記整流器の一方の出力端子と順方向に一端が接続され
   る第１ダイオードと、 前記第１ダイオードの他端と前記整流器の他方の出力端
   子との間に接続される平滑コンデンサと、 前記第１ダイオードの他端と順方向に一端が接続される
   第２ダイオードと、 前記第２ダイオードの他端と前記整流器の他方の出力端
   子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
   ダイオードと、 前記一対のスイッチング素子の接続点と前記整流器の一
   方の出力端子との間に接続される１次巻線を有するとと
   もに負荷回路と接続される２次巻線を有するトランス
   と、 前記整流器の両出力端子間に接続される第１コンデンサ
   と、 前記第２ダイオードと並列接続される第２コンデンサと
   を備える電源装置。
3. 【請求項３】 前記１次巻線と並列接続される第１イン
   ダクタを備える請求項１または２記載の電源装置。
4. 【請求項４】 前記２次巻線と直列接続される第２イン
   ダクタを備え、前記負荷回路は、負荷とコンデンサとの
   並列回路により構成され、前記２次巻線および第２イン
   ダクタの両端間に接続される請求項１〜３のいずれかに
   記載の電源装置。
5. 【請求項５】 前記トランスは前記第２インダクタとし
   ての漏れインダクタンス成分を有する請求項４記載の電
   源装置。
6. 【請求項６】 前記一対のスイッチング素子に対して、
   スイッチング周波数およびオンデューティ比の少なくと
   も一方を変更可能にオン／オフ制御を行う制御手段を備
   える請求項１または２記載の電源装置。
7. 【請求項７】 前記交流電力の電圧変動に応じてスイッ
   チング周波数およびオンデューティ比の少なくとも一方
   を変更して、前記一対のスイッチング素子に対するオン
   ／オフ制御を行う制御手段を備え、前記制御手段は、前
   記負荷回路に定格出力を供給しているときは前記オンデ
   ューティ比を主体に制御する一方、前記負荷回路への出
   力を低下させたときは前記スイッチング周波数を主体に
   制御する請求項１または２記載の電源装置。
8. 【請求項８】 前記平滑コンデンサの両端電圧を検出す
   る電圧検出手段と、前記電圧検出手段の検出結果に応じ
   てスイッチング周波数およびデューティ比の少なくとも
   一方を変更可能に前記一対のスイッチング素子に対する
   オン／オフ制御を行う制御手段とを備える請求項１また
   は２記載の電源装置。
9. 【請求項９】 印加電圧を所定電圧に制限するクランプ
   回路を備える請求項１または２記載の電源装置。
10. 【請求項１０】 前記一対のスイッチング素子の少なく
    とも一方と、少なくとも高周波的に並列接続されるコン
    デンサを備える請求項１または２記載の電源装置。
11. 【請求項１１】 前記１次巻線を介して前記整流器の両
    出力端子間に接続されるスイッチング素子に対して、こ
    のスイッチング素子の電圧と前記平滑コンデンサの両端
    電圧とがほぼ等しい場合にオン制御を行う制御手段を備
    える請求項１または２記載の電源装置。
12. 【請求項１２】 前記１次巻線を介して前記整流器の両
    出力端子間に接続されるスイッチング素子の両端電圧を
    検出する電圧検出手段と、 前記電圧検出手段の検出結果を利用して前記一対のスイ
    ッチング素子のオン／オフ制御を行う制御手段とを備え
    る請求項１１記載の電源装置。
13. 【請求項１３】 前記負荷回路は少なくとも２つの共振
    周波数および少なくとも１つの反共振周波数を有する請
    求項１または２記載の電源装置。
14. 【請求項１４】 前記負荷回路は、第２インダクタを介
    して前記２次巻線の両端に接続される第３コンデンサ
    と、第３インダクタを介して前記第３コンデンサの両端
    に各一端が接続される一対のフィラメントを有する放電
    ランプと、前記一対のフィラメントの他端間に接続され
    る第４コンデンサとにより成る請求項１３記載の電源装
    置。
15. 【請求項１５】 前記トランスは前記第２インダクタと
    しての漏れインダクタンス成分を有する請求項１４記載
    の電源装置。
16. 【請求項１６】 制御手段を備え、前記負荷回路は放電
    ランプを含み、前記制御手段は、前記放電ランプを調光
    点灯する場合には、前記平滑コンデンサの直流電圧を定
    格点灯時よりも低い値になるように前記一対のスイッチ
    ング素子のスイッチング周波数およびデューティ比の少
    なくとも一方を制御し、前記放電ランプのフィラメント
    を先行予熱する場合には、前記平滑コンデンサの直流電
    圧を定格点灯時よりも高い値になるように前記一対のス
    イッチング素子のスイッチング周波数およびデューティ
    比の少なくとも一方を制御する請求項１または２記載の
    電源装置。
17. 【請求項１７】 前記負荷回路は、前記２次巻線の両端
    に接続されるコンデンサと、このコンデンサの両端に各
    一端が接続される一対のフィラメントを有する放電ラン
    プとにより成り、前記各フィラメントの両端間には予熱
    用の共振回路が接続される請求項１または２記載の電源
    装置。
18. 【請求項１８】 交流電力を直流電力に整流する整流器
    と、 前記整流器の一方の出力端子と順方向に一端が接続され
    る第１ダイオードと、 前記第１ダイオードの他端と前記整流器の他方の出力端
    子との間に接続される平滑コンデンサと、 前記第１ダイオードの他端と順方向に一端が接続される
    第２ダイオードと、 前記第２ダイオードの他端と前記整流器の他方の出力端
    子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
    ダイオードと、 前記一対のスイッチング素子の接続点と前記整流器の一
    方の出力端子との間に接続される第１インダクタンス
    と、 負荷回路とともに前記第１インダクタンスと並列に接続
    される第２インダクタンスと、 前記第１および第２ダイオードとそれぞれ並列接続され
    る第１および第２コンデンサとを備える電源装置。