JP2000312473A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】容易な制御で効率を改善したバックコンバータ
を提供する。 【解決手段】直流電源Ｖｉｎとスイッチング素子Ｑ０、
インダクタＬ０及びダイオードＤ０よりなるバックコン
バータにおいて、スイッチング素子Ｑ０の両端電圧を検
出し、スイッチング素子Ｑ０がオフの期間中、両端電圧
が極小となるタイミングでスイッチング素子Ｑ０をター
ンオンするように制御する。また、補助電圧源を設け
て、スイッチング素子Ｑ０がオンしたときに流れるイン
ダクタ電流と逆極性のインダクタ電流が、スイッチング
素子Ｑ０がオフしたときに、補助電圧源と、スイッチン
グ素子Ｑ０と、インダクタＬ０とを含む閉ループに流れ
るように構成する。補助電圧源の電圧は直流電源からの
入力電圧の略半分の電圧に設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は入力電源電圧を降圧
して出力するバックコンバータの構成を有する電源装置
に関するものであり、特に商用交流電源に接続して使用
する用途に適するものである。

【０００２】

【従来の技術】従来の電源装置の回路図を図１２に示
す。以下、その回路構成を説明する。入力直流電源Ｖｉ
ｎの正極にスイッチング素子Ｑ０の一端を接続し、スイ
ッチング素子Ｑ０の他端をインダクタＬ０の一端に接続
し、インダクタＬ０の他端を平滑コンデンサ等の出力電
源Ｖｏｕｔの正極に接続し、入力直流電源Ｖｉｎの負極
と出力電源Ｖｏｕｔの負極にダイオードＤ０のアノード
を接続し、ダイオードＤ０のカソードをスイッチング素
子Ｑ０とインダクタＬ０の接続点に接続したものであ
る。この回路は、入力電源電圧を降圧して出力するバッ
クコンバータであり、降圧チョッパ回路とも呼ばれる。

【０００３】スイッチング素子Ｑ０は図示しない制御回
路によりオン・オフ制御される。この制御回路は、イン
ダクタＬ０の電流検出手段を有しているものとする。イ
ンダクタＬ０の電流検出手段はゼロ電流検出手段として
機能し、インダクタ電流が０になると、ゼロ電流検出信
号を発生する。この信号により、スイッチング素子Ｑ０
の駆動信号発生回路の出力信号が立ち上がり、スイッチ
ング素子Ｑ０をオンする。駆動信号発生回路は、所望の
出力に応じた幅の駆動信号を出力する。駆動信号が終了
し、スイッチング素子Ｑ０がオフするとインダクタ電流
の減少が始まる。インダクタ電流がゼロに戻ると、上記
と同様に再度スイッチング素子Ｑ０がオンする。このこ
とによって、インダクタＬ０の利用率が最適化され、効
率が向上する。

【０００４】上述のゼロ電流検出手段は、スイッチング
素子Ｑ０がオフの期間におけるインダクタ電流と同等若
しくはこれに比例する信号を検出する手段と、電圧比較
器とから構成され、インダクタ電流が一定電流以下にな
った場合にゼロ電流検出信号を出力する。簡易な一例と
しては、図１２の×印の箇所に小抵抗を挿入し、その両
端電圧がゼロボルトになったときにゼロ電流検出信号を
出力するように構成する手法がある。

【０００５】ところで、入力電源Ｖｉｎが商用交流電源
を全波整流した脈動電圧である場合、上述の制御回路の
動作は、入力電源Ｖｉｎからの流入電流に応じて、イン
ダクタ電流の放出区間が変化する動作となる。全波整流
出力の谷部ではインダクタ電流の放出区間が短くなり、
同じく全波整流出力の山部ではインダクタ電流の放出区
間が長くなる。このため、電源位相に応じてスイッチン
グの一周期は変化する。一方、スイッチング素子Ｑ０の
オン期間は、電源位相に関係なく一定である。したがっ
て、スイッチングサイクル中のインダクタ電流のピーク
値は、図８に示すように、電源電圧の瞬時値に比例して
変化する。すなわち、インダクタ電流のピーク値のエン
べロープは正弦波状になる。インダクタ電流の休止区間
は無いので、１スイッチングサイクル中の平均電流は、
ピーク値の１／２となる。従って、入力電流は正弦波状
となって、力率改善回路として作用する。

【０００６】

【発明が解決しようとする課題】従来例においては、イ
ンダクタ電流がゼロになった瞬間にスイッチング素子Ｑ
０をターンオンさせる臨界モード制御の機能を有してい
るので、インダクタ電流のピーク値を抑えると共に、タ
ーンオフ時の損失を低減する効果がある。しかしなが
ら、ターンオン時については、スイッチング素子Ｑ０の
両端の容量成分に入力電圧Ｖｉｎが充電された状態でス
イッチング素子Ｑ０がターンオンすることになるので、
スイッチング素子Ｑ０の両端の電荷の短絡消費による損
失が生じる。特に小電力用の高周波スイッチングを行う
コンバータにおいては、このターンオン時の損失の比重
が大きくなるという課題があった。

【０００７】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、臨界モード制御の
バックコンバータにおいて、容易な制御で、高効率の電
源装置を提供することにある。

【０００８】

【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、図１に示すように、直流電源Ｖ
ｉｎと、この直流電源Ｖｉｎに直列接続されたスイッチ
ング素子Ｑ０と、前記直流電源Ｖｉｎとスイッチング素
子Ｑ０の直列回路に逆並列に接続される整流素子Ｄ０
と、一端を前記整流素子Ｄ０の一端に接続されたインダ
クタＬ０と、該インダクタＬ０の他端と前記整流素子Ｄ
０の他端の間に接続される負荷回路とからなり、前記ス
イッチング素子Ｑ０のオン・オフ動作により、前記直流
電源Ｖｉｎの電圧を降圧した電圧を負荷回路に供給する
ようにしたバックコンバータにおいて、前記スイッチン
グ素子Ｑ０の両端電圧を検出する手段と、前記スイッチ
ング素子Ｑ０がオフの期間中、両端電圧が極小となるタ
イミングで前記スイッチング素子Ｑ０をターンオンする
ように制御する手段とを有することを特徴とするもので
ある。これにより、スイッチング素子Ｑ０のターンオン
時の短絡損失を抑制することができる。

【０００９】また、図３，図４に示すように、キャパシ
タＣ１，Ｃ２などで構成された補助電圧源Ｖａｕｘを設
けて、前記スイッチング素子Ｑ０がオンしたときに流れ
るインダクタ電流と逆極性のインダクタ電流が、前記ス
イッチング素子Ｑ０がオフしたときに、少なくとも前記
補助電圧源Ｖａｕｘと、前記スイッチング素子Ｑ０と、
前記インダクタＬ０とを含む閉ループに流れるように構
成することが好ましい。補助電圧源Ｖａｕｘとしてのキ
ャパシタＣ１，Ｃ２と負荷回路Ｌｏａｄの間には、図示
されたように、ダイオードＤ１，Ｄ２を直列に接続し、
その接続点にバックコンバータの出力を接続すれば、イ
ンダクタＬ０を負方向に流れる共振電流は、負荷回路Ｌ
ｏａｄを通らずに、補助電圧源としてのキャパシタＣ
１，Ｃ２を通って流れる。したがって、補助電圧源とし
てのキャパシタＣ１，Ｃ２の電圧を、バックコンバータ
の入力電圧の１／２倍の近傍に設定しておけば、最適の
共振条件が常に維持されることになる。このキャパシタ
Ｃ１，Ｃ２には、コンバータを構成するインダクタＬ０
の二次巻線Ｌｓから整流素子Ｄ３，Ｄ４を介して電荷が
供給されるようにすれば良い。

【００１０】

【発明の実施の形態】（実施例１）本発明の実施例１を
図１に示す。この実施例は、図１２に示すバックコンバ
ータを改良したものであり、スイッチング素子Ｑ０の両
端には、小容量のキャパシタＣ０が並列に接続されてい
る。また、制御回路ＣＮＴは、スイッチング素子Ｑ０の
両端電圧を直接若しくは間接的に検出する手段を有し、
スイッチング素子Ｑ０がオフの期間中、両端電圧が極小
となるタイミングでスイッチング素子Ｑ０をターンオン
するように構成されている。

【００１１】この実施例では、インダクタＬ０の電流
は、通常のバックコンバータと同様に作用する電流が正
方向に流れる期間と、本回路の特徴である主スイッチン
グ素子Ｑ０のターンオン時にゼロボルトスイッチングを
行うための共振的な電流が負方向に流れる期間とがあ
る。この共振的な負方向の電流によって、スイッチング
素子Ｑ０の出力容量、及び、並列に接続されたキャパシ
タＣ０に蓄積された電荷を放出することにより、スイッ
チング素子Ｑ０のターンオン時の短絡損失を抑制するこ
とができ、従来の臨界モード制御（スイッチング素子が
オフの期間のインダクタ電流がゼロに戻ると同時にスイ
ッチング素子をオンすることにより、インダクタ電流の
休止区間を無くし、ピーク電流を抑制する手法で、境界
電流モードとも呼ばれる）のコンバータに比して、回路
効率を向上させることが出来る。

【００１２】図１の回路動作を図２に示す。図中の
（ａ）〜（ｅ）はスイッチング素子Ｑ０の一周期の動作
を示しており、回路図中の太い線は電流の流れる経路を
示している。以下、図２の（ａ）〜（ｅ）の各期間の動
作について詳述する。まず、期間（ａ）では、スイッチ
ング素子Ｑ０がオンであり、インダクタＬ０の電流は略
直線的に増加する。この期間は通常のバックコンバータ
の充電期間に相当する。この状態では、入力電源Ｖｉｎ
から供給されたエネルギーがインダクタＬ０に蓄積され
ると共に、負荷回路にも電流が流れる。このとき、スイ
ッチング素子Ｑ０がオンしているので、スイッチング素
子Ｑ０の両端電圧は当然ゼロである。

【００１３】次に、期間（ｂ）では、スイッチング素子
Ｑ０はオフ、ダイオードＤ０もオフであり、スイッチン
グ素子Ｑ０の両端に並列接続されたキャパシタＣ０が充
電される。この期間では、スイッチング素子Ｑ０の寄生
容量、及び、並列に接続されたキャパシタＣ０の電荷を
蓄積しながら、スイッチング素子Ｑ０の両端電圧は上昇
して行く。

【００１４】次に、期間（ｃ）では、スイッチング素子
Ｑ０はオフ、ダイオードＤ０はオンであり、負荷回路に
電流が流れる。この期間は通常のバックコンバータの放
電期間に相当する。この状態では、インダクタＬ０に蓄
積されたエネルギーが負荷に対して放出される。この期
間のスイッチング素子Ｑ０の両端電圧は、入力電圧に一
致する。

【００１５】次に、期間（ｄ）では、スイッチング素子
Ｑ０はオフ、ダイオードＤ０もオフであり、スイッチン
グ素子Ｑ０の両端のキャパシタＣ０を電源として、イン
ダクタＬ０と共振的に入力電源Ｖｉｎに対して帰還が生
じる。すなわち、インダクタＬ０の正方向の電流の負荷
Ｌｏａｄへの放出が終了し、インダクタＬ０のエネルギ
が一旦無くなると、スイッチング素子Ｑ０の寄生容量、
及び、並列に接続されたキャパシタＣ０に入力電圧まで
蓄積された電荷をエネルギー源として、インダクタＬ０
との共振が生じ、入力電源Ｖｉｎに帰還する電流が発生
する。この時、スイッチング素子Ｑ０の両端電圧は、共
振的に低下して行く。

【００１６】さらに、期間（ｅ）では、スイッチング素
子Ｑ０はオフであり、キャパシタＣ０の電位がゼロ以下
になって、スイッチング素子Ｑ０の寄生ダイオードを介
して、インダクタＬ０の電流が入力電源Ｖｉｎに流入す
る。すなわち、スイッチング素子Ｑ０の寄生容量、及
び、並列に接続されたキャパシタＣ０の両端電圧がゼロ
になった後も、インダクタＬ０にエネルギーが残留して
いる場合には、スイッチング素子Ｑ０の寄生ダイオード
を介して、インダクタＬ０のエネルギーが入力電源Ｖｉ
ｎに放出される。

【００１７】インダクタＬ０の電流に着目すると、第１
の期間（ａ）では直線的に上昇し、第２の期間（ｂ）で
は上昇が鈍化し後半には漸減傾向となり、第３の期間
（ｃ）では直線的に下降し、第４の期間（ｄ）では共振
的な負方向電流となり、第５の期間（ｅ）では負方向電
流の直線的な下降となる。

【００１８】この実施例１においては、インダクタＬ０
を負方向に流れる電流は、スイッチング素子Ｑ０の寄生
容量及びこれと並列に接続されたキャパシタＣ０の容量
の合成容量と、インダクタＬ０との共振周期の半周期
で、スイッチング素子Ｑ０の両端電圧がゼロボルトにな
るとき最も小電流、短期間に抑制することが出来る。こ
の共振の振幅は、入力電圧Ｖｉｎの１／２倍となる。し
たがって、出力電圧が常に入力電圧の１／２倍であれ
ば、インダクタＬ０を負方向に流れる電流は最小、最短
となる。

【００１９】ところが、実施例１のバックコンバータを
商用電源の全波整流出力に接続して力率改善回路として
使用する場合、入力電圧Ｖｉｎは正弦波状であって、そ
の瞬時値は電源周期で常に変化する。従って、上述の最
適条件は、電源周期中のいずれか一点において満たすこ
とが出来ても、その点から外れると効果が減少する。

【００２０】具体的には、入力電圧Ｖｉｎの瞬時値が最
適電圧よりも低くなると、共振の初期エネルギーが過大
となり、負方向の共振電流が増大し、負方向の電流がゼ
ロに収束するまでの時間が長くなる。単に負方向の共振
電流の増大のみならず、本来、スイッチング素子Ｑ０の
ターンオンによって、インダクタＬ０に正方向の電流が
流れるべき期間にも、共振によって大きく負方向に振ら
れたインダクタＬ０の電流が負方向の回生電流を持続し
ているため、見かけ上、オン期間が短くなったことにな
る。これらのことから、近傍の入力電流を平均すると、
理想入力電流の値よりも低下する。

【００２１】この問題を図６〜図９により説明する。図
６は入力電圧Ｖｉｎが全波整流出力の山部のとき、図７
は入力電圧Ｖｉｎが全波整流出力の谷部のときについ
て、それぞれインダクタＬ０に流れる電流と、スイッチ
ング素子Ｑ０の両端電圧と、スイッチング素子Ｑ０のオ
ン駆動信号を示している。入力電圧Ｖｉｎが全波整流出
力の谷部のときは、図７に示すように、スイッチング素
子Ｑ０のオン駆動信号が発生した後でも、インダクタＬ
０の電流が負方向の回生電流を持続しているため、見か
け上、オン期間が短くなっているのが分かる。このた
め、本来、図８に示すように、正弦波状のエンベロープ
（包絡線）となるべき入力電流波形が、図９に示すよう
に、全波整流出力の谷部では、正弦波状ではなくなり、
入力電流歪みが生じることになる。

【００２２】この入力電流歪みの問題は、全波整流出力
の谷部において、スイッチング素子Ｑ０の駆動信号のオ
ン期間を長くすることによって解決できるが、その場
合、制御回路が複雑化すると共に、増大した負方向の電
流を相殺するために正方向の電流を増大させる必要があ
るため、損失の増大につながるという課題がある。この
課題を解決するための実施例を以下に示す。

【００２３】（実施例２）本発明の実施例２を図３に示
す。以下、本実施例の回路構成について説明する。入力
直流電源Ｖｉｎの正極と負極の間には、スイッチング素
子Ｑ０、インダクタＬ０、ダイオードＤ１、負荷Ｌｏａ
ｄが順に直列接続されている。スイッチング素子Ｑ０の
両端には、キャパシタＣ０が並列接続されている。スイ
ッチング素子Ｑ０とインダクタＬ０の接続点にはダイオ
ードＤ０のカソードが接続されており、ダイオードＤ０
のアノードは入力直流電源Ｖｉｎの負極に接続されてい
る。負荷Ｌｏａｄと直列に接続されたダイオードＤ１は
カソード側を負荷Ｌｏａｄの一端に接続されており、こ
のダイオードＤ１のアノードには、別のダイオードＤ２
のカソードが接続されている。このダイオードＤ２のア
ノードと、負荷Ｌｏａｄ及び入力直流電源Ｖｉｎの負極
との間には、キャパシタＣ１，Ｃ２の直列回路が接続さ
れると共に、ダイオードＤ３，Ｄ４の直列回路が逆並列
接続されている。すなわち、ダイオードＤ３，Ｄ４はダ
イオードＤ２と同じ方向に接続されている。ダイオード
Ｄ３，Ｄ４の接続点とキャパシタＣ１，Ｃ２の接続点と
の間には、インダクタＬ０の２次巻線Ｌｓが接続されて
いる。インダクタＬ０の２次巻線Ｌｓは、図示された黒
丸で示されるようにインダクタＬ０に入力直流電源Ｖｉ
ｎから負荷Ｌｏａｄに正方向の電流が流れたときに、キ
ャパシタＣ１，Ｃ２の接続点が正となるような極性で接
続されている。

【００２４】以下、本実施例の動作について説明する。
図４は本実施例の等価回路であり、図中のＶａｕｘは補
助電圧源を意味している。すなわち、キャパシタＣ１，
Ｃ２とダイオードＤ３，Ｄ４及びインダクタＬ０の２次
巻線Ｌｓで構成される回路が補助電圧源Ｖａｕｘとして
動作する。図５（ａ）〜（ｅ）はスイッチング素子Ｑ０
の一周期の動作を示しており、図中の太線は電流が流れ
る経路を示している。図５の（ａ）〜（ｅ）の期間の動
作について詳細に説明する。

【００２５】まず、第１の期間（ａ）では、スイッチン
グ素子Ｑ０はオンであり、インダクタＬ０の電流は増加
する。この期間は、通常のバックコンバータの充電期間
に相当する。次に、第２の期間（ｂ）では、スイッチン
グ素子Ｑ０はオフ、ダイオードＤ０はオフ、ダイオード
Ｄ１はオンであり、スイッチング素子Ｑ０の両端に並列
接続されたキャパシタＣ０が充電される。この期間で
は、キャパシタＣ０の両端電圧が上昇する。次に、第３
の期間（ｃ）では、スイッチング素子Ｑ０はオフ、ダイ
オードＤ０はオン、ダイオードＤ１もオンであり、イン
ダクタＬ０に蓄積されたエネルギーを負荷Ｌｏａｄへ放
出する期間である。この期間は、通常のバックコンバー
タの放電期間に相当する。次に、第４の期間（ｄ）で
は、スイッチング素子Ｑ０はオフであり、スイッチング
素子Ｑ０の両端のキャパシタＣ０を電源として、インダ
クタＬ０と共振的に入力電源Ｖｉｎに対して帰還が生じ
る。さらに、第５の期間（ｅ）では、スイッチング素子
Ｑ０はオフであり、キャパシタＣ０の電位がゼロ以下に
なると、スイッチング素子Ｑ０の寄生ダイオードを介し
て、インダクタＬ０の電流が入力電源Ｖｉｎに放出され
る。

【００２６】本実施例において、補助電圧源の基準電位
は、主回路のインダクタＬ０の２次巻線Ｌｓの出力をダ
イオードＤ３，Ｄ４を介して、キャパシタＣ１，Ｃ２に
充電することによって得られる。このとき、２次巻線Ｌ
ｓのターン数を１次側の１／２にし、図示した回路構成
を採用することによって、インダクタＬ０の充電期間
（ａ）ではキャパシタＣ２に（入力電圧−出力電圧）÷
２の電圧が得られ、また、放電期間（ｃ）ではキャパシ
タＣ１に出力電圧÷２の電圧が得られるので、キャパシ
タＣ１，Ｃ２の直列回路の両端には、入力電圧÷２の電
圧が得られる。

【００２７】したがって、ゼロボルトスイッチング動作
の共振条件は常に最適条件に保たれるので、実施例１に
おいて課題となった電源位相谷部における負方向電流の
過大を回避することができ、入力電流の歪みや損失の増
大といった課題を回避できる。また、補助電圧源用のキ
ャパシタＣ１，Ｃ２の電位が増加しても、キャパシタＣ
１，Ｃ２の電荷は入力電源Ｖｉｎに戻されるため、異常
に上昇することはない。

【００２８】（実施例３）本発明の実施例３を図１０に
示す。以下、本実施例の回路構成について説明する。入
力直流電源Ｖｉｎの正極と負極の間には、スイッチング
素子Ｑ０、インダクタＬ０、ダイオードＤ１、負荷Ｌｏ
ａｄが順に直列接続されている。スイッチング素子Ｑ０
の両端には、キャパシタＣ０が並列接続されている。ス
イッチング素子Ｑ０とインダクタＬ０の接続点にはダイ
オードＤ０のカソードが接続されており、ダイオードＤ
０のアノードは入力直流電源Ｖｉｎの負極に接続されて
いる。負荷Ｌｏａｄと直列に接続されたダイオードＤ１
はカソード側を負荷Ｌｏａｄの一端に接続されており、
このダイオードＤ１のアノードには、別のダイオードＤ
２のカソードが接続されている。このダイオードＤ２の
アノードには、ＰチャンネルＭＯＳＦＥＴよりなる補助
スイッチング素子Ｑ１のドレインが接続されている。補
助スイッチング素子Ｑ１のドレイン・ソース間には、寄
生の逆方向ダイオードが並列接続されている。補助スイ
ッチング素子Ｑ１のソースと、負荷Ｌｏａｄ及び入力直
流電源Ｖｉｎの負極との間には、キャパシタＣ１，Ｃ２
の直列回路が接続されると共に、ダイオードＤ３，Ｄ４
の直列回路が逆並列接続されている。すなわち、ダイオ
ードＤ３，Ｄ４はダイオードＤ２及び補助スイッチング
素子Ｑ１の順方向と同じ方向に接続されている。ダイオ
ードＤ３，Ｄ４の接続点とキャパシタＣ１，Ｃ２の接続
点との間には、インダクタＬ０の２次巻線Ｌｓが接続さ
れている。インダクタＬ０の２次巻線Ｌｓは、図示され
た黒丸で示されるようにインダクタＬ０に入力直流電源
Ｖｉｎから負荷Ｌｏａｄに正方向の電流が流れたとき
に、キャパシタＣ１，Ｃ２の接続点が正となるような極
性で接続されている。補助スイッチング素子Ｑ１のゲー
ト・ソース間には、過電圧防止用のツェナーダイオード
ＺＤ１が並列接続されると共に、ＰチャンネルＭＯＳＦ
ＥＴよりなる補助スイッチング素子Ｑ２のドレイン・ソ
ース間が並列に接続されている。補助スイッチング素子
Ｑ２のドレイン・ソース間には、寄生の逆方向ダイオー
ドが並列接続されており、また、ゲート・ソース間に
は、過電圧防止用のツェナーダイオードＺＤ２が並列接
続されている。補助スイッチング素子Ｑ２のゲートは、
抵抗Ｒ２を介して負荷ＬｏａｄとダイオードＤ１のカソ
ードの接続点に接続されている。補助スイッチング素子
Ｑ１のゲートは、抵抗Ｒ１を介して負荷Ｌｏａｄ及び入
力直流電源Ｖｉｎの負極の接続点に接続されている。

【００２９】本実施例は、出力電圧が補助電圧源の電圧
よりも低くなった場合に補助電圧源からダイオードＤ
２，Ｄ１を介して、負荷Ｌｏａｄに突入電流が流入する
ことへの対策を施したものである。補助スイッチング素
子Ｑ１は抵抗Ｒ１及びツェナーダイオードＺＤ１によっ
て、通常、ソース電位に対してゲート電位が低く、オン
している。入力直流電源Ｖｉｎが商用交流電源の全波整
流出力であるとき、補助電圧源の電圧は入力電圧に応じ
て変動するから、負荷への出力電圧よりも高くなる場合
がある。このとき、抵抗Ｒ２及びツェナーダイオードＺ
Ｄ２により、補助スイッチング素子Ｑ２のゲート電位が
ソース電位に対して低くなり、通常はオフしている補助
スイッチング素子Ｑ２がオンすることによって、補助ス
イッチング素子Ｑ１はオフし、補助電圧源から負荷Ｌｏ
ａｄへの電流の経路は絶たれる。

【００３０】（実施例４）本発明の実施例４を図１１に
示す。本実施例は、図１０に示した実施例３を放電灯点
灯装置に適用したものであり、放電灯Ｌａｍｐとインダ
クタＬｆの直列回路にコンデンサＣｆを並列接続した回
路を負荷Ｌｏａｄとして接続している。また、補助スイ
ッチング素子Ｑ２のゲート・ソース間に放電灯Ｌａｍｐ
の始動特性改善のためのキャパシタＣ３を並列接続して
いる。

【００３１】本実施例では、放電灯Ｌａｍｐがブレーク
ダウンするまでの期間は、負荷回路Ｌｏａｄの両端電圧
はほぼ電源電圧に一致するため、ゼロボルトスイッチン
グ作用のための負方向の共振電流が過大となる傾向にあ
るが、補助電圧源と主スイッチング素子Ｑ０、インダク
タＬ０の間で最適な共振条件を保つことにより、損失の
増大を回避できる。また、ランプ寿命の末期にも出力電
圧が上昇する傾向があるが、同様の効果が得られる。

【００３２】さらに、放電灯Ｌａｍｐがブレークダウン
すると、出力電圧は急激に減少する。このとき、放電灯
Ｌａｍｐへ定格点灯時よりも電流を多く流し、始動の安
定性を確保することが望まれる。そこで、本実施例で
は、補助スイッチング素子Ｑ２のゲート・ソース間にキ
ャパシタＣ３を付加することにより、補助スイッチング
素子Ｑ２を遅延させるようにしている。すなわち、放電
灯Ｌａｍｐがブレークダウンして出力電圧が補助電圧よ
りも低くなった際に、補助スイッチング素子Ｑ２はター
ンオンし、補助スイッチング素子Ｑ１はターンオフし
て、補助電圧源から負荷回路への電流経路を絶とうとす
るが、本実施例では、キャパシタＣ３により補助スイッ
チング素子Ｑ２がターンオフするまでに遅延が生じるの
で、放電灯Ｌａｍｐがブレークダウンした直後の一定期
間、補助電圧源からも負荷回路に電流が流れる。このた
め、放電灯の始動性能が向上するものである。

【００３３】

【発明の効果】本発明によれば、直流電源と、この直流
電源に直列接続されたスイッチング素子と、前記直流電
源とスイッチング素子の直列回路に逆並列に接続される
整流素子と、一端を前記整流素子の一端に接続されたイ
ンダクタと、該インダクタの他端と前記整流素子の他端
の間に接続される負荷回路とからなり、前記スイッチン
グ素子のオン・オフ動作により、前記直流電源の電圧を
降圧した電圧を負荷回路に供給するようにしたバックコ
ンバータにおいて、前記スイッチング素子の両端電圧を
検出する手段と、前記スイッチング素子がオフの期間
中、両端電圧が極小となるタイミングで前記スイッチン
グ素子をターンオンするように制御する手段とを有する
ものであるから、スイッチング素子のターンオン時の短
絡損失を抑制することができるという効果がある。

【００３４】また、補助電圧源を設けて、スイッチング
素子のオン時に流れるインダクタ電流と逆極性のインダ
クタ電流が、スイッチング素子のオフ時に、少なくとも
補助電圧源と、スイッチング素子と、インダクタとを含
む閉ループに流れるように構成すれば、直流電源からの
入力電圧がバックコンバータの出力電圧の２倍という理
想条件から外れても、補助電圧源の電圧をバックコンバ
ータの入力電圧の１／２倍の近傍に維持すれば、スイッ
チング素子がオフしたときの共振電流を最小、最短に抑
えることができ、効率を高めることができるという効果
がある。

【図面の簡単な説明】

【図１】本発明の実施例１の回路図である。

【図２】本発明の実施例１の電流経路を説明するための
回路図である。

【図３】本発明の実施例２の回路図である。

【図４】本発明の実施例２の等価回路図である。

【図５】本発明の実施例２の電流経路を説明するための
回路図である。

【図６】本発明の実施例１の電源山部の動作説明のため
の波形図である。

【図７】本発明の実施例１の電源谷部の動作説明のため
の波形図である。

【図８】本発明の実施例１の入力電流歪みが無い場合の
交流半周期分の動作を示す波形図である。

【図９】本発明の実施例１の入力電流歪みが有る場合の
交流半周期分の動作を示す波形図である。

【図１０】本発明の実施例３の回路図である。

【図１１】本発明の実施例４の回路図である。

【図１２】従来例の回路図である。

【符号の説明】

Ｖｉｎ 入力電源 ＣＮＴ 制御回路 Ｑ０ スイッチング素子 Ｌ０ インダクタ Ｄ０ ダイオード Ｃ０ キャパシタ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 直流電源と、この直流電源に直列接続
   されたスイッチング素子と、前記直流電源とスイッチン
   グ素子の直列回路に逆並列に接続される整流素子と、一
   端を前記整流素子の一端に接続されたインダクタと、該
   インダクタの他端と前記整流素子の他端の間に接続され
   る負荷回路とからなり、前記スイッチング素子のオン・
   オフ動作により、前記直流電源の電圧を降圧した電圧を
   負荷回路に供給するようにしたバックコンバータにおい
   て、前記スイッチング素子の両端電圧を検出する手段
   と、前記スイッチング素子がオフの期間中、両端電圧が
   極小となるタイミングで前記スイッチング素子をターン
   オンするように制御する手段とを有することを特徴とす
   る電源装置。
2. 【請求項２】 請求項１において、少なくとも補助電
   圧源を有し、前記スイッチング素子がオンしたときに流
   れるインダクタ電流と逆極性のインダクタ電流が、前記
   スイッチング素子がオフしたときに、少なくとも前記補
   助電圧源と、前記スイッチング素子と、前記インダクタ
   とを含む閉ループに流れるように構成したことを特徴と
   する電源装置。
3. 【請求項３】 前記負荷回路と補助電圧源の各一端を
   接続し、各他端間に直列に接続された２つの整流素子を
   補助電圧源から負荷回路に電流が流れる方向に接続し、
   前記コンバータの出力を、前記負荷回路と補助電圧源の
   各一端と２つの整流素子の接続点の間に接続したことを
   特徴とする請求項２記載の電源装置。
4. 【請求項４】 前記補助電圧源の電圧は、前記直流電
   源からの入力電圧の略半分の電圧に設定されていること
   を特徴とする請求項２又は３に記載の電源装置。
5. 【請求項５】 請求項２乃至４のいずれかにおいて、
   補助電圧源が少なくともキャパシタを有して構成される
   ことを特徴とする電源装置。
6. 【請求項６】 前記補助電圧源を構成するキャパシタ
   には、前記コンバータを構成するインダクタの二次巻線
   から整流素子を介して電荷が供給されることを特徴とす
   る請求項５記載の電源装置。
7. 【請求項７】 前記補助電圧源から過剰の電荷を放出
   する手段を有することを特徴とする請求項５又は６に記
   載の電源装置。
8. 【請求項８】 前記補助電圧源から負荷回路又は電源
   装置内の別回路へ電荷を放出する手段を有することを特
   徴とする請求項７記載の電源装置。
9. 【請求項９】 請求項２乃至８のいずれかにおいて、
   負荷回路電圧と補助電圧源の電圧を比較する手段を有
   し、負荷回路電圧が補助電圧源の電圧に比して低いとき
   に、補助電圧源から負荷回路への電流流入を阻止する手
   段を有することを特徴とする電源装置。
10. 【請求項１０】 前記負荷回路はフィルタ回路を介し
    て接続された放電灯であることを特徴とする請求項９記
    載の電源装置。
11. 【請求項１１】 前記負荷回路電圧が補助電圧源の電
    圧に比して低いときに、補助電圧源から負荷回路への電
    流流入を阻止する手段に遅延要素を付加したことを特徴
    とする請求項９又は１０に記載の電源装置。