JP2000307477A

JP2000307477A - 符号発生装置、その装置を用いた通信装置、通信システム及び符号発生方法

Info

Publication number: JP2000307477A
Application number: JP11370599A
Authority: JP
Inventors: Shingo Kano; 信吾狩野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-04-21
Filing date: 1999-04-21
Publication date: 2000-11-02
Also published as: DE60026636D1; EP1047221B1; EP1047221A3; DE60026636T2; US6738413B1; EP1047221A2

Abstract

(57)【要約】【課題】シフト数に応じて組合せ回路（行列演算重
み）を設けることによって、小さい回路規模でシフト動
作を高速に行うことができる符号発生装置を提供する。【解決手段】本発明の符号発生装置は、レジスタ１０
と、選択回路１１と、行列演算を行う組合せ回路１２〜
１６と、選択回路１１及びレジスタ１０へのデータの格
納タイミングを制御する制御回路１７と、を備えること
を特徴とする。制御回路１７からのセレクト信号Ｓに応
じて組合せ回路１２〜１６を選択し、レジスタ格納クロ
ックＲｃｋに応じてレジスタ１０からデータを出力す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、任意の位相シフト
量を発生するＰＮ系列の位相シフトを行うことができる
符号発生装置、その装置を用いた通信装置、及び符号発
生方法に関する。特には、巡回シフト動作を行わずに任
意の位相シフト量を発生することができる符号発生装
置、その装置を用いた通信装置、及び符号発生方法に関
する。

【０００２】

【従来の技術】従来から、スペクトラム拡散通信システ
ムでは、ＰＮ系列の位相シフト量の計算を高速に行う必
要があった。そこで、従来のＰＮ系列の位相シフト量の
計算方法は、巡回シフト動作と行列演算の組み合わせで
行っていた。

【０００３】図１１は、従来の符号発生装置を示す図で
ある。図１１において、この符号発生装置は、前段から
データ（ビットデータ）を受け取り後段にそのデータを
シフトするシフトレジスタ１１１１〜１１１４と、シフ
トレジスタ１１１１とシフトレジスタ１１１２の間及び
シフトレジスタ１１１４の出力側に設けられた帰還タッ
プ１１１５と、帰還タップ１１１５からのデータを排他
論理和するＮＯＲ回路１１１０と、を備えている。

【０００４】このように、従来の符号発生装置において
は、発生するＰＮ符号の構成は、図１１に示されるよう
に、シフトレジスタの段数と帰還タップの位置関係で決
定する。このＰＮ符号は、４ビットが全て「０」以外の
データが初期状態として各レジスタに格納された後、シ
フトレジスタ１１１１〜１１１４を巡回シフト動作させ
ることにより発生する。

【０００５】ここで、巡回シフト動作を行列演算で表現
することができる。すなわち、初期状態のデータを各シ
フトレジスタ１１１１〜１１１４に格納し、これらのシ
フトレジスタ１１１１〜１１１４を巡回シフト動作させ
た後に、各シフトレジスタに格納されている値を行列式
の演算で求めることができる。例えば、巡回シフト動作
の回数をＮ回、初期状態の各レジスタの値Ａ、行列式Ｘ
（Ｎ）とすると、巡回シフト動作後のシフトレジスタの
値Ｂは、＜式１＞Ｂ＝Ｘ（Ｎ）Ａで求めることができる。

【０００６】以上に示すように、従来の符号発生装置で
は、巡回シフト動作と、組み合わせ回路における特定シ
フト量の演算とを組み合わせて行うことで、任意の位相
シフト量であるＰＮ系列出力を発生していた。

【０００７】

【発明が解決しようとする課題】しかしながら、図１１
に示したような従来の符号発生装置においては、行列演
算組合せ回路とシフトレジスタの巡回シフト動作とを組
み合わせて任意の位相シフト量を発生していたため、高
速にシフト動作を行うためには行列演算組み合わせ回路
の回路規模が増大するという問題があった。

【０００８】一方、回路規模を小さくすると、巡回シフ
ト動作をより多く行う必要があるため、符号発生装置の
動作が低速になるという問題があった。

【０００９】したがって、本発明の目的は、小さい回路
規模でシフト動作を高速に行うことのできる符号発生装
置、その装置を用いた通信装置、及び符号発生方法を提
供することである。

【００１０】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明の第１の態様の符号発生装置は、任意の
位相シフト量に応じた符号データを生成する符号発生装
置であって、符号データの初期値または演算値を格納
する記憶手段と、それぞれが所定の位相シフト量に応
じた重みで行列演算を行う、複数の行列演算手段と、
単位行列の演算を行う単位行列演算手段と、前記記憶
手段と前記複数の行列演算手段及び前記単位行列演算手
段との間に接続され、前記複数の行列演算手段または前
記単位行列演算手段から１つを選択する選択手段と、
前記選択手段及び前記記憶手段を制御する制御手段と、
を備え、前記選択手段は、前記制御手段からの選択信
号に応じて、前記複数の行列演算手段または前記単位行
列演算手段から１つを選択して、前記記憶手段に接続
し、前記記憶手段は、前記制御手段からの格納信号に
応じて、記憶しているデータを出力する、ことを特徴と
する。

【００１１】シフト数に応じて組合せ回路（行列演算重
み）を設けることによって、ＰＮ系列の任意の位相シフ
ト量計算を小さくて簡潔な回路規模で高速に行うことが
できるようになる。

【００１２】また、上述の目的を達成するために、本発
明の第２の態様の符号発生装置は、任意の位相シフト量
に応じた符号データを生成する符号発生装置であって、
符号データの初期値または演算値を格納する記憶手段
と、それぞれが所定の位相シフト量に応じた重みで行
列演算を行う、複数の行列演算手段と、前記記憶手段
と前記複数の行列演算手段との間に接続され、前記複数
の行列演算手段から１つの行列演算手段を選択する選択
手段と、前記選択手段及び前記記憶手段を制御する制
御手段と、を備え、前記選択手段は、前記制御手段か
らの選択信号に応じて、前記複数の行列演算手段から１
つの行列演算手段を選択して、前記記憶手段に接続し、
前記記憶手段は、前記制御手段からの格納信号に応じ
て、記憶しているデータを出力する、ことを特徴とす
る。

【００１３】位相シフト量のビットに応じてレジスタの
出力を制御するため、より小さい回路規模でシフト動作
を高速に行うことができる。

【００１４】また、上述した符号発生装置においては、
前記制御手段は、前記任意の位相シフト量に応じて、前
記格納信号を生成するようにするとよい。このとき、前
記制御手段は、前記任意の位相シフト量に応じて、前記
選択信号を生成するするようにするとよい。さらに、前
記制御手段は、前記選択信号を出力した後に、前記格納
信号を出力する、こともできる。また、前記行列演算手
段は、前記任意の位相シフト量を２進化した符号列のう
ち、所定の符号位置に対応した値を前記行列演算の重み
として行列演算を行うようにするとよい。さらに、前記
記憶手段は、各々が１ビットのデータを記憶する複数の
記憶素子で構成されることもできる。

【００１５】また、上述の符号発生装置は、受信信号を
処理する受信手段と、送信信号を処理する送信手段とを
有する通信装置にてきようでき、前記受信手段と前記
送信手段は、処理する信号の所定の周波数帯域ごとに複
数設けられ、同一の周波数帯域の信号を処理する前記受
信手段と前記送信手段は、同一の前記符号発生装置を用
る、こともできる。さらに、この通信装置を、データの
送受信を行う通信システムに適用することができる。

【００１６】上述した通信装置においては、シフト数に
応じて組合せ回路（行列演算重み）が設けられた符号発
生装置を用いるため、小さい回路規模でシフト動作を高
速に行うことができ、より高性能でコンパクトなものに
することができる。

【００１７】また、上述の目的を達成するために、本発
明の第１の態様の符号発生方法は、任意の位相シフト量
に応じた符号データを生成する符号発生方法であって、
データを記憶し、クロック数に応じてカウント数を
計数し、前記カウント数ごとに任意の位相シフト量の
２進ビット列の１ビットを下位または上位から順に選択
し、選択したビットの値に応じて選択信号を生成し、
記憶されている前記データを前記選択信号に応じた行
列演算で演算処理し、演算処理されたデータで前記記
憶されているデータを更新する、ことを特徴とする。

【００１８】また、上述の目的を達成するために、本発
明の第２の態様の符号発生方法は、任意の位相シフト量
に応じた符号データを生成する符号発生方法であって、
データを記憶し、クロック数に応じてカウント数を
計数し、前記カウント数ごとに任意の位相シフト量の
２進ビット列の１ビットを下位または上位から順に選択
し、選択したビットの値に応じて選択信号と格納信号
を生成し、前記選択信号に応じた行列演算を行う演算
処理を決定し、前記格納信号に基づいて、記憶されて
いる前記データを前記選択信号に応じた行列演算で演算
処理するか否かを決定し、前記データを演算処理した
場合に、当該演算処理されたデータで前記記憶されてい
るデータを更新する、ことを特徴とする。

【００１９】このとき、前記カウント数を計数するステ
ップから前記データを更新するステップは、前記任意の
位相シフト量の２進ビット列の全てのビットについて処
理するまで繰り返されるようにするとよい。

【００２０】

【発明の実施の形態】以下、本発明の符号発生装置、そ
の装置を用いた通信装置、及び符号発生方法について、
図面を参照しながら説明する。

【００２１】＜実施の形態１＞図１は、本発明の符号発
生装置の構成を示す図である。図１において、符号発生
装置は、データを一時的に保持するレジスタ１０と、レ
ジスタ１０からのデータを選択してその出力先を決定す
る選択回路１１と、単位行列演算を行う組合せ回路１２
と、シフト動作「１（＝２0）」の行列演算（行列演算
重み「１」）を行う組合せ回路１３と、シフト動作「２
（＝２1）」の行列演算を（行列演算重み「２」）行う
組合せ回路１４と、シフト動作「４（＝２2）」の行列
演算（行列演算重み「４」）を行う組合せ回路１５と、
シフト動作「８（＝２3）」の行列演算（行列演算重み
「８」）を行う組合せ回路１６と、選択回路１１及びレ
ジスタ１０へのデータの格納タイミングを制御する制御
回路１７と、を備えている。

【００２２】図２は、制御回路１７の構成を示す図であ
る。この制御回路１７は、スタート信号ＳＴの入力に応
じてクロックｃｋを計数（カウント）し、クロックｃｋ
のカウント値Ｃとストップ信号Ｐを出力するカウンタ２
６と、クロックｃｋ及びカウンタ２６からのストップ信
号Ｐをそれぞれ反転してそれらの論理積をレジスタ格納
クロックＲｃｋとして出力する格納クロック生成回路２
７と、位相シフト量ＳＦ、クロックｃｋ及びカウンタ２
６からのカウント値Ｃに基づいてセレクト信号Ｓを出力
するセレクト信号デコーダ２５と、を備えている。

【００２３】図３は、上述の図１及び図２で示した符号
発生装置の動作を示すフローチャートである。また、図
４は、上述の図１及び図２で示した符号発生装置の動作
タイムチャートである。

【００２４】以下、本発明の符号発生装置の動作につい
て説明する。以下では、ＰＮ系列を発生（出力）する例
として、次数４の場合であるＸ４＋Ｘ３＋１を取り上
げ、位相シフト数が１１（２進数ビット列：１０１１）
の演算を行うものとする。

【００２５】まず、初期データをレジスタ１０に格納し
ておく。次に、制御回路１７のカウンタ２６でスタート
信号ＳＴを取り込む（Ｓ３１）。

【００２６】スタート信号ＳＴが取り込まれると、カウ
ンタ２６は、位相シフト数１１（２進数ビット列：１０
１１）を制御回路１７の位相シフト量ＳＦの入力として
２進数の最下位ビットからクロックｃｋ毎に順次入力す
ると共にストップ信号Ｐを出力する（Ｓ３２〜Ｓ３
７）。

【００２７】例えば、カウンタ２６での最初のカウント
値Ｃは、「０」であるので（Ｓ３２）、カウント値Ｃに
「１」が加算され（Ｓ３３）、カウント値Ｃが「１」と
なるので（Ｓ３５）、カウンタ２６からストップ信号Ｐ
「０」が出力される（Ｓ３６）。次に、ステップＳ３８
以下の処理を行い、再びステップＳ３２からの処理を繰
り返す。

【００２８】一方、カウント値Ｃが「４」の場合（Ｓ３
２）、カウント値Ｃは「０」にリセットされる（Ｓ３
４）。カウンタ２６は、カウント値Ｃが「０」にリセッ
トされると（Ｓ３５）、ストップ信号Ｐとして「１」を
出力する（Ｓ３７）。

【００２９】すなわち、制御回路１７のカウンタ２６
は、スタート信号ＳＴの入力によりカウント値Ｃを
「０」状態から順次、「１」、「２」、「３」、「４」
の状態にカウントする。

【００３０】セレクト信号デコーダ２５は、このカウン
ト値Ｃの「１」、「２」、「３」、「４」のそれぞれの
状態に、位相シフト量ＳＦに基づいて、セレクト信号Ｓ
を割り付ける（Ｓ３８、Ｓ３９またはＳ４１、図４）。
上述の例の場合、位相シフト量ＳＦは、位相シフト数１
１（２進数ビット列：１０１１）なので、位相シフト量
ＳＦの入力を最初の１ビット目（ＬＳＢ側）から入力す
るとすれば、入力ビット列は「１１０１」の順番とな
り、位相シフト量ＳＦの最初の１ビット目（ＬＳＢ）は
「１」である（図４）。したがって、セレクト信号デコ
ーダ２５は、位相シフト量ＳＦの最初の１ビット目（Ｌ
ＳＢ）「１」をクロックｃｋでラッチする（図４）。

【００３１】セレクト信号デコーダ２５は、このときの
位相シフト量ＳＦの値を判定し、その値が「１」であれ
ば（Ｓ３８）、カウンタ２６からのカウント値Ｃに
「１」を加えた値「Ｃ＋１」を制御信号として付加し
て、セレクト信号Ｓ［Ｃ＋１］をＯＮ（１）出力する
（Ｓ３９）。上述の例の場合には、位相シフト量ＳＦの
最初の１ビット目（ＬＳＢ）は「１」であるので、セレ
クト信号Ｓ［２］がＯＮ（１）出力される（図４）。

【００３２】次に、選択回路１１は、制御回路１７のセ
レクト信号デコーダ２５からのセレクト信号Ｓに基づい
て、組合せ回路１２〜１６のうちのいずれかを選択して
接続する（Ｓ４０またはＳ４２）。上述の例では、セレ
クト信号Ｓ［２］がＯＮ（１）出力されているので、選
択回路１１は、組合せ回路１３（行列演算重み「１（＝
２1-1＝２0）」）を選択して接続する（Ｓ４０）。

【００３３】一方、格納クロック生成回路２７では、ク
ロックｃｋの「０」の値と、カウンタ２６からのストッ
プ信号Ｐの「０」の値が入力されたタイミングで、レジ
スタ格納クロックＲｃｋの値を「１」にして出力する
（図４）。このタイミングは、図４に示すように、セレ
クト信号Ｓの出力よりもクロックｃｋの半周期分だけ遅
れたタイミングとなる。したがって、選択回路１１で組
合せ回路１２〜１６のうちの何れかを選択した後に、レ
ジスタ格納クロックＲｃｋによってレジスタ１０に格納
されているデータを当該組合せ回路に導き、この組合せ
回路は、受け取ったデータを行列演算する。行列演算さ
れたデータは、再びレジスタ１０に格納される（Ｓ４
３）。上述の例の場合、選択回路１１で組合せ回路１３
が選択されているので、レジスタ１０に格納されている
データを当該組合せ回路１３に導き、組合せ回路１３
は、受け取ったデータを行列演算重み「１」で演算す
る。そして、行列演算され更新されたデータは、再びレ
ジスタ１０に格納される（Ｓ４３）。

【００３４】図５は、各組合せ回路１２〜１６での、行
列演算を示している。図５（Ａ）は、組合せ回路１２で
の単位行列演算を示し、図５（Ｂ）は、組合せ回路１３
での重み１（＝２0）の行列演算を示し、図５（Ｃ）
は、組合せ回路１４での重み２（＝２1）の行列演算を
示し、図５（Ｄ）は、組合せ回路１５での重み４（＝２
2）の行列演算を示し、図５（Ｅ）は、組合せ回路１６
での重み８（＝２3）の行列演算を示している。ここ
で、組合せ回路１４〜１６では、予め図５の右辺に示さ
れた行列を直接使用するようにするとよい。

【００３５】制御回路１７では、次のクロックｃｋに応
じて、上述したステップＳ３２からの処理を繰り返す。
以下、同様にして、上述の例の場合、位相シフト量ＳＦ
の２番目のビットが「１」であるので、制御回路１７で
セレクト信号Ｓ［３］がＯＮ（１）出力される（Ｓ３
９）。したがって、選択回路１１は、組合せ回路１４
（行列演算重み「２（＝２2-1＝２1）」）を選択して接
続する（Ｓ４０）。組合せ回路１４は、レジスタ格納ク
ロックＲｃｋに応じてレジスタ１０から受け取ったデー
タを行列演算重み「２」で演算処理する。演算処理され
て更新されたデータは、レジスタ１０に格納される（Ｓ
４３）。

【００３６】次に、制御回路１７では、次のクロックｃ
ｋに応じて、上述したステップＳ３２からの処理を繰り
返す。上述の例の場合、位相シフト量ＳＦの３番目のビ
ットが「０」であるので、制御回路１７でセレクト信号
Ｓ［１］がＯＮ（１）出力される（Ｓ４１）。したがっ
て、選択回路１１は、組合せ回路１２（単位行列演算）
を選択して接続する（Ｓ４２）。組合せ回路１２は、レ
ジスタ格納クロックＲｃｋに応じてレジスタ１０から受
け取ったデータを単位行列で演算処理する。この場合に
は、単位行列で処理するためデータは更新されない。し
たがって、レジスタ１０の内容と同一の内容のデータ
が、レジスタ１０に格納される（Ｓ４３）。

【００３７】次に、制御回路１７では、次のクロックｃ
ｋに応じて、上述したステップＳ３２からの処理を繰り
返す。上述の例の場合、位相シフト量ＳＦの４番目のビ
ットが「１」であるので、制御回路１７でセレクト信号
Ｓ［５］がＯＮ（１）出力される（Ｓ３９）。したがっ
て、選択回路１１は、組合せ回路１６（行列演算重み
「８（＝２4-1＝２3）」）を選択して接続する（Ｓ４
０）。組合せ回路１６は、レジスタ格納クロックＲｃｋ
に応じてレジスタ１０から受け取ったデータを行列演算
重み「８」で演算処理する。演算処理されて更新された
データは、レジスタ１０に格納される（Ｓ４３）。

【００３８】最後に、ステップＳ３２で、カウント値Ｃ
が、「４」であるので、カウント値Ｃは、「０」にリセ
ットされ（Ｓ３４）、符号化処理終了の判断がなされて
（Ｓ３５）ストップ信号ＰがＯＮ（１）出力される（Ｓ
３７）。符号発生装置は、制御回路１７からのストップ
信号ＰのＯＮ（１）出力を受けて、符号発生処理を終了
する。

【００３９】以上の処理が終了した後は、レジスタ１０
には、初期データを任意の位相シフト量ＳＦで処理した
後のデータが格納されている。

【００４０】以上、本発明の符号発生装置及び符号発生
方法について説明したが、組合せ回路（行列演算重み）
の数は、シフト動作数に応じて適宜決定すればよい。ま
た、位相シフト量ＳＦのビット列を上位ビットから適用
してもよい。

【００４１】以上に示すように、本発明の符号発生装置
及び符号発生方法によれば、シフト数に応じて組合せ回
路（行列演算重み）を設けることによって、小さい回路
規模でシフト動作を高速に行うことができる。

【００４２】＜実施の形態２＞図６は、本発明の符号発
生装置の構成を示す図である。図１において、符号発生
装置は、データを一時的に保持するレジスタ１０と、レ
ジスタ１０からのデータを選択してその出力先を決定す
る選択回路１１と、シフト動作「１（＝２0）」の行列
演算（行列演算重み「１」）を行う組合せ回路１３と、
シフト動作「２（＝２1）」の行列演算（行列演算重み
「２」）を行う組合せ回路１４と、シフト動作「４（＝
２2）」の行列演算（行列演算重み「４」）を行う組合
せ回路１５と、シフト動作「８（＝２3）」の行列演算
（行列演算重み「８」）を行う組合せ回路１６と、選択
回路１１及びレジスタ１０へのデータの格納タイミング
を制御する制御回路６７と、を備えている。

【００４３】図７は、制御回路６７の構成を示す図であ
る。この制御回路６７は、スタート信号ＳＴの入力に応
じてクロックｃｋを計数（カウント）し、クロックｃｋ
のカウント値Ｃとストップ信号Ｐを出力するカウンタ２
６と、位相シフト量ＳＦ、クロックｃｋ及びカウンタ２
６からのカウント値Ｃに基づいてクロックスルー信号ｃ
ｋＴ及びセレクト信号Ｓを出力するセレクト信号デコー
ダ７５と、クロックｃｋ及びカウンタ２６からのストッ
プ信号Ｐをそれぞれ反転した反転信号とセレクト信号デ
コーダ７５からのクロックスルー信号ｃｋＴとの論理積
をレジスタ格納クロックＲｃｋとして出力する格納クロ
ック生成回路７７と、を備えている。

【００４４】図８は、上述の図６及び図７で示した符号
発生装置の動作を示すフローチャートである。また、図
９は、上述の図６及び図７で示した符号発生装置の動作
タイムチャートである。

【００４５】以下、本発明の符号発生装置の動作につい
て説明する。以下では、ＰＮ系列を発生（出力）する例
として、次数４の場合であるＸ４＋Ｘ３＋１を取り上
げ、位相シフト数が１１（２進数ビット列：１０１１）
の演算を行うものとする。

【００４６】まず、初期データをレジスタ１０に格納し
ておく。次に、制御回路６７のカウンタ２６でスタート
信号ＳＴを取り込む（Ｓ８１）。

【００４７】スタート信号ＳＴが取り込まれると、カウ
ンタ２６は、位相シフト数１１（２進数ビット列：１０
１１）を制御回路６７の位相シフト量ＳＦの入力として
２進数の最下位ビットからクロックｃｋ毎に順次入力す
ると共にストップ信号Ｐを出力する（Ｓ８２〜Ｓ８
７）。

【００４８】例えば、カウンタ２６での最初のカウント
値Ｃは、「０」であるので（Ｓ８２）、カウント値Ｃに
「１」が加算され（Ｓ８３）、カウント値Ｃが「１」と
なるので（Ｓ８５）、カウンタ２６からストップ信号Ｐ
「０」が出力される（Ｓ８６）。次に、ステップＳ８８
以下の処理を行い、再びステップＳ８２からの処理を繰
り返す。

【００４９】一方、カウント値Ｃが「４」の場合（Ｓ８
２）、カウント値Ｃは「０」にリセットされる（Ｓ８
４）。カウンタ２６は、カウント値Ｃが「０」にリセッ
トされると（Ｓ８５）、ストップ信号Ｐとして「１」を
出力する（Ｓ８７）。

【００５０】すなわち、制御回路６７のカウンタ２６
は、スタート信号ＳＴの入力によりカウント値Ｃを
「０」状態から順次、「１」、「２」、「３」、「４」
の状態にカウントする。

【００５１】セレクト信号デコーダ７５は、このカウン
ト値Ｃの「１」、「２」、「３」、「４」のそれぞれの
状態に、位相シフト量ＳＦに基づいて、セレクト信号Ｓ
を割り付ける（Ｓ８８、Ｓ８９、及び図９）。上述の例
の場合、位相シフト量ＳＦは、位相シフト数１１（２進
数ビット列：１０１１）なので、位相シフト量ＳＦの入
力を最初の１ビット目（ＬＳＢ側）から入力するとすれ
ば、入力ビット列は「１１０１」の順番となり、位相シ
フト量ＳＦの最初の１ビット目（ＬＳＢ）は「１」であ
る（図９）。したがって、セレクト信号デコーダ７５
は、位相シフト量ＳＦの最初の１ビット目（ＬＳＢ）
「１」をクロックｃｋでラッチする（図９）。

【００５２】セレクト信号デコーダ７５は、カウンタ２
６からのカウント値Ｃを制御信号「Ｃ」として付加し
て、セレクト信号Ｓ［Ｃ］をＯＮ（１）出力する（Ｓ８
８）。上述の例の場合には、カウント値Ｃは「１」であ
るので、セレクト信号Ｓ［１］がＯＮ（１）出力される
（図９）。

【００５３】次に、選択回路１１は、制御回路６７のセ
レクト信号デコーダ７５からのセレクト信号Ｓに基づい
て、組合せ回路１３〜１６のうちのいずれかを選択して
接続する（Ｓ８９）。上述の例では、セレクト信号Ｓ
［１］がＯＮ（１）出力されているので、選択回路１１
は、組合せ回路１３（行列演算重み「１（＝２1-1＝２
0）」）を選択して接続する（Ｓ８９）。

【００５４】また、セレクト信号デコーダ７５は、位相
シフト量ＳＦをクロックｃｋの立ち上がりのタイミング
でラッチして、クロックスルー信号ｃｋＴを生成する。
格納クロック生成回路７７では、クロックｃｋの「０」
の値と、カウンタ２６からのストップ信号Ｐの「０」の
値が入力されたタイミングで、このクロックスルー信号
ｃｋＴをレジスタ格納クロックＲｃｋの値として出力す
る（図９）。すなわち、位相シフト量ＳＦの値に応じた
レジスタ格納クロックＲｃｋが制御回路６７からレジス
タ１０に出力される。

【００５５】このとき、レジスタ格納クロックＲｃｋ
（位相シフト量ＳＦ）の値が「１」の場合には、レジス
タ１０から選択回路１１へデータが送出される（Ｓ９
０）。このタイミングは、図９に示すように、セレクト
信号Ｓの出力よりもクロックｃｋの半周期分だけ遅れた
タイミングとなる。

【００５６】したがって、選択回路１１で組合せ回路１
３〜１６のうちの何れかを選択した後に、レジスタ格納
クロックＲｃｋによってレジスタ１０に格納されている
データを当該組合せ回路に導き、この組合せ回路は、受
け取ったデータを行列演算する（図５）。行列演算され
て更新されたデータは、再びレジスタ１０に格納される
（Ｓ９１）。

【００５７】一方、レジスタ格納クロックＲｃｋ（位相
シフト量ＳＦ）の値が「０」の場合には、レジスタ１０
から選択回路１１へはデータが送出されずそのまま保持
される（Ｓ９０）。

【００５８】上述の例の場合、選択回路１１で組合せ回
路１３が選択され（Ｓ８９）、レジスタ格納クロックＲ
ｃｋ（位相シフト量ＳＦ）の値が「１」である（Ｓ９
０）ので、選択回路１１は、レジスタ１０に格納されて
いるデータを当該組合せ回路１３に導くことができる。
そして、組合せ回路１３は、受け取ったデータを行列演
算重み「１」で演算する。さらに、行列演算され更新さ
れたデータは、再びレジスタ１０に格納される（Ｓ９
１）。

【００５９】制御回路６７では、次のクロックｃｋに応
じて、上述したステップＳ８２からの処理を繰り返す。
以下、同様にして、上述の例の場合、制御回路６７でセ
レクト信号Ｓ［２］がＯＮ（１）出力され（Ｓ８８）、
選択回路１１は、組合せ回路１４（行列演算重み「２
（＝２2-1＝２1）」）を選択して接続する（Ｓ８９）。
一方、位相シフト量ＳＦの２番目のビットが「１」であ
るので、レジスタ格納クロックＲｃｋの値も「１」とな
り（Ｓ９０）、組合せ回路１４は、このレジスタ格納ク
ロックＲｃｋに応じてレジスタ１０から受け取ったデー
タを行列演算重み「２」で演算処理する。演算処理され
て更新されたデータは、レジスタ１０に格納される（Ｓ
９１）。

【００６０】次に、制御回路６７では、次のクロックｃ
ｋに応じて、上述したステップＳ８２からの処理を繰り
返す。上述の例の場合、制御回路６７でセレクト信号Ｓ
［３］がＯＮ（１）出力され（Ｓ８８）、選択回路１１
は、組合せ回路１５（行列演算重み「４（＝２3-1＝２
2）」）を選択して接続する（Ｓ８９）。一方、位相シ
フト量ＳＦの３番目のビットが「０」であるので、レジ
スタ格納クロックＲｃｋの値も「０」となり（Ｓ９
０）、レジスタ１０はデータを出力しない。したがっ
て、レジスタ１０には、前回のクロックｃｋのタイミン
グと同一の内容のデータがそのまま格納（保持）され
る。

【００６１】次に、制御回路６７では、次のクロックｃ
ｋに応じて、上述したステップＳ８２からの処理を繰り
返す。上述の例の場合、制御回路６７でセレクト信号Ｓ
［４］がＯＮ（１）出力される（Ｓ８８）。したがっ
て、選択回路１１は、組合せ回路１６（行列演算重み
「８（＝２4-1＝２3）」）を選択して接続する（Ｓ８
９）。一方、位相シフト量ＳＦの４番目のビットが
「１」であるので、レジスタ格納クロックＲｃｋの値も
「１」となり（Ｓ９０）、組合せ回路１６は、このレジ
スタ格納クロックＲｃｋに応じてレジスタ１０から受け
取ったデータを行列演算重み「８」で演算処理する。演
算処理されて更新されたデータは、レジスタ１０に格納
される（Ｓ９１）。

【００６２】最後に、ステップＳ８２で、カウント値Ｃ
が、「４」であるので、カウント値Ｃは、「０」にリセ
ットされ（Ｓ８４）、符号発生処理終了の判断がなされ
て（Ｓ８５）ストップ信号ＰがＯＮ（１）出力される
（Ｓ８７）。符号発生装置は、制御回路６７からのスト
ップ信号ＰのＯＮ（１）出力を受けて、符号発生処理を
終了する。

【００６３】以上の処理が終了した後は、レジスタ１０
には、初期データを任意の位相シフト量ＳＦで処理した
後のデータが格納されている。

【００６４】以上、本発明の符号発生装置及び符号発生
方法について説明したが、組合せ回路（行列演算重み）
の数は、シフト動作数に応じて適宜決定すればよい。ま
た、位相シフト量ＳＦのビット列を上位ビットから適用
してもよい。

【００６５】以上に示すように、本発明の符号発生装置
及び符号発生方法によれば、位相シフト量のビットに応
じてレジスタの出力を制御するため、より小さい回路規
模でシフト動作を高速に行うことができる。

【００６６】＜実施の形態３＞次に、上述の実施の形態
１及び２で説明した符号発生装置を用いた通信装置につ
いて説明する。

【００６７】図１０は、本発明の符号発生装置を用いた
通信装置を含む通信システムを示す図である。図１０に
おいて、通信装置１１０は、無線信号を入力する受信ア
ンテナ１０１０と、受信アンテナ１０１０から入力され
た無線信号を受信する無線受信部１０１１と、無線受信
部１０１１から所定の周波数帯域ごとに受信信号を受け
取り信号処理する複数の受信チャネル１０１２と、信号
処理された複数の受信信号から音声データなどを組み立
て、音声データなどから所定の周波数帯域ごとに送信用
の信号を生成するチャネルコーデック部１０３０と、送
信用の信号から送信信号を生成する送信チャネルユニッ
ト１０２６と、送信信号を無線信号として送信する無線
送信部１０２１と、無線信号を出力する送信アンテナ１
０２０と、を備えている。

【００６８】ここで、チャネルコーデック部１０３０
は、他の通信装置とデータの通信を行うため、通信回線
及びＡＴＭ交換機１０４０を介して通信網１０５０に接
続されている。

【００６９】また、各々の受信チャネル１０１２は、所
定の位相シフト量に応じた符号を発生する符号発生装置
１００と、符号発生装置１００からの符号と受信信号に
基づいて同期信号を生成する同期処理部１０１４と、符
号発生装置１００からの符号に基づいて同期処理部１０
１４の同期信号に応じて受信信号を逆拡散する逆拡散部
１０１３と、逆拡散された信号を同期処理部１０１４か
らの同期信号で同期検波する同期検波部１０１５と、を
備えている。

【００７０】また、送信チャネルユニット１０２６は、
送信用の信号を各周波数帯域ごとに処理する送信チャネ
ル１０２２と、送信チャネル１０２２で処理された信号
を多重化する信号多重部１０２４と、多重化信号から所
定の周波数帯域を有する雑音などを取り除き信号の品質
を維持する送信帯域フィルタ１０２５と、を備えてい
る。

【００７１】また、それぞれの送信チャネル１０２２
は、所定の位相シフト量に応じた符号を発生する符号発
生装置１００と、符号発生装置１００からの符号で送信
用の信号を拡散する拡散部１０２３とを備えている。

【００７２】ここで、受信アンテナ１０１０と送信アン
テナ１０２０は同一のアンテナとすることができる。ま
た、１組の受信チャネル１０１２と送信チャネル１０２
２で、１つの符号発生装置１００を備えるようにすると
よい。このとき、同一の符号発生装置１００を備える受
信チャネル１０１２と送信チャネル１０２２において
は、処理する信号の周波数帯域を同一のものにする。

【００７３】また、符号発生装置１００は、上述した実
施の形態１または２に記載して説明した符号発生装置で
ある。

【００７４】以下、図１０に示した通信装置１１０の動
作について説明する。図１０において、受信アンテナ１
０１０は、無線信号を入力する。無線受信部１０１１
は、受信アンテナ１０１０から無線信号を受信すると、
所定の周波数帯域の信号に分けて、対応する受信チャネ
ル１０１２に送出する。

【００７５】各受信チャネル１０１２は、無線受信部１
０１１から所定の周波数帯域ごとに受信信号を受け取り
信号処理する。この信号処理は、以下のように行われ
る。符号発生装置１００が、所定の位相シフト量に応じ
た符号（逆拡散符号）を発生する。同期処理部１０１４
は、符号発生装置１００からの符号と受信信号に基づい
て同期信号を生成する。逆拡散部１０１３は、符号発生
装置１００からの符号に基づいて、同期処理部１０１４
からの同期信号に応じて受信信号を逆拡散する。同期検
波部１０１５は、逆拡散された信号を同期処理部１０１
４からの同期信号で同期検波する。

【００７６】チャネルコーデック部１０３０は、各々の
受信チャネル１０１２で検波された信号から音声データ
などを組み立て、スピーカ（図示せず）などから出力す
る。また、チャネルコーデック部１０３０は、通信回線
及びＡＴＭ交換機１０４０を介して通信網１０５０から
入力される信号から音声データなどを組み立て、スピー
カ（図示せず）などから出力することもできる。

【００７７】一方、マイク（図示せず）などから入力さ
れた音声データなどから所定の周波数帯域ごとに送信用
の信号を生成する。この信号は、通信回線及びＡＴＭ交
換機１０４０を介して通信網１０５０へ送出することも
できる。

【００７８】チャネルコーデック部１０３０で生成され
た送信用の信号は、所定の周波数帯域ごとに送信チャネ
ル１０２２に出力される。

【００７９】送信チャネル１０２２においては、符号発
生装置１００が、所定の位相シフト量に応じた符号（拡
散符号）を発生する。拡散部１０２３は、符号発生装置
１００からの符号で送信用の信号を拡散する。

【００８０】信号多重部１０２４は、それぞれの送信チ
ャネル１０２２で拡散された信号を多重化する。

【００８１】送信帯域フィルタ１０２５は、多重化信号
から所定の周波数帯域を有する雑音などを取り除き信号
の品質を維持する。無線送信部１０２１は、送信帯域フ
ィルタ１０２５でフィルタリングされた送信信号を無線
信号として送信する。この無線信号は送信アンテナ１０
２０から出力される。

【００８２】以上のように、本発明の通信装置によれ
ば、シフト数に応じて組合せ回路（行列演算重み）が設
けられた符号発生装置を用いるため、小さい回路規模で
シフト動作を高速に行うことができる。したがって、通
信装置、例えば、携帯電話などを、より高性能でコンパ
クトなものにすることができる。

【００８３】

【発明の効果】以上に示すように、本発明の符号発生装
置及び符号発生方法によれば、シフト数に応じて組合せ
回路（行列演算重み）を設けることによって、ＰＮ系列
の任意の位相シフト量計算を小さくて簡潔な回路規模で
高速に行うことができるようになった。

【００８４】また、本発明の通信装置によれば、シフト
数に応じて組合せ回路（行列演算重み）が設けられた符
号発生装置を用いるため、小さい回路規模でシフト動作
を高速に行うことができ、より高性能でコンパクトなも
のにすることができるようになった。

【図面の簡単な説明】

【図１】本発明における符号発生装置の構成を示す図で
ある。

【図２】本発明における制御回路の構成を示す図であ
る。

【図３】本発明における符号発生装置の動作を示すフロ
ーチャートである。

【図４】本発明における符号発生装置の動作を示すタイ
ムチャートである。

【図５】本発明における組合せ回路の演算行列を示す図
である。

【図６】本発明における符号発生装置の構成を示す図で
ある。

【図７】本発明における制御回路の構成を示す図であ
る。

【図８】本発明における符号発生装置の動作を示すフロ
ーチャートである。

【図９】本発明における符号発生装置の動作を示すタイ
ムチャートである。

【図１０】本発明の符号発生装置を用いた通信装置と通
信システムの構成を示す図である。

【図１１】従来の符号発生装置の構成を示す図である。

【符号の説明】

１０レジスタ１１選択回路１２、１３、１４、１５、１６組合せ回路１７、６７制御回路２５、７５セレクト信号デコーダ２６カウンタ２７、７７格納クロック生成回路１００符号発生装置１１０通信装置１０１０受信アンテナ１０１１無線受信部１０１２受信チャネル１０１３逆拡散部１０１４同期処理部１０１５同期検波部１０２０送信アンテナ１０２１無線送信部１０２２送信チャネル１０２３拡散部１０２４信号多重部１０２５送信帯域フィルタ１０２６送信チャネルユニット１０３０チャネルコーデック部１０４０ＡＴＭ交換機１０５０通信網１１１０ＮＯＲ回路１１１１、１１１２、１１１３、１１１４シフトレジ
スタ１１１５帰還タップ

Claims

【特許請求の範囲】

【請求項１】任意の位相シフト量に応じた符号データ
を生成する符号発生装置であって、符号データの初期値または演算値を格納する記憶手段
と、それぞれが所定の位相シフト量に応じた重みで行列演算
を行う、複数の行列演算手段と、単位行列の演算を行う単位行列演算手段と、前記記憶手段と前記複数の行列演算手段及び前記単位行
列演算手段との間に接続され、前記複数の行列演算手段
または前記単位行列演算手段から１つを選択する選択手
段と、前記選択手段及び前記記憶手段を制御する制御手段と、を備え、前記選択手段は、前記制御手段からの選択信号に応じ
て、前記複数の行列演算手段または前記単位行列演算手
段から１つを選択して、前記記憶手段に接続し、前記記憶手段は、前記制御手段からの格納信号に応じ
て、記憶しているデータを出力する、ことを特徴とする符号発生装置。
【請求項２】任意の位相シフト量に応じた符号データ
を生成する符号発生装置であって、符号データの初期値または演算値を格納する記憶手段
と、それぞれが所定の位相シフト量に応じた重みで行列演算
を行う、複数の行列演算手段と、前記記憶手段と前記複数の行列演算手段との間に接続さ
れ、前記複数の行列演算手段から１つの行列演算手段を
選択する選択手段と、前記選択手段及び前記記憶手段を制御する制御手段と、を備え、前記選択手段は、前記制御手段からの選択信号に応じ
て、前記複数の行列演算手段から１つの行列演算手段を
選択して、前記記憶手段に接続し、前記記憶手段は、前記制御手段からの格納信号に応じ
て、記憶しているデータを出力する、ことを特徴とする符号発生装置。
【請求項３】前記制御手段は、前記任意の位相シフト
量に応じて、前記格納信号を生成することを特徴とする
請求項２記載の符号発生装置。
【請求項４】前記制御手段は、前記任意の位相シフト
量に応じて、前記選択信号を生成することを特徴とする
請求項１乃至３記載の符号発生装置。
【請求項５】前記制御手段は、前記選択信号を出力し
た後に、前記格納信号を出力する、ことを特徴とする請
求項１乃至４記載の符号発生装置。
【請求項６】前記行列演算手段は、前記任意の位相シ
フト量を２進化した符号列のうち、所定の符号位置に対
応した値を前記行列演算の重みとして行列演算を行う、
ことを特徴とする請求項１乃至５記載の符号発生装置。
【請求項７】前記記憶手段は、各々が１ビットのデー
タを記憶する複数の記憶素子で構成されることを特徴と
する請求項１乃至６記載の符号発生装置。
【請求項８】受信信号を処理する受信手段と、送信信
号を処理する送信手段とを有する通信装置において、前記受信手段と前記送信手段は、前記請求項１乃至７記
載の符号発生装置を備える、ことを特徴とする通信装置。
【請求項９】前記受信手段と前記送信手段は、処理す
る信号の所定の周波数帯域ごとに複数設けられ、同一の
周波数帯域の信号を処理する前記受信手段と前記送信手
段は、同一の前記符号発生装置を用る、ことを特徴とす
る請求項８記載の通信装置。
【請求項１０】前記請求項８または９記載の通信装置
で、データの送受信を行うことを特徴とする通信システ
ム。
【請求項１１】任意の位相シフト量に応じた符号デー
タを生成する符号発生方法であって、データを記憶し、クロック数に応じてカウント数を計数し、前記カウント数ごとに任意の位相シフト量の２進ビット
列の１ビットを下位または上位から順に選択し、選択したビットの値に応じて選択信号を生成し、記憶されている前記データを前記選択信号に応じた行列
演算で演算処理し、演算処理されたデータで前記記憶されているデータを更
新する、ことを特徴とする符号発生方法。
【請求項１２】任意の位相シフト量に応じた符号デー
タを生成する符号発生方法であって、データを記憶し、クロック数に応じてカウント数を計数し、前記カウント数ごとに任意の位相シフト量の２進ビット
列の１ビットを下位または上位から順に選択し、選択したビットの値に応じて選択信号と格納信号を生成
し、前記選択信号に応じた行列演算を行う演算処理を決定
し、前記格納信号に基づいて、記憶されている前記データを
前記選択信号に応じた行列演算で演算処理するか否かを
決定し、前記データを演算処理した場合に、当該演算処理された
データで前記記憶されているデータを更新する、ことを特徴とする符号発生方法。
【請求項１３】前記カウント数を計数するステップか
ら前記データを更新するステップは、前記任意の位相シ
フト量の２進ビット列の全てのビットについて処理する
まで繰り返されることを特徴とする請求項１１または１
２記載の符号発生方法。