[go: up one dir, main page]

JP2000306680A - Driving device for organic EL element and organic EL display device - Google Patents

Driving device for organic EL element and organic EL display device

Info

Publication number
JP2000306680A
JP2000306680A JP11115090A JP11509099A JP2000306680A JP 2000306680 A JP2000306680 A JP 2000306680A JP 11115090 A JP11115090 A JP 11115090A JP 11509099 A JP11509099 A JP 11509099A JP 2000306680 A JP2000306680 A JP 2000306680A
Authority
JP
Japan
Prior art keywords
organic
layer
electrode
preferable
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11115090A
Other languages
Japanese (ja)
Other versions
JP4246845B2 (en
Inventor
Ichiro Takayama
一郎 高山
Michio Arai
三千男 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP11509099A priority Critical patent/JP4246845B2/en
Publication of JP2000306680A publication Critical patent/JP2000306680A/en
Application granted granted Critical
Publication of JP4246845B2 publication Critical patent/JP4246845B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 誤発光や、コントラストの低下を防止し、画
素間や製品間で発光輝度のバラツキを生じることなく、
しかも動作速度が速い有機EL素子の駆動装置を実現す
る。 【解決手段】 制御電極と一組の被制御電極とが非単結
晶シリコン基体に形成されているスイッチング素子と、
このスイッチング素子により駆動され、少なくとも発光
機能に関与する有機層を有する有機EL素子とを有し、
前記スイッチング素子は、制御電極の長さ(L)2と幅
(W)1との比を表すL/W値が1を超えるものである
有機EL素子の駆動装置とした。
(57) [Summary] [PROBLEMS] To prevent erroneous light emission and decrease in contrast, without causing variation in light emission luminance between pixels or products.
In addition, a driving device for an organic EL element having a high operation speed is realized. A switching element in which a control electrode and a set of controlled electrodes are formed on a non-single-crystal silicon substrate;
An organic EL element driven by the switching element and having at least an organic layer involved in a light emitting function,
The switching element is an organic EL element driving device in which the L / W value representing the ratio of the length (L) 2 to the width (W) 1 of the control electrode exceeds 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は有機EL素子の駆動
装置に関し、特に非単結晶半導体薄膜を基体とする薄膜
トランジスタを用いた有機EL素子の駆動装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device for an organic EL device, and more particularly to a driving device for an organic EL device using a thin film transistor having a non-single-crystal semiconductor thin film as a base.

【0002】[0002]

【従来の技術】従来、有機EL表示装置(ディスプレ
イ)において、X−Yマトリックス回路で単純駆動をさ
せ画像表示を行う技術が知られている(特開平2−37
385号公報,特開平3−233891号公報など)。
しかし、このような単純駆動では、線順次駆動を行うの
で、走査数が数百本と多い場合には、要求される瞬間輝
度が観察される輝度の数百倍となるため、下記のような
問題があった。
2. Description of the Related Art Conventionally, in an organic EL display device (display), there has been known a technology for displaying an image by simply driving an XY matrix circuit (Japanese Patent Laid-Open No. 2-37).
385, JP-A-3-233891, etc.).
However, in such simple driving, line-sequential driving is performed, and when the number of scans is as large as several hundreds, the required instantaneous luminance is several hundred times the observed luminance. There was a problem.

【0003】(1)駆動電圧が高くなる。電圧は直流定
常電圧下の場合の通常2〜3倍以上となるため効率が低
下する。従って消費電力が大きくなる。 (2)瞬間的に流れる電流量が数百倍となるため、有機
発光層が劣化しやすくなる。 (3)(2)と同様に通電電流が非常に大きいため、電
極配線の電圧降下が問題となる。
(1) The driving voltage increases. Since the voltage is usually two to three times or more that under a DC steady voltage, the efficiency is reduced. Therefore, power consumption increases. (2) Since the amount of current flowing instantaneously becomes several hundred times, the organic light emitting layer is easily deteriorated. (3) As in the case of (2), since the flowing current is very large, a voltage drop in the electrode wiring becomes a problem.

【0004】上記の(1)〜(3)を解決する手法とし
て、下記のアクティブマトリックス駆動が提案されてい
る。すなわち、蛍光体として無機物であるZnSを用
い、さらにアクティブマトリックス駆動を行うディスプ
レイが開示されている(米国特許第4143297
号)。しかし、この技術においては、無機蛍光体を用い
るため駆動電圧が100V以上と高く問題となってい
た。同様な技術は、IEEETransElectro
nDevices,802(1971)にも記載されて
いる。一方、有機蛍光体を用いアクティブマトリックス
駆動を行うディスプレイも最近、多数開発されている
(特開平7−122360号公報,特開平7−1223
61号公報,特開平7−153576号公報,特開平8
−54836号公報,特開平7−111341号公報,
特開平7−312290号公報,特開平8−10937
0号公報,特開平8−129359号公報,特開平8−
241047号公報および特開平8−227276号公
報など)。上記の技術は、有機蛍光体を用いることによ
り駆動電圧が10V以下と大幅に低電圧化し、高効率な
有機蛍光体を用いる場合には効率は3lm/w〜15l
m/wの範囲で極めて高効率であること、また、単純駆
動に比べて高精細ディスプレイの駆動電圧が1/2〜1
/3となり、消費電力が低減できること等の優れた特徴
があったが、下記の点が問題となっていた。
The following active matrix drive has been proposed as a method for solving the above (1) to (3). That is, a display using ZnS, which is an inorganic substance, as a phosphor and further performing active matrix driving is disclosed (US Pat. No. 4,143,297).
issue). However, in this technique, since the inorganic phosphor is used, the driving voltage is as high as 100 V or more, which is a problem. A similar technique is IEEE TransElectro.
n Devices, 802 (1971). On the other hand, recently, a large number of displays that perform active matrix driving using an organic phosphor have been developed (Japanese Patent Laid-Open Nos. 7-122360 and 7-1223).
No. 61, JP-A-7-153576, JP-A-8-158
-54836, JP-A-7-111341,
JP-A-7-310290, JP-A-8-10937
0, JP-A-8-129359 and JP-A-8-129.
JP 241047 and JP-A-8-227276). In the above technique, the driving voltage is drastically reduced to 10 V or less by using an organic phosphor, and the efficiency is 3 lm / w to 15 liter when a highly efficient organic phosphor is used.
The efficiency is extremely high in the range of m / w, and the driving voltage of the high-definition display is 1/2 to 1 as compared with the simple driving.
/ 3, which is an excellent feature that power consumption can be reduced, but has the following problems.

【0005】有機EL素子をTFTで駆動する場合、1
画素あたりに流れる電流は1μA 程度である。ところ
が、この程度の電流をTFTで制御しようとすると、ち
ょうど図11に示すように、VGS −IDS特性の変化点
近傍で制御することとなり、同一電圧V1で駆動して
も、素子特性の変動により、被制御電流IDSが例えば
I1,I2と大きく変動してしまい、素子特性のバラツ
キによる影響を受けやすい。このため、画素間で発光輝
度のバラツキを生じてしまい、発光ムラ等といった表示
品質の低下を招く要因の一つとなっていた。
When an organic EL element is driven by a TFT, 1
The current flowing per pixel is about 1 μA. However, if the current of this level is controlled by the TFT, the current is controlled near the change point of the VGS-IDS characteristic, as shown in FIG. In addition, the controlled current IDS fluctuates greatly, for example, to I1 and I2, and is susceptible to variations in element characteristics. For this reason, variation in light emission luminance occurs between pixels, which is one of the factors that cause display quality deterioration such as uneven light emission.

【0006】表示装置の性能を律する要因の1つに階調
制御の問題がある。通常、高精細ディスプレイを得るた
めには8階調以上の階調が必要であるとされている。と
ころが、従来のTFTを用いた表示装置の多くはS/N
比が20dBに満たないものが多く、8階調以上の制御
が困難となり、高精細ディスプレイを得るための大きな
障害となっていた。そして、有機EL表示装置のS/N
比を律する大きな要因として、TFTのIonのバラツキ
があり、このIonのバラツキを低減することが重要な課
題であった。
One of the factors that determine the performance of a display device is the problem of gradation control. Usually, it is said that eight or more gradations are necessary to obtain a high-definition display. However, most display devices using conventional TFTs have S / N ratios.
In many cases, the ratio is less than 20 dB, making it difficult to control eight or more gradations, which has been a major obstacle to obtaining a high-definition display. The S / N of the organic EL display device
A major factor that determines the ratio is the variation in Ion of the TFT, and reducing the variation in Ion has been an important issue.

【0007】[0007]

【発明が解決しようとする課題】本発明の目的は、誤発
光や、コントラストの低下を防止し、画素間や製品間で
発光輝度のバラツキを生じることなく、しかも動作速度
が速い有機EL素子の駆動装置、およびこれを用いた高
品質な有機EL表示装置を実現することである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an organic EL device which prevents erroneous light emission and lowering of contrast, does not cause variation in light emission luminance between pixels and products, and has a high operation speed. It is an object to realize a driving device and a high-quality organic EL display device using the driving device.

【0008】[0008]

【課題を解決するための手段】スイッチング素子の他の
特性として、ゲート電極の長さLと、幅Wとの比である
L/W値がある。通常、TFT等のスイッチング素子で
は、L/W値が小さいほど好ましいとされている。これ
は、L/W値が小さくなると、少ない電圧変化でスイッ
チング動作(大きな被制御電流の変化)を行えるため
で、通常、TFTでは1/3〜1/1程度が好ましいと
されている。しかし、電流発光素子である有機EL素子
を駆動する場合、L/W値が小さくなるとスイッチング
素子のバラツキがそのまま発光輝度の変化として生じや
すくなり、画素間、製品間で発光輝度のバラツキを生じ
てしまう。
Another characteristic of the switching element is an L / W value which is a ratio of the length L of the gate electrode to the width W. Generally, in a switching element such as a TFT, a smaller L / W value is more preferable. This is because when the L / W value is small, a switching operation (a large change in the controlled current) can be performed with a small voltage change, and it is generally considered that a TFT is preferably about 1/3 to 1/1. However, when driving an organic EL element that is a current light emitting element, if the L / W value is reduced, the variation of the switching element is likely to occur as a change in the emission luminance as it is, and the emission luminance varies between pixels and products. I will.

【0009】そこで、L/W値を有る値よりも大きくす
ることで、例えば図11に示したVGS −IDS特性曲線
が、図12に示すように緩やかなものとなり、必要な電
流を得るのに変化点より離れた電圧V1で駆動すること
により、素子特性が変動しても、被制御電流IDSの変
動I1,I2の差が少なく、素子特性の変動の影響を受
けにくくなる。
Therefore, by making the L / W value larger than a certain value, for example, the VGS-IDS characteristic curve shown in FIG. 11 becomes gentle as shown in FIG. By driving at a voltage V1 distant from the change point, even if the element characteristics fluctuate, the difference between the fluctuations I1 and I2 of the controlled current IDS is small, and the effect of the fluctuation of the element characteristics is reduced.

【0010】すなわち、上記目的は以下の構成により達
成される。 (1) 制御電極と一組の被制御電極とが非単結晶シリ
コン基体に形成されているスイッチング素子と、このス
イッチング素子により駆動され、少なくとも発光機能に
関与する有機層を有する有機EL素子とを有し、前記ス
イッチング素子は、制御電極の長さ(L)と幅(W)と
の比を表すL/W値が1を超えるものである有機EL素
子の駆動装置。 (2) 上記(1)の有機EL素子の駆動装置がマトリ
クス状に配置されている有機EL表示装置。
That is, the above object is achieved by the following constitutions. (1) A switching element in which a control electrode and a set of controlled electrodes are formed on a non-single-crystal silicon substrate, and an organic EL element driven by the switching element and having at least an organic layer involved in a light emitting function. The driving device for an organic EL element, wherein the switching element has an L / W value representing a ratio of a length (L) to a width (W) of the control electrode exceeding 1. (2) An organic EL display device in which the driving device of the organic EL element of (1) is arranged in a matrix.

【0011】[0011]

【発明の実施の形態】本発明の有機EL素子の駆動装置
は、制御電極と一組の被制御電極とが非単結晶シリコン
基体に形成されているスイッチング素子と、このスイッ
チング素子により駆動され、少なくとも発光機能に関与
する有機層を有する有機EL素子とを有し、前記スイッ
チング素子は、制御電極の長さ(L)と幅(W)との比
を表すL/W値が1を超えるものである。
DETAILED DESCRIPTION OF THE INVENTION A driving device for an organic EL device according to the present invention is a switching device in which a control electrode and a set of controlled electrodes are formed on a non-single-crystal silicon substrate, and is driven by the switching device. An organic EL element having at least an organic layer involved in a light emitting function, wherein the switching element has an L / W value representing a ratio of a length (L) to a width (W) of the control electrode exceeding 1 It is.

【0012】このスイッチング素子のL/W値は、例え
ば図1に示すように、被制御電極であるゲート電極1の
長さLと幅Wとの比L/Wである。なお、図1は図2に
示すTFT1のようなTFT素子の概略部分拡大図であ
り、シリコン基体2(21)上にゲート電極1が形成さ
れている様子を示したものである。このL/W比は、チ
ャネル長とチャネル幅との比とも考えることができる。
The L / W value of this switching element is, for example, as shown in FIG. 1, the ratio L / W of the length L to the width W of the gate electrode 1 which is the controlled electrode. FIG. 1 is a schematic partial enlarged view of a TFT element such as the TFT 1 shown in FIG. 2, and shows a state in which a gate electrode 1 is formed on a silicon substrate 2 (21). This L / W ratio can also be considered as the ratio between the channel length and the channel width.

【0013】スイッチング素子のL/W値は、1を超
え、好ましくは2〜100、より好ましくは2〜10で
ある。
The L / W value of the switching element exceeds 1, preferably 2 to 100, more preferably 2 to 10.

【0014】このように、スイッチング素子のL/W値
を所定の値より大きいものとすることにより、素子間の
特性のバラツキによる発光輝度の変動を抑制することが
できる。
As described above, by setting the L / W value of the switching element to be larger than a predetermined value, it is possible to suppress a variation in light emission luminance due to a variation in characteristics between the elements.

【0015】本発明のスイッチング素子は、制御電極と
一組の被制御電極とがシリコン基体に形成され、有機E
L素子を直接駆動する半導体であれば特に規制されるも
のではないが、表示装置として機能させるにはTFT
(Thin Film Transistor)タイプのものが好ましい。
According to the switching element of the present invention, a control electrode and a set of controlled electrodes are formed on a silicon substrate,
There is no particular restriction on the semiconductor as long as it is a semiconductor that directly drives the L element.
(Thin Film Transistor) type is preferable.

【0016】本発明のスイッチング素子について、図2
を参照しつさらに具体的に説明する。図2は、有機EL
素子を駆動するTFTアレイの一例を示した平面図であ
る。
FIG. 2 shows the switching element of the present invention.
This will be described more specifically with reference to FIG. Figure 2 shows the organic EL
FIG. 3 is a plan view showing an example of a TFT array for driving elements.

【0017】図において、ソースバス11にはソース電
極13が接続され、コンタクトホール13aを介してシ
リコン基体21上に形成されているソース部位と接続し
ている。このシリコン基体21上には図示しない他の画
素のTFT素子と共通に接続されているゲートバス12
が形成されていてこのゲートバス12がシリコン基体2
1と交わる部分にゲート電極が形成される。
In FIG. 1, a source electrode 13 is connected to a source bus 11 and is connected to a source portion formed on a silicon substrate 21 via a contact hole 13a. On the silicon substrate 21, a gate bus 12 commonly connected to a TFT element of another pixel (not shown)
And the gate bus 12 is formed on the silicon substrate 2
A gate electrode is formed at a portion that intersects 1.

【0018】ソース部位とゲート電極を挟んでシリコン
基体上に形成されているドレイン部位にはコンタクトホ
ール14aを介してドレイン配線14が接続されてい
る。このドレイン配線14はコンタクトホール14bを
介してゲートライン15と接続され、このゲートライン
15はTFT2を構成するシリコン基体22上に形成さ
れるとともに、キャパシタ18の一方の電極と接続され
ている。キャパシタ18の他方の電極はアースバス23
と接続されるとともに、ソース電極17と接続され、こ
のソース電極17はコンタクトホール17aを介してT
FT1のソース部位と接続されている。ゲートライン1
5がシリコン素体22と交わる部位に、ゲート電極が形
成されることとなる。
A drain wiring 14 is connected to a drain part formed on the silicon substrate with the source part and the gate electrode interposed therebetween through a contact hole 14a. The drain wiring 14 is connected to a gate line 15 via a contact hole 14b. The gate line 15 is formed on a silicon substrate 22 constituting the TFT 2 and is connected to one electrode of a capacitor 18. The other electrode of the capacitor 18 is connected to the ground bus 23.
And the source electrode 17 is connected to the source electrode 17 via a contact hole 17a.
Connected to the source part of FT1. Gate line 1
A gate electrode is formed at a portion where 5 intersects the silicon body 22.

【0019】ソース部位とゲート電極15を挟んでシリ
コン基体上に形成されているドレイン部位にはコンタク
トホール16aを介してドレイン配線16が接続され、
このドレイン配線16は画素となる有機EL素子の一方
の電極を構成するか、それと接続されている。
A drain wiring 16 is connected through a contact hole 16a to a drain part formed on the silicon substrate with the source part and the gate electrode 15 interposed therebetween.
The drain wiring 16 forms one electrode of an organic EL element serving as a pixel or is connected thereto.

【0020】この有機EL素子を直接駆動するTFT1
が本発明におけるスイッチング素子となり、このTFT
1のゲート部分を簡略化して表したものが図1である。
TFT1 for directly driving this organic EL element
Is the switching element in the present invention, and this TFT
FIG. 1 is a simplified representation of the gate portion of FIG.

【0021】本発明に用いられる基板は、絶縁性であ
り、石英、サファイア、ガラスのような透明材料である
ことが好ましい。ここで、透明とは、有機EL表示装置
における実際的な使用に対して充分な光を透過する性質
を有することを意味する。例えば、所望の発光波長帯域
で50%以上の光を透過するものは透明と考えられる。
また、低歪点ガラスとは、約700℃以上の温度で歪む
ガラスをいう。
The substrate used in the present invention is preferably insulating and made of a transparent material such as quartz, sapphire or glass. Here, “transparent” means that the organic EL display device has a property of transmitting sufficient light for practical use in an organic EL display device. For example, a material that transmits 50% or more of light in a desired emission wavelength band is considered to be transparent.
Further, the low strain point glass refers to a glass that is warped at a temperature of about 700 ° C. or more.

【0022】本発明において、薄膜トランジスター(T
FT)は有機EL素子の駆動のために用いられる。
In the present invention, the thin film transistor (T
FT) is used for driving an organic EL element.

【0023】このスイッチング素子の活性層は、例え
ば、n+ /i/n+ 領域が形成された部分であり、n+
はN型にドーピングされた部位,iはドーピングされて
いない部位を示す。この活性層のドーピングがされた部
位はP型にドーピングされたP+であっても良い。この
活性層は、好ましくはポリシリコンで形成される。ポリ
シリコンは、アモルファスSiに比べ通電に対し十分な
安定性を示す。
The active layer of the switching element is, for example, a portion where an n + / i / n + region is formed,
Indicates an N-type doped portion, and i indicates an undoped portion. The doped portion of the active layer may be P + doped P-type. This active layer is preferably formed of polysilicon. Polysilicon shows a sufficient stability to energization compared to amorphous Si.

【0024】ポリシリコンの前駆体としてのα−Si層
は、各種CVD法により積層しうるが、好ましくはプラ
ズマCVD法により積層する。その後、KrF(248
nm)レーザーなどのエキシマーレーザーによりアニール
し、結晶化する。具体的な方法としては、SID´9
6,Digestoftechnicalpapers
P17〜28に示されているような方法を用いるとよ
い。
The α-Si layer as a polysilicon precursor can be laminated by various CVD methods, but is preferably laminated by a plasma CVD method. Then, KrF (248
nm) Anneal with an excimer laser such as a laser and crystallize. As a specific method, SID'9
6, Digestoftechnicalpapers
It is preferable to use a method as shown on pages 17 to 28.

【0025】エキシマレーザーのアニーリングとして
は、基板温度100〜300℃に維持するのが好まし
く、100〜300mJ/cm2 のエネルギー量をもつ
レーザー光でアニール化するのが好ましい。
The annealing of the excimer laser is preferably performed at a substrate temperature of 100 to 300 ° C., and is preferably annealed with a laser beam having an energy amount of 100 to 300 mJ / cm 2 .

【0026】このほかに、通常用いられている熱アニー
ル法を用いて結晶化してもよい。また、熱アニール法と
レーザーアニール法を併用することにより、さらに好ま
しい結果を得ることができる。
In addition, crystallization may be performed by using a generally used thermal annealing method. Further, by using both the thermal annealing method and the laser annealing method, more preferable results can be obtained.

【0027】活性処理されたポリシリコンには、900
℃前後の加熱処理を経て形成されるシリコン薄膜(いわ
ゆる高温ポリシリコン膜)や600℃以下の比較的低温
で形成されるシリコン薄膜(いわゆる低温ポリシリコン
膜)がある。本発明の活性層は、高温ポリシリコン、低
温ポリシリコンのいずれであってもよい。
The activated polysilicon has 900
There is a silicon thin film (a so-called high-temperature polysilicon film) formed through a heat treatment at about ° C and a silicon thin film (a so-called low-temperature polysilicon film) formed at a relatively low temperature of 600 ° C or lower. The active layer of the present invention may be either high-temperature polysilicon or low-temperature polysilicon.

【0028】活性層、すなわちα−Siの膜厚は100
〜800Å、好ましくは300〜500Åである。
The active layer, that is, the film thickness of α-Si is 100
Å800 °, preferably 300〜500 °.

【0029】活性層(ポリシリコン層)は、フォトリソ
グラフィにより、スイッチング素子として必要な構成と
なるようアイランドにパターン化される。
The active layer (polysilicon layer) is patterned into islands by photolithography so as to have a configuration required as a switching element.

【0030】用いられる基板は、絶縁性を有する石英、
セラミック、サファイア、ガラス等を用いることができ
るが、好ましくは低歪点ガラスのような高価でない材料
である。ガラス基板が用いられるときにはTFT−EL
の製造全体がガラスの溶融または歪みを回避し、能動領
域内にドーパントの外側拡散(out−diffusi
on)を回避するため、アニーリングは低プロセス温度
で実施される。このようにしてガラス基板に対して全て
の製造段階は800℃以下、好ましくは600℃以下で
なされなければならない。
The substrate used is quartz having an insulating property,
Ceramic, sapphire, glass and the like can be used, but are preferably inexpensive materials such as low strain point glass. TFT-EL when a glass substrate is used
Avoids melting or distortion of the glass and out-diffusion of dopants in the active area.
On) is performed at a low process temperature to avoid on). In this way, all manufacturing steps on the glass substrate must be performed at 800 ° C. or less, preferably 600 ° C. or less.

【0031】また、制御電極を構成するため、好ましく
は絶縁ゲート材料がポリシリコンアイランド上および絶
縁基板の表面にわたり積層される。絶縁材料は好ましく
はプラズマCVD(PECVD)または減圧CVD(L
PCVD)のような化学蒸着(CVD)により積層され
る二酸化シリコン(SiO2 )である。ゲート酸化物絶
縁層の厚さは好ましくは約50〜200nmである。基板
温度としては250〜400℃が好ましくさらに高品質
の絶縁ゲート材料を得るためにはアニールを300〜6
00℃で1〜3時間程度施すのが好ましい。
In order to form a control electrode, an insulating gate material is preferably laminated on the polysilicon island and over the surface of the insulating substrate. The insulating material is preferably plasma CVD (PECVD) or low pressure CVD (L
Silicon dioxide (SiO 2 ) deposited by chemical vapor deposition (CVD) such as PCVD. The thickness of the gate oxide insulating layer is preferably about 50-200 nm. The substrate temperature is preferably from 250 to 400 ° C., and in order to obtain a high-quality insulated gate material, annealing is preferably performed at from 300 to 6 ° C.
It is preferable to carry out at 00 ° C. for about 1 to 3 hours.

【0032】さらに、制御電極として、例えばゲート電
極を蒸着またはスパッタリング等により形成し、ゲート
電極をパターンニングする。ゲート電極の好ましい膜厚
は100〜500nmである。
Further, as a control electrode, for example, a gate electrode is formed by vapor deposition or sputtering, and the gate electrode is patterned. The preferred thickness of the gate electrode is 100 to 500 nm.

【0033】好ましいゲート形成方法としてはゲートと
してポリシリコンを用いる次の技術がある。
As a preferred gate forming method, there is the following technique using polysilicon as a gate.

【0034】<n型Pドープポリシリコン>ゲート電極
は、プラズマCVD法でPドープのα−Siを形成し、
これを600℃アニールにより多結晶化させ、n型の多
結晶Siとし、ホトリソグラフィーの手法を用いてパタ
ーニングする。
<N-type P-doped polysilicon> A gate electrode is formed by forming P-doped α-Si by a plasma CVD method.
This is polycrystallized by annealing at 600 ° C. to form n-type polycrystalline Si, which is patterned by photolithography.

【0035】必要により、信号電極線および走査電極線
を形成してもよい。Al合金,Al,Cr,W,Moな
どの金属線をフォトリソグラフィにより形成する。
If necessary, signal electrode lines and scanning electrode lines may be formed. A metal line such as an Al alloy, Al, Cr, W, and Mo is formed by photolithography.

【0036】また、Alゲートを使用するときは、絶縁
するために陽極酸化を2回にわたり行うのが好ましい。
陽極酸化に関しては特公平8−15120号公報に詳細
に開示されている。
When an Al gate is used, it is preferable to perform anodic oxidation twice for insulation.
Anodization is disclosed in detail in Japanese Patent Publication No. 8-15120.

【0037】さらに、イオンドーピングによりn+ また
はp+ の部位を形成する。
Further, an n + or p + site is formed by ion doping.

【0038】被制御電極としてのドレイン,ソースなど
のコンタクトは、上記絶縁膜を開口した箇所で行う。上
記絶縁膜の内、SiO2 は、例えばTEOS(テトラエ
トキシシラン)をガスとして基板温度250〜400℃
の間に設定しPECVDにより得ることができる。また
ECR−CVDで基板温度を100〜300℃としても
得ることができる。
The contacts such as the drain and the source as controlled electrodes are made at the locations where the insulating film is opened. Among the above insulating films, SiO 2 is obtained by using, for example, TEOS (tetraethoxysilane) as a gas at a substrate temperature of 250 to 400 ° C.
And can be obtained by PECVD. In addition, it can be obtained by setting the substrate temperature to 100 to 300 ° C. by ECR-CVD.

【0039】層間絶縁膜は、例えば、下記の方法で形成
することができる。プラズマエッチングによるエッチバ
ック法各種CVD法,プラズマCVD,PECVD(プ
ラズマインハンスドCVD),LPCVD(減圧CV
D)法などによりSiO2 シリカを好ましくは0.2μ
m〜3μm成膜する。
The interlayer insulating film can be formed, for example, by the following method. Etch-back method by plasma etching Various CVD methods, plasma CVD, PECVD (plasma enhanced CVD), LPCVD (low pressure CV
D) The SiO 2 silica is preferably 0.2 μm by a method or the like.
m to 3 μm is formed.

【0040】この方法により平坦化された層間絶縁膜
(SiO2 )を得ることができる。この方法には、シリ
カの他,PSG,BSG(リンシリカガラス,ボロンシ
リカガラス)を用いることもできるし、Si34 など
チッ化シリコン系化合物を用いることがもできる。以上
のようにして、スイッチング素子が形成される。
By this method, a flattened interlayer insulating film (SiO 2 ) can be obtained. In this method, PSG, BSG (phosphorus silica glass, boron silica glass), or a silicon nitride-based compound such as Si 3 N 4 can be used in addition to silica. As described above, the switching element is formed.

【0041】スイッチング素子の電界移動度は、好まし
くは60(cm2 /V・sec)以下、特に30〜50(cm2
/V・sec)である。
The electric field mobility of the switching element is preferably 60 (cm 2 / V · sec) or less, particularly 30 to 50 (cm 2).
/ V · sec).

【0042】次に、本発明のスイッチング素子のより具
体的な構成、およびその製造工程について図を参照しつ
つ説明する。
Next, a more specific configuration of the switching element of the present invention and a manufacturing process thereof will be described with reference to the drawings.

【0043】先ず、図3に示すように、基板101上に
スパッタ法、各種CVD法、好ましくはプラズマCVD
法等により、α−Si層102を積層する。
First, as shown in FIG. 3, a sputtering method, various CVD methods, preferably a plasma CVD
The α-Si layer 102 is stacked by a method or the like.

【0044】その後、図4に示すように、エキシマーレ
ーザー115等によりアニール、結晶化を行い、活性層
102aを形成する。その際、熱アニールを併用しても
よい。
Thereafter, as shown in FIG. 4, annealing and crystallization are performed by an excimer laser 115 or the like to form an active layer 102a. At that time, thermal annealing may be used together.

【0045】さらに、図5に示すように、結晶化された
活性層(ポリシリコン層)102aをフォトリソグラフ
ィによりアイランドにパターン化する。
Further, as shown in FIG. 5, the crystallized active layer (polysilicon layer) 102a is patterned into islands by photolithography.

【0046】次に、図6に示すように、絶縁ゲート10
3をポリシリコンアイランド102a上および絶縁基板
101の表面にわたり積層する。基板温度としては25
0〜400℃が好ましくさらに高品質の絶縁ゲート材料
を得るためにはアニールを300〜600℃で1〜3時
間程度施すのが好ましい。
Next, as shown in FIG.
3 over the polysilicon island 102a and the surface of the insulating substrate 101. The substrate temperature is 25
Annealing is preferably performed at 300 to 600 ° C. for about 1 to 3 hours in order to obtain a high quality insulated gate material.

【0047】次に、図7に示すように、ゲート電極10
4を蒸着またはスパッタリングで成膜する。
Next, as shown in FIG.
4 is formed by vapor deposition or sputtering.

【0048】次いで、図8に示すように、ゲート電極1
04をパターニングし、パターニングされたゲート電極
104上からイオンドーピング116を行い、n+ また
はp+ の部位を形成し、さらに、信号電極線および走査
電極線をフォトリソグラフィーにより形成する。
Next, as shown in FIG.
04 is patterned, ion doping 116 is performed on the patterned gate electrode 104 to form an n + or p + site, and further, a signal electrode line and a scanning electrode line are formed by photolithography.

【0049】次いで、ドレイン,ソースなどのコンタク
トを形成する。コンタクトは、絶縁膜111を開口した
箇所で行う。先ず、常圧CVD法により、層間絶縁層と
してSiO2 膜を成膜する。次いで、層間絶縁層をエッ
チングしてコンタクトホールを形成し、ドレイン、ソー
ス接続部を開口する。
Next, contacts such as a drain and a source are formed. The contact is made at a location where the insulating film 111 is opened. First, an SiO 2 film is formed as an interlayer insulating layer by a normal pressure CVD method. Next, the interlayer insulating layer is etched to form a contact hole, and a drain / source connection portion is opened.

【0050】開口したドレイン、ソース接続部に、それ
ぞれドレイン配線電極112、ソース配線電極113を
成膜して、ドレイン、ソース電極と接続する。この場
合、ドレイン、ソース電極のいずれか一方が、有機EL
素子の第1の電極、または第2の電極として機能する
か、これと接続される。図示例ではホール注入電極であ
るITO(115)と接続される。さらに、ドレイン配
線電極112上に絶縁膜114を形成し、同時に画素部
分以外を覆うエッジカバーを形成して図9に示すような
スイッチング素子を得る。
A drain wiring electrode 112 and a source wiring electrode 113 are formed on the opened drain and source connection portions, respectively, and connected to the drain and source electrodes. In this case, one of the drain and source electrodes is an organic EL.
Functions or is connected to a first electrode or a second electrode of the element. In the illustrated example, it is connected to ITO (115) which is a hole injection electrode. Further, an insulating film 114 is formed on the drain wiring electrode 112, and at the same time, an edge cover covering portions other than the pixel portion is formed to obtain a switching element as shown in FIG.

【0051】なお、ホール注入電極等、有機EL素子の
電極との接続には、例えば図10に示すように配線電極
113と、ホール注入電極115との間に両者の接続性
を向上させるために、TiN等の接続金属層116を形
成するとよい。
The connection with an electrode of the organic EL element such as a hole injection electrode is made between the wiring electrode 113 and the hole injection electrode 115 as shown in FIG. , TiN or other connecting metal layer 116 may be formed.

【0052】次に、本発明における有機EL素子の構成
について説明する。有機EL素子は、第1の電極と、第
2の電極との間に、少なくとも発光機能に関与する有機
物質を含有する有機層を有する。そして、第1の電極
と、第2の電極とから与えられる電子・ホールが、有機
層中で再結合することにより発光する。
Next, the structure of the organic EL device of the present invention will be described. An organic EL element has an organic layer containing at least an organic substance involved in a light emitting function between a first electrode and a second electrode. Then, light is emitted when electrons and holes provided from the first electrode and the second electrode recombine in the organic layer.

【0053】第1の電極、および第2の電極は、いずれ
をホール注入電極、電子注入電極としてもよいが、通
常、基板側の第1の電極がホール注入電極となり、第2
の電極は電子注入電極となる。
Either the first electrode or the second electrode may be a hole injection electrode or an electron injection electrode, but usually, the first electrode on the substrate side is a hole injection electrode and the second electrode is a second electrode.
Are used as electron injection electrodes.

【0054】電子注入電極としては、低仕事関数の物質
が好ましく、例えば、K、Li、Na、Mg、La、C
e、Ca、Sr、Ba、Al、Ag、In、Sn、Z
n、Zr等の金属元素単体、または安定性を向上させる
ためにそれらを含む2成分、3成分の合金系を用いるこ
とが好ましい。合金系としては、例えばAg・Mg(A
g:0.1〜50at%)、Al・Li(Li:0.01
〜14at%)、In・Mg(Mg:50〜80at%)、
Al・Ca(Ca:0.01〜20at%)等が挙げられ
る。なお、電子注入電極は蒸着法やスパッタ法でも形成
することが可能である。
As the electron injection electrode, a substance having a low work function is preferable. For example, K, Li, Na, Mg, La, C
e, Ca, Sr, Ba, Al, Ag, In, Sn, Z
It is preferable to use a single metal element such as n or Zr, or a two-component or three-component alloy system containing them for improving the stability. As an alloy system, for example, Ag · Mg (A
g: 0.1 to 50 at%), Al.Li (Li: 0.01)
1414 at%), In · Mg (Mg: 50 to 80 at%),
Al.Ca (Ca: 0.01 to 20 at%) and the like. Note that the electron injection electrode can also be formed by an evaporation method or a sputtering method.

【0055】電子注入電極薄膜の厚さは、電子注入を十
分行える一定以上の厚さとすれば良く、0.5nm以上、
好ましくは1nm以上、より好ましくは3nm以上とすれば
よい。また、その上限値には特に制限はないが、通常膜
厚は3〜500nm程度とすればよい。電子注入電極の上
には、さらに補助電極ないし保護電極を設けてもよい。
The thickness of the electron injecting electrode thin film may be a certain thickness or more capable of sufficiently injecting electrons.
The thickness is preferably 1 nm or more, more preferably 3 nm or more. The upper limit is not particularly limited, but the thickness may be generally about 3 to 500 nm. An auxiliary electrode or a protection electrode may be further provided on the electron injection electrode.

【0056】蒸着時の圧力は好ましくは1×10-8〜1
×10-5Torrで、蒸発源の加熱温度は、金属材料であれ
ば100〜1400℃、有機材料であれば100〜50
0℃程度が好ましい。
The pressure during the deposition is preferably 1 × 10 −8 to 1
The heating temperature of the evaporation source is 100 to 1400 ° C. for a metal material and 100 to 50 ° C. for an organic material at × 10 −5 Torr.
About 0 ° C. is preferable.

【0057】ホール注入電極は、発光した光を取り出す
ため、透明ないし半透明な電極が好ましい。透明電極と
しては、ITO(錫ドープ酸化インジウム)、IZO
(亜鉛ドープ酸化インジウム)、ZnO、SnO2 、I
2 3 等が挙げられるが、好ましくはITO(錫ドー
プ酸化インジウム)、IZO(亜鉛ドープ酸化インジウ
ム)が好ましい。ITOは、通常In2 3 とSnOと
を化学量論組成で含有するが、O量は多少これから偏倚
していてもよい。ホール注入電極は、透明性が必要でな
いときは、不透明の公知の金属材質であってもよい。
The hole injection electrode is preferably a transparent or translucent electrode for extracting emitted light. As the transparent electrode, ITO (tin-doped indium oxide), IZO
(Zinc-doped indium oxide), ZnO, SnO 2 , I
Examples include n 2 O 3 , and preferably ITO (tin-doped indium oxide) and IZO (zinc-doped indium oxide). ITO usually contains In 2 O 3 and SnO in a stoichiometric composition, but the amount of O may slightly deviate from this. When transparency is not required, the hole injection electrode may be made of a known opaque metal material.

【0058】ホール注入電極の厚さは、ホール注入を十
分行える一定以上の厚さを有すれば良く、好ましくは5
0〜500nm、さらには50〜300nmの範囲が好まし
い。また、その上限は特に制限はないが、あまり厚いと
剥離などの心配が生じる。厚さが薄すぎると、製造時の
膜強度やホール輸送能力、抵抗値の点で問題がある。
The thickness of the hole injecting electrode may be a certain thickness or more that can sufficiently inject holes, and is preferably 5 or more.
The range is preferably from 0 to 500 nm, more preferably from 50 to 300 nm. The upper limit is not particularly limited, but if the thickness is too large, there is a fear of peeling or the like. If the thickness is too small, there is a problem in the film strength at the time of manufacturing, the hole transport ability, and the resistance value.

【0059】このホール注入電極層は蒸着法等によって
も形成できるが、好ましくはスパッタ法、特にパルスD
Cスパッタ法により形成することが好ましい。
This hole injection electrode layer can be formed by a vapor deposition method or the like.
It is preferable to form by the C sputtering method.

【0060】有機EL構造体の有機層は、次のような構
成とすることができる。発光層は、ホール(正孔)およ
び電子の注入機能、それらの輸送機能、ホールと電子の
再結合により励起子を生成させる機能を有する。発光層
には、比較的電子的にニュートラルな化合物を用いるこ
とが好ましい。
The organic layer of the organic EL structure can have the following configuration. The light emitting layer has a function of injecting holes (holes) and electrons, a function of transporting them, and a function of generating excitons by recombination of holes and electrons. It is preferable to use a relatively electronically neutral compound for the light emitting layer.

【0061】ホール注入輸送層は、ホール注入電極から
のホールの注入を容易にする機能、ホールを安定に輸送
する機能および電子を妨げる機能を有するものであり、
電子注入輸送層は、電子注入電極からの電子の注入を容
易にする機能、電子を安定に輸送する機能およびホール
を妨げる機能を有するものである。これらの層は、発光
層に注入されるホールや電子を増大・閉じこめさせ、再
結合領域を最適化させ、発光効率を改善する。
The hole injecting and transporting layer has a function of facilitating the injection of holes from the hole injecting electrode, a function of stably transporting holes, and a function of preventing electrons.
The electron injection transport layer has a function of facilitating injection of electrons from the electron injection electrode, a function of stably transporting electrons, and a function of preventing holes. These layers increase and confine holes and electrons injected into the light emitting layer, optimize the recombination region, and improve luminous efficiency.

【0062】発光層の厚さ、ホール注入輸送層の厚さお
よび電子注入輸送層の厚さは、特に制限されるものでは
なく、形成方法によっても異なるが、通常5〜500nm
程度、特に10〜300nmとすることが好ましい。
The thickness of the light emitting layer, the thickness of the hole injecting and transporting layer, and the thickness of the electron injecting and transporting layer are not particularly limited, and vary depending on the forming method.
It is preferable that the thickness be in the range of 10 to 300 nm.

【0063】ホール注入輸送層の厚さおよび電子注入輸
送層の厚さは、再結合・発光領域の設計によるが、発光
層の厚さと同程度または1/10〜10倍程度とすれば
よい。ホールまたは電子の各々の注入層と輸送層とを分
ける場合は、注入層は1nm以上、輸送層は1nm以上とす
るのが好ましい。このときの注入層、輸送層の厚さの上
限は、通常、注入層で500nm程度、輸送層で500nm
程度である。このような膜厚については、注入輸送層を
2層設けるときも同じである。
The thickness of the hole injecting and transporting layer and the thickness of the electron injecting and transporting layer depend on the design of the recombination / light emitting region, but may be about the same as the thickness of the light emitting layer or about 1/10 to 10 times. When the hole or electron injection layer and the transport layer are separated from each other, it is preferable that the injection layer has a thickness of 1 nm or more and the transport layer has a thickness of 1 nm or more. At this time, the upper limit of the thickness of the injection layer and the transport layer is usually about 500 nm for the injection layer and 500 nm for the transport layer.
It is about. Such a film thickness is the same when two injection / transport layers are provided.

【0064】有機EL素子の発光層には、発光機能を有
する化合物である蛍光性物質を含有させる。このような
蛍光性物質としては、例えば、特開昭63−26469
2号公報に開示されているような化合物、例えばキナク
リドン、ルブレン、スチリル系色素等の化合物から選択
される少なくとも1種が挙げられる。また、トリス(8
−キノリノラト)アルミニウム等の8−キノリノールま
たはその誘導体を配位子とする金属錯体色素などのキノ
リン誘導体、テトラフェニルブタジエン、アントラセ
ン、ペリレン、コロネン、12−フタロペリノン誘導体
等が挙げられる。さらには、特開平8−12600号公
報(特願平6−110569号)に記載のフェニルアン
トラセン誘導体、特開平8−12969号公報(特願平
6−114456号)のテトラアリールエテン誘導体等
を用いることができる。
The light emitting layer of the organic EL element contains a fluorescent substance which is a compound having a light emitting function. Examples of such a fluorescent substance include, for example, JP-A-63-26469.
No. 2 discloses at least one compound selected from compounds such as quinacridone, rubrene, and styryl dyes. Also, Tris (8
Quinolinol derivatives such as metal complex dyes having 8-quinolinol or a derivative thereof as a ligand, such as (quinolinolato) aluminum; tetraphenylbutadiene, anthracene, perylene, coronene, and 12-phthaloperinone derivatives. Further, phenylanthracene derivatives described in JP-A-8-12600 (Japanese Patent Application No. 6-110569), tetraarylethene derivatives described in JP-A-8-12969 (Japanese Patent Application No. 6-114456), and the like are used. be able to.

【0065】また、それ自体で発光が可能なホスト物質
と組み合わせて使用することが好ましく、ドーパントと
しての使用が好ましい。このような場合の発光層におけ
る化合物の含有量は0.01〜20体積% 、さらには
0.1〜15体積% であることが好ましい。特にルブレ
ン系では、0.01〜20体積%であることが好まし
い。ホスト物質と組み合わせて使用することによって、
ホスト物質の発光波長特性を変化させることができ、長
波長に移行した発光が可能になるとともに、素子の発光
効率や安定性が向上する。
Further, it is preferable to use in combination with a host substance capable of emitting light by itself, and it is preferable to use it as a dopant. In such a case, the content of the compound in the light emitting layer is preferably 0.01 to 20% by volume, more preferably 0.1 to 15% by volume. In particular, for a rubrene-based material, the content is preferably 0.01 to 20% by volume. By using in combination with the host substance,
The emission wavelength characteristic of the host material can be changed, light emission shifted to a longer wavelength becomes possible, and the emission efficiency and stability of the device are improved.

【0066】ホスト物質としては、キノリノラト錯体が
好ましく、さらには8−キノリノールまたはその誘導体
を配位子とするアルミニウム錯体が好ましい。このよう
なアルミニウム錯体としては、特開昭63−26469
2号、特開平3−255190号、特開平5−7073
3号、特開平5−258859号、特開平6−2158
74号等に開示されているものを挙げることができる。
The host substance is preferably a quinolinolato complex, and more preferably an aluminum complex having 8-quinolinol or a derivative thereof as a ligand. Such an aluminum complex is disclosed in JP-A-63-26469.
No. 2, JP-A-3-255190, JP-A-5-7073
3, JP-A-5-258859, JP-A-6-2158
No. 74 and the like.

【0067】具体的には、まず、トリス(8−キノリノ
ラト)アルミニウム、ビス(8−キノリノラト)マグネ
シウム、ビス(ベンゾ{f}−8−キノリノラト)亜
鉛、ビス(2−メチル−8−キノリノラト)アルミニウ
ムオキシド、トリス(8−キノリノラト)インジウム、
トリス(5−メチル−8−キノリノラト)アルミニウ
ム、8−キノリノラトリチウム、トリス(5−クロロ−
8−キノリノラト)ガリウム、ビス(5−クロロ−8−
キノリノラト)カルシウム、5,7−ジクロル−8−キ
ノリノラトアルミニウム、トリス(5,7−ジブロモ−
8−ヒドロキシキノリノラト)アルミニウム、ポリ[亜
鉛(II)−ビス(8−ヒドロキシ−5−キノリニル)メ
タン]等がある。
Specifically, first, tris (8-quinolinolato) aluminum, bis (8-quinolinolato) magnesium, bis (benzo {f} -8-quinolinolato) zinc, bis (2-methyl-8-quinolinolato) aluminum Oxide, tris (8-quinolinolato) indium,
Tris (5-methyl-8-quinolinolato) aluminum, 8-quinolinolatolithium, tris (5-chloro-
8-quinolinolato) gallium, bis (5-chloro-8-
Quinolinolato) calcium, 5,7-dichloro-8-quinolinolatoaluminum, tris (5,7-dibromo-
8-hydroxyquinolinolato) aluminum and poly [zinc (II) -bis (8-hydroxy-5-quinolinyl) methane].

【0068】このほかのホスト物質としては、特開平8
−12600号公報(特願平6−110569号)に記
載のフェニルアントラセン誘導体や特開平8−1296
9号公報(特願平6−114456号)に記載のテトラ
アリールエテン誘導体なども好ましい。
Other host materials include those disclosed in
Phenylanthracene derivative described in JP-A-12600 (Japanese Patent Application No. 6-110569) and JP-A-8-1296
No. 9 (Japanese Patent Application No. 6-114456) is also preferable.

【0069】発光層は電子注入輸送層を兼ねたものであ
ってもよく、このような場合はトリス(8−キノリノラ
ト)アルミニウム等を使用することが好ましい。これら
の蛍光性物質を蒸着すればよい。
The light emitting layer may also serve as an electron injection / transport layer. In such a case, it is preferable to use tris (8-quinolinolato) aluminum or the like. These fluorescent substances may be deposited.

【0070】また、発光層は、必要に応じて、少なくと
も1種のホール注入輸送性化合物と少なくとも1種の電
子注入輸送性化合物との混合層とすることも好ましく、
さらにはこの混合層中にドーパントを含有させることが
好ましい。このような混合層における化合物の含有量
は、0.01〜20体積% 、さらには0.1〜15体積
% とすることが好ましい。
The light emitting layer is preferably a mixed layer of at least one kind of hole injecting and transporting compound and at least one kind of electron injecting and transporting compound, if necessary.
Further, it is preferable that a dopant is contained in the mixed layer. The content of the compound in such a mixed layer is 0.01 to 20% by volume, further 0.1 to 15% by volume.
% Is preferable.

【0071】混合層では、キャリアのホッピング伝導パ
スができるため、各キャリアは極性的に有利な物質中を
移動し、逆の極性のキャリア注入は起こりにくくなるた
め、有機化合物がダメージを受けにくくなり、素子寿命
がのびるという利点がある。また、前述のドーパントを
このような混合層に含有させることにより、混合層自体
のもつ発光波長特性を変化させることができ、発光波長
を長波長に移行させることができるとともに、発光強度
を高め、素子の安定性を向上させることもできる。
In the mixed layer, a hopping conduction path of carriers is formed, so that each carrier moves in a substance having a favorable polarity, and injection of a carrier having the opposite polarity is less likely to occur, so that the organic compound is less likely to be damaged. This has the advantage that the element life is extended. Further, by including the above-described dopant in such a mixed layer, the emission wavelength characteristics of the mixed layer itself can be changed, the emission wavelength can be shifted to a longer wavelength, and the emission intensity is increased, The stability of the device can be improved.

【0072】混合層に用いられるホール注入輸送性化合
物および電子注入輸送性化合物は、各々、後述のホール
注入輸送層用の化合物および電子注入輸送層用の化合物
の中から選択すればよい。なかでも、ホール注入輸送層
用の化合物としては、強い蛍光を持ったアミン誘導体、
例えばホール輸送材料であるトリフェニルジアミン誘導
体、さらにはスチリルアミン誘導体、芳香族縮合環を持
つアミン誘導体を用いるのが好ましい。
The hole injecting and transporting compound and the electron injecting and transporting compound used in the mixed layer may be selected from the compounds for the hole injecting and transporting layer and the compounds for the electron injecting and transporting layer, respectively. Among them, compounds for the hole injection transport layer include amine derivatives having strong fluorescence,
For example, it is preferable to use a triphenyldiamine derivative which is a hole transport material, a styrylamine derivative, or an amine derivative having an aromatic condensed ring.

【0073】電子注入輸送性の化合物としては、キノリ
ン誘導体、さらには8−キノリノールないしその誘導体
を配位子とする金属錯体、特にトリス(8−キノリノラ
ト)アルミニウム(Alq3 )を用いることが好まし
い。また、上記のフェニルアントラセン誘導体、テトラ
アリールエテン誘導体を用いるのも好ましい。
As the compound capable of injecting and transporting electrons, it is preferable to use a quinoline derivative, furthermore a metal complex having 8-quinolinol or a derivative thereof as a ligand, particularly tris (8-quinolinolato) aluminum (Alq3). It is also preferable to use the above-mentioned phenylanthracene derivatives and tetraarylethene derivatives.

【0074】ホール注入輸送層用の化合物としては、強
い蛍光を持ったアミン誘導体、例えば上記のホール輸送
材料であるトリフェニルジアミン誘導体、さらにはスチ
リルアミン誘導体、芳香族縮合環を持つアミン誘導体を
用いるのが好ましい。
As the compound for the hole injecting and transporting layer, an amine derivative having strong fluorescence, for example, a triphenyldiamine derivative as the above-described hole transporting material, a styrylamine derivative, or an amine derivative having an aromatic condensed ring is used. Is preferred.

【0075】この場合の混合比は、それぞれのキャリア
移動度とキャリア濃度によるが、一般的には、ホール注
入輸送性化合物の化合物/電子注入輸送機能を有する化
合物の重量比が、1/99〜99/1、さらに好ましく
は10/90〜90/10、特に好ましくは20/80
〜80/20程度となるようにすることが好ましい。
The mixing ratio in this case depends on the respective carrier mobilities and carrier concentrations. In general, the weight ratio of the compound of the hole injecting / transporting compound / the compound having the electron injecting / transporting function is 1/99 to less. 99/1, more preferably 10/90 to 90/10, particularly preferably 20/80
It is preferable to set it to about 80/20.

【0076】また、混合層の厚さは、分子層一層に相当
する厚み以上で、有機化合物層の膜厚未満とすることが
好ましい。具体的には1〜85nmとすることが好まし
く、さらには5〜60nm、特には5〜50nmとすること
が好ましい。
The thickness of the mixed layer is preferably not less than the thickness corresponding to one molecular layer and less than the thickness of the organic compound layer. Specifically, the thickness is preferably 1 to 85 nm, more preferably 5 to 60 nm, particularly preferably 5 to 50 nm.

【0077】また、混合層の形成方法としては、異なる
蒸着源より蒸発させる共蒸着が好ましいが、蒸気圧(蒸
発温度)が同程度あるいは非常に近い場合には、予め同
じ蒸着ボード内で混合させておき、蒸着することもでき
る。混合層は化合物同士が均一に混合している方が好ま
しいが、場合によっては、化合物が島状に存在するもの
であってもよい。発光層は、一般的には、有機蛍光物質
を蒸着するか、あるいは、樹脂バインダー中に分散させ
てコーティングすることにより、発光層を所定の厚さに
形成する。
As a method for forming the mixed layer, co-evaporation in which evaporation is performed from different evaporation sources is preferable. However, when the vapor pressures (evaporation temperatures) are approximately the same or very close, they are mixed in advance in the same evaporation board. Alternatively, it can be deposited. In the mixed layer, it is preferable that the compounds are uniformly mixed, but in some cases, the compounds may exist in an island shape. The light-emitting layer is generally formed to a predetermined thickness by vapor-depositing an organic fluorescent substance or by dispersing and coating the resin in a resin binder.

【0078】ホール注入輸送層には、例えば、特開昭6
3−295695号公報、特開平2−191694号公
報、特開平3−792号公報、特開平5−234681
号公報、特開平5−239455号公報、特開平5−2
99174号公報、特開平7−126225号公報、特
開平7−126226号公報、特開平8−100172
号公報、EP0650955A1等に記載されている各
種有機化合物を用いることができる。例えば、テトラア
リールベンジシン化合物(トリアリールジアミンないし
トリフェニルジアミン:TPD)、芳香族三級アミン、
ヒドラゾン誘導体、カルバゾール誘導体、トリアゾール
誘導体、イミダゾール誘導体、アミノ基を有するオキサ
ジアゾール誘導体、ポリチオフェン等である。これらの
化合物は、1種のみを用いても、2種以上を併用しても
よい。2種以上を併用するときは、別層にして積層した
り、混合したりすればよい。
The hole injecting and transporting layer is described in, for example,
JP-A-3-295695, JP-A-2-191694, JP-A-3-792, JP-A-5-234681
JP, JP-A-5-239455, JP-A-5-5-2
JP-A-99174, JP-A-7-126225, JP-A-7-126226, JP-A-8-100172
Various organic compounds described in JP-A No. 06509555 A1 and the like can be used. For example, a tetraarylbendicine compound (triaryldiamine or triphenyldiamine: TPD), an aromatic tertiary amine,
Examples include hydrazone derivatives, carbazole derivatives, triazole derivatives, imidazole derivatives, oxadiazole derivatives having an amino group, and polythiophene. These compounds may be used alone or in combination of two or more. When two or more kinds are used in combination, they may be stacked as separate layers or mixed.

【0079】ホール注入輸送層をホール注入層とホール
輸送層とに分けて積層する場合は、ホール注入輸送層用
の化合物のなかから好ましい組合せを選択して用いるこ
とができる。このとき、ホール注入電極(ITO等)側
からイオン化ポテンシャルの小さい化合物の順に積層す
ることが好ましい。また、ホール注入電極表面には薄膜
性の良好な化合物を用いることが好ましい。このような
積層順については、ホール注入輸送層を2層以上設ける
ときも同様である。このような積層順とすることによっ
て、駆動電圧が低下し、電流リークの発生やダークスポ
ットの発生・成長を防ぐことができる。また、素子化す
る場合、蒸着を用いているので1〜10nm程度の薄い膜
も均一かつピンホールフリーとすることができるため、
ホール注入層にイオン化ポテンシャルが小さく、可視部
に吸収をもつような化合物を用いても、発光色の色調変
化や再吸収による効率の低下を防ぐことができる。ホー
ル注入輸送層は、発光層等と同様に上記の化合物を蒸着
することにより形成することができる。
When the hole injecting and transporting layer is laminated separately into a hole injecting and transporting layer, a preferable combination can be selected from the compounds for the hole injecting and transporting layer. At this time, it is preferable to laminate the compounds in order from the hole injecting electrode (ITO or the like) with the smallest ionization potential. Further, it is preferable to use a compound having a good thin film property on the surface of the hole injection electrode. Such a stacking order is the same when two or more hole injection transport layers are provided. With such a stacking order, the driving voltage is reduced, and the occurrence of current leakage and the occurrence and growth of dark spots can be prevented. In addition, in the case of forming an element, since a thin film of about 1 to 10 nm can be made uniform and pinhole-free because evaporation is used,
Even if a compound having a small ionization potential and having absorption in the visible region is used for the hole injection layer, it is possible to prevent a change in the color tone of the emission color and a decrease in efficiency due to reabsorption. The hole injecting and transporting layer can be formed by vapor deposition of the above compound in the same manner as the light emitting layer and the like.

【0080】電子注入輸送層には、トリス(8−キノリ
ノラト)アルミニウム(Alq3 )等の8−キノリノー
ルまたはその誘導体を配位子とする有機金属錯体などの
キノリン誘導体、オキサジアゾール誘導体、ペリレン誘
導体、ピリジン誘導体、ピリミジン誘導体、キノキサリ
ン誘導体、ジフェニルキノン誘導体、ニトロ置換フルオ
レン誘導体等を用いることができる。電子注入輸送層は
発光層を兼ねたものであってもよく、このような場合は
トリス(8−キノリノラト)アルミニウム等を使用する
ことが好ましい。電子注入輸送層の形成は、発光層と同
様に、蒸着等によればよい。
A quinoline derivative such as an organometallic complex having 8-quinolinol such as tris (8-quinolinolato) aluminum (Alq3) or a derivative thereof as a ligand, an oxadiazole derivative, a perylene derivative, etc. A pyridine derivative, a pyrimidine derivative, a quinoxaline derivative, a diphenylquinone derivative, a nitro-substituted fluorene derivative, or the like can be used. The electron injection / transport layer may also serve as the light emitting layer. In such a case, it is preferable to use tris (8-quinolinolato) aluminum or the like. The electron injecting and transporting layer may be formed by vapor deposition or the like, similarly to the light emitting layer.

【0081】電子注入輸送層を電子注入層と電子輸送層
とに分けて積層する場合には、電子注入輸送層用の化合
物の中から好ましい組み合わせを選択して用いることが
できる。このとき、電子注入電極側から電子親和力の値
の大きい化合物の順に積層することが好ましい。このよ
うな積層順については、電子注入輸送層を2層以上設け
るときも同様である。
When the electron injecting and transporting layer is divided into an electron injecting layer and an electron transporting layer, a preferred combination can be selected from the compounds for the electron injecting and transporting layer. At this time, it is preferable to stack the compounds in descending order of the electron affinity value from the electron injection electrode side. Such a stacking order is the same when two or more electron injection / transport layers are provided.

【0082】ホール注入輸送層、発光層および電子注入
輸送層の形成には、均質な薄膜が形成できることから、
真空蒸着法を用いることが好ましい。真空蒸着法を用い
た場合、アモルファス状態または結晶粒径が0.2μm
以下の均質な薄膜が得られる。結晶粒径が0.2μm を
超えていると、不均一な発光となり、素子の駆動電圧を
高くしなければならなくなり、電荷の注入効率も著しく
低下する。
For forming the hole injection transport layer, the light emitting layer and the electron injection transport layer, a uniform thin film can be formed.
It is preferable to use a vacuum deposition method. When vacuum deposition is used, the amorphous state or the crystal grain size is 0.2 μm
The following homogeneous thin film is obtained. If the crystal grain size exceeds 0.2 μm, the light emission becomes non-uniform, the driving voltage of the device must be increased, and the charge injection efficiency is significantly reduced.

【0083】真空蒸着の条件は特に限定されないが、1
-4Pa以下の真空度とし、蒸着速度は0.01〜1nm/
sec 程度とすることが好ましい。また、真空中で連続し
て各層を形成することが好ましい。真空中で連続して形
成すれば、各層の界面に不純物が吸着することを防げる
ため、高特性が得られる。また、素子の駆動電圧を低く
したり、ダークスポットの発生・成長を抑制したりする
ことができる。
The conditions for vacuum deposition are not particularly limited.
The degree of vacuum is 0 -4 Pa or less, and the deposition rate is 0.01 to 1 nm /
It is preferable to set it to about sec. Further, it is preferable to form each layer continuously in a vacuum. If they are formed continuously in a vacuum, impurities can be prevented from adsorbing at the interface between the layers, so that high characteristics can be obtained. Further, the driving voltage of the element can be reduced, and the occurrence and growth of dark spots can be suppressed.

【0084】これら各層の形成に真空蒸着法を用いる場
合において、1層に複数の化合物を含有させる場合、化
合物を入れた各ボートを個別に温度制御して共蒸着する
ことが好ましい。
In the case where a plurality of compounds are contained in one layer when a vacuum evaporation method is used for forming each of these layers, it is preferable to co-deposit each boat containing the compounds by individually controlling the temperature.

【0085】基板に色フィルター膜や蛍光性物質を含む
色変換膜、あるいは誘電体反射膜を用いて発光色をコン
トロールしてもよい。
The luminescent color may be controlled by using a color filter film, a color conversion film containing a fluorescent substance, or a dielectric reflection film on the substrate.

【0086】色フィルター膜には、液晶ディスプレイ等
で用いられているカラーフィルターを用いれば良いが、
有機EL素子の発光する光に合わせてカラーフィルター
の特性を調整し、取り出し効率・色純度を最適化すれば
よい。
As the color filter film, a color filter used in a liquid crystal display or the like may be used.
The characteristics of the color filter may be adjusted in accordance with the light emitted from the organic EL element to optimize the extraction efficiency and the color purity.

【0087】また、EL素子材料や蛍光変換層が光吸収
するような短波長の外光をカットできるカラーフィルタ
ーを用いれば、素子の耐光性・表示のコントラストも向
上する。
If a color filter capable of cutting off short-wavelength external light that is absorbed by the EL element material or the fluorescence conversion layer is used, the light resistance of the element and the display contrast are improved.

【0088】また、誘電体多層膜のような光学薄膜を用
いてカラーフィルターの代わりにしても良い。
An optical thin film such as a dielectric multilayer film may be used instead of the color filter.

【0089】蛍光変換フィルター膜は、EL発光の光を
吸収し、蛍光変換膜中の蛍光体から光を放出させること
で、発光色の色変換を行うものであるが、組成として
は、バインダー、蛍光材料、光吸収材料の三つから形成
される。
The fluorescent conversion filter film absorbs EL light and emits light from the phosphor in the fluorescent conversion film to convert the color of the emitted light. It is formed from a fluorescent material and a light absorbing material.

【0090】蛍光材料は、基本的には蛍光量子収率が高
いものを用いれば良く、EL発光波長域に吸収が強いこ
とが望ましい。実際には、レーザー色素などが適してお
り、ローダミン系化合物・ペリレン系化合物・シアニン
系化合物・フタロシアニン系化合物(サブフタロシアニ
ン等も含む)ナフタロイミド系化合物・縮合環炭化水素
系化合物・縮合複素環系化合物・スチリル系化合物・ク
マリン系化合物等を用いればよい。
As the fluorescent material, basically, a material having a high fluorescence quantum yield may be used, and it is desirable that the fluorescent material has strong absorption in the EL emission wavelength region. In practice, laser dyes and the like are suitable, and rhodamine compounds, perylene compounds, cyanine compounds, phthalocyanine compounds (including subphthalocyanines, etc.) naphthalimide compounds, condensed ring hydrocarbon compounds, condensed heterocyclic compounds A styryl compound, a coumarin compound or the like may be used.

【0091】バインダーは、基本的に蛍光を消光しない
ような材料を選べば良く、フォトリソグラフィー・印刷
等で微細なパターニングが出来るようなものが好まし
い。また、基板上にホール注入電極と接する状態で形成
される場合、ホール注入電極(ITO、IZO)の成膜
時にダメージを受けないような材料が好ましい。
As the binder, a material which basically does not quench the fluorescence may be selected, and a binder which can be finely patterned by photolithography, printing or the like is preferable. In the case where the hole injection electrode is formed on the substrate in contact with the hole injection electrode, a material which is not damaged when the hole injection electrode (ITO, IZO) is formed is preferable.

【0092】光吸収材料は、蛍光材料の光吸収が足りな
い場合に用いるが、必要のない場合は用いなくても良
い。また、光吸収材料は、蛍光性材料の蛍光を消光しな
いような材料を選べば良い。
The light absorbing material is used when the light absorption of the fluorescent material is insufficient, but may be omitted when unnecessary. As the light absorbing material, a material that does not quench the fluorescence of the fluorescent material may be selected.

【0093】本発明における有機EL素子は、通常、直
流駆動型、パルス駆動型のEL素子として用いられる。
印加電圧は、通常、2〜30V 程度とされる。
The organic EL device of the present invention is generally used as a DC-driven or pulse-driven EL device.
The applied voltage is usually about 2 to 30V.

【0094】[0094]

【実施例】コーニング製1737耐熱性無アルカリガラ
ス基板の上にアモルファス・シリコン層を約600Åの
厚さで減圧CVD(LPCVD)法により成膜した。こ
の成膜条件は、下記の通りである。 Si26 ガス:100SCCM、圧力:0.3Torr、温
度:480℃。
EXAMPLE An amorphous silicon layer having a thickness of about 600 DEG was formed on a 1737 heat-resistant alkali-free glass substrate manufactured by Corning by low pressure CVD (LPCVD). The film forming conditions are as follows. Si 2 H 6 gas: 100 SCCM, pressure: 0.3 Torr, temperature: 480 ° C.

【0095】それからこのアモルファス・シリコン層を
固相成長させて活性層(ポリシリコン層)とした。この
固相成長は、熱アニールとレーザーアニールを併用し
た。その条件は下記の通りである。
Then, the amorphous silicon layer was solid-phase grown to form an active layer (polysilicon layer). This solid phase growth used both thermal annealing and laser annealing. The conditions are as follows.

【0096】<熱アニール> N2 :1SLM、温度:600℃、処理時間:24時間 <レーザーアニール> KrF:254nm、エネルギー密度:200mJ/cm2
ショット数:200
<Thermal annealing> N 2 : 1 SLM, temperature: 600 ° C., processing time: 24 hours <Laser annealing> KrF: 254 nm, energy density: 200 mJ / cm 2 ,
Number of shots: 200

【0097】次いで、このポリシリコン層をパターニン
グして活性シリコン層:500Åを得た。
Next, this polysilicon layer was patterned to obtain an active silicon layer: 500 °.

【0098】この活性シリコン層の上にゲート酸化膜と
なるSiO2 層を、例えばプラズマCVD法により、約
800Å成膜した。成膜条件は例えば下記の通りであ
る。
On this active silicon layer, an SiO 2 layer serving as a gate oxide film was formed to a thickness of about 800 ° by, for example, a plasma CVD method. The film forming conditions are, for example, as follows.

【0099】投入パワー:50W、TEOS(テトラエ
トキシシラン)ガス:50SCCM、O 2 :500SCCM、圧
力:0.1〜0.5Torr、温度:350℃。
Input power: 50 W, TEOS
Toxisilane) gas: 50 SCCM, O Two: 500 SCCM, pressure
Force: 0.1-0.5 Torr, temperature: 350 ° C.

【0100】このSiO2 層の上に、ゲート電極となる
Mo−Si2 層を、スパッタ法により、約1000Å成
膜した。それからこのMo−Si2 層および上記で形成
したSiO2 層を、例えばドライエッチングによりパタ
ーニングし、ゲート電極およびゲード酸化膜を得た。
On this SiO 2 layer, a Mo—Si 2 layer serving as a gate electrode was formed to a thickness of about 1000 ° by a sputtering method. Then, the Mo—Si 2 layer and the SiO 2 layer formed above were patterned by, for example, dry etching to obtain a gate electrode and a gate oxide film.

【0101】このとき、ゲート電極の長さ(L)は15
μm 、幅(W)5μm であり、L/W値は3であった。
At this time, the length (L) of the gate electrode is 15
μm, width (W) 5 μm, and L / W value was 3.

【0102】次いで、このゲート電極をマスクとしてシ
リコン活性層のソース・ドレイン領域となるべき部分に
イオンドーピング法により、N型の不純物:Pをドーピ
ングした。
Next, using the gate electrode as a mask, an N-type impurity: P was doped by ion doping in portions to be the source / drain regions of the silicon active layer.

【0103】次に、これを窒素雰囲気中で約550℃で
10時間加熱して、ドーパントの活性化を行った。さら
に、水素雰囲気中で約400℃で30分加熱処理して水
素化を行い、半導体の欠陥準位密度を減少させた。
Next, this was heated at about 550 ° C. for 10 hours in a nitrogen atmosphere to activate the dopant. Further, hydrogenation was performed by heat treatment at about 400 ° C. for 30 minutes in a hydrogen atmosphere to reduce the defect state density of the semiconductor.

【0104】そして、この基板全体に層間絶縁層となる
SiO2 層を、厚さ約8000Å成形した。この層間絶
縁層となるSiO2 の成膜条件は、以下の通りである。 O2/N2 :10SLM 5%SiH4/N2 :1SLM 1%PH3/N2 :500SCCM N2 :10SLM 温度:410℃ 圧力:大気圧
Then, an SiO 2 layer serving as an interlayer insulating layer was formed on the entire substrate at a thickness of about 8000 mm. The conditions for forming the SiO 2 film serving as the interlayer insulating layer are as follows. O 2 / N 2 : 10 SLM 5% SiH 4 / N 2 : 1 SLM 1% PH 3 / N 2 : 500 SCCM N 2 : 10 SLM Temperature: 410 ° C. Pressure: atmospheric pressure

【0105】この層間絶縁層となるSiO2 膜をエッチ
ングし、コンタクト用のホールを形成した。次いで、ド
レイン、ソース配線電極としてAlを蒸着した。
The SiO 2 film serving as the interlayer insulating layer was etched to form a contact hole. Next, Al was deposited as a drain and source wiring electrode.

【0106】また、ゲート電極の長さ(L)を5μm 、
幅(W)15μm として、L/W値を1/3とした以外
は上記と同様にして比較サンプルを作製した。
The length (L) of the gate electrode is 5 μm,
Comparative samples were prepared in the same manner as above except that the width (W) was 15 μm and the L / W value was reduced to 1/3.

【0107】得られたTFTアレイの各素子における特
定のゲート電圧(5V )に対するドレイン電流を測定
し、ドレイン電流の変動率を求めたところ、本発明サン
プルは±8%以内、であったのに対し、比較サンプルは
±12%以上となっていた。
The drain current of each element of the obtained TFT array with respect to a specific gate voltage (5 V) was measured, and the fluctuation rate of the drain current was obtained. As a result, the sample of the present invention was within ± 8%. On the other hand, the comparison sample was ± 12% or more.

【0108】次に、有機EL素子の形成領域にホール注
入電極となるITOを成膜し、前記配線電極と接続し
た。そして、発光領域(画素部分)のみ発光させるよう
に、上記と同様にして層間絶縁膜SiO2 を4000Å
成膜し、発光領域となる部分を開口した。
Next, an ITO film serving as a hole injection electrode was formed in a region where the organic EL element was formed, and connected to the wiring electrode. Then, in order to emit light only in the light emitting region (pixel portion), the interlayer insulating film SiO 2 is formed in a thickness of 4000
A film was formed, and a portion serving as a light emitting region was opened.

【0109】以上のように作製された、本発明サンプル
TFT薄膜パターンの画素領域(ITO上)に発光層を
含む有機層を真空蒸着法により成膜した。成膜した材料
は以下の通りである。ここでは一例のみを挙げるが、本
発明はその概念から明らかなように、蒸着法で形成可能
であれば成膜材料によらずに適用できる。
An organic layer including a light emitting layer was formed by a vacuum deposition method on the pixel region (on ITO) of the sample TFT thin film pattern of the present invention produced as described above. The materials formed are as follows. Here, only one example is given, but as is clear from the concept, the present invention can be applied irrespective of a film forming material as long as it can be formed by an evaporation method.

【0110】ホール注入層およびホール輸送層として、
N,N´−ビス(m−メチルフェニル)−N,N´−ジフ
ェニル−1,1´−ビフェニル−4,4´−ジアミン(N,
N´-bis(m-methyl phenyl)-N,N´-diphenyl-1,1´-biph
enyl-4,4´-diamine以下TPDと略す)を、発光層兼電
子輸送層としてトリス(8−ヒドロキシキノリン)アル
ミニウム(tris (8-hydroxyquinoline)aluminium以下A
lq3 と略す)を、さらに真空を破らずに第2の電極1
2として陰極を、引き続き成膜した。
As a hole injection layer and a hole transport layer,
N, N'-bis (m-methylphenyl) -N, N'-diphenyl-1,1'-biphenyl-4,4'-diamine (N,
N´-bis (m-methyl phenyl) -N, N´-diphenyl-1,1´-biph
enyl-4,4′-diamine or abbreviated as TPD), and tris (8-hydroxyquinoline) aluminum (hereinafter A)
lq3), the second electrode 1 without breaking the vacuum.
As No. 2, a cathode was continuously formed.

【0111】成膜方法としては、ホール注入層およびホ
ール輸送層は真空蒸着法を、第2の電極はDCスパッタ
法を選択した。第2の電極としてはAl/Li合金(L
i濃度:7at%)をガス圧1Pa、パワー1W/cm2 で膜
厚5nmだけ成膜し、さらに、配線電極としてAlを0.
3Pa、パワー1W/cm2 で膜厚200nm積層した。
As a film forming method, a vacuum evaporation method was selected for the hole injection layer and the hole transport layer, and a DC sputtering method was selected for the second electrode. As the second electrode, an Al / Li alloy (L
i concentration: 7 at%) with a gas pressure of 1 Pa, a power of 1 W / cm 2 and a film thickness of 5 nm.
The film was laminated at a thickness of 200 nm with a power of 3 Pa and a power of 1 W / cm 2 .

【0112】得られた、有機EL表示装置の各画素を1
0mA/cm2 の定電流駆動したところ、TFTの動作に従
って、オン−オフ動作(発光)が確認された。また、定
電流駆動時の各素子の発光輝度を測定したところ、本発
明サンプルでは発光輝度のバラツキが±8%以内であっ
たのに対し、比較サンプルでは±12%以上となってい
た。
Each pixel of the obtained organic EL display device is set to 1
When a constant current drive of 0 mA / cm 2 was performed, an on-off operation (light emission) was confirmed according to the operation of the TFT. Further, when the light emission luminance of each element at the time of constant current driving was measured, the variation of the light emission luminance was within ± 8% in the sample of the present invention, but was ± 12% or more in the comparative sample.

【0113】また、本発明の表示装置のS/N比を求め
たところ20dB以上であり、8階調以上の階調制御が
可能であることがわかった。
Further, the S / N ratio of the display device of the present invention was determined to be 20 dB or more, and it was found that gradation control of 8 or more gradations was possible.

【0114】本発明はその趣旨から明らかなようにこの
実施例で用いた有機EL素子構成膜及びその積層順序に
限るものではなく、ホール注入層、発光層、第2の電
極、配線電極に他の材料を用いてもよく、ホール注入
層、電子輸送層、電子注入層などをさらに形成し多層構
造としても良い。言い換えると成膜される材料の種類、
構造によらず適用できる。
As is clear from the gist, the present invention is not limited to the organic EL element constituting films used in this embodiment and the order of lamination thereof, but includes a hole injection layer, a light emitting layer, a second electrode, and a wiring electrode. May be used, and a hole injection layer, an electron transport layer, an electron injection layer, and the like may be further formed to form a multilayer structure. In other words, the type of material to be deposited,
Applicable regardless of the structure.

【0115】[0115]

【発明の効果】以上のように本発明によれば、誤発光
や、コントラストの低下を防止し、画素間や製品間で発
光輝度のバラツキを生じることなく、しかも動作速度が
速い有機EL素子の駆動装置を実現することができる。
As described above, according to the present invention, an erroneous light emission and a decrease in contrast are prevented, and there is no variation in light emission luminance between pixels or products, and an operation speed of an organic EL element is high. A driving device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の有機EL素子の駆動装置のゲート部分
の概略拡大図である。
FIG. 1 is a schematic enlarged view of a gate portion of a driving device of an organic EL element of the present invention.

【図2】本発明の有機EL素子の駆動装置の一例を示す
平面図である。
FIG. 2 is a plan view showing an example of a driving device for an organic EL element of the present invention.

【図3】本発明の有機EL素子の駆動装置の製造工程を
示す一部断面図である。
FIG. 3 is a partial cross-sectional view illustrating a manufacturing process of a drive device for an organic EL element of the present invention.

【図4】本発明の有機EL素子の駆動装置の製造工程を
示す一部断面図である。
FIG. 4 is a partial cross-sectional view showing a manufacturing process of the driving device for an organic EL element of the present invention.

【図5】本発明の有機EL素子の駆動装置の製造工程を
示す一部断面図である。
FIG. 5 is a partial cross-sectional view showing a manufacturing process of the driving device for an organic EL element of the present invention.

【図6】本発明の有機EL素子の駆動装置の製造工程を
示す一部断面図である。
FIG. 6 is a partial cross-sectional view showing a manufacturing process of the driving device for the organic EL element of the present invention.

【図7】本発明の有機EL素子の駆動装置の製造工程を
示す一部断面図である。
FIG. 7 is a partial cross-sectional view showing a manufacturing process of the driving device for the organic EL element of the present invention.

【図8】本発明の有機EL素子の駆動装置の製造工程を
示す一部断面図である。
FIG. 8 is a partial cross-sectional view showing a manufacturing process of the drive device for the organic EL element of the present invention.

【図9】本発明の有機EL素子の駆動装置の製造工程を
示す一部断面図である。
FIG. 9 is a partial cross-sectional view showing a manufacturing process of the drive device for an organic EL element of the present invention.

【図10】本発明の有機EL素子の駆動装置の製造工程
を示す一部断面図である。
FIG. 10 is a partial cross-sectional view showing a step of manufacturing an organic EL element driving device according to the present invention.

【図11】L/W値が小さい場合のVGS−IDS特性曲線
を示したグラフである。
FIG. 11 is a graph showing a VGS-IDS characteristic curve when the L / W value is small.

【図12】L/W値が大きい場合のVGS−IDS特性曲線
を示したグラフである。
FIG. 12 is a graph showing a VGS-IDS characteristic curve when the L / W value is large.

【符号の説明】[Explanation of symbols]

1 ゲート 2 シリコン基体 11 ソースバス 12 ゲートバス 13 ソース電極 14 ドレイン電極 15 ゲートライン 16 ドレイン電極 17 ソース電極 18 キャパシタ 21、22 シリコン基体 101 基板 102 アモルファスシリコン層 102a 活性層 103 ゲート酸化膜 104 ゲート電極 105 絶縁膜 106 レジスト Reference Signs List 1 gate 2 silicon base 11 source bus 12 gate bus 13 source electrode 14 drain electrode 15 gate line 16 drain electrode 17 source electrode 18 capacitor 21, 22 silicon base 101 substrate 102 amorphous silicon layer 102a active layer 103 gate oxide film 104 gate electrode 105 Insulating film 106 resist

フロントページの続き Fターム(参考) 3K007 AB00 AB02 AB17 BB06 CA00 CA01 CA02 CB01 DA00 DB03 EB00 FA01 FA03 GA00 5C094 AA06 AA07 AA55 AA60 BA27 CA19 GA10 Continued on the front page F term (reference) 3K007 AB00 AB02 AB17 BB06 CA00 CA01 CA02 CB01 DA00 DB03 EB00 FA01 FA03 GA00 5C094 AA06 AA07 AA55 AA60 BA27 CA19 GA10

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 制御電極と一組の被制御電極とが非単結
晶シリコン基体に形成されているスイッチング素子と、 このスイッチング素子により駆動され、少なくとも発光
機能に関与する有機層を有する有機EL素子とを有し、 前記スイッチング素子は、制御電極の長さ(L)と幅
(W)との比を表すL/W値が1を超えるものである有
機EL素子の駆動装置。
An organic EL element having a control electrode and a set of controlled electrodes formed on a non-single-crystal silicon substrate, and an organic layer driven by the switching element and having at least an organic layer involved in a light emitting function. The driving device for an organic EL element, wherein the switching element has an L / W value representing a ratio of a length (L) to a width (W) of the control electrode exceeding 1.
【請求項2】 請求項1の有機EL素子の駆動装置がマ
トリクス状に配置されている有機EL表示装置。
2. An organic EL display device in which the organic EL element driving devices according to claim 1 are arranged in a matrix.
JP11509099A 1999-04-22 1999-04-22 Drive device for organic EL element and organic EL display device Expired - Lifetime JP4246845B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11509099A JP4246845B2 (en) 1999-04-22 1999-04-22 Drive device for organic EL element and organic EL display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11509099A JP4246845B2 (en) 1999-04-22 1999-04-22 Drive device for organic EL element and organic EL display device

Publications (2)

Publication Number Publication Date
JP2000306680A true JP2000306680A (en) 2000-11-02
JP4246845B2 JP4246845B2 (en) 2009-04-02

Family

ID=14653962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11509099A Expired - Lifetime JP4246845B2 (en) 1999-04-22 1999-04-22 Drive device for organic EL element and organic EL display device

Country Status (1)

Country Link
JP (1) JP4246845B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316948B2 (en) 2002-04-11 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2011095761A (en) * 2003-03-26 2011-05-12 Semiconductor Energy Lab Co Ltd Display device
JP2014099635A (en) * 2001-11-09 2014-05-29 Semiconductor Energy Lab Co Ltd Light-emitting device
US9054199B2 (en) 2001-11-09 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905624B2 (en) 2001-11-09 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US11063102B2 (en) 2001-11-09 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US10680049B2 (en) 2001-11-09 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2014099635A (en) * 2001-11-09 2014-05-29 Semiconductor Energy Lab Co Ltd Light-emitting device
US9054199B2 (en) 2001-11-09 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US10461140B2 (en) 2001-11-09 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9577016B2 (en) 2001-11-09 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7316948B2 (en) 2002-04-11 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2014044441A (en) * 2003-03-26 2014-03-13 Semiconductor Energy Lab Co Ltd Display device
US9698207B2 (en) 2003-03-26 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US9300771B2 (en) 2003-03-26 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US8659523B2 (en) 2003-03-26 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
JP2011095761A (en) * 2003-03-26 2011-05-12 Semiconductor Energy Lab Co Ltd Display device
US11430845B2 (en) 2003-03-26 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device

Also Published As

Publication number Publication date
JP4246845B2 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4423701B2 (en) Organic EL display device
US7850501B2 (en) Light-emitting device and method for manufacturing light-emitting device
JP2001195014A (en) Driving device for organic el element
JP2001134217A (en) Driving device for organic el element
US20090146930A1 (en) Organic electro-luminescent display apparatus
JP2000082586A (en) Organic el element
JPH10289784A (en) Organic electroluminescent device
US7592635B2 (en) Organic electroluminescent device
JP2002184575A (en) Organic el display device
JP2000294375A (en) Organic EL device
US6590554B1 (en) Color image display system
JP2001155867A (en) Organic EL display
JP2000100575A (en) Organic el element
JP2001183996A (en) Image display device and driving method for thin film display element
JP2001209331A (en) Thin film display device
JP4246845B2 (en) Drive device for organic EL element and organic EL display device
JP2001060691A (en) Semiconductor device
JP2001057286A (en) Organic EL device
JP2000340359A (en) Driving device for organic EL element and organic EL display device
JP2000340358A (en) Drive unit for organic el element and organic el display
JP2000030870A (en) Organic el element
JP2001196173A (en) Organic el display device
JP2000307119A (en) Driving device for organic EL element and organic EL display device
EP1089291A2 (en) Shift register and image display apparatus using the same
JP4704004B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term