JP2000305063A - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2000305063A JP2000305063A JP11113200A JP11320099A JP2000305063A JP 2000305063 A JP2000305063 A JP 2000305063A JP 11113200 A JP11113200 A JP 11113200A JP 11320099 A JP11320099 A JP 11320099A JP 2000305063 A JP2000305063 A JP 2000305063A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- common
- crystal display
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 55
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 238000012937 correction Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 25
- 239000000758 substrate Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000033772 system development Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】 (修正有)
【課題】大画面、高精細の液晶表示装置において表示画
面に依存した左右むらが発生することを防止した液晶表
示装置を提供する。
【解決手段】左右のコモン電極の引き出し線に対して印
加するコモン電圧の電圧レベルを表示むらの頻度にあわ
せて変化させ、より具体的にはゲートオン状態からオフ
状態に移行する場合に発生するレベルシフト電圧の左右
差、左右で異なるコモン電極の配線分布等に応じて変化
させる。
(57) [Summary] (with correction) [PROBLEMS] To provide a liquid crystal display device which prevents the occurrence of left and right unevenness depending on the display screen in a large screen, high definition liquid crystal display device. Kind Code: A1 A voltage level of a common voltage applied to a lead line of a left and right common electrode is changed in accordance with the frequency of display unevenness, and more specifically, a level generated when the gate shifts from an on state to an off state. The shift voltage is changed according to the difference between the left and right, the wiring distribution of the common electrode that differs between the left and right, and the like.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、TFT液晶ディスプ
レイに係わり、特に左右で異なる表示むらの発生を減少
せしめ、これによって良好な表示品質のTFT液晶ディス
プレイを提供することを目的とする。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TFT liquid crystal display and, more particularly, to provide a TFT liquid crystal display with good display quality by reducing the occurrence of display unevenness that differs between left and right.
【0002】[0002]
【従来の技術】従来の液晶ディスプレイの構成は、マト
リックス状に配列された電極の交差点にTFT、画素電
極、液晶及びカラーフィルタからなる画素を有するTF
T液晶パネルに表示データに対応した階調電圧を印加す
ることでカラー表示を行っている。このような液晶表示
装置としては、例えば特開平3―71453号公報に記
載されているように、コモン電極電圧の値を一水平走査
期間毎に交流化することによる方法がしられている。2. Description of the Related Art A conventional liquid crystal display has a structure in which a TF having a pixel including a TFT, a pixel electrode, a liquid crystal, and a color filter is provided at an intersection of electrodes arranged in a matrix.
Color display is performed by applying a gradation voltage corresponding to display data to the T liquid crystal panel. As such a liquid crystal display device, for example, as described in Japanese Patent Application Laid-Open No. 3-71453, a method is used in which the value of the common electrode voltage is converted into an alternating voltage every horizontal scanning period.
【0003】[0003]
【発明が解決しようとする課題】従来の技術にておいて
は、特定のパターンを表示した場合において、画面の右
と左で表示品質が異なるという問題があった。以下、図
13〜図14を用いて、この課題について詳細に説明す
る。In the prior art, when a specific pattern is displayed, there is a problem that the display quality is different between the right and left sides of the screen. Hereinafter, this problem will be described in detail with reference to FIGS.
【0004】図13はM行N列からなるTFT液晶表示パ
ネルにおける印加電圧波形を示す図であり、下図はそれ
ぞれ、図5において示した2行1列目に位置する画素p
(2,1)及び2行N列目に位置する画素p(2,N)
に係る印加電圧の拡大図である。FIG. 13 is a diagram showing an applied voltage waveform in a TFT liquid crystal display panel having M rows and N columns. The lower diagram shows a pixel p located at the second row and first column shown in FIG.
(2,1) and pixel p (2, N) located in the second row and the Nth column
3 is an enlarged view of an applied voltage according to FIG.
【0005】図14は、表示品質の劣化を示したイメー
ジ図である。FIG. 14 is an image diagram showing deterioration of display quality.
【0006】以上の図面に従い発明が解決しようとする
課題について詳細に説明する。The problem to be solved by the present invention will be described in detail with reference to the above drawings.
【0007】M×N画素からなる液晶表示パネルは、ゲ
ート線とドレイン線がマトリックス状に交差してなり、
各交差点にはTFTが配置され、TFTのゲート電極、ドレイ
ン電極は各々対応したゲート線、ドレイン線と接合され
ている。又TFTのソース電極は液晶層を介してコモン電
極と対向している。ここで各配線においては、例えばC
r合金やAl合金等が採用されるが、いずれの材料を用
いた場合においても配線抵抗を有し、さらに各配線には
その製造過程において寄生容量が負荷されることはいう
までもない。In a liquid crystal display panel comprising M × N pixels, gate lines and drain lines intersect in a matrix.
A TFT is arranged at each intersection, and a gate electrode and a drain electrode of the TFT are connected to a corresponding gate line and drain line, respectively. The source electrode of the TFT faces the common electrode via the liquid crystal layer. Here, in each wiring, for example, C
An r alloy, an Al alloy, or the like is employed. However, even when any material is used, it is needless to say that the wiring has resistance and a parasitic capacitance is applied to each wiring during the manufacturing process.
【0008】又図5において、ゲート線はパネル右側に
おいてゲート電極駆動回路と接続し、ドレイン線はパネ
ル上側においてドレイン電極駆動回路と接続している。
そのため、コモン電極の引き出し線はパネル左側からp
ヵ所、右側から2ヵ所配置されていることとなる。従っ
て引き出し線からみたパネル内におけるコモン電極の配
線抵抗が異なって見えることとなり、電圧変動に対する
波形が配置によって異なることとなる。In FIG. 5, the gate line is connected to the gate electrode driving circuit on the right side of the panel, and the drain line is connected to the drain electrode driving circuit on the upper side of the panel.
Therefore, the lead wire of the common electrode is p
And two places from the right. Therefore, the wiring resistance of the common electrode in the panel as viewed from the lead line will look different, and the waveform with respect to the voltage fluctuation will be different depending on the arrangement.
【0009】更にTFT液晶表示パネルを駆動する場合に
おいてはゲートオフ時においてTFTのゲート―ソース間
に寄生した容量Cgsに対する飛び込み電流によってレベ
ルシフト電圧が発生し、ソース電極の電位がゲートオフ
の前後でΔVsだけ変化することになる。この値は理論
的にTFTのゲートオフ時においてドレイン電極からソー
ス電極への電荷の流入がないと仮定すれば、次式で近似
できるとしている。Further, when driving a TFT liquid crystal display panel, when the gate is turned off, a level shift voltage is generated by a dive current to the capacitance Cgs parasitic between the gate and the source of the TFT, and the potential of the source electrode is ΔVs before and after the gate is turned off. Will change. This value can theoretically be approximated by the following equation, assuming that no charge flows from the drain electrode to the source electrode when the gate of the TFT is turned off.
【0010】[0010]
【数1】ΔVs=(Vgon−Vgoff)×Cgs/
(Clcd+Cadd+Cgs) しかしながら、実際にはゲートオンからオフへ移行する
間に電荷の流入が発生する。ΔVs = (Vgon−Vgoff) × Cgs /
(Clcd + Cadd + Cgs) However, the charge actually flows during the transition from the gate ON to the OFF.
【0011】この流入量はゲートオンからオフへの移行
時間に依存するため、図13に示すTFT液晶表示パネル
の駆動波形おいては、画面左側においては移行時間が短
いため、電荷の流入量が少なく、右側では長いために電
荷の流入量が多くなる。従って、図6に示すように画素
p(2、1)におけるΔVsは画素p(2、N)における
ΔVsよりも高くなる。Since the amount of inflow depends on the transition time from gate on to off, the transition time on the left side of the screen is short in the driving waveform of the TFT liquid crystal display panel shown in FIG. On the right side, the charge inflow increases because of the length. Therefore, as shown in FIG.
ΔVs at p (2,1) is higher than ΔVs at pixel p (2, N).
【0012】以上の結果、TFT液晶パネルの左右におい
て液晶層に保持される電圧値が異なることとなる。As a result, the voltage value held in the liquid crystal layer differs between the left and right sides of the TFT liquid crystal panel.
【0013】この結果、例えば、図13に示すように画
面中央の表示領域に対して、コモン電極に対する電流値
が最大となる白表示を、それ以外の領域である背景領域
に対しては液晶の印加電圧―輝度特性において、最も急
峻な領域となる中間調表示を行った場合に、例えば画面
右側では図7(1)に示すように画面右側において表示
領域右側においてスミアのない良好な表示を得た場合に
おいても、画面左側においてはスミアの発生による表示
品質の劣化が発生する場合がある。As a result, for example, as shown in FIG. 13, a white display in which the current value with respect to the common electrode is maximum is displayed in the display area at the center of the screen, and a liquid crystal display is displayed in the other background area. In the case where halftone display, which is the steepest region in the applied voltage-luminance characteristic, is performed, for example, as shown in FIG. 7A, a good display without smear is obtained on the right side of the screen as shown in FIG. Even in such a case, display quality may deteriorate on the left side of the screen due to occurrence of smear.
【0014】これを補正するために左側においてスミア
のない良好な表示を実現すると、図7(2)に示すよう
に右側においてスミアが発生するという課題があった。
この結果は特に大画面、高精細になると顕著に生じてく
る。さらにコモン電極における負荷成分によってもドレ
イン線の電圧変動によってソース電極を介してコモン電
極に飛び込む電荷がことなるため、この点も表示むらの
発生要因になると考えられる。If a good display without smears is realized on the left side to correct this, there is a problem that smears occur on the right side as shown in FIG. 7 (2).
This result is particularly prominent when the screen is large and high definition. In addition, the charge component jumping into the common electrode via the source electrode due to the voltage fluctuation of the drain line also depends on the load component of the common electrode, and this point is also considered to be a cause of display unevenness.
【0015】[0015]
【課題を解決するための手段】前記課題を解決するため
に、本発明においては、コモン電極に対して、右側の引
き出し線、すなわちゲート基板側、及びゲート基板側の
ドレイン基板からから印加されるコモン波形と左側の引
き出し線、すなわちゲート基板と反対側のドレイン基板
側から印加されるコモン波形にを異ならしめることを特
徴とする。According to the present invention, in order to solve the above-mentioned problems, in the present invention, a voltage is applied to the common electrode from the right-hand lead line, that is, from the gate substrate side and the drain substrate on the gate substrate side. It is characterized in that the common waveform and the common line applied from the left lead line, that is, the common waveform applied from the drain substrate side opposite to the gate substrate are different.
【0016】以上を具現化するために、本発明の液晶表
示装置は右側の引き出し線に与える電圧を生成するコモ
ン電圧生成回路と、左側の引き出し線に与える電圧を生
成するコモン電圧生成回路をそれぞれ有する。In order to realize the above, the liquid crystal display device of the present invention comprises a common voltage generating circuit for generating a voltage to be applied to the right lead line and a common voltage generating circuit for generating a voltage to be applied to the left lead line. Have.
【0017】[0017]
【発明の実施の形態】(第一の実施例)以下、本発明に
おける第一の実施例について、図1〜図6を用いて説明
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of the present invention will be described below with reference to FIGS.
【0018】図1は本発明の液晶表示装置の構成を示す
図であり、101はM行N列の画素によって構成されたTF
T液晶表示パネルであり、102は内部において各列に
配置されたTFTのドレイン電極と接続したN本からなるド
レイン引き出し線、103―1〜103―mは各行に配
置されたTFTのゲート電極と接続したM本からなるゲート
引き出し線、104―1〜104―p,105―1及び
105―2はコモン電極引き出し線である。FIG. 1 is a diagram showing the configuration of a liquid crystal display device according to the present invention. Reference numeral 101 denotes a TF constituted by pixels in M rows and N columns.
A T liquid crystal display panel 102 has N drain lead lines connected to the drain electrodes of the TFTs arranged in each column inside, and 103-1 to 103-m reference the TFT gate electrodes arranged in each row. M connected gate lead lines 104-1 to 104-p, 105-1 and 105-2 are common electrode lead lines.
【0019】106はコントロール回路、107は反転
信号、108はドレイン駆動回路制御信号、109はゲ
ート駆動回路制御信号であり、コントロール回路106
はこれらの信号を生成、出力する。110は電源回路、
111は階調用基準電圧、112はゲート基準電圧、1
13はコモン基準電圧である。Reference numeral 106 denotes a control circuit, 107 denotes an inverted signal, 108 denotes a drain drive circuit control signal, and 109 denotes a gate drive circuit control signal.
Generates and outputs these signals. 110 is a power supply circuit,
111 is a gradation reference voltage, 112 is a gate reference voltage, 1
13 is a common reference voltage.
【0020】電源回路110は図説しない外部システム
からの供給電圧を昇圧、変換をすることによってこれら
の電圧を生成する。114は階調電圧生成回路、115
は階調電圧であり、階調電圧生成回路114は階調用基
準電源111と反転信号107に基づき階調電圧115
を生成する。The power supply circuit 110 generates these voltages by boosting and converting supply voltages from an external system (not shown). Reference numeral 114 denotes a gradation voltage generation circuit;
Is a gray scale voltage, and the gray scale voltage generation circuit 114 generates a gray scale voltage 115 based on the gray scale reference power supply 111 and the inverted signal 107.
Generate
【0021】116はコモン電圧生成回路、117はコ
モン電圧生成回路116によって生成されたコモン電圧
であり、コモン電圧生成回路116は反転信号107、
及びコモン用基準電圧113に基づきコモン電圧117
を生成する。118はコモン電圧補正回路であり、コモ
ン電圧117の電圧値を補正し、補正コモン電圧119
として出力する。Reference numeral 116 denotes a common voltage generation circuit, 117 denotes a common voltage generated by the common voltage generation circuit 116, and the common voltage generation circuit 116
And a common voltage 117 based on the common reference voltage 113.
Generate Reference numeral 118 denotes a common voltage correction circuit which corrects the voltage value of the common voltage 117 and
Output as
【0022】120は選択回路、121はゲート電極駆
動回路側コモン電圧、122はゲート駆動回路逆側コモ
ン電圧であり、選択回路120は反転信号107の極性
に応じてコモン電圧117、補正コモン電圧119を切
り替え、ゲート電極駆動回路側コモン電圧121、ゲー
ト駆動回路逆側コモン電圧122として出力する。Reference numeral 120 denotes a selection circuit, 121 denotes a gate electrode driving circuit side common voltage, 122 denotes a gate driving circuit reverse side common voltage. The selection circuit 120 generates a common voltage 117 and a corrected common voltage 119 according to the polarity of the inverted signal 107. And outputs the same as the gate electrode drive circuit side common voltage 121 and the gate drive circuit reverse side common voltage 122.
【0023】ここで、ゲート駆動回路逆側コモン電圧1
22の電圧線はゲート引き出し線と反対側のコモン電極
引き出し線105―2と接合し、ゲート電極駆動回路側
コモン電圧121は105―2以外のコモン電極引き出
し線と接合している。Here, the gate driving circuit reverse common voltage 1
The voltage line 22 is connected to the common electrode lead line 105-2 on the opposite side of the gate lead line, and the gate electrode drive circuit side common voltage 121 is connected to common electrode lead lines other than 105-2.
【0024】123はドレイン電極駆動回路であり、ド
レイン電極駆動回路制御信号108、階調電圧115に
基づき、ドレイン電圧を生成し、ドレイン引き出し線1
02に電圧を印加する。124―1〜124―mはゲー
ト電極駆動回路であり、ゲート電極駆動回路制御信号1
09、ゲート基準電圧112に基づきゲート駆動電圧を
生成し、ゲート引き出し線103―1〜103―mに電
圧を印加する。Reference numeral 123 denotes a drain electrode driving circuit which generates a drain voltage based on the drain electrode driving circuit control signal 108 and the gradation voltage 115 and
02 is applied with a voltage. Reference numerals 124-1 to 124-m denote gate electrode drive circuits, and a gate electrode drive circuit control signal 1
09, a gate drive voltage is generated based on the gate reference voltage 112, and a voltage is applied to the gate lead lines 103-1 to 103-m.
【0025】図2はコモン電圧生成回路116の構成を
示す図である。図中VDD、VEE、Vref及びVR
は電源回路110において生成されたコモン基準電圧1
13の構成電圧、Mは反転信号107、Vcomはコモ
ン電圧生成回路116において生成されるコモン電圧1
17である。201,202は反転増幅回路、203は
相補型のトランジスタにおいて構成された電流増幅回
路、又R1〜R6、及びRbは抵抗、Cbはコンデンサ
である。FIG. 2 is a diagram showing a configuration of the common voltage generation circuit 116. VDD, VEE, Vref and VR in the figure
Is the common reference voltage 1 generated in the power supply circuit 110
13, M is an inverted signal 107, and Vcom is a common voltage 1 generated by a common voltage generation circuit 116.
Seventeen. 201 and 202 are inverting amplifier circuits, 203 is a current amplifier circuit composed of complementary transistors, R1 to R6 and Rb are resistors, and Cb is a capacitor.
【0026】図3はコモン電圧補正回路118の構成を
示す図であり、Vcom’は補正コモン電圧119を示
す。301は相補型のトランジスタを用いた電流増幅回
路、Rd,Cdは各々抵抗及びコンデンサである。FIG. 3 is a diagram showing the configuration of the common voltage correction circuit 118. Vcom 'indicates a corrected common voltage 119. Reference numeral 301 denotes a current amplifier circuit using complementary transistors, and Rd and Cd denote resistors and capacitors, respectively.
【0027】図4はコモン電圧波形の違いを示す図であ
り、各々コモン電圧生成回路116においてRb,Cb
がない場合のVcom、コモン電圧生成回路116の出
力電圧であるVcom、コモン電圧補正回路118の出
力であるVcom’について記述している。FIG. 4 is a diagram showing the difference between the common voltage waveforms.
, Vcom 'which is an output voltage of the common voltage generation circuit 116, and Vcom' which is an output of the common voltage correction circuit 118.
【0028】図5はTFT液晶表パネル101に対する印
加電圧波形を示す図であり、図*にて示した画素p(2,1)
及び画素p(2,N)に印加される電圧値を示している。FIG. 5 is a diagram showing a voltage waveform applied to the TFT liquid crystal front panel 101. The pixel p (2,1) shown in FIG.
And a voltage value applied to the pixel p (2, N).
【0029】図中Vd(1)、Vd(N)は各々画素p(2,1)、p(2,
N)のドレイン電極に印加されるドレイン電圧、Vg(1)、V
g(N)は各々画素p(2,1)、p(2,N)のゲート電極に印加され
るゲート電圧である。In the figure, Vd (1) and Vd (N) are pixels p (2,1), p (2,
N) Drain voltage applied to the drain electrode, Vg (1), V
g (N) is a gate voltage applied to the gate electrodes of the pixels p (2,1) and p (2, N), respectively.
【0030】図6は図5において示した印加電圧波形に
おいて、ゲート電圧がオフに移行する期間における電圧
変化の拡大図であり、比較のために画素p(2,1)及び画素
p(2,N)に印加される電圧値を同時に示している。ここで
Vs(2,1)、Vs(2,N)は各々画素p(2,1)及び画素p(2,N)に位
置するTFTのソース電極に保持される電圧値である。又V
l(2,1)は画素p(2,1)に保持される液晶印加電圧、Vl(2,
N)は画素p(2,N)に保持される液晶印加電圧であり、各々
の電圧によって液晶を介した透過光量が変化し、階調表
示を実現する。FIG. 6 is an enlarged view of the voltage change during the period when the gate voltage is turned off in the applied voltage waveform shown in FIG. 5. For comparison, the pixel p (2,1) and the pixel
The voltage value applied to p (2, N) is also shown. here
Vs (2,1) and Vs (2, N) are voltage values held at the source electrodes of the TFTs located at pixel p (2,1) and pixel p (2, N), respectively. Also V
l (2,1) is the liquid crystal applied voltage held at pixel p (2,1), Vl (2,1)
N) is a voltage applied to the liquid crystal held in the pixel p (2, N), and the amount of light transmitted through the liquid crystal changes according to each voltage, thereby realizing gradation display.
【0031】以上の図面を用いて第一の実施例に係る動
作の詳細について説明する。The operation of the first embodiment will be described in detail with reference to the drawings.
【0032】図1において、コントロール回路106に
対しては、図説しない外部システムを介して入力される
制御信号群に基づき反転信号107、ドレイン駆動回路
制御信号108、ゲート駆動回路制御信号109を生成
する。In FIG. 1, an inversion signal 107, a drain drive circuit control signal 108, and a gate drive circuit control signal 109 are generated for a control circuit 106 based on a control signal group input through an external system (not shown). .
【0033】ここで反転信号107は液晶パネルに印加
される電圧の交流周期を決定する信号であり、図4にM
として示すように、ここでは1水平走査期間毎に極性が
変化することとする。ドレイン駆動回路制御信号108
は表示データ、転送信号、ラッチ信号によって構成され
る。表示データは各画素の階調レベルを決定する信号で
あり、一画素当たり通常6〜8ビットから構成されてい
る。Here, the inversion signal 107 is a signal for determining the AC period of the voltage applied to the liquid crystal panel.
Here, it is assumed that the polarity changes every horizontal scanning period. Drain drive circuit control signal 108
Is composed of display data, a transfer signal, and a latch signal. The display data is a signal for determining the gradation level of each pixel, and is usually composed of 6 to 8 bits per pixel.
【0034】転送信号は、順次ドレイン電極駆動回路1
23に入力される表示データの転送タイミングを示す信
号である。転送された表示データはドレイン電極駆動回
路123において、階調電圧115から対応した電圧値
の選択がなされる。ドレイン引き出し線102の全ての
列に対して表示データの転送が完了すると、ラッチ信号
に基づくタイミングにおいて、表示データと従う電圧値
が階調電圧から選択され、選択された電圧値がドレイン
引き出し線102に出力される。The transfer signal is transmitted to the drain electrode driving circuit 1 sequentially.
23 is a signal indicating the transfer timing of the display data input to 23. The transferred display data is subjected to selection of a corresponding voltage value from the gradation voltage 115 in the drain electrode drive circuit 123. When the transfer of the display data to all the columns of the drain lead line 102 is completed, the voltage value according to the display data is selected from the gradation voltages at the timing based on the latch signal, and the selected voltage value is set to the drain lead line 102. Is output to
【0035】ゲート電極駆動回路制御信号109はフレ
ーム信号、選択信号からなり、ゲート電極駆動回路12
4―1〜124―mは、選択信号が入力されると先頭行
から順次ゲート線に対してゲートオン電圧を印加するこ
とで走査を行うと共に、他のゲート線に対してはゲート
オフ電圧を印加する。ここでゲートオフ電圧は図5に示
すようにコモン電圧と同じ極性を有する電圧である。全
ての行の走査が終了するとフレーム信号の印加によっ
て、再度先頭行から走査を開始する。以上の動作によっ
て画素p(2,1)、画素p(2,N)に各々印加される電位は表示
データが等しければ、ドレイン電圧Vd(1)、Vd(N)ゲート
電圧Vg(1)、Vg(N)として、図5に示すような波形とな
る。以上の動作については従来例において詳しく記載さ
れている。The gate electrode drive circuit control signal 109 comprises a frame signal and a selection signal.
4-1 to 124-m scan by applying a gate-on voltage to the gate lines sequentially from the first row when the selection signal is input, and apply a gate-off voltage to the other gate lines. . Here, the gate-off voltage is a voltage having the same polarity as the common voltage as shown in FIG. When the scanning of all the rows is completed, the scanning is started again from the first row by applying the frame signal. The potentials applied to the pixel p (2,1) and the pixel p (2, N) by the above operation are the drain voltage Vd (1), the gate voltage Vg (1), and the drain voltage Vd (N), if the display data is equal. Vg (N) has a waveform as shown in FIG. The above operation is described in detail in the conventional example.
【0036】次にコモン電圧生成の動作について説明す
る。コモン電圧生成回路116は、図2に示すように反
転増幅回路201、202を結合すると共に、R1〜R6
の抵抗値を適当に設定することによってコモン電圧Vc
omを生成する。電流増幅回路203は液晶表示パネル
へ十分な電流を供給するための回路である。Next, the operation of generating the common voltage will be described. The common voltage generating circuit 116 couples the inverting amplifier circuits 201 and 202 as shown in FIG.
By appropriately setting the resistance value of the common voltage Vc
om. The current amplification circuit 203 is a circuit for supplying a sufficient current to the liquid crystal display panel.
【0037】ここで図2において、2段目の反転増幅回
路202に着目すると、R6、R5を介するフィードバッ
クループにおいてRd,Cdの負荷成分がある。従って
入力の変化が発生した場合、フィードバックに係る電流
の一部はRdを介してCdに流れ込むため、帰還成分に
位相遅れが発生する。In FIG. 2, when attention is paid to the second-stage inverting amplifier circuit 202, there are load components Rd and Cd in a feedback loop via R6 and R5. Therefore, when an input change occurs, a part of the current relating to feedback flows into Cd via Rd, and thus a phase delay occurs in the feedback component.
【0038】反転増幅回路202は位相遅れを打ち消す
ように働くため、結果として得られるコモン電圧Vco
mはRd,Cdがない場合と比較して、図4に示すよう
に、一旦高電位に変化すると共に、Cdのチャージが行
われるにつれ、Rd,Cdがない場合のコモン電圧波形
に近づくこととなる。Since the inverting amplifier circuit 202 acts to cancel the phase delay, the resulting common voltage Vco
As shown in FIG. 4, m once changes to a high potential, and approaches the common voltage waveform without Rd and Cd as Cd is charged, as compared with the case without Rd and Cd. Become.
【0039】これに対して、コモン電圧補正回路118
の構成は図3のようになる。電流増幅回路301は低入
力・高出力インピーダンスな回路であるため、コモン電
圧回路補正回路118の出力電圧Vcom’が変化して
も入力電圧Vcomに影響を与えることはない。電流増
幅回路301の出力にはRd、Cdからなる負荷成分が
結合してある。従って、図4に示すようにVcom’は
Vcomに対して位相遅れが生じる。On the other hand, the common voltage correction circuit 118
Is as shown in FIG. Since the current amplifier circuit 301 is a circuit having low input and high output impedance, even if the output voltage Vcom ′ of the common voltage circuit correction circuit 118 changes, it does not affect the input voltage Vcom. A load component consisting of Rd and Cd is coupled to the output of the current amplification circuit 301. Therefore, as shown in FIG. 4, Vcom 'has a phase delay with respect to Vcom.
【0040】以上のようにして生成されたコモン電圧1
17、補正コモン電圧119は選択回路120において
反転信号107の極性に従い、ゲート電極駆動回路側に
出力するか、反対側に出力するかの選択がなされる。こ
の選択は、選択される行に対して正極性(ここで正極性
とは、ソース電圧がコモン電圧よりも高電位である場合
である)の電圧を印加する場合はコモン電圧117をゲ
ート電極駆動回路側コモン電圧121に印加し、補正コ
モン電圧119をゲート駆動回路逆側コモン電圧122
に出力する。The common voltage 1 generated as described above
17. The selection circuit 120 selects whether to output the correction common voltage 119 to the gate electrode drive circuit side or the opposite side according to the polarity of the inverted signal 107 in the selection circuit 120. In this selection, a common voltage 117 is applied to the gate electrode when a voltage having a positive polarity (here, the positive polarity is a case where the source voltage is higher than the common voltage) is applied to the selected row. The correction common voltage 119 is applied to the circuit side common voltage 121 and the gate drive circuit reverse side common voltage 122
Output to
【0041】以上の構成を用いることによって、TFT液
晶表示パネルにおいてゲート電極駆動回路を有する側の
コモン電極引き出し線へのコモン電圧の入力と反対側の
コモン電極引き出し線へのコモン電圧の入力を異ならし
めることが可能となる。By using the above configuration, the input of the common voltage to the common electrode lead line on the side having the gate electrode drive circuit and the input of the common voltage to the opposite common electrode lead line in the TFT liquid crystal display panel are different. It becomes possible to close.
【0042】以上第一の実施例に関し、特にコモン電圧
の生成方法について説明したが、次に本実施例によって
画素電極に印加される電圧値がどのようになるかについ
て図5を用いて説明する。The method of generating a common voltage has been described above with reference to the first embodiment. Next, how the voltage applied to the pixel electrode according to this embodiment will be described with reference to FIG. .
【0043】発明が解決しようとする課題においても説
明したように、従来の方式においてはゲートオフ時にお
ける遅延の発生等によって左右において同じ階調表示を
行った場合においてもソース電圧Vsに差が生じる。こ
れに対して本実施例の液晶表示装置では、図5に示すよ
うに、ゲートオフ時において、正極性の場合にはVcom1
の方がVcomNよりも高電位となり、逆に負極性の場合に
はVcomNの方がVcom1よりも高電位となることができる。As described in connection with the problem to be solved by the invention, in the conventional method, a difference occurs in the source voltage Vs even when the same gray scale display is performed on the left and right due to the occurrence of a delay when the gate is turned off. On the other hand, in the liquid crystal display device of the present embodiment, as shown in FIG.
Is higher in potential than VcomN, and conversely, in the case of negative polarity, VcomN can be higher in potential than Vcom1.
【0044】この動作によって液晶表示パネルの左右で
ゲートオフ時に係る飛び込み電流によるΔVsの値が異な
る場合でもその電位差に応じてコモン電圧にも同じだけ
の差を与えることが可能となる。By this operation, even when the value of ΔVs due to the inrush current at the time of gate-off differs between the left and right sides of the liquid crystal display panel, the same difference can be given to the common voltage according to the potential difference.
【0045】(第二の実施例)以下、第二の実施例につ
いて、図7〜図9を用いて説明する。尚、本発明におい
て重要な部分はコモン電圧生成回路の構成とその印加方
法であるため、従来例と重複する構成については特に記
載のない限り従来例と同等の構成を有するものとする。(Second Embodiment) Hereinafter, a second embodiment will be described with reference to FIGS. It is to be noted that the important part in the present invention is the configuration of the common voltage generation circuit and the method of applying the same. Therefore, the configuration overlapping with the conventional example has the same configuration as the conventional example unless otherwise specified.
【0046】図7はコモン電圧生成回路を独立して有す
る場合の構成を示しており、701はコモン電圧生成回
路である。FIG. 7 shows a configuration in which a common voltage generating circuit is independently provided, and 701 is a common voltage generating circuit.
【0047】図8はコモン電圧生成回路801の構成を
示す図であり、801,802及び804は反転増幅回
路、803,805は電流増幅回路である。VcomRはゲ
ート電極駆動回路と逆側のコモン電極引き出し線に印加
する電圧であり、VcomLはゲート電極駆動回路側のコモ
ン電極引き出し線に印加する電圧である。FIG. 8 is a diagram showing the configuration of the common voltage generation circuit 801. Reference numerals 801, 802 and 804 denote inverting amplifier circuits, and 803 and 805 denote current amplifier circuits. VcomR is a voltage applied to the common electrode lead line on the side opposite to the gate electrode drive circuit, and VcomL is a voltage applied to the common electrode lead line on the gate electrode drive circuit side.
【0048】以上の図面に基づき第二の実施例における
動作について説明する。The operation of the second embodiment will be described with reference to the above drawings.
【0049】第二の実施例において、図8に示すコモン
電圧生成回路701の出力電圧値VcomRとVcomLはそれぞ
れ、In the second embodiment, the output voltage values VcomR and VcomL of the common voltage generation circuit 701 shown in FIG.
【0050】[0050]
【数2】となる。従って、例えば図8における抵抗値を R3=R6、R4=R7、R5<R8 と設定すれば、VR>Vrefである場合において、 VcomR<VcomL が成立する。## EQU2 ## Therefore, for example, if the resistance values in FIG. 8 are set as R3 = R6, R4 = R7, and R5 <R8, then VcomR <VcomL holds when VR> Vref.
【0051】従ってVcomRとVcomLの関係は、図9に示す
ように、両者の振幅値が等しく、かつ絶対値の異なる2
種類のコモン電圧値を得ることができる。この両者の電
位差をゲートオフ時における左右の画素電極のドレイン
電圧のレベルシフト電圧であるレベルΔVs(1)―ΔVs(N)
と等しく設定すれば、レベルシフト電圧の左右差をコモ
ン電圧の差で吸収することが可能となり、表示むらのな
い良好な画質を得ることができる。Therefore, as shown in FIG. 9, the relationship between VcomR and VcomL is such that the amplitude values of the two are equal and the absolute values are different.
Different types of common voltage values can be obtained. The potential difference between the two is a level ΔVs (1) −ΔVs (N) which is a level shift voltage of the drain voltage of the left and right pixel electrodes when the gate is off.
If it is set equal to, the difference between the left and right of the level shift voltage can be absorbed by the difference between the common voltages, and a good image quality without display unevenness can be obtained.
【0052】(第三の実施例)次に第三の実施例につい
て、図10〜図12を用いて説明する。Third Embodiment Next, a third embodiment will be described with reference to FIGS.
【0053】図10は第三の実施例における液晶表示装
置の構成を示す図であり、1001はコモン電圧生成回
路であり、1002は選択回路、1003はコモン電圧
選択信号である。コモン電圧生成回路1001は第二の
実施例において示したように、VcomLとVcom'の2レベル
の電圧値を生成する。ここでVcomL>Vcom'が成立するも
のとする。選択回路1002はコモン電圧生成回路10
01によって生成されたVcomLとVcom'のうち、何れか一
方の電圧レベルをコモン電圧選択信号1003の極性に
従って選択する。FIG. 10 is a diagram showing the configuration of a liquid crystal display device according to the third embodiment, wherein 1001 is a common voltage generation circuit, 1002 is a selection circuit, and 1003 is a common voltage selection signal. As shown in the second embodiment, the common voltage generation circuit 1001 generates two-level voltage values of VcomL and Vcom '. Here, it is assumed that VcomL> Vcom 'holds. The selection circuit 1002 is a common voltage generation circuit 10
01, and selects one of the voltage levels of VcomL and Vcom ′ according to the polarity of the common voltage selection signal 1003.
【0054】図11はコモン電圧生成回路1001の構
成を示す図であり、1101、1102及び1104は
反転増幅回路、1103、1105は電流増幅回路であ
る。又R1〜R6は抵抗、ZD1はツェナダイオードである。FIG. 11 is a diagram showing the configuration of the common voltage generation circuit 1001. Reference numerals 1101, 1102 and 1104 denote inverting amplifier circuits, and 1103 and 1105 denote current amplifier circuits. R1 to R6 are resistors, and ZD1 is a Zener diode.
【0055】図12は第三の実施例におけるVcomL、Vco
m'とVcomRの電圧波形を示す図である。Vgはゲート電圧
を示している。FIG. 12 shows VcomL and Vco in the third embodiment.
FIG. 7 is a diagram showing voltage waveforms of m ′ and VcomR. Vg indicates a gate voltage.
【0056】以上の図面に基づき第三の実施例における
動作について説明する。The operation in the third embodiment will be described with reference to the above drawings.
【0057】第三の実施例において、図10に示すコモ
ン電圧生成回路1001はVcomLとVcom'なる2レベルの
コモン電圧波形を生成する。この構成としては第二の実
施例において示した構成の他、図12で示す構成を用い
ることも可能である。図12で示すコモン電圧生成回路
1001は2つの反転増幅回路1101、1102及び
電流増幅回路1103からなる構成等によってコモン電
圧VcomLを生成する。一方、Vcom'に対しては、ZD1とR6
によって決定されるVcomLの電位に関わらず一定の電位
のみ低下した電圧を正転増幅回路1104にフィードバ
ックすることによってVcom'を得る。従ってVcomLとVco
m'の電位関係は、第二の実施例におけるVcomLとVcomRの
関係と同等にある波形となる。In the third embodiment, a common voltage generation circuit 1001 shown in FIG. 10 generates a two-level common voltage waveform VcomL and Vcom '. As this configuration, in addition to the configuration shown in the second embodiment, the configuration shown in FIG. 12 can be used. A common voltage generation circuit 1001 shown in FIG. 12 generates a common voltage VcomL by using a configuration including two inverting amplifier circuits 1101 and 1102 and a current amplifier circuit 1103. On the other hand, for Vcom ', ZD1 and R6
Vcom ′ is obtained by feeding back a voltage reduced by a certain potential to the non-inverting amplifier circuit 1104 irrespective of the potential of VcomL determined by Vcom ′. So VcomL and Vco
The potential relationship of m 'has a waveform equivalent to the relationship between VcomL and VcomR in the second embodiment.
【0058】このように生成されたVcomLとVcom'は、選
択回路1002においてコモン電圧選択信号1003の
極性に基づき何れか一方の電圧が選択される。コモン電
圧選択信号1003の極性は、図12に示すように液晶
層に印加される電圧レベルの極性を制御する反転信号M
に基づく。具体的にはコモン電圧の立ち上がり時間にお
いてはVcomR=VcomLとなるように設定し、ゲートオフ時
の前においてコモン電圧選択信号1003の極性が変化
し、VcomR=Vcom'となるように設定する。One of the VcomL and Vcom ′ generated in this way is selected by the selection circuit 1002 based on the polarity of the common voltage selection signal 1003. As shown in FIG. 12, the polarity of the common voltage selection signal 1003 is the inverted signal M that controls the polarity of the voltage level applied to the liquid crystal layer.
based on. Specifically, VcomR = VcomL is set during the rise time of the common voltage, and the polarity of the common voltage selection signal 1003 is changed before the gate is turned off, so that VcomR = Vcom ′.
【0059】以上の構成を用いることによって、コモン
電圧VcomR、VcomLの電位差をゲートオフ時における左右
の画素電極のドレイン電圧のレベルシフト電圧であるレ
ベルΔVs(1)―ΔVs(N)と等しく設定すれば、レベルシフ
ト電圧の左右差をコモン電圧の差で吸収することが可能
となり、表示むらのない良好な画質を得ることができ
る。By using the above configuration, it is possible to set the potential difference between the common voltages VcomR and VcomL equal to the level ΔVs (1) −ΔVs (N) which is the level shift voltage of the drain voltages of the left and right pixel electrodes when the gate is off. In addition, the difference between the left and right of the level shift voltage can be absorbed by the difference between the common voltages, and a good image quality without display unevenness can be obtained.
【0060】[0060]
【発明の効果】上記発明に従えば、左右でコモン電圧の
値を異ならしめることが可能となり左右方向に発生する
表示むらを押さえることが可能となる。According to the above invention, it is possible to make the value of the common voltage different between the left and right, and it is possible to suppress display unevenness occurring in the left and right directions.
【0061】第一の実施例に従えば、左右に印加するコ
モン電圧の発生源として、同一の増幅回路を用いること
が可能であり、これによって低価格な液晶表示装置を提
供することが可能となる。According to the first embodiment, it is possible to use the same amplifier circuit as a source of the common voltage applied to the left and right, thereby providing a low-cost liquid crystal display device. Become.
【0062】第二の実施例に従えば、左右に印加するコ
モン電圧の発生源として、常に異なる生成回路を用いる
ことができ、これによって充電時間の短くすることが可
能となる。According to the second embodiment, different generation circuits can always be used as a source of the common voltage applied to the left and right, thereby making it possible to shorten the charging time.
【0063】第三の実施例に従えば、左右に印加するコ
モン電圧値はゲートオフのときのみ異ならしめることが
可能となり、これによって低消費電力化を実現できる。According to the third embodiment, the common voltage values applied to the left and right can be made different only when the gate is off, thereby realizing low power consumption.
【図1】本発明の液晶表示装置の構成を示す図。FIG. 1 is a diagram showing a configuration of a liquid crystal display device of the present invention.
【図2】コモン電圧生成回路の構成を示す図。FIG. 2 is a diagram illustrating a configuration of a common voltage generation circuit.
【図3】コモン電圧補正回路の構成を示す図。FIG. 3 is a diagram illustrating a configuration of a common voltage correction circuit.
【図4】コモン電圧波形の変化を示す図。FIG. 4 is a diagram showing a change in a common voltage waveform.
【図5】印加電圧波形を示す図。FIG. 5 is a diagram showing an applied voltage waveform.
【図6】画素電極への印加電圧の拡大図。FIG. 6 is an enlarged view of a voltage applied to a pixel electrode.
【図7】第二の実施例における液晶表示装置の構成を示
す図。FIG. 7 is a diagram illustrating a configuration of a liquid crystal display device according to a second embodiment.
【図8】コモン電圧生成回路の構成を示す図。FIG. 8 is a diagram illustrating a configuration of a common voltage generation circuit.
【図9】第二の実施例におけるコモン電圧波形を示す
図。FIG. 9 is a diagram showing a common voltage waveform in the second embodiment.
【図10】第三の実施例における液晶表示装置の構成を
示す図。FIG. 10 is a diagram illustrating a configuration of a liquid crystal display device according to a third embodiment.
【図11】第三の実施例におけるコモン電圧生成回路の
構成を示す図。FIG. 11 is a diagram illustrating a configuration of a common voltage generation circuit according to a third embodiment.
【図12】第三の実施例におけるコモン電圧波形を示す
図。FIG. 12 is a diagram showing a common voltage waveform in the third embodiment.
【図13】ゲート波形の歪みによる影響を示す図。FIG. 13 is a diagram showing the influence of distortion of a gate waveform.
【図14】表示むらの例を示す図。FIG. 14 is a diagram showing an example of display unevenness.
101…TFT液晶表示パネル、102…ドレイン引き出
し線、103―1〜103―m…ゲート引き出し線、1
04―1〜104―p、105―1、105―2…コモ
ン電極引き出し線、106…コントロール回路、107
…反転信号、108…ドレイン駆動回路制御信号、10
9…ゲート駆動回路制御信号、110…電源回路、11
1…階調用基準電圧、112…ゲート基準電圧、113
…コモン基準電圧、114…階調電圧生成回路、115
…階調電圧、116…コモン電圧生成回路、117…コ
モン電圧、118…コモン電圧補正回路、119…補正
コモン電圧、120…選択回路、121…ゲート電極駆
動回路側コモン電圧、122…ゲート駆動回路逆側コモ
ン電圧、123…ドレイン電極駆動回路、124―1〜
124―m…ゲート電極駆動回路、201、202…反
転増幅回路、203…電流増幅回路、301…補正コモ
ン電圧、701…コモン電圧生成回路、801…反転増
幅回路、802…反転増幅回路、803…電流増幅回
路、804…反転増幅回路、805…電流増幅回路、1
001…コモン電圧生成回路、1002…選択回路、1
003…コモン電圧選択信号、1101…反転増幅回
路、1102…反転増幅回路、1103…電流増幅回
路、1104…反転増幅回路、1105…電流増幅回
路。101: TFT liquid crystal display panel, 102: drain lead line, 103-1 to 103-m: gate lead line, 1
04-1 to 104-p, 105-1, 105-2 ... common electrode lead wire, 106 ... control circuit, 107
... Inversion signal, 108 ... Drain drive circuit control signal, 10
9: gate drive circuit control signal, 110: power supply circuit, 11
1 ... gradation reference voltage, 112 ... gate reference voltage, 113
... Common reference voltage, 114 ... Grayscale voltage generation circuit, 115
... Grayscale voltage, 116 ... Common voltage generation circuit, 117 ... Common voltage, 118 ... Common voltage correction circuit, 119 ... Correction common voltage, 120 ... Selection circuit, 121 ... Gate electrode drive circuit side common voltage, 122 ... Gate drive circuit Reverse common voltage, 123 ... Drain electrode drive circuit, 124-1 to 124-1
124-m: gate electrode drive circuit, 201, 202: inverted amplifier circuit, 203: current amplifier circuit, 301: corrected common voltage, 701: common voltage generation circuit, 801: inverted amplifier circuit, 802: inverted amplifier circuit, 803 ... Current amplifying circuit, 804 ... inverting amplifying circuit, 805 ... current amplifying circuit, 1
001: common voltage generation circuit, 1002: selection circuit, 1
003: common voltage selection signal, 1101: inverting amplifier circuit, 1102: inverting amplifier circuit, 1103: current amplifier circuit, 1104: inverting amplifier circuit, 1105: current amplifier circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 仲吉 良彰 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 古橋 勉 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 新田 博幸 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 萬場 則夫 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 Fターム(参考) 2H093 NA45 NA51 NB30 NC01 NC18 NC34 NC35 NC37 ND05 5C006 AC25 AC27 BB16 FA22 FA25 FA37 FA47 5C080 AA10 BB05 DD05 DD10 DD26 DD28 EE29 FF07 FF11 JJ02 JJ03 JJ04 ──────────────────────────────────────────────────の Continued on front page (72) Inventor Yoshiaki Nakayoshi 3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd.Electronic Device Division (72) Inventor Tsutomu Furuhashi 1099, Ozenji, Aso-ku, Kawasaki-shi, Kanagawa Hitachi, Ltd. Inside the System Development Laboratory (72) Inventor Hiroyuki Nitta 1099 Ozenji Temple, Aso-ku, Kawasaki City, Kanagawa Prefecture Inside Hitachi Systems Development Laboratory (72) Inventor Norio Manba 1099 Ozenji Temple, Aso-ku, Kawasaki City, Kanagawa Prefecture F-term in Hitachi, Ltd. System Development Laboratory (reference) 2H093 NA45 NA51 NB30 NC01 NC18 NC34 NC35 NC37 ND05 5C006 AC25 AC27 BB16 FA22 FA25 FA37 FA47 5C080 AA10 BB05 DD05 DD10 DD26 DD28 EE29 FF07 FF11 JJ02 JJ03 JJ04 JJ04
Claims (5)
リックス状に配列したアクティブマトリックス型液晶表
示パネルと、表示データを入力し、入力した表示データ
に応じた階調電圧を生成し、これを該表示データの対応
する水平方向の前記画素部に印加するドレイン電極駆動
回路と、上記垂直方向に配列する画素部のうち何れかを
順次選択し、選択している画素部に対しては選択電圧を
印加し、選択していない画素部に対しては非選択電圧を
印加するゲート電極駆動回路とを具備し、アクティブマ
トリックス型液晶表示パネルにおける液晶層を介した一
方の電極であるコモン電極は少なくとも行単位で共通で
ある特徴を有する液晶表示装置において、前記アクティ
ブマトリックス型液晶表示パネルのコモン電極に対して
は、ゲート電極駆動回路側から与えるコモン電圧と、そ
の行方向に関して反対側のコモン電極に与えるコモン電
圧の値を異ならしめることを特徴とする液晶表示装置。An active matrix type liquid crystal display panel in which switching elements and liquid crystals are arranged in a matrix in each pixel portion, display data is input, and a gradation voltage corresponding to the input display data is generated. A drain electrode driving circuit for applying the pixel data in the horizontal direction corresponding to the display data and one of the pixel units arranged in the vertical direction are sequentially selected, and a selection voltage is applied to the selected pixel unit. And a gate electrode driving circuit for applying a non-selection voltage to a non-selected pixel portion. In the active matrix type liquid crystal display panel, a common electrode which is one electrode via a liquid crystal layer is provided in at least a row. In a liquid crystal display device having a feature that is common in units, a gate electrode drive is applied to a common electrode of the active matrix type liquid crystal display panel. A liquid crystal display device comprising a common voltage applied from the circuit side, that occupy different value of the common voltage applied to the common electrode of the opposite side with respect to the row direction.
ン電圧と、その行方向に関して反対側のコモン電極に与
えるコモン電圧の値の差は、ゲート電圧がオン電圧から
オフ電圧に移行する場合にドレイン電圧に発生するレベ
ルシフト電圧の差と略等しいことを特徴とする請求項1
記載の液晶表示装置。The difference between the common voltage applied from the gate electrode drive circuit side and the value of the common voltage applied to the common electrode on the opposite side in the row direction is determined by the drain voltage when the gate voltage shifts from the on voltage to the off voltage. 2. The method according to claim 1, wherein the difference is substantially equal to a level shift voltage generated in the voltage.
The liquid crystal display device according to the above.
リックス状に配列したアクティブマトリックス型液晶表
示パネルと、表示データを入力し、入力した表示データ
に応じた階調電圧を生成し、これを該表示データの対応
する水平方向の前記画素部に印加するドレイン電極駆動
回路と、上記垂直方向に配列する画素部のうち何れかを
順次選択し、選択している画素部に対しては選択電圧を
印加し、選択していない画素部に対しては非選択電圧を
印加するゲート電極駆動回路とを具備し、アクティブマ
トリックス型液晶表示パネルにおける液晶層を介した一
方の電極であるコモン電極は少なくとも行単位で共通で
ある特徴を有する液晶表示装置において、少なくとも2
レベルのコモン電極を発生する回路を有し、前記コモン
電極を発生する回路において生成される電圧値を液晶層
に印加される電圧レベルの極性に応じて切り替えること
を特徴とする液晶表示装置。3. An active matrix type liquid crystal display panel in which switching elements and liquid crystals are arranged in a matrix in each pixel portion, display data is input, and a gradation voltage is generated according to the input display data. A drain electrode driving circuit for applying the pixel data in the horizontal direction corresponding to the display data and one of the pixel units arranged in the vertical direction are sequentially selected, and a selection voltage is applied to the selected pixel unit. And a gate electrode driving circuit for applying a non-selection voltage to a non-selected pixel portion. In the active matrix type liquid crystal display panel, a common electrode which is one electrode via a liquid crystal layer is provided in at least a row. In a liquid crystal display device having a feature that is common in units, at least 2
A liquid crystal display device having a circuit for generating a common electrode of a level, wherein a voltage value generated in the circuit for generating the common electrode is switched according to the polarity of the voltage level applied to the liquid crystal layer.
性が変化した後一定期間においては一方の電圧レベルを
液晶表示パネルの全てのコモン電極に対して与えると共
に、少なくともゲートオン状態からオフ状態に移行する
前においてゲート電極駆動回路側のコモン電極に印加す
るコモン電圧と反対側のコモン電極に印加するコモン電
圧を異ならしめることを特徴とする液晶表示装置。4. A liquid crystal display device according to claim 3, wherein one voltage level is applied to all common electrodes of the liquid crystal display panel for a certain period after the polarity is changed, and at least the gate is turned off from the on state. A liquid crystal display device characterized in that before shifting, a common voltage applied to a common electrode on a gate electrode drive circuit side and a common voltage applied to a common electrode on the opposite side are made different.
記一方のコモン電極に印加するコモン電圧の切り替える
ための切り替え信号と前記切り替え信号を発生すること
を特徴とする液晶表示装置。5. A liquid crystal display device according to claim 4, wherein a switching signal for switching a common voltage applied to said one common electrode and said switching signal are generated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11113200A JP2000305063A (en) | 1999-04-21 | 1999-04-21 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11113200A JP2000305063A (en) | 1999-04-21 | 1999-04-21 | Liquid crystal display |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000305063A true JP2000305063A (en) | 2000-11-02 |
Family
ID=14606101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11113200A Pending JP2000305063A (en) | 1999-04-21 | 1999-04-21 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000305063A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6731365B2 (en) | 2001-05-29 | 2004-05-04 | Hannstar Display Corp. | Array circuit of a liquid crystal display wherein common electrodes isolated each other in different pixel regions |
US7221348B2 (en) | 2002-06-12 | 2007-05-22 | Nec Viewtechnology, Ltd. | Liquid crystal display device and method for driving the same |
CN1323317C (en) * | 2002-07-30 | 2007-06-27 | 株式会社日立显示器 | Liquid crystal display device |
CN100440297C (en) * | 2004-04-06 | 2008-12-03 | 联咏科技股份有限公司 | Driving circuit of liquid crystal display |
KR101503137B1 (en) * | 2012-06-08 | 2015-03-16 | 애플 인크. | Systems and methods for mura calibration preparation |
US9779677B2 (en) | 2014-07-23 | 2017-10-03 | Samsung Display Co., Ltd. | Display apparatus and method of driving the same that compensates temperature variations in the display apparatus |
-
1999
- 1999-04-21 JP JP11113200A patent/JP2000305063A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6731365B2 (en) | 2001-05-29 | 2004-05-04 | Hannstar Display Corp. | Array circuit of a liquid crystal display wherein common electrodes isolated each other in different pixel regions |
US7221348B2 (en) | 2002-06-12 | 2007-05-22 | Nec Viewtechnology, Ltd. | Liquid crystal display device and method for driving the same |
CN1323317C (en) * | 2002-07-30 | 2007-06-27 | 株式会社日立显示器 | Liquid crystal display device |
CN100440297C (en) * | 2004-04-06 | 2008-12-03 | 联咏科技股份有限公司 | Driving circuit of liquid crystal display |
KR101503137B1 (en) * | 2012-06-08 | 2015-03-16 | 애플 인크. | Systems and methods for mura calibration preparation |
US9519164B2 (en) | 2012-06-08 | 2016-12-13 | Apple Inc. | Systems and methods for mura calibration preparation |
US9779677B2 (en) | 2014-07-23 | 2017-10-03 | Samsung Display Co., Ltd. | Display apparatus and method of driving the same that compensates temperature variations in the display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6756958B2 (en) | Liquid crystal display device | |
KR100777705B1 (en) | LCD and its driving method | |
JP2000035559A (en) | Liquid crystal display device and its driving method | |
EP0767449B1 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
US20090027322A1 (en) | Display Apparatus and Driving Method Thereof | |
JP2011107730A (en) | Liquid crystal display device and driving method thereof | |
US6628261B1 (en) | Liquid crystal display panel drive circuit and liquid crystal display apparatus having two sample/hold circuits coupled to each signal line | |
KR101026809B1 (en) | Impulsive driving liquid crystal display device and driving method thereof | |
JP2009103794A (en) | Driving circuit for display apparatus | |
JP4378125B2 (en) | Liquid crystal display | |
JP3568615B2 (en) | Liquid crystal driving device, control method thereof, and liquid crystal display device | |
JP2003114659A (en) | Liquid crystal drive | |
US20020021271A1 (en) | Liquid crystal display device and method for driving the same | |
JP2003029726A (en) | Liquid crystal display device and its driving method | |
JP2004354742A (en) | Liquid crystal display,and driving method and manufacturing method of liquid crystal display | |
JPH06138440A (en) | Display device and its driving method | |
JP2000305063A (en) | Liquid crystal display | |
JPH0822268A (en) | Liquid crystal drive circuit and liquid crystal display device | |
CN101162335A (en) | Gate driver, electro-optical device, electronic instrument, and drive method | |
JP2001272959A (en) | Liquid crystal display | |
JPH11119741A (en) | Liquid crystal display device and data driver used therein | |
KR100992135B1 (en) | Driving device of liquid crystal display | |
KR100961949B1 (en) | Liquid crystal display and its driving device | |
KR101298402B1 (en) | Liquid Crystal Panel and Liquid Crystal Display Device having the same | |
JP2000305534A (en) | Liquid crystal drive circuit and liquid crystal display device |