[go: up one dir, main page]

JP2000299242A - Ceramic electronic component and manufacture of the same - Google Patents

Ceramic electronic component and manufacture of the same

Info

Publication number
JP2000299242A
JP2000299242A JP11104363A JP10436399A JP2000299242A JP 2000299242 A JP2000299242 A JP 2000299242A JP 11104363 A JP11104363 A JP 11104363A JP 10436399 A JP10436399 A JP 10436399A JP 2000299242 A JP2000299242 A JP 2000299242A
Authority
JP
Japan
Prior art keywords
plating layer
layer
electronic component
ceramic electronic
linear expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11104363A
Other languages
Japanese (ja)
Inventor
Shoichi Higuchi
庄一 樋口
Tatsuo Kunishi
多通夫 国司
Yukio Hamachi
幸生 浜地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP11104363A priority Critical patent/JP2000299242A/en
Publication of JP2000299242A publication Critical patent/JP2000299242A/en
Pending legal-status Critical Current

Links

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)
  • Ceramic Capacitors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a ceramic electronic component which is so structured as not to generate whiskers in an Sn plating layer, even in an environment such as a temperature change test where a thermal cycling between low temperature and high temperature is repeatedly. SOLUTION: Outer electrodes 3 are formed on the edge faces of an ceramic element 2 for the formation of a ceramic electronic component, where the outer electrode 3 is composed of a thick-film electrode 4 formed on the edge face of the ceramic element 2, an Ni plating layer 5 formed on the thick-film electrode 4, a whisker restraining layer 6 formed on the Ni plating layer 5, and an Sn plating layer 7 formed coming into contact with the whisker restraining layer 6 and serving as the outermost layer of the outer electrode 3. The whisker restraining layer 6 contains a metallic material, which is substantially larger in linear expansion coefficient than the outermost Sn plating layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック電子部
品の外部電極の構造に関するものである。
The present invention relates to a structure of an external electrode of a ceramic electronic component.

【0002】[0002]

【従来の技術】例えばチップ型積層セラミックコンデン
サ等のセラミック電子部品では、チップ素体外部に形成
された外部電極をはんだ付けすることにより、プリント
配線基板等に実装することが一般的に行われている。こ
の場合、比較的安価なコストではんだ付け性の向上を図
るために、外部電極の最外層をSnまたはSn合金皮膜
で形成する構成が一般的に用いられている。Sn及びS
n合金皮膜は、NiやCuに比べてはんだ濡れ性が非常
に良好であり、またリフローやフロー等の処理により電
子部品を実装する場合に実装不良が発生しにくい等のメ
リットを有しているからである。
2. Description of the Related Art For example, in a ceramic electronic component such as a chip-type multilayer ceramic capacitor, it is common practice to mount an external electrode formed outside a chip body on a printed wiring board or the like by soldering. I have. In this case, a configuration in which the outermost layer of the external electrode is formed of a Sn or Sn alloy film is generally used in order to improve the solderability at a relatively low cost. Sn and S
The n-alloy film has an advantage that solder wettability is much better than that of Ni or Cu, and that mounting defects are less likely to occur when electronic components are mounted by processing such as reflow or flow. Because.

【0003】以下、従来より用いられているSnまたは
Sn合金を最外層に設けたセラミック電子部品の一例
を、図2に示す。図2はチップ型積層セラミックコンデ
ンサ11を示す断面図であって、主としてセラミック素
体12とセラミック素体12の両端にコ字状に形成され
た外部電極13とから構成されている。外部電極13
は、セラミック素体12に接して形成された厚膜電極1
4、厚膜電極14上に形成されたNiめっき層15、N
iめっき層15上に形成されたSnめっき層またはSn
合金めっき層(以下、単に「Snめっき層」と呼ぶ)1
6の3層から構成されている。ここで、厚膜電極14は
例えばAg、Cu等の金属ペーストの焼き付けによっ
て、Niめっき層15はNiの電界めっきによって、S
nめっき層16はSnの電解めっきによって、それぞれ
形成される。
[0003] Fig. 2 shows an example of a ceramic electronic component in which Sn or a Sn alloy conventionally used is provided on the outermost layer. FIG. 2 is a cross-sectional view showing a chip-type multilayer ceramic capacitor 11, which is mainly composed of a ceramic body 12 and external electrodes 13 formed at both ends of the ceramic body 12 in a U-shape. External electrode 13
Is a thick film electrode 1 formed in contact with the ceramic body 12.
4. Ni plating layer 15 formed on thick film electrode 14, N
Sn plating layer or Sn formed on i-plating layer 15
Alloy plating layer (hereinafter simply referred to as “Sn plating layer”) 1
6 of three layers. Here, the thick film electrode 14 is formed by baking a metal paste such as Ag or Cu, and the Ni plating layer 15 is formed by Ni electric field plating.
The n plating layers 16 are formed by Sn electroplating.

【0004】[0004]

【発明が解決しようとする課題】ところで、上述の構成
のセラミック電子部品に環境試験の1種である温度変化
試験を施すと、3層構造の外部電極13の最外層にあた
るSnめっき層16に、ホイスカ(ひげ状のSnの突起
物)が発生する場合があることが近年明らかになってき
た。現時点では、ホイスカの発生の詳細なメカニズムは
明らになっていないが、ホイスカが回路基板に実装され
た電子部品の外部電極で発生すると、隣接する部品また
は配線パターンと短絡する恐れがある。これまで、従来
の構成の外部電極でこれらの問題が生じることがなかっ
たのは、発生するホイスカの大きさが、隣接する部品ま
たは配線パターンとの間隔と比較して十分に小さかった
ためであると考えられる。今後、回路部品の実装密度が
高くなるに従い各部品および配線パターンの間隔は狭く
なるため、上述のホイスカによる短絡不良が生ずる危険
性は高くなることが予想される。
By the way, when the ceramic electronic component having the above-mentioned structure is subjected to a temperature change test, which is a kind of environmental test, the Sn plating layer 16 corresponding to the outermost layer of the external electrode 13 having a three-layer structure is formed. It has recently become clear that whiskers (whisker-like Sn projections) may occur. At this time, the detailed mechanism of whisker generation has not been clarified. However, if whiskers are generated at external electrodes of electronic components mounted on a circuit board, there is a risk of short-circuiting with adjacent components or wiring patterns. Until now, the reason that these problems did not occur in the conventional external electrode was that the size of the whisker generated was sufficiently small as compared with the interval between adjacent components or wiring patterns. Conceivable. In the future, as the mounting density of the circuit components increases, the intervals between the components and the wiring patterns become narrower, so that it is expected that the risk of the short-circuit failure caused by the whiskers will increase.

【0005】この問題に対して、ホイスカ発生の恐れが
少なくかつはんだ濡れ性の高い材料、例えばAuやPd
等の皮膜を外部電極の最外層に設ける方法が対応策とし
て検討されている。しかしながらこれらの材料はいずれ
も貴金属のため材料費が高く、結果的に製品の価格が上
昇するという問題が新たに生じることになる。ホイスカ
の発生を抑制することさえできれば、Snは端子電極の
最外層に設ける電極材料として最も好適な材料であり、
Snを用いつつホイスカの発生を抑制しうる方法が求め
られている。
[0005] In order to solve this problem, a material which is less likely to generate whiskers and has high solder wettability, for example, Au or Pd
A method of providing such a film on the outermost layer of the external electrode has been studied as a countermeasure. However, since these materials are all precious metals, the cost of materials is high, and as a result, there is a new problem that the price of products increases. As long as the generation of whiskers can be suppressed, Sn is the most suitable material as an electrode material provided in the outermost layer of the terminal electrode,
There is a need for a method that can suppress the generation of whiskers while using Sn.

【0006】したがって本発明の目的は、温度変化試験
のような低温と高温のサイクルが繰り返される環境下に
あっても、Snめっき層にホイスカを発生させない構造
を有するセラミックス電子部品およびその製造方法を提
供することにある。
Accordingly, an object of the present invention is to provide a ceramic electronic component having a structure that does not generate whiskers in a Sn plating layer even in an environment where low and high temperature cycles are repeated, such as a temperature change test, and a method of manufacturing the same. To provide.

【0007】[0007]

【課題を解決するための手段】本発明者らは鋭意研究の
結果、Snめっき層に生じるホイスカは、Snめっき層
の直下に形成される金属材料の種類によって、その発生
の有無が影響を受けることを見出した。より具体的に
は、Snめっき層の直下に、Snめっき層の線膨張係数
よりも実質的に大きい線膨張係数を有する金属材料、例
えばZn、Al、Pb等の金属材料を含んでなるホイス
カ抑制層を形成することにより、Snめっき層に生じる
ホイスカを抑制できることを見出し、本発明を完成させ
るに到った。
Means for Solving the Problems As a result of intensive studies, the present inventors have found that the occurrence of whiskers generated in the Sn plating layer depends on the type of metal material formed immediately below the Sn plating layer. I found that. More specifically, whisker suppression comprising a metal material having a linear expansion coefficient substantially larger than the linear expansion coefficient of the Sn plating layer, for example, a metal material such as Zn, Al, or Pb, immediately below the Sn plating layer The inventors have found that whiskers generated in the Sn plating layer can be suppressed by forming the layer, and have completed the present invention.

【0008】上述の通り、現時点では温度変化試験によ
って発生するホイスカの発生メカニズムの詳細は不明で
ある。この点につき本発明者らは、Snめっき層とそれ
と接する下地層との界面に生じる応力が、ホイスカの発
生/伸長の駆動力の一つの要因となっている、と考えて
いる。そしてこの応力の発生原因は、Snめっき層とそ
れと接する下地層の線膨張係数の差に起因するものと考
えられる。より具体的には、Snめっき層内部からホイ
スカが発生している点からも、Snめっき層に圧縮応力
が繰り返し加わることにより、次第にホイスカの発生/
伸長が生じるものと考えられる。
As described above, at this time, the details of the mechanism of whiskers generated by the temperature change test are unknown. In this regard, the present inventors believe that the stress generated at the interface between the Sn plating layer and the underlying layer in contact therewith is one factor in the driving force for the generation / elongation of whiskers. It is considered that this stress is generated due to a difference in linear expansion coefficient between the Sn plating layer and the underlying layer in contact with the Sn plating layer. More specifically, from the point that whiskers are generated from the inside of the Sn plating layer, the generation of whiskers gradually increases as compressive stress is repeatedly applied to the Sn plating layer.
It is believed that elongation occurs.

【0009】ところで、Snめっき層に圧縮応力が加わ
るのは、Snめっき層よりも線膨張係数の小さい下地
層上にSnめっき層が形成された場合であれば、温度が
上昇した時、Snめっき層よりも線膨張係数の大きい
下地層上にSnめっき層が形成された場合であれば、温
度が低下した時、の2つの場合である。しかしながら、
例えば後述の表3に示す実験例からも明らかなように、
Snめっき層よりも線膨張係数の大きい下地層上にSn
めっき層を形成し温度を低下させた場合には、Snめっ
き層には圧縮応力が加わるものの、ホイスカは発生しな
いことが確認されている。
The reason why compressive stress is applied to the Sn plating layer is that when the Sn plating layer is formed on a base layer having a smaller linear expansion coefficient than the Sn plating layer, when the temperature rises, the Sn plating The case where the Sn plating layer is formed on the base layer having a larger linear expansion coefficient than the layer is the case where the temperature is lowered. However,
For example, as is clear from the experimental examples shown in Table 3 below,
Sn on the underlayer having a higher linear expansion coefficient than the Sn plating layer
It has been confirmed that when the plating layer is formed and the temperature is lowered, a whisker does not occur although a compressive stress is applied to the Sn plating layer.

【0010】これらの点を考慮すると、ホイスカの発生
条件は、温度上昇時にSnめっき層に圧縮応力が加わる
ことである、と考えられる。従って、ホイスカの発生を
抑制するためには、外部電極の構成を、温度上昇時にS
nめっき層に圧縮応力が加わらないような構成、すなわ
ちSnめっき層の直下にSnめっき層よりも線膨張係数
の大きい金属材料からなる下地層をホイスカ抑制層とし
てさらに設ける構成とすれば良いのである(なお、従来
構造の外部電極においてSnめっき層の直下に形成され
ていたNiめっき層は、Snめっき層に比べ線膨張係数
の小さい金属材料である)。
[0010] Considering these points, it is considered that the whisker generation condition is that a compressive stress is applied to the Sn plating layer when the temperature rises. Therefore, in order to suppress the generation of whiskers, the configuration of the external electrode should be changed when the temperature rises.
What is necessary is just to adopt a configuration in which a compressive stress is not applied to the n-plated layer, that is, a configuration in which an underlayer made of a metal material having a larger linear expansion coefficient than the Sn-plated layer is further provided as a whisker suppression layer immediately below the Sn-plated layer. (Note that the Ni plating layer formed immediately below the Sn plating layer in the external electrode of the conventional structure is a metal material having a smaller linear expansion coefficient than the Sn plating layer.)

【0011】[0011]

【発明の実施の形態】以下、本発明のセラミック電子部
品の一実施例を図を用いて詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the ceramic electronic component of the present invention will be described below in detail with reference to the drawings.

【0012】図1はチップ型積層セラミックコンデンサ
1を示す断面図であって、主としてセラミック素体2と
セラミック素体2の両端にコ字状に形成された外部電極
3とから構成されている。外部電極3は、セラミック素
体2に接して形成された厚膜電極4、厚膜電極4上に形
成されたNiめっき層5、Niめっき層5上に形成され
たホイスカ抑制層6、ホイスカ抑制層6と接して形成さ
れ外部電極3の最外層に位置して形成されるSnめっき
層7とから構成されている。ここで、厚膜電極4はAg
ペーストの焼き付けによって、Niめっき層5はNiの
電解めっきによって、ホイスカ抑制層6はAlの電解め
っきによって、Snめっき層7はSnの電解めっきによ
って、それぞれ形成される。なお、厚膜電極4はAgペ
ースト以外にCuペーストを用いても良いし、ホイスカ
抑制層6はAl以外にZn、Ag、Pbの電解めっきに
よって形成しても構わない。
FIG. 1 is a cross-sectional view showing a chip-type multilayer ceramic capacitor 1, which is mainly composed of a ceramic body 2 and external electrodes 3 formed at both ends of the ceramic body 2 in a U-shape. The external electrode 3 includes a thick film electrode 4 formed in contact with the ceramic body 2, a Ni plating layer 5 formed on the thick film electrode 4, a whisker suppression layer 6 formed on the Ni plating layer 5, and a whisker suppression. And an Sn plating layer 7 formed in contact with the layer 6 and located at the outermost layer of the external electrode 3. Here, the thick film electrode 4 is made of Ag.
By baking the paste, the Ni plating layer 5 is formed by electrolytic plating of Ni, the whisker suppressing layer 6 is formed by electrolytic plating of Al, and the Sn plating layer 7 is formed by electrolytic plating of Sn. The thick film electrode 4 may use a Cu paste other than the Ag paste, and the whisker suppressing layer 6 may be formed by electrolytic plating of Zn, Ag, or Pb other than Al.

【0013】ここで、ホイスカ抑制層6として用いられ
ているAl、Znは、Snめっき層7よりもその線膨張
係数が大きい金属材料である。なお、本発明でのホイス
カ抑制層6としては、Agも使用可能である。この点、
Agの実際の線膨張係数はSnめっき層7のそれよりも
若干小さい。しかしながら、両者の線膨張係数の差は僅
少であり、後述の表2、表3に示した実験結果からも明
らかなようにホイスカ抑制層6としてAgを用いた場合
であってもホイスカはほとんど発生しておらず、また発
生するホイスカも実用上問題とならない大きさのものに
過ぎない。従って、Agも「線膨張係数の差から生じる
応力によってホイスカが発生する」事態を抑制しうる下
地層である点に代わりはなく、本発明の趣旨を実現する
金属材料の1種であることに変わりはないものと評価で
きる。
Here, Al and Zn used as the whisker suppressing layer 6 are metal materials having a larger linear expansion coefficient than the Sn plating layer 7. Note that Ag can also be used as the whisker suppression layer 6 in the present invention. In this regard,
The actual linear expansion coefficient of Ag is slightly smaller than that of the Sn plating layer 7. However, the difference between the linear expansion coefficients of the two is small, and as is clear from the experimental results shown in Tables 2 and 3 below, almost no whiskers are generated even when Ag is used as the whisker suppressing layer 6. The whiskers generated are of a size that does not pose a problem in practical use. Therefore, Ag is not a substitute for being a base layer that can suppress the situation that “whiskers are generated by the stress caused by the difference in linear expansion coefficient”, and is one kind of the metal material that realizes the purpose of the present invention. It can be evaluated that there is no change.

【0014】上述の構成のセラミック電子部品に対し
て、まず以下の表1に示す条件で温度変化試験を実施
し、ホイスカの発生の有無を確認した。この温度変化試
験の結果を表2に示す。なお、表2には本実施例の構造
の電子部品での試験結果に加えて、従来例の構造の電子
部品での温度変化試験の試験結果も、比較のために併せ
て示した。
First, a temperature change test was performed on the ceramic electronic component having the above-described configuration under the conditions shown in Table 1 below to confirm whether or not whiskers were generated. Table 2 shows the results of the temperature change test. In addition, in Table 2, in addition to the test result of the electronic component having the structure of the present embodiment, the test result of the temperature change test of the electronic component having the structure of the conventional example is also shown for comparison.

【0015】[0015]

【表1】 [Table 1]

【0016】[0016]

【表2】 [Table 2]

【0017】表2の結果からも明らかなように、本実施
例の構造を採用したセラミック電子部品においては、ホ
イスカの発生抑制について顕著な効果が確認できる。
As is clear from the results shown in Table 2, a remarkable effect of suppressing the generation of whiskers can be confirmed in the ceramic electronic component employing the structure of this embodiment.

【0018】つぎに、Snめっき層の直下に形成される
下地層(ホイスカ抑制層)の材料の違いによって、温度
変化試験によって生じるホイスカの発生がどうのように
変化するか確認した。この実験結果を以下の表3に示
す。なお実験は、各種の金属薄板上に電解めっきによっ
てSnめっき層を形成したのち、当該試料を上述の表1
に示した条件と同様の条件にて温度変化試験を行った。
Next, it was confirmed how the generation of whiskers generated by the temperature change test changes depending on the material of the underlayer (whisker suppression layer) formed immediately below the Sn plating layer. The results of this experiment are shown in Table 3 below. In the experiment, after forming an Sn plating layer on various metal thin plates by electrolytic plating, the sample was subjected to the test described in Table 1 above.
A temperature change test was performed under the same conditions as shown in FIG.

【0019】[0019]

【表3】 [Table 3]

【0020】さらに、各種の金属薄板上に形成するSn
めっき層を、Sn単体めっきではなく各種のSn合金め
っきとした時におけるホイスカの抑制効果についても確
認した。この実験結果を以下の表4、表5、表6、表7
に示す。
Further, Sn formed on various metal thin plates
The whisker suppression effect was also confirmed when the plating layer was made of various Sn alloy plating instead of Sn simple plating. The experimental results are shown in Tables 4, 5, 6, and 7 below.
Shown in

【0021】[0021]

【表4】 [Table 4]

【0022】[0022]

【表5】 [Table 5]

【0023】[0023]

【表6】 [Table 6]

【0024】[0024]

【表7】 [Table 7]

【0025】上述の各実験結果からも明らかなように、
Snめっき層(Sn単体めっき、Sn合金めっきをとも
に含む)の直下に、Snめっき層よりも実質的に線膨張
係数の大きい金属材料からなるホイスカ抑制層を形成す
ることにより、温度変化試験によって生じるSnめっき
層の表面に生じるホイスカの発生を、効果的に抑制でき
ることが確認できる。
As is clear from the results of the above experiments,
By forming a whisker suppressing layer made of a metal material having a substantially higher linear expansion coefficient than the Sn plating layer directly below the Sn plating layer (including both Sn simple plating and Sn alloy plating), the temperature change test results. It can be confirmed that whiskers generated on the surface of the Sn plating layer can be effectively suppressed.

【0026】また、従来より一般的にホイスカの発生を
確認する試験として恒温放置試験(恒温にて一定時間放
置したのちホイスカの発生の有無を観察する試験)が行
われているが、表2〜表7に示した各試料に対して恒温
放置試験を行ったところ、本発明の構成の外部電極、従
来構造の外部電極ともに、温度変化試験後に見られたよ
うなホイスカの発生は認められなかった。
Conventionally, as a test for confirming the generation of whiskers, a constant temperature test (a test for observing the occurrence of whiskers after standing at a constant temperature for a certain period of time) has been conducted. When a thermostatic test was performed on each sample shown in Table 7, no whiskers were observed as observed after the temperature change test for both the external electrode having the configuration of the present invention and the external electrode having the conventional structure. .

【0027】[0027]

【発明の効果】上述の説明からも明らかなように、外部
電極の最外層に位置するSnめっき層の直下に、Snめ
っき層の線膨張係数よりも実質的に大きい線膨張係数を
有する金属材料を含んでなるホイスカ抑制層を形成する
ことにより、温度変化によってSnめっき層の表面に生
じるホイスカの発生を効果的に抑制することが可能にな
る。これにより、基板上に部品を実装するに際して、よ
り実装密度を上げた部品の搭載が可能になる。
As is apparent from the above description, a metal material having a linear expansion coefficient substantially larger than the linear expansion coefficient of the Sn plating layer immediately below the Sn plating layer located at the outermost layer of the external electrode. By forming the whisker suppressing layer containing whiskers, it is possible to effectively suppress the generation of whiskers generated on the surface of the Sn plating layer due to a temperature change. This makes it possible to mount components with higher mounting density when mounting components on a substrate.

【0028】なおここで、ホイスカ抑制層として好適な
金属材料として、Snよりも線膨張係数の値が実際に大
きいAl、Zn、Pb、およびSnよりも若干線膨張係
数は小さいが同じく本発明の作用効果を有するAgなど
を、本発明で用いる金属材料としうる。
Here, as a metal material suitable as a whisker suppressing layer, Al, Zn, Pb, which have a larger linear expansion coefficient than Sn, and a slightly smaller linear expansion coefficient than Sn, but also a metal material of the present invention. Ag or the like having an effect can be used as the metal material used in the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のセラミック電子部品を示す断面図で
ある。
FIG. 1 is a sectional view showing a ceramic electronic component of the present invention.

【図2】 従来例のセラミック電子部品を示す断面図で
ある。
FIG. 2 is a cross-sectional view illustrating a conventional ceramic electronic component.

【符号の説明】[Explanation of symbols]

1 ・・・ チップ型積層セラミックコンデンサ 2 ・・・ セラミック素体 3 ・・・ 外部電極 4 ・・・ 厚膜電極 5 ・・・ Niめっき層 6 ・・・ ホイスカ抑制層 7 ・・・ Snめっき層 DESCRIPTION OF SYMBOLS 1 ... Chip-type multilayer ceramic capacitor 2 ... Ceramic body 3 ... External electrode 4 ... Thick film electrode 5 ... Ni plating layer 6 ... Whisker suppression layer 7 ... Sn plating layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K044 AA13 AB10 BA06 BA10 BB02 BC11 BC14 CA18 5E001 AB03 AF00 AF06 AH01 AH07 AJ03  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4K044 AA13 AB10 BA06 BA10 BB02 BC11 BC14 CA18 5E001 AB03 AF00 AF06 AH01 AH07 AJ03

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 セラミック素体上に外部電極が形成され
てなるセラミック電子部品であって、 前記外部電極は、セラミック素体表面に形成される厚膜
電極と、厚膜電極上に形成されるNiめっき層と、Ni
めっき層上に形成されるホイスカ抑制層と、ホイスカ抑
制層と接して形成され外部電極の最外層に位置して形成
されるSnめっき層とを有してなり、 前記ホイスカ抑制層は、最外層のSnめっき層の線膨張
係数よりも実質的に大きい線膨張係数を有する金属材料
を含んでなることを特徴とするセラミック電子部品。
1. A ceramic electronic component having an external electrode formed on a ceramic body, wherein the external electrode is formed on a thick film electrode formed on the surface of the ceramic body and on the thick film electrode. Ni plating layer and Ni
A whisker suppressing layer formed on the plating layer, and a Sn plating layer formed in contact with the whisker suppressing layer and positioned at the outermost layer of the external electrode, wherein the whisker suppressing layer is an outermost layer A ceramic electronic component comprising a metal material having a linear expansion coefficient substantially larger than a linear expansion coefficient of the Sn plating layer.
【請求項2】 前記Snめっき層の線膨張係数よりも実
質的に大きい線膨張係数を有する金属材料として、Z
n、Al、Pbのうちの少なくとも一種を用いることを
特徴とする請求項1記載のセラミック電子部品。
2. A metal material having a linear expansion coefficient substantially larger than a linear expansion coefficient of the Sn plating layer,
The ceramic electronic component according to claim 1, wherein at least one of n, Al, and Pb is used.
【請求項3】 セラミック素体上に外部電極が形成され
てなるセラミック電子部品であって、 前記外部電極は、セラミック素体表面に形成される厚膜
電極と、厚膜電極上に形成されるNiめっき層と、Ni
めっき層上に形成されるAgめっき層と、Agめっき層
と接して形成され外部電極の最外層に位置して形成され
るSnめっき層とからなることを特徴とするセラミック
電子部品。
3. A ceramic electronic component in which an external electrode is formed on a ceramic body, wherein the external electrode is formed on a thick-film electrode formed on the surface of the ceramic body and on the thick-film electrode. Ni plating layer and Ni
A ceramic electronic component comprising: an Ag plating layer formed on a plating layer; and a Sn plating layer formed in contact with the Ag plating layer and located at an outermost layer of the external electrode.
【請求項4】 セラミック素体上に外部電極を形成して
なるセラミック電子部品の製造方法であって、 前記外部電極は、セラミック素体表面に厚膜電極を形成
する工程と、厚膜電極上にNiめっき層を形成する工程
と、Niめっき層上にホイスカ抑制層を形成する工程
と、ホイスカ抑制層と接してSnめっき層を最外層とし
て形成する工程とを有して形成され、 前記ホイスカ抑制層は、最外層のSnめっき層の線膨張
係数よりも実質的に大きい線膨張係数を有する金属材料
を含んで形成されることを特徴とするセラミック電子部
品の製造方法。
4. A method for manufacturing a ceramic electronic component, comprising forming an external electrode on a ceramic body, wherein the external electrode comprises: a step of forming a thick film electrode on the surface of the ceramic body; Forming a Ni plating layer on the Ni plating layer, forming a whisker suppressing layer on the Ni plating layer, and forming a Sn plating layer as an outermost layer in contact with the whisker suppressing layer. The method of manufacturing a ceramic electronic component, wherein the suppression layer is formed to include a metal material having a linear expansion coefficient substantially larger than a linear expansion coefficient of the outermost Sn plating layer.
【請求項5】 前記Snめっき層の線膨張係数よりも実
質的に大きい線膨張係数を有する金属材料として、Z
n、Al、Pbのうちの少なくとも一種を含んで形成さ
れることを特徴とする請求項4記載のセラミック電子部
品の製造方法。
5. A metal material having a linear expansion coefficient substantially larger than a linear expansion coefficient of the Sn plating layer,
The method for manufacturing a ceramic electronic component according to claim 4, wherein the method is formed to include at least one of n, Al, and Pb.
【請求項6】 セラミック素体上に外部電極を形成して
なるセラミック電子部品の製造方法であって、 前記外部電極は、セラミック素体表面に厚膜電極を形成
する工程と、厚膜電極上にNiめっき層を形成する工程
と、Niめっき層上にAgめっき層を形成する工程と、
Agめっき層と接してSnめっき層を最外層として形成
する工程とを有して形成されることを特徴とするセラミ
ック電子部品の製造方法。
6. A method for manufacturing a ceramic electronic component, comprising forming an external electrode on a ceramic body, wherein the external electrode comprises: a step of forming a thick-film electrode on the surface of the ceramic body; Forming a Ni plating layer on the Ni plating layer, and forming an Ag plating layer on the Ni plating layer,
Forming a Sn plating layer as an outermost layer in contact with the Ag plating layer.
【請求項7】 前記Snめっき層が、Sn合金めっき層
であることを特徴とする請求項1ないし請求項6のいず
れかに記載のセラミック電子部品およびその製造方法。
7. The ceramic electronic component according to claim 1, wherein said Sn plating layer is a Sn alloy plating layer.
JP11104363A 1999-04-12 1999-04-12 Ceramic electronic component and manufacture of the same Pending JP2000299242A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11104363A JP2000299242A (en) 1999-04-12 1999-04-12 Ceramic electronic component and manufacture of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11104363A JP2000299242A (en) 1999-04-12 1999-04-12 Ceramic electronic component and manufacture of the same

Publications (1)

Publication Number Publication Date
JP2000299242A true JP2000299242A (en) 2000-10-24

Family

ID=14378754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11104363A Pending JP2000299242A (en) 1999-04-12 1999-04-12 Ceramic electronic component and manufacture of the same

Country Status (1)

Country Link
JP (1) JP2000299242A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023123A (en) * 2001-07-09 2003-01-24 Shindo Denshi Kogyo Kk Circuit substrate and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023123A (en) * 2001-07-09 2003-01-24 Shindo Denshi Kogyo Kk Circuit substrate and its manufacturing method

Similar Documents

Publication Publication Date Title
JP3475910B2 (en) Electronic component, method of manufacturing electronic component, and circuit board
KR20190059972A (en) Chip type electronic parts
JPH06173081A (en) Electronic parts
JP2001110666A (en) Electronic component and electronic component manufacturing method
JPH09180957A (en) Multilayer ceramic capacitors
JP2009026906A (en) Electronic component and manufacturing method thereof
JP2019117899A (en) Multilayer electronic component
JPH11245083A (en) Solder and circuit board using the same
JP2000299242A (en) Ceramic electronic component and manufacture of the same
JP2002075779A (en) Ceramic electronic component
JP2000299243A (en) Laminated chip type electronic component
JPH04302116A (en) Chip type electronic parts with base stand
JP2003243245A (en) Ceramic electronic component and its manufacturing method
JP2000340596A (en) Manufacture of semiconductor device
JPH0864029A (en) Paste for terminal electrode
JP4721827B2 (en) Wiring board manufacturing method
JPH07211575A (en) Ceramic capacitor
JP3391286B2 (en) Ceramic electronic components
JPH08306584A (en) Electronic part with external electrode and circuit module
JPS60176215A (en) Method of forming terminal electrode of laminated ceramic condenser
JPH07335487A (en) Electronic part and method of manufacturing the same
JP2000030971A (en) Chip type electronic component and its manufacture
JP2963420B2 (en) Square chip electronic components
JPS61234519A (en) Electronic component
JP4856745B2 (en) Conductor for flexible substrate, method for producing the same, and flexible substrate