JP2000295148A - 適応等化器 - Google Patents

Abstract

(57)【要約】 【課題】 構成が簡単でかつ収束が速いデジタル通信用
の適応等化器を提供することを目的とする。 【解決手段】 ベースバンド受信信号を入力信号とする
フィードフォワード部としてのトランスバーサルフィル
タ１、フィードバック部としてのトランスバーサルフィ
ルタ２、加算器３、判定器４からなる判定帰還型の適応
等化器であって、トランスバーサルフィルタ１，２のタ
ップ係数は、タップ係数更新部８によりリーストミーン
スクエア（ＬＭＳ）アルゴリズムにより更新され、ＬＭ
Ｓアルゴリズムのステップサイズは、予め定められた時
間の関数によってステップサイズ発生部９により与えら
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主としてフェージ
ングを伴うデジタル無線通信の受信機に用いられる適応
等化器に関するものである。

【０００２】

【従来の技術】近年、パーソナルハンディホン（ＰＨ
Ｓ）やデジタル携帯電話に代表されるデジタル無線通信
が急速に普及し、さらにカラー動画像等の多量のデジタ
ル情報を高速に伝送可能な移動通信システムが検討され
ている。しかし無線回線では一般にマルチパスを伴うフ
ェージングが発生し、伝搬時間が異なる複数経路の電波
が同時に到来する。このためアナログ電話回線とモデム
によるデジタル信号伝送における（群）遅延歪みと同様
に、受信信号に遅延歪み（マルチパス歪み、伝送路歪
み）が生じて伝送品質、すなわちビット誤り率特性が劣
化する。遅延歪みによる伝送特性の劣化はシンボルレー
ト（ボーレート）が高速なほど大きくなるため、今後の
高速デジタル移動通信機器においては上記遅延歪みの除
去が不可欠となってきている。

【０００３】適応等化器はこの遅延歪みを除去する代表
的な手段であり、上記アナログ電話回線用モデムに広く
用いられている。無線通信においても従来から高速伝送
を行う固定通信の受信機に搭載されていたが、さらに近
年ではヨーロッパのデジタル携帯電話方式である汎欧州
移動電話（ＧＳＭ）の携帯電話機等にも搭載されるよう
になってきた。このような伝送路の等化を行う場合、伝
送データはスロットあるいはフレームと呼ばれるブロッ
クに区切られ、同ブロックの先頭部分にトレーニング信
号と呼ばれる既定データ、即ち既定波形の送信信号が挿
入されたトレーニング期間を有する。そして受信機で
は、同トレーニング期間において同既定波形もしくは同
規定データに対応した既定値（参照信号）からの誤差が
小さくなるよう、適応等化器の内部定数が自動調整され
る。そしてトレーニング期間以外の部分では、データ判
定結果を上記規定値の代わりに参照信号として用いられ
ることが多い。

【０００４】一般に適応等化器は、線型等化器、判定帰
還型等化器、および最尤系列推定型等化器に分類され
る。最尤系列推定型等化器は等化性能が優れ、例えば特
開平９−２９４０９５公報ではさらに特性を改善する技
術が開示されている。しかし最尤系列推定型等化器は、
信号処理の演算量または回路規模が、遅延時間広がりの
指数関数で増加するという欠点がある。一方、線型等化
器および判定帰還型等化器は、等化の対象とする遅延時
間広がりに概略正比例して増加する程度である。従っ
て、特に低価格に製造することが好ましい家庭用途の民
生機器に等化器を組み込む場合には、信号処理が簡単な
線型等化器もしくは判定帰還型等化器が適している。

【０００５】図６は従来の判定帰還型による適応等化器
のブロック図である。図６において１はベースバンド信
号に変換された受信信号を入力信号とするフィードフォ
ワード部としてのトランスバーサルフィルタ（櫛形フィ
ルタ）で、タップ間隔がτ（τ＝Ｔ／Ｋ、Ｔはシンボル
周期、Ｋは自然数で主として１もしくは２とされる）、
タップ数がＭ個（Ｍ≧２）、各タップの係数を設定可能
なものである。２はフィードバック部としてのトランス
バーサルフィルタで、タップ間隔がＴ、タップ数がＮ個
（Ｎ≧１）で、各タップ係数を設定可能なものである。

【０００６】３はトランスバーサルフィルタ１とトラン
スバーサルフィルタ２の出力を加算する加算器、４は加
算器３の出力信号をシンボル周期Ｔ毎に予め定められた
しきい値と比較して伝送データを判定して復調データと
して出力する判定器、５はトレーニング信号を発生させ
るトレーニング信号発生部である。６はスイッチで、ト
レーニング期間はトレーニング信号発生部５側へ、それ
以外の期間では判定器４側の復調データへ接続される。
７は加算器３の出力とスイッチ６から得られる参照信号
としてのトレーニング信号もしくは復調データとの差を
誤差信号ｅとして出力する誤差検出部である。

【０００７】８はタップ係数更新部で、トランスバーサ
ルフィルタ１およびトランスバーサルフィルタ２の各遅
延タップにおける値（状態量）ｘ１，ｘ２，＊ ｘＭ，
ｘＭ＋１，ｘＭ＋２，＊ ｘＭ＋Ｎおよび誤差検出部７
により得られる誤差信号ｅに応じて各タップ係数を適応
制御する。なお、入力信号および他の部分の信号は、搬
送波により変調された信号を直交検波（同期検波もしく
は準同期検波）して得られる同相および直交の２つの信
号からなる複素信号でもよい。この場合以下の数式等で
は、同相成分を実数部、直交成分を虚数部とする複素数
として表記する。また、上記構成は判定帰還型等化器の
ものであるが、トランスバーサルフィルタ２を除去すれ
ば、他の部分は全く同様の構成で線型フィルタの構成と
なる。以上の構成はデジタル論理回路で構成できるが、
同構成に対応した信号処理をプログラムしたデジタルシ
グナルプロセッサ（ＤＳＰ）などのプロセッサで構成す
ることもできる。

【０００８】以上のように構成された従来の適応等化器
について、以下その動作を説明する。入力信号はトラン
スバーサルフィルタ１で処理され、トランスバーサルフ
ィルタ２の出力が加算器３で加えられることにより等化
処理がなされ、判定器４でデータ判定されて復調データ
として出力される。まずトレーニング期間ではスイッチ
６が図２上側に接続され、トレーニング信号が参照信号
ｄとして誤差検出部７に供給される。そして同時に誤差
信号ｅの平均電力が小さくなるよう、即ち平均自乗誤差
が最小となるよう、タップ係数更新部８により各タップ
係数ｃＭ＋１，ｃＭ＋２，＊ ｃＭ＋Ｎが逐次更新され
る。

【０００９】最小平均自乗誤差（ＭＭＳＥ）規範に基づ
く逐次更新アルゴリズムとしては、文献（ヘイキン著、
武部訳、「適応フィルタ入門」現代工学社、１９８３）
に詳述されているように、リースト・ミーン・スクエア
（ＬＭＳ）アルゴリズムや、リカーシブ・リースト・ミ
ーン・スクエア（ＲＬＳ）アルゴリズムがよく用いられ
る。なかでもＬＭＳアルゴリズムは演算量が少なく、簡
単な回路もしくは安価なプロセッサにより構成できる。
この場合、時刻ｔ＝（ｎ＋１）τにおけるタップ係数ベ
クトルｗ（ｎ＋１）は、時刻ｔ＝ｎτにおける各値によ
り、以下の計算式である（数１）、（数２）で逐次更新
される。

【００１０】

【数１】

【００１１】（数１）において、μはステップサイズ定
数と呼ばれる定数であり、添え字（ｎ）は時刻ｔ＝ｎτ
における各々の値を意味し、（数２）である。

【００１２】

【数２】

【００１３】上付きの添え字Ｔは行列転置を、同Ｈは複
素共役転置を、＊は複素共役を表す。上記演算を逐次的
に繰り返すことによりトレーニング期間内でタップ係数
を収束させる。引き続き伝送される他の期間ではスイッ
チ６が図２下側に接続され、復調データに対応した理想
信号、つまり送信データとして復調データと同じデータ
が送られた場合の無歪み、無雑音時の値が参照信号ｄと
して誤差検出部７に供給される。そして上記逐次更新式
（数１）によりタップ係数が継続して更新され、送信信
号と加算器３の出力との平均誤差電力が最小となるよう
適応的に動作する。

【００１４】

【発明が解決しようとする課題】しかしながら従来の適
応等化器では、上記のＬＭＳアルゴリズムを用いた場合
には収束が遅いという欠点がある。同アルゴリズムのス
テップサイズ定数を大きくすれば収束は早まるが、収束
後の誤差電力が増大する問題がある。従って収束後の誤
差電力を抑え、かつ十分な収束を得るためにはトレーニ
ング期間を長くせざるを得ず、データの伝送効率、つま
り実効的な伝送速度が低下するという問題点がある。収
束が速いＲＬＳアルゴリズムを用いれば上記問題は解決
するものの、前述のように演算量が増加して回路規模が
大きくなり、あるいは高速なＤＳＰを用いる必要がある
ため、消費電力、製造原価が増大するという問題点があ
った。

【００１５】本発明は上記課題を解決し、信号処理に要
する演算量が少なく、適応動作の収束が速い適応等化器
を提供することを目的としている。

【００１６】

【課題を解決するための手段】本発明は、ベースバンド
信号に変換された受信信号を入力信号とする第１のトラ
ンスバーサルフィルタと、判定された復調データを入力
とする第２のトランスバーサルフィルタと、前記第１の
トランスバーサルフィルタと前記第２のトランスバーサ
ルフィルタの出力を加算する加算器と、前記加算器の出
力を前記受信信号のシンボル周期毎に予め定められたし
きい値と比較して伝送データを判定し復調データとして
出力する判定器と、参照信号との差を誤差信号として出
力する誤差検出部とを備えた判定帰還型の適応等化器で
あって、前記誤差信号と前記第１及び第２のトランスバ
ーサルフィルタの状態とに応じ、リースト・ミーン・ス
クエアアルゴリズムにより前記第１のトランスバーサル
フィルタ及び第２のトランスバーサルフィルタのタップ
係数を更新するタップ係数更新部と、前記タップ係数更
新部におけるステップサイズを与えるステップサイズ発
生部とを備え、前記ステップサイズ発生部は予め定めら
れた時間の関数によって前記ステップサイズを変化させ
るようにした。

【００１７】この構成により、信号処理に要する演算量
が少なく、適応動作の収束が速い適応等化器を提供でき
る。

【００１８】

【発明の実施の形態】請求項１に記載の発明は、ベース
バンド信号に変換された受信信号を入力信号とする第１
のトランスバーサルフィルタと、判定された復調データ
を入力とする第２のトランスバーサルフィルタと、前記
第１のトランスバーサルフィルタと前記第２のトランス
バーサルフィルタの出力を加算する加算器と、前記加算
器の出力を前記受信信号のシンボル周期毎に予め定めら
れたしきい値と比較して伝送データを判定し復調データ
として出力する判定器と、参照信号との差を誤差信号と
して出力する誤差検出部とを備えた判定帰還型の適応等
化器であって、前記誤差信号と前記第１のトランスバー
サルフィルタ及び第２のトランスバーサルフィルタの状
態とに応じ、リースト・ミーン・スクエア（ＬＭＳ）ア
ルゴリズムにより前記第１のトランスバーサルフィルタ
及び第２のトランスバーサルフィルタのタップ係数を更
新するタップ係数更新部と、前記タップ係数更新部にお
けるステップサイズを与えるステップサイズ発生部とを
備え、前記ステップサイズ発生部は予め定められた時間
の関数によって前記ステップサイズを変化させることを
特徴とするものであり、ステップサイズが時間的に適当
に制御され、判定帰還型等化器においてタップ係数が速
く収束する。

【００１９】請求項２に記載の発明は、ベースバンド信
号に変換された受信信号を入力信号とするトランスバー
サルフィルタと、前記トランスバーサルフィルタの出力
を前記受信信号のシンボル周期毎に予め定められたしき
い値と比較して伝送データを判定し復調データとして出
力する判定器と、前記トランスバーサルフィルタの出力
と参照信号との差を誤差信号として出力する誤差検出部
とを備えた等化器であって、前記誤差信号と前記トラン
スバーサルフィルタの状態とに応じ、リースト・ミーン
・スクエア（ＬＭＳ）アルゴリズムにより前記トランス
バーサルフィルタのタップ係数を更新するタップ係数更
新部と、前記タップ係数更新部におけるステップサイズ
を与えるステップサイズ発生部とを備え、前記ステップ
サイズ発生部は予め定められた時間の関数によって前記
ステップサイズを変化させることを特徴とするものであ
り、ステップサイズが時間的に適当に制御され、線型等
化器においてタップ係数が速く収束する。

【００２０】請求項３に記載の発明は、請求項１または
請求項２記載の発明において、前記ステップサイズ発生
部は、レジスタ手段とこのレジスタ手段の出力をビット
シフトするビットシフト手段とを備え、前記ビットシフ
ト手段の出力は前記レジスタ手段へ入力され、前記ビッ
トシフト手段もしくは前記レジスタ手段の出力により前
記ステップサイズを発生させるものであり、ステップサ
イズ発生部を構成する回路もしくはプログラムが簡単に
なる。

【００２１】請求項４に記載の発明は、請求項１または
請求項２記載の発明において、前記ステップサイズ発生
部は、前記レジスタ手段とこのレジスタ手段の出力から
定数を減ずる減算手段とを備え、前記減算手段の出力は
前記レジスタ手段へ入力され、前記減算手段もしくは前
記レジスタ手段の出力により前記ステップサイズを発生
させるものであり、ステップサイズ発生部を構成する回
路もしくはプログラムが簡単になる。

【００２２】以下、本発明の一実施の形態について、図
面を参照しながら説明する。図１は本発明の一実施の形
態における適応等化器のブロック図、図２は同適応等化
器の動作説明図、図３は同適応等化器のステップサイズ
の時間変化の例を示すグラフ、図４は同適応等化器のス
テップサイズ発生部の構成の一例を示すブロック図、図
５は同適応等化器のステップサイズ発生部の構成の他の
例を示すブロック図である。

【００２３】図１において１はベースバンド信号に変換
された受信信号を入力信号とするフィードフォワード部
としてのトランスバーサルフィルタ（櫛形フィルタ）
で、タップ間隔がτ（τ＝Ｔ／Ｋ、Ｔはシンボル周期、
Ｋは自然数で主として１もしくは２とされる）、タップ
数がＭ個（Ｍ≧２）、各タップの係数を設定可能なもの
である。２はフィードバック部としてのトランスバーサ
ルフィルタで、タップ間隔がＴ、タップ数がＮ個（Ｎ≧
１）で、各タップ係数を設定可能なものである。

【００２４】３はトランスバーサルフィルタ１とトラン
スバーサルフィルタ２の出力を加算する加算器、４は加
算器３の出力信号をシンボル周期Ｔ毎に予め定められた
しきい値と比較して伝送データを判定して復調データと
して出力する判定器、５はトレーニング信号を発生させ
るトレーニング信号発生部である。６はスイッチで、ト
レーニング期間はトレーニング信号発生部５側へ、それ
以外の期間では判定器４側の復調データへ接続される。
７は加算器３の出力とスイッチ６から得られる参照信号
としてのトレーニング信号もしくは復調データとの差を
誤差信号ｅとして出力する誤差検出部である。

【００２５】８はタップ係数更新部で、トランスバーサ
ルフィルタ１およびトランスバーサルフィルタ２の各遅
延タップにおける値（状態量）ｘ１，ｘ２，＊ ｘＭ，
ｘＭ＋１，ｘＭ＋２，＊ ｘＭ＋Ｎおよび誤差検出部７
により得られる誤差信号ｅに応じ、ＬＭＳアルゴリズム
により各タップ係数を適応性御する。９はステップサイ
ズ発生部で、適当な時間関数により変化するステップサ
イズをタップ係数更新部８におけるＬＭＳアルゴリズム
のステップサイズとして与えるものである。ステップサ
イズ発生部９は、例えば上記ステップサイズを記憶した
メモリを順次読み出す構成とすればよい。なお、入力信
号および他の部分の信号は、従来の適応等化器と同様に
搬送波により変調された信号を直交検波（同期検波もし
くは準同期検波）して得られる同相および直交の２つの
信号からなる複素信号でもよい。また、以上の構成はデ
ジタル論理回路で構成できるが、従来の適応等化器と同
様に同構成に対応した信号処理をプログラムしたデジタ
ルシグナルプロセッサ（ＤＳＰ）などのプロセッサで構
成することもできる。

【００２６】以上のように構成された適応等化器につい
て、以下その動作を説明する。入力信号は従来の判定帰
還型等化器と同様にトランスバーサルフィルタ１で処理
され、続いてトランスバーサルフィルタ２の出力が加算
器３で加えられることにより等化処理がなされ、判定器
４でデータ判定されて復調データとして出力される。ま
ずトレーニング期間ではスイッチ６が図１上側に接続さ
れ、トレーニング信号が参照信号ｄとして誤差検出部７
に供給される。そして同時に誤差信号ｅの平均電力が小
さくなるよう、即ち平均自乗誤差が最小となるよう、タ
ップ係数更新部８により各タップ係数ｃＭ＋１，ｃＭ＋
２，＊ ｃＭ＋ＮがＬＭＳアルゴリズムに従って逐次更
新される。即ち、時刻ｔ＝（ｎ＋１）τにおけるタップ
係数ベクトルｗ（ｎ＋１）は、時刻ｔ＝ｎτにおける各
値により、以下の計算式である（数３）、（数４）で逐
次更新される。

【００２７】

【数３】

【００２８】（数３）において、μ（ｎ）は時間によっ
て変化するステップサイズであり、ステップサイズ発生
部９から供給される。各変数の添え字（ｎ）は時刻ｔ＝
ｎτにおける各々の値を意味し、（数４）である。

【００２９】

【数４】

【００３０】上付きの添え字Ｔは行列転置を、同Ｈは複
素共役転置を、＊は複素共役を表す。μ（ｎ）として
は、初めは大きく設定して高速な収束を成し、徐々に減
少させて残留誤差電力を抑えるように設定する。例えば
μ（ｎ）＝ａ／ｎ（ａは正の定数）等の単調減少関数
や、タップ係数が発散しない程度の大きめのステップサ
イズを数シンボル維持し、その後減少させる図３のよう
な関数でもよい。また、μ（ｎ）＝ｂ＋ａ／ｎ（ａ，ｂ
は正の定数）のように、０でない正の値に漸近する関数
とすれば、比較的高速な伝送路の特性変動にも追従可能
となる。図２はステップサイズの変化と伝送データとの
関係を示したものである。同図において斜線部分はトレ
ーニング期間を表す。このようにステップサイズを大き
めの値から減少させつつ（数３）の演算を逐次的に繰り
返すことにより、トレーニング期間内で高速にタップ係
数を収束させることができる。引き続き伝送されるデー
タ期間ではスイッチ６が図１下側に接続され、復調デー
タに対応した理想信号、つまり送信データとして復調デ
ータと同じデータが送られた場合の無歪み、無雑音時の
値が参照信号ｄとして誤差検出部７に供給される。そし
て逐次更新式（数３）によりタップ係数が継続して更新
され、送信信号と加算器３の出力との平均誤差電力が最
小となるよう適応的に動作する。

【００３１】なお、ステップサイズ発生部９は、上記実
施の形態においてはメモリ上に予め用意された値を読み
出す構成としたが、図４に示す簡単な論理回路による構
成としてもよい。図４において９１は所用ビット数のＤ
フリップフロップ回路からなるレジスタで、受信信号の
シンボルに同期した周期Ｔのクロックによって駆動され
る。９２はビットシフト回路である。太線はパラレルデ
ータによる配線であることを示す。ビットシフト回路は
単にｍビット分配線をずらしたものにすぎない。まず、
スロットの先頭、即ちトレーニング期間に先立って、レ
ジスタ９１に初期値μ０がセットされる。そして時間Ｔ
毎にレジスタ９１の出力が（数５）となって再びレジス
タ９１に入力される。従ってレジスタ９１の出力、もし
くはビットシフト回路９２の出力は等比級数で減少して
いくので、指数関数で減少するステップサイズを発生す
ることができる。

【００３２】

【数５】

【００３３】さらにステップサイズ発生部９は、図５に
示す論理回路による構成としてもよい。図５において９
１は所用ビット数のＤフリップフロップ回路からなるレ
ジスタで、受信信号のシンボルに同期した周期Ｔのクロ
ックによって駆動される。９３はレジスタ９１の出力か
らΔμを減ずる減算回路、９４はレジスタ９１の出力と
予め設定されたステップサイズの最小値との一致を検出
する一致検出回路、９５は一致検出回路９４により一致
が検出される前にはレジスタ９１の値を出力し、一致が
検出された後は上記最小値を出力するための切り換え回
路である。

【００３４】まず、スロットの先頭、即ちトレーニング
期間に先立って、レジスタ９１に初期値μ０がセットさ
れる。そして時間Ｔ毎にレジスタ９１の出力からΔμを
減ぜられ再びレジスタ９１に入力される。従ってレジス
タ９１の出力、もしくは減算回路９３の出力は等差級数
で減少していくので、一次関数で減少するステップサイ
ズμ（ｎ）＝μ０−ｎΔμを発生する。そして上記最小
値まで減少した後は切り換え回路９５により、上記最小
値の一定値が出力される。このようにステップサイズを
一次関数で減少させた場合初期の減少率を一定にできる
ので、発明者らの実験によればより速くタップ係数を収
束することができる。また、上記ロジック回路の構成及
び処理をＤＳＰ等のソフトウエアとして実現することも
可能である。

【００３５】なお、上記構成は判定帰還型等化器のもの
であるが、トランスバーサルフィルタ２を除去すれば、
他の部分は全く同様の構成で線型フィルタの構成とな
る。この場合、構成がより簡単になり、かつ全く同様の
動作が可能である。

【００３６】

【発明の効果】以上のように本発明によれば、ＬＭＳア
ルゴリズムのステップサイズを時間的に変化させること
により、高速なタップ係数の収束が可能となる。従っ
て、短いトレーニング期間しか有しない信号を受信する
場合にも適用可能で、しかも演算量が少なく、簡単な回
路もしくは安価なプロセッサにより構成できる優れた適
応等化器を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態における適応等化器のブ
ロック図

【図２】本発明の一実施の形態における適応等化器の動
作説明図

【図３】本発明の一実施の形態における適応等化器のス
テップサイズの時間変化の例を示すグラフ

【図４】本発明の一実施の形態における適応等化器のス
テップサイズ発生部の構成の一例を示すブロック図

【図５】本発明の一実施の形態における適応等化器のス
テップサイズ発生部の構成の他の例を示すブロック図

【図６】従来の判定帰還型による適応等化器のブロック
図

【符号の説明】

１，２ トランスバーサルフィルタ ３ 加算器 ４ 判定器 ５ トレーニング信号発生部 ６ スイッチ ７ 誤差検出部 ８ タップ係数更新部 ９ ステップサイズ発生部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J023 DA03 DB05 DC03 DC04 DD07 5K046 AA05 BA01 EE06 EE10 EE32 EE50 EE56 EF05 EF07 EF13 EF21 EF23

Claims (4)

【特許請求の範囲】
1. 【請求項１】ベースバンド信号に変換された受信信号を
   入力信号とする第１のトランスバーサルフィルタと、判
   定された復調データを入力とする第２のトランスバーサ
   ルフィルタと、前記第１のトランスバーサルフィルタと
   前記第２のトランスバーサルフィルタの出力を加算する
   加算器と、前記加算器の出力を前記受信信号のシンボル
   周期毎に予め定められたしきい値と比較して伝送データ
   を判定し復調データとして出力する判定器と、参照信号
   との差を誤差信号として出力する誤差検出部とを備えた
   判定帰還型の適応等化器であって、前記誤差信号と前記
   第１及び第２のトランスバーサルフィルタの状態とに応
   じ、リースト・ミーン・スクエアアルゴリズムにより前
   記第１のトランスバーサルフィルタ及び第２のトランス
   バーサルフィルタのタップ係数を更新するタップ係数更
   新部と、前記タップ係数更新部におけるステップサイズ
   を与えるステップサイズ発生部とを備え、前記ステップ
   サイズ発生部は予め定められた時間の関数によって前記
   ステップサイズを変化させることを特徴とする適応等化
   器。
2. 【請求項２】ベースバンド信号に変換された受信信号を
   入力信号とするトランスバーサルフィルタと、前記トラ
   ンスバーサルフィルタの出力を前記受信信号のシンボル
   周期毎に予め定められたしきい値と比較して伝送データ
   を判定し復調データとして出力する判定器と、前記トラ
   ンスバーサルフィルタの出力と参照信号との差を誤差信
   号として出力する誤差検出部とを備えた適応等化器であ
   って、前記誤差信号と前記トランスバーサルフィルタの
   状態とに応じ、リースト・ミーン・スクエアアルゴリズ
   ムにより前記トランスバーサルフィルタのタップ係数を
   更新するタップ係数更新部と、前記タップ係数更新部に
   おけるステップサイズを与えるステップサイズ発生部と
   を備え、前記ステップサイズ発生部は予め定められた時
   間の関数によって前記ステップサイズを変化させること
   を特徴とする適応等化器。
3. 【請求項３】前記ステップサイズ発生部は、レジスタ手
   段とこのレジスタ手段の出力をビットシフトするビット
   シフト手段とを備え、前記ビットシフト手段の出力は前
   記レジスタ手段へ入力され、前記ビットシフト手段もし
   くは前記レジスタ手段の出力により前記ステップサイズ
   を発生させることを特徴とする前記請求項１または２記
   載の適応等化器。
4. 【請求項４】前記ステップサイズ発生部は、前記レジス
   タ手段とこのレジスタ手段の出力から定数を減ずる減算
   手段とを備え、前記減算手段の出力は前記レジスタ手段
   へ入力され、前記減算手段もしくは前記レジスタ手段の
   出力により前記ステップサイズを発生させることを特徴
   とする請求項１または２記載の適応等化器。