JP2000294627A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2000294627A JP2000294627A JP11102033A JP10203399A JP2000294627A JP 2000294627 A JP2000294627 A JP 2000294627A JP 11102033 A JP11102033 A JP 11102033A JP 10203399 A JP10203399 A JP 10203399A JP 2000294627 A JP2000294627 A JP 2000294627A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- semiconductor substrate
- trench
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 削り残しをなくし、トレンチと素子部分との
間の段差をなくした半導体装置の製造方法を提供するこ
と。
【解決手段】 シリコン窒化膜２と半導体基板１とをエ
ッチングして半導体基板１にトレンチ３，４を形成する
工程と、当該トレンチ３，４を含み前記半導体基板１の
表面全体にシリコン酸化膜５を形成する工程と、上記絶
縁層５上の全面にガラス材６を塗布して表面を平面状に
する工程と、前記ガラス材６ついでシリコン酸化膜５の
全面をエッチングバックで除去し、シリコン酸化膜５を
少し残して平坦化する工程と、ＣＭＰによりシリコン酸
化膜５を研磨してシリコン窒化膜２を露出させる工程
と、を備える。
(57) [Problem] To provide a method of manufacturing a semiconductor device which eliminates uncut portions and eliminates a step between a trench and an element portion. A silicon nitride film and a semiconductor substrate are etched to form trenches in the semiconductor substrate, and a silicon oxide film is formed on the entire surface of the semiconductor substrate including the trenches. A step of applying a glass material 6 on the entire surface of the insulating layer 5 to make the surface flat, and removing the entire surface of the glass material 6 and then the silicon oxide film 5 by etching back. The method includes a step of flattening the film 5 while leaving it a little, and a step of exposing the silicon nitride film 2 by polishing the silicon oxide film 5 by CMP.
Description
【０００１】[0001]
【発明の属する技術分野】本発明はトレンチ型素子分離
構造を備えた半導体装置の製造方法に係り、特にトレン
チ部分とトレンチ部分以外との間の段差を無くした半導
体装置を製造する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a trench type element isolation structure, and more particularly to a method of manufacturing a semiconductor device in which a step between a trench portion and a portion other than the trench portion is eliminated.
【０００２】[0002]
【従来の技術】最近では、半導体素子の細分化、高密度
化を図るために、トレンチ型素子分離構造を備えた半導
体装置が提供されている。特に、素子領域の大きさが
０．２〜０．３μｍ以下に減少した場合、隣接する素子
間にトレンチ（溝）を形成した、いわゆるシャロートレ
ンチ法が微細化された半導体装置の素子分離方法として
適用されてきている。この半導体装置は、素子と素子と
の間にトレンチ（溝）を形成し、それらのトレンチにＳ
ｉＯ2からなるシリコン絶縁膜を設けて素子間を分離す
る構造にしたものである。2. Description of the Related Art Recently, a semiconductor device having a trench-type element isolation structure has been provided in order to achieve finer division and higher density of a semiconductor element. In particular, when the size of the element region is reduced to 0.2 to 0.3 μm or less, a so-called shallow trench method in which a trench is formed between adjacent elements is used as an element isolation method for a miniaturized semiconductor device. Have been applied. In this semiconductor device, trenches (grooves) are formed between elements, and S
In this structure, a silicon insulating film made of iO 2 is provided to separate the elements.
【０００３】このような半導体装置は次のようにして製
造される。まず、図３（a）に示したように、半導体基
板１の表面にシリコン窒化膜（Ｓｉ3Ｎ4膜）２を形成す
る。なお、シリコン窒化膜２の下部にシリコン酸化膜
（ＳｉＯ2膜）を設けてもよい。ついで、この半導体基
板１に、図３（ａ）に示すように、面積の狭いトレンチ
（溝）３や、面積の広いトレンチ（溝）４を形成する。
しかる後に、図３（ｂ）に示すように、各トレンチ３，
４を含む半導体基板１の表面全体にＳｉＯ2 からなるシ
リコン酸化膜５を形成する。そして、このようにして形
成されたシリコン酸化膜５をケミカル・メカニカル・ポ
リシング（ＣＭＰ；Chemical MechanicalPolishing ）
によって研磨し、図３（ｃ）に示すように、シリコン窒
化膜２の表面が露出するように平坦化する。なお、ＣＭ
Ｐは、金属製の定盤の上に発泡ポリウレタンからなる研
磨布を取り付け、定盤を回転させるとともに研磨布の作
用面（上面）にシリカ（ＳｉＯ2）からなる砥粒を含有
させたスラリー（研磨液）を供給し、研磨布の作用面に
ウエハ表面を押圧させて研磨する方法のことをいう。[0003] Such a semiconductor device is manufactured as follows. First, as shown in FIG. 3A, a silicon nitride film (Si 3 N 4 film) 2 is formed on the surface of a semiconductor substrate 1. Note that a silicon oxide film (SiO 2 film) may be provided below the silicon nitride film 2. Next, a trench (groove) 3 having a small area and a trench (groove) 4 having a large area are formed in the semiconductor substrate 1 as shown in FIG.
Thereafter, as shown in FIG.
A silicon oxide film 5 made of SiO 2 is formed on the entire surface of the semiconductor substrate 1 including the silicon oxide film 4. Then, the silicon oxide film 5 thus formed is subjected to chemical mechanical polishing (CMP).
Then, as shown in FIG. 3C, the surface is planarized so that the surface of the silicon nitride film 2 is exposed. In addition, CM
P is a slurry in which a polishing cloth made of foamed polyurethane is mounted on a metal platen, the platen is rotated, and abrasive (silica (SiO 2 )) is contained on the working surface (upper surface) of the polishing cloth ( (Polishing liquid) and presses the wafer surface against the working surface of the polishing cloth to perform polishing.
【０００４】このような半導体装置の製造方法に類似す
る製造方法としては、例えば特開平５−３１５４４２号
公報、特開平５−３１５４３９号公報、特開平７−７８
８６６号公報、特開平９−５１０３４号公報に記載され
たものがある。As a manufacturing method similar to such a method of manufacturing a semiconductor device, for example, Japanese Patent Application Laid-Open Nos. Hei 5-315442, Hei 5-315439, and Hei 7-78
866 and JP-A-9-51034.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法によれば、ＣＭＰの研磨
布が剛体でないためにシリコン酸化膜５の凹部の部分も
削られてしまい、図４に示すように、トレンチ３，４が
形成されていない部分では膜残り１０６が発生する。ま
た、このような膜残り１０６を発生させないようにする
ためには、ＣＭＰにより長時間研磨しなければならなか
った。ところが、ＣＭＰにより長時間研磨していると、
トレンチ幅の広い大きな面積のトレンチ４の部分では、
図４に示すように、削られすぎて凹状部１０８が形成さ
れてしまい、表面を平坦にすることが困難であった。こ
のため、半導体基板１の表面にパターンを露光する際
に、焦点深度などの露光特性の相違が生じて不良の原因
となったりする。However, according to the above-described conventional method for manufacturing a semiconductor device, the concave portion of the silicon oxide film 5 is also shaved because the polishing pad for CMP is not rigid, and FIG. As shown, a film residue 106 is generated in a portion where the trenches 3 and 4 are not formed. Further, in order to prevent such a film residue 106 from being generated, it was necessary to polish by CMP for a long time. However, when polishing for a long time by CMP,
In the part of the trench 4 having a large area with a large trench width,
As shown in FIG. 4, the concave portion 108 was formed due to excessive shaving, and it was difficult to flatten the surface. For this reason, when exposing a pattern on the surface of the semiconductor substrate 1, a difference in exposure characteristics such as a depth of focus occurs, which may cause a defect.
【０００６】本発明は、上述した従来技術の課題を解決
し、削り残しをなくし、製造時間を短縮化してなる半導
体装置の製造方法を提供することを目的とする。An object of the present invention is to provide a method of manufacturing a semiconductor device which solves the above-mentioned problems of the prior art, eliminates uncut portions, and shortens the manufacturing time.
【０００７】本発明は、また、トレンチと素子部分との
間の段差をなくした半導体装置の製造方法を提供するこ
とを目的とする。Another object of the present invention is to provide a method of manufacturing a semiconductor device in which a step between a trench and an element portion is eliminated.
【０００８】[0008]
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、半導体装置の製造方法として、 （１）まず、トレンチ型素子分離構造を備えた半導体装
置の製造方法において、半導体基板上にシリコン窒化膜
を形成する工程と、前記半導体基板に前記シリコン窒化
膜をマスクとしてトレンチを形成する工程と、前記トレ
ンチを含み前記半導体基板の表面全体にシリコン酸化膜
を形成する工程と、前記シリコン酸化膜上の全面にガラ
ス材を塗布して表面を平面状にする工程と、前記ガラス
材についで前記シリコン酸化膜の全面を除去するととも
に平坦化して前記トレンチ部分以外の前記半導体基板の
表面を露出させる工程とを備えたことを特徴としたもの
である。In order to solve the above-mentioned problems, the present invention provides a method of manufacturing a semiconductor device. (1) First, in a method of manufacturing a semiconductor device having a trench type element isolation structure, Forming a silicon nitride film on the substrate, forming a trench in the semiconductor substrate using the silicon nitride film as a mask, forming a silicon oxide film on the entire surface of the semiconductor substrate including the trench, Applying a glass material to the entire surface of the silicon oxide film to make the surface planar; and removing the entire surface of the silicon oxide film from the glass material and flattening the semiconductor substrate except for the trench portion. And a step of exposing the surface.
【０００９】このような半導体装置の製造方法にするこ
とで、ガラス材を塗布して表面を平坦化することにより
平面状にした後にガラス材、酸化膜を除去し平坦化する
ため、トレンチの部分とトレンチ以外の部分との間の段
差がなくなるとともに、大きな面積のトレンチ部分が過
研磨されることがなくなる。しかも、ガラス材は、基本
的に二酸化シリコン（ＳｉＯ2）によって形成されてお
り、シリコン酸化膜と性質が似ているためにシリコン酸
化膜と同じようなレートで除去することができ、平坦化
を容易に行なえる。このため、パターンを露光する際
に、焦点深度などの露光特性の相違を生ずることがな
く、不良を低減することができる。According to the method of manufacturing a semiconductor device, a glass material is applied to flatten the surface to make the surface flat, and then the glass material and the oxide film are removed and flattened. And a portion other than the trench is eliminated, and the trench portion having a large area is not excessively polished. Moreover, the glass material is basically formed of silicon dioxide (SiO 2 ), and has properties similar to those of the silicon oxide film, so that it can be removed at a rate similar to that of the silicon oxide film. Easy to do. For this reason, when exposing a pattern, a difference in exposure characteristics such as a depth of focus does not occur, and defects can be reduced.
【００１０】（２）また、（１）において、前記ガラス
材を塗布する工程は、スピン・オン・グラスからなるガ
ラス材を塗布する工程であることを特徴としたものであ
る。(2) In (1), the step of applying the glass material is a step of applying a glass material made of spin-on-glass.
【００１１】このような半導体装置の製造方法にするこ
とにで、スピン・オン・グラスからなるガラス材をシリ
コン酸化膜の上に塗布することにより、表面が全面的に
容易に平坦化されることになり、以後研磨などによる平
坦化が容易となる。According to the method of manufacturing a semiconductor device, a glass material made of spin-on-glass is applied on a silicon oxide film, so that the entire surface is easily planarized. And flattening by polishing or the like becomes easy thereafter.
【００１２】（３）また、（１）または（２）におい
て、前記ガラス材についで前記シリコン酸化膜の全面を
除去するとともに平坦化して前記トレンチ部分以外の前
記半導体基板上に形成された前記シリコン窒化膜の表面
を露出させる工程は、前記ガラス材についで前記シリコ
ン酸化膜の全面をエッチングバックしてシリコン酸化膜
が若干残る程度に平坦化する工程と、この工程の後にさ
らにケミカル・メカニカル・ポリシングで半導体基板上
に形成された前記シリコン窒化膜の表面が露出する程度
に平坦化する工程とからなることを特徴としたものであ
る。(3) Further, in (1) or (2), the silicon material formed on the semiconductor substrate other than the trench portion by removing the entire surface of the silicon oxide film after the glass material and flattening the silicon oxide film. The step of exposing the surface of the nitride film includes a step of etching back the entire surface of the silicon oxide film after the glass material and flattening the silicon oxide film so that the silicon oxide film slightly remains, and a step of further performing chemical mechanical polishing after this step. And flattening the silicon nitride film formed on the semiconductor substrate to such an extent that the surface of the silicon nitride film is exposed.
【００１３】このような半導体装置の製造方法にするこ
とで、まず、ケミカル・メカニカル・ポリシングと比較
して除去レートの大きなエッチングバックによってガラ
ス材についでシリコン酸化膜を全面的に半導体基板の表
面を露出させ、しかる後にケミカル・メカニカル・ポリ
シングで平坦化するため、平坦化に要する時間を著しく
短縮できる。[0013] By adopting such a method of manufacturing a semiconductor device, first, a silicon oxide film and a silicon oxide film are entirely formed on the surface of a semiconductor substrate by etching back with a higher removal rate as compared with chemical mechanical polishing. Since it is exposed and then flattened by chemical mechanical polishing, the time required for flattening can be significantly reduced.
【００１４】（４）また、（１）または（２）におい
て、前記半導体基板上に形成された前記シリコン窒化膜
表面を露出させる工程は、ケミカル・メカニカル・ポリ
シングのみによって前記ガラス材についで前記シリコン
酸化膜の全面を研磨してトレンチ以外の前記半導体基板
上に形成された前記シリコン窒化膜表面を露出させて平
坦化する工程からなることを特徴としたものである。(4) In the method of (1) or (2), the step of exposing the surface of the silicon nitride film formed on the semiconductor substrate includes the step of exposing the glass material to the silicon material only by chemical mechanical polishing. Polishing the entire surface of the oxide film to expose and flatten the surface of the silicon nitride film formed on the semiconductor substrate other than the trench.
【００１５】このような半導体装置の製造方法とするこ
とで、研磨時間の短縮はできないものの、すべての研磨
をケミカル・メカニカル・ポリシングにより行なうた
め、確実な平坦化を実現することができる。By adopting such a method for manufacturing a semiconductor device, although the polishing time cannot be reduced, all polishing is performed by chemical mechanical polishing, so that reliable planarization can be realized.
【００１６】（５）また、（３）または（４）におい
て、前記トレンチを含み前記半導体基板の表面全体にシ
リコン酸化膜を形成する工程は、高密度プラズマＣＶＤ
法によって前記シリコン酸化膜を形成する工程であるこ
とを特徴としたものである。(5) In the method (3) or (4), the step of forming a silicon oxide film on the entire surface of the semiconductor substrate including the trench is performed by high-density plasma CVD.
A step of forming the silicon oxide film by a method.
【００１７】このような半導体装置の製造方法にするこ
とで、面積の狭いトレンチに対しても空隙なくシリコン
酸化膜（二酸化シリコン）を埋め込むことができる。By adopting such a method for manufacturing a semiconductor device, a silicon oxide film (silicon dioxide) can be buried in a trench having a small area without a gap.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。なお、従来技術の記載と重
複する点については同一の符号を付し、発明の実施の形
態で説明しない事項については、符号が同じものは従来
の技術と同じものとする。Embodiments of the present invention will be described below with reference to the drawings. In addition, the same reference numerals are given to the same points as those in the description of the related art, and the matters that are not described in the embodiments of the present invention are the same as those in the related art.
【００１９】図１は本発明の実施の形態に係る半導体装
置の製造方法により製造される半導体装置の製造段階に
おける状態を説明するための図である。図２は、同半導
体装置の製造方法を説明するためのフローチャートであ
る。FIG. 1 is a view for explaining a state in a manufacturing stage of a semiconductor device manufactured by a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 2 is a flowchart for explaining a method of manufacturing the semiconductor device.
【００２０】まず、図１（ａ）に示すように、半導体基
板１の表面にシリコン窒化膜（Ｓｉ3Ｎ4膜）２を形成す
る。このシリコン窒化膜２は、例えば５００〜１５００
オングストロームの膜厚を有する。その形成方法とし
て、例えばＣＶＤ法などを挙げることができる。なお、
シリコン窒化膜２の下部にシリコン酸化膜（ＳｉＯ2）
を設けてもよい。First, as shown in FIG. 1A, a silicon nitride film (Si 3 N 4 film) 2 is formed on the surface of a semiconductor substrate 1. This silicon nitride film 2 is, for example, 500 to 1500
Angstrom film thickness. As a forming method, for example, a CVD method or the like can be given. In addition,
A silicon oxide film (SiO 2 ) under the silicon nitride film 2
May be provided.
【００２１】次に、シリコン窒化膜２の上に、半導体装
置の設計条件に従って、所定のパターンのレジスト膜を
形成する。このレジスト膜をマスクとして、シリコン窒
化膜２をエッチングする。連続して、レジスト膜をマス
クとして半導体基板１をエッチングし、面積の狭い溝
（トレンチ）３や面積の広い溝（トレンチ）４を形成す
る（図２のステップＳ２１）。トレンチ３，４の深さ
は、デバイスの設計で異なるが、例えば３０００〜５０
００オングストロームである。半導体基板１のエッチン
グは、ドライエッチングにより行なうことができる。Next, a resist film having a predetermined pattern is formed on the silicon nitride film 2 according to the design conditions of the semiconductor device. Using this resist film as a mask, the silicon nitride film 2 is etched. Continuously, the semiconductor substrate 1 is etched using the resist film as a mask to form a trench (trench) 3 having a small area and a trench (trench) 4 having a large area (Step S21 in FIG. 2). The depths of the trenches 3 and 4 are different depending on the device design.
00 angstroms. The etching of the semiconductor substrate 1 can be performed by dry etching.
【００２２】次いで、図１（ｂ）に示すように、複数の
トレンチ３や複数のトレンチ４が形成された半導体基板
１に対して、前記複数のトレンチ３や複数のトレンチ４
を含み前記半導体基板１の表面全体に二酸化シリコン
（ＳｉＯ2）からなるシリコン酸化膜５を形成させる
（図２のＳ２２）。この工程において、シリコン酸化膜
５は、前記トレンチ３，４が埋まる膜厚、例えば５００
０〜６０００オングストロームの膜厚にする。Next, as shown in FIG. 1B, the plurality of trenches 3 and the plurality of trenches 4 are formed on the semiconductor substrate 1 on which the plurality of trenches 3 and the plurality of trenches 4 are formed.
Then, a silicon oxide film 5 made of silicon dioxide (SiO 2 ) is formed on the entire surface of the semiconductor substrate 1 (S22 in FIG. 2). In this step, the silicon oxide film 5 has a thickness to fill the trenches 3 and 4, for example, 500
The film thickness is set to be 0 to 6000 angstroms.
【００２３】シリコン酸化膜５の形成方法としては、例
えばＣＶＤ法、ＴＥＯＳプラズマＣＶＤ法などを挙げる
ことができるが、面積の狭いトレンチ３に空隙なくシリ
コン酸化膜５を埋め込むために、高密度プラズマＣＶＤ
法によるＣＶＤ膜を形成することが好ましい。なお、高
密度プラズマＣＶＤ法の高密度プラズマとは、電子密度
が１０11個／ｃｍ3 以上のことをいう。The silicon oxide film 5 can be formed by, for example, a CVD method or a TEOS plasma CVD method. In order to bury the silicon oxide film 5 in the trench 3 having a small area without any gap, a high-density plasma CVD method is used.
It is preferable to form a CVD film by a method. Note that high-density plasma in high-density plasma CVD refers to an electron density of 10 11 / cm 3 or more.
【００２４】次いで、図１（ｃ）に示すように、半導体
基板１のシリコン酸化膜５の上面全体に、スピン・オン
・グラス（ＳＯＧ）からなるガラス材６を塗布し、表面
を平面状にする（図２のＳ２３）。この工程において塗
布するＳＯＧのガラス材６の膜厚は、例えば３０００オ
ングストローム程度にする。また、ここで使用したガラ
ス材６は、全面の平坦化ができる粘性・性質の材料であ
れば、これに限るものではなく、例えばレジスト、有機
ＳＯＧなどを使用してもよい。Next, as shown in FIG. 1C, a glass material 6 made of spin-on-glass (SOG) is applied to the entire upper surface of the silicon oxide film 5 of the semiconductor substrate 1, and the surface is made flat. (S23 in FIG. 2). The thickness of the SOG glass material 6 applied in this step is, for example, about 3000 Å. Further, the glass material 6 used here is not limited to this as long as it is a material having viscosity and properties that can flatten the entire surface. For example, a resist, organic SOG, or the like may be used.
【００２５】このようにシリコン酸化膜５、ガラス材６
を設けた半導体基板１を、例えば反応性イオンエッチン
グ装置（図示せず）内に配置し、この反応性イオンエン
チング装置を作動させるとともに当該反応性イオンエッ
チング装置内にエッチングガスを供給しつつ、例えば３
０００〜４０００オングストローム／分の膜除去速度で
全面をエッチングバックし、ガラス材６についでシリコ
ン酸化膜５の全面を除去するとともに平坦化する（図２
のＳ２４）。このエッチングバックの工程では、図１
（ｄ）に示すように、半導体基板１の上のシリコン酸化
膜５が若干残るようにする。この残したシリコン酸化膜
５の膜厚は、例えば５００〜１０００オングストローム
程度とする。As described above, the silicon oxide film 5 and the glass material 6
Is provided in, for example, a reactive ion etching apparatus (not shown), and while the reactive ion etching apparatus is operated and an etching gas is supplied into the reactive ion etching apparatus, For example, 3
The entire surface is etched back at a film removal rate of 000 to 4000 angstroms / minute, and the entire surface of the silicon oxide film 5 after the glass material 6 is removed and flattened (FIG. 2).
S24). In this etching back process, FIG.
As shown in (d), the silicon oxide film 5 on the semiconductor substrate 1 is left slightly. The remaining silicon oxide film 5 has a thickness of, for example, about 500 to 1000 Å.
【００２６】しかる後に、ＣＭＰ装置のウエハチャック
に当該半導体基板１を装着し、シリカからなる砥粒を含
有させた液状のスラリーをＣＭＰ装置の回転テーブル
（定盤）表面に固定した研磨布に供給し、半導体基板１
の表面に若干残したシリコン酸化膜５の表面を前記研磨
布に接触させて例えば１３００オングストローム／分程
度の研磨率で研磨する（図２のＳ２５）。この工程で
は、図１（ｅ）に示すように、半導体基板１のシリコン
窒化膜２の表面が露出する程度に研磨、平坦化する。Thereafter, the semiconductor substrate 1 is mounted on a wafer chuck of a CMP apparatus, and a liquid slurry containing abrasive grains made of silica is supplied to a polishing cloth fixed on the surface of a rotary table (platen) of the CMP apparatus. And the semiconductor substrate 1
The surface of the silicon oxide film 5 slightly left on the surface is brought into contact with the polishing cloth and polished at a polishing rate of, for example, about 1300 angstroms / minute (S25 in FIG. 2). In this step, as shown in FIG. 1E, polishing and flattening are performed so that the surface of the silicon nitride film 2 of the semiconductor substrate 1 is exposed.
【００２７】このようにすることにより、図１（ｅ）に
示すような半導体基板１を得ることができる。By doing so, a semiconductor substrate 1 as shown in FIG. 1E can be obtained.
【００２８】この半導体装置の製造方法によれば、トレ
ンチ以外の部分（すなわちシリコン窒化膜２の部分）と
トレンチ４との間に段差がなくなる。According to this method of manufacturing a semiconductor device, there is no step between the portion other than the trench (ie, the portion of the silicon nitride film 2) and the trench 4.
【００２９】また、この方法によれば、ＣＭＰと比べて
除去レートの大きなエッチングバックによってシリコン
酸化膜５の大部分を除去した後、ＣＭＰによる研磨を行
なうため、ＣＭＰのみによる研磨に比較して研磨時間を
減少させることができる。Further, according to this method, since most of the silicon oxide film 5 is removed by etching back having a higher removal rate than CMP, and then polishing is performed by CMP, the polishing is performed in comparison with polishing only by CMP. Time can be reduced.
【００３０】さらに、この方法によれば、大きな面積を
有する複数のトレンチ４の部分が過剰に削られないた
め、段差が発生せず、露光装置によりパターン転写する
際に焦点深度などの露光特性の相違を生じさせることが
なく、半導体装置の歩留りが向上する。なお、歩留りと
は、ある製造工程にある枚数Ａの半導体基板を投入し、
Ｂ枚の半導体基板が完成したときに、Ｂ／Ａのパーセン
トに直したものをいう。しかも、ＳＯＧは、二酸化シリ
コンからなるためにシリコン酸化膜５と同じようなエッ
チングレート、研磨レートを有し、容易に平坦化するこ
とができる。Further, according to this method, since the portions of the plurality of trenches 4 having a large area are not excessively shaved, no step is generated, and the exposure characteristics such as the depth of focus and the like when the pattern is transferred by the exposure apparatus. No difference is caused, and the yield of the semiconductor device is improved. In addition, the yield means that a certain number A of semiconductor substrates are put in a certain manufacturing process,
When B semiconductor substrates are completed, the ratio is converted to the percentage of B / A. Moreover, since SOG is made of silicon dioxide, it has the same etching rate and polishing rate as silicon oxide film 5, and can be easily planarized.
【００３１】なお、上記実施の形態では、シリコン絶縁
膜５を形成する工程（図２のＳ２２）、ガラス材６を塗
布する工程（図２のＳ２３）、エッチングバックする工
程（図２のＳ２４）、ＣＭＰにより研磨する工程（図２
のＳ２５）からなっていたが、研磨時間がかかるが、エ
ンチングバックする工程を省略して、ガラス材６を塗布
する工程（図２のＳ２３）の後に、直ちに、ＣＭＰによ
る研磨、平坦化の工程（図２のＳ２５）に移行するよう
にしてもよい。In the above embodiment, the step of forming the silicon insulating film 5 (S22 of FIG. 2), the step of applying the glass material 6 (S23 of FIG. 2), and the step of etching back (S24 of FIG. 2) Polishing process by CMP (FIG. 2)
Although the polishing time is required, the step of performing the etching back is omitted, and immediately after the step of applying the glass material 6 (S23 of FIG. 2), the polishing and the flattening by the CMP are performed. You may make it transfer to a process (S25 of FIG. 2).
【００３２】すなわち、ＣＭＰによって前記ガラス材６
についでシリコン酸化膜５の全面を研磨してトレンチ
３，４以外の部分である半導体基板１上のシリコン窒化
膜２の表面が露出するまで平坦化する。この工程では、
すべての研磨をＣＭＰによって行なうことにより、確実
に平坦化させることができる。That is, the glass material 6 is formed by CMP.
Then, the entire surface of the silicon oxide film 5 is polished and planarized until the surface of the silicon nitride film 2 on the semiconductor substrate 1 other than the trenches 3 and 4 is exposed. In this process,
By performing all polishing by CMP, it is possible to surely planarize.
【００３３】[0033]
【発明の効果】以上説明したように本発明に係る半導体
装置の製造方法よれば、トレンチ以外の部分（すなわち
シリコン窒化膜の部分）とトレンチとの間に段差がなく
なる。As described above, according to the method of manufacturing a semiconductor device according to the present invention, there is no step between the trench other than the trench (that is, the portion of the silicon nitride film) and the trench.
【００３４】また、本発明に係る半導体装置の製造方法
によれば、大きな面積のトレンチの部分が過剰に削られ
ないため、段差が発生せず、半導体装置の歩留りが向上
するという効果がある。Further, according to the method of manufacturing a semiconductor device according to the present invention, since the trench portion having a large area is not excessively shaved, there is an effect that no step is generated and the yield of the semiconductor device is improved.
【図１】本発明の実施の形態に係る半導体装置の製造方
法による製造段階の半導体基板の状態を示す説明図であ
る。FIG. 1 is an explanatory diagram showing a state of a semiconductor substrate in a manufacturing stage according to a method of manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】同方法を説明するためのフローチャートであ
る。FIG. 2 is a flowchart for explaining the same method.
【図３】従来の半導体装置の製造方法を説明するための
図である。FIG. 3 is a view for explaining a conventional method of manufacturing a semiconductor device.
【図４】従来の方法による欠点を説明するための図であ
る。FIG. 4 is a diagram for explaining a drawback caused by a conventional method.
１ 半導体基板 ２ シリコン窒化膜 ３ （面積の小さい）トレンチ ４ （面積の大きい）トレンチ ５ シリコン酸化膜 ６ ガラス材（ＳＯＧ） Reference Signs List 1 semiconductor substrate 2 silicon nitride film 3 (small area) trench 4 (large area) trench 5 silicon oxide film 6 glass material (SOG)
Claims (5)
装置の製造方法において、 半導体基板上にシリコン窒化膜を形成する工程と、 前記半導体基板に前記シリコン窒化膜をマスクとしてト
レンチを形成する工程と、 前記トレンチを含み前記半導体基板の表面全体にシリコ
ン酸化膜を形成する工程と、 前記シリコン酸化膜上の全面にガラス材を塗布して表面
を平面状にする工程と、 前記ガラス材についで前記シリコン酸化膜の全面を除去
するとともに平坦化して前記トレンチ部分以外の前記半
導体基板の表面を露出させる工程とを備えたことを特徴
とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device having a trench-type element isolation structure, comprising: forming a silicon nitride film on a semiconductor substrate; and forming a trench on the semiconductor substrate using the silicon nitride film as a mask. Forming a silicon oxide film on the entire surface of the semiconductor substrate including the trench; applying a glass material over the entire surface of the silicon oxide film to planarize the surface; Removing the entire surface of the silicon oxide film and planarizing the silicon oxide film to expose the surface of the semiconductor substrate other than the trench portion.
・オン・グラスからなるガラス材を塗布する工程である
ことを特徴とする請求項１記載の半導体装置の製造方
法。2. The method according to claim 1, wherein the step of applying the glass material is a step of applying a glass material made of spin-on-glass.
膜の全面を除去するとともに平坦化して前記トレンチ部
分以外の前記半導体基板上に形成された前記シリコン窒
化膜の表面を露出させる工程は、前記ガラス材についで
前記シリコン酸化膜の全面をエッチングバックしてシリ
コン酸化膜が若干残る程度に平坦化する工程と、この工
程の後にさらにケミカル・メカニカル・ポリシングで半
導体基板上に形成された前記シリコン窒化膜の表面が露
出する程度に平坦化する工程とからなることを特徴とす
る請求項１または２に記載の半導体装置の製造方法。3. The step of removing the entire surface of the silicon oxide film after the glass material and flattening the silicon oxide film to expose the surface of the silicon nitride film formed on the semiconductor substrate other than the trench portion, comprises: A step of etching back the entire surface of the silicon oxide film and flattening the silicon oxide film to such an extent that a silicon oxide film slightly remains; and after the step, the silicon nitride film formed on the semiconductor substrate by chemical mechanical polishing. 3. The method of manufacturing a semiconductor device according to claim 1, further comprising: flattening the surface of the semiconductor device to an extent that the surface is exposed.
コン窒化膜表面を露出させる工程は、ケミカル・メカニ
カル・ポリシングのみによって前記ガラス材についで前
記シリコン酸化膜の全面を研磨してトレンチ以外の前記
半導体基板上に形成された前記シリコン窒化膜表面を露
出させて平坦化する工程からなることを特徴とする請求
項１または２に記載の半導体装置の製造方法。4. A step of exposing a surface of the silicon nitride film formed on the semiconductor substrate, wherein the entire surface of the silicon oxide film is polished after the glass material only by chemical mechanical polishing, and 3. The method according to claim 1, further comprising a step of exposing and flattening the surface of the silicon nitride film formed on the semiconductor substrate.
面全体にシリコン酸化膜を形成する工程は、高密度プラ
ズマＣＶＤ法によって前記シリコン酸化膜を形成する工
程であることを特徴とする請求項３または４に記載の半
導体装置の製造方法。5. The step of forming a silicon oxide film over the entire surface of the semiconductor substrate including the trench is a step of forming the silicon oxide film by a high-density plasma CVD method. 5. The method for manufacturing a semiconductor device according to item 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102033A JP2000294627A (en) | 1999-04-09 | 1999-04-09 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102033A JP2000294627A (en) | 1999-04-09 | 1999-04-09 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294627A true JP2000294627A (en) | 2000-10-20 |
Family
ID=14316461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102033A Withdrawn JP2000294627A (en) | 1999-04-09 | 1999-04-09 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294627A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267411A (en) * | 2000-03-21 | 2001-09-28 | Nec Corp | Method of forming element isolation region |
| WO2002041381A1 (en) * | 2000-11-17 | 2002-05-23 | Matsushita Electric Industrial Co.,Ltd. | Method for producing semiconductor device |
| KR100408864B1 (en) * | 2001-06-29 | 2003-12-06 | 주식회사 하이닉스반도체 | Method of forming a device isolation film in a semiconductor device |
| US7052971B2 (en) | 2001-07-13 | 2006-05-30 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| JP2011082236A (en) * | 2009-10-05 | 2011-04-21 | Nissan Chem Ind Ltd | Method of flattening semiconductor substrate |
-
1999
- 1999-04-09 JP JP11102033A patent/JP2000294627A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267411A (en) * | 2000-03-21 | 2001-09-28 | Nec Corp | Method of forming element isolation region |
| WO2002041381A1 (en) * | 2000-11-17 | 2002-05-23 | Matsushita Electric Industrial Co.,Ltd. | Method for producing semiconductor device |
| JP2002158221A (en) * | 2000-11-17 | 2002-05-31 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
| US7273820B2 (en) | 2000-11-17 | 2007-09-25 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| KR100408864B1 (en) * | 2001-06-29 | 2003-12-06 | 주식회사 하이닉스반도체 | Method of forming a device isolation film in a semiconductor device |
| US7052971B2 (en) | 2001-07-13 | 2006-05-30 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| JP2011082236A (en) * | 2009-10-05 | 2011-04-21 | Nissan Chem Ind Ltd | Method of flattening semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5302233A (en) | Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP) | |
| US6080636A (en) | Photolitography alignment mark manufacuturing process in tungsten CMP metallization | |
| US5943590A (en) | Method for improving the planarity of shallow trench isolation | |
| JP2687948B2 (en) | Method for manufacturing semiconductor device | |
| JP2874486B2 (en) | Method for forming trench isolation with polishing step and method for manufacturing semiconductor device | |
| US7087528B2 (en) | Chemical-mechanical polishing (CMP) process for shallow trench isolation | |
| JP3340333B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000058637A (en) | Forming method of shallow trench insulating structure to semiconductor substrate | |
| US6964598B1 (en) | Polishing apparatus and method for forming an integrated circuit | |
| JP2000294627A (en) | Method for manufacturing semiconductor device | |
| JPH11150116A (en) | Method for forming contact plug of semiconductor device | |
| JP2002299433A (en) | Method of forming element separating film of semiconductor element | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| US6443809B1 (en) | Polishing apparatus and method for forming an integrated circuit | |
| JP3161425B2 (en) | Method of forming STI | |
| US7125321B2 (en) | Multi-platen multi-slurry chemical mechanical polishing process | |
| KR100726746B1 (en) | Manufacturing Method of Semiconductor Device | |
| US6110795A (en) | Method of fabricating shallow trench isolation | |
| US6472291B1 (en) | Planarization process to achieve improved uniformity across semiconductor wafers | |
| JPH11284061A (en) | Semiconductor device and manufacturing method thereof | |
| US6897121B2 (en) | Method of removing HDP oxide deposition | |
| JP3365114B2 (en) | Method of forming field oxide film in semiconductor device, and method of forming field oxide film and trench isolation region | |
| US6899597B2 (en) | Chemical mechanical polishing (CMP) process using fixed abrasive pads | |
| US6686283B1 (en) | Shallow trench isolation planarization using self aligned isotropic etch | |
| JP2000349148A (en) | Manufacture of substrate having semiconductor layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |