[go: up one dir, main page]

JP2000284754A - Power supply - Google Patents

Power supply

Info

Publication number
JP2000284754A
JP2000284754A JP11087229A JP8722999A JP2000284754A JP 2000284754 A JP2000284754 A JP 2000284754A JP 11087229 A JP11087229 A JP 11087229A JP 8722999 A JP8722999 A JP 8722999A JP 2000284754 A JP2000284754 A JP 2000284754A
Authority
JP
Japan
Prior art keywords
voltage
power supply
supply device
operational amplifier
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11087229A
Other languages
Japanese (ja)
Other versions
JP4146025B2 (en
Inventor
Katsumi Watanabe
克己 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP08722999A priority Critical patent/JP4146025B2/en
Publication of JP2000284754A publication Critical patent/JP2000284754A/en
Application granted granted Critical
Publication of JP4146025B2 publication Critical patent/JP4146025B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 表示素子を安定的に駆動する。 【解決手段】 供給された分圧電圧Vd1〜Vd3を、
出力段にN型ドライブトランジスタを備えるN型オペア
ンプ231と出力段にP型ドライブトランジスタを備え
るP型オペアンプ232との対応する対で増幅する。一
対のオペアンプ231,232の入力端の間には、P型
オペアンプ232の入力電圧をN型オペアンプ231の
入力電圧より低くするための微少抵抗rが接続されてい
る。また、P型オペアンプ232の出力端にはスイッチ
SWの電流路の一端が接続され、このスイッチSWの他
端は対応するN型オペアンプ231の出力端に接続され
ている。貫通電流防止回路24は、分圧電圧Vd1が基
準電圧Vref以下の時にスイッチSWをオフすることに
より、同時にオンされたP,Nドライブトランジスタを
介して大きな貫通電流が流れるのを防止する。
(57) [Summary] To stably drive a display element. SOLUTION: The supplied divided voltages Vd1 to Vd3 are
Amplification is performed by a corresponding pair of an N-type operational amplifier 231 having an N-type drive transistor in the output stage and a P-type operational amplifier 232 having a P-type drive transistor in the output stage. A very small resistor r is connected between the input terminals of the pair of operational amplifiers 231 and 232 to make the input voltage of the P-type operational amplifier 232 lower than the input voltage of the N-type operational amplifier 231. One end of a current path of the switch SW is connected to the output terminal of the P-type operational amplifier 232, and the other end of the switch SW is connected to the output terminal of the corresponding N-type operational amplifier 231. The through current prevention circuit 24 turns off the switch SW when the divided voltage Vd1 is equal to or lower than the reference voltage Vref, thereby preventing a large through current from flowing through the simultaneously turned on P and N drive transistors.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電源装置に関
し、特に、表示素子の駆動に好適で安定して起動可能な
電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device, and more particularly to a power supply device suitable for driving a display element and capable of being started stably.

【0002】[0002]

【従来の技術】液晶表示装置の電源回路は、例えば4つ
の駆動電圧を生成する場合、図5に示すように、電源電
圧を昇圧回路により昇圧し、昇圧した電圧を分割抵抗R
1〜R4により分圧し、分圧電圧をボルテージフォロア
回路を介して、駆動電圧V1〜V4として出力する。ボ
ルテージフォロア回路を構成しているオペアンプには、
図6(a)に示すように、出力段トランジスタ(ドライ
バトランジスタ)がP型MOSトランジスタTPから構
成されたP型オペアンプと、図6(b)に示すように、
出力段トランジスタ(ドライバトランジスタ)がN型M
OSトランジスタから構成されたN型オペアンプとがあ
る。
2. Description of the Related Art When a power supply circuit of a liquid crystal display device generates, for example, four drive voltages, the power supply voltage is boosted by a booster circuit as shown in FIG.
The voltage is divided by 1 to R4, and the divided voltage is output as drive voltages V1 to V4 via a voltage follower circuit. The operational amplifier that constitutes the voltage follower circuit has
As shown in FIG. 6A, a P-type operational amplifier in which an output stage transistor (driver transistor) is constituted by a P-type MOS transistor TP, and as shown in FIG.
Output stage transistor (driver transistor) is N-type M
There is an N-type operational amplifier composed of OS transistors.

【0003】P型オペアンプとN型オペアンプから構成
されるボルテージフォロア回路の出力電圧は、負荷の変
動によりそれぞれ電源電圧、グランド電圧に偏倚する。
このため、図5に示すボルテージフォロア回路では、安
定した正確な値の駆動電圧を得ることが困難である。
The output voltage of a voltage follower circuit composed of a P-type operational amplifier and an N-type operational amplifier is biased to a power supply voltage and a ground voltage, respectively, due to a change in load.
Therefore, in the voltage follower circuit shown in FIG. 5, it is difficult to obtain a stable and accurate drive voltage.

【0004】そこで、P型オペアンプとN型オペアンプ
とを一対にして、P型オペアンプとN型オペアンプの出
力電圧を平均化することにより、正確で安定した出力電
圧を得ようとする電源回路が提案されている。
[0004] Therefore, a power supply circuit has been proposed in which a P-type operational amplifier and an N-type operational amplifier are paired and the output voltages of the P-type operational amplifier and the N-type operational amplifier are averaged to obtain an accurate and stable output voltage. Have been.

【0005】この場合、図7に示すように、一対のP型
オペアンプの入力端とN型オペアンプの入力端間に微小
抵抗rを介挿する。この微小抵抗rにより、P型オペア
ンプの入力電位をN型オペアンプの入力電位より若干低
くし、P型オペアンプのP型ドライバトランジスタTP
とN型オペアンプのN型ドライバトランジスタTNとが
同時にオンしないようにしている。
In this case, as shown in FIG. 7, a small resistor r is inserted between the input terminals of a pair of P-type operational amplifiers and the input terminals of an N-type operational amplifier. Due to this minute resistance r, the input potential of the P-type operational amplifier is slightly lower than the input potential of the N-type operational amplifier, and the P-type driver transistor TP of the P-type operational amplifier is set.
And the N-type driver transistor TN of the N-type operational amplifier are not turned on at the same time.

【0006】この構成によれば、通常時は、P型ドライ
バトランジスタTPとN型ドライバトランジスタTNと
は、その一方のみがオンし、出力段に流れる電流は定電
流(通常、数μA以下)ですむ。また、出力電圧が、微
小抵抗rにより生成されるキャップ電圧を超えて上昇す
ると、N型ドライバトランジスタTNがオンし、出力電
圧を引き下げ、逆に、出力電圧がキャップ電圧を超えて
下降した時は、P型ドライバトランジスタTPがオンし
て、出力電圧を引き上げる。このようにして、出力電圧
が定常値に維持される。微小抵抗rの両端間のギャップ
電圧は、液晶の表示品位と、ドライバトランジスタTN
とTPが同時にオンしないことを考慮して、数十mv程
度に設定される。
According to this configuration, normally, only one of the P-type driver transistor TP and the N-type driver transistor TN is turned on, and the current flowing to the output stage is a constant current (usually several μA or less). No. When the output voltage rises above the cap voltage generated by the small resistor r, the N-type driver transistor TN turns on and lowers the output voltage. Conversely, when the output voltage falls below the cap voltage, , The P-type driver transistor TP is turned on to increase the output voltage. In this way, the output voltage is maintained at a steady value. The gap voltage between both ends of the micro resistor r depends on the display quality of the liquid crystal and the driver transistor TN.
And TP are set to several tens mv in consideration of the fact that TP and TP are not simultaneously turned on.

【0007】[0007]

【発明が解決しようとする課題】しかし、電源投入時等
の、昇圧回路の出力電圧が十分に高くなっていないとき
には、微小抵抗rの両端間の電位差(ギャップ電圧)が
非常に小さくなり、P型のオペアンプP型ドライバトラ
ンジスタTPとN型オペアンプのN型ドライバトランジ
スタTNが同時にオンしてしまう。このような場合に
は、オンしたP型ドライバトランジスタTPとN型ドラ
イバトランジスタTNを介して電源からグランドに大き
な貫通電流が流れ、電源装置が正常に起動できず、表示
装置を駆動することができない。
However, when the output voltage of the booster circuit is not sufficiently high, for example, when the power is turned on, the potential difference (gap voltage) between both ends of the minute resistor r becomes very small, and P The operational amplifier P-type driver transistor TP and the N-type operational amplifier N-type driver transistor TN are simultaneously turned on. In such a case, a large through current flows from the power supply to the ground via the turned-on P-type driver transistor TP and the N-type driver transistor TN, so that the power supply device cannot be started normally and the display device cannot be driven. .

【0008】本発明は、上記実状に鑑みてなされたもの
で、正常に起動することが可能な電源装置を提供するこ
とを目的とする。また、本発明は、表示装置に、安定し
た表示用の電力を供給することができる電源装置を提供
することを他の目的とする。また、本発明は、出力段に
Pチャネル電界効果トランジスタを備える増幅器と出力
段にNチャネル電界効果トランジスタを備える増幅器と
から構成される増幅素子を備え、安定して動作する電源
装置を提供することを他の目的とする。
The present invention has been made in view of the above circumstances, and has as its object to provide a power supply device that can be started normally. Another object of the present invention is to provide a power supply device capable of supplying stable power for display to a display device. Further, the present invention provides a power supply device which includes an amplifier element including an amplifier having a P-channel field-effect transistor in an output stage and an amplifier having an N-channel field-effect transistor in an output stage and operates stably. For other purposes.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、この発明の第1の観点にかかる電源装置は、供給電
圧から複数の電圧を発生する電圧発生手段と、出力段が
Nチャネル電界効果トランジスタから構成され、前記電
圧発生手段により発生された電圧を増幅する第1の増幅
素子と、出力段がPチャネル電界効果トランジスタから
構成され、前記電圧発生手段により発生された電圧を増
幅する第2の増幅素子とが、前記電圧発生手段とこの電
源装置の出力端との間に実質的に並列に接続されて構成
された増幅手段と、前記電圧発生手段への供給電圧と所
定電圧とを比較し、所定電圧以下の時に前記第1の増幅
素子の出力端と第2の増幅素子の出力端との間に流れる
電流を遮断する遮断手段と、を備えた、ことを特徴とす
る。
To achieve the above object, a power supply device according to a first aspect of the present invention comprises a voltage generating means for generating a plurality of voltages from a supply voltage, and an output stage comprising an N-channel field effect. A first amplifying element comprising a transistor and amplifying the voltage generated by the voltage generating means; and a second amplifying element comprising an output stage comprising a P-channel field effect transistor and amplifying the voltage generated by the voltage generating means. Amplifying element connected substantially in parallel between the voltage generating means and the output terminal of the power supply device, and comparing a supply voltage to the voltage generating means with a predetermined voltage. And interrupting means for interrupting a current flowing between the output terminal of the first amplifier element and the output terminal of the second amplifier element when the voltage is equal to or lower than a predetermined voltage.

【0010】この構成によれば、当該電源装置に電源が
投入された直後等の、電圧発生手段への供給電圧が所定
値以下の場合に、第1の増幅手段の出力端と第2の増幅
手段の出力端との間に流れる電流を遮断する。このた
め、電圧発生手段への供給電圧が小さいために、第1の
増幅素子のNチャネル電界効果トランジスタと第2の増
幅素子のPチャネル電界効果トランジスタが実質的に同
時にオンしても、オンした両トランジスタを介して大き
な貫通電流が流れるのを防止することができる。従っ
て、電源装置を正常に起動させることができ、表示素子
を安定的に駆動することができる。
According to this configuration, when the supply voltage to the voltage generating means is equal to or less than a predetermined value, for example, immediately after the power supply is turned on, the output terminal of the first amplifying means and the second amplifying means are connected. The current flowing between the output terminal of the means is cut off. For this reason, even if the N-channel field-effect transistor of the first amplifying element and the P-channel field-effect transistor of the second amplifying element are turned on at substantially the same time because the supply voltage to the voltage generating means is small, it is turned on. A large through current can be prevented from flowing through both transistors. Therefore, the power supply device can be started normally, and the display element can be driven stably.

【0011】前記遮断手段は、例えば、前記第1の増幅
素子と出力端との間、又は、前記第2の増幅素子とこの
電源装置の出力端との間に介挿されたスイッチと、前記
電圧発生手段への供給電圧と所定電圧とを比較し、所定
電圧未満のときに前記スイッチをオフし、所定電圧以上
のときにスイッチをオンするスイッチ制御手段と、から
構成される。
The cutoff means may include, for example, a switch inserted between the first amplifying element and an output terminal or between the second amplifying element and an output terminal of the power supply, Switch control means for comparing the supply voltage to the voltage generation means with a predetermined voltage, turning off the switch when the voltage is lower than the predetermined voltage, and turning on the switch when the voltage is higher than the predetermined voltage.

【0012】前記スイッチ制御手段は、前記電圧発生手
段への前記供給電圧を分圧して生成した電圧と基準電圧
とを比較することにより、前記電圧発生手段への供給電
圧が所定電圧未満であるか否かを判別してもよい。
The switch control means compares the voltage generated by dividing the supply voltage to the voltage generation means with a reference voltage to determine whether the supply voltage to the voltage generation means is less than a predetermined voltage. It may be determined whether or not.

【0013】前記電圧発生手段は、例えば、供給電圧を
分圧して複数の電圧を生成する分圧回路から構成され
る。この場合、前記スイッチ制御手段は、前記分圧回路
の生成した分圧電圧のいずれかと、基準電圧とを比較す
ることにより、前記電圧発生手段への供給電圧が所定電
圧未満であるか否かを判別してもよい。
The voltage generating means comprises, for example, a voltage dividing circuit for dividing a supply voltage to generate a plurality of voltages. In this case, the switch control means compares one of the divided voltages generated by the voltage dividing circuit with a reference voltage to determine whether or not the supply voltage to the voltage generation means is less than a predetermined voltage. It may be determined.

【0014】本発明の第2の観点にかかる電源装置は、
供給電圧を分圧して複数の電圧を発生する電圧発生手段
と、出力段がNチャネル電界効果トランジスタから構成
され、前記電圧発生手段により発生された電圧を増幅す
る第1の増幅素子と、出力段がPチャネル電界効果トラ
ンジスタから構成され、前記電圧発生手段により発生さ
れた電圧を増幅する第2の増幅素子とが、前記電圧発生
手段とこの電源装置の出力端との間に実質的に並列に接
続されて構成された増幅手段と、前記第1の増幅素子と
出力端との間、又は、前記第2の増幅素子とこの電源装
置の出力端との間に介挿されたスイッチと、前記電圧発
生手段が発生した複数の電圧のうちの特定の電圧と基準
電圧とを比較し、特定の電圧が基準電圧未満のときに、
前記スイッチをオフし、基準電圧以上のときにスイッチ
をオンするスイッチ制御手段と、から構成される、こと
を特徴とする。
A power supply according to a second aspect of the present invention comprises:
Voltage generating means for dividing the supply voltage to generate a plurality of voltages, an output stage comprising an N-channel field effect transistor, a first amplifying element for amplifying the voltage generated by the voltage generating means, and an output stage Is composed of a P-channel field effect transistor, and a second amplifying element for amplifying the voltage generated by the voltage generating means is provided substantially in parallel between the voltage generating means and an output terminal of the power supply device. Amplifying means connected and configured, a switch interposed between the first amplifying element and an output terminal or between the second amplifying element and an output terminal of the power supply device; Comparing a specific voltage of the plurality of voltages generated by the voltage generating means with the reference voltage, and when the specific voltage is less than the reference voltage,
Switch control means for turning off the switch and turning on the switch when the voltage is equal to or higher than a reference voltage.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態に係る
電源装置を液晶表示装置に適用した場合を例として図面
を参照しつつ説明する。この実施の形態に係る液晶表示
装置は、図1に示すように、表示パネル1と、電源装置
2と、行ドライバ3と、列ドライバ4と、制御装置5と
から構成される。表示パネル1は、対向して配置された
第1の基板と第2の基板と、第1の基板に行方向に配置
された複数の走査電極11と、第2の基板に列方向に配
置された複数の信号電極13と、両基板間に封止された
液晶とを備え、走査電極11と信号電極13の交点で定
義される複数の画素により画像を表示する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a power supply device according to the present invention applied to a liquid crystal display device. As shown in FIG. 1, the liquid crystal display device according to this embodiment includes a display panel 1, a power supply device 2, a row driver 3, a column driver 4, and a control device 5. The display panel 1 includes a first substrate and a second substrate which are arranged to face each other, a plurality of scanning electrodes 11 which are arranged in a row direction on the first substrate, and a plurality of scanning electrodes 11 which are arranged in a column direction on the second substrate. A plurality of signal electrodes 13 and liquid crystal sealed between the two substrates, and an image is displayed by a plurality of pixels defined by intersections of the scanning electrodes 11 and the signal electrodes 13.

【0016】電源装置2は、図2に示すように、駆動電
圧発生用比較回路21と、昇圧回路22と、分圧回路2
3と、貫通電流防止回路24とから構成され、液晶表示
パネル1を駆動するための駆動電圧V4,V3,V2,
V1(V4>V3>V2>V1)と、接地電圧VGD(V
1>VGD)を生成し、行ドライバ3及び列ドライバ4に
供給する。
As shown in FIG. 2, the power supply device 2 includes a driving voltage generation comparing circuit 21, a boosting circuit 22, and a voltage dividing circuit 2.
3 and a driving current V4 for driving the liquid crystal display panel 1,
V1 (V4>V3>V2> V1) and the ground voltage VGD (V
1> VGD) and supplies it to the row driver 3 and the column driver 4.

【0017】駆動電圧発生用比較回路21は、外部から
供給される基準電圧Vrefと後述する分圧電圧Vd1と
を比較し、比較結果に応じて、所定の電圧を昇圧回路2
2に供給する。
The drive voltage generation comparison circuit 21 compares a reference voltage Vref supplied from the outside with a divided voltage Vd1, which will be described later, and generates a predetermined voltage according to the comparison result.
Feed to 2.

【0018】昇圧回路22は、駆動電圧発生用比較回路
21から供給される電圧を昇圧し、昇圧電圧Vprを分圧
回路23に供給する。
The boosting circuit 22 boosts the voltage supplied from the driving voltage generation comparing circuit 21 and supplies the boosted voltage Vpr to the voltage dividing circuit 23.

【0019】分圧回路23は、昇圧回路22から供給さ
れる昇圧電圧Vprを分圧する分圧抵抗R1〜R4と、分
圧抵抗R1〜R4によって分圧された分圧電圧Vd1〜
Vd3を約1倍に増幅し、駆動電圧V1〜V3として出
力する第1〜第3のボルテージフォロア回路23−1,
23−2,23−3から構成される。第1〜第3のボル
テージフォロア回路23−1,23−2,23−3は、
それぞれ、N型オペアンプ231と、P型オペアンプ2
32と、微小抵抗rとから構成される。
The voltage dividing circuit 23 includes voltage dividing resistors R1 to R4 for dividing the boosted voltage Vpr supplied from the voltage boosting circuit 22, and divided voltages Vd1 to Rd1 divided by the voltage dividing resistors R1 to R4.
The first to third voltage follower circuits 23-1, which amplify Vd3 about 1 times and output as drive voltages V1 to V3,
23-2 and 23-3. The first to third voltage follower circuits 23-1, 23-2, and 23-3 are:
Each of the N-type operational amplifier 231 and the P-type operational amplifier 2
32 and a small resistor r.

【0020】図2に示すように、分圧抵抗R1〜R4
は、分圧抵抗R4,R3,R2,R1の順に、昇圧回路
22の出力端と接地電位の間に実質的に直列に接続され
ている。また、第1〜第3のボルテージフォロア回路2
3−1,23−2,23−3の微小抵抗rは、それぞ
れ、分圧抵抗R1とR2、分圧抵抗R2とR3、分圧抵
抗R3とR4を接続するように、各分圧抵抗R1〜R4
の間に配置されている。即ち、分圧抵抗R1〜R4と微
小抵抗rとが実質的に交互に直列に接続されている。
As shown in FIG. 2, the voltage dividing resistors R1 to R4
Are connected in series between the output terminal of the booster circuit 22 and the ground potential in the order of the voltage dividing resistors R4, R3, R2 and R1. Further, the first to third voltage follower circuits 2
The minute resistors r of 3-1, 23-2, and 23-3 are respectively connected to the voltage dividing resistors R1 and R2, the voltage dividing resistors R2 and R3, and the voltage dividing resistors R3 and R4. ~ R4
It is located between. That is, the voltage dividing resistors R1 to R4 and the minute resistors r are connected in series substantially alternately.

【0021】第1〜第3のボルテージフォロア回路23
−1,23−2,23−3のそれぞれにおいて、微小抵
抗rの一端(昇圧回路22側)にはN型オペアンプ23
1の入力端が接続され、微小抵抗rの他端(接地電位
側)にはP型オペアンプ232の入力端が接続されてい
る。
First to third voltage follower circuits 23
In each of -1, 23-2 and 23-3, an N-type operational amplifier 23 is connected to one end of the minute resistor r (on the side of the booster circuit 22).
The input terminal of the P-type operational amplifier 232 is connected to the other input terminal (ground potential side) of the small resistor r.

【0022】N型オペアンプ231は、図6(b)に示
すN型オペアンプと同様の回路から構成され、出力段に
N型MOSトランジスタTN(Nチャネル電界効果トラ
ンジスタ)を備える。N型オペアンプ231は、分割用
抵抗R1〜R4によって分圧された分圧電圧Vd1〜V
d4のうち、対応する分圧電圧Vd1〜Vd3を約1倍
に増幅して出力する。また、N型オペアンプ231に1
対1に対応して配置されているP型オペアンプ232
は、図6(a)に示すP型オペアンプと同様の回路から
構成され、出力段にP型MOSトランジスタTP(Pチ
ャネル電界効果トランジスタ)を備える。P型オペアン
プ232は、対応するN型オペアンプ231に入力され
る電圧より、微小抵抗rによって降下される分だけ小さ
な電圧を約1倍に増幅して出力する。
The N-type operational amplifier 231 is composed of a circuit similar to the N-type operational amplifier shown in FIG. 6B, and has an N-type MOS transistor TN (N-channel field effect transistor) at an output stage. The N-type operational amplifier 231 has divided voltages Vd1 to Vd1 divided by the dividing resistors R1 to R4.
Of d4, the corresponding divided voltages Vd1 to Vd3 are amplified by about 1 times and output. Also, the N-type operational amplifier 231 has one
P-type operational amplifier 232 arranged corresponding to pair
Is composed of a circuit similar to the P-type operational amplifier shown in FIG. 6A, and includes a P-type MOS transistor TP (P-channel field effect transistor) at an output stage. The P-type operational amplifier 232 amplifies the voltage input to the corresponding N-type operational amplifier 231 by a factor of about 1 which is smaller than the voltage input by the minute resistor r and outputs the amplified voltage.

【0023】なお、微小抵抗rは、一対のP型オペアン
プ232の入力端の電位をN型オペアンプ231の入力
端の電位より若干低くすることにより、一対のP型オペ
アンプ232のP型MOSトランジスタTPとN型オペ
アンプ231のN型MOSトランジスタTNを同時にオ
ンさせないために、P型、N型オペアンプ232、23
1の入力端の間に配置されている。
The small resistance r is set by making the potential of the input terminal of the pair of P-type operational amplifiers 232 slightly lower than the potential of the input terminal of the N-type operational amplifier 231 so that the P-type MOS transistors TP of the pair of P-type operational amplifiers 232 are formed. And the N-type MOS transistors TN of the N-type operational amplifier 231 are not turned on at the same time.
One input terminal.

【0024】貫通電流防止回路24は、比較回路241
と、反転回路242と、スイッチSW1〜SW3とから
構成され、N型オペアンプ231の出力段のN型MOS
トランジスタTNとP型オペアンプ232の出力段のP
型MOSトランジスタTPとが同時にオンし、オンした
トランジスタを介して、電源からグランドに大量の貫通
電流が流れるのを防止するための回路である。
The through current prevention circuit 24 includes a comparison circuit 241
, An inverting circuit 242, and switches SW1 to SW3, and an N-type MOS at an output stage of the N-type operational amplifier 231.
Transistor TN and P of output stage of P-type operational amplifier 232
This is a circuit for preventing a large amount of through current from flowing from the power supply to the ground via the turned-on transistor when the type MOS transistor TP is turned on at the same time.

【0025】比較回路241は、昇圧回路22から出力
される昇圧電圧Vprが所定値以上であるか否かを判別
し、判別結果に応じた信号を反転回路242に供給す
る。具体的に説明すると、比較回路241は、昇圧電圧
Vprを分圧した電圧の中の予め定められた電圧(分圧電
圧Vd1)と、分圧電圧Vd1とほぼ同じ大きさになる
ように設定された電圧(比較用基準電圧Vcr)とを比較
し、分圧電圧Vd1が比較用基準電圧Vcr以上の時にハ
イレベルの信号を、分圧電圧Vd1が比較用基準電圧V
cr未満の時にローレベルの信号を、それぞれ反転回路2
42に出力する。
The comparator 241 determines whether or not the boosted voltage Vpr output from the booster 22 is equal to or higher than a predetermined value, and supplies a signal corresponding to the determination result to the inverting circuit 242. More specifically, the comparison circuit 241 is set so as to have a predetermined voltage (divided voltage Vd1) among the voltages obtained by dividing the boosted voltage Vpr, and substantially the same magnitude as the divided voltage Vd1. The divided voltage Vd1 is compared with the reference voltage Vcr. When the divided voltage Vd1 is equal to or higher than the comparison reference voltage Vcr, a high-level signal is output.
When the voltage is less than cr, the low level signal is output to the inverting circuit 2
42.

【0026】反転回路242は、比較回路241から供
給される信号のレベルを反転してスイッチSW1〜SW
3のゲートに供給する。つまり、反転回路242は、比
較回路241から供給される信号がローレベルの場合
に、ハイレベルの信号をスイッチSW1〜SW3のゲー
トに供給して、スイッチSW1〜SW3をオンし、比較
回路241から供給される信号がハイレベルの場合に、
ローレベルの信号をスイッチSW1〜SW3のゲートに
供給し、スイッチSW1〜SW3をオフする。
The inverting circuit 242 inverts the level of the signal supplied from the comparing circuit 241 and switches SW1 to SW
3 gate. That is, when the signal supplied from the comparison circuit 241 is at a low level, the inversion circuit 242 supplies a high-level signal to the gates of the switches SW1 to SW3 to turn on the switches SW1 to SW3. When the supplied signal is high level,
A low-level signal is supplied to the gates of the switches SW1 to SW3, and the switches SW1 to SW3 are turned off.

【0027】スイッチSW1〜SW3は、例えば、nチ
ャネル電界効果トランジスタから構成され、電流路の一
端(ドレイン)が対応するP型オペアンプ232の出力
端に接続され、他端(ソース)が対応する出力端子T1
〜T3に接続され、そのゲートが反転回路242の出力
端に接続されている。スイッチSW1〜SW3は、反転
回路242から供給されるハイレベルの信号によりオン
し、ローレベルの信号によりオフする。
Each of the switches SW1 to SW3 is formed of, for example, an n-channel field-effect transistor. One end (drain) of a current path is connected to the output terminal of the corresponding P-type operational amplifier 232, and the other end (source) is connected to the corresponding output. Terminal T1
To T3, the gate of which is connected to the output terminal of the inverting circuit 242. The switches SW1 to SW3 are turned on by a high-level signal supplied from the inversion circuit 242, and turned off by a low-level signal.

【0028】以上のように構成された電源装置におい
て、昇圧回路22から出力される昇圧電圧Vprの大きさ
が所望の大きさになるまでの間に、一対のP型オペアン
プ232の出力段のP型MOSトランジスタTPとN型
オペアンプの出力段のN型MOSトランジスタTNは同
時にオンしても、スイッチSWをオフすることによりP
型オペアンプ232の出力段のP型MOSトランジスタ
TPとN型オペアンプ231の出力段のN型MOSトラ
ンジスタTNの間の電流路を切断する。これにより、オ
ンしたP型のMOSトランジスタTPとN型のMOSト
ランジスタTNを介して大量の貫通電流が流れるのを防
止することができる。従って、電源投入時等の、昇圧電
圧Vprが大きくないときの電源装置の動作を安定化する
ことができる。
In the power supply device configured as described above, until the boosted voltage Vpr output from the booster circuit 22 reaches a desired level, the P-type of the output stage of the pair of P-type operational amplifiers 232. Even if the N-type MOS transistor TP and the N-type MOS transistor TN at the output stage of the N-type operational amplifier are turned on at the same time, by turning off the switch SW, P
The current path between the P-type MOS transistor TP at the output stage of the type operational amplifier 232 and the N-type MOS transistor TN at the output stage of the N-type operational amplifier 231 is disconnected. Thus, it is possible to prevent a large amount of through current from flowing through the turned-on P-type MOS transistor TP and the turned-on N-type MOS transistor TN. Therefore, the operation of the power supply device when the boosted voltage Vpr is not large, such as when the power is turned on, can be stabilized.

【0029】図1の行ドライバ3は、表示パネル1の走
査電極11に接続され、電源装置2から供給される複数
の駆動電圧(VGD、V1〜V4)から走査電圧を生成
し、制御装置5からのタイミング制御信号に従って選択
した走査電極11に順次走査電圧を印加する。
The row driver 3 shown in FIG. 1 is connected to the scanning electrodes 11 of the display panel 1, generates a scanning voltage from a plurality of driving voltages (VGD, V 1 to V 4) supplied from the power supply 2, and The scanning voltage is sequentially applied to the selected scanning electrodes 11 in accordance with the timing control signal from.

【0030】列ドライバ4は、表示パネル1の信号電極
13に接続され、電源装置2から供給される複数の駆動
電圧(VGD、V1〜V4)から信号電圧を生成し、制御
装置5からのタイミング制御信号に従って信号電極13
に信号電圧を印加する。
The column driver 4 is connected to the signal electrode 13 of the display panel 1, generates a signal voltage from a plurality of drive voltages (VGD, V 1 to V 4) supplied from the power supply device 2, and generates a signal voltage from the control device 5. The signal electrode 13 according to the control signal
Is applied with a signal voltage.

【0031】制御装置5は、行ドライバ3及び列ドライ
バ4の動作全体を制御する。例えば、行ドライバ3と列
ドライバ4に走査電圧と信号電圧を出力するためのタイ
ミング信号を供給する。
The control device 5 controls the entire operation of the row driver 3 and the column driver 4. For example, a timing signal for outputting a scanning voltage and a signal voltage to the row driver 3 and the column driver 4 is supplied.

【0032】次に、このように構成された液晶表示装置
の動作を説明する。まず、電源装置2に電源が投入され
ると、電源装置2に基準電圧Vrefが入力される。電源
装置2に入力された基準電圧Vrefは、駆動電圧用発生
比較回路21を介して昇圧回路22に入力され、昇圧電
圧Vprとして分圧回路23に供給されると共に駆動電圧
V4として外部に出力される。
Next, the operation of the liquid crystal display device configured as described above will be described. First, when power is turned on to the power supply device 2, the reference voltage Vref is input to the power supply device 2. The reference voltage Vref input to the power supply device 2 is input to the booster circuit 22 via the drive voltage generation / comparison circuit 21 and supplied to the voltage divider circuit 23 as the boosted voltage Vpr and output to the outside as the drive voltage V4. You.

【0033】電源投入直後は、昇圧回路22の出力であ
る昇圧電圧Vprが徐々に上昇する、昇圧電圧Vpr(=V
4)が所望の電圧値より小さい時には、分圧電圧Vd1
は比較用基準電圧Vcrより小さい。この場合、比較回路
241は、ローレベルの信号を反転回路242に入力
し、反転回路242からハイレベルの信号がスイッチS
W1〜SW3のゲートに供給される。このハイレベルの
信号により、スイッチSW1〜SW3はオフし、一対の
N型とP型オペアンプ231,232において、P型オ
ペアンプ232の出力端がN型オペアンプ231の出力
端から遮断される。従って、ギャップ電圧(微小抵抗r
の両端間電圧)が小さいためにP型MOSトランジスタ
TPとN型MOSトランジスタTNが共にオンしても、
これらのP型MOSトランジスタTPとN型MOSトラ
ンジスタTNを介して、大きな貫通電流が流れる事態を
防止することができる。
Immediately after the power is turned on, the boosted voltage Vpr, which is the output of the booster circuit 22, gradually increases.
4) is smaller than the desired voltage value, the divided voltage Vd1
Is smaller than the comparison reference voltage Vcr. In this case, the comparison circuit 241 inputs a low-level signal to the inversion circuit 242, and outputs a high-level signal from the inversion circuit 242 to the switch S.
It is supplied to the gates of W1 to SW3. With this high-level signal, the switches SW1 to SW3 are turned off, and the output terminal of the P-type operational amplifier 232 is cut off from the output terminal of the N-type operational amplifier 231 in the pair of N-type and P-type operational amplifiers 231 and 232. Therefore, the gap voltage (small resistance r
Is small, the P-type MOS transistor TP and the N-type MOS transistor TN are both turned on.
A situation in which a large through current flows through the P-type MOS transistor TP and the N-type MOS transistor TN can be prevented.

【0034】電源投入からの時間の経過とともに昇圧電
圧Vpr(=V4)が次第に上昇し、所望の値より大きく
なると、分圧電圧Vd1が比較用基準電圧Vcrより大き
くなり、比較回路241はハイレベルの信号を反転回路
242に出力する。反転回路242はローレベルの信号
をスイッチSW1〜SW3のゲートに供給し、スイッチ
SW1〜SW3はオンする。これにより、一対のN型と
P型オペアンプ231,232のN型MOSトランジス
タTNとP型MOSトランジスタTPは共に出力端に接
続され、所定のバランスを保ちながらオン・オフする。
ここで、出力端の電圧V1〜V3が、ギャップ電圧を超
えて上昇すると、N型オペアンプ231の出力段のN型
MOSトランジスタTNがオンし、電圧を引き下げる。
一方、出力端の電圧V1〜V3が、ギャップ電圧を超え
て下降すると、P型オペアンプ232の出力段のP型M
OSトランジスタTPがオンし、電圧を引き上げる。こ
のようにして、電圧V1〜V3はほぼ所望の値に維持さ
れる。
The boosted voltage Vpr (= V4) gradually rises with the lapse of time from the power-on, and when the boosted voltage Vpr becomes higher than a desired value, the divided voltage Vd1 becomes larger than the reference voltage Vcr for comparison, and the comparison circuit 241 goes high. Is output to the inverting circuit 242. The inversion circuit 242 supplies a low-level signal to the gates of the switches SW1 to SW3, and the switches SW1 to SW3 are turned on. As a result, the N-type MOS transistor TN and the P-type MOS transistor TP of the pair of N-type and P-type operational amplifiers 231 and 232 are both connected to the output terminals, and are turned on / off while maintaining a predetermined balance.
Here, when the voltages V1 to V3 at the output terminals rise beyond the gap voltage, the N-type MOS transistor TN at the output stage of the N-type operational amplifier 231 is turned on, and the voltage is reduced.
On the other hand, when the voltages V1 to V3 at the output terminals fall below the gap voltage, the P-type M of the output stage of the P-type
The OS transistor TP is turned on, and the voltage is raised. In this way, the voltages V1 to V3 are maintained at almost desired values.

【0035】行ドライバ3は、制御装置5から供給され
たタイミング信号に従って、接地電圧VGDと駆動電圧V
1〜V4の中から適切な走査電圧を選択し、選択状態の
走査電極11にあらかじめ定められた波形の選択信号
を、非選択状態の走査電極11にあらかじめ定められた
波形の非選択信号を、それぞれ印加する。
The row driver 3 controls the ground voltage VGD and the driving voltage VGD according to the timing signal supplied from the control device 5.
An appropriate scanning voltage is selected from 1 to V4, a selection signal of a predetermined waveform is applied to the scanning electrode 11 in the selected state, and a non-selection signal of a predetermined waveform is applied to the scanning electrode 11 in the non-selected state. Apply each.

【0036】列ドライバ4は、供給された画像信号に従
って、接地電圧VGDと駆動電圧V1〜V4の中から適切
な信号電圧を選択し、制御装置5からのタイミング信号
に従って選択した信号電圧を各信号電極13に印加す
る。
The column driver 4 selects an appropriate signal voltage from the ground voltage VGD and the driving voltages V1 to V4 in accordance with the supplied image signal, and applies the selected signal voltage in accordance with the timing signal from the control device 5 to each signal. Applied to the electrode 13.

【0037】このようにして、表示パネル1の選択状態
の走査電極11と信号電極13との交点で定義される画
素に画像信号に従った画像を表示する。
In this way, an image according to the image signal is displayed on the pixel defined by the intersection of the scanning electrode 11 and the signal electrode 13 in the selected state of the display panel 1.

【0038】上述したように、この発明の実施の形態に
かかる電源装置は、電源投入時等の、昇圧電圧Vpr(=
V4)が所望の値より低い時には、N型オペアンプ23
1の出力端とP型オペアンプ232の出力端とを電気的
に遮断する。従って、実質的に並列接続されている一対
のオペアンプ231,232の出力段のN型MOSトラ
ンジスタTNとP型MOSトランジスタTPが共にオン
して、大きな貫通電流が流れるのを防止することがで
き、電源装置を正常に起動することができる。
As described above, the power supply device according to the embodiment of the present invention has the boosted voltage Vpr (=
When V4) is lower than the desired value, the N-type operational amplifier 23
1 and the output terminal of the P-type operational amplifier 232 are electrically disconnected. Therefore, the N-type MOS transistor TN and the P-type MOS transistor TP at the output stage of the pair of operational amplifiers 231 and 232 that are substantially connected in parallel are both turned on, thereby preventing a large through current from flowing. The power supply can be started normally.

【0039】なお、この発明は、上記実施の形態に限定
されず、種々の変形及び応用が可能である。例えば、こ
の実施の形態では、一対のN型オペアンプとP型オペア
ンプを構成するボルテージフォロア回路を3つ用いて4
つの駆動電圧(V1〜V4)を得た。しかし、必要な駆
動電圧の数に応じて、ボルテージフォロア回路の数を任
意に変更することができる。
Note that the present invention is not limited to the above embodiment, and various modifications and applications are possible. For example, in this embodiment, four voltage follower circuits forming a pair of an N-type operational amplifier and a P-type operational amplifier are used.
Two drive voltages (V1 to V4) were obtained. However, the number of voltage follower circuits can be arbitrarily changed according to the number of necessary drive voltages.

【0040】また、上記説明では、電源装置は、比較基
準電圧Vcrと分圧電圧Vd1とを比較することにより、
昇圧電圧Vprが所定電圧に達したか否かを判別した。し
かし、昇圧電圧Vprの大きさが所定電圧に達したか否か
を判別するための構成としては、上記実施の形態に限定
されず、任意の構成とすることができる。
In the above description, the power supply unit compares the comparison reference voltage Vcr with the divided voltage Vd1 to obtain
It was determined whether the boosted voltage Vpr reached the predetermined voltage. However, the configuration for determining whether or not the boosted voltage Vpr has reached the predetermined voltage is not limited to the above-described embodiment, and may be any configuration.

【0041】例えば、基準電圧Vrefが、通常時(定常
動作時)の分圧電圧Vd1とほぼ等しい場合には、基準
電圧Vrefと分圧電圧Vd1の大きさを比較することに
より、昇圧電圧Vprが所定電圧に達したか否かを判別し
てもよい。この場合、分圧電圧Vd1が基準電圧Vref
より小さいときにスイッチSW1〜SW3をオフする。
For example, when the reference voltage Vref is substantially equal to the divided voltage Vd1 in the normal state (during normal operation), the boosted voltage Vpr is calculated by comparing the reference voltage Vref with the divided voltage Vd1. It may be determined whether a predetermined voltage has been reached. In this case, the divided voltage Vd1 is equal to the reference voltage Vref.
When smaller, the switches SW1 to SW3 are turned off.

【0042】また、ギャップ電圧(微小抵抗rの両端間
の電圧)と基準となる電圧とを比較し、ギャップ電圧が
基準となる電圧以下の時にスイッチSW1〜SW3をオ
フしてもよい。
The switches SW1 to SW3 may be turned off when the gap voltage (the voltage between both ends of the minute resistor r) and the reference voltage are compared and the gap voltage is equal to or lower than the reference voltage.

【0043】また、上記説明では、昇圧電圧Vpr(=V
4)が定常電圧に達したときにスイッチSW1〜SW3
をオンしたが、大きな貫通電流の発生を防止できるなら
ば、スイッチSW1〜SW3をオンするタイミングは、
任意である。例えば、昇圧電圧Vprが定常電圧より小さ
い場合であっても、ギャップ電圧が貫通電流を防止でき
る程度に大きい場合には、スイッチSW1〜SW3をオ
ンしてもよい。
In the above description, the boosted voltage Vpr (= V
4) When the steady voltage is reached, the switches SW1 to SW3
Is turned on, but if generation of a large through current can be prevented, the timing of turning on the switches SW1 to SW3 is as follows.
Optional. For example, even when the boosted voltage Vpr is smaller than the steady voltage, if the gap voltage is large enough to prevent a through current, the switches SW1 to SW3 may be turned on.

【0044】昇圧電圧Vprが定常電圧の90%の大きさ
であってもギャップ電圧が貫通電流を防止できる程度に
大きい場合の電源装置の構成例を図3に示す。図3に示
すように、電源装置は、基準電圧Vrefを9/10倍に
分圧する抵抗r1,r2(抵抗値の比率1:9)を備え
ている。
FIG. 3 shows an example of the configuration of a power supply device in the case where the gap voltage is large enough to prevent a through current even if the boosted voltage Vpr is 90% of the steady voltage. As shown in FIG. 3, the power supply device includes resistors r1 and r2 (resistance ratio 1: 9) that divides the reference voltage Vref by 9/10.

【0045】この場合、分圧電圧Vd1の大きさが基準
電圧Vrefの9/10倍の大きさになるまで、スイッチ
SW1〜SW3をオフし、オンされたP型MOSトラン
ジスタTPとN型MOSトランジスタTNを介して大量
の貫通電流が流れるのを防止する。分圧電圧Vd1の大
きさが基準電圧Vrefの9/10倍の大きさになった時
点で、スイッチSW1〜SW3をオンする。このように
しても、電源投入時等の、駆動電圧が十分大きくなる前
にオンされたP型MOSトランジスタTPとN型MOS
トランジスタTNを介して大量の貫通電流が流れないた
め、電源装置のシステムを安定して動作させることがで
きる。
In this case, the switches SW1 to SW3 are turned off until the divided voltage Vd1 becomes 9/10 times the reference voltage Vref, and the turned-on P-type MOS transistor TP and N-type MOS transistor are turned on. A large through current is prevented from flowing through the TN. When the magnitude of the divided voltage Vd1 becomes 9/10 times the magnitude of the reference voltage Vref, the switches SW1 to SW3 are turned on. Even in this case, the P-type MOS transistor TP and the N-type MOS
Since a large amount of through current does not flow through the transistor TN, the power supply system can operate stably.

【0046】図3に示す電源装置の場合、抵抗r1、r
2に貫通電流が常時流れてしまい、電力を消費してしま
う。低消費電力で動作し、図3に示す電源装置と同様の
効果を得ることができる電源装置を図4に示す。
In the case of the power supply device shown in FIG.
2, a through current always flows and power is consumed. FIG. 4 shows a power supply device which operates with low power consumption and can obtain the same effect as the power supply device shown in FIG.

【0047】図4の電源装置は、第1のボルテージフォ
ロア回路23−1の微少抵抗rと第2のボルテージフォ
ロア回路23−2の微少抵抗rとの間に、比較用抵抗r
3が配置されている。比較回路241には、基準電圧V
refと、図3の電源装置の比較回路241に入力される
電圧Vd1より比較用抵抗r3による降下電圧分だけ大
きな帰還電圧Vbackが入力される。そして、帰還電圧v
backが基準電圧Vrefより低い(未満の)ときにはスイ
ッチSW1〜SW3をオフし、帰還電圧Vbackが基準電
圧Vref以上の時にはスイッチSW1〜SW3をオンす
る。
The power supply device shown in FIG. 4 includes a comparison resistor r between the small resistor r of the first voltage follower circuit 23-1 and the small resistor r of the second voltage follower circuit 23-2.
3 are arranged. The comparison circuit 241 has a reference voltage V
ref and a feedback voltage Vback higher than the voltage Vd1 input to the comparison circuit 241 of the power supply device of FIG. And the feedback voltage v
When the back is lower than (less than) the reference voltage Vref, the switches SW1 to SW3 are turned off, and when the feedback voltage Vback is higher than the reference voltage Vref, the switches SW1 to SW3 are turned on.

【0048】このような構成でも、電源投入時等の、昇
圧電圧Vprが十分に大きくなる前に、N型オペアンプ2
31の出力端とP型オペアンプ232の出力端とを電気
的に遮断して、大きな貫通電流が流れるのを防止するこ
とができ、電源装置を安定に起動することができる。基
準電圧Vrefと、分圧電圧Vd1より大きな帰還電圧Vb
ackとを比較してスイッチSW1〜SW3をオン・オフ
するため、図3に示す電源装置と同様に、昇圧電圧Vpr
がある程度の大きさになった時点でN型オペアンプ23
1とP型オペアンプ232とを動作させるため、電源装
置2を安定に動作させることが可能である。さらに、図
3に示す電源装置2の比較回路241に入力する一方の
電圧を得るために必要であった抵抗r1とr2を使用せ
ずに済むため、図3に示す電源装置2と比較して消費電
力を減少することができる。
Even in such a configuration, the N-type operational amplifier 2 may be used before the boosted voltage Vpr becomes sufficiently large, for example, when the power is turned on.
The output terminal of the P-type operational amplifier 232 and the output terminal of the P-type operational amplifier 232 can be electrically cut off to prevent a large through current from flowing, and the power supply device can be started stably. The reference voltage Vref and the feedback voltage Vb larger than the divided voltage Vd1
In order to turn on / off the switches SW1 to SW3 in comparison with the power supply device shown in FIG.
When a certain size is reached, the N-type operational amplifier 23
1 and the P-type operational amplifier 232 are operated, so that the power supply device 2 can be operated stably. Furthermore, since it is not necessary to use the resistors r1 and r2 required to obtain one voltage input to the comparison circuit 241 of the power supply device 2 shown in FIG. Power consumption can be reduced.

【0049】なお、所望の電圧が生成できるならば、分
圧抵抗R1〜R4及び微小抵抗rの物理的な構成は任意
である。例えば、各抵抗は、単一の素子で形成される必
要はなく、複数の抵抗素子の直列回路又は並列回路、及
びこれらの組み合わせから構成されてもよい。また、抵
抗素子から構成される分圧回路23を示したが、直列接
続された複数のコンデンサから構成される分圧回路を使
用することも可能である。
The physical structure of the voltage dividing resistors R1 to R4 and the minute resistor r is arbitrary as long as a desired voltage can be generated. For example, each resistor need not be formed of a single element, but may be formed of a series circuit or a parallel circuit of a plurality of resistance elements, or a combination thereof. Further, although the voltage dividing circuit 23 including a resistance element is shown, a voltage dividing circuit including a plurality of capacitors connected in series can be used.

【0050】上記説明では、スイッチSW1〜SW3は
N型電界効果トランジスタから構成されていた。しか
し、スイッチSW1〜SW3の構成は、任意の構成とす
ることができ、例えば、Pチャネル電界効果トランジス
タから構成されていてもよく、リレースイッチから構成
されていてもよい。
In the above description, the switches SW1 to SW3 have been constituted by N-type field effect transistors. However, the configuration of the switches SW1 to SW3 may be any configuration, and may be, for example, a P-channel field-effect transistor or a relay switch.

【0051】P型電界効果トランジスタからスイッチS
W1〜SW3を構成する場合には、P型電界効果トラン
ジスタの電流路の一端を対応するP型オペアンプ232
の出力端に接続し、他端を対応する出力端子T1〜T3
に接続する。そして、そのゲートを、反転回路242を
介さずに、比較回路241の出力端に直接接続する。P
チャネル電界効果トランジスタから構成されるスイッチ
SW1〜SW3は、比較回路241から供給されるロー
レベルの信号によりオンし、ハイレベルの信号によりオ
フする。
From the P-type field-effect transistor to the switch S
When configuring W1 to SW3, one end of the current path of the P-type field effect transistor is connected to the corresponding P-type operational amplifier 232.
And the other end is connected to the corresponding output terminal T1 to T3.
Connect to Then, the gate is directly connected to the output terminal of the comparison circuit 241 without passing through the inversion circuit 242. P
The switches SW1 to SW3 configured by the channel field effect transistors are turned on by a low level signal supplied from the comparison circuit 241, and are turned off by a high level signal.

【0052】このような構成によっても、実質的に並列
接続されている一対のオペアンプの出力段のP型MOS
トランジスタTPとN型MOSトランジスタTNが共に
オンして、大きな貫通電流が流れるのを防止することが
でき、電源装置を正常に起動することができる。さら
に、反転回路を必要としないため、反転回路を省略する
ことができ、電源装置の構成を簡素化することができ
る。
With such a configuration, the P-type MOS of the output stage of the pair of operational amplifiers substantially connected in parallel is also provided.
Since both the transistor TP and the N-type MOS transistor TN are turned on, a large through current can be prevented from flowing, and the power supply device can be started normally. Further, since an inversion circuit is not required, the inversion circuit can be omitted, and the configuration of the power supply device can be simplified.

【0053】また、上記説明では、スイッチSW1〜S
W3をP型オペアンプの出力端に設けた。しかし、スイ
ッチSW1〜SW3をN型オペアンプの出力端に設け、
ギャップ電圧が所定の大きさに満たないときにスイッチ
SW1〜SW3をオフし、N型オペアンプと電源回路の
出力端との電流路を遮断してもよい。
In the above description, the switches SW1 to S
W3 is provided at the output terminal of the P-type operational amplifier. However, the switches SW1 to SW3 are provided at the output terminal of the N-type operational amplifier,
When the gap voltage is less than the predetermined value, the switches SW1 to SW3 may be turned off to cut off the current path between the N-type operational amplifier and the output terminal of the power supply circuit.

【0054】なお、図6(a)、(b)はそれぞれ、P
型オペアンプ、N型オペアンプの構成の一例を示す図で
あり、一対のオペアンプの一方の出力段にP型MOSト
ランジスタを、他方の出力段にN型MOSトランジスタ
を、それぞれ備えている構成のオペアンプであれば、オ
ペアンプの構成は任意の構成とすることができる。
FIGS. 6A and 6B respectively show P
FIG. 4 is a diagram illustrating an example of the configuration of a type operational amplifier and an N-type operational amplifier. The operational amplifier includes a P-type MOS transistor in one output stage of the pair of operational amplifiers and an N-type MOS transistor in the other output stage. If so, the configuration of the operational amplifier can be any configuration.

【0055】この発明の電源装置は、液晶表示素子の電
源装置に限定されず、PDP(プラズマディスプレ
イ)、EL(エレクトロルミネッセンス)パネル、FE
D(フィールドエミッションディスプレイ)等の表示装
置に、複数階調及び/又は複数色を表示するための複数
の電圧を必要とする、表示素子用電源として広く適用可
能である。さらに、表示装置以外の装置に電力を供給す
る電源装置にも当然適用可能である。
The power supply device of the present invention is not limited to a power supply device for a liquid crystal display element, but includes a PDP (plasma display), an EL (electroluminescence) panel, and an FE.
A display device such as a D (field emission display) or the like requires a plurality of voltages for displaying a plurality of gradations and / or a plurality of colors, and is widely applicable as a power supply for a display element. Further, the present invention is naturally applicable to a power supply device for supplying power to a device other than the display device.

【0056】[0056]

【発明の効果】以上説明したように、本発明の電源装置
によれば、当該電源装置に電源が投入された直後等の、
電圧発生手段への供給電圧が所定値以下の場合に、第1
の増幅手段の出力端と第2の増幅手段の出力端との間に
流れる電流を遮断する。このため、電圧発生手段への供
給電圧が小さいために、第1の増幅素子のNチャネル電
界効果トランジスタと第2の増幅素子のPチャネル電界
効果トランジスタが実質的に同時にオンしても、オンし
た両トランジスタを介して大きな貫通電流が流れるのを
防止することができる。従って、電源装置を正常に起動
させることができ、表示素子を安定的に駆動することが
できる。
As described above, according to the power supply device of the present invention, such as immediately after the power supply is turned on,
When the supply voltage to the voltage generation means is equal to or less than a predetermined value, the first
The current flowing between the output terminal of the amplifying means and the output terminal of the second amplifying means is cut off. For this reason, even if the N-channel field-effect transistor of the first amplifying element and the P-channel field-effect transistor of the second amplifying element are turned on at substantially the same time because the supply voltage to the voltage generating means is small, it is turned on. A large through current can be prevented from flowing through both transistors. Therefore, the power supply device can be started normally, and the display element can be driven stably.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施の形態にかかる液晶表示装置の
構成を説明するためのブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a liquid crystal display device according to an embodiment of the present invention.

【図2】図1の電源装置の構成を示すブロック図であ
る。
FIG. 2 is a block diagram showing a configuration of the power supply device of FIG.

【図3】図2の電源装置の変形例を示すブロック図であ
る。
FIG. 3 is a block diagram illustrating a modification of the power supply device of FIG. 2;

【図4】図3の電源装置の変形例を示すブロック図であ
る。
FIG. 4 is a block diagram showing a modification of the power supply device of FIG.

【図5】従来の電源装置の構成を示す図である。FIG. 5 is a diagram showing a configuration of a conventional power supply device.

【図6】(a)はP型オペアンプの回路図であり、
(b)はN型オペアンプの回路図である。
FIG. 6A is a circuit diagram of a P-type operational amplifier,
(B) is a circuit diagram of the N-type operational amplifier.

【図7】従来の電源装置の構成を示す図である。FIG. 7 is a diagram showing a configuration of a conventional power supply device.

【符号の説明】[Explanation of symbols]

1・・・表示パネル、2・・・電源装置、3・・・行ドライバ、
4・・・列ドライバ、5・・・制御装置、11・・・走査電極、
13・・・信号電極、21・・・駆動電圧発生用比較回路、2
2・・・昇圧回路、23・・・分圧回路、24・・・貫通電流防
止回路、231・・・N型オペアンプ、232・・・P型オペ
アンプ、241・・・比較回路、242・・・反転回路、TN・
・・N型ドライバトランジスタ、TP・・・P型ドライバトラ
ンジスタ
1 display panel, 2 power supply device, 3 row driver,
4 column driver, 5 control device, 11 scanning electrode,
13 ... signal electrode, 21 ... comparison circuit for generating drive voltage, 2
2, booster circuit, 23, voltage divider circuit, 24, through current prevention circuit, 231, N-type operational amplifier, 232, P-type operational amplifier, 241, comparison circuit, 242,.・ Inverting circuit, TN
..N-type driver transistors, TP ... P-type driver transistors

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】供給電圧から複数の電圧を発生する電圧発
生手段と、 出力段がNチャネル電界効果トランジスタから構成さ
れ、前記電圧発生手段により発生された電圧を増幅する
第1の増幅素子と、出力段がPチャネル電界効果トラン
ジスタから構成され、前記電圧発生手段により発生され
た電圧を増幅する第2の増幅素子とが、前記電圧発生手
段とこの電源装置の出力端との間に実質的に並列に接続
されて構成された増幅手段と、 前記電圧発生手段への供給電圧と所定電圧とを比較し、
所定電圧以下の時に前記第1の増幅素子の出力端と第2
の増幅素子の出力端との間に流れる電流を遮断する遮断
手段と、 を備えた、ことを特徴とする電源装置。
1. A voltage generating means for generating a plurality of voltages from a supply voltage, a first amplifying element wherein an output stage is constituted by an N-channel field effect transistor and amplifies a voltage generated by the voltage generating means; The output stage comprises a P-channel field effect transistor, and a second amplifying element for amplifying the voltage generated by the voltage generating means is provided between the voltage generating means and an output terminal of the power supply device. Amplifying means configured to be connected in parallel, comparing a supply voltage to the voltage generating means with a predetermined voltage,
The output terminal of the first amplifying element and the second
And a cutoff unit for cutting off a current flowing between the output end of the amplification element and the power supply device.
【請求項2】前記遮断手段は、 前記第1の増幅素子と出力端との間、又は、前記第2の
増幅素子とこの電源装置の出力端との間に介挿されたス
イッチと、 前記電圧発生手段への供給電圧と所定電圧とを比較し、
所定電圧未満のときに前記スイッチをオフし、所定電圧
以上のときにスイッチをオンするスイッチ制御手段と、
から構成されている、ことを特徴とする請求項1に記載
の電源装置。
2. A switch interposed between the first amplifying element and an output terminal or between the second amplifying element and an output terminal of the power supply device; Comparing the supply voltage to the voltage generation means with a predetermined voltage,
Switch control means for turning off the switch when the voltage is lower than a predetermined voltage and turning on the switch when the voltage is higher than a predetermined voltage;
The power supply device according to claim 1, comprising:
【請求項3】前記スイッチ制御手段は、前記電圧発生手
段への前記供給電圧を分圧して生成した電圧と基準電圧
とを比較することにより、前記電圧発生手段への供給電
圧が所定電圧未満であるか否かを判別する、 ことを特徴とする請求項2に記載の電源装置。
3. The switch control means compares a voltage generated by dividing the supply voltage to the voltage generation means with a reference voltage, so that the supply voltage to the voltage generation means is less than a predetermined voltage. The power supply device according to claim 2, wherein it is determined whether or not the power supply is present.
【請求項4】前記電圧発生手段は、供給電圧を分圧して
複数の電圧を生成する分圧回路から構成され、 前記スイッチ制御手段は、前記分圧回路の生成した分圧
電圧のいずれかと、基準電圧とを比較することにより、
前記電圧発生手段への供給電圧が所定電圧未満であるか
否かを判別する、 ことを特徴とする請求項2又は3に記載の電源装置。
4. The voltage generating means comprises a voltage dividing circuit which divides a supply voltage to generate a plurality of voltages, and wherein the switch control means comprises one of a divided voltage generated by the voltage dividing circuit; By comparing with the reference voltage,
The power supply device according to claim 2, wherein it is determined whether a supply voltage to the voltage generation unit is lower than a predetermined voltage.
【請求項5】供給電圧を分圧して複数の電圧を発生する
電圧発生手段と、 出力段がNチャネル電界効果トランジスタから構成さ
れ、前記電圧発生手段により発生された電圧を増幅する
第1の増幅素子と、出力段がPチャネル電界効果トラン
ジスタから構成され、前記電圧発生手段により発生され
た電圧を増幅する第2の増幅素子とが、前記電圧発生手
段とこの電源装置の出力端との間に実質的に並列に接続
されて構成された増幅手段と、 前記第1の増幅素子と出力端との間、又は、前記第2の
増幅素子とこの電源装置の出力端との間に介挿されたス
イッチと、 前記電圧発生手段が発生した複数の電圧のうちの特定の
電圧と基準電圧とを比較し、特定の電圧が基準電圧未満
のときに、前記スイッチをオフし、基準電圧以上のとき
にスイッチをオンするスイッチ制御手段と、から構成さ
れる、ことを特徴とする電源装置。
5. A voltage generating means for dividing a supply voltage to generate a plurality of voltages, and an output stage comprising an N-channel field effect transistor, wherein a first amplifier amplifies the voltage generated by said voltage generating means. An element and an output stage comprising a P-channel field-effect transistor, and a second amplifying element for amplifying a voltage generated by the voltage generating means, between the voltage generating means and an output terminal of the power supply device. Amplifying means configured to be connected substantially in parallel, between the first amplifying element and the output terminal, or between the second amplifying element and the output terminal of the power supply device And a specific voltage of the plurality of voltages generated by the voltage generating means is compared with a reference voltage.When the specific voltage is lower than the reference voltage, the switch is turned off, and when the specific voltage is higher than the reference voltage, Switch to A main routine switch control means, and a power supply device, characterized in that.
JP08722999A 1999-03-29 1999-03-29 Power supply Expired - Fee Related JP4146025B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08722999A JP4146025B2 (en) 1999-03-29 1999-03-29 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08722999A JP4146025B2 (en) 1999-03-29 1999-03-29 Power supply

Publications (2)

Publication Number Publication Date
JP2000284754A true JP2000284754A (en) 2000-10-13
JP4146025B2 JP4146025B2 (en) 2008-09-03

Family

ID=13909043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08722999A Expired - Fee Related JP4146025B2 (en) 1999-03-29 1999-03-29 Power supply

Country Status (1)

Country Link
JP (1) JP4146025B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283267A (en) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd Output circuit for gradation control, device for testing the same, and method of testing output circuit for gradation control
US7184010B2 (en) 2001-10-02 2007-02-27 Hitachi, Ltd. Liquid crystal display device
KR100694476B1 (en) * 2001-06-30 2007-03-12 매그나칩 반도체 유한회사 Small LCD Drive Driver
US8031146B2 (en) 2007-01-16 2011-10-04 Samsung Electronics Co., Ltd. Data driver device and display device for reducing power consumption in a charge-share operation
KR20170079347A (en) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 Power supply device and display device
KR20180063928A (en) * 2016-12-02 2018-06-14 엘지디스플레이 주식회사 Real Time Voltage level monitoring Circuit And Display Device Including The Same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694476B1 (en) * 2001-06-30 2007-03-12 매그나칩 반도체 유한회사 Small LCD Drive Driver
US7184010B2 (en) 2001-10-02 2007-02-27 Hitachi, Ltd. Liquid crystal display device
JP2003283267A (en) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd Output circuit for gradation control, device for testing the same, and method of testing output circuit for gradation control
US8031146B2 (en) 2007-01-16 2011-10-04 Samsung Electronics Co., Ltd. Data driver device and display device for reducing power consumption in a charge-share operation
KR20170079347A (en) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 Power supply device and display device
KR102551574B1 (en) 2015-12-30 2023-07-04 엘지디스플레이 주식회사 Power supply device and display device
KR20180063928A (en) * 2016-12-02 2018-06-14 엘지디스플레이 주식회사 Real Time Voltage level monitoring Circuit And Display Device Including The Same
KR102535176B1 (en) * 2016-12-02 2023-05-24 엘지디스플레이 주식회사 Real Time Voltage level monitoring Circuit And Display Device Including The Same

Also Published As

Publication number Publication date
JP4146025B2 (en) 2008-09-03

Similar Documents

Publication Publication Date Title
JP2695981B2 (en) LCD drive power supply circuit
JP3863215B2 (en) Shift register
US6946905B2 (en) Offset cancel circuit of voltage follower equipped with operational amplifier
CN101369803B (en) Differential amplifier circuit and drive circuit of liquid crystal display unit using the same
JPH08263027A (en) Shift register
JP2005182494A (en) Current amplifier circuit and liquid crystal display provided with it
US7859489B2 (en) Current drive circuit for supplying driving current to display panel
JP3289126B2 (en) Video display
JP4412027B2 (en) Amplifier circuit and display device
JP4025657B2 (en) Display device drive circuit
JP2007201879A (en) Differential signal receiving circuit
US7486288B2 (en) Display device driving apparatus and display device using the same
JP4146025B2 (en) Power supply
JP3228411B2 (en) Drive circuit for liquid crystal display
US7411585B2 (en) Driving voltage generation device and method for controlling driving voltage generation device
JP2009003260A5 (en)
JP2009003260A (en) Display device drive circuit and display device
JP2008289352A (en) Booster power circuit and liquid-crystal display
JP4941045B2 (en) Current mirror circuit
US20030067345A1 (en) Current steering circuit for amplifier
US6897716B2 (en) Voltage generating apparatus including rapid amplifier and slow amplifier
JP2002108469A (en) Power supply
JP2005311790A (en) Signal level conversion circuit and liquid crystal display device using this circuit
JP4269457B2 (en) Power supply device, display device, and driving method of display device
KR100608743B1 (en) Driving apparatus in a liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051227

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060116

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees