JP2000277550A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000277550A JP2000277550A JP8201499A JP8201499A JP2000277550A JP 2000277550 A JP2000277550 A JP 2000277550A JP 8201499 A JP8201499 A JP 8201499A JP 8201499 A JP8201499 A JP 8201499A JP 2000277550 A JP2000277550 A JP 2000277550A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transfer mold
- cut
- mold resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000011347 resin Substances 0.000 claims abstract description 72
- 229920005989 resin Polymers 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims description 19
- 238000005520 cutting process Methods 0.000 claims description 18
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000002390 adhesive tape Substances 0.000 abstract description 20
- 238000003698 laser cutting Methods 0.000 description 8
- 238000004382 potting Methods 0.000 description 8
- 239000007788 liquid Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000001721 transfer moulding Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 基板上にチップを搭載後、信頼性の得られる
樹脂によってこれを封止し、基板の捨てしろが極力小さ
くなるように個片化し、個片化した半導体装置が散乱し
ないように安定に保持することを目的とする。 【解決手段】 樹脂封止にトランスファーモールド樹脂
を用い、チップは基板上に製品外形に相当するピッチで
配置して、樹脂封止後、樹脂表面側に粘着テープを貼り
付ける。その後、製品外形の外周に相当する領域におい
て、基板側から、わずかな樹脂の厚みを残してレーザ照
射によって切断を行い、残りの厚みは粘着テープ側から
レーザ切断溝を押すように力を加え、ブレイクして個片
化する。粘着テープの外周を引き伸ばして、個片化され
た半導体装置が粘着テープに安定に保持された状態でピ
ックアップ、パレタイジングなどのハンドリング処理を
行う。
樹脂によってこれを封止し、基板の捨てしろが極力小さ
くなるように個片化し、個片化した半導体装置が散乱し
ないように安定に保持することを目的とする。 【解決手段】 樹脂封止にトランスファーモールド樹脂
を用い、チップは基板上に製品外形に相当するピッチで
配置して、樹脂封止後、樹脂表面側に粘着テープを貼り
付ける。その後、製品外形の外周に相当する領域におい
て、基板側から、わずかな樹脂の厚みを残してレーザ照
射によって切断を行い、残りの厚みは粘着テープ側から
レーザ切断溝を押すように力を加え、ブレイクして個片
化する。粘着テープの外周を引き伸ばして、個片化され
た半導体装置が粘着テープに安定に保持された状態でピ
ックアップ、パレタイジングなどのハンドリング処理を
行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、さらに詳しくは、1 枚の基板上に
作り付けられた複数個のＣＳＰ（Chip Scale Package）
などの小型の半導体装置の製造方法と、半導体装置の構
造に関するものである。
その製造方法に関し、さらに詳しくは、1 枚の基板上に
作り付けられた複数個のＣＳＰ（Chip Scale Package）
などの小型の半導体装置の製造方法と、半導体装置の構
造に関するものである。
【０００２】
【従来の技術】ＬＳＩパッケージの小型化、薄膜化を狙
いとして、ＬＳＩのベア・チップとほとんど同じ外形サ
イズにまでパッケージを小型化したＣＳＰが、ＬＳＩメ
ーカ各社で各種タイプ開発されている。特に、基板にチ
ップをワイヤボンディングやフリップチップボンディン
グ等で接続し、チップを樹脂封止した後、チップ間を切
り離し、個片化するＣＳＰの製造方法が良く知られてい
る。
いとして、ＬＳＩのベア・チップとほとんど同じ外形サ
イズにまでパッケージを小型化したＣＳＰが、ＬＳＩメ
ーカ各社で各種タイプ開発されている。特に、基板にチ
ップをワイヤボンディングやフリップチップボンディン
グ等で接続し、チップを樹脂封止した後、チップ間を切
り離し、個片化するＣＳＰの製造方法が良く知られてい
る。
【０００３】樹脂封止後、チップ間を切り離すことで個
片化する場合、基板上のチップ間ピッチと製品外形サイ
ズを同じにすることが、最も効率的な基板の使用法とな
る。また、基板毎に一括して樹脂封止するために、製品
毎に必要であったトランスファーモールド用金型やポッ
ティング用ダムは不要となり、製造コストの低減にもつ
ながる。
片化する場合、基板上のチップ間ピッチと製品外形サイ
ズを同じにすることが、最も効率的な基板の使用法とな
る。また、基板毎に一括して樹脂封止するために、製品
毎に必要であったトランスファーモールド用金型やポッ
ティング用ダムは不要となり、製造コストの低減にもつ
ながる。
【０００４】例えば、特開平９−３６１５１号公報に見
られるように、基板上に搭載した複数個のチップをワイ
ヤで配線パターンと接続し、基板および複数個のチップ
上面全体に一様にポッティング樹脂を充填して樹脂封止
した後、ダイシングソーまたはレーザービームにより各
製品毎に切り出し、切り出された外表面を研削すること
により、コストを低く抑えたＣＰＳ製造方法を提供して
いた。
られるように、基板上に搭載した複数個のチップをワイ
ヤで配線パターンと接続し、基板および複数個のチップ
上面全体に一様にポッティング樹脂を充填して樹脂封止
した後、ダイシングソーまたはレーザービームにより各
製品毎に切り出し、切り出された外表面を研削すること
により、コストを低く抑えたＣＰＳ製造方法を提供して
いた。
【０００５】しかしながら、ポッティング樹脂は高流動
特性を確保するために含有材質が限定されており、高流
動特性が不要であるトランスファーモールド樹脂に比べ
て、信頼性の向上が難しいことが、一般に知られてい
る。ところが、トランスファーモールド樹脂は、ポッテ
ィング樹脂に比べてシリカ（ＳｉＯ2 ）の含有率が高い
ため、ダイシングソーによる切断を行った場合、刃の磨
耗がより短時間で発生するという問題があった。
特性を確保するために含有材質が限定されており、高流
動特性が不要であるトランスファーモールド樹脂に比べ
て、信頼性の向上が難しいことが、一般に知られてい
る。ところが、トランスファーモールド樹脂は、ポッテ
ィング樹脂に比べてシリカ（ＳｉＯ2 ）の含有率が高い
ため、ダイシングソーによる切断を行った場合、刃の磨
耗がより短時間で発生するという問題があった。
【０００６】また、被切断物に接触することなく切断す
ることができるレーザービームで樹脂封止がなされた被
処理基板を切断した場合は、部品の磨耗等は発生しない
が、切断によって切り離された製品がばらばらに散乱す
るために、ピックアップ、パレタイジングなどの処理で
の安定したハンドリングが困難であった。さらに、切断
によって切り出された半導体装置の外形表面を製品毎に
研削するのは、ハンドリングも困難であり、かつ、処理
時間も長くかかってしまうという問題があった。
ることができるレーザービームで樹脂封止がなされた被
処理基板を切断した場合は、部品の磨耗等は発生しない
が、切断によって切り離された製品がばらばらに散乱す
るために、ピックアップ、パレタイジングなどの処理で
の安定したハンドリングが困難であった。さらに、切断
によって切り出された半導体装置の外形表面を製品毎に
研削するのは、ハンドリングも困難であり、かつ、処理
時間も長くかかってしまうという問題があった。
【０００７】
【発明が解決しようとする課題】この発明は、信頼性を
より確保しやすいトランスファーモールド樹脂を用いて
チップを樹脂封止するタイプの半導体装置を得る際に、
レーザを用いて半導体装置の個片化を行ったとしても、
切り出された半導体装置がばらばらに散乱することがな
く、チップを搭載する基板面積を有効利用でき、低コス
トで安定な技術を得ることを目的とする。
より確保しやすいトランスファーモールド樹脂を用いて
チップを樹脂封止するタイプの半導体装置を得る際に、
レーザを用いて半導体装置の個片化を行ったとしても、
切り出された半導体装置がばらばらに散乱することがな
く、チップを搭載する基板面積を有効利用でき、低コス
トで安定な技術を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明による半導体装
置の製造方法は、基板上に半導体基板の製品外形寸法に
相当するピッチで複数個のチップを搭載する工程、上記
チップが搭載された被処理基板上にトランスファーモー
ルド樹脂を導入し、上記チップを一括して樹脂封止する
工程、上記被処理基板の上記トランスファーモールド樹
脂側の表面に粘着シートを貼り付ける工程、上記被処理
基板の製品外形の外周に相当する領域に対し、上記トラ
ンスファーモールド樹脂に吸収されやすいレーザビーム
を、上記基板側から照射し、上記基板と上記トランスフ
ァーモールド樹脂の大部分の厚みを切断する工程、上記
レーザビームの照射による上記被処理基板の切断におい
て、切断されずに残された上記トランスファーモールド
樹脂をブレイクして、上記被処理基板を個片化する工程
を含むものである。
置の製造方法は、基板上に半導体基板の製品外形寸法に
相当するピッチで複数個のチップを搭載する工程、上記
チップが搭載された被処理基板上にトランスファーモー
ルド樹脂を導入し、上記チップを一括して樹脂封止する
工程、上記被処理基板の上記トランスファーモールド樹
脂側の表面に粘着シートを貼り付ける工程、上記被処理
基板の製品外形の外周に相当する領域に対し、上記トラ
ンスファーモールド樹脂に吸収されやすいレーザビーム
を、上記基板側から照射し、上記基板と上記トランスフ
ァーモールド樹脂の大部分の厚みを切断する工程、上記
レーザビームの照射による上記被処理基板の切断におい
て、切断されずに残された上記トランスファーモールド
樹脂をブレイクして、上記被処理基板を個片化する工程
を含むものである。
【０００９】また、この発明による半導体装置の製造方
法は、上記の製造方法において、レーザビームによる被
処理基板の切断の後、切断されずに残った製品外形の外
周に相当する領域のトランスファーモールド樹脂の膜厚
は、ブレイクによって切断可能な膜厚とするものであ
る。
法は、上記の製造方法において、レーザビームによる被
処理基板の切断の後、切断されずに残った製品外形の外
周に相当する領域のトランスファーモールド樹脂の膜厚
は、ブレイクによって切断可能な膜厚とするものであ
る。
【００１０】さらに、この発明による半導体装置に製造
方法は、上記の製造方法において、レーザビームによる
被処理基板の切断の後、切断されずに残った製品外形の
外周に相当する領域のトランスファーモールド樹脂をダ
イシングソーを用いて切断するものである。
方法は、上記の製造方法において、レーザビームによる
被処理基板の切断の後、切断されずに残った製品外形の
外周に相当する領域のトランスファーモールド樹脂をダ
イシングソーを用いて切断するものである。
【００１１】また、この発明による半導体装置の製造方
法は、上記の製造方法において、レーザービームによる
被処理基板の切断の後、個片化するまでに、上記レーザ
ービームによる加工面に化学研磨処理を施すものであ
る。
法は、上記の製造方法において、レーザービームによる
被処理基板の切断の後、個片化するまでに、上記レーザ
ービームによる加工面に化学研磨処理を施すものであ
る。
【００１２】さらに、この発明による半導体装置は、基
板上に１つのチップが搭載され、トランスファーモール
ド樹脂により樹脂封止された半導体装置において、上記
基板の平面寸法よりも上記トランスファーモールド樹脂
の平面寸法の方が大きく形成されているものである。
板上に１つのチップが搭載され、トランスファーモール
ド樹脂により樹脂封止された半導体装置において、上記
基板の平面寸法よりも上記トランスファーモールド樹脂
の平面寸法の方が大きく形成されているものである。
【００１３】
【発明の実施の形態】実施の形態１.この発明の実施の
形態１について図１〜図２を用いて説明する。図１は、
この発明による個片化された半導体装置の断面図であ
り、基板３上に１つのチップ２を搭載してワイヤ１によ
って両者を接続し、チップをトランスファーモールド樹
脂４によって樹脂封止されたものを示している。さら
に、基板１のチップ２が搭載されていない側の面には、
はんだボール５が配置形成されている。
形態１について図１〜図２を用いて説明する。図１は、
この発明による個片化された半導体装置の断面図であ
り、基板３上に１つのチップ２を搭載してワイヤ１によ
って両者を接続し、チップをトランスファーモールド樹
脂４によって樹脂封止されたものを示している。さら
に、基板１のチップ２が搭載されていない側の面には、
はんだボール５が配置形成されている。
【００１４】さらに、図１に示すように、個片化された
半導体装置の外形の平面寸法は、トランスファーモール
ド樹脂４の基板３と接着されていない側の寸法でＬ１と
なっているとすると、基板３の外形寸法はＬ１よりも小
さな値のＬ２となっており、同じ半導体装置を異なる断
面から見た場合においても、同様の関係が成り立ってい
る。このように、１つの半導体装置の樹脂面と基板面と
でその寸法に差が生じるのは、その製造方法に関係して
おり、トランスファーモールド樹脂４によってチップ２
を樹脂封止した後で、基板３側からこの製造過程にある
被処理基板に対してレーザビームを用いて、その厚みの
大部分を切断することに起因している。
半導体装置の外形の平面寸法は、トランスファーモール
ド樹脂４の基板３と接着されていない側の寸法でＬ１と
なっているとすると、基板３の外形寸法はＬ１よりも小
さな値のＬ２となっており、同じ半導体装置を異なる断
面から見た場合においても、同様の関係が成り立ってい
る。このように、１つの半導体装置の樹脂面と基板面と
でその寸法に差が生じるのは、その製造方法に関係して
おり、トランスファーモールド樹脂４によってチップ２
を樹脂封止した後で、基板３側からこの製造過程にある
被処理基板に対してレーザビームを用いて、その厚みの
大部分を切断することに起因している。
【００１５】次に、図１に示すようなトランスファーモ
ールド樹脂４を用いて樹脂封止した半導体装置の製造方
法について、図２を用いて説明する。まず、図２（ａ）
に示すように、一続きの基板３ａ上に複数個のチップ２
を、外形寸法Ｌ１に相当するピッチＰの間隔をおいて配
置し、ワイヤ１によって基板３ａとの接続を行う。
ールド樹脂４を用いて樹脂封止した半導体装置の製造方
法について、図２を用いて説明する。まず、図２（ａ）
に示すように、一続きの基板３ａ上に複数個のチップ２
を、外形寸法Ｌ１に相当するピッチＰの間隔をおいて配
置し、ワイヤ１によって基板３ａとの接続を行う。
【００１６】その後、図２（ｂ）に示すように、トラン
スファーモールド樹脂４を用いて、基板３ａ上に配置さ
れた複数個のチップ２を一括して樹脂封止する。この樹
脂封止工程において、含有材質が樹脂封止に適している
トランスファーモールド樹脂を用いることによって、ポ
ッティング樹脂を用いたの場合よりも、信頼性を向上さ
せることができる。
スファーモールド樹脂４を用いて、基板３ａ上に配置さ
れた複数個のチップ２を一括して樹脂封止する。この樹
脂封止工程において、含有材質が樹脂封止に適している
トランスファーモールド樹脂を用いることによって、ポ
ッティング樹脂を用いたの場合よりも、信頼性を向上さ
せることができる。
【００１７】次に、図２（ｃ）に示すように、製造過程
にある被処理基板の表裏が反対となるようにひっくり返
し、裏側となるトランスファーモールド樹脂４の表面を
粘着テープ６の上面に押し付け、貼り付ける。この粘着
テープ６は、通常のダイシングテープを用いる。なお、
図２（ｂ）に示す製造工程までは、チップ２が搭載され
る基板３ａの面を上側として図示したが、この図２
（ｃ）以降の工程では、粘着テープ６との貼り付けの作
業容易性等、接着安定性を考慮して、基板３ａのチップ
が搭載されていない面を上側として図示する。
にある被処理基板の表裏が反対となるようにひっくり返
し、裏側となるトランスファーモールド樹脂４の表面を
粘着テープ６の上面に押し付け、貼り付ける。この粘着
テープ６は、通常のダイシングテープを用いる。なお、
図２（ｂ）に示す製造工程までは、チップ２が搭載され
る基板３ａの面を上側として図示したが、この図２
（ｃ）以降の工程では、粘着テープ６との貼り付けの作
業容易性等、接着安定性を考慮して、基板３ａのチップ
が搭載されていない面を上側として図示する。
【００１８】その後、図２（ｄ）の図中に示す点線領
域、つまり１つの半導体装置の外形寸法の外周に相当す
る領域に対して、基板３ａ側の方向からレーザビームを
照射し、基板３ａを切断して個片化された基板３とし、
続いてさらにトランスファーモールド樹脂４に対してレ
ーザビームによる切断を行い、その大部分の厚みを切断
する。図中の矢印を示す符号７は、レーザビーム照射方
向を示しており、符号７ａはレーザ切断溝を示してい
る。
域、つまり１つの半導体装置の外形寸法の外周に相当す
る領域に対して、基板３ａ側の方向からレーザビームを
照射し、基板３ａを切断して個片化された基板３とし、
続いてさらにトランスファーモールド樹脂４に対してレ
ーザビームによる切断を行い、その大部分の厚みを切断
する。図中の矢印を示す符号７は、レーザビーム照射方
向を示しており、符号７ａはレーザ切断溝を示してい
る。
【００１９】切断に用いるレーザビームは、トランスフ
ァーモールド樹脂に対する吸収の大きなものが適してお
り、加工速度を確保するためには出力の大きなものが好
ましい。例えば、炭酸ガスレーザが適している。ただ
し、トランスファーモールド樹脂に吸収されやすい波長
は、粘着テープ６をも加工しやすいため、レーザビーム
による切断では、トランスファーモールド樹脂４の大部
分の厚さを切断するにとどめ、わずかに切断されずに残
った厚みについては、その後のブレイク等の方法によっ
て切断を行う。レーザによって切断せずに残すトランス
ファーモールド樹脂の厚みは、ブレイクによって製品に
ダメージを加えることなく切断できる厚みとする。
ァーモールド樹脂に対する吸収の大きなものが適してお
り、加工速度を確保するためには出力の大きなものが好
ましい。例えば、炭酸ガスレーザが適している。ただ
し、トランスファーモールド樹脂に吸収されやすい波長
は、粘着テープ６をも加工しやすいため、レーザビーム
による切断では、トランスファーモールド樹脂４の大部
分の厚さを切断するにとどめ、わずかに切断されずに残
った厚みについては、その後のブレイク等の方法によっ
て切断を行う。レーザによって切断せずに残すトランス
ファーモールド樹脂の厚みは、ブレイクによって製品に
ダメージを加えることなく切断できる厚みとする。
【００２０】言うまでもないが、レーザビームによる切
断において、高精度な制御が可能である場合、粘着テー
プ６にダメージを与えずに、トランスファーモールド樹
脂４を完全に切断することができれば、その後のブレイ
ク等による切断工程は省略することができる。
断において、高精度な制御が可能である場合、粘着テー
プ６にダメージを与えずに、トランスファーモールド樹
脂４を完全に切断することができれば、その後のブレイ
ク等による切断工程は省略することができる。
【００２１】次に、図２（ｅ）に示すように、被処理基
板のレーザ切断によって半導体装置外形寸法の外周に相
当する領域に形成された溝の下側から押し上げるように
力を加える。つまり、粘着テープ６の裏面側の図中の矢
印８ａ〜８ｃで示すブレイク方向に沿ってレーザ切断溝
７ａを押し上げるよう力を加え、レーザ加工によっては
切断されずに残っているトランスファーモールド樹脂４
の厚みをブレイクし、半導体装置を個片化する。なお、
ブレイクは、例えば、８ａ、８ｂ、８ｃの順に複数回に
分けて行うことも可能であり、また、複数の個所に対し
て同時に力を加えて行うことも可能である。
板のレーザ切断によって半導体装置外形寸法の外周に相
当する領域に形成された溝の下側から押し上げるように
力を加える。つまり、粘着テープ６の裏面側の図中の矢
印８ａ〜８ｃで示すブレイク方向に沿ってレーザ切断溝
７ａを押し上げるよう力を加え、レーザ加工によっては
切断されずに残っているトランスファーモールド樹脂４
の厚みをブレイクし、半導体装置を個片化する。なお、
ブレイクは、例えば、８ａ、８ｂ、８ｃの順に複数回に
分けて行うことも可能であり、また、複数の個所に対し
て同時に力を加えて行うことも可能である。
【００２２】その後、図２（ｆ）に示すように、粘着テ
ープ６を周囲に引き伸ばして広げ、個片化された半導体
装置間の間隔を広げ、ピックアップ、パレタイジングな
どの処理を行う。図中において、符号９は粘着テープ引
き伸ばし方向を示している。このように、ブレイクによ
って半導体装置の個片化を行った後においても、半導体
装置が粘着テープ６によって接着された状態であり、ば
らばらに散乱してしまうことを抑制でき、安定に保持す
ることが可能となる。
ープ６を周囲に引き伸ばして広げ、個片化された半導体
装置間の間隔を広げ、ピックアップ、パレタイジングな
どの処理を行う。図中において、符号９は粘着テープ引
き伸ばし方向を示している。このように、ブレイクによ
って半導体装置の個片化を行った後においても、半導体
装置が粘着テープ６によって接着された状態であり、ば
らばらに散乱してしまうことを抑制でき、安定に保持す
ることが可能となる。
【００２３】また、このような製造方法に従って、半導
体装置を製造した場合、一続きの基板３ａの捨てしろを
極力小さくでき、基板３ａを効率良く使用することが可
能となる。さらに、樹脂封止に用いるモールド金型の共
有化ができることもあり、製造コストを下げることがで
きる。また、粘着テープ６に付着した状態で個片化後の
製品を保持できるため、個片化後の工程のハンドリング
を安定に行うことができる。
体装置を製造した場合、一続きの基板３ａの捨てしろを
極力小さくでき、基板３ａを効率良く使用することが可
能となる。さらに、樹脂封止に用いるモールド金型の共
有化ができることもあり、製造コストを下げることがで
きる。また、粘着テープ６に付着した状態で個片化後の
製品を保持できるため、個片化後の工程のハンドリング
を安定に行うことができる。
【００２４】さらに、レーザ照射時、レーザ加工面に対
してエアー、例えば窒素などの基体や、水などの液体を
噴き付けて、レーザ加工によって生じる加工ススを除去
しながら加工しても良いことは言うまでもない。図２に
おいては、図中にはんだボール５の記載を省略している
が、はんだボール５が所定位置に配置形成されていて
も、同様の処理によって個片化することが可能である。
してエアー、例えば窒素などの基体や、水などの液体を
噴き付けて、レーザ加工によって生じる加工ススを除去
しながら加工しても良いことは言うまでもない。図２に
おいては、図中にはんだボール５の記載を省略している
が、はんだボール５が所定位置に配置形成されていて
も、同様の処理によって個片化することが可能である。
【００２５】なお、図２（ｃ）に示す工程において、被
処理基板のトランスファーモールド樹脂４の表面と粘着
テープ６とを貼り付ける工程では、樹脂面を下側にし
て、粘着テープ６の上面に載せるように貼り付ける例を
示したが、被処理基板の重さと粘着テープ６の粘着力と
を勘案し、被処理基板の重さに対して粘着力が十分な大
きさになる場合は、被処理基板の樹脂面を上にしたまま
で、粘着テープ６の粘着面を上側から押しつけるように
被せて、両者を接着し、その後の個片化工程に移行する
ことも可能である。
処理基板のトランスファーモールド樹脂４の表面と粘着
テープ６とを貼り付ける工程では、樹脂面を下側にし
て、粘着テープ６の上面に載せるように貼り付ける例を
示したが、被処理基板の重さと粘着テープ６の粘着力と
を勘案し、被処理基板の重さに対して粘着力が十分な大
きさになる場合は、被処理基板の樹脂面を上にしたまま
で、粘着テープ６の粘着面を上側から押しつけるように
被せて、両者を接着し、その後の個片化工程に移行する
ことも可能である。
【００２６】実施の形態２.次に、この発明の実施の形
態２について図３を用いて説明する。図３（ａ）は、実
施の形態１での、レーザビームによる被処理基板の切断
を行った際の、レーザ切断溝７ａを中心とする拡大断面
図である。この図に示すように、レーザビームによっ
て、一続きの基板３ａを切断して外形寸法Ｌ２に相当す
る平面寸法の基板３ａとし、さらにトランスファーモー
ルド樹脂４ａに対しても切断を行って、レーザ切断溝７
ａを形成した場合、切断面には炭化物１０が付着し、レ
ーザ加工面を汚染した状態となっている。
態２について図３を用いて説明する。図３（ａ）は、実
施の形態１での、レーザビームによる被処理基板の切断
を行った際の、レーザ切断溝７ａを中心とする拡大断面
図である。この図に示すように、レーザビームによっ
て、一続きの基板３ａを切断して外形寸法Ｌ２に相当す
る平面寸法の基板３ａとし、さらにトランスファーモー
ルド樹脂４ａに対しても切断を行って、レーザ切断溝７
ａを形成した場合、切断面には炭化物１０が付着し、レ
ーザ加工面を汚染した状態となっている。
【００２７】そこで、レーザビームによる切断を行った
後、図３（ｂ）に示すように、被処理基板のレーザ切断
溝７ａにエッチング液などの化学研磨液１１を注入して
加工面に付着した炭化物１０および加工面を化学研磨す
る。その後、洗浄することによって、図３（ｃ）に示す
ように、レーザ加工を施した箇所は、外形表面の汚染物
が除去され、清浄な状態となる。
後、図３（ｂ）に示すように、被処理基板のレーザ切断
溝７ａにエッチング液などの化学研磨液１１を注入して
加工面に付着した炭化物１０および加工面を化学研磨す
る。その後、洗浄することによって、図３（ｃ）に示す
ように、レーザ加工を施した箇所は、外形表面の汚染物
が除去され、清浄な状態となる。
【００２８】化学研磨液１１は、レーザ切断溝７ａのみ
に接触するように注入されるため、製品その他の場所に
は何ら影響を与えることは無く、また必要な研磨液も少
量ですむ。なお、図３では、粘着テープ６の記載を省略
している。このように、製品をばらばらにしていない状
態で、一括してレーザ加工面の研磨を行うことができ、
容易に低コストで、外形表面を清浄にすることが可能と
なる。
に接触するように注入されるため、製品その他の場所に
は何ら影響を与えることは無く、また必要な研磨液も少
量ですむ。なお、図３では、粘着テープ６の記載を省略
している。このように、製品をばらばらにしていない状
態で、一括してレーザ加工面の研磨を行うことができ、
容易に低コストで、外形表面を清浄にすることが可能と
なる。
【００２９】また、化学研磨後に、粘着シート６に被処
理基板を貼り付け、レーザ加工によって切断されずに残
ったトランスファーモールド樹脂の厚みをブレイクして
から洗浄するという方法を採ることも可能である。
理基板を貼り付け、レーザ加工によって切断されずに残
ったトランスファーモールド樹脂の厚みをブレイクして
から洗浄するという方法を採ることも可能である。
【００３０】実施の形態３.実施の形態１および実施の
形態２においては、被処理基板を構成する一続きの基板
３ａ側からレーザビームを照射することによって、トラ
ンスファーモールド樹脂４ａのわずかな厚みを残してそ
のほとんどの厚みを切断し、その後、ブレイクによっ
て、残された厚みを切断するという方法を示した。しか
し、ブレイク以外に、ダイシングソーを用いて、トラン
スファーモールド樹脂４ａのわずかな厚みを切断して個
片化することも可能である。
形態２においては、被処理基板を構成する一続きの基板
３ａ側からレーザビームを照射することによって、トラ
ンスファーモールド樹脂４ａのわずかな厚みを残してそ
のほとんどの厚みを切断し、その後、ブレイクによっ
て、残された厚みを切断するという方法を示した。しか
し、ブレイク以外に、ダイシングソーを用いて、トラン
スファーモールド樹脂４ａのわずかな厚みを切断して個
片化することも可能である。
【００３１】従来の技術において説明したように、トラ
ンスファーモールド樹脂はポッティング樹脂よりもシリ
カが多く含有されているため、すべての厚みをダイシン
グソーによって切断しようとした場合に、刃の磨耗が大
きいという問題があったが、レーザビームによる被処理
基板の切断後に、残されたわずかなトランスファーモー
ルド樹脂４ａの厚みを切断する程度であれば、刃の磨耗
は少なく、刃の交換サイクルを長期間に設定することが
可能であり、この問題は解決することが可能である。
ンスファーモールド樹脂はポッティング樹脂よりもシリ
カが多く含有されているため、すべての厚みをダイシン
グソーによって切断しようとした場合に、刃の磨耗が大
きいという問題があったが、レーザビームによる被処理
基板の切断後に、残されたわずかなトランスファーモー
ルド樹脂４ａの厚みを切断する程度であれば、刃の磨耗
は少なく、刃の交換サイクルを長期間に設定することが
可能であり、この問題は解決することが可能である。
【００３２】ダイシングソーを用いて個片化した半導体
装置を得た場合においても、粘着テープによって接着さ
れているために製品の散乱を抑制することができ、安定
したハンドリング操作が可能となる。また、先述の実施
の形態と同様に、基板３ａの捨てしろを少なくできると
いう効果があることも言うまでもない。
装置を得た場合においても、粘着テープによって接着さ
れているために製品の散乱を抑制することができ、安定
したハンドリング操作が可能となる。また、先述の実施
の形態と同様に、基板３ａの捨てしろを少なくできると
いう効果があることも言うまでもない。
【００３３】
【発明の効果】この発明による半導体装置の製造方法に
よれば、トランスファーモールド樹脂を用いて樹脂封止
した小型の半導体装置を低コストで製造できる。また、
樹脂封止にトランスファーモールド樹脂を用いているた
め、ポッティング樹脂を用いた場合よりも、その材質の
相違のために信頼性を確保することができる。
よれば、トランスファーモールド樹脂を用いて樹脂封止
した小型の半導体装置を低コストで製造できる。また、
樹脂封止にトランスファーモールド樹脂を用いているた
め、ポッティング樹脂を用いた場合よりも、その材質の
相違のために信頼性を確保することができる。
【００３４】さらに、一続きの基板上に配置された複数
個のチップに対して一括に樹脂封止を行った後、樹脂表
面を粘着テープに貼り付けた後に、レーザビームによる
切断と、ブレイク、ダイシングソーのいずれかによる切
断とを組み合わせて個片化を行うため、個片化後の半導
体装置がばらばらに散乱せずに粘着テープに接着された
状態となる。従って、個片化後も安定したハンドリング
処理を行うことができるとともに、基板の捨てしろを極
力小さく抑制できる。
個のチップに対して一括に樹脂封止を行った後、樹脂表
面を粘着テープに貼り付けた後に、レーザビームによる
切断と、ブレイク、ダイシングソーのいずれかによる切
断とを組み合わせて個片化を行うため、個片化後の半導
体装置がばらばらに散乱せずに粘着テープに接着された
状態となる。従って、個片化後も安定したハンドリング
処理を行うことができるとともに、基板の捨てしろを極
力小さく抑制できる。
【００３５】また、この発明による半導体装置の製造方
法は、被処理基板に対して、レーザビームによる切断を
行った後、この加工処理によって生じた炭化物を化学研
磨処理によって除去する工程を含んでおり、レーザ加工
面を清浄にすることが可能となる。
法は、被処理基板に対して、レーザビームによる切断を
行った後、この加工処理によって生じた炭化物を化学研
磨処理によって除去する工程を含んでおり、レーザ加工
面を清浄にすることが可能となる。
【００３６】さらに、この発明による半導体装置は、上
記のようにトランスファーモールド樹脂によって封止を
行った被処理基板に対して、基板側からレーザビームに
よる切断と、ブレイク、ダイシングソーのいずれかによ
る切断とを組み合わせて個片化を行うという製造方法に
よって製造されるため、基板の平面寸法よりも上記トラ
ンスファーモールド樹脂の平面寸法の方が大きく形成さ
れた状態となる。よって、基板の効率的な利用が可能と
なるため、低コストな製造が可能である。また、ポッテ
ィング樹脂を用いた場合よりも、製品の信頼性を向上さ
せることができる。
記のようにトランスファーモールド樹脂によって封止を
行った被処理基板に対して、基板側からレーザビームに
よる切断と、ブレイク、ダイシングソーのいずれかによ
る切断とを組み合わせて個片化を行うという製造方法に
よって製造されるため、基板の平面寸法よりも上記トラ
ンスファーモールド樹脂の平面寸法の方が大きく形成さ
れた状態となる。よって、基板の効率的な利用が可能と
なるため、低コストな製造が可能である。また、ポッテ
ィング樹脂を用いた場合よりも、製品の信頼性を向上さ
せることができる。
【図１】 この発明の実施の形態１による個片化された
半導体装置の断面を示す図である。
半導体装置の断面を示す図である。
【図２】 この発明の実施の形態１による半導体装置の
製造方法を工程順に示す図である。
製造方法を工程順に示す図である。
【図３】 この発明の実施の形態２による半導体装置の
製造方法を工程順に示す図である。
製造方法を工程順に示す図である。
１. ワイヤ、 ２. チップ、 ３、３ａ. 基板、４、４
ａ. トランスファーモールド樹脂、 ５. はんだボー
ル、６. 粘着テープ、７. レーザビーム照射方向、 ７
ａ. レーザ切断溝、８ａ〜８ｃ. ブレイク方向、９. 粘
着テープ引き伸ばし方向、１０. 炭化物、 １１. 化学
研磨液。
ａ. トランスファーモールド樹脂、 ５. はんだボー
ル、６. 粘着テープ、７. レーザビーム照射方向、 ７
ａ. レーザ切断溝、８ａ〜８ｃ. ブレイク方向、９. 粘
着テープ引き伸ばし方向、１０. 炭化物、 １１. 化学
研磨液。
Claims (5)
- 【請求項１】 基板上に半導体装置の製品外形寸法に相
当するピッチで複数個のチップを搭載する工程、上記チ
ップが搭載された被処理基板上にトランスファーモール
ド樹脂を導入し、上記チップを一括して樹脂封止する工
程、上記被処理基板の上記トランスファーモールド樹脂
側の表面に粘着シートを貼り付ける工程、上記被処理基
板の製品外形の外周に相当する領域に対し、上記トラン
スファーモールド樹脂に吸収されやすいレーザビーム
を、上記基板側から照射し、上記基板と上記トランスフ
ァーモールド樹脂の大部分の厚みを切断する工程、上記
レーザビームの照射による上記被処理基板の切断におい
て、切断されずに残された上記トランスファーモールド
樹脂をブレイクして、上記被処理基板を個片化する工程
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 レーザビームによる被処理基板の切断の
後、切断されずに残った製品外形の外周に相当する領域
のトランスファーモールド樹脂の膜厚は、ブレイクによ
って切断可能な膜厚とすることを特徴とする請求項１記
載の半導体装置の製造方法。 - 【請求項３】 レーザビームによる被処理基板の切断の
後、切断されずに残った製品外形の外周に相当する領域
のトランスファーモールド樹脂をダイシングソーを用い
て切断することを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項４】 レーザービームによる被処理基板の切断
の後、個片化するまでに、上記レーザービームによる加
工面に化学研磨処理を施すことを特徴とする請求項１記
載の半導体装置の製造方法。 - 【請求項５】 基板上に１つのチップが搭載され、トラ
ンスファーモールド樹脂により樹脂封止された半導体装
置において、上記基板の平面寸法よりも上記トランスフ
ァーモールド樹脂の平面寸法の方が大きく形成されてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8201499A JP2000277550A (ja) | 1999-03-25 | 1999-03-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8201499A JP2000277550A (ja) | 1999-03-25 | 1999-03-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277550A true JP2000277550A (ja) | 2000-10-06 |
Family
ID=13762677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8201499A Pending JP2000277550A (ja) | 1999-03-25 | 1999-03-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277550A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001057922A1 (en) * | 2000-02-04 | 2001-08-09 | Advanced Systems Automation Ltd. | Method and apparatus for singulation of electronic devices |
| JP2002164364A (ja) * | 2000-11-29 | 2002-06-07 | Apic Yamada Corp | 半導体装置の製造方法 |
| JP2003037218A (ja) * | 2001-07-06 | 2003-02-07 | Data Storage Inst | デュアル・レーザ照射で多層基板を切断するための方法および装置 |
| US6835319B2 (en) | 2001-10-25 | 2004-12-28 | Data Storage Institute | Method of patterning a substrate |
| JP2007526624A (ja) * | 2003-06-23 | 2007-09-13 | サンディスク コーポレイション | 着脱可能なペリフェラルカードを効率的に製造する方法 |
| JP2008171864A (ja) * | 2007-01-09 | 2008-07-24 | New Japan Radio Co Ltd | 半導体装置の製造方法および半導体装置用基板 |
| JP2017107983A (ja) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | ウエーハの加工方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256987A (ja) * | 1988-02-23 | 1990-02-26 | Mitsubishi Electric Corp | 混成集積回路の実装方法 |
| JPH10284525A (ja) * | 1997-04-03 | 1998-10-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH1131704A (ja) * | 1997-07-10 | 1999-02-02 | Denso Corp | 半導体装置の製造方法 |
| JPH1167799A (ja) * | 1997-08-22 | 1999-03-09 | Nippon Retsuku Kk | 電子部品の製造方法 |
| JPH1174296A (ja) * | 1997-06-03 | 1999-03-16 | St Microelectron Sa | 半導体パッケージを製作する方法 |
-
1999
- 1999-03-25 JP JP8201499A patent/JP2000277550A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256987A (ja) * | 1988-02-23 | 1990-02-26 | Mitsubishi Electric Corp | 混成集積回路の実装方法 |
| JPH10284525A (ja) * | 1997-04-03 | 1998-10-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH1174296A (ja) * | 1997-06-03 | 1999-03-16 | St Microelectron Sa | 半導体パッケージを製作する方法 |
| JPH1131704A (ja) * | 1997-07-10 | 1999-02-02 | Denso Corp | 半導体装置の製造方法 |
| JPH1167799A (ja) * | 1997-08-22 | 1999-03-09 | Nippon Retsuku Kk | 電子部品の製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001057922A1 (en) * | 2000-02-04 | 2001-08-09 | Advanced Systems Automation Ltd. | Method and apparatus for singulation of electronic devices |
| SG90093A1 (en) * | 2000-02-04 | 2002-07-23 | Advanced Systems Automation | Method and apparatus for singulation of electronic devices |
| JP2002164364A (ja) * | 2000-11-29 | 2002-06-07 | Apic Yamada Corp | 半導体装置の製造方法 |
| JP2003037218A (ja) * | 2001-07-06 | 2003-02-07 | Data Storage Inst | デュアル・レーザ照射で多層基板を切断するための方法および装置 |
| US6835319B2 (en) | 2001-10-25 | 2004-12-28 | Data Storage Institute | Method of patterning a substrate |
| JP2007526624A (ja) * | 2003-06-23 | 2007-09-13 | サンディスク コーポレイション | 着脱可能なペリフェラルカードを効率的に製造する方法 |
| JP2012033178A (ja) * | 2003-06-23 | 2012-02-16 | Sandisk Corp | 集積回路製品 |
| US8354749B2 (en) | 2003-06-23 | 2013-01-15 | Sandisk Technologies Inc. | Method for efficiently producing removable peripheral cards |
| JP2008171864A (ja) * | 2007-01-09 | 2008-07-24 | New Japan Radio Co Ltd | 半導体装置の製造方法および半導体装置用基板 |
| JP2017107983A (ja) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | ウエーハの加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7682874B2 (en) | Chip scale package (CSP) assembly apparatus and method | |
| US5863813A (en) | Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips | |
| US6582983B1 (en) | Method and wafer for maintaining ultra clean bonding pads on a wafer | |
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| US8546244B2 (en) | Method of manufacturing semiconductor device | |
| US20020125557A1 (en) | Package of a chip with beveled edges | |
| JP2002118081A5 (ja) | ||
| US7105424B2 (en) | Method for preparing arylphosphonite antioxidant | |
| US7115484B2 (en) | Method of dicing a wafer | |
| JP2000012745A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2000277550A (ja) | 半導体装置およびその製造方法 | |
| KR102670600B1 (ko) | 박리 방법 | |
| US7531432B2 (en) | Block-molded semiconductor device singulation methods and systems | |
| JP2000091274A (ja) | 半導体チップの形成方法およびそれを用いた半導体装置の製造方法 | |
| US7470601B2 (en) | Semiconductor device with semiconductor chip and adhesive film and method for producing the same | |
| KR100510486B1 (ko) | 양면 반도체 칩을 위한 반도체 패키지 및 그 제조방법 | |
| US7659140B2 (en) | Integrated circuit system with a debris trapping system | |
| KR100564047B1 (ko) | 웨이퍼 레벨 반도체 장치와 그 가공 방법 | |
| US7071032B2 (en) | Material to improve image sensor yield during wafer sawing | |
| US20070117259A1 (en) | Semiconductor component and method of manufacture | |
| JP2005317799A (ja) | 半導体装置の製造方法 | |
| KR100289403B1 (ko) | 반도체패키지제조방법 | |
| JP2001085359A (ja) | 半導体装置の製造方法 | |
| US6759276B1 (en) | Material to improve CMOS image sensor yield during wafer sawing | |
| KR100728956B1 (ko) | 반도체 패키지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |