JP2000269945A - クロック無瞬断切替装置 - Google Patents
クロック無瞬断切替装置Info
- Publication number
- JP2000269945A JP2000269945A JP11068601A JP6860199A JP2000269945A JP 2000269945 A JP2000269945 A JP 2000269945A JP 11068601 A JP11068601 A JP 11068601A JP 6860199 A JP6860199 A JP 6860199A JP 2000269945 A JP2000269945 A JP 2000269945A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock signal
- switching
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】各従装置にＰＬＬを備えることなく無瞬断切替
を実現する。 【解決手段】クロック同期装置１００ａとクロック同期
装置１００ｂは、高精度に位相同期させたクロックＣＬ
Ｋ２とＣＬＫ４を従装置２００に出力する。セレクタ１
２Ｃは、切替制御部１５の制御に応じて機能部１６に供
給するクロックを切り替える。切替制御部１５は、ＣＬ
Ｋ２とＣＬＫ４が共にＬまたはＨである期間に切替が行
われるようセレクタ１２Ｃを制御する。
を実現する。 【解決手段】クロック同期装置１００ａとクロック同期
装置１００ｂは、高精度に位相同期させたクロックＣＬ
Ｋ２とＣＬＫ４を従装置２００に出力する。セレクタ１
２Ｃは、切替制御部１５の制御に応じて機能部１６に供
給するクロックを切り替える。切替制御部１５は、ＣＬ
Ｋ２とＣＬＫ４が共にＬまたはＨである期間に切替が行
われるようセレクタ１２Ｃを制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック信号を使
用する機能部に供給するクロック信号を、当該機能部の
動作を停止することなく切り替えるクロック無瞬断切替
装置に関するものである。
用する機能部に供給するクロック信号を、当該機能部の
動作を停止することなく切り替えるクロック無瞬断切替
装置に関するものである。
【０００２】
【従来の技術】クロック信号を使用する機能部に供給す
るクロック信号を、当該機能部の動作を停止することな
く切り替えるクロック無瞬断切替装置としては、たとえ
ば、特開平１０-２４０３７５号公報記載のクロック無
瞬断切替装置が知られている。
るクロック信号を、当該機能部の動作を停止することな
く切り替えるクロック無瞬断切替装置としては、たとえ
ば、特開平１０-２４０３７５号公報記載のクロック無
瞬断切替装置が知られている。
【０００３】図４に、このクロック無瞬断切替装置の構
成を示す。
成を示す。
【０００４】図中、クロック供給装置４１から２重化し
て出力される０ＣＬＫ０と０ＣＬＫ１は、２重化された
クロック同期部４０ａ、４０ｂにおいて、それぞれクロ
ック受信部４２ａ、４２ｂで受信される。クロック同期
部４０ａ、４０ｂにおいて、遅延回路４３ａ、４３ｂ
は、ぞれぞれクロッククロック受信部４２ａ、４２ｂで
受信されたＣＬＫ０、ＣＬＫ１を異なる遅延量遅延させ
た複数の信号を生成する。また、クロック同期部４０
ａ、４０ｂの比較生成回路４４ａ、４４ｂは、それぞれ
遅延回路４３ａ、４３ｂが出力する複数の信号の中か
ら、他方の比較生成回路４４ｂ、４４ａが選択する信号
と、最も位相が揃っている信号を選択し、ＣＬＫ２、Ｃ
ＬＫ４として出力する。
て出力される０ＣＬＫ０と０ＣＬＫ１は、２重化された
クロック同期部４０ａ、４０ｂにおいて、それぞれクロ
ック受信部４２ａ、４２ｂで受信される。クロック同期
部４０ａ、４０ｂにおいて、遅延回路４３ａ、４３ｂ
は、ぞれぞれクロッククロック受信部４２ａ、４２ｂで
受信されたＣＬＫ０、ＣＬＫ１を異なる遅延量遅延させ
た複数の信号を生成する。また、クロック同期部４０
ａ、４０ｂの比較生成回路４４ａ、４４ｂは、それぞれ
遅延回路４３ａ、４３ｂが出力する複数の信号の中か
ら、他方の比較生成回路４４ｂ、４４ａが選択する信号
と、最も位相が揃っている信号を選択し、ＣＬＫ２、Ｃ
ＬＫ４として出力する。
【０００５】一方、クロック信号を使用する機能部４７
を含む装置である従装置４８では、受信クロック系選択
４５において、ＣＬＫ２とＣＬＫ４の一方を現用クロッ
クとして選択し、ＰＬＬ４６において現用クロックに位
相同期したクロック信号を生成し、最終的に、これを使
用クロックとして機能部４７に供給する。また、現用ク
ロックに障害が生じた場合などには、受信クロック系選
択４５において、ＣＬＫ２とＣＬＫ４のうち、現用クロ
ックとして選択するクロック信号を切り替える。
を含む装置である従装置４８では、受信クロック系選択
４５において、ＣＬＫ２とＣＬＫ４の一方を現用クロッ
クとして選択し、ＰＬＬ４６において現用クロックに位
相同期したクロック信号を生成し、最終的に、これを使
用クロックとして機能部４７に供給する。また、現用ク
ロックに障害が生じた場合などには、受信クロック系選
択４５において、ＣＬＫ２とＣＬＫ４のうち、現用クロ
ックとして選択するクロック信号を切り替える。
【０００６】ここで、このクロック無瞬断装置によれ
ば、受信クロック系選択４５において選択された現用ク
ロックにＰＬＬ４６に位相同期したクロック信号を使用
クロックとするように構成しているために、受信クロッ
ク系選択４５において現用クロックとして選択するクロ
ック信号を切り替えた時に、機能部の誤動作を引き起こ
すことになる瞬間的なパルスが発生することを、排除す
ることができる。たとえば、ＰＬＬを使用しない場合に
は、使用クロックの信号がＨとなった直後に、その時点
でＬからＨに変化する直前にあるクロック信号に現用ク
ロックを切り替えると、短い瞬間的なパルスが生じるこ
とになるが、ＰＬＬを使用すると使用クロックは新たに
選択したクロック信号に滑らかに変化するため、このよ
うな瞬間的なパルスが生じることはない。
ば、受信クロック系選択４５において選択された現用ク
ロックにＰＬＬ４６に位相同期したクロック信号を使用
クロックとするように構成しているために、受信クロッ
ク系選択４５において現用クロックとして選択するクロ
ック信号を切り替えた時に、機能部の誤動作を引き起こ
すことになる瞬間的なパルスが発生することを、排除す
ることができる。たとえば、ＰＬＬを使用しない場合に
は、使用クロックの信号がＨとなった直後に、その時点
でＬからＨに変化する直前にあるクロック信号に現用ク
ロックを切り替えると、短い瞬間的なパルスが生じるこ
とになるが、ＰＬＬを使用すると使用クロックは新たに
選択したクロック信号に滑らかに変化するため、このよ
うな瞬間的なパルスが生じることはない。
【０００７】したがって、現用クロックを選択するクロ
ック信号の切替の際に、瞬間的なパルスが発生すること
により生じ得る使用クロックを使用する機能部４７の誤
動作を排除することができるため、機能部の動作を停止
することなく現用クロックを選択するクロック信号を切
り替える無瞬断クロック切替を実現することができる。
ック信号の切替の際に、瞬間的なパルスが発生すること
により生じ得る使用クロックを使用する機能部４７の誤
動作を排除することができるため、機能部の動作を停止
することなく現用クロックを選択するクロック信号を切
り替える無瞬断クロック切替を実現することができる。
【０００８】
【発明が解決しようとする課題】前記従来のクロック無
瞬断装置において、クロック信号を使用する機能部４７
を含む従装置４８が複数存在する場合、ＰＬＬ４６と受
信クロック系選択４５は、各機能部４７を含む従装置４
８毎に設ける必要がある。なぜならば、複数の従装置４
７に対して単一のＰＬＬ４６と受信クロック系選択４５
を備えたのでは、従装置４８と、ＰＬＬ４８と受信クロ
ック系選択４５を備えた装置との間の、装置間の箇所
で、クロック信号が２重化されず、充分に信頼性を備え
たシステムとすることができないからである。
瞬断装置において、クロック信号を使用する機能部４７
を含む従装置４８が複数存在する場合、ＰＬＬ４６と受
信クロック系選択４５は、各機能部４７を含む従装置４
８毎に設ける必要がある。なぜならば、複数の従装置４
７に対して単一のＰＬＬ４６と受信クロック系選択４５
を備えたのでは、従装置４８と、ＰＬＬ４８と受信クロ
ック系選択４５を備えた装置との間の、装置間の箇所
で、クロック信号が２重化されず、充分に信頼性を備え
たシステムとすることができないからである。
【０００９】一方、ＰＬＬ４６は、比較的規模が大きい
回路もしくは素子であると共に比較的高価であるため
に、その多数の使用は、装置全体のコストや規模を増大
させてしまう。
回路もしくは素子であると共に比較的高価であるため
に、その多数の使用は、装置全体のコストや規模を増大
させてしまう。
【００１０】したがって、前記従来のクロック無瞬断装
置によれば、クロック信号を使用する機能部を含む従装
置が複数存在する場合には、ＰＬＬを従装置毎に備えな
ければならないの前記従来の技術によれば、装置全体の
コストや規模を増大させてしまう。
置によれば、クロック信号を使用する機能部を含む従装
置が複数存在する場合には、ＰＬＬを従装置毎に備えな
ければならないの前記従来の技術によれば、装置全体の
コストや規模を増大させてしまう。
【００１１】そこで、本発明は、各従装置にＰＬＬより
簡便な回路を備えるだけで、無瞬断切替を実現すること
のできるクロック無瞬断切替装置を提供することを課題
とする。
簡便な回路を備えるだけで、無瞬断切替を実現すること
のできるクロック無瞬断切替装置を提供することを課題
とする。
【００１２】
【課題を解決するための手段】前記課題達成のために本
発明は、２重化されたクロック信号の一方を選択し、ク
ロック信号を使用する機能部に供給するクロック無瞬断
切替装置であって、前記２重化されたクロック信号のう
ちの一方を選択し、前記機能部に供給する選択部と、前
記選択部が選択するクロック信号の切替を制御する切替
制御部とを有し、前記切替制御部は、前記２重化された
クロック信号が共に同じレベルにある期間中に、前記切
替が行われるよう前記選択部の切替を制御することを特
徴とするクロック無瞬断切替装置を提供する。
発明は、２重化されたクロック信号の一方を選択し、ク
ロック信号を使用する機能部に供給するクロック無瞬断
切替装置であって、前記２重化されたクロック信号のう
ちの一方を選択し、前記機能部に供給する選択部と、前
記選択部が選択するクロック信号の切替を制御する切替
制御部とを有し、前記切替制御部は、前記２重化された
クロック信号が共に同じレベルにある期間中に、前記切
替が行われるよう前記選択部の切替を制御することを特
徴とするクロック無瞬断切替装置を提供する。
【００１３】このようなクロック無瞬断切替装置によれ
ば、常に、クロック信号の切替は、２重化されたクロッ
ク信号が共に同じレベルにある期間中に行われるので、
切替時に瞬間的なパルスが発生し、機能部が誤動作する
ことを排除することができる。すなわち、ＰＬＬを使用
せずとも、無瞬断切替を達成することができる。
ば、常に、クロック信号の切替は、２重化されたクロッ
ク信号が共に同じレベルにある期間中に行われるので、
切替時に瞬間的なパルスが発生し、機能部が誤動作する
ことを排除することができる。すなわち、ＰＬＬを使用
せずとも、無瞬断切替を達成することができる。
【００１４】また、前記課題達成のために本発明は、２
重化された入力クロック信号の一方を選択し、クロック
信号を使用する機能部に供給するクロック無瞬断切替装
置であって、各入力クロック信号に対応して設けられ、
各々中間クロック信号を出力するクロック同期装置と、
機能部毎に設けられた選択部とを有し、前記各クロック
同期装置は、対応する入力クロック信号を、他のクロッ
ク同期部が出力する前記中間クロック信号と位相の揃っ
た前記中間クロック信号に変換して出力するＰＬＬを備
え、前記選択部は、各クロック同期部が出力する中間ク
ロック信号のうちの一方を選択し、機能部に供給するこ
とを特徴とするクロック無瞬断切替装置を提供する。
重化された入力クロック信号の一方を選択し、クロック
信号を使用する機能部に供給するクロック無瞬断切替装
置であって、各入力クロック信号に対応して設けられ、
各々中間クロック信号を出力するクロック同期装置と、
機能部毎に設けられた選択部とを有し、前記各クロック
同期装置は、対応する入力クロック信号を、他のクロッ
ク同期部が出力する前記中間クロック信号と位相の揃っ
た前記中間クロック信号に変換して出力するＰＬＬを備
え、前記選択部は、各クロック同期部が出力する中間ク
ロック信号のうちの一方を選択し、機能部に供給するこ
とを特徴とするクロック無瞬断切替装置を提供する。
【００１５】このような、クロック無瞬断切替装置によ
れば、各入力クロック信号に対応して設けたクロック同
期装置において、ＰＬＬを用いて、高精度に位相を揃え
た２重化した中間クロック信号を生成する。したがっ
て、２重化された中間クロック信号の位相は高精度に揃
っているために、選択部において中間クロック信号を切
り替える際に、瞬間的なパルスが発生することはなく、
これにより機能部が誤動作することを排除することがで
きる。すなわち、機能部毎に設けた選択部へ入力するク
ロック信号を２重化しつつ、機能部毎にＰＬＬを使用せ
ずに、無瞬断切替を達成することができる。
れば、各入力クロック信号に対応して設けたクロック同
期装置において、ＰＬＬを用いて、高精度に位相を揃え
た２重化した中間クロック信号を生成する。したがっ
て、２重化された中間クロック信号の位相は高精度に揃
っているために、選択部において中間クロック信号を切
り替える際に、瞬間的なパルスが発生することはなく、
これにより機能部が誤動作することを排除することがで
きる。すなわち、機能部毎に設けた選択部へ入力するク
ロック信号を２重化しつつ、機能部毎にＰＬＬを使用せ
ずに、無瞬断切替を達成することができる。
【００１６】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
説明する。
【００１７】図１に、本実施形態に係るクロック無瞬断
切替装置の構成を示す。
切替装置の構成を示す。
【００１８】図示するように、クロック無瞬断切替装置
は、２重化したクロック同期装置１００ａ、１００ｂ
と、一または複数の従装置２００より構成される。
は、２重化したクロック同期装置１００ａ、１００ｂ
と、一または複数の従装置２００より構成される。
【００１９】クロック同期装置１００ａ、１００ｂに
は、クロック供給装置１１から、クロック信号０ＣＬＫ
０と０ＣＬＫ１が供給される。また、各従装置２００に
は、クロック同期装置１００ａからクロック信号ＣＬＫ
２が供給され、クロック同期装置１００ｂからＣＬＫ４
が供給される。
は、クロック供給装置１１から、クロック信号０ＣＬＫ
０と０ＣＬＫ１が供給される。また、各従装置２００に
は、クロック同期装置１００ａからクロック信号ＣＬＫ
２が供給され、クロック同期装置１００ｂからＣＬＫ４
が供給される。
【００２０】以下、クロック同期装置１００ａ、１００
ｂと、従装置２００の詳細について説明する。
ｂと、従装置２００の詳細について説明する。
【００２１】まず、クロック同期装置１００ａ、１００
ｂについて説明する。
ｂについて説明する。
【００２２】クロック同期装置１００ａは、セレクタ１
２ａとＰＬＬ１３ａとクロック出力回路１４ａを備えて
おり、クロック同期装置１００ｂは、セレクタ１２ｂと
ＰＬＬ１３ｂとクロック出力回路１４ｂを備えている。
２ａとＰＬＬ１３ａとクロック出力回路１４ａを備えて
おり、クロック同期装置１００ｂは、セレクタ１２ｂと
ＰＬＬ１３ｂとクロック出力回路１４ｂを備えている。
【００２３】クロック同期装置１００ａにおいて、セレ
クタ１２ａは、通常、０ＣＬＫ０を選択しＣＬＫ０とし
て出力し、０ＣＬＫ０に障害が生じた場合に０ＣＬＫ１
を選択しＣＬＫ０として出力する。また、クロック同期
装置１００ｂにおいて、セレクタ１２ｂは、通常は、０
ＣＬＫ１を選択しＣＬＫ１として出力し、０ＣＬＫ１に
障害が生じた場合に０ＣＬＫ０を選択しＣＬＫ１として
出力する。
クタ１２ａは、通常、０ＣＬＫ０を選択しＣＬＫ０とし
て出力し、０ＣＬＫ０に障害が生じた場合に０ＣＬＫ１
を選択しＣＬＫ０として出力する。また、クロック同期
装置１００ｂにおいて、セレクタ１２ｂは、通常は、０
ＣＬＫ１を選択しＣＬＫ１として出力し、０ＣＬＫ１に
障害が生じた場合に０ＣＬＫ０を選択しＣＬＫ１として
出力する。
【００２４】クロック同期装置１００ａのＰＬＬ１３ａ
と、クロック同期装置１００ｂのＰＬＬ１３ｂは、入力
するクロック信号に位相同期させたクロック信号の位相
を、他方のＰＬＬが出力するクロック信号に位相が一致
するように調整し出力する。具体的には、クロック同期
装置１００ａのＰＬＬ１３ａは、クロック信号ＣＬＫ０
から、その位相がクロック同期装置１００ｂのＰＬＬ１
３ｂが出力するクロック信号に位相が一致するようにク
ロック信号を生成して出力し、クロック同期装置１００
ｂのＰＬＬ１３ｂは、クロック信号ＣＬＫ１から、その
位相が、クロック同期装置１００ａのＰＬＬ１３ａが出
力するクロック信号に位相が一致するようにクロック信
号を生成して出力する。
と、クロック同期装置１００ｂのＰＬＬ１３ｂは、入力
するクロック信号に位相同期させたクロック信号の位相
を、他方のＰＬＬが出力するクロック信号に位相が一致
するように調整し出力する。具体的には、クロック同期
装置１００ａのＰＬＬ１３ａは、クロック信号ＣＬＫ０
から、その位相がクロック同期装置１００ｂのＰＬＬ１
３ｂが出力するクロック信号に位相が一致するようにク
ロック信号を生成して出力し、クロック同期装置１００
ｂのＰＬＬ１３ｂは、クロック信号ＣＬＫ１から、その
位相が、クロック同期装置１００ａのＰＬＬ１３ａが出
力するクロック信号に位相が一致するようにクロック信
号を生成して出力する。
【００２５】ただし、実際には、現用として使用されて
いるクロック同期装置のＰＬＬが出力するクロック信号
に位相が一致するように、他方のクロック同期装置のＰ
ＬＬが生成するクロック信号の位相を調整し出力する。
なお、ここで、現用として使用されているクロック同期
装置とは、従装置２００の後述するセレクタ１２Ｃが選
択しているクロック信号ＣＬＫ２またはＣＬＫ４を出力
しているクロック同期装置である。
いるクロック同期装置のＰＬＬが出力するクロック信号
に位相が一致するように、他方のクロック同期装置のＰ
ＬＬが生成するクロック信号の位相を調整し出力する。
なお、ここで、現用として使用されているクロック同期
装置とは、従装置２００の後述するセレクタ１２Ｃが選
択しているクロック信号ＣＬＫ２またはＣＬＫ４を出力
しているクロック同期装置である。
【００２６】なお、このようにクロック同期装置１００
ａとクロック同期装置１００ｂは、ＰＬＬ１３ａ、１３
ｂを備えているので、前記従来技術と同様に、セレクタ
１２ａ、１２ｂにおいてクロックの切替が行われた際に
も、ＰＬＬ１３ａ、１３ｂの出力に瞬間的なパルスは発
生しない。
ａとクロック同期装置１００ｂは、ＰＬＬ１３ａ、１３
ｂを備えているので、前記従来技術と同様に、セレクタ
１２ａ、１２ｂにおいてクロックの切替が行われた際に
も、ＰＬＬ１３ａ、１３ｂの出力に瞬間的なパルスは発
生しない。
【００２７】次に、クロック同期装置１００ａのクロッ
ク出力回路１４ａと、クロック同期装置１００ｂのクロ
ック出力回路１４ｂのうち、現用のクロック同期装置で
ない方のクロック同期装置のクロック出力回路は、現用
のクロック同期装置のクロック出力回路が出力するクロ
ック信号に位相が一致するように、入力するクロック信
号の位相を調整し出力する。たとえば、クロック同期装
置１００ａが現用装置であれば、クロック同期装置１０
０ｂのクロック出力回路１４ｂは、クロック出力回路１
４ａが出力するが出力するクロック信号に位相が一致す
るように、入力するクロック信号の位相を調整しＣＬＫ
４として出力する。
ク出力回路１４ａと、クロック同期装置１００ｂのクロ
ック出力回路１４ｂのうち、現用のクロック同期装置で
ない方のクロック同期装置のクロック出力回路は、現用
のクロック同期装置のクロック出力回路が出力するクロ
ック信号に位相が一致するように、入力するクロック信
号の位相を調整し出力する。たとえば、クロック同期装
置１００ａが現用装置であれば、クロック同期装置１０
０ｂのクロック出力回路１４ｂは、クロック出力回路１
４ａが出力するが出力するクロック信号に位相が一致す
るように、入力するクロック信号の位相を調整しＣＬＫ
４として出力する。
【００２８】以上のクロック同期装置１００ａ、１００
ｂの動作により、クロック同期装置１００ａが出力する
ＣＬＫ２と、クロック同期装置１００ｂが出力するＣＬ
Ｋ４は、高精度に位相同期したクロック信号となる。
ｂの動作により、クロック同期装置１００ａが出力する
ＣＬＫ２と、クロック同期装置１００ｂが出力するＣＬ
Ｋ４は、高精度に位相同期したクロック信号となる。
【００２９】次に、従装置２００について説明する。
【００３０】従装置２００において、クロック同期装置
１００ａ、１００ｂより入力するクロック信号ＣＬＫ２
とＣＬＫ４の一方が、セレクタ１２Ｃによって選択さ
れ、機能部１６に供給される。
１００ａ、１００ｂより入力するクロック信号ＣＬＫ２
とＣＬＫ４の一方が、セレクタ１２Ｃによって選択さ
れ、機能部１６に供給される。
【００３１】このセレクタ１２Ｃの選択動作は、切替制
御部１５によって制御される。
御部１５によって制御される。
【００３２】以下、この切替制御部１５について説明す
る。
る。
【００３３】図２に、切替制御部１５の構成を示す。
【００３４】図中において、クロック監視部２２は、入
力するクロック信号ＣＬＫ２とＣＬＫ４を監視し、切替
論理２３は、現在セレクタ１２Ｃで選択しているクロッ
ク信号に異常が検出された場合、および、他部（たとえ
ば、ファームウエアを実行するマイクロプロセッサ）か
ら切替制御２１によって切替を指示された場合、セレク
タ１２Ｃに選択するクロック信号の切替を指示する系切
替制御信号を出力する。この系切替制御信号は、論理回
路２７が出力する切替制御クロックの立ち上がりに同期
してラッチ２８に一旦ラッチされた後に、系切替制御ク
ロックを遅延回路２５Ｃで遅延させた遅延切替制御クロ
ックの立ち上がりに同期してラッチ２９にラッチされ、
セレクタ１２Ｃに供給される。セレクタ１２Ｃは、この
ラッチ２９が出力した系切替制御信号を受け、使用クロ
ックとして機能部１６に供給するクロック信号を切り替
える。
力するクロック信号ＣＬＫ２とＣＬＫ４を監視し、切替
論理２３は、現在セレクタ１２Ｃで選択しているクロッ
ク信号に異常が検出された場合、および、他部（たとえ
ば、ファームウエアを実行するマイクロプロセッサ）か
ら切替制御２１によって切替を指示された場合、セレク
タ１２Ｃに選択するクロック信号の切替を指示する系切
替制御信号を出力する。この系切替制御信号は、論理回
路２７が出力する切替制御クロックの立ち上がりに同期
してラッチ２８に一旦ラッチされた後に、系切替制御ク
ロックを遅延回路２５Ｃで遅延させた遅延切替制御クロ
ックの立ち上がりに同期してラッチ２９にラッチされ、
セレクタ１２Ｃに供給される。セレクタ１２Ｃは、この
ラッチ２９が出力した系切替制御信号を受け、使用クロ
ックとして機能部１６に供給するクロック信号を切り替
える。
【００３５】ここで、切替制御クロックと、遅延切替制
御クロックのタイミングを、図３のタイミングチャート
を用いて説明する。
御クロックのタイミングを、図３のタイミングチャート
を用いて説明する。
【００３６】切替制御クロックと、遅延切替制御クロッ
クは、従装置２００に入力するクロック信号ＣＬＫ２と
ＣＬＫ４より生成される。ここで、クロック同期装置１
００ａ、１００ｂの動作により、ＣＬＫ２とＣＬＫ４の
位相差はｄ以内となることが保証されており、ＣＬＫ２
とＣＬＫ４は、共にデューティ比が５０：５０であり、
パルス幅ＬがＬ>ｄであるものとする。
クは、従装置２００に入力するクロック信号ＣＬＫ２と
ＣＬＫ４より生成される。ここで、クロック同期装置１
００ａ、１００ｂの動作により、ＣＬＫ２とＣＬＫ４の
位相差はｄ以内となることが保証されており、ＣＬＫ２
とＣＬＫ４は、共にデューティ比が５０：５０であり、
パルス幅ＬがＬ>ｄであるものとする。
【００３７】さて、切替制御クロック（２７出力）と、
遅延切替制御クロック（２５ｃ出力）の生成では、ＣＬ
Ｋ２とＣＬＫ４のＡＮＤ演算を行う論理回路２４ａと、
論理回路２４ａの出力を遅延させる遅延回路２５ａと、
論理回路２４ａの出力と遅延回路２５ａ出力の反転値の
ＡＮＤ演算を行う論理回路２６ａによって、図３に示す
ように、ＣＬＫ２とＣＬＫ４が共にＨとなった時点か
ら、遅延回路２５ａの遅延時間（Ｄ１＜Ｌ-ｄ）分Ｈと
なる信号（２６ａ出力）を生成する。
遅延切替制御クロック（２５ｃ出力）の生成では、ＣＬ
Ｋ２とＣＬＫ４のＡＮＤ演算を行う論理回路２４ａと、
論理回路２４ａの出力を遅延させる遅延回路２５ａと、
論理回路２４ａの出力と遅延回路２５ａ出力の反転値の
ＡＮＤ演算を行う論理回路２６ａによって、図３に示す
ように、ＣＬＫ２とＣＬＫ４が共にＨとなった時点か
ら、遅延回路２５ａの遅延時間（Ｄ１＜Ｌ-ｄ）分Ｈと
なる信号（２６ａ出力）を生成する。
【００３８】また、ＣＬＫ２の反転値とＣＬＫ４の反転
値のＡＮＤ演算を行う論理回路２４ｂと、論理回路２４
ｂの出力を遅延させる遅延回路２５ｂと、論理回路２４
ｂの出力と遅延回路２５ｂ出力の反転値のＡＮＤ演算を
行う論理回路２６ｂによって、ＣＬＫ２とＣＬＫ４が共
にＬとなった時点から、遅延回路２５ｂの遅延時間（Ｄ
２＜Ｌ-ｄ）分Ｈとなる信号（２６ｂ出力）を生成す
る。
値のＡＮＤ演算を行う論理回路２４ｂと、論理回路２４
ｂの出力を遅延させる遅延回路２５ｂと、論理回路２４
ｂの出力と遅延回路２５ｂ出力の反転値のＡＮＤ演算を
行う論理回路２６ｂによって、ＣＬＫ２とＣＬＫ４が共
にＬとなった時点から、遅延回路２５ｂの遅延時間（Ｄ
２＜Ｌ-ｄ）分Ｈとなる信号（２６ｂ出力）を生成す
る。
【００３９】そして、論理回路２６ａの出力と論理回路
２６ｂの出力のＯＲ演算を行う論理回路２７によって、
切替制御クロック（２７出力）が生成される。この切替
制御クロックは、ＣＬＫ２とＣＬＫ４が共にＨとなった
時点と、ＣＬＫ２とＣＬＫ４が共にＬとなった時点にＨ
に立ち上がる信号となる。
２６ｂの出力のＯＲ演算を行う論理回路２７によって、
切替制御クロック（２７出力）が生成される。この切替
制御クロックは、ＣＬＫ２とＣＬＫ４が共にＨとなった
時点と、ＣＬＫ２とＣＬＫ４が共にＬとなった時点にＨ
に立ち上がる信号となる。
【００４０】次に、この切替制御クロックを遅延回路２
５Ｃで遅延時間（Ｄ３=（Ｌ-ｄ）／２）遅延させて遅延
切替制御クロック（２５ｃ出力）とする。結果、この遅
延切替制御クロックは、ＣＬＫ２とＣＬＫ４が共にＨと
なっている期間の中間の時点と、と、ＣＬＫ２とＣＬＫ
４が共にＬとなっている期間の中間の時点にＨに立ち上
がる信号となる。
５Ｃで遅延時間（Ｄ３=（Ｌ-ｄ）／２）遅延させて遅延
切替制御クロック（２５ｃ出力）とする。結果、この遅
延切替制御クロックは、ＣＬＫ２とＣＬＫ４が共にＨと
なっている期間の中間の時点と、と、ＣＬＫ２とＣＬＫ
４が共にＬとなっている期間の中間の時点にＨに立ち上
がる信号となる。
【００４１】したがって、この遅延切替制御クロックの
立ち上がりに同期してラッチ２９にラッチされた系切替
制御信号を受けて行われるセレクタ１２Ｃのクロック信
号の切替は、常に、ＣＬＫ２とＣＬＫ４が共にＨとなっ
ている期間中か、ＣＬＫ２とＣＬＫ４が共にＬとなって
いる期間中に行われることになる。
立ち上がりに同期してラッチ２９にラッチされた系切替
制御信号を受けて行われるセレクタ１２Ｃのクロック信
号の切替は、常に、ＣＬＫ２とＣＬＫ４が共にＨとなっ
ている期間中か、ＣＬＫ２とＣＬＫ４が共にＬとなって
いる期間中に行われることになる。
【００４２】そして、このように常に、ＣＬＫ２とＣＬ
Ｋ４が共にＨとなっている期間中か、ＣＬＫ２とＣＬＫ
４が共にＬとなっている期間中にＣＬＫ２とＣＬＫ４の
切替を行えば、切替時に、瞬間的なパルスが発生するこ
とを排除することができ、これにより機能部１６の誤動
作を排除することができる。
Ｋ４が共にＨとなっている期間中か、ＣＬＫ２とＣＬＫ
４が共にＬとなっている期間中にＣＬＫ２とＣＬＫ４の
切替を行えば、切替時に、瞬間的なパルスが発生するこ
とを排除することができ、これにより機能部１６の誤動
作を排除することができる。
【００４３】したがって、本実施形態によれば、従装置
２００にＰＬＬを用いることなく、簡便な論理回路によ
って、機能部の動作を停止することなく現用クロックと
して選択するクロック信号を切り替える無瞬断クロック
切替を実現することができる。
２００にＰＬＬを用いることなく、簡便な論理回路によ
って、機能部の動作を停止することなく現用クロックと
して選択するクロック信号を切り替える無瞬断クロック
切替を実現することができる。
【００４４】なお、以上の実施形態において、クロック
同期装置１００ａ、１００ｂが出力するＣＬＫ２とＣＬ
Ｋ４が、一致した位相で従装置２００に入力することを
保証できるように装置全体を構成した場合には、セレク
タ１２Cの切替タイミングは任意としてもよい。
同期装置１００ａ、１００ｂが出力するＣＬＫ２とＣＬ
Ｋ４が、一致した位相で従装置２００に入力することを
保証できるように装置全体を構成した場合には、セレク
タ１２Cの切替タイミングは任意としてもよい。
【００４５】
【発明の効果】以上のように、本発明によれば、各従装
置にＰＬＬより簡便な回路を備えるだけで、無瞬断切替
を実現することのできるクロック無瞬断切替装置を提供
することができる。
置にＰＬＬより簡便な回路を備えるだけで、無瞬断切替
を実現することのできるクロック無瞬断切替装置を提供
することができる。
【図１】本発明の実施形態に係るクロック無瞬断切替装
置の構成を示したブロック図である。
置の構成を示したブロック図である。
【図２】本発明の実施形態に係る切替制御部１５の構成
を示したブロック図である。
を示したブロック図である。
【図３】本発明の実施形態に係る切替制御部１５の動作
を示すタイミングチャートである。
を示すタイミングチャートである。
【図４】従来のクロック無瞬断切替装置の構成を示した
ブロック図である。
ブロック図である。
１１ クロック供給装置 １２ａ、１２ｂ セレクタ １２Ｃ セレクタ １３ａ、１３ｂ ＰＬＬ １４ａ、１４ｂ クロック出力回路 １５ 切替制御部 １６ 機能部 １００ａ、１００ｂ クロック同期装置 ２００ 従装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 1/22 Ｈ０３Ｋ 5/00 Ｘ Ｆターム(参考） 5J055 AX36 BX12 BX19 CX05 EZ10 EZ25 EZ39 EZ50 EZ60 FX13 FX18 FX21 FX22 FX31 GX01 GX02 GX04 5J106 AA03 BB02 DD09 EE06 GG19 HH10 KK12 KK34 5K014 AA05 CA02 FA01 5K021 AA09 DD02 DD07 EE01 FF03 FF11 5K047 AA11 AA16 GG02 GG07 GG09 GG11 KK03 KK12 KK18
Claims (4)
- 【請求項１】２重化されたクロック信号の一方を選択
し、クロック信号を使用する機能部に供給するクロック
無瞬断切替装置であって、 前記２重化されたクロック信号のうちの一方を選択し、
前記機能部に供給する選択部と、 前記選択部が選択するクロック信号の切替を制御する切
替制御部とを有し、 前記切替制御部は、前記２重化されたクロック信号が共
に同じレベルにある期間中に、前記切替が行われるよう
前記選択部の切替を制御することを特徴とするクロック
無瞬断切替装置。 - 【請求項２】２重化された入力クロック信号の一方を選
択し、クロック信号を使用する１または複数の機能部に
供給するクロック無瞬断切替装置であって、 ２重化された入力クロック信号を、位相の揃った２重化
された中間クロック信号に変換して出力するクロック同
期部と、 前記機能部毎に設けられた、クロック選択部とを有し、 前記クロック選択部は、 ２重化された中間クロック信号のうちの一方を選択し、
機能部に供給する選択部と、 前記選択部が選択する中間クロック信号の切替を制御す
る切替制御部とを有し、 前記切替制御部は、前記２重化された中間クロック信号
が共に同じレベルにある期間中に、前記切替が行われる
よう前記選択部の切替を制御することを特徴とするクロ
ック無瞬断切替装置。 - 【請求項３】２重化された入力クロック信号の一方を選
択し、クロック信号を使用する機能部に供給するクロッ
ク無瞬断切替装置であって、 各入力クロック信号に対応して設けられ、各々中間クロ
ック信号を出力するクロック同期装置と、 機能部毎に設けられた選択部とを有し、 前記各クロック同期装置は、対応する入力クロック信号
を、他のクロック同期部が出力する前記中間クロック信
号と位相の揃った前記中間クロック信号に変換して出力
するＰＬＬを備え、 前記選択部は、各クロック同期部が出力する中間クロッ
ク信号のうちの一方を選択し、機能部に供給することを
特徴とするクロック無瞬断切替装置。 - 【請求項４】請求項２記載のクロック無瞬断切替装置で
あって、 前記クロック同期部は、 各入力クロック信号に対応して設けられ、各々中間クロ
ック信号を出力するクロック同期装置を有し、 前記各クロック同期装置は、対応する入力クロック信号
を、他のクロック同期装置が出力する前記中間クロック
信号と位相の揃った前記中間クロック信号に変換して出
力するＰＬＬを備えていることを特徴とするクロック無
瞬断切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11068601A JP2000269945A (ja) | 1999-03-15 | 1999-03-15 | クロック無瞬断切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11068601A JP2000269945A (ja) | 1999-03-15 | 1999-03-15 | クロック無瞬断切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269945A true JP2000269945A (ja) | 2000-09-29 |
Family
ID=13378487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11068601A Pending JP2000269945A (ja) | 1999-03-15 | 1999-03-15 | クロック無瞬断切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017126821A (ja) * | 2016-01-12 | 2017-07-20 | Ｎｅｃエンジニアリング株式会社 | クロック系切り替え制御回路およびネットワーク装置 |
-
1999
- 1999-03-15 JP JP11068601A patent/JP2000269945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017126821A (ja) * | 2016-01-12 | 2017-07-20 | Ｎｅｃエンジニアリング株式会社 | クロック系切り替え制御回路およびネットワーク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239681B2 (en) | System and method for maintaining a stable synchronization state in a programmable clock synchronizer | |
| JPH0773219B2 (ja) | 並直列変換装置 | |
| JP3120994B2 (ja) | デジタル交換装置 | |
| KR100533915B1 (ko) | 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법 | |
| JP2003283332A5 (ja) | ||
| JP2023515026A (ja) | クロック信号生成回路、駆動方法および電子装置 | |
| US6538483B2 (en) | Method and apparatus for data sampling | |
| US6646480B2 (en) | Glitchless clock output circuit and the method for the same | |
| JP2003208400A (ja) | クロック切替回路 | |
| US9571080B2 (en) | Delay-locked loop arrangement and method for operating a delay-locked loop circuit | |
| US7100065B2 (en) | Controller arrangement for synchronizer data transfer between a core clock domain and bus clock domain each having its own individual synchronizing controller | |
| US20040223564A1 (en) | Programmable clock synchronizer | |
| JP2000269945A (ja) | クロック無瞬断切替装置 | |
| JP3461428B2 (ja) | クロック無瞬断切替装置 | |
| US20020080825A1 (en) | Method and compensation module for the phase compensation of clock signals | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| JP2005109955A (ja) | 非同期通信回路 | |
| JP2988410B2 (ja) | クロック同期化システム | |
| JP3489556B2 (ja) | クロック切替方法及びクロック供給装置 | |
| JP2000013196A (ja) | クロック選択回路 | |
| JP2007043436A (ja) | クロック同期装置及びそれに用いるクロック同期方法 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JP2003243980A (ja) | Ｐｌｌ回路 | |
| JP3062179B1 (ja) | 冗長系クロック位相調整回路 | |
| JP3729041B2 (ja) | クロック補正回路 |