[go: up one dir, main page]

JP2000261006A - Semiconductor substrate for forming schottky junction, semiconductor element using the same, and schottky battier diode - Google Patents

Semiconductor substrate for forming schottky junction, semiconductor element using the same, and schottky battier diode

Info

Publication number
JP2000261006A
JP2000261006A JP6698099A JP6698099A JP2000261006A JP 2000261006 A JP2000261006 A JP 2000261006A JP 6698099 A JP6698099 A JP 6698099A JP 6698099 A JP6698099 A JP 6698099A JP 2000261006 A JP2000261006 A JP 2000261006A
Authority
JP
Japan
Prior art keywords
epitaxial layer
layer
semiconductor
schottky
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6698099A
Other languages
Japanese (ja)
Inventor
Akira Honda
晃 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP6698099A priority Critical patent/JP2000261006A/en
Publication of JP2000261006A publication Critical patent/JP2000261006A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor element having Schottky junction structure superior in backward direction characteristic, without sacrificing the forward direction characteristic, a Schottky barrier diode, and a semiconductor substrate for forming a Schottky junction for forming the diode. SOLUTION: In a Schottky barrier diode, in which a metal layer is formed on an epitaxial layer surface of a semiconductor substrate for forming a Schottky junction in which an epitaxial layer containing impurities, is formed on a silicon substrate, the concentration of an impurity in the epitaxial layer is constant from the surface to a prescribed depth, gradually increasing from the prescribed depth toward the silicon substrate, and sharply increasing toward the substrate in the vicinity of the silicon substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、一導電型半導体層
上に特定の不純物を含有するエピタキシャル層が形成さ
れたショットキー接合形成用半導体基板と、この半導体
基板表面に金属層が設けられたショットキー接合構造を
有する半導体素子と、ショットキーバリアダイオードに
関する。
The present invention relates to a semiconductor substrate for forming a Schottky junction in which an epitaxial layer containing a specific impurity is formed on a semiconductor layer of one conductivity type, and a metal layer provided on the surface of the semiconductor substrate. The present invention relates to a semiconductor element having a Schottky junction structure and a Schottky barrier diode.

【0002】[0002]

【従来の技術】一導電型半導体層上に特定の不純物を含
有するエピタキシャル層を形成し、さらに該エピタキシ
ャル層上に金属層を設けて形成されるショットキー接合
構造は、図3に示すように、順方向電圧(VF)が低く
消費電力が小さく、また逆方向電圧(VR)を印加して
もほとんど電流が流れない、といった優れた性質によ
り、ショットキーバリアダイオード(SBD)などに応
用されている。
2. Description of the Related Art A Schottky junction structure formed by forming an epitaxial layer containing a specific impurity on a semiconductor layer of one conductivity type and further providing a metal layer on the epitaxial layer has a structure as shown in FIG. It is applied to Schottky barrier diodes (SBDs) because of its excellent properties such as low forward voltage (V F ), low power consumption, and little current flow even when reverse voltage (V R ) is applied. Have been.

【0003】ところで、近年は、より一層、優れた特性
を有するショットキー接合構造が望まされている。ショ
ットキー接合構造において逆方向特性を良好なものとす
る、つまり逆方向電圧により発生する電流を減少させる
ためには、逆方向電圧を印加したときに、エピタキシャ
ル層と金属層との境界部分に生じる電界強度をなるべく
下げることが重要であり、この電界強度を下げるために
は、エピタキシャル層の不純物濃度を下げることが有効
であることが知られている。
In recent years, a Schottky junction structure having more excellent characteristics has been demanded. In order to improve the reverse characteristics in the Schottky junction structure, that is, to reduce the current generated by the reverse voltage, a reverse voltage is generated at the boundary between the epitaxial layer and the metal layer when a reverse voltage is applied. It is important to lower the electric field strength as much as possible, and it is known that it is effective to lower the electric field strength to lower the impurity concentration of the epitaxial layer.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、エピタ
キシャル層の不純物の濃度を下げると抵抗が上がり、順
方向特性が低下、つまり順方向電圧が上がる。この現象
に対向すべく、順方向特性を向上させる、つまり図3に
示す順方向電圧(VF)を下げるためには、従来は、バ
リアハイトが低くなる金属をバリアメタルとして選択す
る方法が取られている。しかし、バリアハイトの低い金
属を選択すれば、より低い逆方向電圧(VR)でより電
流(IR)が流れやすくなり、逆方向特性が劣化してし
まう。
However, when the concentration of impurities in the epitaxial layer is reduced, the resistance increases and the forward characteristics decrease, that is, the forward voltage increases. In order to improve the forward characteristics, that is, to lower the forward voltage (V F ) shown in FIG. 3 in order to counter this phenomenon, conventionally, a method of selecting a metal having a low barrier height as a barrier metal has been adopted. ing. However, if a metal having a low barrier height is selected, the current (I R ) flows more easily at a lower reverse voltage (V R ), and the reverse characteristics deteriorate.

【0005】以上のように、従来の技術では、逆方向特
性を向上させるためには、どうしても順方向特性を犠牲
にしなければならなかった。
As described above, in the prior art, in order to improve the reverse characteristics, the forward characteristics have to be sacrificed.

【0006】本発明は、上記課題に鑑み、順方向特性を
犠牲にすることなく、優れた逆方向特性を備えたショッ
トキー接合構造を有する半導体素子およびショットキー
バリアダイオードと、これを形成するためのショットキ
ー接合形成用半導体基板を提供することを目的とする。
SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a semiconductor device and a Schottky barrier diode having a Schottky junction structure having excellent reverse characteristics without sacrificing forward characteristics, and a method for forming the same. It is an object of the present invention to provide a Schottky junction forming semiconductor substrate.

【0007】[0007]

【課題を解決するための手段】以上の課題を解決すべ
く、請求項1に記載の発明は、一導電型半導体層上に特
定の不純物を含有するエピタキシャル層が形成されたシ
ョットキー接合形成用の半導体基板において、前記エピ
タキシャル層の前記不純物の濃度は、該エピタキシャル
層表面から所定の深さまで一定であり、該所定の深さか
ら前記一導電型半導体層に向かって徐々に大きくなるこ
とを特徴とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention is directed to a method for forming a Schottky junction in which an epitaxial layer containing a specific impurity is formed on a semiconductor layer of one conductivity type. Wherein the concentration of the impurity in the epitaxial layer is constant from the surface of the epitaxial layer to a predetermined depth, and gradually increases from the predetermined depth toward the one conductivity type semiconductor layer. And

【0008】また、請求項3に記載の発明は、一導電型
半導体層上に特定の不純物を含有するエピタキシャル層
が形成され、該エピタキシャル層表面に金属層が設けら
れたショットキー接合構造を有する半導体素子におい
て、前記エピタキシャル層の前記不純物の濃度は、前記
表面から所定の深さまで一定であり、該所定の深さから
前記一導電型半導体層に向かって徐々に大きくなること
を特徴とする。
According to a third aspect of the present invention, there is provided a Schottky junction structure in which an epitaxial layer containing a specific impurity is formed on a semiconductor layer of one conductivity type and a metal layer is provided on the surface of the epitaxial layer. In the semiconductor device, the concentration of the impurity in the epitaxial layer is constant from the surface to a predetermined depth, and gradually increases from the predetermined depth toward the one conductivity type semiconductor layer.

【0009】請求項1の半導体基板を用いて形成したシ
ョットキー接合構造、および請求項3の半導体素子によ
れば、エピタキシャル層の不純物濃度は、表面から所定
の深さまで一定であり、前記所定の深さから前記一導電
型半導体層に向かって徐々に大きくなることから、金属
層との境界部分が最も低く、金属層から離れるほど高く
なる。逆電圧を印加した場合の前記境界部分の電界強度
には、エピタキシャル層全体の不純物濃度が影響するも
のであるが、請求項1または3のように、特に境界部分
の濃度を下げることによって、この領域の電界強度を抑
制することができ、逆方向特性が良好なものとなる。
According to the Schottky junction structure formed by using the semiconductor substrate of the first aspect and the semiconductor element of the third aspect, the impurity concentration of the epitaxial layer is constant from the surface to a predetermined depth. Since the depth gradually increases from the depth toward the one-conductivity-type semiconductor layer, the boundary portion with the metal layer is the lowest, and the distance increases from the metal layer. The electric field intensity at the boundary portion when a reverse voltage is applied is affected by the impurity concentration of the entire epitaxial layer. However, by decreasing the concentration at the boundary portion as in claim 1 or 3, The electric field intensity in the region can be suppressed, and the reverse characteristics can be improved.

【0010】また、エピタキシャル層の表面近傍では不
純物濃度が小さくても、徐々に濃度が大きくなることか
ら、エピタキシャル層全体の不純物濃度の平均値を従来
より下げる必要がないので、抵抗値も上がらず、順方向
特性が劣化することはない。さらに、金属層との境界部
分の濃度を一定にしたことにより、製造工程において、
エピタキシャル層の膜厚にばらつきが生じたとしても、
エピタキシャル層の金属層との境界部分の不純物濃度を
一定に保つことができ、順方向特性・逆方向特性の安定
した製品を供給することができる。
In addition, even if the impurity concentration is low near the surface of the epitaxial layer, the concentration gradually increases, so that it is not necessary to lower the average value of the impurity concentration of the entire epitaxial layer as compared with the prior art, so that the resistance value does not increase. In addition, the forward characteristics do not deteriorate. Furthermore, by making the concentration of the boundary portion with the metal layer constant, in the manufacturing process,
Even if the thickness of the epitaxial layer varies,
The impurity concentration at the boundary between the epitaxial layer and the metal layer can be kept constant, and a product with stable forward and reverse characteristics can be supplied.

【0011】請求項2に記載の発明は、請求項1に記載
のショットキー接合形成用半導体基板において、前記エ
ピタキシャル層の不純物濃度は、前記一導電型半導体層
の近傍では、該一導電型半導体層に向かって急激に大き
くなることを特徴とする。
According to a second aspect of the present invention, in the semiconductor substrate for forming a Schottky junction according to the first aspect, the impurity concentration of the epitaxial layer is such that the impurity concentration of the one conductivity type semiconductor is near the one conductivity type semiconductor layer. It is characterized by rapidly increasing toward the layer.

【0012】また、請求項4に記載の発明は、請求項3
に記載の半導体素子において、前記エピタキシャル層の
不純物濃度は、前記一導電型半導体層の近傍では、該一
導電型半導体層に向かって急激に大きくなることを特徴
とする。
The invention described in claim 4 is the same as the invention described in claim 3.
In the semiconductor device described in (1), the impurity concentration of the epitaxial layer rapidly increases in the vicinity of the one conductivity type semiconductor layer toward the one conductivity type semiconductor layer.

【0013】請求項2に記載の半導体基板を用いて形成
したショットキー接合構造、および請求項4に記載の半
導体素子によれば、エピタキシャル層の不純物濃度が、
一導電型半導体層の近傍では、該一導電型半導体層に向
かって急激に大きくなることから、この領域での抵抗値
を低くすることができる。その結果良好な順方向特性が
得られる。
According to the Schottky junction structure formed by using the semiconductor substrate according to the second aspect and the semiconductor element according to the fourth aspect, the impurity concentration of the epitaxial layer is
In the vicinity of the one-conductivity-type semiconductor layer, the resistance value rapidly increases toward the one-conductivity-type semiconductor layer, so that the resistance value in this region can be reduced. As a result, good forward characteristics are obtained.

【0014】請求項5に記載の発明は、請求項3または
4に記載の半導体素子において、前記一導電型半導体層
主面の結晶軸が〈100〉面であることを特徴とする。
これにより、逆方向電流(IR)が小さい半導体素子が
得られる。
According to a fifth aspect of the present invention, in the semiconductor device according to the third or fourth aspect, a crystal axis of a main surface of the one conductivity type semiconductor layer is a <100> plane.
Thus, a semiconductor device having a small reverse current (IR) can be obtained.

【0015】請求項6に記載の発明は、請求項3〜5の
いずれかに記載の半導体素子において、前記一定の濃度
は、下記式(1)より求められるND値よりも小さいこ
とを特徴とする。
According to a sixth aspect of the present invention, in the semiconductor device according to any one of the third to fifth aspects, the constant concentration is smaller than an ND value obtained by the following equation (1). And

【数2】 (上記式(1)において、Vbiは内蔵電位、εsはエピ
タキシャル層の誘電率、qは電気素量、VRは逆方向電
圧、kはボルツマン定数、Tは絶対温度、Emはショッ
トキー接合界面の電界強度を示す。)
(Equation 2) (In the above formula (1), V bi is the built-in potential, epsilon s is the dielectric constant of the epitaxial layer, q is the elementary charge, V R is the reverse voltage, k is the Boltzmann constant, T is the absolute temperature, Em Schottky The electric field strength at the junction interface is shown.)

【0016】ここで、式(1)において、Vbi、εs
q、k、Tは定数であり、VRは実用上耐える必要のあ
る逆方向の電圧値を用いる。Emは、実用上許容される
限界である臨界電界強度を基準とすればよく、たとえ
ば、シリコン基板ならば28V/μmを仮に用いればよ
い。より正確にはエピタキシャル層の不純物濃度に対す
る依存性を持つ。このように各数字を代入することによ
り、許容され得る最大の不純物濃度が求められる。従
来、製品として用いられているショットキーバリアダイ
オードでは、具体的な用途等によって多少違いはある
が、基本的にこのようにして求めた不純物濃度ND値を
基準として、エピタキシャル層全体について一定の不純
物濃度としているものが多い。つまり式(1)から求め
たNDは、従来程度の濃度と見なせるのである。請求項
6に記載の発明によれば、エピタキシャル層の表面近傍
の一定の不純物濃度が、従来程度よりも小さいことか
ら、金属層との境界部分の領域の電界強度を十分に抑制
することができ、逆方向特性が良好なものとなる。この
場合、式(1)から求めたNDより、たとえば、2分の
1以下であれば、より一層、電界強度を小さくすること
ができる。
Here, in equation (1), V bi , ε s ,
q, k, and T are constants, and V R uses a reverse voltage value that needs to withstand practical use. E m is the critical electric field strength is a limit as practically acceptable may be referenced to, for example, may be used if the 28V / [mu] m if the silicon substrate. More precisely, it depends on the impurity concentration of the epitaxial layer. By substituting each number in this manner, the maximum allowable impurity concentration is obtained. Conventionally, in the Schottky barrier diode is used as a product, it is slightly different depending upon the particular application etc., based essentially impurity concentration N D values obtained in this way, the constant for the entire epitaxial layer Many have impurity concentrations. That N D obtained from equation (1) it is the regarded as conventional amounts of concentrations. According to the sixth aspect of the present invention, since the constant impurity concentration near the surface of the epitaxial layer is lower than that of the related art, the electric field intensity in the region at the boundary with the metal layer can be sufficiently suppressed. , Good reverse characteristics. In this case, from the N D obtained from equation (1), for example, if less than half, it is possible to further small electric field intensity.

【0017】請求項7に記載の発明は、請求項6に記載
の半導体素子において、横軸および縦軸のいずれか一方
により前記エピタキシャル層の深さを示し、他方により
電界強度を示すグラフを作成した際に、所定の逆方向電
圧を印加して得られるエピタキシャル層の電界強度のグ
ラフと前記横軸および前記縦軸によって囲まれる面積
は、エピタキシャル層の不純物の濃度を前記式(1)よ
り求められるND値で一定とした場合に、同様に得られ
る面積とほぼ等しく、かつ、エピタキシャル層表面部に
おける電界強度は、エピタキシャル層の不純物の濃度を
前記式(1)より求められるND値で一定とした場合
に、同様に得られる電界強度よりも低くなることを特徴
とする。
According to a seventh aspect of the present invention, in the semiconductor device according to the sixth aspect, a graph showing the depth of the epitaxial layer by one of the horizontal axis and the vertical axis and the electric field intensity by the other is prepared. In this case, a graph of the electric field strength of the epitaxial layer obtained by applying a predetermined reverse voltage and an area surrounded by the horizontal axis and the vertical axis are obtained by calculating the impurity concentration of the epitaxial layer from the above equation (1). when constant at N D value which is substantially equal to the area obtained in the same manner, and the electric field strength in the epitaxial layer surface portion, the concentration of impurities in the epitaxial layer by the formula N D value obtained from (1) When it is constant, the electric field strength is similarly lower than that obtained.

【0018】ここで、グラフを作成する際の電界強度
は、たとえば、エピタキシャル層の不純物分布から空間
電荷を求め、この値からポアソンの式により求めること
ができる。あるいは、実際に測定して求めてもよい。ま
た、「同様に得られる面積」あるいは「同様に得られる
電界強度」とは、不純物の濃度はND値で一定である
が、エピタキシャル層・金属層等の膜厚や形状などの構
造を全く同様にして、同じ大きさの逆方向電圧を印加し
た際の、電界強度のグラフと横軸・縦軸により囲まれる
面積や、エピタキシャル層表面部の電界強度を言う。
Here, the electric field strength at the time of creating a graph can be obtained, for example, by obtaining a space charge from the impurity distribution of the epitaxial layer, and from this value by the Poisson equation. Alternatively, it may be obtained by actually measuring. The term “similarly obtainable area” or “similarly obtainable electric field strength” means that the impurity concentration is constant at the ND value, but the structure such as the film thickness and shape of the epitaxial layer and the metal layer is completely different. Similarly, when a reverse voltage of the same magnitude is applied, it refers to the graph of the electric field strength, the area enclosed by the horizontal and vertical axes, and the electric field strength at the epitaxial layer surface.

【0019】請求項7に記載の発明によれば、所定の電
圧を印加したときの電界強度のグラフと前記横軸および
前記縦軸によって囲まれる面積同士がほぼ等しいという
ことは、すなわち、請求項6の半導体素子のエピタキシ
ャル層の平均抵抗値は、不純物濃度がND値で一定であ
る従来程度の半導体素子のそれと同等ということにな
る。平均抵抗値が等しいのであれば、順方向特性も同等
である。また、エピタキシャル層表面部の電界強度につ
いては、不純物濃度がND値で一定である従来程度の半
導体素子のそれよりも低いので、逆方向特性は従来より
良好なものとなる。したがって、請求項7の半導体素子
は、従来のものと比較して順方向特性を犠牲にすること
なく、優れた逆方向特性を有する。
According to the seventh aspect of the present invention, a graph of the electric field strength when a predetermined voltage is applied and the areas enclosed by the horizontal axis and the vertical axis are substantially equal to each other. average resistance value of the epitaxial layer 6 semiconductor device would impurity concentration that equivalent to that of the semiconductor device of approximately constant across conventionally N D value. If the average resistance values are equal, the forward characteristics are also equal. Also, the electric field intensity of the epitaxial layer surface portion, the impurity concentration is lower than that of the conventional degree of semiconductor elements constant across at N D value, reverse characteristic becomes excellent than conventional. Therefore, the semiconductor device according to claim 7 has excellent reverse characteristics without sacrificing the forward characteristics as compared with the conventional device.

【0020】請求項8に記載の発明は、請求項3〜7の
いずれかに記載の半導体素子であることを特徴とするシ
ョットキーバリアダイオードである。
According to an eighth aspect of the present invention, there is provided a Schottky barrier diode comprising the semiconductor device according to any one of the third to seventh aspects.

【0021】請求項8に記載の発明によれば、順方向特
性を犠牲にすることなく、逆方向特性に優れた、ショッ
トキーバリアダイオードとなる。
According to the invention, a Schottky barrier diode having excellent reverse characteristics without sacrificing forward characteristics is provided.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。図1は、本発明の
ショットキーバリアダイオードの一例である。図1のシ
ョットキーバリアダイオード1は、シリコン基板2、エ
ピタキシャル層(以下、エピ層)3、金属層4、ガード
リング5、5、酸化膜6、6、電極7、8とからなる。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows an example of the Schottky barrier diode of the present invention. The Schottky barrier diode 1 shown in FIG. 1 includes a silicon substrate 2, an epitaxial layer (hereinafter, epilayer) 3, a metal layer 4, guard rings 5, 5, oxide films 6, 6, and electrodes 7, 8.

【0023】シリコン基板2は、シリコンのバルク結晶
から切り出されたものに、不純物としてヒ素あるいはア
ンチモン等を、公知の技術を用いて、インゴットの引上
過程で特定濃度含有させて製造した、n型の半導体基板
(一導電型半導体層)である。エピ層3は、エピタキシ
ャル成長によって形成した、たとえば3〜10μmの膜
厚のシリコン薄膜からなるn型半導体基板であり、シリ
コン基板2と同様の不純物を含有する。この不純物の濃
度は、エピタキシャル成長の工程時に制御されて、本発
明に特徴的な深さ方向の分布を有する。これについて
は、後述する。本発明のショットキー接合形成用半導体
基板は、シリコン基板2とエピ層3からなる。金属層4
は、たとえばクロム、モリブデン、タングステン等の金
属を、真空蒸着やスパッタリングなどの方法で薄膜に形
成したもので、バリアメタルとして機能する。
The silicon substrate 2 is manufactured by adding arsenic or antimony or the like as impurities to a material cut out from a silicon bulk crystal at a specific concentration in a process of pulling an ingot by using a known technique. Semiconductor substrate (one conductivity type semiconductor layer). The epi layer 3 is an n-type semiconductor substrate formed by epitaxial growth and made of a silicon thin film having a thickness of, for example, 3 to 10 μm, and contains the same impurities as the silicon substrate 2. The concentration of this impurity is controlled during the step of epitaxial growth, and has a distribution in the depth direction characteristic of the present invention. This will be described later. The semiconductor substrate for forming a Schottky junction according to the present invention includes a silicon substrate 2 and an epi layer 3. Metal layer 4
Is a thin film of a metal such as chromium, molybdenum, tungsten, or the like formed by a method such as vacuum evaporation or sputtering, and functions as a barrier metal.

【0024】ガードリング5、5は、p型半導体領域で
あり、金属層4の縁部における、逆方向電圧に対する耐
圧特性が中心部より低下する現象を防ぐために形成され
ている。酸化膜6、6は、シリコン酸化膜からなり、絶
縁膜および保護膜としての役目を担う。電極7はアノー
ド側、電極8はカソード側の電極である。したがって、
ショットキーバリアダイオード1では、図中の上から下
に電流が流れるよう電圧をかける場合に順方向電圧(V
F)、逆向きに電圧をかける場合に逆方向電圧(VR)と
なる。
The guard rings 5, 5 are p-type semiconductor regions, and are formed in order to prevent a phenomenon that the withstand voltage characteristic against the reverse voltage at the edge of the metal layer 4 is lower than that at the center. Oxide films 6 and 6 are made of a silicon oxide film and serve as an insulating film and a protective film. The electrode 7 is on the anode side, and the electrode 8 is on the cathode side. Therefore,
In the Schottky barrier diode 1, when a voltage is applied so that a current flows from the top to the bottom in the figure, the forward voltage (V
F), a reverse voltage (V R) in case of applying a voltage in the opposite direction.

【0025】前述したようにエピ層3は、本発明に特有
の不純物の濃度分布を有する。この濃度分布について図
2に基づいて説明する。図2中の実線は、図1のショッ
トキーバリアダイオード1のエピ層3について、不純物
の濃度分布(a)、空間電荷分布(b)、所定の大きさ
の逆方向電圧を印加したときの電界強度(c)、を深さ
方向の位置に対応させて示したもので、(b)(c)に
ついては、既知の方法を用い、計算により求めた値であ
る。図2(a)、(b)、(c)いずれも、一点鎖線間
がエピ層3に対応し、その区間より左側が金属層4、右
側がシリコン基板2に対応する。また、図2(a)、
(b)、(c)の縦軸は相対値である。
As described above, the epi layer 3 has an impurity concentration distribution unique to the present invention. This density distribution will be described with reference to FIG. The solid line in FIG. 2 indicates the impurity concentration distribution (a), the space charge distribution (b), and the electric field when a predetermined reverse voltage is applied to the epi layer 3 of the Schottky barrier diode 1 in FIG. The intensity (c) is shown corresponding to the position in the depth direction, and (b) and (c) are values obtained by calculation using a known method. In each of FIGS. 2A, 2B, and 2C, the portion between the alternate long and short dash lines corresponds to the epi layer 3, the left side of the section corresponds to the metal layer 4, and the right side corresponds to the silicon substrate 2. FIG. 2A,
The vertical axes of (b) and (c) are relative values.

【0026】また、図2中の点線は、エピ層中の不純物
濃度を下記式(1)から求められるND値で一定とする
以外は、図1と全く同様の構造を有する仮想のショット
キーバリアダイオードについて、実線同様に求めたデー
タである。
[0026] The dotted line in Figure 2, except that a constant impurity concentration in the epitaxial layer with N D value calculated from the following equation (1), the virtual Schottky having exactly the same structure as FIG. 1 This is data obtained for the barrier diode in the same manner as the solid line.

【数3】 上記式(1)において、Vbiは内蔵電位、εsは半導体
基板の誘電率、qはキャリア粒子1つの電荷、VRは逆
方向電圧、kはボルツマン定数、Tは絶対温度、Em
ショットキー接合界面の電界強度を示す。
(Equation 3) In the above formula (1), V bi is the built-in potential, epsilon s is the dielectric constant of the semiconductor substrate, q is the carrier particles one charge, V R is the reverse voltage, k is the Boltzmann constant, T is the absolute temperature, E m is 4 shows the electric field strength at the Schottky junction interface.

【0027】式(1)は、Physics of Semiconductor D
evices, 1981, John Wiley & Sons(文献1)に開示さ
れているようにショットキーバリアダイオードの理論式
として確立しているものである。すなわち、式(1)に
おいて、Vbi、εs、q、k、Tは定数であり、VRは図
2(c)で計算に用いた逆方向の電圧値を用いればよ
い。Emは、実用上許容される限界である臨界電界強度
を基準とすればよく、たとえば、シリコン基板ならば2
8V/μm程度を仮に用いればよい。このように各数字
を代入することにより、許容され得る最大の不純物濃度
が求められる。従来製品として用いられているショット
キーバリアダイオードは、具体的な用途等によって多少
違いはあるが、基本的にこのようにして求めた不純物濃
度を基準として、エピ層の不純物濃度を一定としている
ものが多いので、この仮想のショットキーバリアダイオ
ードは、従来品と同等と言えるものである。
Equation (1) is expressed by Physics of Semiconductor D
evices, 1981, John Wiley & Sons (Reference 1), which has been established as a theoretical formula of a Schottky barrier diode. That is, in equation (1), V bi, ε s, q, k, T is a constant, V R may be used voltage value of the reverse direction used in the calculation in FIG. 2 (c). E m may be the basis of the critical electric field intensity is the limit that is practically acceptable, for example, if the silicon substrate 2
About 8 V / μm may be used temporarily. By substituting each number in this manner, the maximum allowable impurity concentration is obtained. The Schottky barrier diode used as a conventional product has a slight difference depending on the specific application, but basically, the impurity concentration of the epi layer is kept constant based on the impurity concentration obtained in this way. Therefore, the virtual Schottky barrier diode can be said to be equivalent to a conventional product.

【0028】なお、図2(c)の電界強度の値は、不純
物濃度に基づき空間電荷の値から、前記文献1やその図
式解法を述べた「半導体回路設計技術」(日経BP社)
に開示されているポアソンの式により求めたものであ
る。つまり、式(1)のEmはエピ層の不純物濃度の目
安となる濃度NDを求めるために用いたもので、図2
(c)の値とは関係はない。
The value of the electric field strength in FIG. 2 (c) is calculated from the value of the space charge based on the impurity concentration based on the above-mentioned document 1 and the "Semiconductor circuit design technology" (Nikkei BP) which described the schematic solution.
In accordance with Poisson's equation disclosed in US Pat. That, E m of formula (1) than those used to determine the concentration N D which is a measure of the impurity concentration of the epitaxial layer, FIG. 2
It has nothing to do with the value of (c).

【0029】図2(a)に示すように、本発明のエピ層
3の不純物の濃度は、金属層4と接している表面から所
定の深さまでのS領域では、一定である。このS領域を
設けず、エピ層3の不純物の濃度分布にいきなり勾配を
付けると、製品の膜厚が多少ばらついた場合、エピ層3
の金属層4との境界部分の不純物濃度がばらつき、ショ
ットキー接合の特性が製品ごとに違ってしまう。一定領
域を設けたことで、製造工程において、エピ層3の膜厚
にばらつきが生じたとしても、エピ層3と金属層4との
境界部分の不純物濃度を一定に保つことができ、順方向
特性・逆方向特性の安定した製品を供給することができ
る。製品間で安定した順方向特性・逆方向特性を得るた
めには、S領域の膜厚は、エピ層3が前記の膜厚の場
合、たとえば、0.5〜1ミクロン程度あったほうがよ
い。
As shown in FIG. 2A, the impurity concentration of the epitaxial layer 3 of the present invention is constant in the S region from the surface in contact with the metal layer 4 to a predetermined depth. If the S region is not provided and the impurity concentration distribution of the epi layer 3 is suddenly graded, if the film thickness of the product varies somewhat,
The impurity concentration at the boundary with the metal layer 4 varies, and the characteristics of the Schottky junction differ from product to product. By providing the constant region, even if the thickness of the epi layer 3 varies in the manufacturing process, the impurity concentration at the boundary between the epi layer 3 and the metal layer 4 can be kept constant, and the forward direction can be maintained. Products with stable characteristics and reverse characteristics can be supplied. In order to obtain stable forward and backward characteristics between products, the film thickness of the S region should be, for example, about 0.5 to 1 micron when the epi layer 3 has the above-mentioned film thickness.

【0030】そして、エピ層3の不純物の濃度は、S領
域に連続するQ領域において徐々に大きくなり、シリコ
ン基板2近傍のR領域では、急激に大きくなる。その後
シリコン基板2では、不純物濃度は一定の高い濃度に保
たれる。一方、前記仮想のショットキーバリアダイオー
ドでは、図2(a)の点線で示すように、前記式(1)
で求めたND値で一定の濃度で不純物が含有されている
としている。図2(a)で示すように、前記S領域の濃
度は、ND値よりも低い値に設定される。
The impurity concentration of the epi layer 3 gradually increases in the Q region continuous with the S region, and sharply increases in the R region near the silicon substrate 2. Thereafter, in the silicon substrate 2, the impurity concentration is kept at a constant high concentration. On the other hand, in the virtual Schottky barrier diode, as shown by the dotted line in FIG.
And the impurities are contained in a constant concentration in in N D value obtained. As shown in FIG. 2 (a), the concentration of the S region is set to a value lower than N D value.

【0031】また、図2(a)で示す不純物の濃度は、
(c)のグラフにおいて、実線(ショットキーバリアダ
イオード1)について、縦軸(Y軸)、横軸(X軸)
と、電界強度のグラフで囲まれる面積イ(斜線で示され
るエリア)が、点線(仮想のショットキーバリアダイオ
ード)についてY軸、X軸と、電界強度のグラフで囲ま
れる面積ロ(点々で示されるエリア)と、ほぼ等しくな
るように、制御されている。この面積は、エピ層の抵抗
値と印加電圧で決まる値であり、すなわち、ショットキ
ーバリアダイオード1と、仮想の、つまり従来のショッ
トキーバリアダイオードとの、エピ層の平均した抵抗値
が等しくなるように、不純物の平均した濃度もほぼ等し
くなっている。
The impurity concentration shown in FIG.
In the graph (c), the solid line (Schottky barrier diode 1) has a vertical axis (Y axis) and a horizontal axis (X axis).
And the area A (the area indicated by oblique lines) surrounded by the graph of the electric field strength is the Y-axis and the X-axis with respect to the dotted line (virtual Schottky barrier diode), and the area B (shown by dots) enclosed by the graph of the electric field strength Area) is controlled to be substantially equal to This area is a value determined by the resistance value of the epi layer and the applied voltage. That is, the average resistance value of the epi layer of the Schottky barrier diode 1 is equal to that of the virtual, ie, conventional, Schottky barrier diode. As described above, the average concentrations of the impurities are also substantially equal.

【0032】ところで、エピタキシャル層を形成する前
のシリコン基板の主面の結晶軸を〈100〉面とし、そ
の上に前記ショットキーバリアダイオード1と全く同様
に、エピタキシャル層を形成した半導体基板を使用した
半導体素子の特性を測定したところ、逆方向電流
(IR)が、従来の結晶軸〈111〉面のものに対し、
1/2〜1/5に減少した実験結果が得られた。一般に
結晶軸〈100〉面に絶縁物被膜を形成すると、絶縁物
被膜中に存在する陽イオンによって、半導体表面に電子
を引き寄せる現象が、結晶軸〈111〉面より小さくな
ることが知られている。本発明では、エピタキシャル層
の表面不純物濃度分布との相乗効果により逆方向電流が
大幅に減少したものと思われる。
A semiconductor substrate on which the crystal axis of the main surface of the silicon substrate before forming the epitaxial layer is the <100> plane and on which the epitaxial layer is formed just like the Schottky barrier diode 1 is used. When the characteristics of the semiconductor device obtained were measured, the reverse current (I R ) was larger than that of the conventional crystal axis <111> plane.
Experimental results were obtained which were reduced to 1/2 to 1/5. In general, it is known that when an insulating film is formed on the crystal axis <100> plane, the phenomenon of attracting electrons to the semiconductor surface by cations present in the insulating film becomes smaller than that of the crystal axis <111> plane. . In the present invention, it is considered that the reverse current is greatly reduced due to a synergistic effect with the surface impurity concentration distribution of the epitaxial layer.

【0033】以上の本発明のショットキーバリアダイオ
ード1によれば、エピタキシャル層3の不純物の濃度
は、その表面から所定の深さまでのS領域では一定であ
り、S領域に連続するQ領域で徐々に大きくなり、最も
シリコン基板2側のR領域では、急激に大きくなる。従
って、金属層4との境界部分が最も濃度が小さく、金属
層4から離れるほど大きくなる。そのうえ、所定の逆電
圧を印加したときの電界強度のグラフと、X軸、Y軸で
形成される面積は、従来のショットキーバリアダイオー
ドのそれと同等である。すなわち、エピ層の平均抵抗値
が従来程度となるような量、含有されている不純物を、
図2(a)に示すような濃度分布とし、しかもS領域の
濃度をND値よりも小さくしたことにより、図2(c)
に示すように、エピ層と金属層との境界部分の最大電界
強度を、従来よりも小さい値とすることができ、その結
果、逆方向特性は向上する。また、エピ層全体の抵抗値
は従来程度となることから、順方向特性が犠牲になるこ
とはない。
According to the above-described Schottky barrier diode 1 of the present invention, the impurity concentration of the epitaxial layer 3 is constant in the S region from the surface to a predetermined depth, and gradually in the Q region continuous with the S region. And rapidly increases in the R region closest to the silicon substrate 2. Therefore, the concentration is lowest at the boundary with the metal layer 4, and increases as the distance from the metal layer 4 increases. In addition, the graph of the electric field strength when a predetermined reverse voltage is applied and the area formed on the X axis and the Y axis are equivalent to those of the conventional Schottky barrier diode. In other words, the amount of impurities contained in such an amount that the average resistance value of the epi layer becomes about the same as the conventional one is
The density distribution shown in FIG. 2A and the density of the S region are made smaller than the ND value to obtain the density distribution shown in FIG.
As shown in (1), the maximum electric field strength at the boundary between the epi layer and the metal layer can be made smaller than in the conventional case, and as a result, the reverse characteristics are improved. Further, since the resistance value of the entire epi layer is about the same as the conventional one, the forward characteristics are not sacrificed.

【0034】なお、本発明は上記実施の形態に限定され
るものではなく、たとえば、エピ層のQ領域における濃
度変化は、直線的でなくてもよく、曲線、あるいは階段
状に変化してもよい。
The present invention is not limited to the above embodiment. For example, the concentration change in the Q region of the epi layer may not be linear, but may be a curve or a step. Good.

【0035】[0035]

【発明の効果】請求項1の半導体基板を用いて形成した
ショットキー接合構造、および請求項3の半導体素子に
よれば、エピタキシャル層の不純物濃度は、表面から所
定の深さまで一定であり、前記所定の深さから一導電型
半導体層に向かって徐々に大きくなることから、金属層
との境界部分が最も低く、金属層から離れるほど高くな
る。逆電圧を印加した場合の前記境界部分の電界強度に
は、エピタキシャル層全体の不純物濃度が影響するもの
であるが、請求項1あるいは3のように、特に境界部分
の濃度を下げることによって、この領域の電界強度を抑
制することができ、逆方向特性が良好なものとなる。
According to the Schottky junction structure formed by using the semiconductor substrate of claim 1 and the semiconductor device of claim 3, the impurity concentration of the epitaxial layer is constant from the surface to a predetermined depth. Since the width gradually increases from a predetermined depth toward the one-conductivity-type semiconductor layer, the boundary portion with the metal layer is the lowest, and the distance increases from the metal layer. The electric field strength at the boundary portion when a reverse voltage is applied is influenced by the impurity concentration of the entire epitaxial layer. However, as described in claim 1 or 3, the concentration at the boundary portion is particularly reduced. The electric field intensity in the region can be suppressed, and the reverse characteristics can be improved.

【0036】また、エピタキシャル層の表面近傍では不
純物濃度が小さくても、徐々に濃度が大きくなることか
ら、エピタキシャル層全体の不純物濃度の平均値を従来
より下げる必要がないので、抵抗値も上がらず、順方向
特性が低下することはない。
In addition, even if the impurity concentration is low near the surface of the epitaxial layer, the concentration gradually increases, so that it is not necessary to lower the average value of the impurity concentration of the entire epitaxial layer as compared with the conventional case, and the resistance value does not increase. In addition, the forward characteristics do not deteriorate.

【0037】請求項2に記載の半導体基板を用いて形成
したショットキー接合構造、および請求項4に記載の半
導体素子によれば、エピタキシャル層の不純物濃度が、
一導電型半導体層の近傍では、該一導電型半導体層に向
かって急激に大きくなることから、この領域での抵抗値
を低くすることができる。その結果、良好な順方向特性
が得られる。
According to the Schottky junction structure formed by using the semiconductor substrate according to the second aspect and the semiconductor element according to the fourth aspect, the impurity concentration of the epitaxial layer is
In the vicinity of the one-conductivity-type semiconductor layer, the resistance value rapidly increases toward the one-conductivity-type semiconductor layer, so that the resistance value in this region can be reduced. As a result, good forward characteristics are obtained.

【0038】請求項5に記載の発明によれば、一導電型
半導体層の主面の結晶軸を〈100〉としたので、エピ
タキシャル層表面も結晶軸が〈100〉面となり、逆方
向電流が大幅に減少する。
According to the fifth aspect of the present invention, since the crystal axis of the main surface of the one conductivity type semiconductor layer is set to <100>, the crystal axis of the epitaxial layer surface also becomes the <100> plane, and the reverse current is reduced. Dramatically reduced.

【0039】請求項6に記載の発明によれば、エピタキ
シャル層の表面近傍の一定の不純物濃度が、従来程度よ
りも小さいことから、金属層との境界部分の領域の電界
強度を十分に抑制することができ、逆方向特性が良好な
ものとなる。
According to the sixth aspect of the present invention, the constant impurity concentration in the vicinity of the surface of the epitaxial layer is lower than the conventional level, so that the electric field intensity in the region at the boundary with the metal layer is sufficiently suppressed. And the reverse characteristics are good.

【0040】請求項7に記載の発明によれば、所定の電
圧を印加したときの電界強度のグラフと前記横軸および
前記縦軸によって囲まれる面積同士がほぼ等しいという
ことは、すなわち、請求項7の半導体素子のエピタキシ
ャル層の平均抵抗値は、不純物濃度がND値で一定であ
る従来程度の半導体素子のそれと同等ということにな
る。平均抵抗値が等しいのであれば、順方向特性も同等
である。また、エピタキシャル層表面部の電界強度につ
いては、不純物濃度がND値で一定である従来程度の半
導体素子のそれよりも低いので、逆方向特性は従来より
良好なものとなる。したがって、請求項7の半導体素子
は、従来のものと比較して順方向特性を犠牲にすること
なく、優れた逆方向特性を有する。
According to the seventh aspect of the present invention, the fact that the graph of the electric field strength when a predetermined voltage is applied and the areas enclosed by the horizontal axis and the vertical axis are substantially equal to each other means that: average resistance of the epitaxial layer of the seventh semiconductor devices would impurity concentration that equivalent to that of the semiconductor device of approximately constant across conventionally N D value. If the average resistance values are equal, the forward characteristics are also equal. Also, the electric field intensity of the epitaxial layer surface portion, the impurity concentration is lower than that of the conventional degree of semiconductor elements constant across at N D value, reverse characteristic becomes excellent than conventional. Therefore, the semiconductor device according to claim 7 has excellent reverse characteristics without sacrificing the forward characteristics as compared with the conventional device.

【0041】請求項8に記載の発明によれば、順方向特
性を犠牲にすることなく、逆方向特性に優れた、ショッ
トキーバリアダイオードとなる。
According to the eighth aspect of the present invention, a Schottky barrier diode having excellent reverse characteristics without sacrificing forward characteristics is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のショットキーバリアダイオードの一例
を示す断面図である。
FIG. 1 is a sectional view showing an example of a Schottky barrier diode of the present invention.

【図2】図1のショットキーバリアダイオードの深さ方
向の特性を示すもので、(a)は不純物濃度の分布、
(b)は空間電荷、(c)は逆方向電圧を印加した場合
の電界強度を示す。
FIGS. 2A and 2B show the characteristics of the Schottky barrier diode of FIG. 1 in the depth direction, where FIG.
(B) shows the space charge, and (c) shows the electric field strength when a reverse voltage is applied.

【図3】一般的なショットキー接合構造の特性を示す図
である。
FIG. 3 is a diagram showing characteristics of a general Schottky junction structure.

【符号の説明】[Explanation of symbols]

1 ショットキーバリアダイオード 2 シリコン基板(一導電型半導体層) 3 エピタキシャル層 4 金属層 5 ガードリング 6 酸化膜 7、8 電極 DESCRIPTION OF SYMBOLS 1 Schottky barrier diode 2 Silicon substrate (one conductivity type semiconductor layer) 3 Epitaxial layer 4 Metal layer 5 Guard ring 6 Oxide film 7, 8 Electrode

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 一導電型半導体層上に特定の不純物を含
有するエピタキシャル層が形成されたショットキー接合
形成用の半導体基板において、 前記エピタキシャル層の前記不純物の濃度は、該エピタ
キシャル層表面から所定の深さまで一定であり、該所定
の深さから前記一導電型半導体層に向かって徐々に大き
くなることを特徴とするショットキー接合形成用半導体
基板。
1. A semiconductor substrate for forming a Schottky junction in which an epitaxial layer containing a specific impurity is formed on a semiconductor layer of one conductivity type, wherein the concentration of the impurity in the epitaxial layer is predetermined from the surface of the epitaxial layer. A Schottky junction forming semiconductor substrate, wherein the semiconductor substrate is constant up to a predetermined depth, and gradually increases from the predetermined depth toward the one conductivity type semiconductor layer.
【請求項2】 前記エピタキシャル層の不純物濃度は、
前記一導電型半導体層の近傍では、該一導電型半導体層
に向かって急激に大きくなることを特徴とする請求項1
に記載のショットキー接合形成用半導体基板。
2. The method according to claim 1, wherein the impurity concentration of the epitaxial layer is:
2. The semiconductor device according to claim 1, wherein in the vicinity of the one-conductivity-type semiconductor layer, the size increases rapidly toward the one-conductivity-type semiconductor layer.
4. The semiconductor substrate for forming a Schottky junction according to claim 1.
【請求項3】 一導電型半導体層上に特定の不純物を含
有するエピタキシャル層が形成され、該エピタキシャル
層表面に金属層が設けられたショットキー接合構造を有
する半導体素子において、 前記エピタキシャル層の前記不純物の濃度は、前記表面
から所定の深さまで一定であり、該所定の深さから前記
一導電型半導体層に向かって徐々に大きくなることを特
徴とする半導体素子。
3. A semiconductor device having a Schottky junction structure in which an epitaxial layer containing a specific impurity is formed on a semiconductor layer of one conductivity type and a metal layer is provided on the surface of the epitaxial layer, A semiconductor element, wherein the impurity concentration is constant from the surface to a predetermined depth, and gradually increases from the predetermined depth toward the one-conductivity-type semiconductor layer.
【請求項4】 前記エピタキシャル層の不純物濃度は、
前記一導電型半導体層の近傍では、該一導電型半導体層
に向かって急激に大きくなることを特徴とする請求項3
に記載の半導体素子。
4. The epitaxial layer according to claim 1, wherein
4. The semiconductor device according to claim 3, wherein in the vicinity of the one-conductivity-type semiconductor layer, the size increases rapidly toward the one-conductivity-type semiconductor layer.
A semiconductor device according to item 1.
【請求項5】 前記一導電型半導体層主面の結晶軸が
〈100〉面であることを特徴とする請求項3または4
に記載の半導体素子。
5. A crystal axis of a main surface of the one conductivity type semiconductor layer is a <100> plane.
A semiconductor device according to item 1.
【請求項6】 前記一定の濃度は、下記式(1)より求
められるND値よりも小さいことを特徴とする請求項3
〜5のいずれかに記載の半導体素子。 【数1】 (上記式(1)において、Vbiは内蔵電位、εsはエピ
タキシャル層の誘電率、qは電気素量、VRは逆方向電
圧、kはボルツマン定数、Tは絶対温度、Emはショッ
トキー接合界面の電界強度を示す。)
6. The method according to claim 3, wherein the predetermined density is smaller than an ND value obtained from the following equation (1).
6. The semiconductor device according to any one of items 5 to 5. (Equation 1) (In the above formula (1), V bi is the built-in potential, epsilon s is the dielectric constant of the epitaxial layer, q is the elementary charge, V R is the reverse voltage, k is the Boltzmann constant, T is the absolute temperature, Em Schottky The electric field strength at the junction interface is shown.)
【請求項7】 横軸および縦軸のいずれか一方により前
記エピタキシャル層の深さを示し、他方により電界強度
を示すグラフを作成した際に、 所定の逆方向電圧を印加して得られるエピタキシャル層
の電界強度のグラフと前記横軸および前記縦軸によって
囲まれる面積は、エピタキシャル層の不純物の濃度を前
記式(1)より求められるND値で一定とした場合に、
同様に得られる面積とほぼ等しく、 かつ、エピタキシャル層表面部における電界強度は、エ
ピタキシャル層の不純物の濃度を前記式(1)より求め
られるND値で一定とした場合に、同様に得られる電界
強度よりも低くなることを特徴とする請求項6に記載の
半導体素子。
7. An epitaxial layer obtained by applying a predetermined reverse voltage when a graph showing the depth of the epitaxial layer on one of the horizontal axis and the vertical axis and showing the electric field strength on the other is prepared. the area of surrounded by the graph with the horizontal axis and the vertical axis of the electric field strength, if the concentration of the impurity of the epitaxial layer was fixed by the formula N D value obtained from (1),
Substantially equal to the obtained analogously area, and electric field intensity in the epitaxial layer surface portion, when the concentration of the impurity of the epitaxial layer was fixed by the formula N D value obtained from (1), similarly obtained field 7. The semiconductor device according to claim 6, wherein the strength is lower than the strength.
【請求項8】 請求項3〜7のいずれかに記載の半導体
素子であることを特徴とするショットキーバリアダイオ
ード。
8. A Schottky barrier diode, which is the semiconductor device according to claim 3.
JP6698099A 1999-03-12 1999-03-12 Semiconductor substrate for forming schottky junction, semiconductor element using the same, and schottky battier diode Pending JP2000261006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6698099A JP2000261006A (en) 1999-03-12 1999-03-12 Semiconductor substrate for forming schottky junction, semiconductor element using the same, and schottky battier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6698099A JP2000261006A (en) 1999-03-12 1999-03-12 Semiconductor substrate for forming schottky junction, semiconductor element using the same, and schottky battier diode

Publications (1)

Publication Number Publication Date
JP2000261006A true JP2000261006A (en) 2000-09-22

Family

ID=13331689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6698099A Pending JP2000261006A (en) 1999-03-12 1999-03-12 Semiconductor substrate for forming schottky junction, semiconductor element using the same, and schottky battier diode

Country Status (1)

Country Link
JP (1) JP2000261006A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246609A (en) * 2001-02-13 2002-08-30 Nippon Inter Electronics Corp Semiconductor device
JP2006005168A (en) * 2004-06-17 2006-01-05 Nippon Inter Electronics Corp Schottky barrier diode
JP2006339578A (en) * 2005-06-06 2006-12-14 Renesas Technology Corp Semiconductor device and its manufacturing method
KR20140060352A (en) * 2011-09-11 2014-05-19 크리, 인코포레이티드 Edge termination structure employing recesses for edge termination elements
KR20140074930A (en) * 2011-09-11 2014-06-18 크리, 인코포레이티드 Schottky diode
JP2014530486A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドCree Inc. Schottky diode with recess for element of junction barrier array
US9595618B2 (en) 2010-03-08 2017-03-14 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246609A (en) * 2001-02-13 2002-08-30 Nippon Inter Electronics Corp Semiconductor device
JP2006005168A (en) * 2004-06-17 2006-01-05 Nippon Inter Electronics Corp Schottky barrier diode
JP2006339578A (en) * 2005-06-06 2006-12-14 Renesas Technology Corp Semiconductor device and its manufacturing method
US9595618B2 (en) 2010-03-08 2017-03-14 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
KR20140060352A (en) * 2011-09-11 2014-05-19 크리, 인코포레이티드 Edge termination structure employing recesses for edge termination elements
KR20140085446A (en) * 2011-09-11 2014-07-07 크리, 인코포레이티드 Schottky diode employing recesses for elements of junction barrier array
JP2014530486A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドCree Inc. Schottky diode with recess for element of junction barrier array
JP2014530485A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドCree Inc. Edge termination structure using recesses for edge termination elements
US9231122B2 (en) 2011-09-11 2016-01-05 Cree, Inc. Schottky diode
KR20140074930A (en) * 2011-09-11 2014-06-18 크리, 인코포레이티드 Schottky diode
US9865750B2 (en) 2011-09-11 2018-01-09 Cree, Inc. Schottky diode
KR101984713B1 (en) * 2011-09-11 2019-05-31 크리, 인코포레이티드 Schottky diode employing recesses for elements of junction barrier array
KR101984662B1 (en) * 2011-09-11 2019-05-31 크리, 인코포레이티드 Edge termination structure employing recesses for edge termination elements
KR101984836B1 (en) * 2011-09-11 2019-06-03 크리, 인코포레이티드 Schottky diode

Similar Documents

Publication Publication Date Title
EP0122598B2 (en) High speed diode
CN102969225B (en) The method of semiconductor device, temperature sensor and manufacture semiconductor device
JPH0652812B2 (en) Method for manufacturing metal-insulator-metal junction structure
JP5537525B2 (en) Semiconductor device and manufacturing method of semiconductor device
CA1189634A (en) Low-loss and high-speed diodes
US20080230867A1 (en) Method of forming ohmic contact to a semiconductor body
JP2856847B2 (en) Semiconductor device with passivation layer
US7564072B2 (en) Semiconductor device having junction termination extension
US5345100A (en) Semiconductor rectifier having high breakdown voltage and high speed operation
JPH10511812A (en) Semiconductor device having a passivation layer
JP2000261006A (en) Semiconductor substrate for forming schottky junction, semiconductor element using the same, and schottky battier diode
JP2000252479A (en) Schottky barrier diode and method of manufacturing the same
JPH04502536A (en) Fast recovery high temperature rectifier diode formed in silicon carbide
FR3076661A1 (en) TRIODE SEMICONDUCTOR
US7141861B2 (en) Semiconductor device and manufacturing method there
JP2002009303A (en) Semiconductor device
US20210050458A1 (en) Semiconductor power device and method for manufacture
JP3627572B2 (en) Schottky barrier diode
US6787882B2 (en) Semiconductor varactor diode with doped heterojunction
JP2000183424A (en) Compound semiconductor multilayer thin film and semiconductor device
CN210467848U (en) A Schottky diode
US20090029518A1 (en) Method of fabricating schottky barrier diode
JP3357793B2 (en) Semiconductor device and manufacturing method thereof
JP6673984B2 (en) Schottky barrier diode
JP2000500287A (en) Varactor with electrostatic barrier

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A02 Decision of refusal

Effective date: 20050222

Free format text: JAPANESE INTERMEDIATE CODE: A02