[go: up one dir, main page]

JP2000259693A - Design data creation device - Google Patents

Design data creation device

Info

Publication number
JP2000259693A
JP2000259693A JP11061095A JP6109599A JP2000259693A JP 2000259693 A JP2000259693 A JP 2000259693A JP 11061095 A JP11061095 A JP 11061095A JP 6109599 A JP6109599 A JP 6109599A JP 2000259693 A JP2000259693 A JP 2000259693A
Authority
JP
Japan
Prior art keywords
library
design data
eda
intermediate file
gal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11061095A
Other languages
Japanese (ja)
Inventor
Nobukazu Mihara
信和 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP11061095A priority Critical patent/JP2000259693A/en
Publication of JP2000259693A publication Critical patent/JP2000259693A/en
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To shorten the development manhour of a design data generation part for a design data preparation device to be used for preparing design data for a semiconductor memory, other semiconductor macro-modules or the like as compared with a conventional device. SOLUTION: The device is provided with a GAL library 201 storing a specification describing language for describing the specification of a semiconductor circuit, a parser 204 for acquiring the specification 203 of the semiconductor circuit, referring to the GAL library 201 and preparing an intermediate file 205 in which the acquired specification is described by the specification describing language, an EDA data preparing library 202 storing a language for preparing design data corresponding to EDA, and a library generation program 206 referring to the library 202 and converting the intermediate file 205 into design data (EDA library 207) satisfying the specification 203 acquired by the parser 204.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば半導体メモ
リやその他の半導体マクロモジュールの設計データの作
成に用いる設計データ作成装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a design data creating apparatus used for creating design data of, for example, a semiconductor memory or another semiconductor macro module.

【0002】[0002]

【従来の技術】近年、LSIの集積度の向上およびCA
D装置の発達によって大規模なメモリ回路やその他大規
模なマクロモジュールを含むLSIの設計が可能になっ
た。そのようなメモリ回路等のマクロモジュールの設計
データを生成する装置はモジュール・ジェネレータと呼
ばれ、そのモジュール・ジェネレータに、そのモジュー
ルのスペック、例えばメモリ回路であればビット幅やワ
ード数などを入力すると、そのモジュール・ジェネレー
タでは入力したスペックに応じた特性値(例えば遅延値
など)の算出を含む演算が行なわれ、最終的に設計フロ
ーに必要なレイアウトデータやネットリストなどの設計
データが生成される。
2. Description of the Related Art In recent years, improvement in the degree of integration of LSI and CA
The development of D devices has made it possible to design LSIs including large-scale memory circuits and other large-scale macro modules. A device that generates design data of a macro module such as a memory circuit is called a module generator. When the specifications of the module, such as a bit width and the number of words for a memory circuit, are input to the module generator, The module generator performs an operation including calculation of a characteristic value (for example, a delay value) according to the input specifications, and finally generates design data such as layout data and a netlist necessary for a design flow. .

【0003】[0003]

【発明が解決しようとする課題】ところが必要となる設
計データやそのデータ形式はEDA(Electron
ic Design Automation)毎に異な
り、したがってモジュール・ジェネレータにおいては、
設計データを具体的に生成する部分はEDAの種類毎に
開発する必要があり、メモリ回路やその他のマクロモジ
ュールの仕様変更、種類の追加、新たなEDAの導入な
どが発生するとそれに対応するのに多くの工数を要して
いるのが現状である。
However, the required design data and its data format are EDA (Electron).
ic Design Automation), so in the module generator:
It is necessary to develop the part that generates the design data specifically for each type of EDA, and to respond to changes in the specifications of memory circuits and other macro modules, addition of types, introduction of new EDA, etc. At present, many man-hours are required.

【0004】例えば、特開平6−139298号公報に
は、入力されたスペックを基に設計上最適なメモリの使
用を選択する場合に関し具体的な方法が提案されている
が、設計される設計データに関しては、レイアウトデー
タの作成手順、仕様決定手順に関して概念的に記述され
ているのみであって、従来EDAの種類毎に必要な設計
データの形式が異なることに起因して追加、変更時に多
大の工数を要していることを改善する点に関しては何ら
提案されていない。
For example, Japanese Unexamined Patent Publication No. Hei 6-139298 proposes a specific method for selecting the optimal use of a memory based on input specifications. Is only conceptually described with respect to the layout data creation procedure and the specification determination procedure, and a large amount of data is added or changed due to the different design data formats required for each type of conventional EDA. No proposal has been made to improve the need for man-hours.

【0005】本発明は、上記事情に鑑み、設計データ生
成部分の開発工数を従来よりも短縮化することのできる
設計データ作成装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and has as its object to provide a design data creation apparatus capable of reducing the number of development steps of a design data generation part as compared with the conventional one.

【0006】[0006]

【課題を解決するための手段】上記目的を達成する本発
明の設計データ作成装置は、半導体回路の仕様を記述す
るための仕様記述言語を記憶しておく第1のライブラリ
と、半導体回路の仕様を取得し、上記第1のライブラリ
を参照して、取得した仕様を仕様記述言語で記述した中
間ファイルを作成する中間ファイル生成部と、EDAに
対応する設計データ作成用の言語を記憶しておく第2の
ライブラリと、上記第2のライブラリを参照して、上記
中間ファイルを、上記取得した半導体回路仕様を満たす
EDA設計データに変換するEDA対応データ生成部と
を備えたことを特徴とする。 本発明の設計データ作成
装置は、仕様(スペック)を記述するための仕様記述言
語と、仕様(スペック)に基づいて中間ファイルを作成
する中間ファイル作成部とを分けたため、メモリ回路や
その他のマクロモジュールの追加や変更時には、そのメ
モリ回路やマクロモジュールに対応した仕様記述言語を
用意するだけで済み、メモリ回路や其の他のマクロモジ
ュールの追加や変更があっても、中間ファイル生成部は
そのまま使用することができる。すなわち従来、本発明
における仕様記述言語に相当する部分と中間ファイル生
成部に相当する部分とが混然一体となっていたためこれ
ら双方に相当する部分全体を開発する必要があったが、
本発明ではメモリ回路やその他のマクロモジュールの追
加や変更があったときに用意する必要のある部分(仕様
記述言語)と変更を要しない部分(中間ファイル生成
部)とに分けたため、中間ファイル生成部はそのまま使
用することができ、メモリ回路やその他のマクロモジュ
ールの追加や変更に対処するのに要する工数が大幅に低
減されることになる。
According to the present invention, there is provided a design data creating apparatus comprising: a first library for storing a specification description language for describing specifications of a semiconductor circuit; And an intermediate file generation unit for generating an intermediate file in which the obtained specifications are described in a specification description language with reference to the first library, and a design data generation language corresponding to EDA are stored. A second library; and an EDA-compatible data generation unit that converts the intermediate file into EDA design data that satisfies the acquired semiconductor circuit specifications with reference to the second library. The design data creation device of the present invention separates a specification description language for writing specifications (specifications) from an intermediate file creation unit that creates an intermediate file based on the specifications (specifications). When adding or changing a module, it is only necessary to prepare a specification description language corresponding to the memory circuit or macro module, and even if a memory circuit or other macro module is added or changed, the intermediate file generation unit remains unchanged Can be used. That is, conventionally, the part corresponding to the specification description language in the present invention and the part corresponding to the intermediate file generation unit were mixed together, so it was necessary to develop the entire part corresponding to both of them.
In the present invention, since a part that needs to be prepared when a memory circuit or another macro module is added or changed (specification description language) and a part that does not need to be changed (an intermediate file generation unit) are divided, an intermediate file is generated. The unit can be used as it is, and the man-hour required to deal with the addition or change of the memory circuit or other macro module is greatly reduced.

【0007】また、本発明の設計データ作成装置は、E
DAに対応する設計データ作成用の言語を記憶しておく
第2のライブラリと、該第2のライブラリを参照して前
記中間ファイルを、取得した半導体回路仕様を満たすE
DAに対応した設計データに変換するEDA対応データ
生成部とを分けたため、EDAの種類が新たに増えたと
きはその増えたEDAに対応するEDAデータ生成部は
そのまま使用することができる。すなわち従来EDAデ
ータ作成用言語とEDAデータ生成部とが混然一体とな
っていたことからこれら双方に相当する部分全体を開発
する必要があったが、本発明では、EDAの種類が新た
に追加されたとき用意する必要があるのは、EDAデー
タ作成用言語のみであり、EDAデータ生成部は変更な
しにそのまま使用することができ、開発工数が大幅に削
減される。
[0007] Further, the design data creating apparatus of the present invention is provided with:
A second library for storing a language for creating design data corresponding to the DA, and referring to the second library, converting the intermediate file into an E that satisfies the acquired semiconductor circuit specifications.
Since the EDA-compatible data generation unit that converts the design data into DA-compatible design data is separated, when the type of EDA is newly increased, the EDA data generation unit corresponding to the increased EDA can be used as it is. That is, since the conventional language for creating EDA data and the EDA data generation unit were mixed together, it was necessary to develop the entire parts corresponding to both of them, but in the present invention, the type of EDA is newly added. Only the language for creating EDA data needs to be prepared at this time, and the EDA data generation unit can be used as it is without any change, thereby greatly reducing the number of development steps.

【0008】[0008]

【発明の実施の形態】以下本発明の実施形態について説
明する。
Embodiments of the present invention will be described below.

【0009】図1は、本発明の設計データ作成装置の一
実施形態を処理の流れの形式で示した図である。
FIG. 1 is a diagram showing an embodiment of a design data creating apparatus according to the present invention in the form of a processing flow.

【0010】本実施形態の設計データ作成装置は、コン
ピュータシステムとそのコンピュータシステム内で実行
される設計データ作成用プログラムとして構成され、そ
のコンピュータシステム内のハードディスク等の記憶装
置内には、メモリ回路やその他のマクロアセンブリそれ
ぞれに対応した、その対応するメモリ回路やその他のマ
クロアセンブリの仕様を記述しておくための仕様記述言
語(ここではGAL(Generator Assem
bly Language))を記述したGALライブ
ラリ201、およびEDAの各種類に対応して各EDA
に対応する設計データを作成するための各言語を記憶し
ておく第2のライブラリ202が格納されている。
The design data creation device of the present embodiment is configured as a computer system and a design data creation program executed in the computer system. A storage device such as a hard disk in the computer system includes a memory circuit and A specification description language (here, GAL (Generator Assembly)) for describing the specifications of the corresponding memory circuit and other macro assemblies corresponding to each of the other macro assemblies.
GAL library 201 which describes (BLY language)), and each EDA corresponding to each type of EDA.
And a second library 202 for storing languages for creating design data corresponding to.

【0011】例えばキーボードやマウス等の操作によ
り、あるいはフロッピィディスクやCD−ROM等か
ら、例えばメモリ回路のビット幅やワード数などのスペ
ック203を入力されると、パーサ204(本発明にい
う中間ファイル生成部の一例)と呼ばれるプログラムが
動作し、そのパーサ204がそのスペック203を取り
込み、GALライブラリ201を参照して、その取り込
んだスペック203がそのGALライブラリ201に記
憶されたGAL(仕様記述言語)で記述した中間ファイ
ル205を作成する。
For example, when a specification 203 such as a bit width and the number of words of a memory circuit is inputted by operating a keyboard or a mouse, or from a floppy disk or a CD-ROM, a parser 204 (an intermediate file according to the present invention) is input. A program called an example of a generation unit) operates, the parser 204 fetches the specifications 203, refers to the GAL library 201, and stores the fetched specifications 203 in a GAL (specification description language) stored in the GAL library 201. Creates the intermediate file 205 described in.

【0012】この中間ファイル205が作成されると、
次にライブラリ生成プログラム206(本発明にいうE
DA対応データ生成部の一例)が実行される。このライ
ブラリ生成プログラム206は、EDAデータ作成用ラ
イブラリ202を参照しながら中間ファイル205から
そのEDAに対応した設計データからなるEDAライブ
ラリ207を作成する。このEDAライブラリ207を
構成する設計データは、パーサ204に取り込まれたス
ペック203を満たすとともに、参照したEDAデータ
作成用ライブラリ202に応じた、EDA対応の設計デ
ータである。
When the intermediate file 205 is created,
Next, the library generation program 206 (E in the present invention)
An example of the DA corresponding data generation unit) is executed. The library creation program 206 creates an EDA library 207 including design data corresponding to the EDA from the intermediate file 205 with reference to the EDA data creation library 202. The design data constituting the EDA library 207 satisfies the specifications 203 loaded into the parser 204 and is EDA-compliant design data corresponding to the referenced EDA data creation library 202.

【0013】図2は、図1に示す設計データ作成装置に
おける、メモリ回路等のマクロアセンブリの品種が増え
たときの対応方法を示す図である。
FIG. 2 is a diagram showing a method for dealing with an increase in the number of macro assemblies such as memory circuits in the design data creating apparatus shown in FIG.

【0014】ここでは、それまでは「メモリ1」と称さ
れるメモリ回路用のGALライブラリ201aが既に存
在し、その「メモリ1」用のGALライブラリ201a
を参照して「メモリ1」用の中間ファイル205aを作
成することができたものとする。ここで、「メモリ2」
と称される新たな品種のメモリが追加されると、その
「メモリ2」用のGALライブラリ201bが作成され
る。これは、この設計データ作成装置のオペレータが作
成してもよいが、「メモリ2」を開発したハードウェア
技術者にその「メモリ2」用のGALライブラリ201
bの作成を委ねてもよい。パーサ204は、「メモリ
2」用のスペックが入力されると、今度は「メモリ2」
用のGALライブラリ201bを参照し、「メモリ2」
用の中間ファイル205bを作成する。
Here, a GAL library 201a for a memory circuit called "memory 1" already exists, and the GAL library 201a for "memory 1"
It is assumed that the intermediate file 205a for “memory 1” can be created with reference to FIG. Here, "memory 2"
Is added, a GAL library 201b for the "memory 2" is created. This may be created by the operator of the design data creating apparatus, but a hardware engineer who has developed “Memory 2” will be given a GAL library 201 for “Memory 2”.
The creation of b may be entrusted. When the specification for “memory 2” is input, the parser 204
Refer to the GAL library 201b for "memory 2"
Create an intermediate file 205b for use.

【0015】すなわち、パーサ204は、中間ファイル
を生成するのに必要な情報をそのパーサ内には持たずに
GALライブラリとして外部に保持する形式をとってい
る。したがって、「メモリ2」という新たなマクロモジ
ュールが追加されたときはその「メモリ2」に対応する
GALライブラリ201bを用意するだけでよく、パー
サ204(プログラム)は何ら変更することなくそのま
ま使用することができる。すなわち、パーサ(プログラ
ム)を新たに開発する必要がなく、「メモリ2」の追加
に伴う工数が大幅に削減される。
That is, the parser 204 has a format in which information necessary for generating an intermediate file is not stored in the parser, but is held externally as a GAL library. Therefore, when a new macro module called "memory 2" is added, it is only necessary to prepare the GAL library 201b corresponding to the "memory 2", and the parser 204 (program) can be used without any change. Can be. That is, there is no need to newly develop a parser (program), and the number of steps involved in adding the “memory 2” is greatly reduced.

【0016】図3は、図1に示す設計データ作成装置に
おける、EDAの種類が増えたときの対応方法を示す図
である。
FIG. 3 is a diagram showing a method of coping with an increase in the number of EDA types in the design data creating apparatus shown in FIG.

【0017】ライブラリ生成プログラム206は、最終
的に生成するEDA対応設計データ(EDAライブラ
リ)を生成するのに必要な情報は持たずにEDA作成用
ライブラリ202として外部に保持する形式を取ってい
る。
The library generation program 206 does not have information necessary for generating EDA-compatible design data (EDA library) to be finally generated, and has an external EDA creation library 202 as a library.

【0018】したがって、EDAの種類が新たに追加さ
れたときは、その新たなEDAに対応するEDAライブ
ラリを用意するだけで済み、ライブラリ生成プログラム
は何ら変更する必要がなく、従来のようにプログラム自
体の開発が必要であった場合と比べ新たな種類のEDA
をこの設計データ作成装置に組み込む際の工数が大幅に
削減される。
Therefore, when a type of EDA is newly added, it is only necessary to prepare an EDA library corresponding to the new EDA, and the library generation program does not need to be changed at all. A new kind of EDA compared to the case where the development of
The number of man-hours required to incorporate this into the design data creation device is greatly reduced.

【0019】図3において、同一の中間ファイル205
から「EDA1」用の設計データが必要なときはライブ
ラリ生成プログラム206は、EDA1作成用ライブラ
リ202aを参照しながらEDA1ライブラリ207a
を作成し、「EDA2」用の設計データが必要なとき
は、ライブラリ生成プログラム206はEDA2作成用
ライブラリ202bを参照しながらEDA2ライブラリ
207bを作成する。
In FIG. 3, the same intermediate file 205
When the design data for “EDA1” is needed, the library generation program 206 refers to the EDA1 creation library 202a while referring to the EDA1 library 207a.
When the design data for “EDA2” is required, the library generation program 206 creates the EDA2 library 207b while referring to the EDA2 creation library 202b.

【0020】[0020]

【発明の効果】以上説明したように、本発明によれば、
新たなメモリ回路やその他の新たなマクロモジュールの
追加、変更、および新たな種類のEDAの追加が容易な
設計データ作成装置を実現することができる。
As described above, according to the present invention,
It is possible to realize a design data creating apparatus in which a new memory circuit or another new macro module can be easily added or changed, and a new type of EDA can be easily added.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の設計データ作成装置の一実施形態を処
理の流れの形式で示した図である。
FIG. 1 is a diagram showing an embodiment of a design data creating apparatus of the present invention in the form of a processing flow.

【図2】図1に示す設計データ作成装置における、メモ
リ回路等のマクロアセンブリの品種が増えたときの対応
方法を示す図である。
FIG. 2 is a diagram showing a method for coping with an increase in the number of types of macro assemblies such as memory circuits in the design data creating device shown in FIG.

【図3】図1に示す設計データ作成装置における、ED
Aの種類が増えたときの対応方法を示す図である。
FIG. 3 shows an ED in the design data creating apparatus shown in FIG.
FIG. 9 is a diagram illustrating a method of responding when the type of A increases.

【符号の説明】[Explanation of symbols]

201,201a,201b GALライブラリ 202,202a,202b EDAデータ作成用ラ
イブラリ 203 スペック 204 パーサ 205 中間ファイル 206 ライブラリ生成プログラム 207 EDAライブラリ
201, 201a, 201b GAL library 202, 202a, 202b Library for creating EDA data 203 Specifications 204 Parser 205 Intermediate file 206 Library generation program 207 EDA library

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体回路の仕様を記述するための仕様
記述言語を記憶しておく第1のライブラリと、 半導体回路の仕様を取得し、前記第1のライブラリを参
照して、取得した仕様を仕様記述言語で記述し中間ファ
イルを作成する中間ファイル生成部と、 EDAに対応する設計データ作成用の言語を記憶してお
く第2のライブラリと、 前記第2のライブラリを参照して、前記中間ファイル
を、前記取得した半導体回路仕様を満たすEDA対応設
計データに変換するEDA対応データ生成部とを備えた
ことを特徴とする設計データ作成装置。
A first library for storing a specification description language for describing a specification of a semiconductor circuit; and a specification of a semiconductor circuit, and obtaining the specification by referring to the first library. An intermediate file generator for writing an intermediate file by writing in a specification description language; a second library storing a language for creating design data corresponding to EDA; and referring to the second library, An EDA-compliant data generation unit that converts a file into EDA-compliant design data that satisfies the acquired semiconductor circuit specifications.
JP11061095A 1999-03-09 1999-03-09 Design data creation device Pending JP2000259693A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11061095A JP2000259693A (en) 1999-03-09 1999-03-09 Design data creation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11061095A JP2000259693A (en) 1999-03-09 1999-03-09 Design data creation device

Publications (1)

Publication Number Publication Date
JP2000259693A true JP2000259693A (en) 2000-09-22

Family

ID=13161193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11061095A Pending JP2000259693A (en) 1999-03-09 1999-03-09 Design data creation device

Country Status (1)

Country Link
JP (1) JP2000259693A (en)

Similar Documents

Publication Publication Date Title
US8516399B2 (en) Collaborative environment for physical verification of microdevice designs
USRE40925E1 (en) Methods for automatically pipelining loops
US6915252B1 (en) Method and system for ensuring consistency of design rule application in a CAD environment
US20090293023A1 (en) Generation of standard cell library components with increased signal routing resources
CN100442293C (en) Method for merging original file of hardware design language and checking data file
US20080235497A1 (en) Parallel Data Output
CN101158805A (en) Method and system for separate dummy fill shapes with reduced mask bias
US9195791B2 (en) Custom module generation
US6470477B1 (en) Methods for converting features to a uniform micron technology in an integrated circuit design and apparatus for doing the same
US7814455B2 (en) Logic synthesis method and device
US7735042B2 (en) Context aware sub-circuit layout modification
US6598216B2 (en) Method for enhancing a power bus in I/O regions of an ASIC device
JP2000259693A (en) Design data creation device
US7113901B1 (en) Reuse of hardware components
US20080209382A1 (en) Stitched ic chip layout design structure
US6877140B1 (en) Method and system for generating a schematic representing bus structures
US6598185B1 (en) Pattern data inspection method and storage medium
US8024681B2 (en) Hierarchical HDL processing method and non-transitory computer-readable storage medium
US6789234B2 (en) Method and system for a timing based logic entry
JP2962292B2 (en) LSI logic design support system considering layout design
US20110072404A1 (en) Parallel Timing Analysis For Place-And-Route Operations
JP3145778B2 (en) LSI design parts data generation management device
US20250028895A1 (en) Automated cell black boxing for layout versus schematic
US7111012B1 (en) System and method for data transformation of device databases for forward compatibility
JP2946973B2 (en) Description data converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415