JP2000228526A

JP2000228526A - 半導体装置およびその作製方法

Info

Publication number: JP2000228526A
Application number: JP34508899A
Authority: JP
Inventors: Hiroki Adachi; 広樹安達; Ritsuko Kawasaki; 律子河崎; Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1998-12-03
Filing date: 1999-12-03
Publication date: 2000-08-15
Anticipated expiration: 2019-12-03
Also published as: JP4545260B2

Abstract

(57)【要約】【課題】珪素を含む結晶質半導体膜へ１３族に属する
不純物元素および１５族に属する不純物元素を制御性良
くドーピングすることを目的とする。【解決手段】本発明は、薄い絶縁膜１１１ａを介して
不純物のドーピングを行い、低濃度不純物領域（ＬＤＤ
領域）１１２を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非晶質半導体薄膜
を結晶化して形成された結晶質半導体膜を利用した半導
体装置の作製方法に関するものであり、特に薄膜トラン
ジスタ（Thin Film Transistor：ＴＦＴ）等の半導体装
置およびその作製方法に関する。本発明の半導体装置
は、薄膜トランジスタ（ＴＦＴ）やＭＯＳトランジスタ
等の素子だけでなく、これら絶縁ゲート型トランジスタ
で構成された半導体回路を有する表示装置やイメージセ
ンサ等の電気光学装置をも含むものである。加えて、本
発明の半導体装置は、これらの表示装置および電気光学
装置を搭載した電子機器をも含むものである。

【０００２】

【従来の技術】近年、ガラス基板等に上にＴＦＴを形成
して半導体回路を構成する技術が急速に進んでいる。そ
のような半導体回路としてはアクティブマトリクス型液
晶表示装置のような電気光学装置が代表的である。

【０００３】アクティブマトリクス型液晶表示装置と
は、同一基板上に画素部とドライバー回路とを設けたモ
ノシリック型表示装置である。さらにメモリ回路やクロ
ック発生回路等のロジック回路を内蔵したシステムオン
パネルの開発も進められている。

【０００４】このようなドライバー回路やロジック回路
は高速動作を行う必要があるので、活性層として非晶質
珪素膜（アモルファスシリコン膜）を用いることは不適
当である。そのため、現状では結晶質珪素膜（ポリシリ
コン膜）を活性層としたＴＦＴが主流になりつつある。

【０００５】

【発明が解決しようとする課題】ＴＦＴは透明なガラス
基板に軽視することができるので、アクティブマトリク
ス型表示装置への応用開発が積極的に進められてきた。
ポリシリコン膜を利用したＴＦＴは高移動度が得られる
ので、同一基板上に機能回路を集積させて高精細な画像
表示を実現することが可能とされている。

【０００６】アクティブマトリクス型表示装置は画面の
解像度が高精細になるに従い、画素だけでも１００万個
のＴＦＴが必要になってくる。さらに機能回路を付加す
ると、それ以上の数のＴＦＴが必要となり、液晶表示装
置を安定に動作させるためには、個々のＴＦＴの信頼性
を確保して安定に動作させる必要があった。

【０００７】アクティブマトリクス型表示装置の画素部
はｎチャネル型ＴＦＴで構成されていて、振幅１５〜２
０Ｖ程度のゲート電圧が印加されるためオン領域とオフ
領域の両方の特性を満足する必要があった。一方、画素
部を駆動するために設けられる周辺回路はＣＭＯＳ回路
を基本として構成され、主にオン領域の特性が重要であ
った。

【０００８】ところが、ポリシリコン膜を利用したＴＦ
Ｔはオフ電流（リーク電流）が大きくなりやすく、長期
にわたって動作させると、移動度やオン電流が低下する
といった現象がしばしば確認された。このような現象が
おこる原因の一つとして、チャネル電界の増大に伴って
発生するホットキャリアによる特性の劣化が考えられ
た。

【０００９】このホットキャリアによる特性の劣化を低
減して信頼性を向上させる技術として、ＬＤＤ（Lightl
y Doped Drain ）構造が知られている。この構造はソ
ース・ドレイン領域の内側に、さらに低濃度の不純物領
域を設けたものであり、この低濃度不純物領域をＬＤＤ
領域と呼んでいる。ＬＤＤ構造とすることで、通常のＴ
ＦＴ構造と比較してオフ電流を下げることができるとと
もに、電界の緩和効果を増大させてホットキャリア耐性
を高めることができる。

【００１０】このＬＤＤ構造を形成するためには、ＬＤ
Ｄ領域となる領域に相当する半導体材料にドーパント
（Ｎ型またはＰ型を付与する不純物）の添加を行ない、
所望の不純物濃度（ソース領域及びドレイン領域の不純
物濃度より低い）とする必要がある。しかしながら従来
のドーピング方法では不純物濃度にバラツキが生じ、個
々のＴＦＴ特性のバラツキが大きくなっていた。

【００１１】本発明は上記問題点を鑑みて成されたもの
であり、低温プロセスの特徴を活かしたまま珪素を含む
結晶質半導体膜へ１３族に属する不純物元素および１５
族に属する不純物元素を制御性良く添加するための技術
を提供することを課題とする。

【００１２】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明は、薄い絶縁膜を介して不純物のドーピン
グを行い、低濃度不純物領域（ＬＤＤ領域）を形成する
工程を主要な構成とする。本発明を利用することによっ
て、珪素を含む結晶質半導体膜へ１３族に属する不純物
元素および１５族に属する不純物元素を制御性良く添加
（ドーピング）する。

【００１３】本発明の基本的な目的は、珪素を含む結晶
質半導体膜へ１３族に属する不純物元素および１５族に
属する不純物元素を制御性良くドーピングすることであ
り、そのための手段として薄い絶縁膜を介してドーピン
グを行う。

【００１４】本明細書で開示する本発明の第１の構成
は、絶縁表面上にゲート電極と、前記ゲート電極に接す
るゲート絶縁膜と、前記ゲート絶縁膜上に接し、高濃度
不純物領域、チャネル形成領域、及び前記高濃度不純物
領域と前記チャネル形成領域との間に形成された低濃度
不純物領域からなる活性層と、前記低濃度不純物領域上
に接する絶縁膜とを有することを特徴とする半導体装置
である。

【００１５】また、本発明の第２の構成は、絶縁表面上
にゲート電極と、前記ゲート電極に接するゲート絶縁膜
と、前記ゲート絶縁膜上に接し、高濃度不純物領域、チ
ャネル形成領域、及び前記高濃度不純物領域と前記チャ
ネル形成領域との間に形成された低濃度不純物領域から
なる活性層と、前記チャネル形成領域上に接する第１の
絶縁膜と、前記第１の絶縁膜を覆う第２の絶縁膜とを有
し、前記第２の絶縁膜は、前記低濃度不純物領域上に接
することを特徴とする半導体装置である。

【００１６】また、本発明の第３の構成は、ゲート配線
が形成された絶縁表面にゲート絶縁膜と非晶質半導体膜
とを順次積層形成する工程と、前記非晶質半導体膜を結
晶化して結晶質半導体膜を得る工程と、前記結晶質半導
体膜上に第１の絶縁膜を形成する工程と、前記第１の絶
縁膜をパターニングしてチャネル形成領域となるべき領
域上に保護膜を形成する工程と、１３族または１５族に
属する不純物元素の添加を前記結晶質半導体膜に行い高
濃度不純物領域を選択的に形成する工程と、前記保護膜
を覆って第２の絶縁膜を形成する工程と、前記第２の絶
縁膜を介して１３族または１５族に属する不純物元素の
添加を前記結晶質半導体膜に行い低濃度不純物領域を形
成する工程と、を有する半導体装置の作製方法である。

【００１７】

【本発明の実施の形態】本実施の形態を図１〜３を用い
て説明する。ここでは逆スタガ型ＴＦＴを作製する場合
の例について説明する。

【００１８】まず、基板１０１を用意する。基板１０１
としては、ガラス基板、石英基板、結晶性ガラスなどの
絶縁性基板、セラミックス基板、ステンレス基板、金属
（タンタル、タングステン、モリブデン等）、半導体基
板、プラスチック基板（ポリエチレンレフラレート基
板）等を用いることができる。ただし、絶縁性表面を形
成するために、基板１０１がステンレス基板、金属（タ
ンタル、タングステン、モリブデン等）、半導体基板等
の場合は、下地絶縁膜（以下、下地膜と呼ぶ）を設けた
方が好ましい。なお、絶縁性基板の場合にも基板からの
不純物の拡散を防止してＴＦＴの電気特性を向上させる
ための下地膜を設ける構成としてもよい。下地膜を設け
る場合、その下地膜の材料としては、酸化珪素膜、窒化
珪素膜、窒化酸化珪素膜（ＳｉＯ_xＮ_y）、またはこれ
らの積層膜等を１００〜５００ｎｍの膜厚範囲で用いる
ことができ、形成手段としては熱ＣＶＤ法、プラズマＣ
ＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等の形成
方法を用いることができる。

【００１９】次いで、単層構造または積層構造を有する
ゲート配線（ゲート電極含む）１０２を形成する。（図
１（Ａ））ゲート配線１０２の形成手段としては熱ＣＶ
Ｄ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、ス
パッタ法等を用いて１０〜１０００ｎｍ、好ましくは３
０〜３００ｎｍの膜厚範囲の導電膜を形成した後、公知
のパターニング技術で形成する。また、ゲート配線１０
２の材料としては、導電性材料または半導体材料を主成
分とする材料、例えばＴａ（タンタル）、Ｍｏ（モリブ
デン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム
（Ｃｒ）等の高融点金属材料、これら金属材料とシリコ
ンとの化合物であるシリサイド、Ｎ型又はＰ型の導電性
を有するポリシリコン等の材料、低抵抗金属材料Ｃｕ
（銅）、Ａｌ（アルミニウム）等を主成分とする材料層
を少なくとも一層有する構造であれば特に限定されるこ
となく用いることができる。なお、ゲート配線の下層を
低抵抗金属材料とし上層を高融点金属材料とした積層構
造が好ましく、例えばＡｌ（下層）とＴａ（上層）の積
層構造、Ａｌ（下層）とＷ（上層）の積層構造、Ａｌ
（下層）とＣｕ（上層）の積層構造が望ましい。また、
ゲート配線を保護するための陽極酸化膜または酸化膜を
形成する構成としてもよい。

【００２０】次いで、ゲート絶縁膜を形成する。ゲート
絶縁膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪
素膜（ＳｉＯ_xＮ_y）、有機樹脂膜（ＢＣＢ（ベンゾシ
クロブテン）膜）、またはこれらの積層膜等を１００〜
４００ｎｍの膜厚範囲で用いることができる。下地膜の
形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧
熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の形成方法
を用いることができる。ここでは図１（Ａ）に示すよう
に、積層構造のゲート絶縁膜１０３ａ、１０３ｂを用い
た。下層のゲート絶縁膜１０３ａは、基板やゲート配線
からの不純物の拡散を効果的に防止する窒化シリコン膜
等を膜厚１０ｎｍ〜６０ｎｍの膜厚範囲で形成する。

【００２１】次いで、非晶質半導体膜１０４を成膜す
る。（図１（Ｂ））非晶質半導体膜１０４としては、珪
素を含む非晶質半導体膜、例えば非晶質珪素膜、微結晶
を有する非晶質半導体膜、微結晶珪素膜、非晶質ゲルマ
ニウム膜、Ｓｉx Ｇｅ₁-x （０＜Ｘ＜１）で示される非
晶質シリコンゲルマニウム膜またはこれらの積層膜を１
０〜８０ｎｍ、より好ましくは１５〜６０ｎｍの膜厚範
囲で用いることができる。非晶質半導体膜１０４の形成
手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱Ｃ
ＶＤ法、蒸着法、スパッタ法等の形成方法を用いること
ができる。

【００２２】なお、上記ゲート絶縁膜１０３ａ、１０３
ｂと非晶質半導体膜１０４とを大気にさらすことなく連
続成膜すれば不純物がゲート絶縁膜と非晶質半導体膜と
の界面に混入しないため良好な界面特性を得ることがで
きる。

【００２３】次いで、非晶質半導体膜１０４の結晶化処
理を行い、結晶質半導体膜１０５を形成する。（図１
（Ｃ））結晶化処理としては、公知の如何なる手段、例
えば熱結晶化処理、赤外光または紫外光の照射による結
晶化処理（以下レーザー結晶化と呼ぶ）、触媒元素を用
いた熱結晶化処理、触媒元素を用いたレーザー結晶化処
理等、またはこれらの結晶化処理を組み合わせた処理を
用いることができる。なお、図１（Ｃ）ではレーザー光
の照射による結晶化処理を示す。また、結晶化処理の直
前に非晶質半導体膜表面の自然酸化膜をバッファーフッ
酸等のフッ酸系のエッチャントで除去すると、表面付近
のシリコンの結合手が水素終端されて不純物と結合しに
くくなり、良好な結晶質半導体膜を形成することができ
る。

【００２４】こうして形成された結晶質半導体１０５上
に絶縁膜１０６を形成する。この絶縁膜１０６は後の工
程によりパターニングされて不純物の添加工程時にチャ
ネル形成領域を保護する。この絶縁膜１０６としては、
酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯ_xＮ
_y）、有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜
等を１００〜４００ｎｍの膜厚範囲で用いることができ
る。そして、絶縁膜１０６上に公知のパターニング技
術、例えば通常の露光や裏面露光等を用いてチャネル保
護膜を形成するためのマスクを形成する。（図１
（Ｄ））なお、図１（Ｄ）ではフォトマスクを使用しな
い裏面露光により形成されたレジストマスク１０７を示
す。

【００２５】次いで、レジストマスク１０７を用いてウ
エットエッチングまたはドライエッチングにより絶縁膜
１０６を選択的に除去して絶縁膜（以下、チャネル保護
膜と呼ぶ）１０８を形成した後、レジストマスク１０７
を除去する。（図１（Ｅ））この工程により結晶質半導
体膜の表面が露呈されるため、レジストマスク１０７の
除去後に表面の汚染を防止するための薄い酸化膜を、オ
ゾン水による酸化処理、酸化雰囲気での熱処理またはＵ
Ｖ光の照射等により形成する工程を加えてもよい。

【００２６】次いで、フォトマスクを用いてｎチャネル
型ＴＦＴの一部またはｐチャネル型ＴＦＴを覆うレジス
トマスク１０９を形成し、結晶質半導体膜にｎ型を付与
する不純物元素を添加する工程を行ない、第１の不純物
領域（ｎ⁺領域）１１０ａを形成する。（図２（Ａ））
半導体材料に対してｎ型を付与する不純物元素として
は、１５族に属する不純物元素、例えばＰ、Ａｓ、Ｓ
ｂ、Ｎ、Ｂｉ等を用いることができる。この工程では、
プラスマドーピング法によりドーピング条件（ドーズ
量、加速電圧等）を適宜設定して表面が露出している結
晶質半導体膜にＰ（リン）を添加する。また、この第１
の不純物領域１１０ａは高濃度不純物領域であり、後の
ソース／ドレイン領域となるのでＴＦＴ作製完了時のシ
ート抵抗が 500Ω以下（好ましくは 300Ω以下）となる
ように、ドーズ量を設定する。

【００２７】次いで、レジストマスク１０９を除去した
後、低濃度不純物領域（以下、ＬＤＤ領域と呼ぶ）を形
成するための絶縁膜（以下、制御絶縁膜と呼ぶ）１１１
ａを形成する。（図２（Ｂ））

【００２８】次いで、制御絶縁膜１１１ａが表面に設け
られた結晶質半導体膜にｎ型を付与する不純物元素を添
加する工程を行ない、第２の不純物領域（ｎ^-領域）１
１２を形成する。（図２（Ｃ））こうして形成される第
２の不純物領域１１２は低濃度不純物領域（ＬＤＤ領
域）として機能するものである。よって、第２の不純物
領域１１２のリンの濃度は、ＳＩＭＳ分析で１×１０¹⁸
〜１×１０¹⁹atoms ／ｃｍ³の範囲とすることが望まし
い。この工程において、さらに不純物が添加されて第１
の不純物領域１１０ｂが形成され、チャネル保護膜の直
下には真性な結晶質半導体領域が残る。

【００２９】なお、本明細書中で真性とは、シリコンの
フェルミレベルを変化させうる不純物を一切含まない領
域を指し、実質的に真性な領域とは、電子と正孔が完全
に釣り合って導電型を相殺させた領域、即ち、しきい値
制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０¹⁵〜１
×１０¹⁷atoms ／ｃｍ³）でＮ型またはＰ型を付与する
不純物を含む領域、または意図的に逆導電型不純物を添
加することにより導電型を相殺させた領域を示す。

【００３０】ただし、図２（Ｃ）に示した工程では、絶
縁膜１１１ａを介してその下の結晶質半導体膜に不純物
を添加するために、絶縁膜１１１ａの膜厚を考慮に入
れ、適宜ドーピング条件を設定する必要がある。

【００３１】上記図２（Ｂ）の工程で形成される制御絶
縁膜１１１ａの膜厚によりＬＤＤ領域の不純物濃度が決
定される。図１７に、ドーピング（ドーピング条件：加
速電圧９０ｋＶ、ＲＦ電力５Ｗ、イオンビーム電流密度
０．６４μＡ／ｃｍ²、ドーズ量１．２×１０¹³atoms
／ｃｍ²）によって珪素膜に注入されたドーパント（リ
ン）の濃度の分布を示す。なお、図１７は縦軸がリンの
濃度、横軸が珪素膜の表面からの深さを表している。本
発明において制御絶縁膜を形成した理由は、表面の露呈
した半導体膜に１×１０¹⁸〜１×１０¹⁹atoms ／ｃｍ³
の濃度となるように添加することが困難なためである。
このように本発明においては、図１７のような分布で被
ドーピング膜に添加される性質を利用する。

【００３２】また、制御絶縁膜を設けることで、大気ま
たは製造装置からの不純物の汚染を防止する機能も有し
ている。特に、大気に含まれるボロンによる表面汚染に
効果がある。本発明は、この制御絶縁膜１１１ａを形成
することによりイオンドープ工程以外の不純物を半導体
に混入させないことで、制御性よく、所望の濃度のリン
を含む不純物領域、特にＬＤＤ領域を形成することを特
徴としている。

【００３３】上記制御絶縁膜１１１ａとしては、酸化珪
素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯ_xＮ_y）、
有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜等を１
〜２００ｎｍ、好ましくは１０〜１５０ｎｍの膜厚範囲
で用いることができる。制御絶縁膜１１１ａの形成手段
としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ
法、蒸着法、スパッタ法、塗布法等の形成方法を用いる
ことができる。また、オゾン水による酸化処理、酸化雰
囲気での熱処理またはＵＶ光の照射等により形成しても
よい。

【００３４】次いで、フォトマスクを用いてｎチャネル
型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、第３の不純物領域（ｐ⁺領域）１１３を形成す
る。（図２（Ｄ））半導体材料に対してｐ型を付与する
不純物元素としては、１３族に属する不純物元素、例え
ばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ等を用いることができ
る。

【００３５】次いで、レジストマスク１１４を除去した
後、ファーネスアニール、レーザーアニールまたはラン
プアニールにより不純物イオンの活性化およびイオン添
加時の損傷の回復を図る。その後、公知のパターニング
技術により所望の形状を有する活性層を形成する。（図
３（Ａ））この時、活性層を覆う絶縁膜１１１ａもパタ
ーニングされて絶縁膜１１１ｂが形成される。

【００３６】以上の工程を経て、ｎチャネル型ＴＦＴの
ソース領域１１５、ドレイン領域１１６、低濃度不純物
領域１１７、１１８、チャネル形成領域１１９が形成さ
れ、ｐチャネル型ＴＦＴのソース領域１２１、ドレイン
領域１２２、チャネル形成領域１２０が形成される。

【００３７】次いで、全面に層間絶縁膜１２３を形成す
る。層間絶縁膜１２３としては酸化珪素膜、窒化珪素
膜、酸化窒化珪素膜、有機性樹脂膜（ポリイミド膜、Ｂ
ＣＢ膜等）のいずれか或いはそれらの積層膜を用いるこ
とができる。

【００３８】そして、公知の技術を用いてコンタクトホ
ールを形成し、ソース配線１２４、１２６、ドレイン配
線１２５、１２７を形成して、図３（Ｃ）に示す状態を
得る。最後に水素雰囲気中で熱処理を行い、全体を水素
化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完
成する。

【００３９】本実施例で示すｎチャネル型ＴＦＴ及びｐ
チャネル型ＴＦＴを用いて相補的に結合させた回路はＣ
ＭＯＳ回路と呼ばれ、半導体回路を構成する基本回路で
ある。このような基本回路を組み合わせたりすることで
ＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成
したり、さらに複雑なロジック回路をも構成することが
できる。

【００４０】また、本発明は上記本実施の形態でのドー
ピング順序（ｎ⁺領域→ｎ^-領域→ｐ⁺領域）に限定さ
れず、例えば、ｐ⁺領域→ｎ^-領域→ｎ⁺領域の順とす
ることも可能である。

【００４１】また、上記本実施の形態において結晶化工
程の前に非晶質半導体膜へ不純物の添加を行ない、ＴＦ
Ｔのしきい値制御を行う工程を加えてもよい。しきい値
制御を行う工程としては、例えば、非晶質半導体上に制
御絶縁膜（膜厚１００〜２００ｎｍ）を設けて、ボロン
をしきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１×
１０¹⁵〜１×１０¹⁷atoms ／ｃｍ³）に添加し、その
後、制御絶縁膜を除去する工程とすればよい。

【００４２】図１８に、ドーピング（ドーピング条件：
加速電圧５０ｋＶ、ＲＦ電力５Ｗ、イオンビーム電流密
度０．４７μＡ／ｃｍ²、ドーズ量３．０×１０¹³atom
s ／ｃｍ²）によって珪素膜に注入されたドーパント
（ボロン）の濃度の分布を示す。なお、図１８は縦軸が
ボロンの濃度、横軸が珪素膜の表面からの深さを表して
いる。

【００４３】また、上記本実施の形態においては、活性
層のパターニングを活性化工程の後に行う例を示した
が、特に限定されず、例えば結晶化工程前、またはドー
ピング前に行ってもよい。

【００４４】

【実施例】以下に本発明の実施例を説明するが、特にこ
れらの実施例に限定されないことは勿論である。

【００４５】［実施例１］以下、図１〜３を用いて、
本発明の実施例を詳細に説明する。

【００４６】まず、基板１０１としてガラス基板（コー
ニング１７３７；歪点６６７℃）を用意した。次いで、
基板１０１上に積層構造（簡略化のため図示しない）の
ゲート配線（ゲート電極を含む）１０２を形成した。
（図１（Ａ））本実施例では、スパッタ法を用いて窒化
タンタル膜（膜厚５０ｎｍ）とタンタル膜（膜厚２５０
ｎｍ）を積層形成し、公知のパターニング技術であるフ
ォトリソグラフィー法を用いて積層構造を有するゲート
配線（ゲート電極を含む）１０２を形成した。

【００４７】次いで、ゲート絶縁膜、非晶質半導体膜１
０４を順次大気開放しないで積層形成した。（図１
（Ｂ））本実施例では作製工程中において基板やゲート
配線からの不純物が半導体膜及びゲート絶縁膜へ拡散す
るのを防ぐため窒化珪素膜１０３ａ（膜厚５０ｎｍ）と
酸化珪素膜１０３ｂ（膜厚１２５ｎｍ）をプラズマＣＶ
Ｄ法により積層形成し、積層構造のゲート絶縁膜とし
た。本実施例では二層の絶縁膜をゲート絶縁膜として採
用しているが、単層または三層以上の積層構造としても
よい。また、本実施例ではゲート絶縁膜上に非晶質半導
体膜１０４として、膜厚５４ｎｍの非晶質珪素膜（アモ
ルファスシリコン膜）をプラズマＣＶＤ法により形成し
た。なお、いずれの層の界面にも大気からの汚染物質が
付着しないようにするため順次大気開放せずに積層形成
した。その後、半導体膜の結晶化を妨げる非晶質珪素膜
中の水素濃度を低減するための加熱処理（５００℃、１
時間）を行った。

【００４８】こうして図１（Ｂ）の状態が得られたら、
非晶質半導体膜１０４に対して赤外光または紫外光の照
射による結晶化（レーザー結晶化）を行い結晶質半導体
膜（結晶を含む半導体膜）１０５を形成した。（図１
（Ｃ））結晶化技術として紫外光を用いる場合はエキシ
マレーザー光または紫外光ランプから発生する強光を用
いればよく、赤外光を用いる場合は赤外線レーザー光ま
たは赤外線ランプから発生する強光を用いればよい。本
実施例ではＫｒＦエキシマレーザー光を線状にビーム形
成して照射した。なお、照射条件としては、パルス周波
数が３０Ｈｚ、オーバーラップ率は９６％、レーザーエ
ネルギー密度は１００〜５００mJ/cm²であり本実施例で
は３６０mJ/cm²とした。なお、レーザー結晶化の条件
（レーザー光の波長、オーバーラップ率、照射強度、パ
ルス幅、繰り返し周波数、照射時間等）は、非晶質半導
体膜１０４の膜厚、基板温度等を考慮して実施者が適宜
決定すればよい。なお、レーザー結晶化の条件によって
は、初期半導体膜が溶融状態を経過して結晶化する場合
や、初期半導体膜が溶融せずに固相状態、もしくは固相
と液相の中間状態で結晶化する場合がある。この工程に
より非晶質半導体膜１０４は結晶化され、結晶質半導体
膜１０５に変化する。本実施例において結晶質半導体膜
とは多結晶珪素膜（ポリシリコン膜）である。

【００４９】次に、こうして形成された結晶質半導体１
０５上にチャネル形成領域を保護する絶縁膜（後にチャ
ネル保護膜となる）１０６を形成した。本実施例では酸
化珪素膜（膜厚２００ｎｍ）を形成した。次いで、裏面
からの露光を用いたパターニング（レジスト膜の成膜、
露光、現像）によって、絶縁膜１０６に接してレジスト
マスク１０７を形成した。（図１（Ｄ））裏面からの露
光によるレジストマスクの形成はマスクを必要としない
ため、製造マスク数を低減することができる。図示した
ようにレジストマスクの大きさは光の回り込みによっ
て、わずかにゲート配線の幅より小さくなった。

【００５０】次いで、レジストマスク１０７をマスクに
用いて絶縁膜１０６をエッチングして、チャネル保護膜
１０８を形成した後、レジストマスク１０７を除去し
た。（図１（Ｅ））この工程により、チャネル保護膜１
０８と接する領域以外の結晶質珪素膜の表面を露呈させ
た。このチャネル保護膜１０８は、後のドーピング工程
でチャネル形成領域となる領域にドーパントが添加され
ることを防ぐ役目を果たす。

【００５１】次いで、フォトマスクを用いたパターニン
グによってｎチャネル型ＴＦＴの一部またはｐチャネル
型ＴＦＴを覆うレジストマスク１０９を形成し、表面が
露呈された結晶質半導体膜にｎ型を付与する不純物元素
を添加する工程を行ない、第１の不純物領域（ｎ⁺領
域）１１０ａを形成した。（図２（Ａ））本実施例で
は、ｎ型の導電性を付与する不純物としてリン元素を用
いた。ドーピングガスとして水素で１〜１０％（本実施
例では５％）に希釈したフォスフィン（ＰＨ₃）を用
い、ドーズ量５×１０¹⁴atoms ／ｃｍ²、加速電圧は１
０ｋＶとした。また、上記レジストマスク１０９のパタ
ーンを実施者が適宜設定することによりｎ⁺型領域の幅
が決定され、所望の幅を有するｎ^-型領域、及びチャネ
ル形成領域を得ることが比較的容易にできる。

【００５２】次いで、レジストマスク１０９を除去した
後、ＬＤＤ領域を形成するための絶縁膜１１１ａを形成
した。（図２（Ｂ））本実施例では、絶縁膜１１１ａと
して、酸化珪素膜（膜厚５０ｎｍ）をプラズマＣＶＤ法
により形成した。

【００５３】次いで、絶縁膜１１１ａが表面に設けられ
た結晶質半導体膜にｎ型を付与する不純物元素を添加す
る工程を行ない、第２の不純物領域（ｎ^-領域）１１２
を形成した。（図２（Ｃ））ただし、絶縁膜１１１ａを
介してその下の結晶質半導体膜に不純物を添加するため
に、絶縁膜１１１ａの膜厚を考慮に入れ、適宜ドーピン
グ条件を設定することが重要である。本実施例ではドー
ピングガスとして水素で１〜１０％（本実施例では５
％）に希釈したフォスフィンを用い、ドーズ量３×１０
¹³atoms ／ｃｍ²、加速電圧は６０ｋＶとした。この絶
縁膜１１１ａを介して不純物元素を添加することにより
所望の濃度（ＳＩＭＳ分析で１×１０¹⁸〜１×１０¹⁹at
oms ／ｃｍ³）の不純物領域を形成することができた。
また、こうして形成される第２の不純物領域１１２はＬ
ＤＤ領域として機能する。なお、この時、さらに不純物
が添加されて第１の不純物領域１１０ｂが形成され、チ
ャネル保護膜の直下には真性な結晶質半導体領域が残っ
た。ただし、図示しないが実際には多少チャネル保護膜
の内側に回り込んで不純物元素が添加される。

【００５４】次いで、フォトマスクを用いてｎチャネル
型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、第３の不純物領域（ｐ⁺領域）１１３を形成し
た。（図２（Ｄ））本実施例ではｐ型を付与する不純物
元素としてＢ（ボロン）を用いた。ドーピングガスには
水素で１〜１０％に希釈されたジボラン（Ｂ₂Ｈ₆）を
用い、ドーズ量４×１０¹⁵atoms ／ｃｍ²、加速電圧は
３０ｋＶとした。

【００５５】次いで、レジストマスク１１４を除去して
レーザーアニールまたは熱アニールによる不純物の活性
化処理を行なった後、水素雰囲気中で熱処理（３５０
℃、１時間）を行い、全体を水素化した。その後、公知
のパターニング技術により所望の形状を有する活性層を
形成した。（図３（Ａ））この時、活性層を覆う絶縁膜
１１１ａもパターニングされて絶縁膜１１１ｂが形成さ
れた。

【００５６】以上の工程を経て、ｎチャネル型ＴＦＴの
ソース領域１１５、ドレイン領域１１６、低濃度不純物
領域１１７、１１８、チャネル形成領域１１９が形成さ
れ、ｐチャネル型ＴＦＴのソース領域１２１、ドレイン
領域１２２、チャネル形成領域１２０が形成された。

【００５７】次いで、ｎチャネル型ＴＦＴ及びｐチャネ
ル型ＴＦＴを覆って、プラズマＣＶＤ法により膜厚１０
０ｎｍの酸化珪素膜と、ＴＥＯＳと酸素（Ｏ₂）を原料
ガスに用いた膜厚９４０ｎｍの酸化珪素膜との積層構造
の層間絶縁膜１２３を形成した。（図３（Ｂ））

【００５８】そして、コンタクトホールを形成してソー
ス配線１２４、１２６、ドレイン配線１２５、１２７を
形成して、図３（Ｃ）に示す状態を得た。最後に水素雰
囲気中で熱処理を行い、全体を水素化してｎチャネル型
ＴＦＴ及びｐチャネル型ＴＦＴが完成した。

【００５９】なお、本実施例においては、工程順序を変
更し非晶質半導体膜のパターニング後に結晶化処理を行
ってもよい。

【００６０】［実施例２］実施例１では、レーザー光
によって非晶質珪素膜を結晶化させたが、本実施例で
は、実施例１と異なる方法で非晶質半導体膜の結晶化を
行う例を示す。以下、図４〜６を用いて本実施例を説明
する。

【００６１】まず、実施例１と同様に基板１０１上に、
ゲート電極１０２、ゲート絶縁膜１０３ａ、１０３ｂ、
非晶質珪素膜１０４ａを形成した。ここまでの工程は実
施例１と同一であるため、符号は図１と同じものを用い
た。

【００６２】次に、酸素雰囲気中においてＵＶ光を照射
することにより非晶質珪素膜２０４ｂの表面に図示しな
い極薄い酸化膜を形成する。この酸化膜は後に塗布され
るニッケルを含んだ溶液の濡れ性を向上させる機能を有
する。

【００６３】次にニッケルを含有する溶液を非晶質珪素
膜１０４ａ表面に塗布する。ニッケル含有量（重量換
算）は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜
３０ｐｐｍとすればよい。これは、非晶質珪素膜１０４
ａ中のニッケル濃度を１０¹⁵〜１０¹⁹atoms/cm³のオー
ダとするためである。１０¹⁵atoms/cm³以下であるとニ
ッケルの触媒作用を得られることができない。１０¹⁹at
oms/cm³程度の濃度であれば、ゲッタリングを実施しな
い場合でも動作可能なＴＦＴを作製可能であり、ゲッタ
リング工程を効率良く行うためでもある。なお、上記の
ニッケルの濃度はＳＩＭＳによる測定値の最大値で定義
される。

【００６４】本実施例では、ニッケルを１０ｐｐｍ含有
するニッケル酢酸塩溶液を塗布した。そして、スピンコ
ーターにより基板１０１を回転して、余分なニッケル酢
酸塩溶液を吹き飛ばして除去し、非晶質珪素膜１０４ａ
の表面に極薄いニッケル含有層２０５を形成する。（図
４（Ａ））

【００６５】図４（Ａ）に示す状態を得たら、窒素雰囲
気中で温度５５０℃、４時間加熱して、非晶質珪素膜１
０４ａを結晶化した。この結晶化工程により結晶質珪素
膜２０４ｂが得られた。この結晶成長はニッケルを添加
した非晶質珪素膜１０４ａ表面から基板１０１の方（縦
方向）へ進行するため、本明細書では縦成長と呼ぶこと
にする（図４（Ｂ））。なお、本実施例では全面にニッ
ケル含有層を形成する構成としたが、レジスト等を用い
選択的にニッケル含有層を形成して基板表面と平行な方
向（横方向）へ結晶化を進行させる構成としてもよい。

【００６６】なお、この結晶化工程に従えば粒界を含む
多結晶シリコン膜が形成されるが、異なる条件で微結晶
状態のシリコン膜を形成することができる。

【００６７】また、上記加熱処理は電熱炉において５０
０〜７００℃、より好ましくは５５０〜６５０℃の温度
で行うことができる。この時、加熱温度の上限は耐熱性
を考慮して、使用するガラス基板１０１のガラス歪点よ
り低くすることが必要である。ガラス歪点を超えるとガ
ラス基板の反り、縮み等が顕在化してしまう。また、加
熱時間は１〜１２時間程度とすればよい。この加熱処理
はファーネスアニール（電熱炉内での加熱処理）によっ
て行われる。なお、レーザーアニールまたはランプアニ
ール等の加熱手段を用いることも可能である。

【００６８】次に、得られた結晶質珪素膜２０４ｂに対
してレーザー光の照射を行い、結晶性の改善された結晶
質珪素膜２０４ｃを得る。本実施例では、パルス発振型
のＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いた
（図４（Ｃ））。なお、レ─ザー光の照射前に、溶液の
濡れ性を向上させるために形成された極薄い酸化膜を除
去してもよい。

【００６９】パルス発振型のレーザとして、短波長（紫
外線領域）のＸｅＣｌエキシマレーザーや、長波長のＹ
ＡＧレーザー等を用いる。本実施例で用いたエキシマレ
ーザーは紫外光を発振するので、被照射領域において瞬
間的に溶融固化が繰り返される。そのため、エキシマレ
ーザー光を照射することにより、一種の非平衡状態が形
成され、ニッケルが非常に動きやすい状態となる。

【００７０】また、図４（Ｂ）に示す結晶化工程で得ら
れる結晶質珪素膜２０４ｂは非晶質成分が不規則に残存
する。しかし、レーザー光の照射によってそのような非
晶質成分を完全に結晶化することができるので、結晶質
珪素膜２０４ｃの結晶性は大幅に改善されている。

【００７１】なお、このレーザー照射工程を省略するこ
とは可能であるが、レーザー照射することによって、結
晶性の改善の他に、後のゲッタリング工程の効率を向上
させるという効果が得られる。レーザー照射後では、結
晶性珪素膜２０４ｃ中の残留ニッケル濃度のＳＩＭＳの
最高値は、１×１０¹⁹〜２×１０¹⁹atoms/cm³程度であ
る。

【００７２】上記結晶化工程の後に、結晶質珪素膜中に
残存する触媒元素を除去または低減するゲッタリング技
術（特開平10-270363 号公報）を用いてもよい。なお、
同公報には、リン元素を全面または選択的に添加した後
に加熱処理（３００〜７００℃、１〜１２時間）を行う
技術が記載されている。また、高温の硫酸を用いた液相
による方法やハロゲン元素を含む気相による方法やボロ
ンを添加して加熱する方法を用いる方法を用いてもよ
い。

【００７３】次いで、実施例１の図１（Ｄ）に示した工
程と同様に結晶質半導体２０４ｃ上に膜厚２００ｎｍの
チャネル形成領域を保護する絶縁膜（後にチャネル保護
膜となる）２０６を形成した。次いで、裏面からの露光
を用いたパターニングによって、絶縁膜２０６に接して
レジストマスク２０７を形成した。（図４（Ｄ））

【００７４】次いで、レジストマスク２０７をマスクに
用いて絶縁膜２０６をエッチングして、チャネル保護膜
２０８を形成した後、レジストマスク２０７を除去し
た。（図４（Ｅ））

【００７５】次いで、フォトマスクを用いたパターニン
グによってｎチャネル型ＴＦＴの一部またはｐチャネル
型ＴＦＴを覆うレジストマスク２０９を形成し、表面が
露呈された結晶質半導体膜にｎ型を付与する不純物元素
（リン）を添加する工程を行ない、第１の不純物領域
（ｎ⁺領域）２１０ａを形成した。（図５（Ａ））本実
施例では、ドーピングガスとして水素で１〜１０％（本
実施例では５％）に希釈したフォスフィン（ＰＨ₃）を
用い、ドーズ量５×１０¹⁴atoms ／ｃｍ²、加速電圧は
１０ｋＶとした。

【００７６】次いで、レジストマスク２０９を除去した
後、ＬＤＤ領域を形成するための制御絶縁膜（本実施例
では、膜厚５０ｎｍの酸化珪素膜）２１１ａを形成し
た。（図５（Ｂ））

【００７７】次いで、制御絶縁膜２１１ａが表面に設け
られた結晶質半導体膜にｎ型を付与する不純物元素を添
加する工程を行ない、第２の不純物領域（ｎ^-領域）２
１２を形成した。（図５（Ｃ））本実施例ではドーピン
グガスとして水素で１〜１０％（本実施例では５％）に
希釈したフォスフィンを用い、ドーズ量３×１０¹³atom
s ／ｃｍ²、加速電圧は６０ｋＶとした。この制御絶縁
膜２１１ａを介して不純物元素を添加することにより所
望の濃度（ＳＩＭＳ分析で１×１０¹⁸〜１×１０¹⁹atom
s ／ｃｍ³）の不純物領域を形成することができた。ま
た、こうして形成される第２の不純物領域２１２はＬＤ
Ｄ領域として機能する。なお、この時、さらに不純物が
添加されて第１の不純物領域２１０ｂが形成され、チャ
ネル保護膜の直下には真性な結晶質半導体領域が残っ
た。

【００７８】次いで、フォトマスクを用いてｎチャネル
型ＴＦＴを覆うレジストマスク２１４を形成し、結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、第３の不純物領域（ｐ⁺領域）２１３を形成し
た。（図５（Ｄ））本実施例ではドーピングガスには水
素で１〜１０％に希釈されたジボラン（Ｂ₂Ｈ₆）を用
い、ドーズ量４×１０¹⁵atoms ／ｃｍ²、加速電圧は３
０ｋＶとした。

【００７９】次いで、レジストマスク２１４を除去し
て、３００〜７００℃、１〜１２時間の加熱処理を行な
い、ニッケル濃度を低減する技術（特開平8-330602号公
報）を本実施例に適用した。本実施例では６００℃、８
時間の加熱処理を行ない、ＬＤＤ領域およびチャネル形
成領域の内部に残存するニッケルを高濃度不純物領域
（ソース領域及びドレイン領域）の方に移動させる。
（図６（Ａ））こうしてニッケル濃度が低減されたチャ
ネル形成領域（ＳＩＭＳ分析で１×１０¹⁸atoms ／ｃｍ
³以下、好ましくは１×１０¹⁶atoms ／ｃｍ³以下）が
得られる。この加熱処理による触媒元素の低減と同時
に、ドーピング時の結晶性の損傷の回復、熱アニールに
よる不純物の活性化処理が行なわれる。加えてファーネ
スアニール、レーザーアニールまたはランプアニールを
行ってもよい。その後、水素雰囲気中で熱処理（３５０
℃、１時間）を行い、全体を水素化した。

【００８０】その後、公知のパターニング技術により所
望の形状を有する活性層を形成した。（図６（Ｂ））こ
の時、活性層を覆う絶縁膜２１１ａもパターニングされ
て絶縁膜２１１ｂが形成された。

【００８１】以上の工程を経て、ｎチャネル型ＴＦＴの
ソース領域２１５、ドレイン領域２１６、低濃度不純物
領域２１７、２１８、チャネル形成領域２１９が形成さ
れ、ｐチャネル型ＴＦＴのソース領域２２１、ドレイン
領域２２２、チャネル形成領域２２０が形成された。

【００８２】次いで、ｎチャネル型ＴＦＴ及びｐチャネ
ル型ＴＦＴを覆って、プラズマＣＶＤ法により膜厚１０
０ｎｍの酸化珪素膜と、ＴＥＯＳと酸素（Ｏ₂）を原料
ガスに用いた膜厚９４０ｎｍの酸化珪素膜との積層構造
の層間絶縁膜２２３を形成した。（図６（Ｃ））

【００８３】そして、コンタクトホールを形成してソー
ス配線２２４、２２６、ドレイン配線２２５、２２７を
形成して、図６（Ｄ）に示す状態を得た。最後に水素雰
囲気中で熱処理を行い、全体を水素化してｎチャネル型
ＴＦＴ及びｐチャネル型ＴＦＴが完成した。

【００８４】［実施例３］上記実施例１及び２の作製
工程を用いたｎチャネル型ＴＦＴ及びｐチャネル型ＴＦ
Ｔを備えた半導体装置について、図７（Ａ）〜（Ｃ）及
び図８（Ａ）〜（Ｃ）を用いてその構造の一例を説明す
る。

【００８５】なお、本発明にかかる半導体装置は、同一
基板上に周辺駆動回路部と画素部とを備えている。本実
施例では図示を容易にするため、周辺駆動回路部の一部
を構成するＣＭＯＳ回路を図７に示し、画素部の一部を
構成する画素ＴＦＴ（Ｎチャネル型ＴＦＴ）とを図８に
示した。なお、実施例１及び２の作製工程に加え、０．
２〜０．４μｍのパッシベーション膜３１９を形成し
た。パッシベーションとしては窒素を含む膜、例えば窒
化珪素膜を用いることが好ましい。

【００８６】図７で示すＣＭＯＳ回路はインバータ回路
とも呼ばれ、半導体回路を構成する基本回路である。こ
のようなインバータ回路を組み合わせたりすることでＮ
ＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成し
たり、さらに複雑なロジック回路をも構成することがで
きる。

【００８７】図７（Ａ）は図７（Ｂ）の上面図に相当す
る図であり、図７（Ａ）において、点線Ａ−Ａ’で切断
した部分が、図７（Ｂ）のＣＭＯＳ回路の断面構造に相
当する。また、図７（Ｃ）は、図７（Ａ）及び図７
（Ｂ）に対応するインバータ回路の回路図である。

【００８８】図７（Ｂ）において、いずれのＴＦＴ（薄
膜トランジスタ）も基板３０１上に形成されている。Ｃ
ＭＯＳ回路のＰチャネル型ＴＦＴの場合には、ゲート電
極３０２が形成され、その上に窒化珪素からなる第１絶
縁膜３０３、酸化珪素からなる第２絶縁膜３０４が設け
られている。第２絶縁膜上には、活性層としてｐ⁺領域
３１２（ドレイン領域）、３１５（ソース領域）とチャ
ネル形成領域３１４とが形成される。上記実施例１及び
２では工程数を低減するため、Ｐチャネル型ＴＦＴに前
記高濃度不純物領域と前記チャネル形成領域の間に低濃
度不純物領域（ＬＤＤ領域）を設けていないが、作製し
てもよい。チャネル形成領域３１４は絶縁膜３１３で保
護される。なお、ｐ⁺領域３１２、３１５は活性層と同
一パターニング形状を有する絶縁膜（制御絶縁膜）３０
８で保護される。絶縁膜３０８の上を覆う第１の層間絶
縁膜３１７にコンタクトホールが形成され、ｐ⁺領域３
１２、３１５に配線３１８、３２０が接続され、さらに
その上にパッシベーション膜３１９が形成される。簡略
化のため図示しないがさらにその上に第２の層間絶縁膜
が形成され、配線３２０に引き出し配線が接続されて、
その上を覆って第３の層間絶縁膜が形成される。

【００８９】一方、Ｎチャネル型のＴＦＴは、活性層と
してｎ⁺領域（ソース領域）３０５、ｎ⁺領域３１１
（ドレイン領域）と、チャネル形成領域３０９と、前記
ｎ⁺型領域とチャネル形成領域の間にｎ^-型領域３０
６、３１０が形成される。なお、ドレイン領域に接する
ｎ^-型領域３１０はｎ^-型領域３０６より幅を大きく形
成して信頼性を向上させた。絶縁膜３０８の上を覆う第
１の層間絶縁膜３１７にコンタクトホールが形成され、
ｎ⁺型領域３０５、３１１には配線３１６、３１８が形
成され、さらにその上にパッシベーション膜３１９が形
成される。簡略化のため図示しないがさらにその上に第
２の層間絶縁膜が形成され、配線３２０に引き出し配線
が接続されて、その上を覆って第３の層間絶縁膜が形成
される。なお、活性層以外の部分は、上記Ｐチャネル型
ＴＦＴと概略同一構造であり簡略化のため説明を省略す
る。３０７は３１３と同じ機能を有する絶縁膜である。

【００９０】また、図８（Ａ）は図８（Ｂ）の上面図に
相当する図であり、図８（Ａ）において、点線Ａ−Ａ’
で切断した部分が、図８（Ｂ）の画素部の断面構造に相
当する。また、図８（Ｃ）は、図８（Ａ）及び図８
（Ｂ）に対応する回路図である。

【００９１】画素部に形成されたＮチャネル型ＴＦＴに
ついては、基本的に、ＣＭＯＳ回路のＮチャネル型ＴＦ
Ｔと同一構造である。基板上４０１にゲート電極４０３
が形成され、その上に窒化珪素からなる第１絶縁膜４０
２、酸化珪素からなる第２絶縁膜４０４が設けられてい
る。第２絶縁膜上には、活性層としてｎ⁺領域４０５、
４０４、４１４と、チャネル形成領域４０７、４１１
と、前記ｎ⁺型領域とチャネル形成領域の間にｎ^-型領
域４０６、４１３が形成される。また、チャネル形成領
域４０７、４１１は絶縁膜４０８、４１２で保護され
る。なお、ｎ^-型領域及びｎ⁺領域は活性層と同一パタ
ーニング形状を有する絶縁膜（制御絶縁膜）４１０で保
護される。絶縁膜４１０の上を覆う第１の層間絶縁膜４
１９にコンタクトホールが形成され、ｎ⁺領域４０５に
配線４１６が接続され、ｎ⁺領域４１４に配線４１７が
接続され、さらにその上にパッシベーション膜４１８が
形成される。そして、その上に第２の層間絶縁膜４２０
が形成される。さらに、その上に第３の層間絶縁膜４２
２が形成され、ＩＴＯ、ＳｎＯ₂等の透明導電膜からな
る画素電極４２３が接続される。また、４２１は画素電
極４２３と隣接する画素電極である。

【００９２】なお、画素部の容量部は、第１絶縁膜及び
第２絶縁膜を誘電体として、容量配線４１５と、ｎ⁺領
域４１４とで形成されている。

【００９３】本実施例では一例として透過型のＬＣＤを
作製したが特に限定されない。例えば、画素電極の材料
として反射性を有する金属材料を用い、画素電極のパタ
ーニングの変更、または幾つかの工程の追加／削除を適
宜行えば反射型のＬＣＤを作製することが可能である。

【００９４】なお、本実施例では、画素部の画素ＴＦＴ
のゲート配線をダブルゲート構造としているが、オフ電
流のバラツキを低減するために、トリプルゲート構造等
のマルチゲート構造としても構わない。また、開口率を
向上させるためにシングルゲート構造としてもよい。

【００９５】本実施例を実施して作製されたＴＦＴは、
よりばらつきの少ない電気特性を示す。また、本実施例
を実施例１、実施例２と組み合わせることは可能であ
る。

【００９６】〔実施例４〕実施例１では、形成順序
（ドーピング順序）をｎ⁺領域→ｎ^-領域→ｐ⁺領域と
したが、本実施例では、形成順序をｐ⁺領域→ｎ^-領域
→ｎ⁺領域の順とする例を示す。

【００９７】本実施例は、実施例１と図１（Ｅ）の工程
までは同一であり、簡略化のため説明は省略する。

【００９８】実施例１に従い図１（Ｅ）に示す状態を得
たら、フォトマスクを用いてｎチャネル型ＴＦＴを覆う
レジストマスク５０１を形成し、表面が露呈した結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、ｐ⁺領域５０２、５０３を形成した。（図９
（Ａ））本実施例ではドーピングガスには水素で１〜１
０％に希釈されたジボラン（Ｂ₂Ｈ₆）を用いた。

【００９９】次いで、レジストマスク５０１を除去した
後、ＬＤＤ領域を形成するための制御絶縁膜（本実施例
では、膜厚５０ｎｍの酸化珪素膜）５１１ａを形成し
た。（図９（Ｂ））

【０１００】次いで、制御絶縁膜５１１ａが表面に設け
られた結晶質半導体膜にｎ型を付与する不純物元素を添
加する工程を行ない、ｎ^-領域５０４を形成した。（図
９（Ｃ））ここでは全面にドーピングを行ったが、Ｐチ
ャネル型ＴＦＴを覆うレジストマスクを形成してもよ
い。

【０１０１】次いで、フォトマスクを用いたパターニン
グによってｎチャネル型ＴＦＴの一部またはｐチャネル
型ＴＦＴを覆うレジストマスク５０５を形成し、絶縁膜
５１１ａを選択的に除去して絶縁膜５１１ｂを形成し
た。次いで、表面が露呈された結晶質半導体膜にｎ型を
付与する不純物元素（リン）を添加する工程を行ない、
第１の不純物領域（ｎ⁺領域）５０６を形成した。（図
９（Ｄ））

【０１０２】次いで、レジストマスク５０５を除去して
レーザーアニールまたは熱アニールによる不純物の活性
化処理を行なった後、水素雰囲気中で熱処理（３５０
℃、１時間）を行い、全体を水素化した。その後、公知
のパターニング技術により所望の形状を有する活性層を
形成した。この時、ｐチャネル型ＴＦＴの活性層を覆う
絶縁膜もパターニングされて絶縁膜５１１ｃが形成され
た。なお、ｎチャネル型ＴＦＴの活性層を覆う絶縁膜５
１１ｂの端部は、ｎ⁺領域とｎ^-領域の境界と一致す
る。

【０１０３】以上の工程を経て、ｎチャネル型ＴＦＴの
ソース領域５１５、ドレイン領域５１６、低濃度不純物
領域５１７、５１８、チャネル形成領域５１９が形成さ
れ、ｐチャネル型ＴＦＴのソース領域５２１、ドレイン
領域５２２、チャネル形成領域５２０が形成された。
（図１０（Ａ））

【０１０４】次いで、ｎチャネル型ＴＦＴ及びｐチャネ
ル型ＴＦＴを覆って、プラズマＣＶＤ法により膜厚１０
０ｎｍの酸化珪素膜と、ＴＥＯＳと酸素（Ｏ₂）を原料
ガスに用いた膜厚９４０ｎｍの酸化珪素膜との積層構造
の層間絶縁膜５２３を形成した。（図１０（Ｂ））

【０１０５】そして、コンタクトホールを形成してソー
ス配線５２４、５２６、ドレイン配線５２５、５２７を
形成して、図１０（Ｃ）に示す状態を得た。最後に水素
雰囲気中で熱処理を行い、全体を水素化してｎチャネル
型ＴＦＴ及びｐチャネル型ＴＦＴが完成した。

【０１０６】本実施例を実施して作製されたＴＦＴは、
よりばらつきの少ない電気特性を示す。また、本実施例
を実施例１、実施例２、実施例３と組み合わせることは
可能である。

【０１０７】［実施例５］実施例４の作製工程を用い
たｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを備えた
半導体装置について、図１１（Ａ）〜（Ｃ）を用いてそ
の構造の一例を説明する。

【０１０８】なお、本発明にかかる半導体装置は、同一
基板上に周辺駆動回路部と画素部とを備えている。本実
施例では図示を容易にするため、周辺駆動回路部の一部
を構成するＣＭＯＳ回路のみを図１１に示した。また、
画素部においては、実施例３と同一とすればよい。な
お、実施例４の作製工程に加え、０．２〜０．４μｍの
パッシベーション膜３２１を形成した。パッシベーショ
ンとしては窒素を含む膜、例えば窒化珪素膜を用いるこ
とが好ましい。

【０１０９】図１１（Ａ）は図１１（Ｂ）の上面図に相
当する図であり、図１１（Ａ）において、点線Ａ−Ａ’
で切断した部分が、図１１（Ｂ）のＣＭＯＳ回路の断面
構造に相当する。また、図１１（Ｃ）は、図１１（Ａ）
及び図１１（Ｂ）に対応するインバータ回路の回路図で
ある。

【０１１０】図１１（Ｂ）において、いずれのＴＦＴ
（薄膜トランジスタ）も基板６０１上に形成されてい
る。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、ゲ
ート電極６０２が形成され、その上に窒化珪素からなる
第１絶縁膜６０３、酸化珪素からなる第２絶縁膜６０４
が設けられている。第２絶縁膜上には、活性層としてｐ
⁺領域６１４（ドレイン領域）、６１８（ソース領域）
とチャネル形成領域６１５が形成される。チャネル形成
領域６１５は絶縁膜６１６で保護される。なお、ｐ ⁺領
域６１４、６１８は活性層と同一パターニング形状を有
する絶縁膜（制御絶縁膜）６１８で保護される。絶縁膜
６１８の上を覆う第１の層間絶縁膜６２０にコンタクト
ホールが形成され、ｐ⁺領域６１４に配線６２２が接続
され、ｐ⁺領域６１８に配線６２３が接続され、さらに
その上にパッシベーション膜６２１が形成される。簡略
化のため図示しないがさらにその上に第２の層間絶縁膜
が形成され、配線６２３に引き出し配線が接続されて、
その上を覆って第３の層間絶縁膜が形成される。

【０１１１】一方、Ｎチャネル型のＴＦＴは、活性層と
してｎ⁺領域６０８と、ｎ⁺領域（ソース領域）６０５
と、ｎ⁺領域６１３（ドレイン領域）と、チャネル形成
領域６０６、６１０と、前記ｎ⁺型領域とチャネル形成
領域の間にｎ^-型領域６０９、６１２が形成される。な
お、ドレイン領域に接するｎ^-型領域６１２はｎ^-型領
域６０９より幅を大きく形成して信頼性を向上させた。
なお、ｎ^-型領域６０９、６１２に接して絶縁膜６１１
が形成され、絶縁膜６１１の端部はｎ⁺型領域とｎ^-型
領域の境界と一致している。絶縁膜６１１の上を覆う第
１の層間絶縁膜６２０にコンタクトホールが形成され、
ｎ⁺型領域６０５には配線６１９には接続され、ｎ⁺型
領域６１３には配線６２２が形成され、さらにその上に
パッシベーション膜６２１が形成される。簡略化のため
図示しないがさらにその上に第２の層間絶縁膜が形成さ
れ、配線６１９に引き出し配線が接続されて、その上を
覆って第３の層間絶縁膜が形成される。６０７は６１６
と同じ機能を有する絶縁膜である。

【０１１２】なお、本実施例では、Ｎチャネル型ＴＦＴ
のゲート配線をダブルゲート構造としているが、オフ電
流のバラツキを低減するために、トリプルゲート構造等
のマルチゲート構造としても構わない。

【０１１３】なお、本実施例を実施例１、実施例２、実
施例３、実施例４と組み合わせることは可能である。

【０１１４】［実施例６］本実施例では、実施例１に
おける図１（Ｂ）に相当する状態を得た後、図１（Ｃ）
に相当する工程の前にフッ酸系のエッチャントにより半
導体膜表面を水素終端させる例を図１２を用いて示す。
なお、本実施例は、実施例１と図１（Ｂ）の工程までは
同一であり、簡略化のため説明は省略する。

【０１１５】まず、実施例１に従い、図１（Ｂ）の状態
を得る。図１２（Ａ）において、７０１は基板、７０２
はゲート配線、７０３は第１絶縁膜、７０４は第２絶縁
膜、７０４ａは非晶質珪素膜である。

【０１１６】そして、結晶化処理の直前に非晶質半導体
膜表面をバッファーフッ酸等のフッ酸系のエッチャント
で洗浄して清浄な表面を有する非晶質珪素膜７０４ｂを
形成する。（図１２（Ｂ））この工程においては、表面
に付着した不純物を除去するとともにシリコン表面付近
のシリコンの結合手が水素終端されて不純物と結合しに
くくなり、良好な結晶質半導体膜を形成することができ
る。

【０１１７】次いで、非晶質半導体膜１０４の結晶化処
理を行い、結晶質半導体膜１０５を形成する。結晶化処
理としては、公知の如何なる手段、例えば熱結晶化処
理、赤外光または紫外光の照射による結晶化処理（以下
レーザー結晶化と呼ぶ）、触媒元素を用いた熱結晶化処
理、触媒元素を用いたレーザー結晶化処理等、またはこ
れらの結晶化処理を組み合わせた処理を用いることがで
きる。

【０１１８】本実施例を実施して作製されたＴＦＴは、
シリコン界面が清浄なため、よりばらつきの少ない電気
特性を示す。また、本実施例を実施例１、実施例２、実
施例３、実施例４、実施例５と組み合わせることは可能
である。

【０１１９】［実施例７］本実施例では、実施例２にお
ける図４（Ａ）に相当する状態を得た後、結晶化処理を
行ない、液相による触媒元素の低減処理を行う例を図１
３を用いて示す。なお、本実施例は、実施例２と図４
（Ａ）の工程までは同一であり、簡略化のため説明は省
略する。

【０１２０】まず、実施例２に従い、図１３（Ａ）の状
態を得る。図１３（Ａ）において、８０１は基板、８０
２はゲート配線、８０３は第１絶縁膜、８０４は第２絶
縁膜、８０４ａは非晶質珪素膜、極薄いニッケル含有層
８０５である。

【０１２１】次いで、非晶質半導体膜１０４の結晶化処
理を行い、結晶質半導体膜１０５を形成する。結晶化処
理としては、公知の如何なる手段、例えば熱結晶化処
理、赤外光または紫外光の照射による結晶化処理（以下
レーザー結晶化と呼ぶ）、触媒元素を用いた熱結晶化処
理、触媒元素を用いたレーザー結晶化処理等、またはこ
れらの結晶化処理を組み合わせた処理を用いることがで
きる。本実施例では、熱結晶化処理後にレーザー照射工
程を施し、結晶性の改善に加え、後のゲッタリング工程
の効率を向上させた。

【０１２２】上記結晶化工程の後に、液相と非晶質半導
体膜を接触させて結晶質珪素膜中に残存する触媒元素を
除去または低減する。（図１３（Ｂ））液相と接触させ
て、触媒元素（本実施例ではニッケル）を液相（本実施
例では硫酸）へと吸い出す。特に、結晶質珪素膜と硫酸
との接触方法は限定されないが、本実施例では基板をバ
ッファーフッ酸で処理して酸化膜を除去した後、硫酸
（３００℃）中に１０分浸漬した後、純水洗浄、乾燥さ
せた。硫酸の温度は２００℃以上、硫酸の沸点未満であ
り、好ましくは３００℃以上とし、このような温度で数
秒〜数十分、好ましくは３〜２０分接触を行えばよい。
なお、ニッケルが液相に移動しやすい状態とするために
ファーネスアニール、レーザーアニールまたはランプア
ニール等の加熱手段を同時に施してもよい。なお、液相
によるゲッタリング工程の前、島状領域の表面のパター
ニング時の残渣物（図示しない）や自然酸化膜（図示し
ない）を除去することが望ましい。また、液相によるゲ
ッタリング工程の後、ゲッタリング時の残渣物（図示し
ない）をフッ酸系のエッチャント処理により除去するこ
とが好ましい。なお、結晶質珪素膜と硫酸とを接触させ
ることにより結晶質珪素膜の表面の洗浄も同時に行わ
れ、触媒元素として用いた元素以外の不純物元素、例え
ば、Ｆｅ、Ｃｒ、Ｃｏ、Ｃｕ等の濃度も低減された。ま
た、結晶質珪素膜と硫酸とを接触させた後、フッ酸系の
エッチング処理を行ない残留物を除去することが好まし
い。

【０１２３】このようにして、液相による触媒元素の低
減処理を行うことで十分にニッケル濃度が低減された結
晶質珪素膜８０４ｃを得る。（図１３（Ｃ））

【０１２４】以上の工程を経て得られた結晶質珪素膜８
０４ｃを用いて、実施例１で説明したプロセスを用いれ
ば図３（ｃ）に示したＴＦＴが得られる。なお、本実施
例においては、工程順序を変更しパターニング後に液相
による触媒元素の低減処理を行ってもよい。

【０１２５】また、リン元素による金属元素のゲッタリ
ング効果を利用して結晶質珪素膜中に残存する触媒元素
を除去又は低減する技術（特開平10-270363 号公報）と
組み合わせるとさらに触媒元素を除去又は低減できる。

【０１２６】また、ハロゲン元素（代表的には塩素また
はフッ素）を含む雰囲気中において加熱処理を行い、ハ
ロゲン元素による金属元素のゲッタリング効果を利用し
て結晶質珪素膜中に残存する触媒元素を除去又は低減す
る技術（特開平7-94757 号公報）と組み合わせるとさら
に触媒元素を除去又は低減できる。

【０１２７】また、本実施例を実施例２、実施例３、実
施例４、実施例５、実施例６と組み合わせることは可能
である。なお、ニッケルに限らず、結晶質半導体膜中の
不純物元素、例えば、Ｆｅ、Ｃｒ、Ｃｏ等の濃度も低減
され、表面の洗浄も同時に行われるため、実施例１と組
み合わせることもできる。

【０１２８】〔実施例８〕本実施例においては結晶
化工程の前に非晶質半導体膜へ不純物の添加を行ない、
ＴＦＴのしきい値制御を行う工程を加えた例を図１４を
用いて説明する。

【０１２９】まず、実施例１と同様に基板９０１上に、
ゲート電極９０２、ゲート絶縁膜９０３ａ、９０３ｂ、
非晶質珪素膜９０４ａを形成した。ここまでの工程は実
施例１と同一であるため、説明を省略する。

【０１３０】次いで、非晶質半導体上に制御絶縁膜９０
５を形成する。本実施例では減圧熱ＣＶＤ法により酸化
珪素膜を１３０ｎｍの膜厚で形成した。（図１４
（Ａ））制御絶縁膜９０５としては酸化珪素膜、窒化珪
素膜、窒化酸化珪素膜（ＳｉＯ_xＮ _y）、有機樹脂膜
（ＢＣＢ膜）、またはこれらの積層膜等を１００〜２０
０ｎｍの膜厚範囲で用いることができる。制御絶縁膜９
０５の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ
法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の
形成方法を用いることができる。また、オゾン水による
酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等
により形成してもよい。

【０１３１】次いで、絶縁膜９０５が表面に設けられた
結晶質半導体膜にしきい値を制御する不純物元素を添加
する工程を行ない、不純物領域９０４ｂを形成した。本
実施例ではボロンをしきい値制御が可能な濃度範囲（Ｓ
ＩＭＳ分析で１×１０¹⁵〜１×１０¹⁷atoms ／ｃｍ³）
に添加した。（図１４（Ｂ））

【０１３２】ただし、図１８を基に、絶縁膜９０５を介
してその下の結晶質半導体膜に不純物を添加するため
に、絶縁膜９０５の膜厚を考慮に入れ、適宜ドーピング
条件を設定することが重要である。

【０１３３】次いで、制御絶縁膜９０５をフッ酸処理で
除去した。（図１４（Ｃ））

【０１３４】次いで、結晶化処理を行ない結晶質珪素膜
９０４ｃを形成した。

【０１３５】以上の工程を経て得られた結晶質珪素膜９
０４ｃを用いて、実施例１で説明したプロセスを用いれ
ば図３（ｃ）に示したＴＦＴが得られる。

【０１３６】なお、実施例１〜実施例７のどの構成を採
用しても良いし、各実施例を自由に組み合わせて用いる
ことが可能である。

【０１３７】〔実施例９〕本実施例では、本願発明に
よって作製された液晶表示装置の例を図１５に示す。画
素ＴＦＴ（画素スイッチング素子）の作製方法やセル組
工程は公知の手段を用いれば良いので詳細な説明は省略
する。

【０１３８】図１５は、本実施例のアクティブマトリク
ス型液晶パネルの概略図である。図１５に示すようにア
クティブマトリクス基板と対向基板とが対向し、これら
の基板間に液晶が挟まれている。アクティブマトリクス
基板はガラス基板１０００上に形成された画素部１００
１、走査線駆動回路１００２、信号線駆動回路１００３
を有する。

【０１３９】走査線駆動回路１００２、信号線駆動回路
１００３はそれぞれ走査線１０３０、信号線１０４０に
よって画素部１００１に接続されている。これら駆動回
路１００２、１００３はＣＭＯＳ回路で主に構成されて
いる。

【０１４０】画素部１００１の行ごとに走査線１０３０
が形成され、列ごとに信号線１０４０が形成されてい
る。走査線１０３０、信号線１０４０の交差部近傍に
は、画素ＴＦＴ８１０が形成されている。画素ＴＦＴ１
０１０のゲート電極は走査線１０３０に接続され、ソー
スは信号線１０４０に接続されている。更に、ドレイン
には画素電極１０６０、保持容量１０７０が接続されて
いる。

【０１４１】対向基板１０８０はガラス基板全面にＩＴ
Ｏ膜等の透明導電膜が形成されている。透明導電膜は画
素部１００１の画素電極１０６０に対する対向電極であ
り、画素電極、対向電極間に形成された電界によって液
晶材料が駆動される。対向基板１０８０には必要であれ
ば配向膜や、ブラックマトリクスや、カラーフィルタが
形成されている。

【０１４２】アクティブマトリクス基板側のガラス基板
にはＦＰＣ１０３１を取り付ける面を利用してＩＣチッ
プ１０３２、１０３３が取り付けられている。これらの
ＩＣチップ１０３２、１０３３はビデオ信号の処理回
路、タイミングパルス発生回路、γ補正回路、メモリ回
路、演算回路などの回路をシリコン基板上に形成して構
成される。

【０１４３】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればＥＬ（エレクトロルミネッセンス）表示装
置やＥＣ（エレクトロクロミックス）表示装置に本願発
明を適用することも可能であることは言うまでもない。

【０１４４】また、本願発明を用いて作製できる液晶表
示装置は透過型か反射型かは問わない。どちらを選択す
るのも実施者の自由である。この様に本願発明はあらゆ
るアクティブマトリクス型の電気光学装置（半導体装
置）に対して適用することが可能である。

【０１４５】なお、本実施例に示した半導体装置を作製
するにあたって、実施例１〜実施例８のどの構成を採用
しても良いし、各実施例を自由に組み合わせて用いるこ
とが可能である。

【０１４６】〔実施例１０〕本願発明は従来のＩＣ技
術全般に適用することが可能である。即ち、現在市場に
流通している全ての半導体回路に適用できる。例えば、
ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳ
ＩＣプロセッサ等のマイクロプロセッサに適用しても良
いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補
正回路、信号分割回路等）に代表される信号処理回路や
携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）
用の高周波回路に適用しても良い。

【０１４７】また、マイクロプロセッサ等の半導体回路
は様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両（自動車や電車等）の制御用コン
ピュータなども挙げられる。本願発明はその様な半導体
装置に対しても適用可能である。

【０１４８】なお、本実施例に示した半導体装置を作製
するにあたって、実施例１〜実施例８のどの構成を採用
しても良いし、各実施例を自由に組み合わせて用いるこ
とが可能である。

【０１４９】〔実施例１１〕本実施例では、本願発明
を用いてＥＬ（エレクトロルミネッセンス）表示装置を
作製した例について説明する。

【０１５０】図１９（Ａ）は本願発明を用いたＥＬ表示
装置の上面図である。図１９（Ａ）において、４０１０
は基板、４０１１は画素部、４０１２はソース側駆動回
路、４０１３はゲート側駆動回路であり、それぞれの駆
動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７
に至り、外部機器へと接続される。

【０１５１】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材６００
０、シーリング材（ハウジング材ともいう）７０００、
密封材（第２のシーリング材）７００１が設けられてい
る。

【０１５２】また、図１９（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）４０２２及び画素部用ＴＦＴ４０
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴは本発明のボトムゲート構造）を用いれば良い。

【０１５３】本願発明は、駆動回路用ＴＦＴ４０２２、
画素部用ＴＦＴ４０２３に際して用いることができる。

【０１５４】本願発明を用いて駆動回路用ＴＦＴ４０２
２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料で
なる層間絶縁膜（平坦化膜）４０２６の上に画素部用Ｔ
ＦＴ４０２３のドレインと電気的に接続する透明導電膜
でなる画素電極４０２７を形成する。透明導電膜として
は、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼
ばれる）または酸化インジウムと酸化亜鉛との化合物を
用いることができる。そして、画素電極４０２７を形成
したら、絶縁膜４０２８を形成し、画素電極４０２７上
に開口部を形成する。

【０１５５】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。

【０１５６】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。

【０１５７】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。

【０１５８】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。

【０１５９】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。

【０１６０】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。

【０１６１】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材が
設けられ、さらにシーリング材７０００の外側には密封
材（第２のシーリング材）７００１が形成される。

【０１６２】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１６３】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。

【０１６４】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。

【０１６５】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１６６】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１６７】また、配線４０１６はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１
４、４０１５も同様にしてシーリング材７０００および
密封材７００１の下を通ってＦＰＣ４０１７に電気的に
接続される。

【０１６８】〔実施例１２〕本願発明の電気光学装置
は、様々な電子機器のディスプレイとして利用される。
その様な電子機器としては、ビデオカメラ、デジタルカ
メラ、プロジェクター、プロジェクションＴＶ、ゴーグ
ルディスプレイ、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話、電子書籍等）などが挙げられる。それらの一例を
図１６に示す。

【０１６９】図１６（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
部２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本願発明を音声出力部２００２、音声入
力部２００３、表示部２００４やその他の信号制御回路
に適用することができる。

【０１７０】図１６（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明を表示部２１０２、音声入力
部２１０３やその他の信号制御回路に適用することがで
きる。

【０１７１】図１６（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５で構成される。本願発明は表示部２２０５
やその他の信号制御回路に適用できる。

【０１７２】図１６（Ｄ）はゴーグルディスプレイであ
り、本体２３０１、表示部２３０２、アーム部２３０３
で構成される。本発明は表示部２３０２やその他の信号
制御回路に適用することができる。

【０１７３】図１６（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、反射型の表示装置２
４０３、偏光ビームスプリッタ２４０４、リフレクター
２４０５、２４０６、スクリーン２４０７で構成され
る。本発明は反射型の表示装置２４０３やその他の信号
制御回路に適用することができる。なお、ここでは単板
式の例を示したが、三板式のフロントプロジェクション
としてもよい。

【０１７４】図１６（Ｆ）はフロントプロジェクション
であり、本体２５０１、光源２５０２、反射型の表示装
置２５０３、光学系（ビームスプリッターや偏光子等が
含まれる）２５０４、スクリーン２５０５で構成され
る。スクリーン２５０５は会議や学会発表などのプレゼ
ンテーションに利用される大画面スクリーンであるの
で、反射型の表示装置２５０３は高い解像度が要求され
る。なお、ここでは単板式の例を示したが、三板式のフ
ロントプロジェクションとしてもよい。

【０１７５】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。

【０１７６】なお、本実施例に示した半導体装置を作製
するにあたって、実施例１〜実施例８のどの構成を採用
しても良いし、各実施例を自由に組み合わせて用いるこ
とが可能である。また、実施例９、１０、１１に示した
電気光学装置や半導体回路を適宜組み合わせて用いても
良い。

【０１７７】

【発明の効果】本発明を用いることによって、結晶質半
導体膜へ１３族に属する不純物元素および１５族に属す
る不純物元素を制御性よく添加（ドーピング）する。そ
のため、優れた電気特性と高い信頼性とを備えた半導体
装置を得ることができる。

【０１７８】

【図面の簡単な説明】

【図１】実施例１のＴＦＴの作製工程の説明図であ
る。

【図２】実施例１のＴＦＴの作製工程の説明図であ
る。

【図３】実施例１の上面図及び断面図の説明図であ
る。

【図４】実施例２のＴＦＴの作製工程の説明図であ
る。

【図５】実施例２のＴＦＴの作製工程の説明図であ
る。

【図６】実施例２のＴＦＴの作製工程の説明図であ
る。

【図７】実施例３の上面図及び断面図の説明図であ
る。

【図８】実施例３の上面図及び断面図の説明図であ
る。

【図９】実施例４のＴＦＴの作製工程の説明図であ
る。

【図１０】実施例４のＴＦＴの作製工程の説明図であ
る。

【図１１】実施例５の上面図及び断面図の説明図であ
る。

【図１２】実施例６のＴＦＴの作製工程の説明図であ
る。

【図１３】実施例７のＴＦＴの作製工程の説明図であ
る。

【図１４】実施例８のＴＦＴの作製工程の説明図であ
る。

【図１５】アクティブマトリクス基板の構成を示す図
である。

【図１６】電子機器の説明図である。

【図１７】リンの濃度分布を示す図である。

【図１８】ボロンの濃度分布を示す図である。

【図１９】ＥＬ表示装置の説明図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６２７Ｃ６２７Ｂ

Claims

【特許請求の範囲】

【請求項１】絶縁表面上にゲート電極と、前記ゲート
電極に接するゲート絶縁膜と、前記ゲート絶縁膜上に接
し、高濃度不純物領域、チャネル形成領域、及び前記高
濃度不純物領域と前記チャネル形成領域との間に形成さ
れた低濃度不純物領域からなる活性層と、前記低濃度不
純物領域上に接する絶縁膜とを有することを特徴とする
半導体装置。
【請求項２】絶縁表面上にゲート電極と、前記ゲート
電極に接するゲート絶縁膜と、前記ゲート絶縁膜上に接
し、高濃度不純物領域、チャネル形成領域、及び前記高
濃度不純物領域と前記チャネル形成領域との間に形成さ
れた低濃度不純物領域からなる活性層と、前記チャネル
形成領域上に接する第１の絶縁膜と、前記第１の絶縁膜
を覆う第２の絶縁膜とを有し、前記第２の絶縁膜は、前
記低濃度不純物領域上に接することを特徴とする半導体
装置。
【請求項３】請求項２において、前記第２の絶縁膜
は、前記活性層を構成する高濃度不純物領域と接するこ
とを特徴とする半導体装置。
【請求項４】請求項２または請求項３において、前記
第２の絶縁膜の膜厚は、１０〜２００ｎｍであることを
特徴とする半導体装置。
【請求項５】請求項１乃至４のいずれか一において、
前記低濃度不純物領域は、前記第２の絶縁膜を介して１
３族または１５族に属する不純物元素を添加することに
より形成する工程を経て形成された領域であることを特
徴とする半導体装置。
【請求項６】請求項１乃至５のいずれか一において、
前記ゲート絶縁膜及び前記活性層は、前記ゲート絶縁膜
の表面が大気にふれることなく積層形成する工程を経て
形成されたことを特徴とする半導体装置。
【請求項７】請求項１乃至６のいずれか一において、
前記高濃度不純物領域は、ソース領域またはドレイン領
域であることを特徴とする半導体装置。
【請求項８】請求項１乃至７のいずれか一において、
前記半導体回路とは、マイクロプロセッサ、信号処理回
路または高周波回路であることを特徴とする半導体素子
からなる半導体回路を備えた半導体装置。
【請求項９】請求項１乃至８のいずれか一において、
前記半導体装置は電気光学装置又は電子機器であること
を特徴とする半導体素子からなる半導体回路を備えた半
導体装置。
【請求項１０】請求項９において、前記電気光学装置
とは液晶表示装置、ＥＬ表示装置、ＥＣ表示装置又はイ
メージセンサであることを特徴とする半導体素子からな
る半導体回路を備えた半導体装置。
【請求項１１】請求項９において、前記電子機器と
は、ビデオカメラ、デジタルカメラ、プロジェクター、
ゴーグルディスプレイ、カーナビゲーション、パーソナ
ルコンピュータ又は携帯情報端末であることを特徴とす
る半導体装置。
【請求項１２】ゲート配線が形成された絶縁表面にゲ
ート絶縁膜と非晶質半導体膜とを順次積層形成する工程
と、前記非晶質半導体膜を結晶化して結晶質半導体膜を
得る工程と、前記結晶質半導体膜上に第１の絶縁膜を形
成する工程と、前記第１の絶縁膜をパターニングしてチ
ャネル形成領域となるべき領域上に保護膜を形成する工
程と、１３族または１５族に属する不純物元素の添加を
前記結晶質半導体膜に行い高濃度不純物領域を選択的に
形成する工程と、前記保護膜を覆って第２の絶縁膜を形
成する工程と、前記第２の絶縁膜を介して１３族または
１５族に属する不純物元素の添加を前記結晶質半導体膜
に行い低濃度不純物領域を形成する工程と、を有する半
導体装置の作製方法。
【請求項１３】ゲート配線が形成された絶縁表面にゲ
ート絶縁膜と非晶質半導体膜とを順次積層形成する工程
と、前記非晶質半導体膜を結晶化して結晶質半導体膜を
得る工程と、前記結晶質半導体膜上に第１の絶縁膜を形
成する工程と、前記第１の絶縁膜をパターニングしてチ
ャネル形成領域となるべき領域上に保護膜を形成する工
程と、前記保護膜を覆って第２の絶縁膜を形成する工程
と、前記第２の絶縁膜を介して１３族または１５族に属
する不純物元素の添加を前記結晶質半導体膜に行い低濃
度不純物領域を形成する工程と、前記第２の絶縁膜を選
択的に除去して前記結晶質半導体膜の一部を露呈させる
工程と、前記露呈された前記結晶質半導体膜の一部に１
３族または１５族に属する不純物元素の添加を行い高濃
度不純物領域を形成する工程と、を有する半導体装置の
作製方法。
【請求項１４】ゲート配線が形成された絶縁表面にゲ
ート絶縁膜と非晶質半導体膜とを順次積層形成する工程
と、珪素を含む非晶質半導体膜に前記非晶質半導体膜の結晶
化を助長する触媒元素を添加する工程と、前記非晶質半
導体膜を結晶化して結晶質半導体膜を得る工程と、前記
結晶質半導体膜上に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜をパターニングしてチャネル形成領域と
なるべき領域上に保護膜を形成する工程と、１３族また
は１５族に属する不純物元素の添加を前記結晶質半導体
膜に行い高濃度不純物領域を選択的に形成する工程と、
前記保護膜を覆って第２の絶縁膜を形成する工程と、前
記第２の絶縁膜を介して１３族または１５族に属する不
純物元素の添加を前記結晶質半導体膜に行い低濃度不純
物領域を形成する工程と、加熱処理によって、前記結晶
質半導体層中の前記触媒元素を前記ソース領域、ドレイ
ン領域にゲッタリングさせる工程と、を有する半導体装
置の作製方法。
【請求項１５】請求項１４において、前記触媒元素と
して、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから
選ばれた少なくとも一つの元素が用いられることを特徴
とする半導体装置の作製方法。
【請求項１６】請求項１４または１５において、前記
非晶質半導体膜を結晶化して結晶質半導体膜を得る工程
の後、前記結晶質半導体膜と液体とを接触させて前記触
媒元素を低減させることを特徴とする半導体装置の作製
方法。
【請求項１７】請求項１１乃至１６のいずれか一にお
いて、ゲート配線が形成された絶縁表面にゲート絶縁膜
と非晶質半導体膜とを順次積層形成する工程は、前記ゲ
ート絶縁膜の表面が大気にふれることなく積層形成する
ことを特徴とする半導体装置の作製方法。
【請求項１８】請求項１１乃至１７のいずれか一にお
いて、前記非晶質半導体膜を結晶化して結晶質半導体膜
を得る工程の前に、前記非晶質半導体膜の表面の酸化膜
をフッ酸系のエッチャントにより除去することを特徴と
する半導体装置の作製方法。
【請求項１９】請求項１１乃至１８のいずれか一にお
いて、前記１３族に属する不純物元素として、Ｂ、Ａ
ｌ、Ｇａ、Ｉｎ、Ｔｌから選ばれた少なくとも一つの元
素が用いられることを特徴とする半導体装置の作製方
法。
【請求項２０】請求項１１乃至１９のいずれか一にお
いて、前記１５族に属する不純物元素として、Ｎ、Ｐ、
Ａｓ、Ｓｂ、Ｂｉから選ばれた少なくとも一つの元素が
用いられることを特徴とする半導体装置の作製方法。