JP2000209035A

JP2000209035A - 広帯域ｆｍ復調回路

Info

Publication number: JP2000209035A
Application number: JP823999A
Authority: JP
Inventors: Mitsuru Saito; 充齊藤; Yasumi Imagawa; 保美今川; Kazuhiro Nojima; 一宏野嶋
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-01-14
Filing date: 1999-01-14
Publication date: 2000-07-28

Abstract

(57)【要約】【課題】広帯域ＦＭ復調回路において、復調効率を改
善し、周波数特性の低いデバイスを用いて復調動作を可
能にし、回路規模及び消費電力の低減を図る。【解決手段】１つのリミッタ回路と、１つの遅延回路
と、リミッタ回路出力信号と遅延回路出力信号との論理
積を出力する２つのＡＮＤ回路を用いて、リミッタ回路
によりパルスに変換された１つの信号波形の立ち上がり
及び立ち下がりを検波して位相の異なる２つの復調信号
を得、低い周波数成分のまま増幅した後、加算器と積分
回路により１つの平滑信号出力を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周波数変調または
位相変調を用いて数１００ＭＨｚから数ＧＨｚに渡り情
報通信を行うシステムに利用する、広帯域ＦＭ復調回路
に関する。

【０００２】

【従来の技術】従来の広帯域ＦＭ復調回路の構成を図２
７に示す（例えば、特開平９−３１２５２２）。この広
帯域ＦＭ復調回路は、周波数変調又は位相変調信号を入
力する信号入力手段１と、入力信号をパルスに変換する
リミッタ回路２と、リミッタ回路が出力した信号を時間
τだけ遅延させる遅延回路３と、リミッタ回路の出力し
た信号と遅延回路により遅延され反転された信号との論
理積を出力するＡＮＤ回路４と、ＡＮＤ回路４の出力よ
り復調信号を得る積分回路９とで構成されている。この
広帯域ＦＭ復調回路では、入力された周波数変調又は位
相変調信号をリミッタ回路２にてパルスに変換し、リミ
ッタ回路２の出力信号の一方はＡＮＤ回路４に入力し、
もう一方は遅延回路３によって遅延され反転信号をＡＮ
Ｄ回路４に入力する。ＡＮＤ回路の入力信号と出力信号
の波形を図２８に示す。（ａ）はリミッタ回路への入力
信号、（ｂ）はリミッタ回路の出力信号、（ｃ）は遅延
回路の出力信号、（ｄ）はＡＮＤ回路への入力信号、
（ｅ）はＡＮＤ回路の出力信号である。（ｄ）の信号は
（ｂ）の信号より時間τだけ遅延されて反転されてい
る。（ｂ）、（ｄ）の信号のＡＮＤ演算を施すと、
（ｅ）のようにデューティ（ｄｕｔｙ）比の異なる信号
が出力される。入力信号の周期をＴ（＝１／ｆ）、ＡＮ
Ｄ回路の出力電圧をＶ＿ｈｉｇｈ、Ｖ＿ｌｏｗ（Ｖ＿ｈ
ｉｇｈ＞Ｖ＿ｌｏｗ）とした場合、積分回路６の出力電
圧Ｖｏｕｔは（数２）で示され、入力信号周波数ｆとＶ
ｏｕｔは線形となり、周波数変調信号又は位相変調信号
を振幅信号等に復調することができる。

【０００３】

【数１】Ｖｏｕｔ＝１／Ｔ・［τ・（Ｖ＿ｈｉｇｈ−Ｖ＿ｌｏｗ）］・ａ＋ｂ＝τｆ（Ｖ＿ｈｉｇｈ−Ｖ＿ｌｏｗ）・ａ＋ｂａ：効率に関する係数ｂ：オフセットに関する係数

【０００４】

【発明が解決しようとする課題】しかしながら上記のよ
うな広帯域ＦＭ復調回路では、復調帯域を変化させずに
効率を改善するためには遅延時間τを長くする必要があ
ったが、ＡＮＤ回路で復調する場合には復調帯域ｆ＿ｂ
の最大値は（数１）で表されるようにτによって制限を
受ける。復調効率は遅延時間に比例するが、（数１）の
制限があるため復調帯域一定のまま復調効率を改善する
ことは難しいという課題があった。

【０００５】また図２９のように復調回路を２つ並べ、
信号の立ち上がり、立ち下がりを別々の回路で検波して
出力を加算する場合、効率は向上するが回路規模が大き
くなり、消費電力が２倍になってしまうという課題があ
った。

【０００６】

【数２】ｆ＿ｂ＝１／（２・τ）さらに図３０においてＥＸＯＲ回路４０を用いて信号の
立ち上がり、立ち下がりを検波する場合、ＥＸＯＲ回路
４０の出力にはＡＮＤ回路の場合に比べて倍の周波数成
分が含まれるため、ＥＸＯＲ回路４０後のアンプ回路６
には高い周波数特性が必要となり消費電力が増加してし
まう。また非常に高い周波数特性を持ったアンプを構成
することは困難であるといった課題があった。

【０００７】

【課題を解決するための手段】これらの課題を解決する
ために、以下の手段を講じた。

【０００８】請求項１に記載の広帯域ＦＭ復調回路は、
周波数変調または位相変調された信号を入力する信号入
力手段と、入力信号を増幅して矩形波に変換する１つの
リミッタ回路と、リミッタ回路が出力した信号を遅延さ
せる１つの遅延回路と、リミッタ回路出力信号と遅延回
路出力信号との位相差に対応した信号を出力する少なく
とも２つのＡＮＤ、ＮＡＮＤ、ＯＲ，ＮＯＲ等の論理回
路と、論理回路出力を整形する２つのアンプ回路と、２
つのアンプ出力を加算する１つの加算器と、平滑して復
調信号を得る１つの積分回路と、１つの平滑信号出力を
増幅するアンプ回路により構成される復調器において、
リミッタ回路によりパルスに変換された１つの信号波形
の立ち上がり及び立ち下がりを検波して位相の異なる２
つの復調信号を得、出力を低い周波数成分の信号のまま
増幅し、加算器と積分回路により１つの平滑信号出力を
得る回路構成である。

【０００９】また、請求項２に記載の広帯域ＦＭ復調回
路は、前記リミッタ回路、遅延回路、論理回路等もしく
はその結合で発生するＤＣオフセットを吸収する少なく
とも１つのオフセット吸収回路を具備し、信号ライン間
のＤＣオフセットを無調整で吸収する機能を有した、請
求項１に記載の広帯域ＦＭ復調回路である。

【００１０】また、請求項３に記載の広帯域ＦＭ復調回
路は、前記リミッタ回路及び遅延回路出力の信号分岐の
後に少なくとも１つのバッファ回路を具備し、信号の回
り込みを抑えた、請求項１に記載の広帯域ＦＭ復調回路
である。

【００１１】また、請求項４に記載の広帯域ＦＭ復調回
路は、前記リミッタ回路、遅延回路、論理回路、論理回
路出力を増幅するアンプ回路、加算器等もしくはその結
合で発生するＤＣオフセットを吸収する回路及びリミッ
タ回路、遅延回路出力の信号分岐の後に少なくとも１つ
のバッファ回路を具備し、信号ライン間のＤＣオフセッ
トを無調整で吸収する機能を有し、信号の回り込みを抑
えた、請求項１に記載の広帯域ＦＭ復調回路である。

【００１２】また、請求項５に記載の広帯域ＦＭ復調回
路は、前記リミッタ回路から積分信号出力を増幅するア
ンプ回路までを差動信号で伝達している、請求項１から
請求項４に記載の広帯域ＦＭ復調回路である。

【００１３】また、請求項６に記載の広帯域ＦＭ復調回
路は、前記加算器を抵抗によるアッテネータで構成し
た、請求項１から請求項５に記載の広帯域ＦＭ復調回路
である。また、請求項７に記載の広帯域ＦＭ復調回路
は、前記加算器をＦＥＴによるアッテネータで構成し
た、請求項１から請求項５に記載の広帯域ＦＭ復調回路
である。

【００１４】また、請求項８に記載の広帯域ＦＭ復調回
路は、前記加算器を少なくとも２組のアンプの出力電流
を加算する電流加算器で構成した、請求項１から請求項
５に記載の広帯域ＦＭ復調回路である。

【００１５】また、請求項９に記載の広帯域ＦＭ復調回
路は、前記電流加算器がオフセット調整機構を有した、
請求項８に記載の広帯域ＦＭ復調回路である。

【００１６】また、請求項１０に記載の広帯域ＦＭ復調
回路は、前記積分回路を低域通過フィルタで構成した、
請求項１から請求項９に記載の広帯域ＦＭ復調回路であ
る。

【００１７】また、請求項１１に記載の広帯域ＦＭ復調
器は、前記信号入力手段から加算器までが、ＧａＡｓ
系、Ｓｉ系等のＦＥＴ、ＢＪＴデバイスにより同一の集
積化回路チップ内に収められていることを特徴とした、
請求項１から請求項１０に記載の広帯域ＦＭ復調器であ
る。

【００１８】また、請求項１２に記載の広帯域ＦＭ復調
回路は、前記信号入力手段から信号出力手段までが、Ｇ
ａＡｓ系、Ｓｉ系等のＦＥＴ、ＢＪＴデバイスにより同
一の集積化回路チップ内に収められて構成する広帯域Ｆ
Ｍ復調器に用いたことを特徴とした、請求項１から請求
項１０に記載の広帯域ＦＭ復調回路である。

【００１９】これらの発明によれば、リミッタ回路によ
りパルスに変換された１つの信号波形の立ち上がり及び
立ち下がりを検波して位相の異なる２つの復調信号を得
ることにより、復調効率を向上させ、低い周波数成分を
持つ信号のまま増幅することにより周波数特性の低いデ
バイスを用いて復調動作を実現させ、回路規模及び消費
電力を削減できる。

【００２０】また、請求項１３に記載の広帯域ＦＭ復調
回路は、周波数変調又は位相変調された信号を含む光信
号を受信する受信装置に、請求項１から請求項１０に記
載の広帯域ＦＭ復調回路を搭載したことを特徴とするも
ので、上記復調効率の向上により情報品質劣化が改善さ
れる。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図１から図２７、図２９を用いて説明する。

【００２２】（実施の形態１）図１は本発明の実施の形
態１を示すブロック図である。図１において、１は周波
数変調又は位相変調信号を入力する信号入力手段であ
る。２は入力信号をパルスに変換して出力するリミッタ
回路である。３はリミッタ回路出力信号を時間τだけ遅
延させる遅延回路である。４はリミッタ回路２によって
パルス化された信号と、遅延回路３によって遅延され反
転入力された信号との積を出力する第１のＡＮＤ回路で
ある。５はリミッタ回路２によってパルス化され反転入
力された信号と、遅延回路３によって遅延された信号と
の積を出力する第２のＡＮＤ回路である。６はＡＮＤ回
路４の出力波形を整形するアンプ回路である。７はＡＮ
Ｄ回路５の出力波形を整形するアンプ回路である。８は
アンプ回路６及び７の出力電圧を加算する加算器であ
る。９は加算器８の出力を平滑し復調出力を得る積分回
路である。１０は積分回路９の出力を増幅するアンプ回
路である。１１は復調信号を出力する信号出力手段であ
る。

【００２３】次に上記実施の形態１の動作について図１
から図６、図２７、図２９を用いて説明する。

【００２４】まず図１において、信号入力手段１から入
力された図２（ａ）に示す周波数変調または位相変調信
号をリミッタ回路２にてパルスに変換し、図２（ｂ）に
示す波形を遅延回路３とＡＮＤ回路４とＡＮＤ回路５に
出力する。遅延回路３は信号を時間τだけ遅延し、図２
（ｃ）の波形をＡＮＤ回路４とＡＮＤ回路５に出力す
る。ＡＮＤ回路４はリミッタ回路２より出力された図２
（ｂ）及び遅延回路３の出力を反転した図２（ｄ）に示
す信号波形のＡＮＤを施し、アンプ回路６にて低い周波
数成分のまま波形整形され、１周期Ｔに対し、デューテ
ィー比τ／Ｔとなる図２（ｂ）の波形の立ち上がりを検
波した図２（ｆ）に示す出力波形を得る。

【００２５】ＡＮＤ回路５は遅延回路３より出力された
図２（ｃ）及びリミッタ回路２の出力を反転した図２
（ｅ）に示す信号波形のＡＮＤを施し、アンプ回路７に
て低い周波数成分のまま波形整形され、１周期Ｔに対
し、デューティー比τ／Ｔとなる図２（ｂ）の波形の立
ち下がりを検波した図２（ｇ）に示す出力波形を得る。
ここで図２（ｆ）の出力波形及び図２（ｇ）の出力波形
は位相が１８０度異なっており、これらの出力を加算器
８によって加算することにより、倍の周波数成分をもつ
図２（ｈ）の出力波形を得る。加算器８の出力を積分回
路９に入力すると、出力は図３に示すような一定値Ｖｏ
ｕｔとなる。Ｖｏｕｔは、図４におけるハイレベル、ロ
ーレベルの電圧をそれぞれＶ＿ｈｉｇｈ、Ｖ＿ｌｏｗと
すると、（数２）で表される。すなわちＶｏｕｔは周波
数ｆに線形な値となり、復調回路の周波数対電圧特性は
図５に示すような右上がりの直線になる。

【００２６】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態１における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００２７】従って、本実施の形態１によれば、リミッ
タ回路によりパルスに変換された１つの信号波形の立ち
上がり及び立ち下がりを検波して位相の異なる２つの復
調信号を得、位相の１８０度異なるＡＮＤ出力波形を加
算して復調することにより復調効率を向上させ、低い周
波数成分を持つ信号のまま増幅することにより周波数特
性の低いデバイスを用いて復調動作を実現させ、回路規
模及び消費電力を削減できる。

【００２８】なお、上記実施例では論理回路にＡＮＤ回
路を適応した構成について説明したが、ＮＡＮＤ回路、
ＯＲ回路、ＮＯＲ回路等を用いても同様な効果が得られ
る。

【００２９】（実施の形態２）図７は本発明の実施の形
態２を示すブロック図である。ここで、前記従来例、実
施の形態１で説明した構成用件と同一作用を有するブロ
ックには同一の符号を付す。図７において、１２１及び
１２２はリミッタ回路で発生するＤＣのオフセットを吸
収する第１、第２のＤＣオフセット吸収回路である。１
２３及び１２４はリミッタ回路及び遅延回路で発生する
ＤＣのオフセットを吸収する第３、第４のＤＣオフセッ
ト吸収回路である。４はリミッタ回路２によってパルス
化された信号と、遅延回路３によって遅延され反転入力
された信号との積を出力する第１のＡＮＤ回路である。
５はリミッタ回路２によってパルス化され反転入力され
た信号と、遅延回路３によって遅延された信号との積を
出力する第２のＡＮＤ回路である。

【００３０】次に上記実施の形態２の動作について図２
から図８、図２７、図２９を用いて説明する。

【００３１】図８にＤＣオフセット吸収回路の一例を示
す。図８において、１３は信号入力端子、１４は信号出
力端子、１５はコンデンサ、１６１及び１６２は抵抗で
ある。信号入力端子１３への入力信号周波数ｆ＝１／Ｔ
がＤＣオフセット吸収回路の低域遮断周波数より高い場
合、ＤＣオフセット吸収回路は抵抗１６１及び１６２で
決定される所望のＤＣバイアスを印加した信号を信号出
力端子１４から出力する。

【００３２】まず図７において、信号入力手段１から入
力された図２（ａ）に示す周波数変調または位相変調信
号をリミッタ回路２にてパルスに変換し、図２（ｂ）に
示す波形を遅延回路３とＤＣオフセット吸収回路１２１
及び１２２に出力する。遅延回路３は図２（ｂ）の波形
を時間τだけ遅延し、図２（ｃ）の波形をＤＣオフセッ
ト吸収回路１２３及び１２４に出力する。各ＤＣオフセ
ット吸収回路は入力された信号に所望のＤＣバイアスを
与えて信号を出力する。ＡＮＤ回路４はリミッタ回路２
より出力された図２（ｂ）及び遅延回路３の出力を反転
した図２（ｄ）に示す信号波形のＡＮＤを施し、アンプ
回路６にて低い周波数成分のまま波形整形され、１周期
Ｔに対し、デューティー比τ／Ｔとなる図２（ｂ）の波
形の立ち上がりを検波した図２（ｆ）に示す出力波形を
得る。ＡＮＤ回路５は遅延回路３より出力された図２
（ｃ）及びリミッタ回路２の出力を反転した図２（ｅ）
に示す信号波形のＡＮＤを施し、アンプ回路７にて低い
周波数成分のまま波形整形され、１周期Ｔに対し、デュ
ーティー比τ／Ｔとなる図２（ｂ）の波形の立ち下がり
を検波した図２（ｇ）に示す出力波形を得る。ここで図
２（ｆ）の出力波形及び図２（ｇ）の出力波形は位相が
１８０度異なっており、これらの出力を加算器８によっ
て加算することにより、倍の周波数成分をもつ図２
（ｈ）の出力波形を得る。加算器８の出力を積分回路９
に入力すると、出力は図３に示すような一定値Ｖｏｕｔ
となる。Ｖｏｕｔは、図４におけるハイレベル、ローレ
ベルの電圧をそれぞれＶ＿ｈｉｇｈ、Ｖ＿ｌｏｗとする
と、（数２）で表される。すなわちＶｏｕｔは周波数ｆ
に線形な値となり、復調回路の周波数対電圧特性は図５
に示すような右上がりの直線になる。

【００３３】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態２における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００３４】従って、本実施の形態２によれば、リミッ
タ回路によりパルスに変換された１つの信号波形の立ち
上がり及び立ち下がりを検波して位相の異なる２つの復
調信号を得、位相の１８０度異なるＡＮＤ出力波形を加
算して復調することにより復調効率を向上させ、低い周
波数成分を持つ信号のまま増幅することにより周波数特
性の低いデバイスを用いて復調動作を実現させ、回路規
模及び消費電力を削減できる。

【００３５】なお、上記実施例ではＤＣオフセット吸収
回路をＡＮＤ回路入力前に設けた構成について説明した
が、遅延回路前に設けた構成についても、同様な効果が
得られる。

【００３６】また、上記実施例ではＤＣオフセット吸収
回路に図８で示す回路を適応した構成について説明した
が、図９に示す回路構成でも同様な効果が得られる。

【００３７】（実施の形態３）図１０は本発明の実施の
形態３を示すブロック図である。ここで、前記従来例、
実施の形態１及び実施の形態２で説明した構成用件と同
一作用を有するブロックには同一の符号を付す。図１０
において、１８１及び１８２はリミッタ回路２、遅延回
路３の出力を受ける第１、第２のバッファ回路である。
１８３及び１８４はバッファ回路１８１の出力を受ける
第３、第４のバッファ回路である。１８５及び１８６は
遅延回路３の出力を受ける第５、第６のバッファ回路で
ある。４はリミッタ回路２によってパルス化された信号
と、遅延回路３によって遅延され反転入力された信号と
の積を出力する第１のＡＮＤ回路である。５はリミッタ
回路２によってパルス化され反転入力された信号と、遅
延回路３によって遅延された信号との積を出力する第２
のＡＮＤ回路である。

【００３８】次に上記実施の形態３の動作について図１
から図６、図１０から図１１、図２７、図２９を用いて
説明する。

【００３９】図１１にバッファ回路の一例を示す。図１
１において、１３は信号入力端子、１４は信号出力端
子、１９１はＦＥＴ、２０１は定電流源である。バッフ
ァ回路は信号入力端子１３より入力された信号を所望の
ＤＣバイアスを与えて出力する。図１において、遅延回
路３の出力信号がＡＮＤ回路４及び５の入力端子が近接
するなどの原因でカップリングして遅延回路３の入力部
に回り込んだ場合、発振する恐れがある。図１０の構成
を用いた場合、図１において信号の回り込みが発生しう
る経路において少なくとも１つのバッファ回路を通過す
るため、発振を抑圧できる。

【００４０】まず図１０において、信号入力手段１から
入力された図２（ａ）に示す周波数変調または位相変調
信号をリミッタ回路２にてパルスに変換し、図２（ｂ）
に示す波形をバッファ回路１８１及び１８２に出力す
る。各バッファ回路は入力された信号に一定のＤＣバイ
アスを与えて信号を出力する。遅延回路３は図２（ｂ）
の波形を時間τだけ遅延し、図２（ｃ）の波形をバッフ
ァ回路１８５及び１８６に出力する。ＡＮＤ回路４はリ
ミッタ回路２より出力された図２（ｂ）及び遅延回路３
の出力を反転した図２（ｄ）に示す信号波形のＡＮＤを
施し、アンプ回路６にて低い周波数成分のまま波形整形
され、１周期Ｔに対し、デューティー比τ／Ｔとなる図
２（ｂ）の波形の立ち上がりを検波した図２（ｆ）に示
す出力波形を得る。ＡＮＤ回路５は遅延回路３より出力
された図２（ｃ）及びリミッタ回路２の出力を反転した
図２（ｅ）に示す信号波形のＡＮＤを施し、アンプ回路
７にて低い周波数成分のまま波形整形され、１周期Ｔに
対し、デューティー比τ／Ｔとなる図２（ｂ）の波形の
立ち下がりを検波した図２（ｇ）に示す出力波形を得
る。ここで図２（ｆ）の出力波形及び図２（ｇ）の出力
波形は位相が１８０度異なっており、これらの出力を加
算器８によって加算することにより、倍の周波数成分を
もつ図２（ｈ）の出力波形を得る。加算器８の出力を積
分回路９に入力すると、出力は図３に示すような一定値
Ｖｏｕｔとなる。Ｖｏｕｔは、図４におけるハイレベ
ル、ローレベルの電圧をそれぞれＶ＿ｈｉｇｈ、Ｖ＿ｌ
ｏｗとすると、（数２）で表される。すなわちＶｏｕｔ
は周波数ｆに線形な値となり、復調回路の周波数対電圧
特性は図５に示すような右上がりの直線になる。

【００４１】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態３における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００４２】従って、本実施の形態３によれば、リミッ
タ回路によりパルスに変換された１つの信号波形の立ち
上がり及び立ち下がりを検波して位相の異なる２つの復
調信号を得、位相の１８０度異なるＡＮＤ出力波形を加
算して復調することにより復調効率を向上させ、低い周
波数成分を持つ信号のまま増幅することにより周波数特
性の低いデバイスを用いて復調動作を実現させ、回路規
模及び消費電力を削減できる。

【００４３】（実施の形態４）図１２は本発明の実施の
形態４を示すブロック図である。ここで、前記従来例、
実施の形態１から実施の形態３で説明した構成用件と同
一作用を有するブロックには同一の符号を付す。図１２
において、１８１及び１８２はリミッタ回路２、遅延回
路３の出力を受けるバッファ回路である。１８３及び１
８４はバッファ回路１８１の出力を受けるバッファ回路
である。１８５及び１８６は遅延回路３の出力を受ける
バッファ回路である。１２１及び１２２はリミッタ回路
で発生するＤＣのオフセットを吸収する第１、第２のＤ
Ｃオフセット吸収回路である。１２３及び１２４はリミ
ッタ回路及び遅延回路で発生するＤＣのオフセットを吸
収する第３、第４のＤＣオフセット吸収回路である。

【００４４】次に上記実施の形態４の動作について図１
から図６、図８、図１１から図１２、図２７、図２９を
用いて説明する。

【００４５】図１１にバッファ回路の一例を示す。図１
１において、１３は信号入力端子、１４は信号出力端
子、１９１はＦＥＴ、２０１は定電流源である。バッフ
ァ回路は信号入力端子１３より入力された信号を所望の
ＤＣバイアスを与えて出力する。図１において、遅延回
路３の出力信号がＡＮＤ回路４及び５の入力端子が近接
するなどの原因でカップリングして遅延回路３の入力部
に回り込んだ場合、発振する恐れがある。図１２の構成
を用いた場合、図１において信号の回り込みが発生しう
る経路において少なくとも１つのバッファ回路を通過す
るため、発振を抑圧できる。

【００４６】図８にＤＣオフセット吸収回路の一例を示
す。図８において、１３は信号入力端子、１４は信号出
力端子、１５はコンデンサ、１６１及び１６２は抵抗で
ある。信号入力端子１３への入力信号周波数ｆ＝１／Ｔ
がＤＣオフセット吸収回路の低域遮断周波数より高い場
合、ＤＣオフセット吸収回路は抵抗１６１及び１６２で
決定される所望のＤＣバイアスを印加した信号を信号出
力端子１４から出力する。

【００４７】まず図１２において、信号入力手段１から
入力された図２（ａ）に示す周波数変調または位相変調
信号をリミッタ回路２にてパルスに変換し、図２（ｂ）
に示す波形をバッファ回路１８１及び１８２に出力す
る。各バッファ回路は入力された信号に一定のＤＣバイ
アスを与えて信号を出力する。遅延回路３は図２（ｂ）
の波形を時間τだけ遅延し、図２（ｃ）の波形をバッフ
ァ回路１８５及び１８６に出力する。各ＤＣオフセット
吸収回路は各バッファ回路より入力された信号に所望の
ＤＣバイアスを与えて信号を出力する。ＡＮＤ回路４は
リミッタ回路２より出力された図２（ｂ）及び遅延回路
３の出力を反転した図２（ｄ）に示す信号波形のＡＮＤ
を施し、アンプ回路６にて低い周波数成分のまま波形整
形され、１周期Ｔに対し、デューティー比τ／Ｔとなる
図２（ｂ）の波形の立ち上がりを検波した図２（ｆ）に
示す出力波形を得る。ＡＮＤ回路５は遅延回路３より出
力された図２（ｃ）及びリミッタ回路２の出力を反転し
た図２（ｅ）に示す信号波形のＡＮＤを施し、アンプ回
路７にて低い周波数成分のまま波形整形され、１周期Ｔ
に対し、デューティー比τ／Ｔとなる図２（ｂ）の波形
の立ち下がりを検波した図２（ｇ）に示す出力波形を得
る。ここで図２（ｆ）の出力波形及び図２（ｇ）の出力
波形は位相が１８０度異なっており、これらの出力を加
算器８によって加算することにより、倍の周波数成分を
もつ図２（ｈ）の出力波形を得る。加算器８の出力を積
分回路９に入力すると、出力は図３に示すような一定値
Ｖｏｕｔとなる。Ｖｏｕｔは、図４におけるハイレベ
ル、ローレベルの電圧をそれぞれＶ＿ｈｉｇｈ、Ｖ＿ｌ
ｏｗとすると、（数２）で表される。すなわちＶｏｕｔ
は周波数ｆに線形な値となり、復調回路の周波数対電圧
特性は図５に示すような右上がりの直線になる。

【００４８】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態４における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００４９】従って、本実施の形態４によれば、リミッ
タ回路によりパルスに変換された１つの信号波形の立ち
上がり及び立ち下がりを検波して位相の異なる２つの復
調信号を得、位相の１８０度異なるＡＮＤ出力波形を加
算して復調することにより復調効率を向上させ、低い周
波数成分を持つ信号のまま増幅することにより周波数特
性の低いデバイスを用いて復調動作を実現させ、回路規
模及び消費電力を削減できる。

【００５０】なお、上記実施例ではＤＣオフセット吸収
回路をＡＮＤ回路入力前に設けた構成について説明した
が、遅延回路前に設けた構成についても、同様な効果が
得られる。

【００５１】また、上記実施例ではＤＣオフセット吸収
回路に図８で示す回路を適応した構成について説明した
が、図１３に示す回路構成でも同様な効果が得られる。

【００５２】（実施の形態５）図１４は本発明の実施の
形態５を示すブロック図である。ここで、前記従来例、
実施の形態１から実施の形態４で説明した構成用件と同
一作用を有するブロックには同一の符号を付す。図１４
において、２１は差動信号伝送ラインである。

【００５３】次に上記実施の形態５の動作について図２
から図６、図１４、図２７、図２９を用いて説明する。

【００５４】まず図１４において、信号入力手段１から
入力された図２（ａ）に示す周波数変調または位相変調
信号をリミッタ回路２にてパルスに変換し、図２（ｂ）
に示す波形を遅延回路３とＡＮＤ回路４とＡＮＤ回路５
に差動で出力する。遅延回路３は差動で受けた信号を時
間τだけ遅延し、図２（ｃ）の波形をＡＮＤ回路４とＡ
ＮＤ回路５に差動で出力する。ＡＮＤ回路４はリミッタ
回路２より出力された図２（ｂ）及び遅延回路３の出力
を反転した図２（ｄ）に示す信号波形のＡＮＤを施し、
アンプ回路６にて低い周波数成分のまま波形整形され、
１周期Ｔに対し、デューティー比τ／Ｔとなる図２
（ｂ）の波形の立ち上がりを検波した図２（ｆ）に示す
差動出力波形を得る。ＡＮＤ回路５は遅延回路３より出
力された図２（ｃ）及びリミッタ回路２の出力を反転し
た図２（ｅ）に示す信号波形のＡＮＤを施し、アンプ回
路７にて低い周波数成分のまま波形整形され、１周期Ｔ
に対し、デューティー比τ／Ｔとなる図２（ｂ）の波形
の立ち下がりを検波した図２（ｇ）に示す差動出力波形
を得る。ここで図２（ｆ）の出力波形及び図２（ｇ）の
出力波形は位相が１８０度異なっており、これらの差動
出力を加算器８によって加算することにより、倍の周波
数成分をもつ図２（ｈ）の差動出力波形を得る。

【００５５】加算器８の出力を積分回路９に差動で入力
すると、出力は図３に示すような一定値Ｖｏｕｔとな
る。Ｖｏｕｔは、図４におけるハイレベル、ローレベル
の電圧をそれぞれＶ＿ｈｉｇｈ、Ｖ＿ｌｏｗとすると、
（数２）で表される。すなわちＶｏｕｔは周波数ｆに線
形な値となり、復調回路の周波数対電圧特性は図５に示
すような右上がりの直線になる。

【００５６】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態１における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００５７】従って、本実施の形態５によれば、リミッ
タ回路によりパルスに変換された１つの信号波形の立ち
上がり及び立ち下がりを検波して位相の異なる２つの復
調信号を得、位相の１８０度異なるＡＮＤ出力波形を加
算して復調することにより復調効率を向上させ、低い周
波数成分を持つ信号のまま増幅することにより周波数特
性の低いデバイスを用いて復調動作を実現させ、回路規
模及び消費電力を削減できる。

【００５８】（実施の形態６）図１５は本発明の実施の
形態６を示すブロック図である。ここで、前記従来例、
実施の形態１から実施の形態５で説明した構成用件と同
一作用を有するブロックには同一の符号を付す。図１５
において、２２は抵抗によるアッテネータである。

【００５９】次に上記実施の形態６の動作について図２
から図６、図１５から図１６、図２７、図２９を用いて
説明する。

【００６０】まず図１５において、信号入力手段１から
入力された図２（ａ）に示す周波数変調または位相変調
信号をリミッタ回路２にてパルスに変換し、図２（ｂ）
に示す波形を遅延回路３とＡＮＤ回路４とＡＮＤ回路５
に出力する。遅延回路３は信号を時間τだけ遅延し、図
２（ｃ）の波形をＡＮＤ回路４とＡＮＤ回路５に出力す
る。ＡＮＤ回路４はリミッタ回路２より出力された図２
（ｂ）及び遅延回路３の出力を反転した図２（ｄ）に示
す信号波形のＡＮＤを施し、アンプ回路６にて低い周波
数成分のまま波形整形され、１周期Ｔに対し、デューテ
ィー比τ／Ｔとなる図２（ｂ）の波形の立ち上がりを検
波した図２（ｆ）に示す出力波形を得る。ＡＮＤ回路５
は遅延回路３より出力された図２（ｃ）及びリミッタ回
路２の出力を反転した図２（ｅ）に示す信号波形のＡＮ
Ｄを施し、アンプ回路７にて低い周波数成分のまま波形
整形され、１周期Ｔに対し、デューティー比τ／Ｔとな
る図２（ｂ）の波形の立ち下がりを検波した図２（ｇ）
に示す出力波形を得る。ここで図２（ｆ）の出力波形及
び図２（ｇ）の出力波形は位相が１８０度異なってお
り、これらの出力を抵抗によるアッテネータ２２によっ
て加算することにより、倍の周波数成分をもつ図２
（ｈ）の出力波形を得る。

【００６１】図１６に抵抗によるＴ型アッテネータ２２
の一例を示す。図１６において、１３及び２３は信号入
力端子、１４は信号出力端子、１６１から１６３は抵抗
である。抵抗１６１から１６３をそれぞれ所定の値に設
定することにより、所望の加算比及びアッテネータ量を
得ることができる。

【００６２】アッテネータ２２の出力を積分回路９に入
力すると、出力は図３に示すような一定値Ｖｏｕｔとな
る。Ｖｏｕｔは、図４におけるハイレベル、ローレベル
の電圧をそれぞれＶ＿ｈｉｇｈ、Ｖ＿ｌｏｗとすると、
（数２）で表される。すなわちＶｏｕｔは周波数ｆに線
形な値となり、復調回路の周波数対電圧特性は図５に示
すような右上がりの直線になる。

【００６３】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態６における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００６４】従って、本実施の形態６によれば、リミッ
タ回路によりパルスに変換された１つの信号波形の立ち
上がり及び立ち下がりを検波して位相の異なる２つの復
調信号を得、位相の１８０度異なるＡＮＤ出力波形を加
算して復調することにより復調効率を向上させ、低い周
波数成分を持つ信号のまま増幅することにより周波数特
性の低いデバイスを用いて復調動作を実現させ、回路規
模及び消費電力を削減できる。

【００６５】なお上記実施例では、抵抗によるアッテネ
ータ２２にＴ型アッテネータを適応した構成について示
したが、π型アッテネータを適応した構成についても、
同様な効果が得られる。

【００６６】（実施の形態７）図１７は本発明の実施の
形態７を示すブロック図である。ここで、前記従来例、
実施の形態１から実施の形態６で説明した構成用件と同
一作用を有するブロックには同一の符号を付す。図１７
において、２４はＦＥＴによるアッテネータである。

【００６７】次に上記実施の形態７の動作について図２
から図６、図１７から図１８、図２７、図２９を用いて
説明する。

【００６８】まず図１７において、信号入力手段１から
入力された図２（ａ）に示す周波数変調または位相変調
信号をリミッタ回路２にてパルスに変換し、図２（ｂ）
に示す波形を遅延回路３とＡＮＤ回路４とＡＮＤ回路５
に出力する。遅延回路３は信号を時間τだけ遅延し、図
２（ｃ）の波形をＡＮＤ回路４とＡＮＤ回路５に出力す
る。ＡＮＤ回路４はリミッタ回路２より出力された図２
（ｂ）及び遅延回路３の出力を反転した図２（ｄ）に示
す信号波形のＡＮＤを施し、アンプ回路６にて低い周波
数成分のまま波形整形され、１周期Ｔに対し、デューテ
ィー比τ／Ｔとなる図２（ｂ）の波形の立ち上がりを検
波した図２（ｆ）に示す出力波形を得る。ＡＮＤ回路５
は遅延回路３より出力された図２（ｃ）及びリミッタ回
路２の出力を反転した図２（ｅ）に示す信号波形のＡＮ
Ｄを施し、アンプ回路７にて低い周波数成分のまま波形
整形され、１周期Ｔに対し、デューティー比τ／Ｔとな
る図２（ｂ）の波形の立ち下がりを検波した図２（ｇ）
に示す出力波形を得る。ここで図２（ｆ）の出力波形及
び図２（ｇ）の出力波形は位相が１８０度異なってお
り、これらの出力をＦＥＴによるアッテネータ２４によ
って加算することにより、倍の周波数成分をもつ図２
（ｈ）の出力波形を得る。

【００６９】図１８にＦＥＴによるＴ型アッテネータ２
４の一例を示す。図１８において、１３及び２３は信号
入力端子、１４は信号出力端子、１９１から１９３はＦ
ＥＴ、２５１から２５３はＦＥＴのゲート電圧調整端子
である。それぞれのゲート電圧調整端子を所定の電圧に
設定することにより、ＦＥＴのオン抵抗を利用したＴ型
アッテネータが構成され、所望の加算比及びアッテネー
タ量を得ることができる。

【００７０】アッテネータ２４の出力を積分回路９に入
力すると、出力は図３に示すような一定値Ｖｏｕｔとな
る。Ｖｏｕｔは、図４におけるハイレベル、ローレベル
の電圧をそれぞれＶ＿ｈｉｇｈ、Ｖ＿ｌｏｗとすると、
（数２）で表される。すなわちＶｏｕｔは周波数ｆに線
形な値となり、復調回路の周波数対電圧特性は図５に示
すような右上がりの直線になる。

【００７１】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態７における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００７２】従って、本実施の形態７によれば、リミッ
タ回路によりパルスに変換された１つの信号波形の立ち
上がり及び立ち下がりを検波して位相の異なる２つの復
調信号を得、位相の１８０度異なるＡＮＤ出力波形を加
算して復調することにより復調効率を向上させ、低い周
波数成分を持つ信号のまま増幅することにより周波数特
性の低いデバイスを用いて復調動作を実現させ、回路規
模及び消費電力を削減できる。

【００７３】なお上記実施例では、ＦＥＴによるアッテ
ネータ２４にＴ型アッテネータを適応した構成について
示したが、π型アッテネータを適応した構成について
も、同様な効果が得られる。

【００７４】（実施の形態８）図１９は本発明の実施の
形態８を示すブロック図である。ここで、前記従来例、
実施の形態１から実施の形態７で説明した構成用件と同
一作用を有するブロックには同一の符号を付す。図１９
において、２６は少なくとも２組のアンプの出力電流を
加算するアンプによる電流加算器である。

【００７５】次に上記実施の形態８の動作について図２
から図６、図１９から図２２、図２７、図２９を用いて
説明する。

【００７６】まず図１９において、信号入力手段１から
入力された図２（ａ）に示す周波数変調または位相変調
信号をリミッタ回路２にてパルスに変換し、図２（ｂ）
に示す波形を遅延回路３とＡＮＤ回路４とＡＮＤ回路５
に出力する。遅延回路３は信号を時間τだけ遅延し、図
２（ｃ）の波形をＡＮＤ回路４とＡＮＤ回路５に出力す
る。ＡＮＤ回路４はリミッタ回路２より出力された図２
（ｂ）及び遅延回路３の出力を反転した図２（ｄ）に示
す信号波形のＡＮＤを施し、アンプ回路６にて低い周波
数成分のまま波形整形され、１周期Ｔに対し、デューテ
ィー比τ／Ｔとなる図２（ｂ）の波形の立ち上がりを検
波した図２（ｆ）に示す出力波形を得る。ＡＮＤ回路５
は遅延回路３より出力された図２（ｃ）及びリミッタ回
路２の出力を反転した図２（ｅ）に示す信号波形のＡＮ
Ｄを施し、アンプ回路７にて低い周波数成分のまま波形
整形され、１周期Ｔに対し、デューティー比τ／Ｔとな
る図２（ｂ）の波形の立ち下がりを検波した図２（ｇ）
に示す出力波形を得る。ここで図２（ｆ）の出力波形及
び図２（ｇ）の出力波形は位相が１８０度異なってお
り、これらの出力をアンプによる電流加算器２６によっ
て加算することにより、倍の周波数成分をもつ図２
（ｈ）の出力波形を得る。

【００７７】図２０にアンプによる電流加算器２６の一
例を示す。図２０において、４１は第１のアンプ回路、
４２は第２のアンプ回路である。１３及び２３は信号入
力端子、１４は信号出力端子、１６１から１６４は抵
抗、１９１から１９６はＦＥＴ、２０１から２０４は定
電流源、２７１及び２７２は電圧源である。図２０にお
いて、無信号入力時に１組の差動アンプが平衡になるよ
うに電圧源２７１及び２７２をそれぞれ設定する。図２
（ｆ）及びＴ／２位相の異なる図２（ｇ）の信号を信号
入力端子１３及び２３入力した場合、各差動増幅の電流
が加算され、図２（ｈ）の信号が図２（ｈ）より得られ
る。

【００７８】また図２１に差動で信号を伝達する場合の
アンプによる電流加算器２６一例を示す。図２１におい
て、４１は第１のアンプ回路、４２は第２のアンプ回路
である。２８及び２９は差動信号入力端子、３０は差動
信号出力端子、１６１から１６４は抵抗、１９１から１
９６はＦＥＴ、２０１から２０４及び３１は定電流源、
２７１及び２７２は電圧源である。ここで定電流源３１
が無い場合、差動信号入力端子２８に図２２（ａ）に示
す波形、差動信号入力端子２９に図２２（ｂ）に示す波
形を入力した場合、差動信号出力端子３０の＋側、−側
にはそれぞれ図２２（ｃ）に示す実線及び点線の波形が
得られ、差動で信号を出力することは不可能である。こ
こで定電流源３１による電流のオフセット調整機構を設
けた場合、差動信号出力端子３０の＋側、−側にはそれ
ぞれ図２２（ｄ）に示す実線及び点線の波形が得られ、
信号を差動で取り出すことができる。

【００７９】アンプによる電流加算器２６の出力を積分
回路９に入力すると、出力は図３に示すような一定値Ｖ
ｏｕｔとなる。Ｖｏｕｔは、図４におけるハイレベル、
ローレベルの電圧をそれぞれＶ＿ｈｉｇｈ、Ｖ＿ｌｏｗ
とすると、（数２）で表される。すなわちＶｏｕｔは周
波数ｆに線形な値となり、復調回路の周波数対電圧特性
は図５に示すような右上がりの直線になる。

【００８０】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態８における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００８１】従って、本実施の形態８によれば、リミッ
タ回路によりパルスに変換された１つの信号波形の立ち
上がり及び立ち下がりを検波して位相の異なる２つの復
調信号を得、位相の１８０度異なるＡＮＤ出力波形を加
算して復調することにより復調効率を向上させ、低い周
波数成分を持つ信号のまま増幅することにより周波数特
性の低いデバイスを用いて復調動作を実現させ、回路規
模及び消費電力を削減できる。

【００８２】（実施の形態９）図２３は本発明の実施の
形態９を示すブロック図である。ここで、前記従来例、
実施の形態１から実施の形態８で説明した構成用件と同
一作用を有するブロックには同一の符号を付す。図２３
において、３２は加算器８の出力を平滑し復調出力を得
る低域通過フィルタである。

【００８３】次に上記実施の形態９の動作について図２
から図６、図２３、図２７、図２９を用いて説明する。

【００８４】まず図２３において、信号入力手段１から
入力された図２（ａ）に示す周波数変調または位相変調
信号をリミッタ回路２にてパルスに変換し、図２（ｂ）
に示す波形を遅延回路３とＡＮＤ回路４とＡＮＤ回路５
に出力する。遅延回路３は信号を時間τだけ遅延し、図
２（ｃ）の波形をＡＮＤ回路４とＡＮＤ回路５に出力す
る。ＡＮＤ回路４はリミッタ回路２より出力された図２
（ｂ）及び遅延回路３の出力を反転した図２（ｄ）に示
す信号波形のＡＮＤを施し、アンプ回路６にて低い周波
数成分のまま波形整形され、１周期Ｔに対し、デューテ
ィー比τ／Ｔとなる図２（ｂ）の波形の立ち上がりを検
波した図２（ｆ）に示す出力波形を得る。ＡＮＤ回路５
は遅延回路３より出力された図２（ｃ）及びリミッタ回
路２の出力を反転した図２（ｅ）に示す信号波形のＡＮ
Ｄを施し、アンプ回路７にて低い周波数成分のまま波形
整形され、１周期Ｔに対し、デューティー比τ／Ｔとな
る図２（ｂ）の波形の立ち下がりを検波した図２（ｇ）
に示す出力波形を得る。ここで図２（ｆ）の出力波形及
び図２（ｇ）の出力波形は位相が１８０度異なってお
り、これらの出力を加算器８によって加算することによ
り、倍の周波数成分をもつ図２（ｈ）の出力波形を得
る。加算器８の出力を積分回路９に入力すると、出力は
図３に示すような一定値Ｖｏｕｔとなる。Ｖｏｕｔは、
図４におけるハイレベル、ローレベルの電圧をそれぞれ
Ｖ＿ｈｉｇｈ、Ｖ＿ｌｏｗとすると、（数２）で表され
る。すなわちＶｏｕｔは周波数ｆに線形な値となり、復
調回路の周波数対電圧特性は図５に示すような右上がり
の直線になる。

【００８５】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態９における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００８６】従って、本実施の形態９によれば、リミッ
タ回路によりパルスに変換された１つの信号波形の立ち
上がり及び立ち下がりを検波して位相の異なる２つの復
調信号を得、位相の１８０度異なるＡＮＤ出力波形を加
算して復調することにより復調効率を向上させ、低い周
波数成分を持つ信号のまま増幅することにより周波数特
性の低いデバイスを用いて復調動作を実現させ、回路規
模及び消費電力を削減できる。

【００８７】（実施の形態１０）図２４は本発明の実施
の形態１０を示すブロック図であり、実施の形態１から
実施の形態９に記載の広帯域ＦＭ復調回路を搭載した、
広帯域ＦＭ復調器について説明する。ここで、前記従来
例、実施の形態１から実施の形態９で説明した構成用件
と同一作用を有するブロックには同一の符号を付す。図
２４において、３３は信号入力手段１から入力される信
号を所望の入力信号へ整合させる入力処理回路である。
３４は加算器８の出力信号を所望の出力信号へ整合させ
る出力処理回路である。３５はＧａＡｓデバイスを用い
た集積化回路チップである。３６は出力処理回路３４の
出力信号を集積化回路チップ３５の外部へ出力する信号
出力手段である。

【００８８】次に上記実施の形態１０の動作について図
２から図６、図２４、図２７、図２９を用いて説明す
る。

【００８９】まず図２４において、信号入力手段１から
入力された図２（ａ）に示す周波数変調または位相変調
信号を入力処理回路３３によって、リミッタ回路２へ入
力可能な周波数変調または位相変調信号に変換する。入
力処理回路３３の出力信号をリミッタ回路２にてパルス
に変換し、図２（ｂ）に示す波形を遅延回路３とＡＮＤ
回路４とＡＮＤ回路５に出力する。遅延回路３は信号を
時間τだけ遅延し、図２（ｃ）の波形をＡＮＤ回路４と
ＡＮＤ回路５に出力する。ＡＮＤ回路４はリミッタ回路
２より出力された図２（ｂ）及び遅延回路３の出力を反
転した図２（ｄ）に示す信号波形のＡＮＤを施し、アン
プ回路６にて低い周波数成分のまま波形整形され、１周
期Ｔに対し、デューティー比τ／Ｔとなる図２（ｂ）の
波形の立ち上がりを検波した図２（ｆ）に示す出力波形
を得る。ＡＮＤ回路５は遅延回路３より出力された図２
（ｃ）及びリミッタ回路２の出力を反転した図２（ｅ）
に示す信号波形のＡＮＤを施し、アンプ回路７にて低い
周波数成分のまま波形整形され、１周期Ｔに対し、デュ
ーティー比τ／Ｔとなる図２（ｂ）の波形の立ち下がり
を検波した図２（ｇ）に示す出力波形を得る。ここで図
２（ｆ）の出力波形及び図２（ｇ）の出力波形は位相が
１８０度異なっており、これらの出力を加算器８によっ
て加算することにより、倍の周波数成分をもつ図２
（ｈ）の出力波形を得る。加算器８の出力は出力処理回
路３４によって集積化回路チップ３５が出力すべき信号
に変換され、信号出力手段３６により外部に出力され
る。信号出力手段３６の出力を積分回路９に入力する
と、出力は図３に示すような一定値Ｖｏｕｔとなる。Ｖ
ｏｕｔは、図４におけるハイレベル、ローレベルの電圧
をそれぞれＶ＿ｈｉｇｈ、Ｖ＿ｌｏｗとすると、（数
２）で表される。すなわちＶｏｕｔは周波数ｆに線形な
値となり、復調回路の周波数対電圧特性は図５に示すよ
うな右上がりの直線になる。

【００９０】ここで図２７における従来の広帯域ＦＭ復
調回路のアンプ回路出力は、図２（ｅ）のようになる。
ここで図２（ｅ）の出力波形を積分回路にて平滑した出
力電圧は、図２（ｈ）の出力波形を同様に平滑した出力
電圧の１／２となる。すなわち従来の広帯域ＦＭ復調回
路と本発明の実施の形態９における広帯域ＦＭ復調回路
の効率は図６の様になり、効率が改善される。また図２
９のように復調器を２つ並べ、それぞれの復調器で位相
の１８０度異なる図２（ｆ）及び図２（ｇ）の出力を得
て加算する場合に比べ、リミッタ回路１つ及び遅延回路
１つ分の回路が削減できるため、消費電力が低減でき
る。

【００９１】従って、本実施の形態１０によれば、リミ
ッタ回路によりパルスに変換された１つの信号波形の立
ち上がり及び立ち下がりを検波して位相の異なる２つの
復調信号を得、位相の１８０度異なるＡＮＤ出力波形を
加算して復調することにより復調効率を向上させ、低い
周波数成分を持つ信号のまま増幅することにより周波数
特性の低いデバイスを用いて復調動作を実現させ、回路
規模及び消費電力を削減できる。

【００９２】なお上記実施例では、前記実施の形態１に
示す広帯域ＦＭ復調回路において信号入力手段から加算
器までを同一の集積化回路チップ内に収められた構成に
ついて説明したが、実施の形態２から実施の形態９に示
した広帯域ＦＭ復調回路においても、同様な効果が得ら
れる。

【００９３】また上記実施例では、集積化回路チップと
してＧａＡｓデバイスを用いた場合について示したが、
Ｓｉデバイス等を用いた場合についても同様な効果が得
られる。

【００９４】（実施の形態１１）図２５は本発明の実施
の形態１１を示すブロック図であり、実施の形態１から
実施の形態９に記載の広帯域ＦＭ復調回路を搭載した、
広帯域ＦＭ復調器について説明する。ここで、前記従来
例、実施の形態１から実施の形態１０で説明した構成用
件と同一作用を有するブロックには同一の符号を付す。
図２５において、３７は前記実施の形態１から実施の形
態９に記載の広帯域ＦＭ復調回路である。

【００９５】３３は信号入力手段から入力される信号を
所望の入力信号へ整合させる入力処理回路である。３４
は広帯域ＦＭ復調回路３７の復調出力信号を所望の出力
信号へ整合させる出力処理回路である。３５はＧａＡｓ
デバイスを用いた集積化回路チップである。

【００９６】次に上記実施の形態１１の動作について図
２５を用いて説明する。

【００９７】まず信号入力手段１から入力された信号
は、入力処理回路３３によって、広帯域ＦＭ復調回路３
７へ入力可能な周波数変調または位相変調信号に変換
し、出力する。広帯域ＦＭ復調回路３７は、前記実施の
形態１から前記実施の形態９に記した様に動作し、復調
出力信号を出力処理回路３４へ出力する。出力処理回路
３４は広帯域ＦＭ復調回路３７によって復調された信号
を処理し、広帯域ＦＭ復調器が出力すべき信号へ変換
し、信号出力手段１１より出力する。

【００９８】従って、本実施の形態１１によれば、リミ
ッタ回路によりパルスに変換された１つの信号波形の立
ち上がり及び立ち下がりを検波して位相の異なる２つの
復調信号を得、位相の１８０度異なるＡＮＤ出力波形を
加算して復調することにより復調効率を向上させ、低い
周波数成分を持つ信号のまま増幅することにより周波数
特性の低いデバイスを用いて復調動作を実現させ、回路
規模及び消費電力を削減できる。

【００９９】なお上記実施例では、集積化回路チップと
してＧａＡｓデバイスを用いた場合について示したが、
Ｓｉデバイス等を用いた場合についても同様な効果が得
られる。

【０１００】（実施の形態１２）図２６本発明の実施の
形態１２を示すブロック図であり、入力信号に光信号を
用いる実施の形態１から実施の形態９に記載の広帯域Ｆ
Ｍ復調回路を搭載した、受信装置について説明する。こ
こで、前記従来例、実施の形態１から実施の形態１０で
説明した構成用件と同一作用を有するブロックには同一
の符号を付す。図２６において、３８は信号入力手段１
から入力される光信号を電気信号に変換する受光素子で
ある。３７は前記実施の形態１から実施の形態９に記載
の広帯域ＦＭ復調回路である。３９は受信装置である。

【０１０１】次に上記実施の形態１２の動作について図
２６を用いて説明する。

【０１０２】まず信号入力手段１から入力された周波数
変調又は位相変調信号を含む光信号は、受光素子３８に
よって電気信号に変換され、入力処理回路３３へ出力さ
れる。受光素子３８にて変換された電気信号は入力処理
回路３３によって、広帯域ＦＭ復調回路３７へ入力可能
な周波数変調または位相変調信号に変換し、出力する。
広帯域ＦＭ復調回路３７は、前記実施の形態１から実施
の形態９に記した様に動作し、復調出力信号を出力処理
回路３４へ出力する。出力処理回路３４は広帯域ＦＭ復
調器３７によって復調された信号を処理し、受信装置３
９が出力すべき信号へ変換し、信号出力手段１１より出
力する。

【０１０３】従って、本実施の形態１２によれば、上記
復調効率の向上により、情報品質劣化が改善される。

【０１０４】

【発明の効果】以上のように、１つのリミッタ回路と、
リミッタ回路が出力した信号を遅延させる１つの遅延回
路と、リミッタ回路出力信号と遅延回路出力信号との論
理積を出力する２つのＡＮＤ回路を用いて、リミッタ回
路によりパルスに変換された１つの信号波形の立ち上が
り及び立ち下がりを検波して位相の異なる２つの復調信
号を得、低い周波数成分のまま増幅した後、位相の１８
０度異なるＡＮＤ出力波形を加算して復調することによ
り、復調効率を向上させ、周波数特性の低いデバイスを
用いて復調動作を実現させ、回路規模及び消費電力を削
減させる効果を有する。

【図面の簡単な説明】

【図１】本発明の実施の形態１における広帯域ＦＭ復調
回路の構成を示すブロック図

【図２】本発明の実施の形態におけるＡＮＤ検波型広帯
域ＦＭ復調回路の動作を示すタイミング図

【図３】本発明の実施の形態における積分回路出力のタ
イミング図

【図４】本発明の実施の形態におけるＡＮＤ回路出力の
タイミング図

【図５】本発明の実施の形態における広帯域ＦＭ復調回
路の周波数対電圧特性図

【図６】従来の広帯域ＦＭ復調回路及び本発明の実施の
形態における広帯域ＦＭ復調回路の周波数対電圧特性の
比較図

【図７】本発明の実施の形態２における広帯域ＦＭ復調
回路の構成を示すブロック図

【図８】本発明の実施の形態２におけるＤＣオフセット
吸収回路を示すブロック図

【図９】本発明の実施の形態２における広帯域ＦＭ復調
回路の構成を示すブロック図

【図１０】本発明の実施の形態３における広帯域ＦＭ復
調回路の構成を示すブロック図

【図１１】本発明の実施の形態３におけるバッファ回路
を示すブロック図

【図１２】本発明の実施の形態４における広帯域ＦＭ復
調回路の構成を示すブロック図

【図１３】本発明の実施の形態４における広帯域ＦＭ復
調回路の構成を示すブロック図

【図１４】本発明の実施の形態５における広帯域ＦＭ復
調回路の構成を示すブロック図

【図１５】本発明の実施の形態６における広帯域ＦＭ復
調回路の動作を示すタイミング図

【図１６】本発明の実施の形態６における抵抗によるア
ッテネータを示す構成図

【図１７】本発明の実施の形態７における広帯域ＦＭ復
調回路の動作を示すタイミング図

【図１８】本発明の実施の形態７におけるＦＥＴによる
アッテネータを示す構成図

【図１９】本発明の実施の形態８における広帯域ＦＭ復
調回路の動作を示すタイミング図

【図２０】本発明の実施の形態８におけるアンプによる
電流加算器のブロック図

【図２１】本発明の実施の形態８におけるアンプによる
差動信号伝達時の電流加算器のブロック図

【図２２】本発明の実施の形態８におけるアンプによる
差動信号伝達時の電流加算器の動作を示すタイミング図

【図２３】本発明の実施の形態９における広帯域ＦＭ復
調回路の構成を示すブロック図

【図２４】本発明の実施の形態１０における広帯域ＦＭ
復調器の構成を示すブロック図

【図２５】本発明の実施の形態１１における広帯域ＦＭ
復調器の構成を示すブロック図

【図２６】本発明の実施の形態１２における受信装置の
構成を示すブロック図

【図２７】従来の広帯域ＦＭ復調回路の構成を示すブロ
ック図

【図２８】従来の広帯域ＦＭ復調回路の動作を示すタイ
ミング図

【図２９】従来の広帯域ＦＭ復調回路における並列型広
帯域ＦＭ復調回路の構成を示すブロック図

【図３０】従来の広帯域ＦＭ復調回路におけるＥＸＯＲ
検波型広帯域ＦＭ復調回路の構成を示すブロック図

【符号の説明】

１信号入力手段２第１のリミッタ回路３第１の遅延回路４第１のＡＮＤ回路５第２のＡＮＤ回路６第１のアンプ回路７第２のアンプ回路８加算器９積分回路１０アンプ回路１１信号出力手段１３信号入力端子１４信号出力端子１５コンデンサ１７ＤＣ帰還回路２１差動信号伝送ライン２２抵抗によるアッテネータ２３信号入力端子２４ＦＥＴによるアッテネータ２６アンプによる電流加算器２８差動信号入力端子２９差動信号入力端子３０差動信号出力端子３１定電流源３２低域通過フィルタ３３入力処理回路３４出力処理回路３５集積化回路チップ３６信号出力手段３７広帯域ＦＭ復調回路３８受光素子３９受信装置４０ＥＸＯＲ回路４１第１のアンプ回路４２第２のアンプ回路４３第２のリミッタ回路４４第２の遅延回路１２１第１のＤＣオフセット吸収回路１２２第２のＤＣオフセット吸収回路１２３第３のＤＣオフセット吸収回路１２４第４のＤＣオフセット吸収回路１６１第１の抵抗１６２第２の抵抗１６３第３の抵抗１６４第４の抵抗１８１第１のバッファ回路１８２第２のバッファ回路１８３第３のバッファ回路１８４第４のバッファ回路１８５第５のバッファ回路１８６第６のバッファ回路１９１第１のＦＥＴ１９２第２のＦＥＴ１９３第３のＦＥＴ１９４第４のＦＥＴ１９５第５のＦＥＴ１９６第６のＦＥＴ２０１第１の定電流源２０２第２の定電流源２０３第３の定電流源２０４第４の定電流源２５１第１のゲート電圧調整端子２５２第２のゲート電圧調整端子２５３第３のゲート電圧調整端子２７１第１の電圧源２７２第２の電圧源

Claims

【特許請求の範囲】

【請求項１】周波数変調または位相変調された信号を
入力する信号入力手段と、入力信号を増幅して矩形波に
変換するリミッタ回路と、リミッタ回路が出力した信号
を遅延させる遅延回路と、リミッタ回路出力信号と遅延
回路出力信号との位相差に対応した信号を出力するＡＮ
Ｄ、ＮＡＮＤ、ＯＲ，ＮＯＲ等の論理回路と、論理回路
出力を増幅するアンプ回路と、平滑して復調信号を得る
積分回路と、積分信号出力を整形するアンプ回路と、復
調信号を出力する信号出力手段で構成される広帯域ＦＭ
復調回路において、１つのリミッタ回路と、１つの遅延
回路と、リミッタ回路出力信号と遅延回路出力信号との
論理積を出力する少なくとも２つのＡＮＤ回路等の論理
回路と、前記２つの論理回路出力波形をそれぞれ整形す
る２つのアンプ回路と、２つのアンプ出力を加算する１
つの加算器と、１つの積分回路と、１つの積分信号出力
を増幅するアンプ回路により構成することを特徴とした
広帯域ＦＭ復調回路。
【請求項２】リミッタ回路、遅延回路、前記論理回路
等もしくはその結合で発生するＤＣオフセットを吸収す
る少なくとも１つのオフセット吸収回路を具備し、信号
ラインのＤＣオフセットを無調整で吸収する機能を有す
ることを特徴とする、請求項１記載の広帯域ＦＭ復調回
路。
【請求項３】リミッタ回路、遅延回路出力の信号分岐
の後に少なくとも１つのバッファ回路を具備し、信号の
回り込みを抑えることを特徴とする、請求項１記載の広
帯域ＦＭ復調回路。
【請求項４】リミッタ回路、遅延回路、論理回路等も
しくはその結合で発生するＤＣオフセットを吸収する回
路及びリミッタ回路、遅延回路出力の信号分岐の後に少
なくとも１つのバッファ回路を具備し、信号ライン間の
ＤＣオフセットを無調整で吸収する機能を有し、信号の
回り込みを抑えることを特徴とする、請求項１記載の広
帯域ＦＭ復調回路。
【請求項５】リミッタ回路から積分信号出力を増幅す
るアンプ回路までを差動信号で伝達していることを特徴
とした、請求項１乃至請求項４に記載の広帯域ＦＭ復調
回路。
【請求項６】加算器が抵抗によるアッテネータであ
る、請求項１乃至請求項５に記載の広帯域ＦＭ復調回
路。
【請求項７】加算器がＦＥＴによるアッテネータであ
る、請求項１乃至請求項５に記載の広帯域ＦＭ復調回
路。
【請求項８】加算器が少なくとも２組のアンプの出力
電流を加算する電流加算器である、請求項１乃至請求項
５に記載の広帯域ＦＭ復調回路。
【請求項９】電流加算器がオフセット調整機構を有す
ることを特徴とする、請求項８に記載の広帯域ＦＭ復調
回路。
【請求項１０】積分回路がローパスフィルタである、
請求項１乃至請求項９に記載の広帯域ＦＭ復調回路。
【請求項１１】信号入力手段から前記加算器までが、
ＧａＡｓ系、Ｓｉ系等のＦＥＴ、ＢＪＴデバイスにより
同一の集積化回路チップ内に収められて構成する広帯域
ＦＭ復調器に用いることを特徴とする、請求項１乃至請
求項１０に記載の広帯域ＦＭ復調回路。
【請求項１２】信号入力手段から信号出力手段まで
が、ＧａＡｓ系、Ｓｉ系等のＦＥＴ、ＢＪＴデバイスに
より同一の集積化回路チップ内に収められて構成する復
調器に用いることを特徴とする、請求項１乃至請求項１
０に記載の広帯域ＦＭ復調回路。
【請求項１３】周波数変調又は位相変調された信号を
含む光信号を受信する受信装置に用いることを特徴とす
る、請求項１乃至請求項１０に記載の広帯域ＦＭ復調回
路。