JP2000206562A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2000206562A JP2000206562A JP11003212A JP321299A JP2000206562A JP 2000206562 A JP2000206562 A JP 2000206562A JP 11003212 A JP11003212 A JP 11003212A JP 321299 A JP321299 A JP 321299A JP 2000206562 A JP2000206562 A JP 2000206562A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- layer
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、TFT(薄膜トラ
ンジスタ)を用いたアクティブマトリクス型の液晶表示
装置に係わる。The present invention relates to an active matrix type liquid crystal display device using a TFT (thin film transistor).
【0002】[0002]
【従来の技術】近年、TFT(薄膜トランジスタ)を画
素のスイッチング素子として用いたアクティブマトリク
ス型の液晶表示装置が、プロジェクター(投影装置)の
ライトバルブとしても応用されるようになっている。2. Description of the Related Art In recent years, an active matrix type liquid crystal display device using a TFT (thin film transistor) as a pixel switching element has been applied to a light valve of a projector (projection device).
【0003】[0003]
【発明が解決しようとする課題】このように、液晶表示
装置をプロジェクターに用いる場合には、強力な光がT
FTに入射して、TFTに光リーク電流が生じて画素信
号の実効電位が低下したり、表示画面のコントラストが
低下したり等、画質の低下を起こすことがある。As described above, when a liquid crystal display device is used for a projector, strong light is generated by T.
When light enters the FT, a light leak current is generated in the TFT, and the image potential may be degraded, for example, the effective potential of the pixel signal may be reduced, or the contrast of the display screen may be reduced.
【0004】この光リーク電流の発生は、照明光が、液
晶表示装置の内部において反射や回折或いは散乱等がな
されて、その結果TFTに入射することにより起こるも
のである。The generation of the light leakage current occurs when the illumination light is reflected, diffracted, or scattered inside the liquid crystal display device, and as a result, enters the TFT.
【0005】ここで、従来の液晶表示装置の要部の概略
断面図を図5に示す。この液晶表示装置50は、第1の
絶縁性透明基板(ガラス基板)51上に薄膜シリコン層
58が形成されて、この薄膜シリコン層58とこれを覆
う絶縁膜59とその上に形成されたゲート電極60によ
って薄膜トランジスタ(TFT)57が構成されてい
る。薄膜シリコン層58の薄膜トランジスタ57が形成
されていない他の部分には、蓄積容量素子Csの一方の
電極61が形成され、この電極61と絶縁膜59と薄膜
シリコン層58の電極61に対向した部分とによって蓄
積容量素子Csが構成される。FIG. 5 is a schematic cross-sectional view of a main part of a conventional liquid crystal display device. In the liquid crystal display device 50, a thin silicon layer 58 is formed on a first insulating transparent substrate (glass substrate) 51, and the thin silicon layer 58, an insulating film 59 covering the thin silicon layer 58, and a gate formed thereon are formed. The electrode 60 constitutes a thin film transistor (TFT) 57. One electrode 61 of the storage capacitor Cs is formed on the other portion of the thin film silicon layer 58 where the thin film transistor 57 is not formed, and this electrode 61, the insulating film 59, and the portion of the thin film silicon layer 58 facing the electrode 61 are formed. These form the storage capacitance element Cs.
【0006】薄膜トランジスタ57の一側(図中左側)
には金属配線層から成る信号線71がコンタクトされ、
反対側(図中右側)には信号線71と同じ金属配線層か
ら成る配線層72がコンタクトされている。この配線層
72は、図中右方に延長され上層の金属配線層から成る
上層配線層74を介して各画素毎にパターン化された画
素電極53と電気的に接続されている。One side of the thin film transistor 57 (left side in the figure)
Is contacted with a signal line 71 made of a metal wiring layer,
On the opposite side (right side in the figure), a wiring layer 72 made of the same metal wiring layer as the signal line 71 is contacted. The wiring layer 72 extends to the right in the drawing and is electrically connected to the pixel electrode 53 patterned for each pixel via an upper wiring layer 74 composed of an upper metal wiring layer.
【0007】そして、薄膜トランジスタ57の上方に
は、遮光金属層73が形成されて、上部から光が薄膜ト
ランジスタ57に入射しないようにしている。尚、図5
中、62と63は例えば酸化膜から成る層間絶縁層、6
4は例えば窒化膜から成るパッシベーション膜、65は
樹脂等からなる平坦化絶縁層を示す。A light-shielding metal layer 73 is formed above the thin film transistor 57 so that light does not enter the thin film transistor 57 from above. FIG.
Among them, 62 and 63 are interlayer insulating layers made of, for example, an oxide film;
Reference numeral 4 denotes a passivation film made of, for example, a nitride film, and 65 denotes a flattening insulating layer made of a resin or the like.
【0008】このように第1の絶縁性透明基板51上に
薄膜トランジスタ57が形成され、表面に画素電極53
が形成されて構成されたTFT基板70と、第2の絶縁
性透明基板(ガラス基板)52の表面に対向電極54が
形成された対向基板72とを対向させて、その間に液晶
分子56を分散させた液晶層55を封入して液晶表示装
置50が構成される。Thus, the thin film transistor 57 is formed on the first insulating transparent substrate 51, and the pixel electrode 53 is formed on the surface.
Are formed, and a counter substrate 72 on which a counter electrode 54 is formed on the surface of a second insulating transparent substrate (glass substrate) 52, and the liquid crystal molecules 56 are dispersed therebetween. The liquid crystal display device 50 is configured by enclosing the liquid crystal layer 55 thus formed.
【0009】この図5に示す液晶表示装置50では、遮
光金属層73により上方から入射する光を遮る(反射す
る)ことにより、薄膜トランジスタ57へ入射すること
を防ぎ、上方から入射する光に起因する上述の光リーク
電流を低減することができる。In the liquid crystal display device 50 shown in FIG. 5, light incident from above is shielded (reflected) by the light-shielding metal layer 73 to prevent the light from entering the thin film transistor 57 and is caused by light incident from above. The above-described light leakage current can be reduced.
【0010】しかしながら、この場合には、図5中矢印
に示すように信号線71に入射した光が、信号線71の
上面−遮光金属層73の下面−薄膜トランジスタ57と
いう経路を経て、即ち金属層71,73と層間絶縁層6
3,64との界面で反射して、薄膜トランジスタ57に
入射することがある。However, in this case, the light incident on the signal line 71 passes through the path of the upper surface of the signal line 71-the lower surface of the light-shielding metal layer 73-the thin film transistor 57 as shown by the arrow in FIG. 71, 73 and interlayer insulating layer 6
In some cases, the light may be reflected at the interface with 3, 64 and enter the thin film transistor 57.
【0011】このように、層間の界面における反射によ
っても光リーク電流を生じることがある。また、入射光
には、基板面に対して斜めに入射するものや、液晶分子
56を通過する際に屈折したものがあり、上述の遮光金
属層73を形成しただけでは、充分に光リーク電流を低
減できない場合も生じてくる。As described above, light leakage current may be caused by reflection at the interface between layers. In addition, some of the incident light is incident obliquely on the substrate surface, and another light is refracted when passing through the liquid crystal molecules 56. May not be able to be reduced.
【0012】この光リーク電流発生の問題は、今後プロ
ジェクターの高輝度化が進むほどより顕著になるため、
充分に光リーク電流を低減することが臨まれており、液
晶表示装置の大きな課題となっている。The problem of the occurrence of the light leakage current becomes more remarkable as the brightness of the projector increases in the future.
There is a need to sufficiently reduce the light leakage current, and this is a major problem for liquid crystal display devices.
【0013】上述した問題の解決のために、本発明にお
いては、光リーク電流の発生を防止することにより、高
いコントラストでかつ高画質の画像表示を行うことがで
きる液晶表示装置を提供するものである。In order to solve the above-mentioned problems, the present invention provides a liquid crystal display device capable of displaying a high-contrast and high-quality image by preventing the occurrence of a light leakage current. is there.
【0014】[0014]
【課題を解決するための手段】本発明の液晶表示装置
は、絶縁性透明基板上に薄膜トランジスタが形成され、
金属配線層と層間絶縁層との間に反射防止膜が設けられ
たものである。According to the liquid crystal display device of the present invention, a thin film transistor is formed on an insulating transparent substrate.
An antireflection film is provided between a metal wiring layer and an interlayer insulating layer.
【0015】上述の本発明の構成によれば、金属配線層
と層間絶縁層との間に反射防止膜が設けられたことによ
り、金属配線層と層間絶縁層との界面において光が反射
されることに起因して、薄膜トランジスタへ光が入射す
ることを防止することができる。According to the configuration of the present invention described above, since the antireflection film is provided between the metal wiring layer and the interlayer insulating layer, light is reflected at the interface between the metal wiring layer and the interlayer insulating layer. For this reason, light can be prevented from entering the thin film transistor.
【0016】[0016]
【発明の実施の形態】本発明は、絶縁性透明基板上に薄
膜トランジスタが形成され、金属配線層と層間絶縁層と
の間に反射防止膜が設けられた液晶表示装置である。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is a liquid crystal display device in which a thin film transistor is formed on an insulating transparent substrate and an antireflection film is provided between a metal wiring layer and an interlayer insulating layer.
【0017】また本発明は、上記液晶表示装置におい
て、反射防止膜が金属酸窒化膜から成る構成とする。Further, according to the present invention, in the above liquid crystal display device, the antireflection film is made of a metal oxynitride film.
【0018】また本発明は、上記液晶表示装置におい
て、反射防止膜がTiON膜から成る構成とする。Further, according to the present invention, in the above liquid crystal display device, the antireflection film is made of a TiON film.
【0019】また本発明は、上記液晶表示装置におい
て、金属配線層の薄膜トランジスタを構成する半導体層
側の界面のみに反射防止膜が設けられた構成とする。Further, according to the present invention, in the liquid crystal display device described above, an antireflection film is provided only on the interface of the metal wiring layer on the semiconductor layer side constituting the thin film transistor.
【0020】また本発明は、上記液晶表示装置におい
て、金属配線層の上下両界面に反射防止膜が設けられた
構成とする。Further, according to the present invention, in the above liquid crystal display device, an antireflection film is provided on both upper and lower interfaces of the metal wiring layer.
【0021】また本発明は、上記液晶表示装置におい
て、金属配線層が膜厚50nm以上800nm以下のA
l膜或いはAlを主体とする合金膜により形成された構
成とする。According to the present invention, there is provided the liquid crystal display device, wherein the metal wiring layer has a thickness of 50 nm or more and 800 nm or less.
1 film or an alloy film mainly composed of Al.
【0022】また本発明は、上記液晶表示装置におい
て、反射防止膜の膜厚が10nm以上100nm以下で
ある構成とする。According to the present invention, in the above liquid crystal display device, the thickness of the antireflection film is 10 nm or more and 100 nm or less.
【0023】また本発明は、上記液晶表示装置におい
て、反射防止膜が金属窒化膜から成る構成とする。According to the present invention, in the above liquid crystal display device, the antireflection film is made of a metal nitride film.
【0024】また本発明は、上記液晶表示装置におい
て、反射防止膜がTiN膜から成る構成とする。According to the present invention, in the above liquid crystal display device, the antireflection film is made of a TiN film.
【0025】また本発明は、上記液晶表示装置におい
て、コンタクトホール部において、反射防止膜が除去さ
れている構成とする。Further, according to the present invention, in the liquid crystal display device, the anti-reflection film is removed from the contact hole.
【0026】また本発明は、上記液晶表示装置におい
て、金属配線層の少なくとも一部が蓄積容量を構成する
電極と電気的に接続されている構成とする。Further, the present invention provides the above-mentioned liquid crystal display device, wherein at least a part of the metal wiring layer is electrically connected to an electrode constituting a storage capacitor.
【0027】また本発明は、上記液晶表示装置におい
て、金属配線層が、蓄積容量を構成する電極と電気的に
接続された第1の部分と、この第1の部分と同一材料で
形成されかつ絶縁された第2の部分とを少なくとも有
し、第2の部分が薄膜トランジスタの引き出し配線層及
び画素電極に電気的に接続されている構成とする。According to the present invention, in the above liquid crystal display device, the metal wiring layer is formed of a first portion electrically connected to an electrode constituting the storage capacitor, and the same material as the first portion; And at least an insulated second portion, and the second portion is electrically connected to a lead wiring layer and a pixel electrode of the thin film transistor.
【0028】本発明の一実施の形態として液晶表示装置
の要部の概略断面図を図1に示す。また、この液晶表示
装置1の要部の概略平面図を図2に示し、回路構成のブ
ロック図を図3に示す。FIG. 1 is a schematic sectional view of a main part of a liquid crystal display device according to an embodiment of the present invention. FIG. 2 is a schematic plan view of a main part of the liquid crystal display device 1, and FIG. 3 is a block diagram of a circuit configuration.
【0029】この液晶表示装置1は、画素電位を制御す
るTFT(薄膜トランジスタ)8を形成したTFT基板
19と、TFT基板19に対向する対向基板20との間
に、液晶分子7を有する液晶層(LC)6が封入されて
構成される。This liquid crystal display device 1 has a liquid crystal layer (liquid crystal layer) having liquid crystal molecules 7 between a TFT substrate 19 on which a TFT (thin film transistor) 8 for controlling a pixel potential is formed and a counter substrate 20 facing the TFT substrate 19. LC) 6 is enclosed.
【0030】まず、TFT基板19の構成を説明する。
図1に示すように、第1の絶縁性透明基板2上に形成さ
れた層間絶縁層9上に薄膜シリコン層10が形成され、
この薄膜シリコン層10とこれを覆う絶縁膜11とその
上に形成されたゲート電極12によって薄膜トランジス
タ(TFT)8が構成されている。First, the structure of the TFT substrate 19 will be described.
As shown in FIG. 1, a thin silicon layer 10 is formed on an interlayer insulating layer 9 formed on a first insulating transparent substrate 2,
A thin film transistor (TFT) 8 is constituted by the thin film silicon layer 10, the insulating film 11 covering the thin film silicon layer 10, and the gate electrode 12 formed thereon.
【0031】薄膜シリコン層10の薄膜トランジスタ8
が形成されていない他の部分には、蓄積容量素子Csの
一方の電極即ち蓄積容量電極(Cs電極)13が形成さ
れ、この電極13と絶縁膜11と薄膜シリコン層10の
電極13に対向した部分とによって蓄積容量素子Csが
構成される。The thin film transistor 8 of the thin film silicon layer 10
In the other portion where is not formed, one electrode of the storage capacitor element Cs, that is, a storage capacitor electrode (Cs electrode) 13 is formed, and this electrode 13 is opposed to the insulating film 11 and the electrode 13 of the thin film silicon layer 10. The storage capacitor element Cs is constituted by the portions.
【0032】薄膜トランジスタ8の一側(図中左側)に
は信号線31を構成する第2の金属配線層22がコンタ
クトホール42を通じて電気的に接続され、反対側(図
中右側)には信号線31と同じ第2の金属配線層22が
コンタクトホール42を通じて電気的に接続されてい
る。この金属配線層22は、図中右方に延長され上層の
第3の金属配線層23を介して各画素毎にパターン化さ
れた透明な画素電極4と電気的に接続されている。A second metal wiring layer 22 constituting the signal line 31 is electrically connected to one side (left side in the figure) of the thin film transistor 8 through a contact hole 42, and is connected to the other side (right side in the figure). The same second metal wiring layer 22 as 31 is electrically connected through a contact hole 42. The metal wiring layer 22 extends to the right in the drawing and is electrically connected to the transparent pixel electrode 4 patterned for each pixel via an upper third metal wiring layer 23.
【0033】そして、薄膜トランジスタ8の上方には、
遮光金属層となる第3の金属配線層23が形成されて、
上部から光が薄膜トランジスタ8に入射しないようにし
ている。尚、図1中、14と15は例えば酸化膜から成
る層間絶縁層、16は例えば窒化膜から成るパッシベー
ション膜、17は樹脂等からなる平坦化層を示す。この
ように絶縁性透明基板2に薄膜トランジスタ8が形成さ
れたTFT基板19が構成される。Then, above the thin film transistor 8,
A third metal wiring layer 23 serving as a light shielding metal layer is formed,
Light is prevented from entering the thin film transistor 8 from above. In FIG. 1, reference numerals 14 and 15 denote an interlayer insulating layer made of, for example, an oxide film, 16 denotes a passivation film made of, for example, a nitride film, and 17 denotes a flattening layer made of resin or the like. Thus, the TFT substrate 19 in which the thin film transistor 8 is formed on the insulating transparent substrate 2 is configured.
【0034】一方、対向基板20は、第2の絶縁性透明
基板3表面に対向電極5が形成されて構成される。On the other hand, the counter substrate 20 is formed by forming the counter electrode 5 on the surface of the second insulating transparent substrate 3.
【0035】そして、前述のようにTFT基板19と対
向基板20とを対向させて、その間に液晶分子7を分散
させた液晶層6を封入して液晶表示装置1が構成され
る。Then, as described above, the TFT substrate 19 and the opposing substrate 20 are opposed to each other, and the liquid crystal layer 6 in which the liquid crystal molecules 7 are dispersed is sealed therebetween, thereby forming the liquid crystal display device 1.
【0036】この液晶表示装置1においては、画素毎に
分割された画素電極4に対応して、液晶層6は各画素の
領域毎にそれぞれ動作する。実際には、画素電極4と対
向電極5との間の電界の強さにより、液晶層6の液晶分
子7の配向方向を変化させて、光の透過を制御すること
により画像の表示がなされる。In the liquid crystal display device 1, the liquid crystal layer 6 operates in each pixel region corresponding to the pixel electrode 4 divided for each pixel. Actually, an image is displayed by changing the alignment direction of the liquid crystal molecules 7 of the liquid crystal layer 6 according to the strength of the electric field between the pixel electrode 4 and the counter electrode 5 and controlling light transmission. .
【0037】そして、図3に示すように、液晶層6(L
C)と薄膜トランジスタ8と蓄積容量素子Csとを有し
て図中破線で囲って示す表示画素40が構成され、この
表示画素40がマトリクス状に配置される。液晶層6の
一方の電極(画素電極4)と蓄積容量素子Csの一方の
電極(薄膜シリコン層10側の電極)が薄膜トランジス
タ8の例えばドレインに接続される。また、薄膜トラン
ジスタ8の他方例えばソースは信号線31に接続され、
薄膜トランジスタ8のゲートはゲート配線32に接続さ
れる。各表示画素40の信号は、各表示画素40毎に設
けられたこの薄膜トランジスタ8のオン・オフによって
制御される。Then, as shown in FIG. 3, the liquid crystal layer 6 (L
C), the thin film transistor 8 and the storage capacitor element Cs to form a display pixel 40 surrounded by a broken line in the figure, and the display pixels 40 are arranged in a matrix. One electrode (pixel electrode 4) of the liquid crystal layer 6 and one electrode (electrode on the thin film silicon layer 10 side) of the storage capacitor Cs are connected to, for example, a drain of the thin film transistor 8. Further, the other of the thin film transistors 8, for example, the source is connected to the signal line 31,
The gate of the thin film transistor 8 is connected to the gate wiring 32. The signal of each display pixel 40 is controlled by turning on / off the thin film transistor 8 provided for each display pixel 40.
【0038】蓄積容量素子Csの他方の電極(Cs電極
13)は、Cs(蓄積容量)配線33に接続され、この
Cs配線33には全画素に共通して固定電位が印加され
ている。The other electrode (Cs electrode 13) of the storage capacitor element Cs is connected to a Cs (storage capacitor) wiring 33, and a fixed potential is applied to the Cs wiring 33 in common to all pixels.
【0039】好ましくは、液晶層6の他方の電極即ち対
向電極5とCs電極13とに、共に同一の固定電位を印
加する。これは、後述するようにCs電極13にはTF
T8上の遮光膜となっている第3の金属配線層23が接
続されているため、対向電極5とCs電極13に異なる
電位が印加されていると、対向電極5と第3の金属配線
層23との間に電界が生じて、画素電極4と対向電極5
との電界によって行われる動作に影響を及ぼす懼れがあ
るからである。Preferably, the same fixed potential is applied to the other electrode of the liquid crystal layer 6, that is, the counter electrode 5 and the Cs electrode 13. This is because TF is applied to the Cs electrode 13 as described later.
Since the third metal wiring layer 23 serving as a light-shielding film on T8 is connected, if different potentials are applied to the counter electrode 5 and the Cs electrode 13, the counter electrode 5 and the third metal wiring layer 23, an electric field is generated between the pixel electrode 4 and the counter electrode 5.
This is because there is a fear that the operation performed by the electric field may be affected.
【0040】そして、図3に示すように、ゲート配線3
3は垂直走査回路34に接続され、信号線31は画素信
号供給スイッチ37、位相調整回路36を通じて水平走
査回路35に接続されている。また、これら垂直走査回
路34、水平走査回路35、位相調整回路36及び画素
信号供給スイッチ37には、パッド部38に設けられた
それぞれの端子を通して、電源電圧やクロックパルス、
スタートパルス、画素信号等が供給される。Then, as shown in FIG.
3 is connected to a vertical scanning circuit 34, and the signal line 31 is connected to a horizontal scanning circuit 35 through a pixel signal supply switch 37 and a phase adjustment circuit 36. The vertical scanning circuit 34, the horizontal scanning circuit 35, the phase adjustment circuit 36, and the pixel signal supply switch 37 are supplied with power supply voltage, clock pulse,
A start pulse, a pixel signal, and the like are supplied.
【0041】そして、垂直走査回路34によってゲート
配線32を順次走査し、これに合わせて信号線31に順
次各画素の駆動状態に合わせた電圧を印加していくこと
により必要な画素に表示を行い、このようにして1フレ
ームを表示することができる。これを繰り返せば動画を
表示することができる。The gate lines 32 are sequentially scanned by the vertical scanning circuit 34, and a voltage corresponding to the driving state of each pixel is sequentially applied to the signal line 31 in accordance with the scanning, thereby displaying the necessary pixels. Thus, one frame can be displayed in this manner. By repeating this, a moving image can be displayed.
【0042】ここで、本実施の形態の液晶表示装置1で
は、特にTFT基板19に形成された第2の金属配線層
22及び第3の金属配線層23において、図1に示すよ
うに、その上下の層間絶縁膜14,15との界面に反射
防止膜24を設ける。これにより、例えば前述の図5に
矢印で示したような金属配線層の層間絶縁層との界面に
よる反射光を生じないようにして、TFT8に到達する
光を低減させることができ、光リーク電流の発生を防ぐ
ことができる。Here, in the liquid crystal display device 1 of the present embodiment, particularly, in the second metal wiring layer 22 and the third metal wiring layer 23 formed on the TFT substrate 19, as shown in FIG. An antireflection film 24 is provided at the interface between the upper and lower interlayer insulating films 14 and 15. Thereby, for example, the light reaching the TFT 8 can be reduced by preventing the reflected light from being generated by the interface between the metal wiring layer and the interlayer insulating layer as indicated by the arrow in FIG. Can be prevented.
【0043】反射防止膜24の材料には、例えばTiO
N膜を用いることができる。また、反射防止膜24の膜
厚は、好ましくは10nm以上100nm以下とする。
10nm未満或いは100nmを超えると最も吸収した
い波長400nm〜600nmの光に対する反射率を低
く保つことができず、また100nmを超えるとコンタ
クト抵抗値が高くなるため好ましくない。The material of the antireflection film 24 is, for example, TiO.
An N film can be used. Further, the thickness of the antireflection film 24 is preferably 10 nm or more and 100 nm or less.
If it is less than 10 nm or more than 100 nm, the reflectance of light having a wavelength of 400 nm to 600 nm, which is most desired to be absorbed, cannot be kept low, and if it exceeds 100 nm, the contact resistance increases, which is not preferable.
【0044】TiON膜により、例えば波長400nm
〜450nmの光を効果的に吸収して反射光を生じない
ようにすることができる。また、金属配線層22,23
の上側に設けたTiON膜は、コンタクトホール開口の
際のエッチングストッパともなり、上層の形成の際の膜
ストレスに起因するストレスマイグレーションを防止す
る効果がある。さらに、画素電極4に一般的に用いられ
るITO(インジウム錫酸化物)とのコンタクト抵抗が
小さくなり、良好なコンタクトをとることができる。With the TiON film, for example, a wavelength of 400 nm
It is possible to effectively absorb light of up to 450 nm so as not to generate reflected light. In addition, the metal wiring layers 22 and 23
The TiON film provided on the upper side also serves as an etching stopper at the time of opening the contact hole, and has an effect of preventing stress migration caused by film stress at the time of forming the upper layer. Further, the contact resistance with ITO (indium tin oxide) generally used for the pixel electrode 4 is reduced, and good contact can be obtained.
【0045】尚、反射防止膜24は、TiON膜に限ら
ず、TiN膜、或いはチタン以外の金属の窒化膜や酸窒
化膜を用いることができる。The antireflection film 24 is not limited to a TiON film, but may be a TiN film, or a nitride or oxynitride film of a metal other than titanium.
【0046】また、本実施の形態においては、第1の絶
縁性透明基板2とその上の層間絶縁層9との間の、薄膜
トランジスタ8の下に第1の金属配線層21が形成され
ている。この第1の金属配線層21は、TFT基板19
の裏面方向即ち第1の絶縁性透明基板2側から入射する
光を遮る効果を有し、例えばWSi/Siの2層構造に
より形成される。また、この第1の金属配線層21は、
第2の金属配線層22と図示しない部分で接続され、表
示部分以外の走査回路部において固定電位例えば接地電
位が印加される。In this embodiment, a first metal wiring layer 21 is formed below the thin film transistor 8 between the first insulating transparent substrate 2 and the interlayer insulating layer 9 thereon. . This first metal wiring layer 21 is
Has an effect of blocking light incident from the back surface direction, that is, from the first insulating transparent substrate 2 side, and is formed by, for example, a WSi / Si two-layer structure. Also, the first metal wiring layer 21
It is connected to the second metal wiring layer 22 at a portion (not shown), and a fixed potential, for example, a ground potential is applied to the scanning circuit portion other than the display portion.
【0047】第2の金属配線層22は、コンタクトホー
ル42内で薄膜トランジスタ8のソース、ドレインに接
続され、その一方は信号線31としても用いられる。こ
の第2の金属配線層22は、例えば上下両側に反射防止
膜24としてTiON膜を形成してTiON/Al−S
i/TiONの3層構造とされる。The second metal wiring layer 22 is connected to the source and the drain of the thin film transistor 8 in the contact hole 42, and one of them is also used as the signal line 31. This second metal wiring layer 22 is formed, for example, by forming a TiON film as an anti-reflection film 24 on both upper and lower sides and forming a TiON / Al-S
It has a three-layer structure of i / TiON.
【0048】第3の金属配線層23は、図2の平面図に
示すように、第2の金属配線層22と相補的にブラック
マトリクスを形成するように設置され、TFT基板19
の上側からTFT8への入射光を遮るように配置され
る。この第3の金属配線層23も、第2の金属配線層2
2と同様に、例えばTiON/Al−Si/TiONの
3層構造とされる。As shown in the plan view of FIG. 2, the third metal wiring layer 23 is provided so as to form a black matrix complementarily to the second metal wiring layer 22, and the TFT substrate 19
Are arranged so as to block incident light to the TFT 8 from above. The third metal wiring layer 23 is also used as the second metal wiring layer 2.
As in the case of No. 2, for example, it has a three-layer structure of TiON / Al-Si / TiON.
【0049】尚、図2の平面図では、第1の金属配線層
21及び画素電極4は省略されている。In the plan view of FIG. 2, the first metal wiring layer 21 and the pixel electrode 4 are omitted.
【0050】第2の金属配線層22及び第3の金属配線
層23には、好ましくはAlを有するAl基の膜例えば
シリコンを1%含むAl膜(Al−Si膜)を用いるこ
とにより、その低いシート抵抗によって低い配線抵抗を
確保することができる。The second metal wiring layer 22 and the third metal wiring layer 23 are preferably formed by using an Al-based film having Al, for example, an Al film containing 1% of silicon (Al-Si film). Low wiring resistance can be ensured by low sheet resistance.
【0051】そして、これら金属配線層22及び23
は、好ましくは膜厚50nm以上800nm以下とす
る。50nm未満であると金属配線層22及び23の配
線抵抗が高くなり、一方800nmを超えると上層に形
成する層間膜の被覆性やカバレージが悪くなってしまう
ので好ましくない。The metal wiring layers 22 and 23
Is preferably 50 nm or more and 800 nm or less. If the thickness is less than 50 nm, the wiring resistance of the metal wiring layers 22 and 23 increases, while if it exceeds 800 nm, the coverage and coverage of the interlayer film formed on the upper layer deteriorate, which is not preferable.
【0052】尚、Al−Si膜の代わりに、Al、Al
−Si−Cu、Al−CuやCu等、その他のAl基や
Cu基の金属又は合金を用いることもでき、同様に配線
抵抗を低くすることができる。In place of the Al-Si film, Al, Al
Other Al-based or Cu-based metals or alloys, such as -Si-Cu, Al-Cu, and Cu, can also be used, and the wiring resistance can be similarly reduced.
【0053】また、Al−Si膜の上層にもTiON膜
を設けて3層構造とすることにより、膜ストレスに起因
するストレスマイグレーションを防止することができ
る。Further, by providing a TiON film also on the Al-Si film to form a three-layer structure, it is possible to prevent stress migration caused by film stress.
【0054】また、第3の金属配線層23については、
図1に示すように、ITOから成る画素電極4と電気的
に接続するため、上部のTiON膜はITOとの良好な
コンタクト抵抗を得るためにも必要である。The third metal wiring layer 23 is
As shown in FIG. 1, the upper TiON film is necessary for obtaining a good contact resistance with ITO in order to electrically connect with the pixel electrode 4 made of ITO.
【0055】図5に示したように直接上層配線層74を
画素電極53に接続する場合には、AlとITOとのコ
ンタクト抵抗が高いため、上層配線層74にはAl基の
膜を使うことができない。これに対して、本実施の形態
のように、Al基の膜をTiON膜を介してITOに接
続すると良好なコンタクト抵抗が得られると共に、第3
の金属配線層にAl基の膜を用いて配線抵抗も低くする
ことができる。When the upper wiring layer 74 is directly connected to the pixel electrode 53 as shown in FIG. 5, since the contact resistance between Al and ITO is high, an Al-based film should be used for the upper wiring layer 74. Can not. In contrast, when an Al-based film is connected to ITO via a TiON film as in the present embodiment, good contact resistance can be obtained, and the third
The wiring resistance can be reduced by using an Al-based film for the metal wiring layer.
【0056】また、本実施の形態においては、さらに図
1及び図2に示すように、第3の金属配線層23が互い
に絶縁された第1の部分23Aと第2の部分23Bとを
有して構成される。第1の部分23Aは、図2に示すよ
うに隣接する画素にわたって帯状に形成され、また蓄積
容量素子Csを構成するCs電極13の配線(蓄積容量
配線)33と、コンタクトホール41内の導電層を介し
て電気的に接続されている。第2の部分23Bは、図2
に示すように各画素毎に島状に形成され、また画素電極
4及び薄膜トランジスタ8の引き出し配線層となった第
2の金属配線層22と電気的に接続されている。Further, in the present embodiment, as shown in FIGS. 1 and 2, the third metal wiring layer 23 has a first portion 23A and a second portion 23B which are insulated from each other. It is composed. The first portion 23A is formed in a strip shape over the adjacent pixels as shown in FIG. 2, and the wiring (storage capacitance wiring) 33 of the Cs electrode 13 constituting the storage capacitance element Cs and the conductive layer in the contact hole 41 are formed. Are electrically connected via The second portion 23B corresponds to FIG.
As shown in FIG. 7, each pixel is formed in an island shape, and is electrically connected to the pixel electrode 4 and the second metal wiring layer 22 serving as a lead wiring layer of the thin film transistor 8.
【0057】このように第3の金属配線層23を構成す
ることにより、第3の金属配線層23のAl基の膜の低
いシート抵抗によって接続することにより、多結晶シリ
コンから成る蓄積容量配線33の配線抵抗を低減するこ
とができると共に、クロストークを少なくすることがで
きる。By forming the third metal wiring layer 23 in this manner, by connecting with a low sheet resistance of the Al-based film of the third metal wiring layer 23, the storage capacitor wiring 33 made of polycrystalline silicon is formed. And the crosstalk can be reduced.
【0058】上述の本実施の形態の液晶表示装置1によ
れば、第2の金属配線層22や第3の金属配線層23の
界面に反射防止膜24を設けることにより、画素トラン
ジスタ8の光リーク電流を低減することができ、高いコ
ントラストでかつ高画質の画像表示を行うことができ
る。According to the above-described liquid crystal display device 1 of the present embodiment, the antireflection film 24 is provided at the interface between the second metal wiring layer 22 and the third metal wiring layer 23, so that the light of the pixel transistor 8 can be reduced. Leakage current can be reduced, and high-contrast and high-quality image display can be performed.
【0059】また、さらに薄膜シリコン層10の下方に
第1の金属配線層21を設けることにより、下側即ち透
明絶縁性基板2側からの入射光を遮ることができるの
で、さらなる光リーク電流の防止をすることができる。Further, by providing the first metal wiring layer 21 below the thin-film silicon layer 10, incident light from the lower side, that is, from the transparent insulating substrate 2 side can be blocked, so that a further light leakage current can be prevented. Can be prevented.
【0060】また、第2の金属配線層22及び第3の金
属配線層23を3層構造の配線とすることにより、膜ス
トレスに起因するストレスマイグレーションを防止する
ことができる。従って、信頼性の高い液晶表示装置を高
い歩留まりで製造することができる。Further, by forming the second metal wiring layer 22 and the third metal wiring layer 23 as wirings having a three-layer structure, stress migration due to film stress can be prevented. Therefore, a highly reliable liquid crystal display device can be manufactured with a high yield.
【0061】さらに、第3の金属配線層23とCs電極
13(Cs配線33)とをコンタクトホール41を通じ
て電気的に接続することにより、第3の金属配線層23
の良好なシート抵抗でCs(蓄積容量)配線33の形成
が可能となり、これによりクロストークを少なくするこ
とができる。Further, by electrically connecting the third metal wiring layer 23 and the Cs electrode 13 (Cs wiring 33) through the contact hole 41, the third metal wiring layer 23 is formed.
The Cs (storage capacitor) wiring 33 can be formed with a good sheet resistance, and crosstalk can be reduced.
【0062】そして、第3の金属配線層23が、Cs配
線33と電気的に接続された第1の部分23Aと、画素
電極4と電気的に接続された第2の部分23Bを有し、
これらが同一の材料の3層構造で形成されていることに
より、反射防止による光リーク電流の抑制とCs配線3
3の配線抵抗の低減を図ることができると共に、反射防
止膜24の材料により画素電極4とのコンタクト抵抗の
小さい良好なコンタクトを得ることができる。Then, the third metal wiring layer 23 has a first portion 23 A electrically connected to the Cs wiring 33 and a second portion 23 B electrically connected to the pixel electrode 4.
Since these are formed in a three-layer structure of the same material, light leakage current is suppressed by anti-reflection and Cs wiring 3
3, it is possible to reduce the wiring resistance, and it is possible to obtain a good contact with a small contact resistance with the pixel electrode 4 by the material of the antireflection film 24.
【0063】上述の本実施の形態の液晶表示装置1は、
例えば次のようにして製造することができる。まず、例
えばガラス等により形成される第1の絶縁性透明基板2
上に、LP−CVD(低圧化学的気相成長)法により多
結晶シリコンを、例えば50nmの厚さに成膜し、続い
てその上にWSiを200nm成膜してWSi/Siの
積層膜を形成する。そして、これらをパターニングし
て、WSi/Siの積層膜から成る第1の金属配線層2
1を形成する。The liquid crystal display device 1 of the present embodiment described above
For example, it can be manufactured as follows. First, a first insulating transparent substrate 2 made of, for example, glass
A polycrystalline silicon film having a thickness of, for example, 50 nm is formed thereon by LP-CVD (low pressure chemical vapor deposition), and a WSi film is formed thereon to have a thickness of 200 nm. Form. Then, these are patterned to form a first metal wiring layer 2 composed of a WSi / Si laminated film.
Form one.
【0064】次に、第1の金属配線層21を覆って、そ
の上に層間絶縁膜9としてSiO2を、AP−CVD
(常圧化学的気相成長)法により例えば600nmの厚
さに成膜する。Next, the first metal wiring layer 21 is covered, and SiO 2 is deposited thereon as an interlayer insulating film 9 by AP-CVD.
A film is formed to a thickness of, for example, 600 nm by a (normal pressure chemical vapor deposition) method.
【0065】次に、第1のシリコン層として、薄膜トラ
ンジスタTFTを形成するための薄膜シリコン層10
を、LP−CVD法により例えば75nmの厚さに成膜
し、その後熱処理等によりシリコンの結晶粒を成長させ
る。Next, as a first silicon layer, a thin film silicon layer 10 for forming a thin film transistor TFT is formed.
Is formed to a thickness of, for example, 75 nm by an LP-CVD method, and then silicon crystal grains are grown by heat treatment or the like.
【0066】次に、この薄膜シリコン層10をパターニ
ングした後、その表面を酸化して酸化膜から成る薄い絶
縁膜11を形成した後、さらに薄膜シリコン層10の全
面にp型不純物としてB(ボロン)を低濃度でイオン注
入する。Next, after patterning the thin-film silicon layer 10, the surface thereof is oxidized to form a thin insulating film 11 made of an oxide film, and then B (boron) is formed as a p-type impurity on the entire surface of the thin-film silicon layer 10. ) Is implanted at a low concentration.
【0067】次に、トランジスタ部を隠すようにマスク
を形成し、薄膜シリコン層10のCs(蓄積容量)部の
みにn型不純物としてAs(砒素)を高濃度でイオン注
入し、蓄積容量素子Csを構成する一方の電極となる電
極層を形成する。Next, a mask is formed so as to hide the transistor portion, and As (arsenic) is ion-implanted at a high concentration as an n-type impurity into only the Cs (storage capacitor) portion of the thin-film silicon layer 10, and the storage capacitor element Cs Is formed as an electrode constituting one of the electrodes.
【0068】次に、その上にLP−CVD法により第2
のシリコン層を成膜し、POCl3等のガス中で熱処理
をすることによりP(リン)を拡散させ低比抵抗化させ
る。Next, a second layer is formed thereon by LP-CVD.
Is formed, and heat treatment is performed in a gas such as POCl 3 to diffuse P (phosphorus) to lower the specific resistance.
【0069】そして、この第2のシリコン層をそれぞれ
所定のパターンにパターニングして、ゲート電極12及
びCs(蓄積容量)電極13を形成する。Then, the second silicon layer is patterned into a predetermined pattern to form a gate electrode 12 and a Cs (storage capacitor) electrode 13.
【0070】次に、図示しないが、nMOS形成のため
pMOS形成部を隠すようにマスクし、n型不純物とし
てAsを高濃度でイオン注入し、引き続きnMOS形成
のため、薄膜トランジスタ8及び垂直走査回路34等の
周辺の回路部内のnMOS部を隠すようにマスクし、p
型不純物としてBを高濃度でイオン注入する。Next, although not shown, a mask is formed so as to hide the pMOS formation portion for forming the nMOS, As is ion-implanted at a high concentration as an n-type impurity, and then the thin film transistor 8 and the vertical scanning circuit 34 are formed for forming the nMOS. Is masked so as to hide the nMOS portion in the peripheral circuit portion such as
B is ion-implanted at a high concentration as a type impurity.
【0071】そして、図4Aに示すように、AP−CV
D法によりリンシリケートガラス等の層間絶縁層14を
例えば600nmの厚さに成膜する。その後、熱処理に
よりイオン注入部の結晶性を回復させる。Then, as shown in FIG. 4A, the AP-CV
The interlayer insulating layer 14 of phosphor silicate glass or the like is formed to a thickness of, for example, 600 nm by the method D. Thereafter, the crystallinity of the ion-implanted portion is restored by heat treatment.
【0072】そして、スパッタリング法により、図4B
に示すように、反射防止膜24としてTiON膜を例え
ば35nmの厚さに成膜する。Then, FIG. 4B
As shown in FIG. 5, a TiON film is formed as the antireflection film 24 to a thickness of, for example, 35 nm.
【0073】次に、コンタクトホール以外の部分をフォ
トグラフィーによりマスキングした後、図4Cに示すよ
うに、コンタクトホール部のTiON膜24及び層間絶
縁層14をエッチングしてコンタクトホール42を形成
する。Next, after masking portions other than the contact holes by photography, as shown in FIG. 4C, the contact holes 42 are formed by etching the TiON film 24 and the interlayer insulating layer 14 in the contact hole portions.
【0074】この他、図示しないが第1の金属配線層2
1に対してもコンタクトホールを開口し、後の工程で上
層の配線層と接続するようにする。In addition, although not shown, the first metal wiring layer 2
A contact hole is also opened for 1 and connected to an upper wiring layer in a later step.
【0075】その後、第2の金属配線層22として、1
%Siを含むAl−Si層を例えば500nmの厚さに
成膜する。Thereafter, as the second metal wiring layer 22, 1
An Al-Si layer containing% Si is formed to a thickness of, for example, 500 nm.
【0076】さらに、第2の金属配線層22の上に、反
射防止膜24となるTiON膜を、例えば60nmの厚
さに連続的にスパッタ法により成膜する。この成膜後に
フォトリソグラフィでマスキングして、図4Dに示すよ
うに、TiON膜24/Al−Si層22/TiON膜
24の3層構造の積層膜をドライエッチングによりパタ
ーニングして、3層構造の配線を形成する。Further, a TiON film serving as an anti-reflection film 24 is continuously formed on the second metal wiring layer 22 to a thickness of, for example, 60 nm by a sputtering method. After this film formation, masking is performed by photolithography, and as shown in FIG. 4D, a three-layer structure of the TiON film 24 / Al—Si layer 22 / TiON film 24 is patterned by dry etching to form a three-layer structure. Form wiring.
【0077】ここで、第2の金属配線層22の下側のT
iON膜(厚さ35nm)24は、波長400nm〜4
50nmの光を効果的に吸収するものであり、上側のT
iON膜(厚さ60nm)24は、後の上層配線とのコ
ンタクトホール形成の際のエッチングにおけるエッチン
グストッパとしても働く。Here, the T on the lower side of the second metal wiring layer 22 is
The iON film (thickness 35 nm) 24 has a wavelength of 400 nm to 4 nm.
It effectively absorbs 50 nm light, and the upper T
The iON film (thickness: 60 nm) 24 also functions as an etching stopper in etching when forming a contact hole with a later upper wiring.
【0078】続いて、AP−CVD法によりリンシリケ
ートガラス(PSG)等の層間絶縁層15を、例えば4
00nmの厚さに成膜する。Subsequently, an interlayer insulating layer 15 made of, for example, phosphorus silicate glass (PSG) is
A film is formed to a thickness of 00 nm.
【0079】さらに、パッシベーション膜16として、
プラズマCVD法によりSiNを例えば200nmの厚
さに成膜する。次にこのパッシベーション膜16を、画
素電極4とのコンタクト部、画素開口部即ちTFT8が
形成されていない部分及び周辺回路のパッド部38(図
3参照)についてエッチング除去した後、コンタクト部
及びパッド部38の層間絶縁層15に開口を形成する。Further, as the passivation film 16,
SiN is deposited to a thickness of, for example, 200 nm by a plasma CVD method. Next, the passivation film 16 is etched and removed from the contact portion with the pixel electrode 4, the pixel opening, that is, the portion where the TFT 8 is not formed, and the pad portion 38 (see FIG. 3) of the peripheral circuit. An opening is formed in the 38 interlayer insulating layer 15.
【0080】その後、第2の金属配線層22と反射防止
膜24との3層構造から成る配線層と同様の方法によ
り、上下両側に反射防止膜24として例えばTiON膜
が形成された、例えばAl−Si膜から成る第3の金属
配線膜23を形成し、これを図に示した第1の部分23
Aと第2の部分23Bを有するパターンにパターニング
する。Thereafter, for example, a TiON film is formed as an anti-reflection film 24 on both upper and lower sides by a method similar to that of a wiring layer having a three-layer structure of a second metal wiring layer 22 and an anti-reflection film 24, for example, Al -A third metal wiring film 23 made of a Si film is formed, and is formed into a first portion 23 shown in FIG.
A and a pattern having a second portion 23B.
【0081】そして、熱処理によりトランジスタ特性を
回復させた後、表面に平坦化層17として例えば有機膜
をコーティングし表面を平坦化する。続いて、画素電極
4に接続するためのコンタクト部において、平坦化層1
7にコンタクトホール18を開口する。また、このとき
パッド部38にもコンタクトホールを開口する。After the transistor characteristics are recovered by heat treatment, the surface is coated with, for example, an organic film as the flattening layer 17 to flatten the surface. Subsequently, in the contact portion for connecting to the pixel electrode 4, the planarizing layer 1 is formed.
7, a contact hole 18 is opened. At this time, a contact hole is also opened in the pad portion 38.
【0082】次に、画素電極4用のITO(インジウム
錫酸化物)をスパッタ法により例えば70nmの厚さに
成膜し、これを各画素毎に分割されたパターンにパター
ニングして画素電極4を形成する。これにより、先に開
口したコンタクトホール18において第3の金属配線層
23から成る配線層に電気的に接続された画素電極4が
形成される。Next, ITO (indium tin oxide) for the pixel electrode 4 is formed into a film having a thickness of, for example, 70 nm by a sputtering method, and is patterned into a pattern divided for each pixel. Form. As a result, the pixel electrode 4 electrically connected to the wiring layer formed of the third metal wiring layer 23 in the previously opened contact hole 18 is formed.
【0083】このようにして、透明絶縁性基板2上に薄
膜トランジスタ8が形成されたTFT基板が形成され
る。Thus, a TFT substrate having the thin film transistor 8 formed on the transparent insulating substrate 2 is formed.
【0084】この後は、表面に対向電極5が形成された
透明絶縁性基板(対向基板)3とTFT基板とを対向さ
せて、その間に液晶層(LC)6を構成する液晶分子7
を封入して液晶表示装置1を製造することができる。Thereafter, the transparent insulating substrate (opposite substrate) 3 having the opposing electrode 5 formed on the surface thereof is opposed to the TFT substrate, and the liquid crystal molecules 7 forming the liquid crystal layer (LC) 6 therebetween.
And the liquid crystal display device 1 can be manufactured.
【0085】上述の実施の形態では、反射防止膜24を
各金属配線層22,23の上層及び下層に設けたが、反
射防止膜24を金属配線層22,23の下側のみに設け
る構成としてもよい。この場合には、上層及び下層の両
方に反射防止膜24を形成する場合よりやや効果が低下
するが、同様に層間で反射する光を低減して光リーク電
流を抑制する効果を有する。In the above embodiment, the antireflection film 24 is provided on the upper and lower layers of the metal wiring layers 22 and 23. However, the antireflection film 24 is provided only on the lower side of the metal wiring layers 22 and 23. Is also good. In this case, although the effect is slightly lower than when the antireflection film 24 is formed on both the upper layer and the lower layer, it has the effect of reducing light reflected between the layers and suppressing light leakage current.
【0086】また、第2の金属配線層22又は第3の金
属配線層23のいずれか一方のみに反射防止膜を設ける
構成としてもよい。この場合は、両方の金属配線層22
及び23にに反射防止膜24を形成する場合よりやや効
果が低下するが、同様に層間で反射する光を低減して光
リーク電流を抑制する効果を有する。Further, an antireflection film may be provided on only one of the second metal wiring layer 22 and the third metal wiring layer 23. In this case, both metal wiring layers 22
And 23 have a slightly lower effect than when the antireflection film 24 is formed, but also have the effect of reducing light reflected between the layers and suppressing light leakage current.
【0087】また、コンタクト部の反射防止膜24は、
図1の断面図のように除去しても良く、コンタクト抵抗
上問題とならない場合は残してもよい。尚、コンタクト
部において、第2の金属配線層22の下層の反射防止膜
24を残す場合には、図4に示した工程と異なり、コン
タクトホール42を形成した後に下層の反射防止膜24
の成膜を行う。The antireflection film 24 of the contact portion is
It may be removed as shown in the cross-sectional view of FIG. 1, and may be left if there is no problem in contact resistance. In the case where the anti-reflection film 24 below the second metal wiring layer 22 is left in the contact portion, unlike the process shown in FIG.
Is formed.
【0088】また、薄膜トランジスタ8を構成する半導
体層10の下方に設けられた裏面遮光用の第1の金属配
線層21を設けない構成もとることができる。Further, it is possible to adopt a configuration in which the first metal wiring layer 21 for shielding the back surface provided below the semiconductor layer 10 constituting the thin film transistor 8 is not provided.
【0089】尚、対向基板3上にブラックマトリクスを
設置する場合には、ブラックマトリクスにより遮光する
ことができるため、第3の金属配線層23を形成しなく
ても構わない。When a black matrix is provided on the counter substrate 3, light can be shielded by the black matrix, so that the third metal wiring layer 23 may not be formed.
【0090】また、上述の実施の形態では、薄膜トラン
ジスタ8を、半導体層10が水平に形成されその上方に
ゲート電極12が形成されたプレーナ型薄膜トランジス
タにより構成したが、ゲート電極の上に絶縁膜を介して
半導体層がゲート電極に対応した段差を有して形成され
た逆スタガ型薄膜トランジスタ等、その他の構成の薄膜
トランジスタにも同様に本発明を適用することができ
る。In the above-described embodiment, the thin film transistor 8 is constituted by a planar thin film transistor in which the semiconductor layer 10 is formed horizontally and the gate electrode 12 is formed above the semiconductor layer 10, but an insulating film is formed on the gate electrode. The present invention can be similarly applied to a thin film transistor having another configuration such as an inverted staggered thin film transistor in which a semiconductor layer is formed to have a step corresponding to a gate electrode.
【0091】本発明の液晶表示装置は、上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲でその他様々な構成が取り得る。The liquid crystal display device of the present invention is not limited to the above-described embodiment, but may take various other configurations without departing from the gist of the present invention.
【0092】[0092]
【発明の効果】上述の本発明による液晶表示装置によれ
ば、金属配線層の層間絶縁層との界面に反射防止膜を設
けることにより、画素トランジスタの光リーク電流を低
減することができ、高いコントラストでかつ高画質の画
像表示を行うことができる。According to the above-described liquid crystal display device of the present invention, by providing an antireflection film at the interface between the metal wiring layer and the interlayer insulating layer, the light leakage current of the pixel transistor can be reduced. It is possible to display a high-quality image with contrast.
【0093】また、金属配線層の上下に反射防止膜を形
成した3層構造の配線層としたときには、膜ストレスに
よるストレスマイグレーションを防止することができ
る。これにより、信頼性の高い液晶表示装置を高い歩留
まりで製造することができる。When the wiring layer has a three-layer structure in which antireflection films are formed above and below the metal wiring layer, stress migration due to film stress can be prevented. Thus, a highly reliable liquid crystal display device can be manufactured with a high yield.
【0094】また、薄膜トランジスタを構成する半導体
層の下方の基板側に遮光膜を設ける構成としたときに
は、さらなる光リークの防止をすることができる。Further, when the light shielding film is provided on the substrate side below the semiconductor layer forming the thin film transistor, further light leakage can be prevented.
【0095】また、金属配線層の少なくとも一部が蓄積
容量を構成する電極と電気的に接続されている構成とし
たときには、金属配線層の良好なシート抵抗で蓄積容量
を構成する電極の配線の形成が可能となることにより、
この配線の配線抵抗を低減しすることができ、クロスト
ークを少なくすることができる。When at least a part of the metal wiring layer is electrically connected to the electrode forming the storage capacitor, the wiring of the electrode forming the storage capacitor is formed with a good sheet resistance of the metal wiring layer. By being able to form
The wiring resistance of this wiring can be reduced, and crosstalk can be reduced.
【0096】さらに、蓄積容量を構成する電極と電気的
に接続された第1の部分と、画素電極と電気的に接続さ
れた第2の部分とを同一材料により形成することによ
り、反射防止による光リーク電流の抑制と配線抵抗の低
減を図ることができると共に、反射防止膜の材料により
画素電極とのコンタクト抵抗の小さい良好なコンタクト
を得ることができる。Further, the first portion electrically connected to the electrode forming the storage capacitor and the second portion electrically connected to the pixel electrode are formed of the same material to prevent reflection. It is possible to suppress the light leakage current and reduce the wiring resistance, and it is possible to obtain a good contact having a small contact resistance with the pixel electrode by using the material of the antireflection film.
【図1】本発明の一実施の形態の液晶表示装置の要部の
断面図である。FIG. 1 is a sectional view of a main part of a liquid crystal display device according to an embodiment of the present invention.
【図2】図1の液晶表示装置の要部の概略平面図であ
る。FIG. 2 is a schematic plan view of a main part of the liquid crystal display device of FIG.
【図3】図1の液晶表示装置の回路構成を示すブロック
図である。FIG. 3 is a block diagram showing a circuit configuration of the liquid crystal display device of FIG.
【図4】A〜D 図1の液晶表示装置の製造工程を示す
工程図である。4A to 4D are process diagrams showing a manufacturing process of the liquid crystal display device of FIG.
【図5】従来の液晶表示装置の要部の概略断面図であ
る。FIG. 5 is a schematic sectional view of a main part of a conventional liquid crystal display device.
1 液晶表示装置、2 第1の絶縁性透明基板、3 第
2の絶縁性透明基板、4画素電極(表示電極)、5 対
向電極、6 液晶層、7 液晶分子、8 TFT(薄膜
トランジスタ)、9,14,15 層間絶縁層、10
薄膜シリコン層、11 絶縁膜、12 ゲート電極、1
3 Cs(蓄積容量)電極、16 パッシベーション
膜、17 平坦化層、18,41,42 コンタクトホ
ール、19TFT基板、20 対向基板、21 第1の
金属配線層、22 第2の金属配線層、23 第3の金
属配線層、24 反射防止膜、31 信号線、32 ゲ
ート配線、33 Cs(蓄積容量)配線、34 垂直走
査回路、35 水平走査回路、36 位相調整回路、3
7 画像信号供給スイッチ、38 パッド部、40表示
画素、Cs 蓄積容量素子DESCRIPTION OF SYMBOLS 1 Liquid crystal display device, 2 1st insulating transparent substrate, 3 2nd insulating transparent substrate, 4 pixel electrode (display electrode), 5 counter electrode, 6 liquid crystal layer, 7 liquid crystal molecules, 8 TFT (thin film transistor), 9 , 14,15 interlayer insulating layer, 10
Thin silicon layer, 11 insulating film, 12 gate electrode, 1
3 Cs (storage capacitor) electrode, 16 passivation film, 17 planarization layer, 18, 41, 42 contact hole, 19 TFT substrate, 20 counter substrate, 21 first metal wiring layer, 22 second metal wiring layer, 23rd 3 metal wiring layer, 24 antireflection film, 31 signal line, 32 gate wiring, 33 Cs (storage capacitor) wiring, 34 vertical scanning circuit, 35 horizontal scanning circuit, 36 phase adjustment circuit, 3
7 image signal supply switch, 38 pad section, 40 display pixels, Cs storage capacitor
フロントページの続き Fターム(参考) 2H091 FA37Y GA13 LA17 LA30 MA07 2H092 GA17 GA25 GA34 JA24 JA26 JB69 KA04 KB24 MA05 MA06 MA07 NA22 NA28 RA05 5F110 AA06 AA18 BB01 BB04 CC02 CC07 DD13 DD24 FF02 FF23 GG02 GG13 GG16 GG25 GG32 GG34 GG47 GG52 HL01 HL03 HL06 HL12 HM18 NN03 NN04 NN24 NN25 NN27 NN35 NN40 NN42 NN43 NN45 NN48 NN54 NN72 PP38 QQ09 QQ19 Continued on the front page F term (reference) 2H091 FA37Y GA13 LA17 LA30 MA07 2H092 GA17 GA25 GA34 JA24 JA26 JB69 KA04 KB24 MA05 MA06 MA07 NA22 NA28 RA05 5F110 AA06 AA18 BB01 BB04 CC02 CC07 DD13 DD24 FF02 FF23 GG02 GG13 GG01 GG13 GG13 GG32 HL03 HL06 HL12 HM18 NN03 NN04 NN24 NN25 NN27 NN35 NN40 NN42 NN43 NN45 NN48 NN54 NN72 PP38 QQ09 QQ19
Claims (12)
形成された液晶表示装置であって、 金属配線層と層間絶縁層との間に反射防止膜が設けられ
たことを特徴とする液晶表示装置。1. A liquid crystal display device comprising a thin film transistor formed on an insulating transparent substrate, wherein an antireflection film is provided between a metal wiring layer and an interlayer insulating layer.
ことを特徴とする請求項1に記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein said antireflection film is made of a metal oxynitride film.
とを特徴とする請求項1に記載の液晶表示装置。3. The liquid crystal display device according to claim 1, wherein the antireflection film is made of a TiON film.
を構成する半導体層側の界面のみに上記反射防止膜が設
けられたことを特徴とする請求項1に記載の液晶表示装
置。4. The liquid crystal display device according to claim 1, wherein the antireflection film is provided only on the interface of the metal wiring layer on the semiconductor layer side forming the thin film transistor.
防止膜が設けられたことを特徴とする請求項1に記載の
液晶表示装置。5. The liquid crystal display device according to claim 1, wherein the antireflection film is provided on both upper and lower interfaces of the metal wiring layer.
0nm以下のAl膜或いはAlを主体とする合金膜によ
り形成されたことを特徴とする請求項1に記載の液晶表
示装置。6. The method according to claim 1, wherein the metal wiring layer has a thickness of 50 nm or more and 80
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is formed of an Al film having a thickness of 0 nm or less or an alloy film mainly containing Al.
100nm以下であることを特徴とする請求項1に記載
の液晶表示装置。7. The liquid crystal display device according to claim 1, wherein the thickness of the antireflection film is 10 nm or more and 100 nm or less.
とを特徴とする請求項1に記載の液晶表示装置。8. The liquid crystal display device according to claim 1, wherein the antireflection film is made of a metal nitride film.
を特徴とする請求項1に記載の液晶表示装置。9. The liquid crystal display device according to claim 1, wherein the antireflection film is made of a TiN film.
射防止膜が除去されていることを特徴とする請求項1に
記載の液晶表示装置。10. The liquid crystal display device according to claim 1, wherein the antireflection film is removed in a contact hole portion.
積容量を構成する電極と電気的に接続されていることを
特徴とする請求項1に記載の液晶表示装置。11. The liquid crystal display device according to claim 1, wherein at least a part of the metal wiring layer is electrically connected to an electrode forming a storage capacitor.
成する電極と電気的に接続された第1の部分と、該第1
の部分と同一材料で形成され該第1の部分と絶縁された
第2の部分とを少なくとも有し、該第2の部分が上記薄
膜トランジスタの引き出し配線層及び画素電極に電気的
に接続されていることを特徴とする請求項11に記載の
液晶表示装置。12. A first portion in which said metal wiring layer is electrically connected to an electrode forming said storage capacitor,
And at least a second portion formed of the same material as the first portion and insulated from the first portion, and the second portion is electrically connected to the extraction wiring layer and the pixel electrode of the thin film transistor. The liquid crystal display device according to claim 11, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11003212A JP2000206562A (en) | 1999-01-08 | 1999-01-08 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11003212A JP2000206562A (en) | 1999-01-08 | 1999-01-08 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000206562A true JP2000206562A (en) | 2000-07-28 |
Family
ID=11551151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11003212A Pending JP2000206562A (en) | 1999-01-08 | 1999-01-08 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000206562A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1307478C (en) * | 2003-01-07 | 2007-03-28 | 统宝光电股份有限公司 | Structure and method of forming liquid crystal display unit with reduced reflection |
JP2007199188A (en) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
JP2007249211A (en) * | 2006-03-15 | 2007-09-27 | Samsung Electronics Co Ltd | Display device and manufacturing method therefor |
KR100803566B1 (en) * | 2001-07-25 | 2008-02-15 | 엘지.필립스 엘시디 주식회사 | Array substrate for liquid crystal display device and manufacturing method thereof |
CN100403150C (en) * | 2004-03-03 | 2008-07-16 | 鸿富锦精密工业(深圳)有限公司 | Active matrix type liquid crystal display device |
JP2010117499A (en) * | 2008-11-12 | 2010-05-27 | Toshiba Mobile Display Co Ltd | Array substrate and method for manufacturing array substrate |
CN102693918A (en) * | 2012-04-12 | 2012-09-26 | 友达光电股份有限公司 | Thin film transistor and method of manufacturing the same |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05173183A (en) * | 1991-12-19 | 1993-07-13 | Sony Corp | Liquid crystal display device |
JPH05241199A (en) * | 1992-02-28 | 1993-09-21 | Canon Inc | Liquid crystal panel |
JPH05257164A (en) * | 1992-03-10 | 1993-10-08 | Sharp Corp | Active matrix substrate |
JPH0758110A (en) * | 1993-08-11 | 1995-03-03 | Yamaha Corp | Semiconductor device |
JPH08234239A (en) * | 1995-02-28 | 1996-09-13 | Sony Corp | Display device |
JPH08262494A (en) * | 1995-03-20 | 1996-10-11 | Sony Corp | Active matrix type display device |
JPH09265114A (en) * | 1996-03-28 | 1997-10-07 | Canon Inc | Liquid crystal display device |
JPH09307113A (en) * | 1996-05-16 | 1997-11-28 | Nec Corp | Semiconductor device and manufacturing method thereof |
WO1998018044A1 (en) * | 1996-10-22 | 1998-04-30 | Seiko Epson Corporation | Active matrix liquid crystal panel |
JPH10161157A (en) * | 1996-12-03 | 1998-06-19 | Sony Corp | Semiconductor device for display |
-
1999
- 1999-01-08 JP JP11003212A patent/JP2000206562A/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05173183A (en) * | 1991-12-19 | 1993-07-13 | Sony Corp | Liquid crystal display device |
JPH05241199A (en) * | 1992-02-28 | 1993-09-21 | Canon Inc | Liquid crystal panel |
JPH05257164A (en) * | 1992-03-10 | 1993-10-08 | Sharp Corp | Active matrix substrate |
JPH0758110A (en) * | 1993-08-11 | 1995-03-03 | Yamaha Corp | Semiconductor device |
JPH08234239A (en) * | 1995-02-28 | 1996-09-13 | Sony Corp | Display device |
JPH08262494A (en) * | 1995-03-20 | 1996-10-11 | Sony Corp | Active matrix type display device |
JPH09265114A (en) * | 1996-03-28 | 1997-10-07 | Canon Inc | Liquid crystal display device |
JPH09307113A (en) * | 1996-05-16 | 1997-11-28 | Nec Corp | Semiconductor device and manufacturing method thereof |
WO1998018044A1 (en) * | 1996-10-22 | 1998-04-30 | Seiko Epson Corporation | Active matrix liquid crystal panel |
JPH10161157A (en) * | 1996-12-03 | 1998-06-19 | Sony Corp | Semiconductor device for display |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100803566B1 (en) * | 2001-07-25 | 2008-02-15 | 엘지.필립스 엘시디 주식회사 | Array substrate for liquid crystal display device and manufacturing method thereof |
CN1307478C (en) * | 2003-01-07 | 2007-03-28 | 统宝光电股份有限公司 | Structure and method of forming liquid crystal display unit with reduced reflection |
CN100403150C (en) * | 2004-03-03 | 2008-07-16 | 鸿富锦精密工业(深圳)有限公司 | Active matrix type liquid crystal display device |
JP2007199188A (en) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
JP2007249211A (en) * | 2006-03-15 | 2007-09-27 | Samsung Electronics Co Ltd | Display device and manufacturing method therefor |
JP2010117499A (en) * | 2008-11-12 | 2010-05-27 | Toshiba Mobile Display Co Ltd | Array substrate and method for manufacturing array substrate |
CN102693918A (en) * | 2012-04-12 | 2012-09-26 | 友达光电股份有限公司 | Thin film transistor and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3307150B2 (en) | Active matrix display | |
CN100444004C (en) | Thin film transistor array panel and liquid crystal display including the panel | |
JP3240858B2 (en) | Color display | |
KR100670965B1 (en) | Liquid Crystal Display and Manufacturing Method Thereof | |
US6198517B1 (en) | Liquid crystal display device | |
JP3141860B2 (en) | Manufacturing method of liquid crystal display device | |
JP3307181B2 (en) | Transmissive display | |
TWI420669B (en) | Thin film transistor (TFT) array substrate, liquid crystal display including the same, and manufacturing method of TFT array substrate | |
US5747830A (en) | Semiconductor display device with a hydrogen supply and hydrogen diffusion barrier layers | |
JP3918412B2 (en) | Thin film semiconductor device, liquid crystal display device and manufacturing method thereof | |
JP3134866B2 (en) | Liquid crystal display device and manufacturing method thereof | |
US20060050192A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
JP2001201768A (en) | Reflection/transmission complex type thin film transistor liquid crystal display device | |
JP2001356372A (en) | Thin film transistor substrate for liquid crystal display device and method for manufacturing the same | |
JPH1031235A (en) | Liquid crystal display | |
US20090147203A1 (en) | Active matrix type liquid crystal display having aluminum and silver metal layers | |
KR100380892B1 (en) | Transmission type liquid crystal display device | |
JP2001066631A (en) | Liquid crystal display device and manufacture thereof | |
US20050264736A1 (en) | Substrate for display device, manufacturing method for same and display device | |
JP5040222B2 (en) | Display device | |
JPH06235939A (en) | Liquid crystal display device and manufacturing method thereof | |
JP3924384B2 (en) | Thin film transistor | |
JP2000206562A (en) | Liquid crystal display device | |
JP2002184999A (en) | Manufacturing method of array substrate for display | |
JPH08160454A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |