[go: up one dir, main page]

JP2000188501A - Semiconductor switch - Google Patents

Semiconductor switch

Info

Publication number
JP2000188501A
JP2000188501A JP10364293A JP36429398A JP2000188501A JP 2000188501 A JP2000188501 A JP 2000188501A JP 10364293 A JP10364293 A JP 10364293A JP 36429398 A JP36429398 A JP 36429398A JP 2000188501 A JP2000188501 A JP 2000188501A
Authority
JP
Japan
Prior art keywords
semiconductor switch
line
cut
inspection
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10364293A
Other languages
Japanese (ja)
Inventor
Yoshihiro Tsukahara
良洋 塚原
Yoshinobu Sasaki
善伸 佐々木
Takayuki Kato
隆幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10364293A priority Critical patent/JP2000188501A/en
Publication of JP2000188501A publication Critical patent/JP2000188501A/en
Pending legal-status Critical Current

Links

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor switch that is inspected by using only a general-purpose RF probe at a reduced inspection cost because the RF probe is hardly defected. SOLUTION: A connection pad 9 acting as an RF input or output terminal is connected to a microstrip line 11 with a MIM capacitor 10 inbetween and a bypass line 12 to bypass the MIM capacitor 10 is formed and connected to the microstrip line 11. When an on-wafer check is finished, the bypass line 12 is cut off.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波帯及び
ミリ波帯の高周波信号のスイッチングに使用される半導
体スイッチに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor switch used for switching microwave and millimeter wave high frequency signals.

【0002】[0002]

【従来の技術】マイクロ波帯及びミリ波帯の通信用又は
レーダ用に使用される送信モジュール、受信モジュール
又は送受信モジュールには、通常、高周波信号の切り替
え用として半導体スイッチが使用される。該半導体スイ
ッチとして、PINダイオード、ショットキーダイオー
ド等のダイオード素子や、トランジスタが使用される。
図18は、1入力1出力(SPST:Single Pole Sing
le Throw)の半導体スイッチを示した概略のブロック図
である。図18から分かるように、半導体スイッチ20
0は、高周波信号が入力される入力端子RFinと、該入
力端子RFinに入力された高周波信号が出力される出力
端子RFoutと、半導体スイッチ200のスイッチング
制御を行うための制御用直流電圧が印加されるDC制御
端子Dinとを備えている。
2. Description of the Related Art Generally, a semiconductor switch is used for switching a high-frequency signal in a transmission module, a reception module or a transmission / reception module used for communication or radar in a microwave band and a millimeter wave band. As the semiconductor switch, a diode element such as a PIN diode or a Schottky diode or a transistor is used.
FIG. 18 shows one input and one output (SPST: Single Pole Sing).
FIG. 2 is a schematic block diagram showing a semiconductor switch of FIG. As can be seen from FIG.
0 is an input terminal RFin to which a high-frequency signal is input, an output terminal RFout to which a high-frequency signal input to the input terminal RFin is output, and a control DC voltage for performing switching control of the semiconductor switch 200 is applied. And a DC control terminal Din.

【0003】また、通信用及びレーダ用等のシステムに
おいて、入出力チャンネル数が増加した場合、上記各モ
ジュール等で使用される半導体スイッチには、3チャン
ネルの場合、図19のような3入力1出力、又は3出力
1入力(SP3T:Single Pole Thre
e Throw)の半導体スイッチが使用される。更
に、n(nは整数)チャンネルの場合、図20のような
n入力1出力、又はn出力1入力(SPnT)の半導体
スイッチ等が使用されている。
In systems for communication and radar, when the number of input / output channels increases, the semiconductor switch used in each of the above-mentioned modules and the like has three input channels as shown in FIG. Output or 3 outputs and 1 input (SP3T: Single Pole Thre)
e Throw) semiconductor switches are used. Furthermore, in the case of n (n is an integer) channel, an n-input 1-output or n-output 1-input (SPnT) semiconductor switch as shown in FIG. 20 is used.

【0004】一方、このような半導体スイッチをなすデ
バイスの検査には、ウエハ状態で検査用プローブヘッド
をデバイスの入出力端子に接触させる方法と、パッケー
ジ等への実装品で検査する方法があるが、ウエハ状態で
の検査の実施は、不良品のアセンブリ費用の削減、検査
コストの削減に有効な方法である。また、ベアチップで
出荷される製品についてはウエハ状態での検査実施は不
可欠である。このようなウエハ状態での検査には、例え
ばSP3Tの半導体スイッチ200aの場合、図21で
示すように、高周波信号の入力又は出力が行われる4つ
のRF端子RF1〜RF4と、制御用のDC電圧が印加
される3つのDC制御端子Din1〜Din3の合計7つの
端子を検査装置に接続しなければならない。
On the other hand, there are two methods of inspecting a device forming a semiconductor switch: a method in which an inspection probe head is brought into contact with an input / output terminal of a device in a wafer state, and a method in which a semiconductor device is mounted on a package. Inspection in a wafer state is an effective method for reducing assembly costs of defective products and inspection costs. Also, for products shipped in bare chips, it is indispensable to carry out inspection in a wafer state. For inspection in such a wafer state, for example, in the case of the SP3T semiconductor switch 200a, as shown in FIG. 21, four RF terminals RF1 to RF4 for inputting or outputting a high-frequency signal, and a DC voltage for control Must be connected to the inspection device in total of three DC control terminals Din1 to Din3 to which is applied.

【0005】高周波信号のスイッチングに使用されるR
Fスイッチ、特にミリ波帯の高周波信号のスイッチング
に使用されるミリ波帯スイッチの検査を行う検査装置に
おいては、図22で示すように、高周波信号の入力又は
出力が行われる4つの導波管型プローブヘッド(以下、
RFプローブと呼ぶ)205a〜205dとDC制御端
子に制御用の直流電圧を印加するための3つの制御端子
用DCプローブ(以下、DCプローブと呼ぶ)206a
〜206cとを組み合わせて検査する。なお、図22で
は、図21の半導体スイッチ200aの検査を行う場合
を例にして示している。
[0005] R used for switching high frequency signals
In an inspection apparatus for inspecting an F switch, particularly a millimeter wave band switch used for switching a millimeter wave band high frequency signal, as shown in FIG. 22, four waveguides for inputting or outputting a high frequency signal are used. Type probe head (hereinafter,
RF probes) 205a to 205d and three DC probes for control terminals (hereinafter, referred to as DC probes) 206a for applying a DC voltage for control to DC control terminals.
Inspection is performed in combination with. FIG. 22 shows an example in which the semiconductor switch 200a of FIG. 21 is inspected.

【0006】次に、図22の各プローブを使用した検査
装置における検査方法について説明する。図23は、図
22の各プローブを使用した検査装置における半導体ス
イッチの検査動作を示したフローチャートである。図2
3において、各RFプローブ205a〜205d及び各
DCプローブ206a〜206cを設置して仮配置を行
い、その後、半導体スイッチのウエハを所定の位置に設
置する。次に、RFプローブ205a〜205d及びD
Cプローブ206a〜206cをウエハ上の所定の接続
パッドに接続して、所定の検査が行われる。該検査が終
了すると、検査を行う他のウエハがある場合は、ウエハ
の交換が行われ次のウエハが所定の位置に配置され同様
の動作が行われ、次に検査を行うウエハがない場合は、
本フローは終了する。
Next, an inspection method in an inspection apparatus using each probe shown in FIG. 22 will be described. FIG. 23 is a flowchart showing a semiconductor switch inspection operation in the inspection device using each probe of FIG. FIG.
In 3, the respective RF probes 205 a to 205 d and the respective DC probes 206 a to 206 c are installed and provisionally arranged, and then the semiconductor switch wafer is installed at a predetermined position. Next, the RF probes 205a to 205d and D
The C probes 206a to 206c are connected to predetermined connection pads on the wafer, and a predetermined inspection is performed. When the inspection is completed, if there is another wafer to be inspected, the wafer is replaced, the next wafer is placed at a predetermined position, and the same operation is performed. ,
This flow ends.

【0007】[0007]

【発明が解決しようとする課題】しかし、図22で示し
ているように、RFプローブ205a〜205dが4方
向から近接して配置され、更にDCプローブ206a〜
206cがそれぞれRFプローブ間に近接して配置され
るため、互いに接触しやすく高価なRFプローブが破損
しやすいという問題があった。また、半導体スイッチの
異なる製品ごとにRFプローブ及びDCプローブのカス
タム品を開発すれば検査は容易になるが、プローブに汎
用性がなくなることからプローブが高額になると共に、
製品ごとにプローブの開発が必要になることから、製品
のコストが増加するという問題があった。
However, as shown in FIG. 22, the RF probes 205a to 205d are arranged close to each other from four directions, and the DC probes 206a to 205d are further arranged.
Since the respective 206c are arranged close to each other between the RF probes, there is a problem that the expensive RF probes are likely to be in contact with each other and easily damaged. In addition, if custom products of RF probe and DC probe are developed for each product with different semiconductor switches, the inspection becomes easier, but the probe becomes less versatile and the probe becomes expensive,
Since it is necessary to develop a probe for each product, there is a problem that the cost of the product increases.

【0008】本発明は、上記のような問題を解決するた
めになされたものであり、汎用品のRFプローブのみを
使用して検査を行うことができると共に、RFプローブ
の破損をほぼなくすことができ、検査コストを削減する
ことができる半導体スイッチを得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and it is possible to perform an inspection using only a general-purpose RF probe and to substantially eliminate damage to the RF probe. It is an object of the present invention to obtain a semiconductor switch capable of reducing inspection costs.

【0009】なお、本発明と目的及び構造が異なるが、
特開平6−237122号公報では、マイクロ波半導体
装置のオンウエハ特性測定を迅速かつ正確に行うように
伝送線路にキャパシタを挿入した構成が開示されてい
る。また、本発明と目的及び構造が異なるが、特開平9
−181188号公報では、信頼性を検査するための各
種テストを行った後、ヒューズを用いてパッドとバッフ
ァを接続する配線を切断して形成する半導体装置が開示
されている。
Although the purpose and structure are different from those of the present invention,
Japanese Patent Laying-Open No. 6-237122 discloses a configuration in which a capacitor is inserted into a transmission line so that on-wafer characteristics of a microwave semiconductor device can be measured quickly and accurately. Although the purpose and structure are different from those of the present invention,
Japanese Patent Application Publication No. 181188 discloses a semiconductor device in which after performing various tests for inspecting reliability, a fuse is used to cut and form a wiring connecting a pad and a buffer.

【0010】[0010]

【課題を解決するための手段】この発明に係る半導体ス
イッチは、高周波信号のスイッチングにダイオードを使
用したダイオード型の半導体スイッチにおいて、外部と
の高周波信号の伝達を行う外部接続用電極と、信号の直
流成分をカットするDCカット用素子が途中に設けられ
た、該外部接続用電極とダイオードとを接続する高周波
用信号線路と、該高周波用信号線路のDCカット用素子
をバイパスするバイパス線路とを備え、外部接続用電極
は、所定の検査を行う際、外部からダイオードに対する
直流バイアス電圧が印加され、バイパス線路は、該所定
の検査終了後に切断されるものである。
SUMMARY OF THE INVENTION A semiconductor switch according to the present invention is a diode type semiconductor switch using a diode for switching a high frequency signal, comprising: an external connection electrode for transmitting a high frequency signal to the outside; A high-frequency signal line that connects the external connection electrode and the diode, and a bypass line that bypasses the high-frequency signal line DC cut element, provided with a DC cut element that cuts a DC component. When a predetermined test is performed on the external connection electrode, a DC bias voltage is externally applied to the diode, and the bypass line is disconnected after the predetermined test is completed.

【0011】また、この発明に係る半導体スイッチは、
請求項1において、具体的には、上記バイパス線路の線
路長を高周波信号の波長の1/4以下にするものであ
る。
[0011] The semiconductor switch according to the present invention includes:
Specifically, in the first aspect, the line length of the bypass line is set to 1 / or less of the wavelength of the high-frequency signal.

【0012】また、この発明に係る半導体スイッチは、
請求項1又は請求項2のいずれかにおいて、上記バイパ
ス線路は、該線路の一部が半導体チップ外のウエハ上に
形成され、半導体チップを切断して分離する際に切断さ
れるものである。
Further, a semiconductor switch according to the present invention comprises:
In any one of the first and second aspects, the bypass line is formed when a part of the line is formed on a wafer outside the semiconductor chip and the semiconductor chip is cut and separated.

【0013】また、この発明に係る半導体スイッチは、
請求項3において、ウエハ上に隣接して形成された各半
導体スイッチにおけるそれぞれのバイパス線路は、各半
導体チップを切断して分離する際のウエハ上のチップ切
断領域上で互いに接続されるように形成され、半導体チ
ップを該チップ切断領域で切断して分離する際にそれぞ
れ切断されるものである。
[0013] The semiconductor switch according to the present invention comprises:
4. The semiconductor device according to claim 3, wherein each of the bypass lines in each of the semiconductor switches formed adjacent to the wafer is connected to each other on a chip cutting region on the wafer when each semiconductor chip is cut and separated. The semiconductor chips are cut when the semiconductor chips are cut and separated in the chip cutting region.

【0014】また、この発明に係る半導体スイッチは、
高周波信号のスイッチングにダイオードを使用したダイ
オード型の半導体スイッチにおいて、所定の検査を行う
際に、外部からダイオードに対する直流バイアス電圧が
印加される検査用電極と、該検査用電極とダイオードと
を接続する第1信号線路と、該第1信号線路とカップリ
ング線路を形成する第2信号線路と、該第2信号線路の
一端に形成された、外部との高周波信号の伝達を行う外
部接続用電極とを備えるものである。
Further, a semiconductor switch according to the present invention comprises:
In a diode-type semiconductor switch using a diode for switching of a high-frequency signal, when a predetermined inspection is performed, an inspection electrode to which a DC bias voltage is externally applied to the diode, and the inspection electrode and the diode are connected. A first signal line, a second signal line forming a coupling line with the first signal line, and an external connection electrode formed at one end of the second signal line for transmitting a high-frequency signal to the outside. It is provided with.

【0015】また、この発明に係る半導体スイッチは、
高周波信号のスイッチングにトランジスタを使用したト
ランジスタ型の半導体スイッチにおいて、外部との高周
波信号の伝達を行う外部接続用電極と、信号の直流成分
をカットするDCカット用素子が途中に設けられた、該
外部接続用電極とトランジスタとを接続する高周波用信
号線路と、外部からトランジスタのスイッチング動作を
制御する制御信号が入力される制御用電極と、外部接続
用電極と該制御用電極とを接続する検査用線路とを備
え、外部接続用電極は、所定の検査を行う際、外部から
トランジスタに対する直流バイアス電圧が印加され、検
査用線路は、該所定の検査終了後に切断されるものであ
る。
Further, a semiconductor switch according to the present invention comprises:
In a transistor-type semiconductor switch using a transistor for switching a high-frequency signal, an external connection electrode that transmits a high-frequency signal to the outside and a DC cut element that cuts a DC component of the signal are provided in the middle. A high-frequency signal line connecting the external connection electrode and the transistor, a control electrode to which a control signal for controlling the switching operation of the transistor is input from the outside, and an inspection connecting the external connection electrode and the control electrode When a predetermined test is performed on the external connection electrode, a DC bias voltage is externally applied to the transistor, and the test line is disconnected after the predetermined test is completed.

【0016】また、この発明に係る半導体スイッチは、
請求項6において、上記検査用線路は、該線路の一部が
半導体チップ外のウエハ上に形成され、半導体チップを
切断して分離する際に切断されるものである。
Further, a semiconductor switch according to the present invention comprises:
According to a sixth aspect of the present invention, the inspection line is formed such that a part of the line is formed on a wafer outside the semiconductor chip and is cut when the semiconductor chip is cut and separated.

【0017】また、この発明に係る半導体スイッチは、
請求項7において、ウエハ上に隣接して形成された各半
導体スイッチにおけるそれぞれの検査用線路は、各半導
体チップを切断して分離する際のウエハ上におけるチッ
プ切断領域上で互いに接続するように形成され、半導体
チップを該チップ切断領域で切断して分離する際にそれ
ぞれ切断されるものである。
Further, the semiconductor switch according to the present invention comprises:
8. The inspection line according to claim 7, wherein each inspection line in each semiconductor switch formed adjacent to the wafer is connected to each other on a chip cutting region on the wafer when each semiconductor chip is cut and separated. The semiconductor chips are cut when the semiconductor chips are cut and separated in the chip cutting region.

【0018】また、この発明に係る半導体スイッチは、
高周波信号のスイッチングにトランジスタを使用したト
ランジスタ型の半導体スイッチにおいて、外部との高周
波信号の伝達を行う外部接続用電極と、信号の直流成分
をカットするDCカット用素子が途中に設けられた、外
部接続用電極とトランジスタとを接続する高周波用信号
線路と、トランジスタのスイッチング動作を制御する制
御信号が外部から入力される制御用電極と、外部接続用
電極に接続され、所定の検査を行う際に、外部からトラ
ンジスタに対する制御電圧が印加される検査用電極と、
該検査用電極と制御用電極との間に設けられた、トラン
ジスタのバイアス回路とを備え、検査用電極及びバイア
ス回路は、半導体チップ外のウエハ上に形成され、半導
体チップを切断して分離する際に分離されるものであ
る。
Further, the semiconductor switch according to the present invention comprises:
In a transistor type semiconductor switch using a transistor for switching a high frequency signal, an external connection electrode for transmitting a high frequency signal to the outside and a DC cut element for cutting a DC component of the signal are provided in the middle. A high-frequency signal line for connecting the connection electrode and the transistor, a control electrode for inputting a control signal for controlling the switching operation of the transistor from the outside, and an external connection electrode for performing a predetermined test. A test electrode to which a control voltage is externally applied to the transistor;
A transistor bias circuit provided between the test electrode and the control electrode, wherein the test electrode and the bias circuit are formed on a wafer outside the semiconductor chip, and cut and separate the semiconductor chip. It is separated at the time.

【0019】また、この発明に係る半導体スイッチは、
請求項1から請求項9のいずれかにおいて、上記外部接
続用電極は、スイッチング動作に応じて外部から入力さ
れた高周波信号が出力される出力電極をなすものであ
る。
Further, the semiconductor switch according to the present invention comprises:
In any one of the first to ninth aspects, the external connection electrode forms an output electrode from which a high-frequency signal input from the outside is output according to a switching operation.

【0020】また、この発明に係る半導体スイッチは、
請求項1から請求項9のいずれかにおいて、上記外部接
続用電極は、外部から高周波信号が入力される入力電極
をなすものである。
Further, the semiconductor switch according to the present invention comprises:
In any one of the first to ninth aspects, the external connection electrode forms an input electrode to which a high-frequency signal is input from the outside.

【0021】[0021]

【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態1.図1は、本発明の実施の形態1における
半導体スイッチの例を示した概略の部分図であり、図2
は、図1で示した半導体スイッチの等価回路を示した図
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described in detail based on an embodiment shown in the drawings. Embodiment 1 FIG. FIG. 1 is a schematic partial view showing an example of a semiconductor switch according to the first embodiment of the present invention.
2 is a diagram showing an equivalent circuit of the semiconductor switch shown in FIG.

【0022】図1の半導体スイッチ1において、半導体
チップ2上に電極3及び4が形成されており、該電極3
は、ウエハ状態で半導体スイッチ1の特性の検査を行う
オンウエハ検査時に、検査装置と接続するために使用す
る検査用パッド5に接続されており、同様に、電極4
は、オンウエハ検査時に、検査装置と接続するために使
用する検査用パッド6に接続されている。
In the semiconductor switch 1 shown in FIG. 1, electrodes 3 and 4 are formed on a semiconductor chip 2.
Are connected to an inspection pad 5 used for connection to an inspection device during an on-wafer inspection for inspecting the characteristics of the semiconductor switch 1 in a wafer state.
Are connected to an inspection pad 6 used to connect to an inspection apparatus at the time of on-wafer inspection.

【0023】検査用パッド3はバイアホール7を介し
て、検査用パッド4はバイアホール8を介してそれぞれ
接地されている。また、検査用パッド5及び6の間に
は、半導体スイッチ1を使用する際に外部回路が接続さ
れる接続用パッド9が形成されている。該接続用パッド
9には、途中にDCカット用素子、例えばMIM(Meta
lInsulator Metal)キャパシタ10が設けられたマイク
ロストリップ線路11が接続されている。
The test pad 3 is grounded via a via hole 7, and the test pad 4 is grounded via a via hole 8. A connection pad 9 to which an external circuit is connected when the semiconductor switch 1 is used is formed between the test pads 5 and 6. A DC cut element, for example, MIM (Meta
(Insulator Metal) A microstrip line 11 provided with a capacitor 10 is connected.

【0024】接続用パッド9は、マイクロストリップ線
路11を介してダイオード素子に接続され、マイクロス
トリップ線路11には、MIMキャパシタ10をバイパ
スするためのバイパス線路12が接続されている。更
に、半導体スイッチ1のスイッチング動作を制御する制
御用DC電圧が印加される制御用パッド13が形成され
ており、該制御用パッド13には、線路14が接続され
ている。
The connection pad 9 is connected to a diode element via a microstrip line 11, and a bypass line 12 for bypassing the MIM capacitor 10 is connected to the microstrip line 11. Further, a control pad 13 to which a control DC voltage for controlling the switching operation of the semiconductor switch 1 is applied is formed, and a line 14 is connected to the control pad 13.

【0025】ここで、図2に示しているように、半導体
スイッチ1は、並列配置のダイオード型スイッチをなし
ている。図2において、半導体スイッチ1は、高周波信
号が入力されるRF入力端子21と、該RF入力端子2
1から入力された高周波信号がスイッチング動作に応じ
て出力されるRF出力端子22と、外部から制御用DC
電圧が印加されるDC制御端子23とを備えている。D
C制御端子23は、キャパシタ24を介して接地される
と共に、(1/4)λ線路25を介してRF入力端子2
1、RF出力端子22及びダイオード26のアノードに
接続され、該ダイオード26のカソードは接地されてい
る。なお、λは、高周波信号の波長を示している。
Here, as shown in FIG. 2, the semiconductor switch 1 is a diode type switch arranged in parallel. In FIG. 2, a semiconductor switch 1 includes an RF input terminal 21 to which a high-frequency signal is input, and an RF input terminal 2
1. An RF output terminal 22 from which a high-frequency signal input from 1 is output in accordance with a switching operation;
A DC control terminal 23 to which a voltage is applied. D
The C control terminal 23 is grounded via a capacitor 24, and is connected to an RF input terminal 2 via a (1/4) λ line 25.
1, connected to the RF output terminal 22 and the anode of a diode 26, the cathode of which is grounded. Here, λ indicates the wavelength of the high-frequency signal.

【0026】このような構成において、図1の接続用パ
ッド9は、図2のRF入力端子21又はRF出力端子2
2を示しており、図1の制御用パッド13は、図2のD
C制御端子23を示している。半導体スイッチ1におい
ては、オンウエハ検査時に、該RF出力端子22から、
半導体スイッチ1のスイッチングを制御する制御用DC
電圧を印加することが可能であるが、外部にバイアス回
路を構成する必要がある。
In such a configuration, the connection pad 9 shown in FIG. 1 is connected to the RF input terminal 21 or the RF output terminal 2 shown in FIG.
2 is shown, and the control pad 13 in FIG.
The C control terminal 23 is shown. In the semiconductor switch 1, during the on-wafer inspection, the RF output terminal 22
Control DC for controlling switching of semiconductor switch 1
Although it is possible to apply a voltage, it is necessary to externally configure a bias circuit.

【0027】このため、オンウエハ検査時に検査装置か
ら高周波信号の入力又は出力が行われる導波管型プロー
ブヘッド(以下、RFプローブと呼ぶ)を使用するが、
この際、RF出力端子22に接続するRFプローブにバ
イアスティ内蔵型の汎用RFプローブを使用する。な
お、RF入力端子21又はRF出力端子22をなすもう
1つの接続用パッド(図示せず)におけるRFプローブ
との接続部は従来と同じであるのでその説明を省略す
る。
For this reason, a waveguide type probe head (hereinafter referred to as an RF probe) for inputting or outputting a high-frequency signal from an inspection apparatus during on-wafer inspection is used.
At this time, a general-purpose RF probe with a built-in bias tee is used as the RF probe connected to the RF output terminal 22. Note that the connection portion with the RF probe in another connection pad (not shown) forming the RF input terminal 21 or the RF output terminal 22 is the same as that of the related art, and a description thereof will be omitted.

【0028】図3は、図1及び図2で示した半導体スイ
ッチ1を使用して形成した3出力1入力(以下、SP3
Tと呼ぶ)の切り替えスイッチ30を示した概略のブロ
ック図である。図3において、各半導体スイッチ1のR
F入力端子21はそれぞれ接続されて、切り替えスイッ
チ30のRF入力端子31をなし、各半導体スイッチ1
のRF出力端子22は、切り替えスイッチ30の各RF
出力端子32〜34をなしている。更に、各半導体スイ
ッチ1のDC制御端子23は、切り替えスイッチ30の
各DC制御端子35〜37をなしている。
FIG. 3 shows three outputs and one input (hereinafter referred to as SP3) formed using the semiconductor switch 1 shown in FIGS.
FIG. 2 is a schematic block diagram showing a changeover switch 30 (referred to as T). In FIG. 3, R of each semiconductor switch 1
The F input terminals 21 are connected to each other to form an RF input terminal 31 of the changeover switch 30, and each of the semiconductor switches 1
The RF output terminal 22 of each of the switches 30
Output terminals 32 to 34 are provided. Further, the DC control terminal 23 of each semiconductor switch 1 forms each DC control terminal 35 to 37 of the changeover switch 30.

【0029】図4は、図3で示した切り替えスイッチ3
0におけるオンウエハ検査を行うためのRFプローブの
配置例を示した図であり、RFプローブ41a〜41d
が4方向から所定の位置に配置されている。図5は、図
4で示したRFプローブの1つと図1で示した各パッド
との接続例を示した図である。なお、図5では、図4の
RFプローブ41aと図1の検査用パッド5,6及び接
続用パッド9との接続を例にして示している。
FIG. 4 shows the changeover switch 3 shown in FIG.
FIG. 4 is a diagram showing an example of the arrangement of RF probes for performing on-wafer inspection at 0, and RF probes 41a to 41d.
Are arranged at predetermined positions from four directions. FIG. 5 is a diagram showing an example of connection between one of the RF probes shown in FIG. 4 and each pad shown in FIG. FIG. 5 shows an example of connection between the RF probe 41a in FIG. 4 and the test pads 5, 6 and the connection pad 9 in FIG.

【0030】図5において、RFプローブ41aは、バ
イアスティ内蔵型の汎用RFプローブであり、オンウエ
ハ検査時に、RFプローブ41aにおける3つの接続端
子の内、両端に位置する各接続端子は、検査用パッド5
及び検査用パッド6にそれぞれ対応して接続され、中央
に位置する接続端子は、接続用パッド9に接続される。
RFプローブ41a〜41dが所定の位置に配置され、
半導体スイッチ1における所定のパッドとの接続が完了
すると、オンウエハ検査が実施される。
In FIG. 5, an RF probe 41a is a general-purpose RF probe with a built-in bias tee. During on-wafer inspection, of the three connection terminals of the RF probe 41a, each of the connection terminals located at both ends is connected to an inspection pad. 5
And the connection terminal corresponding to the inspection pad 6, and the connection terminal located at the center is connected to the connection pad 9.
RF probes 41a to 41d are arranged at predetermined positions,
When connection with a predetermined pad in the semiconductor switch 1 is completed, an on-wafer inspection is performed.

【0031】オンウエハ検査時に、RFプローブ41a
は、接続用パッド9に制御用DC電圧を印加すると共
に、半導体スイッチ1のスイッチング動作に応じて接続
用パッド9から高周波信号が入力される。オンウエハ検
査が終了すると、図6で示すように、バイパス線路12
は、電流印加による溶断、レーザを用いた切断、又は機
械的切断が行われて切断される。なお、バイパス線路1
2の一部に抵抗素子を用いてもよい。
At the time of on-wafer inspection, the RF probe 41a
Applies a control DC voltage to the connection pad 9 and inputs a high-frequency signal from the connection pad 9 in accordance with the switching operation of the semiconductor switch 1. When the on-wafer inspection is completed, as shown in FIG.
Is cut by fusing by applying a current, cutting using a laser, or mechanical cutting. In addition, bypass line 1
A resistance element may be used for a part of 2.

【0032】一方、バイパス線路12の線路長は、半導
体スイッチ1のスイッチング特性に影響のない範囲で選
択する必要がある。図7は、バイパス線路12の線路長
Lとオンウエハ検査時と、バイパス線路12を切断した
後の実装時とにおける半導体スイッチ1のスイッチング
特性のシミュレーション結果を示した図である。図7に
おいては、オンウエハ検査時における、半導体スイッチ
1のスイッチングによる高周波信号の損失と、バイパス
線路12の線路長Lとの関係を示しており、線路長L
が、L≦(1/4)λの場合、スイッチング特性に影響が
ないことが分かる。
On the other hand, the line length of the bypass line 12 needs to be selected within a range that does not affect the switching characteristics of the semiconductor switch 1. FIG. 7 is a diagram illustrating simulation results of the switching characteristics of the semiconductor switch 1 at the time of the line length L of the bypass line 12 and on-wafer inspection, and at the time of mounting after cutting the bypass line 12. FIG. 7 shows the relationship between the loss of the high-frequency signal due to the switching of the semiconductor switch 1 and the line length L of the bypass line 12 during the on-wafer inspection.
However, it can be seen that when L ≦ (1 /) λ, the switching characteristics are not affected.

【0033】次に、図4の各プローブを使用した検査装
置における検査方法について説明する。図8は、図4の
各プローブを使用した検査装置における半導体スイッチ
の検査動作例を示したフローチャートである。
Next, an inspection method in an inspection apparatus using each probe shown in FIG. 4 will be described. FIG. 8 is a flowchart showing an example of a semiconductor switch inspection operation in the inspection apparatus using each probe of FIG.

【0034】図8において、ステップS1において、各
RFプローブ41a〜41dが設置されて仮配置が行わ
れ、その後、ステップS2で、半導体スイッチのウエハ
が所定の位置に設置される。次に、ステップS3で、R
Fプローブ41a〜41dがウエハ上の所定の接続用パ
ッドに接続され、ステップS4で、所定のオンウエハ検
査が行われる。該検査が終了すると、オンウエハ検査を
行う他のウエハがある場合は、ステップS5で、ウエハ
の交換が行われて、ステップS2に戻り、次のウエハが
所定の位置に配置され同様の動作が行われる。ステップ
S4の処理が行われた後、次に検査を行うウエハがない
場合は、本フローは終了する。
In FIG. 8, in step S1, each of the RF probes 41a to 41d is set and provisionally arranged, and then in step S2, a semiconductor switch wafer is set in a predetermined position. Next, in step S3, R
The F probes 41a to 41d are connected to predetermined connection pads on the wafer, and a predetermined on-wafer inspection is performed in step S4. When the inspection is completed, if there is another wafer to be subjected to the on-wafer inspection, the wafer is replaced in step S5, and the process returns to step S2, where the next wafer is placed at a predetermined position and the same operation is performed. Will be After the processing in step S4, if there is no wafer to be inspected next, this flow ends.

【0035】図9は、本発明の実施の形態1における半
導体スイッチの他の例を示した概略の部分図である。な
お、図9では、図1と同じものは同じ符号で示してお
り、ここではその説明を省略すると共に図1との相違点
のみ説明する。図9における図1との相違点は、バイパ
ス線路12の配線パターンが異なることにあり、図1の
バイパス線路12をバイパス線路12aとし、これに伴
って、図1の半導体スイッチ1を半導体スイッチ1aと
したことにある。
FIG. 9 is a schematic partial view showing another example of the semiconductor switch according to the first embodiment of the present invention. In FIG. 9, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted, and only the differences from FIG. 1 will be described. 9 differs from FIG. 1 in that the wiring pattern of the bypass line 12 is different. The bypass line 12 in FIG. 1 is a bypass line 12a, and accordingly, the semiconductor switch 1 in FIG. And that

【0036】図9において、マイクロストリップ線路1
1には、MIMキャパシタ10をバイパスするためのバ
イパス線路12aが接続されている。バイパス線路12
aは、該線路の一部が、半導体チップ2を分離する際に
切断されるチップ分離位置45を越えて半導体スイッチ
1の外側に配線されている。このようにすることによっ
て、オンウエハ検査が終了した後、バイパス線路12a
を切断する工程を設ける必要がなく、半導体チップ2を
分離する際に、同時にバイパス線路12aを切断するこ
とができる。
In FIG. 9, the microstrip line 1
1 is connected to a bypass line 12 a for bypassing the MIM capacitor 10. Bypass line 12
In a, a part of the line is wired outside the semiconductor switch 1 beyond a chip separation position 45 which is cut when the semiconductor chip 2 is separated. In this way, after the on-wafer inspection is completed, the bypass line 12a
It is not necessary to provide a step of cutting off the bypass line 12a when the semiconductor chip 2 is separated.

【0037】なお、本実施の形態1では、オンウエハ検
査時に、RF出力端子22から制御用DC電圧を印加す
る場合について説明したが、本発明はこれに限定するも
のではなく、RF入力端子21から制御用DC電圧を印
加してもよく、この場合、図1で示した接続用パッド9
は、図2のRF入力端子21を示す。また、RF入力端
子21に接続するRFプローブにバイアスティ内蔵型の
汎用RFプローブを使用する。言うまでもなく、RF入
力端子21及びRF出力端子22の両方において、図1
又は図9で示したような接続用パッド9及びその周辺と
同様の構成をなすようにしてもよい。
In the first embodiment, the case where a control DC voltage is applied from the RF output terminal 22 during on-wafer inspection has been described. However, the present invention is not limited to this. A control DC voltage may be applied. In this case, the connection pad 9 shown in FIG.
Indicates the RF input terminal 21 of FIG. A general-purpose RF probe with a built-in bias tee is used as the RF probe connected to the RF input terminal 21. Needless to say, in both the RF input terminal 21 and the RF output terminal 22, FIG.
Alternatively, a configuration similar to that of the connection pad 9 and its periphery as shown in FIG. 9 may be employed.

【0038】このように、本発明の実施の形態1におけ
る半導体スイッチは、ダイオード型の半導体スイッチに
おいて、RF入力端子21又はRF出力端子22をなす
接続用パッド9を、途中にMIMキャパシタ10が設け
られたマイクロストリップ線路11に接続すると共に、
該マイクロストリップ線路11に、MIMキャパシタ1
0をバイパスするためのバイパス線路を形成して接続
し、オンウエハ検査が終了すると該バイパス線路を切断
するようにした。
As described above, in the semiconductor switch according to the first embodiment of the present invention, in the diode-type semiconductor switch, the connection pad 9 forming the RF input terminal 21 or the RF output terminal 22 is provided, and the MIM capacitor 10 is provided in the middle. Connected to the microstrip line 11
The MIM capacitor 1 is connected to the microstrip line 11.
A bypass line for bypassing 0 is formed and connected, and when the on-wafer inspection is completed, the bypass line is disconnected.

【0039】このことから、半導体スイッチが製造され
る際に行われるオンウエハ検査において、RF入力端子
又はRF出力端子のいずれかからRFプローブを用いて
制御用DC電圧を印加することができ、制御用DC電圧
を印加するために使用されていた制御端子用DCプロー
ブ(以下、DCプローブと呼ぶ)をなくすことができる
ため、DCプローブとRFプローブとの接触によるRF
プローブの破損をなくすことができると共に、DCプロ
ーブを廃止又は削減することができ各プローブの配置が
容易になることから検査コストを削減することができ
る。
Accordingly, in an on-wafer inspection performed when a semiconductor switch is manufactured, a DC voltage for control can be applied from either the RF input terminal or the RF output terminal using an RF probe, and Since a DC probe for a control terminal (hereinafter, referred to as a DC probe) used to apply a DC voltage can be eliminated, RF caused by contact between the DC probe and the RF probe can be eliminated.
The probe can be prevented from being damaged, and the DC probe can be eliminated or eliminated, and the arrangement of each probe becomes easy, so that the inspection cost can be reduced.

【0040】実施の形態2.複数のダイオード型半導体
スイッチがウエハ上に隣接して形成される場合、隣接し
た半導体スイッチ間でバイパス線路を共有するように配
線してもよく、このようにしたものを本発明の実施の形
態2とする。図10は、本発明の実施の形態2における
半導体スイッチの例を示した概略の部分図である。な
お、図10では、図1と同じものは同じ符号で示してお
り、ここではその説明を省略すると共に図1との相違点
のみ説明する。また、図10で示した半導体スイッチの
等価回路は、図2と同一であるので省略する。
Embodiment 2 When a plurality of diode-type semiconductor switches are formed adjacent to each other on a wafer, wiring may be performed so as to share a bypass line between adjacent semiconductor switches. And FIG. 10 is a schematic partial view showing an example of the semiconductor switch according to the second embodiment of the present invention. In FIG. 10, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted, and only the differences from FIG. 1 will be described. The equivalent circuit of the semiconductor switch shown in FIG. 10 is the same as that of FIG.

【0041】図10における図1との相違点は、隣接し
て形成された各半導体スイッチ1において、バイパス線
路12を共有するように配線したことにあり、該共有す
るように配線されたバイパス線路をバイパス線路52と
し、これに伴って、一方の半導体スイッチを半導体スイ
ッチ51aとし、他方の半導体スイッチを51bとした
ことにある。なお、ウエハ上に隣接して形成された半導
体スイッチ51aと51bは、説明を分かりやすくする
ために符号を変えているが、同一構成のものである。
The difference between FIG. 10 and FIG. 1 lies in that the adjacent semiconductor switches 1 are wired so as to share the bypass line 12, and the bypass lines wired so as to be shared. Is a bypass line 52, and accordingly, one of the semiconductor switches is a semiconductor switch 51a and the other is a semiconductor switch 51b. The semiconductor switches 51a and 51b formed adjacent to each other on the wafer are denoted by the same reference numerals for easy understanding, but have the same configuration.

【0042】図10において、バイパス線路52は、半
導体スイッチ51aのMIMキャパシタ10をバイパス
するバイパス線路と、半導体スイッチ51bのMIMキ
ャパシタ10をバイパスするバイパス線路とを接続する
ように形成されている。この際、半導体スイッチ51a
と51bとを分離するときに半導体チップを切断して分
離する所定の幅(約10〜15μm)の切断領域53上
で、半導体スイッチ51a及び51bの各バイパス線路
が接続されるようにバイパス線路52を形成する。
In FIG. 10, a bypass line 52 is formed so as to connect a bypass line bypassing the MIM capacitor 10 of the semiconductor switch 51a to a bypass line bypassing the MIM capacitor 10 of the semiconductor switch 51b. At this time, the semiconductor switch 51a
When the semiconductor chips 51a and 51b are separated from each other, the bypass line 52 is connected to the semiconductor switches 51a and 51b on a cutting region 53 having a predetermined width (about 10 to 15 μm) for cutting and separating the semiconductor chip. To form

【0043】このような構成において、オンウエハ検査
時には、実施の形態1と同様にして、半導体スイッチ5
1a及び51bの検査をそれぞれ行う。この際、例えば
半導体スイッチ51aに対してオンウエハ検査が行わ
れ、半導体スイッチ51aの接続用パッド9に制御用D
C電圧が印加された際、オンウエハ検査を行っていない
半導体スイッチ51bのマイクロストリップ線路11に
も制御用DC電圧が印加されるが支障はない。オンウエ
ハ検査が終了した後、半導体スイッチ51aと51bと
を分離する際に行われる上記切断領域53の切断時に、
バイパス線路52の切断領域53上に形成された部分が
切断されることによって、半導体スイッチ51a及び5
1bの各バイパス線路をそれぞれ切断する。
In such a configuration, at the time of on-wafer inspection, as in the first embodiment, the semiconductor switch 5
The inspection of 1a and 51b is performed respectively. At this time, for example, an on-wafer inspection is performed on the semiconductor switch 51a, and the control pad 9 is connected to the connection pad 9 of the semiconductor switch 51a.
When the C voltage is applied, the control DC voltage is also applied to the microstrip line 11 of the semiconductor switch 51b for which the on-wafer inspection is not performed, but there is no problem. After the completion of the on-wafer inspection, when the semiconductor switches 51a and 51b are separated from each other at the time of cutting the cutting area 53,
By cutting the portion formed on the cut region 53 of the bypass line 52, the semiconductor switches 51a and 51
Each of the bypass lines 1b is cut.

【0044】このように、本発明の実施の形態2におけ
る半導体スイッチは、ダイオード型の半導体スイッチに
おいて、実施の形態1と同様の効果を得ることができる
と共に、ウエハ上に2つの半導体スイッチが隣接して形
成される場合、オンウエハ検査後に、各半導体スイッチ
ごとに形成されたバイパス線路を切断する工程をなくす
ことができる。
As described above, in the semiconductor switch according to the second embodiment of the present invention, the same effect as that of the first embodiment can be obtained in a diode-type semiconductor switch, and two semiconductor switches are adjacent to each other on a wafer. In this case, the step of cutting the bypass line formed for each semiconductor switch after the on-wafer inspection can be eliminated.

【0045】実施の形態3.実施の形態1及び実施の形
態2では、DCカット用素子としてMIMキャパシタを
使用したが、該MIMキャパシタの変わりにカップリン
グ線路を使用してDCカットを行う構成にしてもよく、
このようにしたものを本発明の実施の形態3とする。図
11は、本発明の実施の形態3における半導体スイッチ
の例を示した概略の部分図であり、図11で示した半導
体スイッチの等価回路は、図2と同じであるので省略す
る。なお、図11では、図1と同じものは同じ符号で示
しており、ここではその説明を省略する。
Embodiment 3 In the first and second embodiments, the MIM capacitor is used as the DC cut element. However, the DC cut may be performed using a coupling line instead of the MIM capacitor.
This is referred to as a third embodiment of the present invention. FIG. 11 is a schematic partial view showing an example of the semiconductor switch according to the third embodiment of the present invention. The equivalent circuit of the semiconductor switch shown in FIG. 11 is the same as that of FIG. In FIG. 11, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0046】図11の半導体スイッチ61において、検
査用パッド5と6との間には、オンウエハ検査時にRF
プローブを介して検査装置と接続するために使用する検
査用パッド62が形成されている。検査用パッド62に
は、マイクロストリップ線路で形成された第1信号線路
63が接続され、検査用パッド62は、該第1信号線路
63を介してダイオード素子に接続されている。更に、
第1信号線路63とカップリング線路64を形成する第
2信号線路65が形成されており、該第2信号線路65
の一端には、半導体スイッチ61を使用する際に外部回
路が接続される接続用パッド66が形成されている。
In the semiconductor switch 61 of FIG. 11, between the test pads 5 and 6, an RF
An inspection pad 62 used to connect to an inspection device via a probe is formed. A first signal line 63 formed of a microstrip line is connected to the inspection pad 62, and the inspection pad 62 is connected to the diode element via the first signal line 63. Furthermore,
A second signal line 65 forming a first signal line 63 and a coupling line 64 is formed.
A connection pad 66 to which an external circuit is connected when using the semiconductor switch 61 is formed at one end of the semiconductor switch 61.

【0047】このような構成において、図11の接続用
パッド66は、図2のRF出力端子22を示している。
半導体スイッチ61においては、図1の半導体スイッチ
1と同様、オンウエハ検査時に、該RF出力端子22か
ら、半導体スイッチ61のスイッチングを制御する制御
用DC電圧を印加することが可能であるが、外部にバイ
アス回路を構成する必要がある。このため、オンウエハ
検査時に、図5と同様にして、バイアスティ内蔵型の汎
用RFプローブ41aの各接続端子が、検査用パッド
5、6及び62にそれぞれ接続されて所定の検査が行わ
れる。また、半導体スイッチ61を実装する際は、制御
用パッド13及び接続用パッド66に外部回路が接続さ
れる。
In such a configuration, the connection pad 66 in FIG. 11 indicates the RF output terminal 22 in FIG.
In the semiconductor switch 61, similarly to the semiconductor switch 1 of FIG. 1, a control DC voltage for controlling the switching of the semiconductor switch 61 can be applied from the RF output terminal 22 at the time of on-wafer inspection. It is necessary to configure a bias circuit. For this reason, at the time of the on-wafer inspection, the respective connection terminals of the general-purpose RF probe 41a with a built-in bias tee are connected to the inspection pads 5, 6, and 62, respectively, and a predetermined inspection is performed as in FIG. In mounting the semiconductor switch 61, an external circuit is connected to the control pad 13 and the connection pad 66.

【0048】このように、本発明の実施の形態3におけ
る半導体スイッチは、ダイオード型の半導体スイッチに
おいて、オンウエハ検査時においては、検査用パッド6
2から第1信号線路63に制御用DC電圧を印加し、実
装時には、接続用パッド66から、第1信号線路63と
カップリング線路64を形成する第2信号線路65を用
いてRF信号の入力又は出力が行われるようにした。こ
のことから、実施の形態1と同様の効果を得ることがで
きると共に、オンウエハ検査終了後に、バイパス線路を
切断する工程を追加する必要がなくなる。
As described above, the semiconductor switch according to the third embodiment of the present invention is a diode-type semiconductor switch.
2, a control DC voltage is applied to the first signal line 63, and at the time of mounting, an RF signal is input from the connection pad 66 using the second signal line 65 forming the first signal line 63 and the coupling line 64. Or output is performed. Thus, the same effect as in the first embodiment can be obtained, and it is not necessary to add a step of cutting the bypass line after the completion of the on-wafer inspection.

【0049】実施の形態4.実施の形態1から実施の形
態3では、ダイオード型の半導体スイッチの場合につい
て説明したが、ここからは、トランジスタ型の半導体ス
イッチの場合について説明する。図12は、本発明の実
施の形態4における半導体スイッチの例を示した概略の
部分図であり、図13は、図12で示した半導体スイッ
チの等価回路を示した図である。
Embodiment 4 In the first to third embodiments, the case of the diode-type semiconductor switch has been described, but from now on, the case of the transistor-type semiconductor switch will be described. FIG. 12 is a schematic partial view showing an example of a semiconductor switch according to the fourth embodiment of the present invention, and FIG. 13 is a diagram showing an equivalent circuit of the semiconductor switch shown in FIG.

【0050】図12の半導体スイッチ71において、半
導体チップ72上に電極73及び74が形成されてお
り、該電極73は、オンウエハ検査時に、検査装置と接
続するために使用する検査用パッド75に接続されてお
り、同様に、電極74は、オンウエハ検査時に、検査装
置と接続するために使用する検査用パッド76に接続さ
れている。
In the semiconductor switch 71 shown in FIG. 12, electrodes 73 and 74 are formed on a semiconductor chip 72, and the electrodes 73 are connected to an inspection pad 75 used for connecting to an inspection apparatus during an on-wafer inspection. Similarly, the electrode 74 is connected to an inspection pad 76 used to connect to an inspection device at the time of on-wafer inspection.

【0051】検査用パッド75は、バイアホール77を
介して接地されており、検査用パッド76は、バイアホ
ール78を介して接地されている。また、検査用パッド
75と76との間には、半導体スイッチ71を使用する
際に外部回路が接続される接続用パッド79が形成され
ている。該接続用パッド79には、途中にDCカット用
素子、例えばMIMキャパシタ80が設けられたマイク
ロストリップ線路81が接続されている。接続用パッド
79は、マイクロストリップ線路81を介してトランジ
スタ素子に接続されている。
The inspection pad 75 is grounded via a via hole 77, and the inspection pad 76 is grounded via a via hole 78. A connection pad 79 to which an external circuit is connected when the semiconductor switch 71 is used is formed between the inspection pads 75 and 76. The connection pad 79 is connected to a DC cut element, for example, a microstrip line 81 provided with a MIM capacitor 80. The connection pad 79 is connected to the transistor element via the microstrip line 81.

【0052】更に、半導体スイッチ71のスイッチング
動作を制御する制御用DC電圧が印加される制御用パッ
ド83が形成されており、該制御用パッド83は、線路
84を介してトランジスタ素子に接続されている。ま
た、制御用パッド83は、線路85を介してマイクロス
トリップ線路81における接続用パッド79とMIMキ
ャパシタ80との間の線路に接続されて、接続用パッド
79に接続されている。
Further, a control pad 83 to which a control DC voltage for controlling the switching operation of the semiconductor switch 71 is applied is formed. The control pad 83 is connected to a transistor element via a line 84. I have. The control pad 83 is connected to the line between the connection pad 79 and the MIM capacitor 80 in the microstrip line 81 via the line 85, and is connected to the connection pad 79.

【0053】ここで、図13に示しているように、半導
体スイッチ71は、並列配置のトランジスタ型スイッチ
をなしている。図13において、半導体スイッチ71
は、高周波信号が入力されるRF入力端子91と、該R
F入力端子91から入力された高周波信号がスイッチン
グ動作に応じて出力されるRF出力端子92と、外部か
ら制御用DC電圧が印加されるDC制御端子93とを備
えている。RF入力端子91及びRF出力端子92は、
それぞれ電界効果トランジスタ(以下、FETと呼ぶ)
94のドレインに接続され、FET94のソースは接地
されている。また、DC制御端子93は、FET94の
ゲートに接続されている。
Here, as shown in FIG. 13, the semiconductor switch 71 is a transistor-type switch arranged in parallel. In FIG. 13, the semiconductor switch 71
Is an RF input terminal 91 to which a high-frequency signal is input;
An RF output terminal 92 from which a high-frequency signal input from an F input terminal 91 is output in accordance with a switching operation, and a DC control terminal 93 to which a control DC voltage is externally applied. The RF input terminal 91 and the RF output terminal 92
Field effect transistors (hereinafter referred to as FETs)
The source of the FET 94 is connected to the drain of the transistor 94 and grounded. The DC control terminal 93 is connected to the gate of the FET 94.

【0054】このような構成において、図12の接続用
パッド79は、図13のRF入力端子91又はRF出力
端子92を示しており、図12の制御用パッド83は、
図13のDC制御端子93を示している。半導体スイッ
チ71においては、オンウエハ検査時に、接続用パッド
79から、半導体スイッチ71のスイッチングを制御す
る制御用DC電圧を印加するが、外部にバイアス回路を
構成する必要がある。
In such a configuration, the connection pad 79 in FIG. 12 indicates the RF input terminal 91 or the RF output terminal 92 in FIG. 13, and the control pad 83 in FIG.
14 illustrates a DC control terminal 93 of FIG. In the semiconductor switch 71, a control DC voltage for controlling the switching of the semiconductor switch 71 is applied from the connection pad 79 at the time of on-wafer inspection, but it is necessary to externally configure a bias circuit.

【0055】このため、オンウエハ検査時に検査装置か
ら高周波信号の入力又は出力が行われる導波管型プロー
ブヘッド(以下、RFプローブと呼ぶ)を使用するが、
この際、接続用パッド79に接続するRFプローブにバ
イアスティ内蔵型の汎用RFプローブを使用する。な
お、RF入力端子91又はRF出力端子92をなすもう
1つの接続用パッド(図示せず)におけるRFプローブ
との接続部は従来と同じであるのでその説明を省略す
る。
For this reason, a waveguide type probe head (hereinafter referred to as an RF probe) for inputting or outputting a high-frequency signal from an inspection apparatus at the time of on-wafer inspection is used.
At this time, a general-purpose RF probe with a built-in bias tee is used as the RF probe connected to the connection pad 79. Note that the connection portion with the RF probe in another connection pad (not shown) forming the RF input terminal 91 or the RF output terminal 92 is the same as the conventional one, and a description thereof will be omitted.

【0056】図12及び図13で示した半導体スイッチ
71を使用して形成したSP3T切り替えスイッチを示
した概略のブロック図は、図3と同じであり、オンウエ
ハ検査を行うためのRFプローブの配置例を示した図
は、図4と同じであるので省略する。
The schematic block diagram showing the SP3T changeover switch formed using the semiconductor switch 71 shown in FIGS. 12 and 13 is the same as FIG. 3, and is an example of the arrangement of RF probes for performing on-wafer inspection. Is the same as FIG. 4 and will be omitted.

【0057】図14は、図4のRFプローブ41aと図
12で示した各パッドとの接続例を示した図である。図
14において、RFプローブ41aは、オンウエハ検査
時に、3つの接続端子の内、両端に位置する各接続端子
は、検査用パッド75及び検査用パッド76にそれぞれ
対応して接続され、中央に位置する接続端子は、接続用
パッド79に接続される。図4のようにRFプローブ4
1a〜41dが所定の位置に配置され、半導体スイッチ
71における所定のパッドとの接続が完了すると、オン
ウエハ検査が実施される。
FIG. 14 is a diagram showing a connection example between the RF probe 41a of FIG. 4 and each pad shown in FIG. In FIG. 14, during the on-wafer inspection, the RF probe 41a has connection terminals located at both ends of the three connection terminals connected to the inspection pads 75 and 76, respectively, and located at the center. The connection terminal is connected to the connection pad 79. As shown in FIG.
When 1a to 41d are arranged at predetermined positions and connection with predetermined pads of the semiconductor switch 71 is completed, an on-wafer inspection is performed.

【0058】オンウエハ検査時に、RFプローブ41a
は、接続用パッド79に制御用DC電圧を印加すると共
に、半導体スイッチ71のスイッチング動作に応じて接
続用パッド79から高周波信号が入力される。オンウエ
ハ検査が終了すると、線路85は、電流印加による溶
断、レーザを用いた切断、又は機械的切断が行われて切
断される。なお、線路85の一部に抵抗素子を用いても
よい。また、各RFプローブを使用した検査装置におけ
るオンウエハ検査方法については、図8のフローチャー
トで説明した内容と同じであるのでその説明を省略す
る。
At the time of on-wafer inspection, the RF probe 41a
Applies a control DC voltage to the connection pad 79 and receives a high-frequency signal from the connection pad 79 in accordance with the switching operation of the semiconductor switch 71. When the on-wafer inspection is completed, the line 85 is cut by fusing by applying a current, cutting using a laser, or mechanical cutting. Note that a resistance element may be used for a part of the line 85. The on-wafer inspection method in the inspection apparatus using each RF probe is the same as that described with reference to the flowchart of FIG. 8, and a description thereof will be omitted.

【0059】図15は、本発明の実施の形態4における
半導体スイッチの他の例を示した概略の部分図である。
なお、図15では、図12と同じものは同じ符号で示し
ており、ここではその説明を省略すると共に図12との
相違点のみ説明する。図15における図12との相違点
は、線路85の配線パターンが異なることにあり、図1
2の線路85を線路85aとし、これに伴って、図12
の半導体スイッチ71を半導体スイッチ71aとしたこ
とにある。
FIG. 15 is a schematic partial view showing another example of the semiconductor switch according to the fourth embodiment of the present invention.
In FIG. 15, the same components as those in FIG. 12 are denoted by the same reference numerals, and the description thereof will be omitted, and only the differences from FIG. 12 will be described. FIG. 15 differs from FIG. 12 in that the wiring pattern of the line 85 is different.
The second line 85 is a line 85a.
In that the semiconductor switch 71 is a semiconductor switch 71a.

【0060】図15において、マイクロストリップ線路
81における接続用パッド79とMIMキャパシタ80
との間の線路には、線路85aを介して制御用パッド8
3が接続されている。線路85aは、該線路の一部が、
半導体チップ72を分離する際に切断されるチップ分離
位置97を越えて半導体スイッチ71の外側に配線され
ている。このようにすることによって、オンウエハ検査
が終了した後、線路85aを切断する工程を設ける必要
がなく、半導体チップ72を分離する際に、同時に線路
85aを切断することができる。
In FIG. 15, connection pad 79 in microstrip line 81 and MIM capacitor 80
And the control pad 8 via a line 85a.
3 are connected. A part of the line 85a is
The wiring is wired outside the semiconductor switch 71 beyond the chip separation position 97 cut when the semiconductor chip 72 is separated. By doing so, there is no need to provide a step of cutting the line 85a after the completion of the on-wafer inspection, and the line 85a can be cut at the same time when the semiconductor chip 72 is separated.

【0061】なお、本実施の形態4ではトランジスタ型
半導体スイッチにFETを使用した場合を例にして説明
したが、FETの代わりにヘテロバイポーラトランジス
タ(HBT)等のトランジスタを用いてもよい。
In the fourth embodiment, the case where the FET is used as the transistor type semiconductor switch has been described as an example. However, a transistor such as a hetero bipolar transistor (HBT) may be used instead of the FET.

【0062】このように、本発明の実施の形態4におけ
る半導体スイッチは、トランジスタ型の半導体スイッチ
において、RF入力端子91又はRF出力端子92をな
す接続用パッド79を、途中にMIMキャパシタ80が
設けられたマイクロストリップ線路81に接続すると共
に、マイクロストリップ線路81における接続用パッド
79とMIMキャパシタ80との間の線路と、制御用パ
ッド83とを線路で接続し、オンウエハ検査が終了する
と該線路を切断するようにした。
As described above, in the semiconductor switch according to the fourth embodiment of the present invention, in the transistor type semiconductor switch, the connection pad 79 serving as the RF input terminal 91 or the RF output terminal 92 is provided, and the MIM capacitor 80 is provided in the middle. And the control pad 83 is connected by a line between the connection pad 79 and the MIM capacitor 80 in the microstrip line 81, and when the on-wafer inspection is completed, the line is connected. I cut it.

【0063】このことから、半導体スイッチが製造され
る際に行われるオンウエハ検査において、RF入力端子
又はRF出力端子のいずれかからRFプローブを用いて
制御用DC電圧を印加することができ、制御用DC電圧
を印加するために使用されていたDCプローブをなくす
ことができるため、DCプローブのRFプローブへの接
触によるRFプローブの破損をなくすことができると共
に、DCプローブを廃止又は削減することができ各プロ
ーブの配置が容易になることから検査コストを削減する
ことができる。
Thus, in the on-wafer inspection performed when the semiconductor switch is manufactured, the control DC voltage can be applied from either the RF input terminal or the RF output terminal using the RF probe, Since the DC probe used for applying the DC voltage can be eliminated, the damage of the RF probe due to the contact of the DC probe with the RF probe can be eliminated, and the DC probe can be eliminated or reduced. Inspection costs can be reduced because the arrangement of each probe is facilitated.

【0064】実施の形態5.複数のトランジスタ型半導
体スイッチがウエハ上に隣接して形成される場合、隣接
した半導体スイッチ間で接続用パッドと制御用パッドと
を接続する線路を共有するように配線してもよく、この
ようにしたものを本発明の実施の形態5とする。図16
は、本発明の実施の形態5における半導体スイッチの例
を示した概略の部分図である。なお、図16では、図1
2と同じものは同じ符号で示しており、ここではその説
明を省略すると共に図12との相違点のみ説明する。ま
た、図16で示した半導体スイッチの等価回路は、図1
3と同一であるので省略する。
Embodiment 5 When a plurality of transistor-type semiconductor switches are formed adjacently on a wafer, wiring may be performed so as to share a line connecting the connection pad and the control pad between adjacent semiconductor switches. This is referred to as a fifth embodiment of the present invention. FIG.
FIG. 17 is a schematic partial view showing an example of a semiconductor switch according to a fifth embodiment of the present invention. In FIG. 16, FIG.
The same components as in FIG. 2 are denoted by the same reference numerals, and the description thereof will be omitted, and only the differences from FIG. 12 will be described. The equivalent circuit of the semiconductor switch shown in FIG.
3 and is omitted.

【0065】図16における図12との相違点は、隣接
して形成された各半導体スイッチ71において、線路8
5を共有するように配線したことにあり、該共有するよ
うに配線された線路を線路102とし、これに伴って、
一方の半導体スイッチを半導体スイッチ101aとし、
他方の半導体スイッチを101bとしたことにある。な
お、ウエハ上に隣接して形成された半導体スイッチ10
1aと101bは、説明を分かりやすくするために符号
を変えているが、同一構成のものである。
The difference between FIG. 16 and FIG. 12 is that each semiconductor switch 71 formed adjacently has a line 8
5 is shared so as to share the line, and the line wired so as to be shared is referred to as a line 102.
One of the semiconductor switches is a semiconductor switch 101a,
The other semiconductor switch is 101b. Note that the semiconductor switch 10 formed adjacent to the wafer is
The reference numerals 1a and 101b have the same reference numerals for the sake of simplicity, but have the same configuration.

【0066】図16において、線路102は、半導体ス
イッチ101aの線路85と、半導体スイッチ101b
の線路85とを接続するように形成されている。この
際、半導体スイッチ101aと101bとを分離すると
きに半導体チップを切断して分離する所定の幅(約10
〜15μm)の切断領域103上で、半導体スイッチ1
01a及び101bの各線路85が接続されるように線
路102を形成する。
In FIG. 16, a line 102 includes a line 85 of the semiconductor switch 101a and a line 85 of the semiconductor switch 101b.
Is formed so as to be connected to the line 85. At this time, when the semiconductor switches 101a and 101b are separated from each other, a predetermined width (about 10
Semiconductor switch 1 on the cutting region 103 of about 15 μm).
The line 102 is formed so that the respective lines 85 of 01a and 101b are connected.

【0067】このような構成において、オンウエハ検査
時には、実施の形態4と同様にして、半導体スイッチ1
01a及び101bの検査をそれぞれ行う。この際、例
えば半導体スイッチ101aに対してオンウエハ検査が
行われ、半導体スイッチ101aの接続用パッド79に
制御用DC電圧が印加された際、オンウエハ検査を行っ
ていない半導体スイッチ101bのマイクロストリップ
線路81及び制御用パッド83にも制御用DC電圧が印
加されるが支障はない。オンウエハ検査が終了した後、
半導体スイッチ101aと101bとを分離する際に行
われる上記切断領域103の切断時に、線路102の切
断領域103上に形成された部分が切断されることによ
って、半導体スイッチ101a及び101bの各線路8
5をそれぞれ切断する。
In such a configuration, at the time of on-wafer inspection, as in the fourth embodiment, the semiconductor switch 1
The inspection of 01a and 101b is performed respectively. At this time, for example, on-wafer inspection is performed on the semiconductor switch 101a, and when a control DC voltage is applied to the connection pad 79 of the semiconductor switch 101a, the microstrip line 81 of the semiconductor switch 101b that has not been subjected to on-wafer inspection and The control DC voltage is also applied to the control pad 83, but there is no problem. After on-wafer inspection is completed,
At the time of cutting the cutting region 103 performed when the semiconductor switches 101a and 101b are separated from each other, a portion formed on the cutting region 103 of the line 102 is cut, so that each line 8 of the semiconductor switches 101a and 101b is cut.
5 are each cut.

【0068】このように、本発明の実施の形態5におけ
る半導体スイッチは、トランジスタ型の半導体スイッチ
において、実施の形態4と同様の効果を得ることができ
ると共に、半導体チップ上に2つの半導体スイッチが隣
接して形成される場合、オンウエハ検査後に、各半導体
スイッチごとに形成された接続用パッドと制御用パッド
とを接続する線路の切断工程をなくすことができる。
As described above, in the semiconductor switch according to the fifth embodiment of the present invention, the same effect as in the fourth embodiment can be obtained in a transistor type semiconductor switch, and two semiconductor switches are provided on a semiconductor chip. When formed adjacent to each other, it is possible to eliminate the step of cutting the line connecting the connection pad and the control pad formed for each semiconductor switch after the on-wafer inspection.

【0069】実施の形態6.図17は、本発明の実施の
形態6における半導体スイッチの例を示した概略の部分
図であり、図17で示した半導体スイッチの等価回路
は、図13と同じであるので省略する。なお、図17で
は、図12と同じものは同じ符号で示しており、ここで
はその説明を省略する。
Embodiment 6 FIG. FIG. 17 is a schematic partial view showing an example of a semiconductor switch according to the sixth embodiment of the present invention. An equivalent circuit of the semiconductor switch shown in FIG. 17 is the same as that in FIG. In FIG. 17, the same components as those in FIG. 12 are denoted by the same reference numerals, and description thereof will be omitted.

【0070】図17の半導体スイッチ111において、
検査用パッド75と76との間には、オンウエハ検査時
にRFプローブを介して検査装置と接続するために使用
する検査用パッド112が形成されている。検査用パッ
ド112には、線路113が接続され、検査用パッド1
12は、該線路113を介して接続用パッド79に接続
されている。接続用パッド79は、マイクロストリップ
線路81を介してトランジスタ素子に接続されている。
In the semiconductor switch 111 of FIG.
Between the inspection pads 75 and 76, an inspection pad 112 used for connecting to an inspection device via an RF probe during on-wafer inspection is formed. A line 113 is connected to the inspection pad 112 and the inspection pad 1
12 is connected to the connection pad 79 via the line 113. The connection pad 79 is connected to the transistor element via the microstrip line 81.

【0071】更に、線路113には、(1/4)λ線路1
14、MIMキャパシタ115、電極116及びバイア
ホール117で形成されたバイアス回路が接続されてい
る。線路113には、(1/4)λ線路114を介してM
IMキャパシタ115が接続され、MIMキャパシタ1
15は、電極116に接続され、バイアホール117を
介して接地されている。制御用パッド83は、線路11
8を介して(1/4)λ線路114とMIMキャパシタ1
15との接続部に接続されると共に、線路84を介して
トランジスタ素子に接続されている。
Further, the line 113 has a (1/4) λ line 1
14, a bias circuit formed by the MIM capacitor 115, the electrode 116, and the via hole 117 is connected. The line 113 is connected to the M via a (1/4) λ line 114.
The IM capacitor 115 is connected and the MIM capacitor 1
15 is connected to the electrode 116 and grounded via the via hole 117. The control pad 83 is connected to the line 11
8 and (1/4) λ line 114 and MIM capacitor 1
15 and connected to a transistor element via a line 84.

【0072】一方、検査用パッド75,76,112、
電極73,74,116、バイアホール77,78,1
17、(1/4)λ線路114及びMIMキャパシタ11
5は、半導体チップ72を分離する際に切断されるチッ
プ分離位置119よりも外側のウエハ上に形成されてい
る。なお、(1/4)λ線路114、MIMキャパシタ1
15、電極116及びバイアホール117で形成された
バイアス回路を、抵抗素子を用いて形成してもよい。
On the other hand, inspection pads 75, 76, 112,
Electrodes 73, 74, 116, via holes 77, 78, 1
17, (1/4) λ line 114 and MIM capacitor 11
5 is formed on the wafer outside the chip separation position 119 which is cut when the semiconductor chip 72 is separated. The (1/4) λ line 114, the MIM capacitor 1
The bias circuit formed by 15, the electrode 116, and the via hole 117 may be formed using a resistance element.

【0073】このような構成において、オンウエハ検査
時に、RFプローブ41aは、検査用パッド112に制
御用DC電圧を印加すると共に、半導体スイッチ111
のスイッチング動作に応じて検査用パッド112から高
周波信号が入力される。オンウエハ検査が終了すると、
半導体チップ72は、チップ分離位置119で切断され
て分離され、半導体スイッチ111として不要な、検査
用パッド75,76,112、電極73,74,11
6、バイアホール77,78,117、(1/4)λ線路
114及びMIMキャパシタ115が分離される。
In such a configuration, at the time of on-wafer inspection, the RF probe 41 a applies a control DC voltage to the inspection pad 112 and simultaneously controls the semiconductor switch 111.
In response to the switching operation, a high-frequency signal is input from the inspection pad 112. When on-wafer inspection is completed,
The semiconductor chip 72 is cut and separated at the chip separation position 119, and the inspection pads 75, 76, 112 and the electrodes 73, 74, 11 unnecessary for the semiconductor switch 111 are unnecessary.
6, via holes 77, 78, 117, (1/4) λ line 114 and MIM capacitor 115 are separated.

【0074】なお、各RFプローブを使用した検査装置
におけるオンウエハ検査方法については、図8のフロー
チャートで説明した内容と同じであるのでその説明を省
略する。また、図17では、MIMキャパシタ80をマ
イクロストリップ線路81に形成したが、線路113の
途中に形成してもよい。この場合、(1/4)λ線路11
4は、検査用パッド112とMIMキャパシタ80との
間の線路113に接続される。このようにすることによ
って、半導体スイッチとしてMIMキャパシタ80が必
要でない場合、オンウエハ検査終了後に該MIMキャパ
シタ80をも分離することができる。
The on-wafer inspection method in the inspection apparatus using each RF probe is the same as that described with reference to the flowchart of FIG. In FIG. 17, the MIM capacitor 80 is formed on the microstrip line 81, but may be formed in the middle of the line 113. In this case, the (1/4) λ line 11
4 is connected to a line 113 between the test pad 112 and the MIM capacitor 80. By doing so, when the MIM capacitor 80 is not required as a semiconductor switch, the MIM capacitor 80 can be separated after the on-wafer inspection is completed.

【0075】このように、本発明の実施の形態6におけ
る半導体スイッチは、トランジスタ型の半導体スイッチ
において、実施の形態4と同様の効果を得ることができ
ると共に、オンウエハ検査後に、半導体スイッチとして
不要な部分を分離することができ、検査用パッドと制御
用パッドとを接続する線路の切断工程をなくすことがで
きる。
As described above, the semiconductor switch according to the sixth embodiment of the present invention can obtain the same effect as that of the fourth embodiment in a transistor type semiconductor switch, and does not require a semiconductor switch after on-wafer inspection. The portions can be separated, and the step of cutting the line connecting the inspection pad and the control pad can be eliminated.

【0076】なお、実施の形態3を除く各実施の形態に
おいて、DCカット用素子としてMIMキャパシタを用
いて説明したが、DCカット用素子として、ギャップ又
はインタデジタルキャパシタ等を用いてもよい。
In each of the embodiments except the third embodiment, the MIM capacitor is used as the DC cut element. However, a gap or an interdigital capacitor may be used as the DC cut element.

【0077】[0077]

【発明の効果】請求項1に係る半導体スイッチは、ダイ
オード型の半導体スイッチにおいて、外部接続用電極
を、DCカット用素子が途中に設けられた高周波用信号
線路に接続すると共に、該高周波用信号線路に、DCカ
ット用素子をバイパスするためのバイパス線路を形成し
て接続し、所定の検査が終了すると該バイパス線路を切
断するようにした。このことから、ダイオード型の半導
体スイッチが製造される際に行われる所定の検査におい
て、外部接続用電極からRFプローブを用いて制御用D
C電圧を印加することができ、制御用DC電圧を印加す
るために使用されていたDCプローブをなくすことがで
きるため、DCプローブとRFプローブとの接触による
RFプローブの破損をなくすことができると共に、DC
プローブを廃止又は削減することができ各プローブの配
置が容易になることから検査コストを削減することがで
きる。
According to a first aspect of the present invention, in the semiconductor switch of the diode type, an external connection electrode is connected to a high-frequency signal line provided with a DC cut element in the middle, and the high-frequency signal is connected to the electrode. A bypass line for bypassing the DC cut element was formed and connected to the line, and the line was cut off when a predetermined test was completed. Therefore, in a predetermined inspection performed when a diode-type semiconductor switch is manufactured, the control D using the RF probe from the external connection electrode is used.
Since the C voltage can be applied and the DC probe used for applying the control DC voltage can be eliminated, the RF probe can be prevented from being damaged due to the contact between the DC probe and the RF probe. , DC
Inspection costs can be reduced because probes can be eliminated or eliminated and the arrangement of each probe becomes easy.

【0078】請求項2に係る半導体スイッチは、請求項
1において、バイパス線路の線路長を高周波信号の波長
の1/4以下にした。このことから、バイパス線路によ
る半導体スイッチのスイッチング特性の影響をなくすこ
とができる。
According to a second aspect of the present invention, in the semiconductor switch according to the first aspect, the length of the bypass line is set to 1 / or less of the wavelength of the high-frequency signal. Thus, the influence of the switching characteristics of the semiconductor switch due to the bypass line can be eliminated.

【0079】請求項3に係る半導体スイッチは、請求項
1又は請求項2のいずれかにおいて、バイパス線路の一
部を、半導体チップを分離する際に切断されるチップ分
離位置を越えて半導体スイッチの外側に配線した。この
ことから、所定の検査が終了した後、半導体チップを分
離する際に、同時にバイパス線路を切断することができ
るため、バイパス線路を切断する工程を追加する必要が
なくなる。
A semiconductor switch according to a third aspect of the present invention is the semiconductor switch according to any one of the first and second aspects, wherein a part of the bypass line extends beyond a chip separation position where the semiconductor chip is separated when the semiconductor chip is separated. Wired outside. From this, since the bypass line can be cut at the same time when the semiconductor chip is separated after the predetermined inspection is completed, it is not necessary to add a step of cutting the bypass line.

【0080】請求項4に係る半導体スイッチは、請求項
3において、ウエハ上に2つの半導体スイッチが隣接し
て形成される場合、各バイパス線路を、半導体チップを
切断して分離する際のウエハ上のチップ切断領域上で接
続するように形成し、半導体チップを切断して分離する
際にそれぞれ切断するようにした。このことから、所定
の検査が終了した後、隣接した各半導体チップを分離す
る際に、同時にそれぞれのバイパス線路を切断すること
ができるため、各半導体スイッチごとにバイパス線路を
切断する工程を追加する必要がなくなる。
According to a fourth aspect of the present invention, there is provided a semiconductor switch according to the third aspect, wherein when two semiconductor switches are formed adjacently on the wafer, each bypass line is separated from the wafer by cutting the semiconductor chip. Are formed so as to be connected to each other on the chip cutting region, and each is cut when the semiconductor chip is cut and separated. For this reason, after the predetermined inspection is completed, when the adjacent semiconductor chips are separated, the respective bypass lines can be cut at the same time, so that a step of cutting the bypass line for each semiconductor switch is added. Eliminates the need.

【0081】請求項5に係る半導体スイッチは、ダイオ
ード型の半導体スイッチにおいて、所定の検査時におい
ては、検査用電極から第1信号線路に制御用DC電圧を
印加し、実装時には、外部接続用電極から第1信号線路
とカップリング線路を形成する第2信号線路を用いて外
部との高周波信号の伝達を行うようにした。このことか
ら、ダイオード型の半導体スイッチが製造される際に行
われる所定の検査において、外部接続用電極からRFプ
ローブを用いて制御用DC電圧を印加することができ、
制御用DC電圧を印加するために使用されていたDCプ
ローブをなくすことができるため、DCプローブとRF
プローブとの接触によるRFプローブの破損をなくすこ
とができると共に、DCプローブを廃止又は削減するこ
とができ各プローブの配置が容易になることから検査コ
ストを削減することができる。
According to a fifth aspect of the present invention, in the diode switch, a control DC voltage is applied from the test electrode to the first signal line during a predetermined test, and an external connection electrode is mounted during mounting. Thus, a high-frequency signal is transmitted to the outside using a second signal line that forms a coupling line with the first signal line. From this, in a predetermined inspection performed when a diode-type semiconductor switch is manufactured, a control DC voltage can be applied from an external connection electrode using an RF probe,
Since the DC probe used for applying the control DC voltage can be eliminated, the DC probe and the RF
The RF probe can be prevented from being damaged due to the contact with the probe, and the DC probe can be eliminated or eliminated, and the arrangement of each probe becomes easy, so that the inspection cost can be reduced.

【0082】請求項6に係る半導体スイッチは、トラン
ジスタ型の半導体スイッチにおいて、外部接続用電極
を、DCカット用素子が途中に設けられた高周波用信号
線路に接続すると共に、該高周波用信号線路における、
外部接続用電極とDCカット用素子との間の線路と、制
御用電極とを検査用線路で接続し、所定の検査が終了す
ると該検査用線路を切断するようにした。このことか
ら、トランジスタ型の半導体スイッチが製造される際に
行われる所定の検査において、外部接続用電極からRF
プローブを用いて制御用DC電圧を印加することがで
き、制御用DC電圧を印加するために使用されていたD
Cプローブをなくすことができるため、DCプローブと
RFプローブとの接触によるRFプローブの破損をなく
すことができると共に、DCプローブを廃止又は削減す
ることができ各プローブの配置が容易になることから検
査コストを削減することができる。
According to a sixth aspect of the present invention, in the semiconductor switch of the transistor type, the external connection electrode is connected to the high-frequency signal line in which the DC cut element is provided in the middle and the high-frequency signal line is connected. ,
The line between the external connection electrode and the DC cut element and the control electrode are connected by a test line, and when a predetermined test is completed, the test line is cut. For this reason, in a predetermined inspection performed when a transistor-type semiconductor switch is manufactured, the RF from the external connection electrode is determined.
A control DC voltage can be applied by using a probe, and D which has been used to apply the control DC voltage can be applied.
Since the C probe can be eliminated, the RF probe can be prevented from being damaged due to the contact between the DC probe and the RF probe, and the DC probe can be eliminated or reduced, thereby facilitating the arrangement of each probe. Costs can be reduced.

【0083】請求項7に係る半導体スイッチは、請求項
6において、検査用線路の一部を、半導体チップを分離
する際に切断されるチップ分離位置を越えて半導体スイ
ッチの外側に配線した。このことから、所定の検査が終
了した後、半導体チップを分離する際に、同時に検査用
線路を切断することができるため、検査用線路を切断す
る工程を追加する必要がなくなる。
According to a seventh aspect of the present invention, in the semiconductor switch according to the sixth aspect, a part of the inspection line is wired outside the semiconductor switch beyond a chip separation position where the semiconductor chip is separated when the semiconductor chip is separated. Therefore, after the predetermined inspection is completed, the inspection line can be cut at the same time when the semiconductor chip is separated, so that it is not necessary to add a step of cutting the inspection line.

【0084】請求項8に係る半導体スイッチは、請求項
7において、ウエハ上に2つの半導体スイッチが隣接し
て形成される場合、各検査用線路を、それぞれの半導体
チップを切断して分離する際のウエハ上のチップ切断領
域上で互いに接続するように形成し、半導体チップを切
断して分離する際にそれぞれ切断するようにした。この
ことから、所定の検査が終了した後、隣接した各半導体
チップを分離する際に、同時にそれぞれの検査用線路を
切断することができるため、各半導体スイッチごとに行
われる検査用線路を切断する工程を追加する必要がなく
なる。
In the semiconductor switch according to the present invention, when two semiconductor switches are formed adjacently on the wafer, each inspection line is separated by cutting each semiconductor chip. Are formed so as to be connected to each other on a chip cutting region on the wafer, and are cut when the semiconductor chips are cut and separated. From this, after the predetermined test is completed, when the adjacent semiconductor chips are separated, the respective test lines can be cut at the same time, so that the test line performed for each semiconductor switch is cut. There is no need to add a process.

【0085】請求項9に係る半導体スイッチは、所定の
検査を行う際に使用する、検査用電極及びトランジスタ
のバイアス回路を、半導体チップ外のウエハ上に形成
し、半導体チップを切断して分離する際に分離するよう
にした。このことから、請求項6と同様の効果を得るこ
とができると共に、所定の検査が終了した後に、半導体
スイッチとして不要な部分を分離することができ、検査
用電極と制御用電極とを接続する線路の切断工程を追加
する必要がなくなる。
In the semiconductor switch according to the ninth aspect, a test electrode and a transistor bias circuit used for performing a predetermined test are formed on a wafer outside the semiconductor chip, and the semiconductor chip is cut and separated. It was made to separate at the time. Accordingly, the same effect as that of claim 6 can be obtained, and after a predetermined inspection is completed, an unnecessary portion as a semiconductor switch can be separated, and the inspection electrode and the control electrode are connected. There is no need to add a line cutting step.

【0086】請求項10に係る半導体スイッチは、請求
項1から請求項9のいずれかにおいて、具体的には、上
記外部接続用電極を、スイッチング動作に応じて外部か
ら入力された高周波信号が出力される出力電極に使用し
た。このことから、半導体スイッチが製造される際に行
われる所定の検査において、外部接続用電極からRFプ
ローブを用いて半導体スイッチから出力された高周波信
号を検出すると共に制御用DC電圧を印加することがで
き、制御用DC電圧を印加するために使用されていたD
Cプローブをなくすことができるため、DCプローブと
RFプローブとの接触によるRFプローブの破損をなく
すことができると共に、DCプローブを廃止又は削減す
ることができ各プローブの配置が容易になることから検
査コストを削減することができる。
According to a tenth aspect of the present invention, in the semiconductor switch according to any one of the first to ninth aspects, specifically, the high frequency signal input from the outside according to the switching operation is output to the external connection electrode. Used for the output electrode. Therefore, in a predetermined inspection performed when a semiconductor switch is manufactured, it is possible to detect a high-frequency signal output from the semiconductor switch using an RF probe from an external connection electrode and apply a control DC voltage. Can be used to apply the DC voltage for control.
Since the C probe can be eliminated, the RF probe can be prevented from being damaged due to the contact between the DC probe and the RF probe, and the DC probe can be eliminated or reduced, thereby facilitating the arrangement of each probe. Costs can be reduced.

【0087】請求項11に係る半導体スイッチは、請求
項1から請求項9のいずれかにおいて、具体的には、上
記外部接続用電極を、外部から高周波信号が入力される
入力電極に使用した。このことから、半導体スイッチが
製造される際に行われる所定の検査において、外部接続
用電極からRFプローブを用いて半導体スイッチから出
力された高周波信号を検出すると共に制御用DC電圧を
印加することができ、制御用DC電圧を印加するために
使用されていたDCプローブをなくすことができるた
め、DCプローブとRFプローブとの接触によるRFプ
ローブの破損をなくすことができると共に、DCプロー
ブを廃止又は削減することができ各プローブの配置が容
易になることから検査コストを削減することができる。
In the semiconductor switch according to the eleventh aspect, in any one of the first to ninth aspects, specifically, the external connection electrode is used as an input electrode to which a high-frequency signal is input from the outside. Therefore, in a predetermined inspection performed when a semiconductor switch is manufactured, it is possible to detect a high-frequency signal output from the semiconductor switch using an RF probe from an external connection electrode and apply a control DC voltage. The DC probe used for applying the control DC voltage can be eliminated, so that the RF probe can be prevented from being damaged due to the contact between the DC probe and the RF probe, and the DC probe is eliminated or reduced. As a result, the arrangement of each probe is facilitated, so that the inspection cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1における半導体スイッ
チの例を示した概略の部分図である。
FIG. 1 is a schematic partial view showing an example of a semiconductor switch according to a first embodiment of the present invention.

【図2】 図1の半導体スイッチ1の等価回路を示した
図である。
FIG. 2 is a diagram showing an equivalent circuit of the semiconductor switch 1 of FIG.

【図3】 半導体スイッチ1を使用して形成したSP3
T切り替えスイッチを示した概略のブロック図である。
FIG. 3 shows SP3 formed using semiconductor switch 1
FIG. 3 is a schematic block diagram showing a T change switch.

【図4】 図3の切り替えスイッチ30におけるオンウ
エハ検査を行うためのRFプローブの配置例を示した図
である。
FIG. 4 is a diagram showing an example of an arrangement of RF probes for performing on-wafer inspection in a changeover switch 30 of FIG. 3;

【図5】 図4で示したRFプローブの1つと図1で示
した各パッドとの接続例を示した図である。
FIG. 5 is a diagram showing a connection example between one of the RF probes shown in FIG. 4 and each pad shown in FIG. 1;

【図6】 図1の半導体スイッチ1におけるバイパス線
路12を切断した状態を示した概略の部分図である。
6 is a schematic partial view showing a state where a bypass line 12 in the semiconductor switch 1 of FIG. 1 is cut off.

【図7】 バイパス線路12の線路長Lに対する半導体
スイッチ1のスイッチング特性のシミュレーション結果
を示した図である。
FIG. 7 is a diagram showing a simulation result of switching characteristics of the semiconductor switch 1 with respect to a line length L of a bypass line 12.

【図8】 図4の各プローブを使用した検査装置におけ
る半導体スイッチに対するオンウエハ検査の動作例を示
したフローチャートである。
8 is a flowchart showing an operation example of on-wafer inspection for a semiconductor switch in the inspection device using each probe of FIG. 4;

【図9】 本発明の実施の形態1における半導体スイッ
チの他の例を示した概略の部分図である。
FIG. 9 is a schematic partial view showing another example of the semiconductor switch according to the first embodiment of the present invention.

【図10】 本発明の実施の形態2における半導体スイ
ッチの例を示した概略の部分図である。
FIG. 10 is a schematic partial view showing an example of a semiconductor switch according to a second embodiment of the present invention.

【図11】 本発明の実施の形態3における半導体スイ
ッチの例を示した概略の部分図である。
FIG. 11 is a schematic partial view showing an example of a semiconductor switch according to a third embodiment of the present invention.

【図12】 本発明の実施の形態4における半導体スイ
ッチの例を示した概略の部分図である。
FIG. 12 is a schematic partial view showing an example of a semiconductor switch according to a fourth embodiment of the present invention.

【図13】 図12の半導体スイッチ71の等価回路を
示した図である。
13 is a diagram showing an equivalent circuit of the semiconductor switch 71 of FIG.

【図14】 図4のRFプローブ41aと図12の各パ
ッドとの接続例を示した図である。
14 is a diagram showing a connection example between the RF probe 41a in FIG. 4 and each pad in FIG. 12;

【図15】 本発明の実施の形態4における半導体スイ
ッチの他の例を示した概略の部分図である。
FIG. 15 is a schematic partial view showing another example of the semiconductor switch according to the fourth embodiment of the present invention.

【図16】 本発明の実施の形態5における半導体スイ
ッチの例を示した概略の部分図である。
FIG. 16 is a schematic partial view showing an example of a semiconductor switch according to a fifth embodiment of the present invention.

【図17】 本発明の実施の形態6における半導体スイ
ッチの例を示した概略の部分図である。
FIG. 17 is a schematic partial view showing an example of a semiconductor switch according to a sixth embodiment of the present invention.

【図18】 SPSTの半導体スイッチを示した概略の
ブロック図である。
FIG. 18 is a schematic block diagram showing an SPST semiconductor switch.

【図19】 SP3Tの半導体スイッチを示した概略図
である。
FIG. 19 is a schematic view showing an SP3T semiconductor switch.

【図20】 SPnTの半導体スイッチを示した概略図
である。
FIG. 20 is a schematic view showing an SPnT semiconductor switch.

【図21】 3つのSPSTの半導体スイッチを用いて
形成したSP3T半導体スイッチの例を示す概略のブロ
ック図である。
FIG. 21 is a schematic block diagram showing an example of an SP3T semiconductor switch formed using three SPST semiconductor switches.

【図22】 従来における、オンウエハ検査を行うた
めのRFプローブ及びDCプローブの配置例を示した図
である。
FIG. 22 is a diagram showing a conventional arrangement example of an RF probe and a DC probe for performing on-wafer inspection.

【図23】 図22の各プローブを使用した検査装置に
おける半導体スイッチに対するオンウエハ検査の動作例
を示したフローチャートである。
23 is a flowchart showing an operation example of on-wafer inspection for a semiconductor switch in the inspection device using each probe of FIG. 22;

【符号の説明】[Explanation of symbols]

1,1a,51a,51b,61,71,71a,10
1a,101b,111 半導体スイッチ、 2,72
半導体チップ、 3,4,73,74,116 電
極、 5,6,62,75,76,112 検査用パッ
ド、 7,8,77,78,117 バイアホール、
9,66,79 接続用パッド、 10,80,115
MIMキャパシタ、 11,81 マイクロストリッ
プ線路、12,12a,52,102 バイパス線路、
13,83 制御用パッド、21,91 RF入力端
子、 22,92 RF出力端子、 26 ダイオー
ド、 45,97,119 チップ分離位置、 53,
103 切断領域、 63第1信号線路、 64 カッ
プリング線路、 65 第2信号線路、 85,85
a,102,113,118 線路、 93 DC制御
端子、 94 FET、 114 (1/4)λ線路。
1, 1a, 51a, 51b, 61, 71, 71a, 10
1a, 101b, 111 semiconductor switch, 2, 72
Semiconductor chip, 3,4,73,74,116 electrode, 5,6,62,75,76,112 test pad, 7,8,77,78,117 via hole,
9, 66, 79 Connection pads, 10, 80, 115
MIM capacitor, 11,81 microstrip line, 12,12a, 52,102 bypass line,
13,83 Control pad, 21,91 RF input terminal, 22,92 RF output terminal, 26 diode, 45,97,119 Chip separation position, 53,
103 cutting area, 63 first signal line, 64 coupling line, 65 second signal line, 85, 85
a, 102, 113, 118 lines, 93 DC control terminal, 94 FET, 114 (1/4) λ line.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 隆幸 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5J012 BA02  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Takayuki Kato 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F-term in Mitsubishi Electric Corporation (reference) 5J012 BA02

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 高周波信号のスイッチングにダイオード
を使用したダイオード型の半導体スイッチにおいて、 所定の検査を行う際、外部から上記ダイオードに対する
直流バイアス電圧が印加される、外部との高周波信号の
伝達を行う外部接続用電極と、 信号の直流成分をカットするDCカット用素子が途中に
設けられた、該外部接続用電極と上記ダイオードとを接
続する高周波用信号線路と、 該高周波用信号線路のDCカット用素子をバイパスし、
上記所定の検査終了後に切断されるバイパス線路と、を
備えることを特徴とする半導体スイッチ。
1. A diode-type semiconductor switch using a diode for switching of a high-frequency signal, wherein when performing a predetermined test, a DC bias voltage is externally applied to the diode, and the high-frequency signal is transmitted to the outside. An external connection electrode, a high frequency signal line connecting the external connection electrode and the diode, and a DC cut element provided with a DC cut element for cutting a direct current component of a signal; Bypass the element for
And a bypass line cut after completion of the predetermined inspection.
【請求項2】 上記バイパス線路は、線路長が高周波信
号の波長の1/4以下であることを特徴とする請求項1
に記載の半導体スイッチ。
2. The bypass line according to claim 1, wherein the line length is equal to or less than 1 / of the wavelength of the high-frequency signal.
3. The semiconductor switch according to claim 1.
【請求項3】 上記バイパス線路は、該線路の一部が半
導体チップ外のウエハ上に形成され、半導体チップを切
断して分離する際に切断されることを特徴とする請求項
1又は請求項2のいずれかに記載の半導体スイッチ。
3. The bypass line according to claim 1, wherein a part of the bypass line is formed on a wafer outside the semiconductor chip, and is cut when the semiconductor chip is cut and separated. 3. The semiconductor switch according to any one of 2.
【請求項4】 ウエハ上に隣接して形成された各半導体
スイッチにおけるそれぞれの上記バイパス線路は、各半
導体チップを切断して分離する際のウエハ上のチップ切
断領域上で互いに接続されるように形成され、半導体チ
ップを該チップ切断領域で切断して分離する際にそれぞ
れ切断されることを特徴とする請求項3に記載の半導体
スイッチ。
4. The semiconductor device according to claim 1, wherein each of the bypass lines in each of the semiconductor switches formed adjacently on the wafer is connected to each other on a chip cutting area on the wafer when each semiconductor chip is cut and separated. 4. The semiconductor switch according to claim 3, wherein the semiconductor switch is formed and cut when the semiconductor chip is cut and separated in the chip cutting region.
【請求項5】 高周波信号のスイッチングにダイオード
を使用したダイオード型の半導体スイッチにおいて、 所定の検査を行う際に、外部から上記ダイオードに対す
る直流バイアス電圧が印加される検査用電極と、 該検査用電極と上記ダイオードとを接続する第1信号線
路と、 該第1信号線路とカップリング線路を形成する第2信号
線路と、 該第2信号線路の一端に形成された、外部との高周波信
号の伝達を行う外部接続用電極と、を備えることを特徴
とする半導体スイッチ。
5. A diode-type semiconductor switch using a diode for switching of a high-frequency signal, wherein, when a predetermined test is performed, a test electrode to which a DC bias voltage is externally applied to the diode, and the test electrode A first signal line connecting the first signal line and the diode; a second signal line forming a coupling line with the first signal line; and transmission of a high-frequency signal to the outside formed at one end of the second signal line. And an external connection electrode for performing the following.
【請求項6】 高周波信号のスイッチングにトランジス
タを使用したトランジスタ型の半導体スイッチにおい
て、 所定の検査を行う際、外部から上記トランジスタに対す
る直流バイアス電圧が印加される、外部との高周波信号
の伝達を行う外部接続用電極と、 信号の直流成分をカットするDCカット用素子が途中に
設けられた、該外部接続用電極と上記トランジスタとを
接続する高周波用信号線路と、 外部から上記トランジスタのスイッチング動作を制御す
る制御信号が入力される制御用電極と、 上記外部接続用電極と該制御用電極とを接続し、上記所
定の検査終了後に切断される検査用線路と、を備えるこ
とを特徴とする半導体スイッチ。
6. A transistor-type semiconductor switch using a transistor for switching a high-frequency signal, wherein when a predetermined test is performed, a DC bias voltage is externally applied to the transistor, and the high-frequency signal is transmitted to the outside. An external connection electrode, a high-frequency signal line connecting the external connection electrode and the transistor, provided with a DC cut element for cutting a DC component of a signal, and a switching operation of the transistor from outside. A semiconductor, comprising: a control electrode to which a control signal to be controlled is input; and an inspection line that connects the external connection electrode and the control electrode and is cut after the predetermined inspection is completed. switch.
【請求項7】 上記検査用線路は、該線路の一部が半導
体チップ外のウエハ上に形成され、半導体チップを切断
して分離する際に切断されることを特徴とする請求項6
に記載の半導体スイッチ。
7. The inspection line according to claim 6, wherein a part of the line is formed on a wafer outside the semiconductor chip, and is cut when the semiconductor chip is cut and separated.
3. The semiconductor switch according to claim 1.
【請求項8】 ウエハ上に隣接して形成された各半導体
スイッチにおけるそれぞれの上記検査用線路は、各半導
体チップを切断して分離する際のウエハ上におけるチッ
プ切断領域上で互いに接続するように形成され、半導体
チップを該チップ切断領域で切断して分離する際にそれ
ぞれ切断されることを特徴とする請求項7に記載の半導
体スイッチ。
8. The inspection line in each semiconductor switch formed adjacent to the wafer so as to be connected to each other on a chip cutting area on the wafer when each semiconductor chip is cut and separated. 8. The semiconductor switch according to claim 7, wherein the semiconductor switch is formed and cut when the semiconductor chip is cut and separated in the chip cutting region.
【請求項9】 高周波信号のスイッチングにトランジス
タを使用したトランジスタ型の半導体スイッチにおい
て、 外部との高周波信号の伝達を行う外部接続用電極と、 信号の直流成分をカットするDCカット用素子が途中に
設けられた、該外部接続用電極と上記トランジスタとを
接続する高周波用信号線路と、 上記トランジスタのスイッチング動作を制御する制御信
号が外部から入力される制御用電極と、 上記外部接続用電極に接続され、所定の検査を行う際に
外部から上記トランジスタに対する制御電圧が印加され
る、半導体チップ外のウエハ上に形成された検査用電極
と、 該検査用電極と上記制御用電極との間に設けられると共
に半導体チップ外のウエハ上に形成された、上記トラン
ジスタのバイアス回路と、を備え、 上記検査用電極及びバイアス回路は、半導体チップを切
断して分離する際に分離されることを特徴とする半導体
スイッチ。
9. A transistor-type semiconductor switch using a transistor for switching a high-frequency signal, comprising: an external connection electrode for transmitting a high-frequency signal to the outside; and a DC cut element for cutting a DC component of the signal. A high-frequency signal line that connects the external connection electrode and the transistor; a control electrode to which a control signal for controlling a switching operation of the transistor is externally input; and a connection to the external connection electrode An inspection electrode formed on a wafer outside the semiconductor chip, to which a control voltage for the transistor is externally applied when performing a predetermined inspection, and provided between the inspection electrode and the control electrode. And a bias circuit for the transistor formed on a wafer outside the semiconductor chip. And the bias circuit is separated when the semiconductor chip is cut and separated.
【請求項10】 上記外部接続用電極は、スイッチング
動作に応じて外部から入力された高周波信号が出力され
る出力電極をなすことを特徴とする請求項1から請求項
9のいずれかに記載の半導体スイッチ。
10. The device according to claim 1, wherein the external connection electrode forms an output electrode from which a high-frequency signal input from the outside is output in accordance with a switching operation. Semiconductor switch.
【請求項11】 上記外部接続用電極は、外部から高周
波信号が入力される入力電極をなすことを特徴とする請
求項1から請求項9のいずれかに記載の半導体スイッ
チ。
11. The semiconductor switch according to claim 1, wherein the external connection electrode forms an input electrode to which a high-frequency signal is input from the outside.
JP10364293A 1998-12-22 1998-12-22 Semiconductor switch Pending JP2000188501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10364293A JP2000188501A (en) 1998-12-22 1998-12-22 Semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10364293A JP2000188501A (en) 1998-12-22 1998-12-22 Semiconductor switch

Publications (1)

Publication Number Publication Date
JP2000188501A true JP2000188501A (en) 2000-07-04

Family

ID=18481469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10364293A Pending JP2000188501A (en) 1998-12-22 1998-12-22 Semiconductor switch

Country Status (1)

Country Link
JP (1) JP2000188501A (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237574A (en) * 2001-02-09 2002-08-23 Mitsubishi Electric Corp High frequency integrated circuit and high frequency circuit device using the same
JP2005136630A (en) * 2003-10-29 2005-05-26 Mitsubishi Electric Corp High frequency switch
US7622930B2 (en) 2007-04-05 2009-11-24 Mitsubishi Electric Corporation Method for inspecting transmission line characteristic of a semiconductor device using signal reflection measurement
US8405147B2 (en) 2005-07-11 2013-03-26 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US8536636B2 (en) 2007-04-26 2013-09-17 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US8559907B2 (en) 2004-06-23 2013-10-15 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US8583111B2 (en) 2001-10-10 2013-11-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US8604864B2 (en) 2008-02-28 2013-12-10 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9419565B2 (en) 2013-03-14 2016-08-16 Peregrine Semiconductor Corporation Hot carrier injection compensation
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343489A (en) * 1992-06-05 1993-12-24 Mega Chips:Kk Semiconductor device
JPH0634715A (en) * 1992-07-17 1994-02-10 Mitsubishi Electric Corp High-frequency band probe head
JPH0677327A (en) * 1992-08-28 1994-03-18 Hitachi Ltd Integrated circuit
JPH06237122A (en) * 1993-02-10 1994-08-23 Sumitomo Electric Ind Ltd Microwave semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343489A (en) * 1992-06-05 1993-12-24 Mega Chips:Kk Semiconductor device
JPH0634715A (en) * 1992-07-17 1994-02-10 Mitsubishi Electric Corp High-frequency band probe head
JPH0677327A (en) * 1992-08-28 1994-03-18 Hitachi Ltd Integrated circuit
JPH06237122A (en) * 1993-02-10 1994-08-23 Sumitomo Electric Ind Ltd Microwave semiconductor device

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4536942B2 (en) * 2001-02-09 2010-09-01 三菱電機株式会社 High-frequency integrated circuit and high-frequency circuit device using the same
JP2002237574A (en) * 2001-02-09 2002-08-23 Mitsubishi Electric Corp High frequency integrated circuit and high frequency circuit device using the same
US10790820B2 (en) 2001-10-10 2020-09-29 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10812068B2 (en) 2001-10-10 2020-10-20 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10797694B2 (en) 2001-10-10 2020-10-06 Psemi Corporation Switch circuit and method of switching radio frequency signals
US8583111B2 (en) 2001-10-10 2013-11-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US9225378B2 (en) 2001-10-10 2015-12-29 Peregrine Semiconductor Corpopration Switch circuit and method of switching radio frequency signals
US10622993B2 (en) 2001-10-10 2020-04-14 Psemi Corporation Switch circuit and method of switching radio frequency signals
JP4518776B2 (en) * 2003-10-29 2010-08-04 三菱電機株式会社 High frequency switch and high frequency switch device
JP2005136630A (en) * 2003-10-29 2005-05-26 Mitsubishi Electric Corp High frequency switch
US8559907B2 (en) 2004-06-23 2013-10-15 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US8649754B2 (en) 2004-06-23 2014-02-11 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9680416B2 (en) 2004-06-23 2017-06-13 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9369087B2 (en) 2004-06-23 2016-06-14 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US10797691B1 (en) 2005-07-11 2020-10-06 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10622990B2 (en) 2005-07-11 2020-04-14 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US9087899B2 (en) 2005-07-11 2015-07-21 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9130564B2 (en) 2005-07-11 2015-09-08 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
USRE48944E1 (en) 2005-07-11 2022-02-22 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink
US10818796B2 (en) 2005-07-11 2020-10-27 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10797172B2 (en) 2005-07-11 2020-10-06 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8405147B2 (en) 2005-07-11 2013-03-26 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US9608619B2 (en) 2005-07-11 2017-03-28 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10680600B2 (en) 2005-07-11 2020-06-09 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US7622930B2 (en) 2007-04-05 2009-11-24 Mitsubishi Electric Corporation Method for inspecting transmission line characteristic of a semiconductor device using signal reflection measurement
US8536636B2 (en) 2007-04-26 2013-09-17 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US9177737B2 (en) 2007-04-26 2015-11-03 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US10951210B2 (en) 2007-04-26 2021-03-16 Psemi Corporation Tuning capacitance to enhance FET stack voltage withstand
US8604864B2 (en) 2008-02-28 2013-12-10 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US9293262B2 (en) 2008-02-28 2016-03-22 Peregrine Semiconductor Corporation Digitally tuned capacitors with tapered and reconfigurable quality factors
US9106227B2 (en) 2008-02-28 2015-08-11 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US9197194B2 (en) 2008-02-28 2015-11-24 Peregrine Semiconductor Corporation Methods and apparatuses for use in tuning reactance in a circuit device
US8669804B2 (en) 2008-02-28 2014-03-11 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US9024700B2 (en) 2008-02-28 2015-05-05 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9419565B2 (en) 2013-03-14 2016-08-16 Peregrine Semiconductor Corporation Hot carrier injection compensation
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10862473B2 (en) 2018-03-28 2020-12-08 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US11018662B2 (en) 2018-03-28 2021-05-25 Psemi Corporation AC coupling modules for bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US11418183B2 (en) 2018-03-28 2022-08-16 Psemi Corporation AC coupling modules for bias ladders
US11870431B2 (en) 2018-03-28 2024-01-09 Psemi Corporation AC coupling modules for bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
US12081211B2 (en) 2020-01-06 2024-09-03 Psemi Corporation High power positive logic switch

Similar Documents

Publication Publication Date Title
JP2000188501A (en) Semiconductor switch
JP6852153B2 (en) Package structure containing at least one transition forming a contactless interface
US4731594A (en) Planar active component microwave switch matrix and air bridge for use therewith
JP4518776B2 (en) High frequency switch and high frequency switch device
JP4536942B2 (en) High-frequency integrated circuit and high-frequency circuit device using the same
US5077596A (en) Semiconductor device
KR100342318B1 (en) Film carrier tape and method of testing the same
JP2002252302A (en) Circuit board for high frequency and semiconductor device using the same
JPH0295001A (en) Micro wave semiconductor switch
US7622930B2 (en) Method for inspecting transmission line characteristic of a semiconductor device using signal reflection measurement
WO2019168587A1 (en) Test socket assembly with hybrid ring coupler and related methods
US7787838B2 (en) Integrated circuit, and an arrangement and method for interconnecting components of an integrated circuit
Jost et al. Liquid crystal based SPDT with adjustable power splitting ratio in LTCC technology
JP3417386B2 (en) High frequency switch circuit
US20240402239A1 (en) Apparatuses and methods for testing semiconductor circuitry using microelectromechanical systems switches
JPH0119761B2 (en)
CN118539907B (en) A control chip for radio frequency switch, radio frequency switch module and packaging process thereof
US20240045160A1 (en) Low-loss coplanar waveguide bonding structure and manufacturing method thereof
JP3852589B2 (en) Microwave integrated circuit, dielectric substrate
JPS62115783A (en) Semiconductor device
JP6536283B2 (en) High frequency module and method of manufacturing high frequency module
JP4899380B2 (en) Semiconductor device
JPS6378070A (en) Semiconductor device
KR100717844B1 (en) Integrated circuit switch carrier device packaged using coplanar wire-bond interconnect and method thereof
US6140212A (en) Semiconductor device and method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060314