JP2000188264A - タングステンビットラインの形成方法 - Google Patents
タングステンビットラインの形成方法Info
- Publication number
- JP2000188264A JP2000188264A JP11332894A JP33289499A JP2000188264A JP 2000188264 A JP2000188264 A JP 2000188264A JP 11332894 A JP11332894 A JP 11332894A JP 33289499 A JP33289499 A JP 33289499A JP 2000188264 A JP2000188264 A JP 2000188264A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- bit line
- tungsten
- titanium
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 62
- 239000010937 tungsten Substances 0.000 title claims abstract description 62
- 230000015572 biosynthetic process Effects 0.000 title description 9
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000010936 titanium Substances 0.000 claims abstract description 27
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 27
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 81
- 238000010438 heat treatment Methods 0.000 claims description 40
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 229920005591 polysilicon Polymers 0.000 description 31
- 239000003990 capacitor Substances 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 14
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 13
- 229910021342 tungsten silicide Inorganic materials 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910008486 TiSix Inorganic materials 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 コンタクト抵抗を低減し拡散隔壁特性を向
上させて接合漏れ電流を減少させるに適した、高温の後
続工程で安定的なタングステンビットラインの形成方法
を提供する。 【解決手段】 ビットラインの形成方法は、不純物領
域を有するシリコン基板１を用意する第１段階と、前記
不純物領域にコンタクトホールを有する層間絶縁膜８を
形成する第２段階と、前記コンタクトホール内にチタン
膜１９及び窒化チタン膜２０を形成する第３段階と、前
記チタン膜１９と基板１のシリコンとを反応させてＣ５
４構造のチタンシリサイドを形成するように熱処理する
第４段階と、前記コンタクトホール内の窒化チタン膜２
０上にタングステンプラグを形成する第５段階とを備え
る。
上させて接合漏れ電流を減少させるに適した、高温の後
続工程で安定的なタングステンビットラインの形成方法
を提供する。 【解決手段】 ビットラインの形成方法は、不純物領
域を有するシリコン基板１を用意する第１段階と、前記
不純物領域にコンタクトホールを有する層間絶縁膜８を
形成する第２段階と、前記コンタクトホール内にチタン
膜１９及び窒化チタン膜２０を形成する第３段階と、前
記チタン膜１９と基板１のシリコンとを反応させてＣ５
４構造のチタンシリサイドを形成するように熱処理する
第４段階と、前記コンタクトホール内の窒化チタン膜２
０上にタングステンプラグを形成する第５段階とを備え
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子のビット
ラインの形成方法に関し、特にコンタクト抵抗を低減し
且つ拡散隔壁特性を向上させて接合部における漏れ電流
を減少させるのに適したタングステンビットラインの形
成方法に関する。
ラインの形成方法に関し、特にコンタクト抵抗を低減し
且つ拡散隔壁特性を向上させて接合部における漏れ電流
を減少させるのに適したタングステンビットラインの形
成方法に関する。
【０００２】
【従来の技術】一般に、ＤＲＡＭ等の半導体素子の高集
積化に伴い、ドープされたポリシリコン或いはタングス
テンシリサイド／ポリシリコン(WSix/Polysilicon)積層
構造のビットラインが使用される。しかしながら、この
場合、ビットラインが高い比抵抗値を有するため素子の
動作速度が遅くなる。
積化に伴い、ドープされたポリシリコン或いはタングス
テンシリサイド／ポリシリコン(WSix/Polysilicon)積層
構造のビットラインが使用される。しかしながら、この
場合、ビットラインが高い比抵抗値を有するため素子の
動作速度が遅くなる。
【０００３】また、ドープされたポリシリコンをビット
ラインとして用いる場合、コンタクトするシリコン基板
のドーピングタイプ(doping type)により、ビットライ
ンとして用いたポリシリコンのドーピングタイプが変わ
る。さらに、ドープされたポリシリコンのドーピングタ
イプが変わることを防止するべく、ドープされたポリシ
リコンをシリコン基板に直接的にコンタクトさせず、別
の金属を利用してコンタクトさせる。このため、製造工
程が複雑となり、素子サイズの大型化を招く。
ラインとして用いる場合、コンタクトするシリコン基板
のドーピングタイプ(doping type)により、ビットライ
ンとして用いたポリシリコンのドーピングタイプが変わ
る。さらに、ドープされたポリシリコンのドーピングタ
イプが変わることを防止するべく、ドープされたポリシ
リコンをシリコン基板に直接的にコンタクトさせず、別
の金属を利用してコンタクトさせる。このため、製造工
程が複雑となり、素子サイズの大型化を招く。
【０００４】最近では、上記の問題を解決するために、
約８０〜１００μΩｃｍの比抵抗を有するタングステン
シリサイド(WSix)よりも遥かに低い比抵抗を有するタン
グステン（比抵抗；約１０〜１５μΩｃｍ）をビットラ
インとして使用する研究が行われている。タングステン
をビットラインとして用いる場合には、コンデンサの形
成で行われる高温熱処理に際して、タングステンビット
ラインのコンタクト層として使用されるチタン（Ti）層
とシリコン基板のシリコン（Si）とが反応してチタンシ
リサイド(TiSix)層が形成された後、塊(agglomeration)
になる。このため、コンタクト抵抗が高くなるか、或い
は接合部が破壊されて接合部における漏れ電流が生じる
等の問題が発生する。
約８０〜１００μΩｃｍの比抵抗を有するタングステン
シリサイド(WSix)よりも遥かに低い比抵抗を有するタン
グステン（比抵抗；約１０〜１５μΩｃｍ）をビットラ
インとして使用する研究が行われている。タングステン
をビットラインとして用いる場合には、コンデンサの形
成で行われる高温熱処理に際して、タングステンビット
ラインのコンタクト層として使用されるチタン（Ti）層
とシリコン基板のシリコン（Si）とが反応してチタンシ
リサイド(TiSix)層が形成された後、塊(agglomeration)
になる。このため、コンタクト抵抗が高くなるか、或い
は接合部が破壊されて接合部における漏れ電流が生じる
等の問題が発生する。
【０００５】すなわち、コンデンサを形成した後にビッ
トラインを形成するトレンチコンデンサタイプのＤＲＡ
Ｍ素子の場合、後の工程においてち６００℃を超える熱
処理工程は不要である。しかしながら、ビットラインを
形成してからコンデンサを形成するＤＲＡＭ素子の場合
には、コンデンサの形成時に行われる６００℃以上の高
温熱処理時に、タングステンビットラインのコンタクト
層として用いられるチタン（Ti）層とシリコン基板のシ
リコンSiとが反応してチタンシリサイド（TiSix）が形
成され、この後に塊になる。このため、コンタクトサイ
ズが小さくなりコンタクト抵抗が高くなるか、或いはコ
ンタクトするソース／ドレインの接合部が破壊されて接
合部における漏れ電流が生じる。
トラインを形成するトレンチコンデンサタイプのＤＲＡ
Ｍ素子の場合、後の工程においてち６００℃を超える熱
処理工程は不要である。しかしながら、ビットラインを
形成してからコンデンサを形成するＤＲＡＭ素子の場合
には、コンデンサの形成時に行われる６００℃以上の高
温熱処理時に、タングステンビットラインのコンタクト
層として用いられるチタン（Ti）層とシリコン基板のシ
リコンSiとが反応してチタンシリサイド（TiSix）が形
成され、この後に塊になる。このため、コンタクトサイ
ズが小さくなりコンタクト抵抗が高くなるか、或いはコ
ンタクトするソース／ドレインの接合部が破壊されて接
合部における漏れ電流が生じる。
【０００６】以下、フィールド酸化膜、ウェル、ゲート
ライン、Ｎ型及びＰ型ソース／ドレイン不純物領域、お
よび層間絶縁膜(ILD layer)を形成した後、タングステ
ンシリサイド／ポリシリコン積層構造のビットラインを
形成、或いはタングステンを使用してビットラインを形
成する従来のビットラインの形成方法を添付図面を参照
して説明する。
ライン、Ｎ型及びＰ型ソース／ドレイン不純物領域、お
よび層間絶縁膜(ILD layer)を形成した後、タングステ
ンシリサイド／ポリシリコン積層構造のビットラインを
形成、或いはタングステンを使用してビットラインを形
成する従来のビットラインの形成方法を添付図面を参照
して説明する。
【０００７】図１（ａ）〜図２（ｂ）は従来のタングス
テンシリサイド／ポリシリコン積層構造のビットライン
の形成工程の断面図である。図１（ａ）に示すように、
シリコン基板１上にフィールド酸化膜（図示せず）、ゲ
ート絶縁膜２、ポリシリコン／タングステンシリサイド
が積層されたゲートライン３、キャップゲート絶縁膜
４、側壁絶縁膜５、及びソース／ドレイン不純物領域
６、７を形成する。ここで、セル領域のソース／ドレイ
ン不純物領域６はＮ型で、周辺領域のソース／ドレイン
不純物領域７はＰ型である。そして、キャップゲート絶
縁膜４を含む基板１の全面に第１層間絶縁膜８を形成し
た後、写真食刻工程でセル領域のソース／ドレイン不純
物領域６上の第１層間絶縁膜８を選択的に除去して前記
ソース／ドレイン不純物領域６にビットラインコンタク
トホールを形成する。さらに、図示していないが、写真
食刻工程で使用されたフォトレジストを除去し、クリー
ニング作業並びに自然酸化膜の除去のための洗浄作業を
行う。
テンシリサイド／ポリシリコン積層構造のビットライン
の形成工程の断面図である。図１（ａ）に示すように、
シリコン基板１上にフィールド酸化膜（図示せず）、ゲ
ート絶縁膜２、ポリシリコン／タングステンシリサイド
が積層されたゲートライン３、キャップゲート絶縁膜
４、側壁絶縁膜５、及びソース／ドレイン不純物領域
６、７を形成する。ここで、セル領域のソース／ドレイ
ン不純物領域６はＮ型で、周辺領域のソース／ドレイン
不純物領域７はＰ型である。そして、キャップゲート絶
縁膜４を含む基板１の全面に第１層間絶縁膜８を形成し
た後、写真食刻工程でセル領域のソース／ドレイン不純
物領域６上の第１層間絶縁膜８を選択的に除去して前記
ソース／ドレイン不純物領域６にビットラインコンタク
トホールを形成する。さらに、図示していないが、写真
食刻工程で使用されたフォトレジストを除去し、クリー
ニング作業並びに自然酸化膜の除去のための洗浄作業を
行う。
【０００８】図１（ｂ）に示すように、ビットラインコ
ンタクトホールを埋めるように第１層間絶縁膜８の全面
にポリシリコン９を蒸着する。ここで、蒸着されたポリ
シリコンをエッチバックしてコンタクトホールにのみ残
した後、再びポリシリコンを蒸着してもよい。
ンタクトホールを埋めるように第１層間絶縁膜８の全面
にポリシリコン９を蒸着する。ここで、蒸着されたポリ
シリコンをエッチバックしてコンタクトホールにのみ残
した後、再びポリシリコンを蒸着してもよい。
【０００９】そして、前記ポリシリコン９上にタングス
テンシリサイド層１０、酸化膜１１を順次に蒸着する。
ここで、酸化膜１１はタングステンシリサイド層１０の
キャップ(capping)の役割を果たすためのものである。
該酸化膜１１を蒸着しない場合もある。
テンシリサイド層１０、酸化膜１１を順次に蒸着する。
ここで、酸化膜１１はタングステンシリサイド層１０の
キャップ(capping)の役割を果たすためのものである。
該酸化膜１１を蒸着しない場合もある。
【００１０】図２（ａ）に示すように、写真食刻工程で
前記酸化膜１１、前記タングステンシリサイド層１０、
及びポリシリコン層９を選択的に除去してビットライン
１６を形成する。
前記酸化膜１１、前記タングステンシリサイド層１０、
及びポリシリコン層９を選択的に除去してビットライン
１６を形成する。
【００１１】図２（ｂ）に示すように、酸化膜１１を含
む第１層間絶縁膜８の全面にビットライン１６と他のラ
インとの電気的な短絡のための第２層間絶縁膜１２を蒸
着する。そして、周辺領域のソース／ドレイン不純物領
域７上の第２層間絶縁膜１２を選択的に除去してコンタ
クトホールを形成した後、全面に金属コンタクト層及び
バリヤ層（TiN／Ti）１３を形成する。その後、第２層
間絶縁膜１２の全面に金属層１４及びキャップ絶縁膜１
５を順次形成した後、写真食刻工程で信号ラインをパタ
ーニングする。
む第１層間絶縁膜８の全面にビットライン１６と他のラ
インとの電気的な短絡のための第２層間絶縁膜１２を蒸
着する。そして、周辺領域のソース／ドレイン不純物領
域７上の第２層間絶縁膜１２を選択的に除去してコンタ
クトホールを形成した後、全面に金属コンタクト層及び
バリヤ層（TiN／Ti）１３を形成する。その後、第２層
間絶縁膜１２の全面に金属層１４及びキャップ絶縁膜１
５を順次形成した後、写真食刻工程で信号ラインをパタ
ーニングする。
【００１２】一方、従来のタングステンを用いたビット
ラインを形成する方法について説明する。図３（ａ）〜
図５は従来のタングステンを用いたビットラインの形成
工程の断面図である。
ラインを形成する方法について説明する。図３（ａ）〜
図５は従来のタングステンを用いたビットラインの形成
工程の断面図である。
【００１３】図３（ａ）に示すように、シリコン基板１
上にフィールド酸化膜（図示せず）、ゲート絶縁膜２、
ポリシリコン／タングステンシリサイドが積層されたゲ
ートライン３、キャップゲート絶縁膜４、側壁絶縁膜
５、及びソース／ドレイン不純物領域６、７を形成す
る。ここで、セル領域のソース／ドレイン不純物領域６
はＮ型であり、周辺領域のソース／ドレイン不純物領域
７はＰ型である。そして、コンタクトプラグとして用ら
れるドープされたポリシリコン１８を蒸着し、前記セル
領域のソース／ドレイン不純物領域６上にのみ残るよう
に前記ドープされたポリシリコン１８を選択的に除去す
る。この後に形成されるタングステンビットライン間の
電気的な短絡のために第１層間絶縁膜８を基板１の全面
に形成した後、写真食刻工程で前記ドープされたポリシ
リコン１８層上及び周辺領域のソース／ドレイン不純物
領域７にコンタクトホールを形成する。
上にフィールド酸化膜（図示せず）、ゲート絶縁膜２、
ポリシリコン／タングステンシリサイドが積層されたゲ
ートライン３、キャップゲート絶縁膜４、側壁絶縁膜
５、及びソース／ドレイン不純物領域６、７を形成す
る。ここで、セル領域のソース／ドレイン不純物領域６
はＮ型であり、周辺領域のソース／ドレイン不純物領域
７はＰ型である。そして、コンタクトプラグとして用ら
れるドープされたポリシリコン１８を蒸着し、前記セル
領域のソース／ドレイン不純物領域６上にのみ残るよう
に前記ドープされたポリシリコン１８を選択的に除去す
る。この後に形成されるタングステンビットライン間の
電気的な短絡のために第１層間絶縁膜８を基板１の全面
に形成した後、写真食刻工程で前記ドープされたポリシ
リコン１８層上及び周辺領域のソース／ドレイン不純物
領域７にコンタクトホールを形成する。
【００１４】図３（ｂ）に示すように、タングステンビ
ットラインのコンタクト層として用いられるチタン層１
９を第１層間絶縁膜８の全面に薄く形成し、その上にタ
ングステンビットラインの拡散防止層として用いられる
窒化チタン膜２０を蒸着した後、ＲＴＰ(Rapid Thermal
Process)装置または炉装置を用いた熱処理を行ってチ
タン層１９とシリコン基板１とを反応させてチタンシリ
サイド（TiSix）層（図３（ｂ）には図示せず、図６に
は符号２２で示している。）を形成する。ここで、ＲＴ
Ｐ装置を用いる場合、６００〜７５０℃の温度で１０〜
１２０秒間熱処理し、炉装置を用いる場合には５５０〜
６５０℃の温度で約１〜６０分間熱処理する。さらに、
窒化チタン膜２０の全面にタングステン層２１を蒸着す
る。
ットラインのコンタクト層として用いられるチタン層１
９を第１層間絶縁膜８の全面に薄く形成し、その上にタ
ングステンビットラインの拡散防止層として用いられる
窒化チタン膜２０を蒸着した後、ＲＴＰ(Rapid Thermal
Process)装置または炉装置を用いた熱処理を行ってチ
タン層１９とシリコン基板１とを反応させてチタンシリ
サイド（TiSix）層（図３（ｂ）には図示せず、図６に
は符号２２で示している。）を形成する。ここで、ＲＴ
Ｐ装置を用いる場合、６００〜７５０℃の温度で１０〜
１２０秒間熱処理し、炉装置を用いる場合には５５０〜
６５０℃の温度で約１〜６０分間熱処理する。さらに、
窒化チタン膜２０の全面にタングステン層２１を蒸着す
る。
【００１５】図４（ａ）に示すように、エッチバック作
業を行って、コンタクトホールの内部にのみ残るように
前記タングステン層２１をパターニングする。このと
き、エッチバック作業は乾式食刻方式を採用するか、或
いはＣＭＰ装置を使用して行う。
業を行って、コンタクトホールの内部にのみ残るように
前記タングステン層２１をパターニングする。このと
き、エッチバック作業は乾式食刻方式を採用するか、或
いはＣＭＰ装置を使用して行う。
【００１６】図４（ｂ）に示すように、再びバリヤ層２
４及びタングステン層２５を蒸着しパターニングしてタ
ングステンビットラインを形成する。図５に示すよう
に、タングステン層２５及び第１層間絶縁膜８の全面に
タングステンビットラインのキャップの役割を果たす窒
化膜２６を蒸着し、前記窒化膜２６上に酸化膜２７を蒸
着する。さらに、図示していないが、前記酸化膜２７上
にコンデンサを形成する。このとき、コンデンサの形成
は６００℃以上の温度で行われる。
４及びタングステン層２５を蒸着しパターニングしてタ
ングステンビットラインを形成する。図５に示すよう
に、タングステン層２５及び第１層間絶縁膜８の全面に
タングステンビットラインのキャップの役割を果たす窒
化膜２６を蒸着し、前記窒化膜２６上に酸化膜２７を蒸
着する。さらに、図示していないが、前記酸化膜２７上
にコンデンサを形成する。このとき、コンデンサの形成
は６００℃以上の温度で行われる。
【００１７】
【発明が解決しようとする課題】以上説明したような従
来のビットラインの形成方法においては下記のような問
題点があった。
来のビットラインの形成方法においては下記のような問
題点があった。
【００１８】（１）ドープされたポリシリコン層或いは
タングステンシリサイド／ポリシリコン積層構造をビッ
トラインとして使用する場合、それら層の抵抗値が高い
ため、素子の動作速度が遅くなる。
タングステンシリサイド／ポリシリコン積層構造をビッ
トラインとして使用する場合、それら層の抵抗値が高い
ため、素子の動作速度が遅くなる。
【００１９】（２）ＣＭＯＳ素子の場合、ドープされた
ポリシリコンから形成されたビットラインがシリコン基
板にコンタクトされる領域のシリコン基板のドーピング
タイプにより、ビットラインのドープされたポリシリコ
ンのドーピングタイプが変わってしまう。更に、かかる
問題点を解決するためには金属プラグを形成する必要が
あるため、複雑な工程を行わなければならない。さら
に、金属プラグの形成によって素子サイズが大きくなっ
てしまう。
ポリシリコンから形成されたビットラインがシリコン基
板にコンタクトされる領域のシリコン基板のドーピング
タイプにより、ビットラインのドープされたポリシリコ
ンのドーピングタイプが変わってしまう。更に、かかる
問題点を解決するためには金属プラグを形成する必要が
あるため、複雑な工程を行わなければならない。さら
に、金属プラグの形成によって素子サイズが大きくなっ
てしまう。
【００２０】（３）低い比抵抗のタングステンをビット
ラインとして使用する場合、ビットラインの形成後、コ
ンデンサの形成時に行われる６００℃以上の高温熱処理
時に、タングステンビットラインのコンタクト層として
用いられるチタン（Ti）層とシリコン基板のシリコン
（Si）とが反応してチタンシリサイド（TiSix）層とな
り、再び塊となる。このため、コンタクトサイズが小さ
くなり、コンタクト抵抗が大きくなる。更に、塊となる
チタンシリサイド（TiSix）層がコンタクトする領域の
ソース／ドレインの接合部が破壊されて接合部における
漏れ電流が生じる。
ラインとして使用する場合、ビットラインの形成後、コ
ンデンサの形成時に行われる６００℃以上の高温熱処理
時に、タングステンビットラインのコンタクト層として
用いられるチタン（Ti）層とシリコン基板のシリコン
（Si）とが反応してチタンシリサイド（TiSix）層とな
り、再び塊となる。このため、コンタクトサイズが小さ
くなり、コンタクト抵抗が大きくなる。更に、塊となる
チタンシリサイド（TiSix）層がコンタクトする領域の
ソース／ドレインの接合部が破壊されて接合部における
漏れ電流が生じる。
【００２１】図６は従来のビットラインを形成した後に
熱処理を行った後のコンタクト部分の詳細断面図であ
る。前記図３（ｂ）において、チタンを蒸着し熱処理を
行ってコンタクト部分にチタンシリサイドを形成した。
その後、６００℃以上でコンデンサを製造したため、チ
タンシリサイド層２２が塊２３となった。このような塊
２３はコンタクト抵抗を高くし、しかも塊となったチタ
ンシリサイドTiSix層がコンタクトする領域のソース／
ドレイン接合を破壊して接合部における漏れ電流を誘発
させる。
熱処理を行った後のコンタクト部分の詳細断面図であ
る。前記図３（ｂ）において、チタンを蒸着し熱処理を
行ってコンタクト部分にチタンシリサイドを形成した。
その後、６００℃以上でコンデンサを製造したため、チ
タンシリサイド層２２が塊２３となった。このような塊
２３はコンタクト抵抗を高くし、しかも塊となったチタ
ンシリサイドTiSix層がコンタクトする領域のソース／
ドレイン接合を破壊して接合部における漏れ電流を誘発
させる。
【００２２】本発明は上記の問題点を解決するためにな
されたものであり、その目的は、金属シリサイド層の塊
を抑制してビットラインのコンタクト抵抗を低め、且つ
拡散防止層の特性を向上させて接合部における漏れ電流
を減少させるビットラインの形成方法を提供することに
ある。
されたものであり、その目的は、金属シリサイド層の塊
を抑制してビットラインのコンタクト抵抗を低め、且つ
拡散防止層の特性を向上させて接合部における漏れ電流
を減少させるビットラインの形成方法を提供することに
ある。
【００２３】
【課題を解決するための手段】上記目的を達成するため
の請求項１の本発明によれば、ビットラインの形成方法
は、不純物領域を有するシリコン基板を用意する第１段
階と、前記不純物領域にコンタクトホールを有する層間
絶縁膜を形成する第２段階と、前記コンタクトホール内
にチタン膜及び窒化チタン膜を形成する第３段階と、前
記チタン膜と基板のシリコンとを熱処理により反応させ
てＣ５４構造のチタンシリサイドを形成する第４段階
と、前記コンタクトホール内の窒化チタン膜上にタング
ステンプラグを形成する第５段階とを備えることを特徴
とする。
の請求項１の本発明によれば、ビットラインの形成方法
は、不純物領域を有するシリコン基板を用意する第１段
階と、前記不純物領域にコンタクトホールを有する層間
絶縁膜を形成する第２段階と、前記コンタクトホール内
にチタン膜及び窒化チタン膜を形成する第３段階と、前
記チタン膜と基板のシリコンとを熱処理により反応させ
てＣ５４構造のチタンシリサイドを形成する第４段階
と、前記コンタクトホール内の窒化チタン膜上にタング
ステンプラグを形成する第５段階とを備えることを特徴
とする。
【００２４】請求項２によれば、第２段階後、前記不純
物領域に付加的にイオンを注入する段階を更に備えるこ
とを特徴とする。請求項３によれば、第４段階後、窒化
チタン膜を更に蒸着する段階を更に備えることを特徴と
する。
物領域に付加的にイオンを注入する段階を更に備えるこ
とを特徴とする。請求項３によれば、第４段階後、窒化
チタン膜を更に蒸着する段階を更に備えることを特徴と
する。
【００２５】請求項４によれば、前記第４段階の熱処理
は、ＲＴＰ装置を用いる場合、７５０℃〜９５０℃の温
度で１〜１２０秒間熱処理することを特徴とする。請求
項５によれば、前記第４段階の熱処理は、炉装置を用い
る場合、６５０〜８５０℃の温度で０．３〜６０分間熱
処理することを特徴とする。
は、ＲＴＰ装置を用いる場合、７５０℃〜９５０℃の温
度で１〜１２０秒間熱処理することを特徴とする。請求
項５によれば、前記第４段階の熱処理は、炉装置を用い
る場合、６５０〜８５０℃の温度で０．３〜６０分間熱
処理することを特徴とする。
【００２６】請求項６によれば、不純物領域を有するシ
リコン基板を用意する第１段階と、前記不純物領域に第
１コンタクトホールを有する第１層間絶縁膜を形成する
第２段階と、前記第１コンタクトホール内にチタン膜及
び窒化チタン膜を形成する第３段階と、前記チタン膜と
基板のシリコンとを熱処理により反応させてＣ５４構造
のチタンシリサイドを形成する第４段階と、前記第１コ
ンタクトホール内の窒化チタン膜上にタングステンプラ
グを形成する第５段階と、前記タングステンプラグに第
２コンタクトホールを有する第２層間絶縁膜を第１層間
絶縁膜上に形成する第６段階と、第２コンタクトホール
を含む第２層間絶縁膜の全面に窒化チタン及びタングス
テン層を順次形成する第７段階と、前記第２コンタクト
ホールにのみ残るように前記バリヤ層及びタングステン
層を選択的に除去してビットラインを形成する第８段階
とを備えることを特徴とする。
リコン基板を用意する第１段階と、前記不純物領域に第
１コンタクトホールを有する第１層間絶縁膜を形成する
第２段階と、前記第１コンタクトホール内にチタン膜及
び窒化チタン膜を形成する第３段階と、前記チタン膜と
基板のシリコンとを熱処理により反応させてＣ５４構造
のチタンシリサイドを形成する第４段階と、前記第１コ
ンタクトホール内の窒化チタン膜上にタングステンプラ
グを形成する第５段階と、前記タングステンプラグに第
２コンタクトホールを有する第２層間絶縁膜を第１層間
絶縁膜上に形成する第６段階と、第２コンタクトホール
を含む第２層間絶縁膜の全面に窒化チタン及びタングス
テン層を順次形成する第７段階と、前記第２コンタクト
ホールにのみ残るように前記バリヤ層及びタングステン
層を選択的に除去してビットラインを形成する第８段階
とを備えることを特徴とする。
【００２７】
【発明の実施の形態】以下、上記のような本発明のビッ
トラインの形成方法を添付図面を参照して詳細に説明す
る。
トラインの形成方法を添付図面を参照して詳細に説明す
る。
【００２８】図３（ａ）〜図４（ｂ）及び図７は本発明
の第１実施形態のビットラインの形成工程の断面図で、
図８は本発明の第１実施形態のビットラインを形成した
後に熱処理を行った後のコンタクト部分の詳細断面図で
あり、図３、図９及び図１０は本発明の第２実施形態の
ビットラインの形成工程の断面図である。
の第１実施形態のビットラインの形成工程の断面図で、
図８は本発明の第１実施形態のビットラインを形成した
後に熱処理を行った後のコンタクト部分の詳細断面図で
あり、図３、図９及び図１０は本発明の第２実施形態の
ビットラインの形成工程の断面図である。
【００２９】まず、本発明の第１実施形態のビットライ
ンの形成方法は、従来技術の図３及び図４と同様であ
る。本実施形態のビットラインの形成方法は、熱処理の
条件と、コンタクト部分のソース／ドレイン不純物領域
に付加的にイオンを注入する点において従来と異なる。
ンの形成方法は、従来技術の図３及び図４と同様であ
る。本実施形態のビットラインの形成方法は、熱処理の
条件と、コンタクト部分のソース／ドレイン不純物領域
に付加的にイオンを注入する点において従来と異なる。
【００３０】すなわち、図３（ａ）に示すように、シリ
コン基板１上にフィールド酸化膜（図示せず）、ゲート
絶縁膜２、ポリシリコン／タングステンシリサイドの積
層されたゲートライン３、キャップゲート絶縁膜４、側
壁絶縁膜５、及びソース／ドレイン不純物領域６、７を
形成する。ここで、セル領域のソース／ドレイン不純物
領域６はＮ型であり、周辺領域のソース／ドレイン不純
物領域７はＰ型である。本実施形態ではＰ型不純物領域
を採択しているが、周辺領域のソース／ドレイン不純物
領域はＮ型であってもＰ型であってもよい。そして、コ
ンタクトプラグとして用いられるドープされたポリシリ
コン１８を蒸着し、前記セル領域のソース／ドレイン不
純物領域６上にのみ残るように前記ドープされたポリシ
リコン１８を選択的に除去する。この後に形成されるタ
ングステンビットライン間の電気的な短絡のために第１
層間絶縁膜８を基板１の全面に形成した後、写真食刻工
程で前記ドープされたポリシリコン１８層上及び周辺領
域のソース／ドレイン不純物領域７にコンタクトホール
を形成する。このとき、後続工程の進行時に起こるＰ型
不純物領域のＰ＋イオンの外部拡散(out-diffusion)を
補充するべく、前記Ｐ型ソース／ドレイン不純物領域７
にＰ型不純物をイオン注入する。
コン基板１上にフィールド酸化膜（図示せず）、ゲート
絶縁膜２、ポリシリコン／タングステンシリサイドの積
層されたゲートライン３、キャップゲート絶縁膜４、側
壁絶縁膜５、及びソース／ドレイン不純物領域６、７を
形成する。ここで、セル領域のソース／ドレイン不純物
領域６はＮ型であり、周辺領域のソース／ドレイン不純
物領域７はＰ型である。本実施形態ではＰ型不純物領域
を採択しているが、周辺領域のソース／ドレイン不純物
領域はＮ型であってもＰ型であってもよい。そして、コ
ンタクトプラグとして用いられるドープされたポリシリ
コン１８を蒸着し、前記セル領域のソース／ドレイン不
純物領域６上にのみ残るように前記ドープされたポリシ
リコン１８を選択的に除去する。この後に形成されるタ
ングステンビットライン間の電気的な短絡のために第１
層間絶縁膜８を基板１の全面に形成した後、写真食刻工
程で前記ドープされたポリシリコン１８層上及び周辺領
域のソース／ドレイン不純物領域７にコンタクトホール
を形成する。このとき、後続工程の進行時に起こるＰ型
不純物領域のＰ＋イオンの外部拡散(out-diffusion)を
補充するべく、前記Ｐ型ソース／ドレイン不純物領域７
にＰ型不純物をイオン注入する。
【００３１】図３（ｂ）に示すように、タングステンビ
ットラインのコンタクト層として用いられるチタン層１
９を第１層間絶縁膜８の全面に薄く形成し、その上にタ
ングステンビットラインの拡散防止層として用いられる
窒化チタン膜２０を蒸着する。そして、ＲＴＰ装置また
は炉装置を用いた熱処理を行ってチタン層１９とシリコ
ン基板１とを反応させてＣ５４構造のチタンシリサイド
TiSix層（図８には符号２２で示している。）を形成す
る。ここで、ＲＴＰ装置を用いる場合の熱処理条件は、
７５０〜９５０℃の温度で１〜１２０秒間熱処理し、炉
装置を用いる場合には６５０〜８５０℃の温度で約０．
３〜６０分間熱処理する。そして、再び前記拡散防止層
として用いられる窒化チタン膜をもう一度蒸着した後、
窒化チタン膜２０の全面にタングステン層２１を蒸着す
る。
ットラインのコンタクト層として用いられるチタン層１
９を第１層間絶縁膜８の全面に薄く形成し、その上にタ
ングステンビットラインの拡散防止層として用いられる
窒化チタン膜２０を蒸着する。そして、ＲＴＰ装置また
は炉装置を用いた熱処理を行ってチタン層１９とシリコ
ン基板１とを反応させてＣ５４構造のチタンシリサイド
TiSix層（図８には符号２２で示している。）を形成す
る。ここで、ＲＴＰ装置を用いる場合の熱処理条件は、
７５０〜９５０℃の温度で１〜１２０秒間熱処理し、炉
装置を用いる場合には６５０〜８５０℃の温度で約０．
３〜６０分間熱処理する。そして、再び前記拡散防止層
として用いられる窒化チタン膜をもう一度蒸着した後、
窒化チタン膜２０の全面にタングステン層２１を蒸着す
る。
【００３２】図４（ａ）に示すように、エッチバック作
業を行ってコンタクトホールの内部にのみ残るように前
記タングステン層２１をパターニングする。このとき、
エッチバック作業は乾式食刻方式を採用するか或いはＣ
ＭＰ装置を使用して行う。
業を行ってコンタクトホールの内部にのみ残るように前
記タングステン層２１をパターニングする。このとき、
エッチバック作業は乾式食刻方式を採用するか或いはＣ
ＭＰ装置を使用して行う。
【００３３】図４（ｃ）に示すように、再びバリヤ層２
４及びタングステン層２５を蒸着しパターニングしてタ
ングステンビットラインを形成する。図７に示すよう
に、第１層間絶縁膜８の全面にタングステンビットライ
ンのキャップの役割をする窒化膜２６を蒸着し、前記窒
化膜２６上に酸化膜２７を蒸着する。そして、図示して
いないが、前記酸化膜２７上にコンデンサを形成する。
ここで、コンデンサの形成は６００℃以上の温度で行わ
れる。
４及びタングステン層２５を蒸着しパターニングしてタ
ングステンビットラインを形成する。図７に示すよう
に、第１層間絶縁膜８の全面にタングステンビットライ
ンのキャップの役割をする窒化膜２６を蒸着し、前記窒
化膜２６上に酸化膜２７を蒸着する。そして、図示して
いないが、前記酸化膜２７上にコンデンサを形成する。
ここで、コンデンサの形成は６００℃以上の温度で行わ
れる。
【００３４】一方、本発明の第２実施形態のタングステ
ンビットラインの形成方法は以下の通りである。本発明
の第２実施形態のタングステンビットラインの形成方法
もタングステン層２１のプラグ形成工程までは本発明の
第１実施形態と同様である。すなわち、図３（ａ）乃至
図４（ａ）の工程が同様である。したがって、図９から
本発明の第２実施形態を説明する。
ンビットラインの形成方法は以下の通りである。本発明
の第２実施形態のタングステンビットラインの形成方法
もタングステン層２１のプラグ形成工程までは本発明の
第１実施形態と同様である。すなわち、図３（ａ）乃至
図４（ａ）の工程が同様である。したがって、図９から
本発明の第２実施形態を説明する。
【００３５】図９（ａ）に示すように、第１層間絶縁膜
８の全面に第２層間絶縁膜２８を蒸着し、前記タングス
テン２１のプラグが形成された部分を選択的に除去して
コンタクトホールを形成する。
８の全面に第２層間絶縁膜２８を蒸着し、前記タングス
テン２１のプラグが形成された部分を選択的に除去して
コンタクトホールを形成する。
【００３６】図９（ｂ）に示すように、コンタクトホー
ルを含む第２層間絶縁膜２８の全面にチタン／窒化チタ
ン２９及び窒化チタン３０を薄く蒸着し、前記コンタク
トホール内に充分に埋まるようにタングステン３１を蒸
着する。次いで、エッチバック工程或いはＣＭＰ工程を
用いてコンタクトホールにのみ残るように前記チタン／
窒化チタン２９或いは窒化チタン３０及びタングステン
３１を除去してビットラインを形成する。第２層間絶縁
膜２８の全面にビットラインキャップ用の窒化膜３２、
平坦化用の酸化膜３３を順次蒸着する。そして、図示し
ていないが、前記酸化膜３３上にキャパシタを形成す
る。このとき、キャパシタの形成は６００℃以上の温度
で行う。
ルを含む第２層間絶縁膜２８の全面にチタン／窒化チタ
ン２９及び窒化チタン３０を薄く蒸着し、前記コンタク
トホール内に充分に埋まるようにタングステン３１を蒸
着する。次いで、エッチバック工程或いはＣＭＰ工程を
用いてコンタクトホールにのみ残るように前記チタン／
窒化チタン２９或いは窒化チタン３０及びタングステン
３１を除去してビットラインを形成する。第２層間絶縁
膜２８の全面にビットラインキャップ用の窒化膜３２、
平坦化用の酸化膜３３を順次蒸着する。そして、図示し
ていないが、前記酸化膜３３上にキャパシタを形成す
る。このとき、キャパシタの形成は６００℃以上の温度
で行う。
【００３７】以上説明したように、上記第１及び第２の
実施形態のタングステンビットラインの形成方法による
ビットラインとシリコン基板とがコンタクトする領域の
詳細断面は図８の通りである。
実施形態のタングステンビットラインの形成方法による
ビットラインとシリコン基板とがコンタクトする領域の
詳細断面は図８の通りである。
【００３８】図８から分かるように、後の工程のコンデ
ンサの形成工程で行われる熱処理よりも高い温度で熱処
理してビットラインとシリコン基板とのコンタクト領域
にチタンシリサイド層２２を形成するため、チタンシリ
サイドが塊とはならない。
ンサの形成工程で行われる熱処理よりも高い温度で熱処
理してビットラインとシリコン基板とのコンタクト領域
にチタンシリサイド層２２を形成するため、チタンシリ
サイドが塊とはならない。
【００３９】次に、上記の実施形態の特徴を実験資料を
参照して説明する。図１０は付加的なイオン注入の有無
及びＲＴＰ熱処理温度の変化に従うタングステンビット
ラインが形成されたＰ型不純物領域でのＳＩＭＰプロフ
ァイル、図１１は本実施形態によるコンタクト部分のＴ
ＥＭ写真、図１２は従来の技術によるコンタクト部分の
ＴＥＭ写真である。
参照して説明する。図１０は付加的なイオン注入の有無
及びＲＴＰ熱処理温度の変化に従うタングステンビット
ラインが形成されたＰ型不純物領域でのＳＩＭＰプロフ
ァイル、図１１は本実施形態によるコンタクト部分のＴ
ＥＭ写真、図１２は従来の技術によるコンタクト部分の
ＴＥＭ写真である。
【００４０】コンタクト抵抗に係る一般的な特性を説明
すると、コンタクト抵抗Ｒｃは一般的に次の式で表され
る。
すると、コンタクト抵抗Ｒｃは一般的に次の式で表され
る。
【００４１】
【数１】 ここで、Ｈは定数、Ｂ（Ｔ）はトンネリング有効量及び
障壁高さによる仕事関数、Ｎはドーピング濃度である。
従って、コンタクト抵抗は、コンタクトする２物質間の
接触箇所におけるドーピング濃度、及び仕事関数に影響
を与える障壁高さにより左右されることが分かる。
障壁高さによる仕事関数、Ｎはドーピング濃度である。
従って、コンタクト抵抗は、コンタクトする２物質間の
接触箇所におけるドーピング濃度、及び仕事関数に影響
を与える障壁高さにより左右されることが分かる。
【００４２】かかる観点を、タングステン−ビットライ
ンとシリコン基板とのコンタクトに適用してみると、コ
ンタクト抵抗を低減するには、シリコン基板のドーピン
グ濃度をできるだけ高めるとともに、タングステン−ビ
ットラインとの接触特性に優れ且つシリコン基板との障
壁高さの低い金属成分を接触層として使用することが重
要である。チタンシリサイドの場合、比較的に比抵抗値
が低く、タングステン、アルミニウム、および拡散障壁
膜として使用される窒化チタンとの接触特性に優れ、且
つシリコン基板との障壁高さが低い金属であって、長期
間に亘って金属とシリコンとのコンタクト領域に接触層
として使用されてきた。しかしながら、チタンシリサイ
ド層の場合、６００℃を超える熱処理では塊になりやす
いため、コンタクト面積が小さくなる。
ンとシリコン基板とのコンタクトに適用してみると、コ
ンタクト抵抗を低減するには、シリコン基板のドーピン
グ濃度をできるだけ高めるとともに、タングステン−ビ
ットラインとの接触特性に優れ且つシリコン基板との障
壁高さの低い金属成分を接触層として使用することが重
要である。チタンシリサイドの場合、比較的に比抵抗値
が低く、タングステン、アルミニウム、および拡散障壁
膜として使用される窒化チタンとの接触特性に優れ、且
つシリコン基板との障壁高さが低い金属であって、長期
間に亘って金属とシリコンとのコンタクト領域に接触層
として使用されてきた。しかしながら、チタンシリサイ
ド層の場合、６００℃を超える熱処理では塊になりやす
いため、コンタクト面積が小さくなる。
【００４３】本実施形態では、タングステン層をビット
ラインとして使用する場合に現れる問題点を解決するた
めに、ビットラインコンタクトを形成した後、付加的な
イオン注入を通じてタングステン−ビットラインと接触
する領域のシリコン基板におけるドーピング濃度を増大
させ、Ｃ５４構造のチタンシリサイド層を形成した後の
工程の高温熱処理でも塊になるような特性を生じること
はない。また、拡散防止膜として用いられる窒化チタン
層を二重に形成して拡散防止特性を向上させ、シリコン
基板に含まれるドープ剤の外部拡散量を抑制している。
これにより、後の工程で行われる高温熱処理にも係わら
ず、遥かに低いコンタクト抵抗を有するタングステン−
ビットラインを形成することができる。
ラインとして使用する場合に現れる問題点を解決するた
めに、ビットラインコンタクトを形成した後、付加的な
イオン注入を通じてタングステン−ビットラインと接触
する領域のシリコン基板におけるドーピング濃度を増大
させ、Ｃ５４構造のチタンシリサイド層を形成した後の
工程の高温熱処理でも塊になるような特性を生じること
はない。また、拡散防止膜として用いられる窒化チタン
層を二重に形成して拡散防止特性を向上させ、シリコン
基板に含まれるドープ剤の外部拡散量を抑制している。
これにより、後の工程で行われる高温熱処理にも係わら
ず、遥かに低いコンタクト抵抗を有するタングステン−
ビットラインを形成することができる。
【００４４】表１に、本実施形態による特定のタングス
テン−ビットラインのコンタクト抵抗の資料を示す。表
１から明らかなように、Ｐ型不純物領域のコンタクト領
域において付加的なイオンを注入してシリコン基板にド
ープ剤のドーピング濃度を高めるウェーハ＃１、２は、
それぞれウェーハ＃３、４に比べて遥かに低いコンタク
ト抵抗を有する。
テン−ビットラインのコンタクト抵抗の資料を示す。表
１から明らかなように、Ｐ型不純物領域のコンタクト領
域において付加的なイオンを注入してシリコン基板にド
ープ剤のドーピング濃度を高めるウェーハ＃１、２は、
それぞれウェーハ＃３、４に比べて遥かに低いコンタク
ト抵抗を有する。
【００４５】
【表１】 このような結果は、前記ウェーハに対するＳＩＭＳ(Sec
ondary Ion Mass Spectroscopy)の深さプロファイル(de
pth profile)を示す図１０によっても間接的に確認可能
である。
ondary Ion Mass Spectroscopy)の深さプロファイル(de
pth profile)を示す図１０によっても間接的に確認可能
である。
【００４６】付加的なイオンの注入を通じてシリコン基
板のドーピング濃度が高められたウェーハ＃１、２は、
ウェーハ＃３よりもドーピング濃度が高いことが分か
る。また、ＲＴＰ熱処理の温度が高いウェーハ＃１の場
合、ウェーハ＃２に比べてシリコン基板のドーピング濃
度が高いことが測定されている。これは、ＲＴＰ熱処理
の温度を高くした場合、拡散障壁層として用いられる窒
化チタン層の結晶粒界の成長を停止して窒化チタン（Ti
N）層を一層高密度化して、後の熱処理で生じるドープ
剤の外部拡散を抑制したためであると考えられる。
板のドーピング濃度が高められたウェーハ＃１、２は、
ウェーハ＃３よりもドーピング濃度が高いことが分か
る。また、ＲＴＰ熱処理の温度が高いウェーハ＃１の場
合、ウェーハ＃２に比べてシリコン基板のドーピング濃
度が高いことが測定されている。これは、ＲＴＰ熱処理
の温度を高くした場合、拡散障壁層として用いられる窒
化チタン層の結晶粒界の成長を停止して窒化チタン（Ti
N）層を一層高密度化して、後の熱処理で生じるドープ
剤の外部拡散を抑制したためであると考えられる。
【００４７】一方、表１を参照すると、タングステン−
ビットラインのコンタクト層と拡散障壁層を形成してか
ら進行するＲＴＰ熱処理の温度に基づいてコンタクト抵
抗の差が増大する。これを分析するべく、ウェーハ＃
１、２のコンタクト領域に対して各々ＴＥＭ(Transmiti
on Electron Microscopy)分析を行った。
ビットラインのコンタクト層と拡散障壁層を形成してか
ら進行するＲＴＰ熱処理の温度に基づいてコンタクト抵
抗の差が増大する。これを分析するべく、ウェーハ＃
１、２のコンタクト領域に対して各々ＴＥＭ(Transmiti
on Electron Microscopy)分析を行った。
【００４８】図１２から明らかなように、ＲＴＰ熱処理
を７００℃で行ってＣ４９構造のチタンシリサイドを形
成したウェーハ＃２の場合には、高温の後続の熱処理過
程で前記チタンシリサイド層が塊になっていることが分
かる。これに対して、図１１に示すように、ＲＴＰ熱処
理を８００℃で行ってＣ５４構造のチタンシリサイド層
を形成したウェーハ＃１の場合には、高温の後続の熱処
理過程でも塊となる現象が抑制されていることが分か
る。よって、ＲＴＰ熱処理を７００℃で行ったウェーハ
＃２の場合には、高温の後続の熱処理過程でＣ４９構造
のチタンシリサイド層が塊となるため、コンタクトサイ
ズが小さくなり、コンタクト抵抗が著しく増加すると判
断される。
を７００℃で行ってＣ４９構造のチタンシリサイドを形
成したウェーハ＃２の場合には、高温の後続の熱処理過
程で前記チタンシリサイド層が塊になっていることが分
かる。これに対して、図１１に示すように、ＲＴＰ熱処
理を８００℃で行ってＣ５４構造のチタンシリサイド層
を形成したウェーハ＃１の場合には、高温の後続の熱処
理過程でも塊となる現象が抑制されていることが分か
る。よって、ＲＴＰ熱処理を７００℃で行ったウェーハ
＃２の場合には、高温の後続の熱処理過程でＣ４９構造
のチタンシリサイド層が塊となるため、コンタクトサイ
ズが小さくなり、コンタクト抵抗が著しく増加すると判
断される。
【００４９】尚、コンタクト抵抗は、他の領域よりもＰ
型不純物領域で顕著に減少し、不純物領域の漏れ電流は
付加的なイオンを注入して高温で熱処理してＣ５４構造
のチタンシリサイドを形成する際に低減されることが分
かる。
型不純物領域で顕著に減少し、不純物領域の漏れ電流は
付加的なイオンを注入して高温で熱処理してＣ５４構造
のチタンシリサイドを形成する際に低減されることが分
かる。
【００５０】以上説明したように、本実施形態のタング
ステンビットラインの形成方法によれば以下のような効
果を奏する。 （１）上記各実施形態では、従来の技術で使用されるド
ープされたポリシリコン層或いはタングステンシリサイ
ド／ポリシリコン（比抵抗；８０〜１００μΩｃｍ）層
をビットラインとして用いる場合に比べて、低い比抵抗
（１０〜１５μΩｃｍ）を有するタングステン層２５，
３１をビットラインとして用いるため、素子の動作速度
を向上させることができる。
ステンビットラインの形成方法によれば以下のような効
果を奏する。 （１）上記各実施形態では、従来の技術で使用されるド
ープされたポリシリコン層或いはタングステンシリサイ
ド／ポリシリコン（比抵抗；８０〜１００μΩｃｍ）層
をビットラインとして用いる場合に比べて、低い比抵抗
（１０〜１５μΩｃｍ）を有するタングステン層２５，
３１をビットラインとして用いるため、素子の動作速度
を向上させることができる。
【００５１】（２）また、上記各実施形態によれば、安
定したＣ５４構造のチタンシリサイド層を形成してい
る。これは、コンデンサの形成工程で使用される温度よ
りも高い温度で熱処理することによって行われる、この
ため、チタンシリサイド層２５，３１が塊となることを
抑制することができる。よって、ビットラインのコンタ
クト抵抗を低減し、且つソース／ドレイン領域の接合部
における漏れ電流を減少させることができる。
定したＣ５４構造のチタンシリサイド層を形成してい
る。これは、コンデンサの形成工程で使用される温度よ
りも高い温度で熱処理することによって行われる、この
ため、チタンシリサイド層２５，３１が塊となることを
抑制することができる。よって、ビットラインのコンタ
クト抵抗を低減し、且つソース／ドレイン領域の接合部
における漏れ電流を減少させることができる。
【００５２】（３）さらに、従来よりもコンタクト抵抗
を低減することができるため、コンタクト領域を小さく
することが可能である。このため、素子の高集積化を図
ることができる。
を低減することができるため、コンタクト領域を小さく
することが可能である。このため、素子の高集積化を図
ることができる。
【００５３】
【発明の効果】以上説明したように、本発明のタングス
テンビットラインの形成方法は下記のような効果を奏す
る。
テンビットラインの形成方法は下記のような効果を奏す
る。
【００５４】本発明の請求項１〜６によれば、安定した
Ｃ５４構造のチタンシリサイドを形成している。これ
は、コンデンサの形成工程で使用される温度よりも高い
温度で行われる熱処理によって達成される。このため、
チタンシリサイドが塊となる現象を抑制することができ
る。よって、ビットラインのコンタクト抵抗を低減し、
且つソース／ドレイン領域の接合部における漏れ電流を
減少させることができる。
Ｃ５４構造のチタンシリサイドを形成している。これ
は、コンデンサの形成工程で使用される温度よりも高い
温度で行われる熱処理によって達成される。このため、
チタンシリサイドが塊となる現象を抑制することができ
る。よって、ビットラインのコンタクト抵抗を低減し、
且つソース／ドレイン領域の接合部における漏れ電流を
減少させることができる。
【図１】 従来のタングステンシリサイド／ポリシリコ
ンが積層されたビットラインの形成工程の断面図。
ンが積層されたビットラインの形成工程の断面図。
【図２】 図１に引き続き行われるビットラインの形成
工程の断面図。
工程の断面図。
【図３】 従来のタングステンを用いたビットラインの
形成工程の断面図。
形成工程の断面図。
【図４】 図３に引き続き行われるビットラインの形成
工程の断面図。
工程の断面図。
【図５】 図４に引き続き行われるビットラインの形成
工程の断面図。
工程の断面図。
【図６】 従来のタングステンを用いてビットラインを
形成し、熱処理を行った後のコンタクト部分の拡大断面
図。
形成し、熱処理を行った後のコンタクト部分の拡大断面
図。
【図７】 本発明の第１実施形態のビットラインの形成
工程の断面図。
工程の断面図。
【図８】 本発明の第１実施形態のタングステンを用い
たビットラインを形成し、熱処理を行った後のコンタク
ト部分の拡大断面図。
たビットラインを形成し、熱処理を行った後のコンタク
ト部分の拡大断面図。
【図９】 本発明の第２実施形態のビットラインの形成
工程の断面図。
工程の断面図。
【図１０】 付加的なイオン注入の有無並びにＲＴＰ熱
処理温度の変化に従うタングステンビットラインの形成
されたＰ型不純物領域でのＳＩＭＰプロファイル。
処理温度の変化に従うタングステンビットラインの形成
されたＰ型不純物領域でのＳＩＭＰプロファイル。
【図１１】 本発明によるコンタクト部分のＴＥＭ写
真。
真。
【図１２】 従来技術によるコンタクト部分のＴＥＭ写
真。
真。
１…シリコン基板 ２…ゲート絶縁膜 ３…ゲート電極 ４…ゲートキャップ絶縁膜 ５…側壁絶縁膜 ６、７…ソース／ドレイン不純物領域 ８、２８…層間絶縁膜 １８…ドーピングされたポリシリコン １９…チタン層 ２０、３０…窒化チタン層 ２１、２５、３１…タングステン層 ２２…シリサイド層 ２４…バリヤ層 ２６、３２…窒化膜 ２７、３３…酸化膜 ２９…チタン／窒化チタン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 営 ▲俊▼ 大韓民国 忠清北道 清州市 興徳区 鳳 鳴２洞 注共アパートメント 101−503
Claims (6)
- 【請求項１】 不純物領域を有するシリコン基板を用意
する第１段階と、 前記不純物領域にコンタクトホールを有する層間絶縁膜
を形成する第２段階と、 前記コンタクトホール内にチタン膜及び窒化チタン膜を
形成する第３段階と、 前記チタン膜と基板のシリコンとを熱処理により反応さ
せてＣ５４構造のチタンシリサイドを形成する第４段階
と、 前記コンタクトホール内の窒化チタン膜上にタングステ
ンプラグを形成する第５段階とを備えることを特徴とす
るビットラインの形成方法。 - 【請求項２】 第２段階後、前記不純物領域に付加的に
イオンを注入する段階を更に備えることを特徴とする請
求項１記載のビットラインの形成方法。 - 【請求項３】 第４段階後、窒化チタン膜を更に蒸着す
る段階を更に備えることを特徴とする請求項１記載のビ
ットラインの形成方法。 - 【請求項４】 前記第４段階の熱処理は、ＲＴＰ装置を
用いる場合、７５０℃〜９５０℃の温度で１〜１２０秒
間熱処理することを特徴とする請求項１記載のビットラ
インの形成方法。 - 【請求項５】 前記第４段階の熱処理は、炉装置を用い
る場合、６５０〜８５０℃の温度で０．３〜６０分間熱
処理することを特徴とする請求項１記載のビットライン
の形成方法。 - 【請求項６】 不純物領域を有するシリコン基板を用意
する第１段階と、 前記不純物領域に第１コンタクトホールを有する第１層
間絶縁膜を形成する第２段階と、 前記第１コンタクトホール内にチタン膜及び窒化チタン
膜を形成する第３段階と、 前記チタン膜と基板のシリコンとを熱処理により反応さ
せてＣ５４構造のチタンシリサイドを形成する第４段階
と、 前記第１コンタクトホール内の窒化チタン膜上にタング
ステンプラグを形成する第５段階と、 前記タングステンプラグに第２コンタクトホールを有す
る第２層間絶縁膜を第１層間絶縁膜上に形成する第６段
階と、 第２コンタクトホールを含む第２層間絶縁膜の全面に窒
化チタン及びタングステン層を順次形成する第７段階
と、 前記第２コンタクトホールにのみ残るように前記バリヤ
層及びタングステン層を選択的に除去してビットライン
を形成する第８段階とを備えることを特徴とするタング
ステンビットラインの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR50439/1998 | 1998-11-24 | ||
| KR1019980050439A KR100304962B1 (ko) | 1998-11-24 | 1998-11-24 | 텅스텐비트라인형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188264A true JP2000188264A (ja) | 2000-07-04 |
| JP4717172B2 JP4717172B2 (ja) | 2011-07-06 |
Family
ID=19559485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33289499A Expired - Fee Related JP4717172B2 (ja) | 1998-11-24 | 1999-11-24 | タングステンビットラインの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6613670B2 (ja) |
| JP (1) | JP4717172B2 (ja) |
| KR (1) | KR100304962B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382738B1 (ko) * | 2001-04-09 | 2003-05-09 | 삼성전자주식회사 | 반도체 소자의 메탈 컨택 형성 방법 |
| KR20130111521A (ko) * | 2010-06-11 | 2013-10-10 | 크로스바, 인크. | 메모리 디바이스를 위한 필러 구조 및 방법 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385951B1 (ko) * | 2001-01-17 | 2003-06-02 | 삼성전자주식회사 | 다중층의 스토리지 노드 콘택 플러그를 갖는 반도체메모리 소자 및 그 제조방법 |
| US6706635B2 (en) * | 2002-06-05 | 2004-03-16 | Texas Instruments Incorporated | Innovative method to build a high precision analog capacitor with low voltage coefficient and hysteresis |
| KR100524800B1 (ko) * | 2002-09-25 | 2005-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 이중 도핑 분포를 갖는 콘택플러그 형성 방법 |
| KR100448719B1 (ko) * | 2002-10-18 | 2004-09-13 | 삼성전자주식회사 | 다마신공정을 이용한 반도체 장치 및 그의 제조방법 |
| US20040175926A1 (en) * | 2003-03-07 | 2004-09-09 | Advanced Micro Devices, Inc. | Method for manufacturing a semiconductor component having a barrier-lined opening |
| KR100549014B1 (ko) * | 2004-07-21 | 2006-02-02 | 삼성전자주식회사 | 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들 |
| US7605033B2 (en) * | 2004-09-01 | 2009-10-20 | Micron Technology, Inc. | Low resistance peripheral local interconnect contacts with selective wet strip of titanium |
| US8288828B2 (en) * | 2004-09-09 | 2012-10-16 | International Business Machines Corporation | Via contact structure having dual silicide layers |
| KR100705397B1 (ko) * | 2005-07-13 | 2007-04-10 | 삼성전자주식회사 | 저 저항의 텅스텐막 형성 방법 |
| US8617982B2 (en) * | 2010-10-05 | 2013-12-31 | Novellus Systems, Inc. | Subtractive patterning to define circuit components |
| US20140001633A1 (en) * | 2012-06-27 | 2014-01-02 | Nanya Technology Corporation | Copper interconnect structure and method for fabricating thereof |
| US10546856B2 (en) * | 2014-02-25 | 2020-01-28 | Stmicroelectronics, Inc. | CMOS structure having low resistance contacts and fabrication method |
| US9899234B2 (en) | 2014-06-30 | 2018-02-20 | Lam Research Corporation | Liner and barrier applications for subtractive metal integration |
| TWI620234B (zh) * | 2014-07-08 | 2018-04-01 | 聯華電子股份有限公司 | 一種製作半導體元件的方法 |
| US9721889B1 (en) | 2016-07-26 | 2017-08-01 | Globalfoundries Inc. | Middle of the line (MOL) metal contacts |
| TWI757478B (zh) * | 2017-05-02 | 2022-03-11 | 美商應用材料股份有限公司 | 形成鎢支柱的方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529255A (ja) * | 1991-07-19 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH0536974A (ja) * | 1991-03-19 | 1993-02-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0684824A (ja) * | 1992-08-31 | 1994-03-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH06196693A (ja) * | 1992-12-24 | 1994-07-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH09135005A (ja) * | 1995-11-02 | 1997-05-20 | Samsung Electron Co Ltd | 半導体装置の配線形成方法 |
| JPH09219501A (ja) * | 1995-12-08 | 1997-08-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH09283462A (ja) * | 1996-04-11 | 1997-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH11274102A (ja) * | 1998-03-25 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法及びその製造装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873664A (en) | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
| JPH0758773B2 (ja) * | 1989-07-14 | 1995-06-21 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
| US5858868A (en) * | 1992-05-08 | 1999-01-12 | Yamaha Corporation | Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact |
| JP2705621B2 (ja) * | 1995-03-17 | 1998-01-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3329128B2 (ja) * | 1995-03-28 | 2002-09-30 | ソニー株式会社 | 半導体装置の製造方法 |
| US5680344A (en) | 1995-09-11 | 1997-10-21 | Micron Technology, Inc. | Circuit and method of operating a ferrolectric memory in a DRAM mode |
| JP2830827B2 (ja) * | 1996-03-29 | 1998-12-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH1040682A (ja) | 1996-07-23 | 1998-02-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1998
- 1998-11-24 KR KR1019980050439A patent/KR100304962B1/ko not_active Expired - Fee Related
-
1999
- 1999-11-18 US US09/443,189 patent/US6613670B2/en not_active Expired - Fee Related
- 1999-11-24 JP JP33289499A patent/JP4717172B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536974A (ja) * | 1991-03-19 | 1993-02-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0529255A (ja) * | 1991-07-19 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH0684824A (ja) * | 1992-08-31 | 1994-03-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH06196693A (ja) * | 1992-12-24 | 1994-07-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH09135005A (ja) * | 1995-11-02 | 1997-05-20 | Samsung Electron Co Ltd | 半導体装置の配線形成方法 |
| JPH09219501A (ja) * | 1995-12-08 | 1997-08-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH09283462A (ja) * | 1996-04-11 | 1997-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH11274102A (ja) * | 1998-03-25 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法及びその製造装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382738B1 (ko) * | 2001-04-09 | 2003-05-09 | 삼성전자주식회사 | 반도체 소자의 메탈 컨택 형성 방법 |
| KR20130111521A (ko) * | 2010-06-11 | 2013-10-10 | 크로스바, 인크. | 메모리 디바이스를 위한 필러 구조 및 방법 |
| KR101883236B1 (ko) | 2010-06-11 | 2018-08-01 | 크로스바, 인크. | 메모리 디바이스를 위한 필러 구조 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020037644A1 (en) | 2002-03-28 |
| JP4717172B2 (ja) | 2011-07-06 |
| US6613670B2 (en) | 2003-09-02 |
| KR100304962B1 (ko) | 2001-10-20 |
| KR20000033540A (ko) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6894357B2 (en) | Gate stack for high performance sub-micron CMOS devices | |
| US6406963B2 (en) | Method of manufacturing a semiconductor device | |
| JP4717172B2 (ja) | タングステンビットラインの形成方法 | |
| TWI232548B (en) | Semiconductor constructions and methods of forming thereof | |
| US5767004A (en) | Method for forming a low impurity diffusion polysilicon layer | |
| US6265271B1 (en) | Integration of the borderless contact salicide process | |
| JPH10135460A (ja) | Ｍｏｓｆｅｔデバイスおよびその製造方法 | |
| US6096647A (en) | Method to form CoSi2 on shallow junction by Si implantation | |
| US7944005B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2002094059A (ja) | Ｍｏｓｆｅｔ素子の製造方法 | |
| US6403426B1 (en) | Method of manufacturing a semiconductor device | |
| JPH1187529A (ja) | 集積回路コンタクト | |
| JP3367480B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6830991B2 (en) | Method of manufacturing a semiconductor device including a gettering operation | |
| US6319785B1 (en) | Method for forming a contact in a semiconductor device | |
| JP4514006B2 (ja) | 半導体装置 | |
| KR19980014188A (ko) | 플럭 이온주입을 이용한 반도체장치 및 그 제조방법 | |
| US6683357B2 (en) | Semiconductor constructions | |
| JP3288246B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7572719B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6518153B1 (en) | Method for making gate electrodes of low sheet resistance for embedded dynamic random access memory devices | |
| US20240244827A1 (en) | Memory device having improved p-n junction and manufacturing method thereof | |
| KR20000000869A (ko) | 반도체장치의 제조 방법 | |
| US6338998B1 (en) | Embedded DRAM fabrication method providing enhanced embedded DRAM performance | |
| JP2005123384A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |