JP2000184725A

JP2000184725A - 圧電トランスの駆動回路

Info

Publication number: JP2000184725A
Application number: JP10375315A
Authority: JP
Inventors: Asako Yamamichi; 朝子山道
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1998-12-14
Filing date: 1998-12-14
Publication date: 2000-06-30

Abstract

(57)【要約】【課題】電磁トランスを使用せず、１個のスイッチン
グ素子を用いた簡素な構造で高効率動作を実現でき、小
型、薄型化に適した圧電トランスの駆動回路を提供す
る。【解決手段】第１のインダクタＬ１及び該第１のイン
ダクタＬ１に並列に接続されたキャパシタＣを有する共
振回路と、該共振回路に直列に接続されかつ当該共振回
路を介して電源電圧を受けるスイッチング素子Ｓと、該
スイッチング素子Ｓと前記共振回路との接続点と圧電ト
ランスＰＴの一方の入力電極との間に接続された第２の
インダクタとを備え、前記スイッチング素子Ｓに第２の
インダクタＬ２を介して前記圧電トランスＰＴの入力電
極間を接続した構成である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶ディスプレイ
のバックライトに使用されている冷陰極管点灯用等の用
途に適した圧電トランスの駆動回路に関する。

【０００２】

【従来の技術】最近パソコンやＰＤＡ、ＤＶＣ、ゲーム
機等の液晶ディスプレイのバックライトに使用されてい
る冷陰極管の点灯用として、圧電トランスが注目されて
いる。圧電トランスは従来使用されている電磁トランス
と比較して、高効率である、電磁ノイズが出ない、不燃
性である、縁面距離が取れる、薄型化が可能等の利点が
あり、一部では実用化がなされている。

【０００３】また、ハンディタイプの機器ではバッテリ
の寿命を長くするために高効率な駆動ユニットが要求さ
れている。一般的に圧電トランスを用いた場合、電磁ト
ランスよりも効率が１０乃至２０％程度良いとされてお
り、その面からも圧電トランスは主に携帯用機器の電圧
変換に関して注目を浴びている。

【０００４】従来の圧電トランスの駆動回路を図５乃至
図８にそれぞれ示す。図５及び図６は多く使用されてい
る単板圧電トランスを用いる場合の駆動回路であり、単
板圧電トランス自体の昇圧比が足りないため、圧電トラ
ンスの前段に電磁トランスを入れて１０〜５０倍程度に
昇圧している。

【０００５】図５の第１従来例において、Ｅは直流電
源、Ｔは昇圧用の電磁トランス、Ｓはスイッチング素子
（ＦＥＴ）、ＰＴは圧電トランス、ＲＬは負荷（例えば
冷陰極管等の負荷インピーダンス）であり、スイッチン
グ素子Ｓで電磁トランスＴの一次、二次側を共に圧電ト
ランスＰＴの共振周波数に略一致した駆動周波数でスイ
ッチングすることにより、電磁トランスＴで昇圧した高
周波電圧を圧電トランスＰＴの入力電極間に供給するよ
うにしている。負荷ＲＬは圧電トランスＰＴの一方の入
力電極と出力電極間に接続され、圧電トランスＰＴでさ
らに昇圧された高周波電圧が印加されるようになってい
る。

【０００６】図６の第２従来例において、スイッチング
素子Ｓで電磁トランスＴの一次側を圧電トランスＰＴの
共振周波数に略一致した駆動周波数でスイッチングする
ことにより、電磁トランスＴの二次側の昇圧された高周
波電圧を圧電トランスＰＴの入力電極間に供給するよう
にしている。その他の構成は前述の第１従来例と同様で
あり、同一又は相当部分に同一符号を付して説明を省略
する。この図６の回路は、日経エレクトロニクス１９９
４年１１月７日発行No.６２１の「液晶バックライト用
インタバータ…」に記載されている。

【０００７】図７及び図８は積層圧電トランスを用いる
場合の駆動回路であり、圧電トランス自体の昇圧比を大
きくして電磁トランスを省略している。

【０００８】図７の第３従来例において、直流電源Ｅに
対して交互にオンするスイッチング素子Ｓ１，Ｓ２を２
個直列接続し、２個のスイッチング素子Ｓ１，Ｓ２相互
の接続点と圧電トランスＰＴの一方の入力電極との間に
インダクタＬを接続している。そして、圧電トランスＰ
Ｔの一方の入力電極と出力電極間に接続された負荷ＲＬ
に圧電トランスＰＴで昇圧された高周波電圧が印加され
るようになっている。

【０００９】図８の第４従来例において、直流電源Ｅに
対してインダクタＬとスイッチング素子Ｓの直列回路を
接続し、スイッチング素子Ｓに並列に圧電トランスＰＴ
の入力電極間を接続し、圧電トランスＰＴの一方の入力
電極と出力電極間に接続された負荷ＲＬに圧電トランス
ＰＴで昇圧された高周波電圧が印加されるようになって
いる。

【００１０】

【発明が解決しようとする課題】ところで、図５及び図
６の第１及び第２従来例の構成においては、圧電トラン
スＰＴにかかる電圧は出来るだけ正弦波に近い方が効率
が良いため、また圧電トランスの入力側の容量成分を見
かけ上打ち消すため、更には単板圧電トランスの昇圧比
が不足するのを補うため、圧電トランスＰＴの前段に電
磁トランスＴを入れて１０〜５０倍程度に電源電圧を昇
圧している。しかし、電磁トランスの構造上、小型薄型
化には限界があり、コストもかかる。また、電磁トラン
スのリーケージインダクタ等の影響により圧電トランス
の入力電流波形が高調波を含むため、その分の効率が落
ちることになる。

【００１１】図７の第３従来例の構成においては、積層
圧電トランスを用いることによって電磁トランスはなく
なったがスイッチング素子は２つ必要であり、またその
駆動も２つのスイッチング素子を交互に動作させなけれ
ばならないため、制御回路が複雑になり、コストアップ
につながる。

【００１２】また、図８の第４従来例のように昇圧用の
電磁トランスの必要のない積層圧電トランスの駆動にイ
ンダクタとスイッチング素子１つずつを使用した回路構
成もあるが、やはり積層圧電トランスの入力電流に高調
波を含み、効率は悪くなる。

【００１３】本発明は、上記の点に鑑み、電磁トランス
を使用せず、１個のスイッチング素子を用いた簡素な構
造で高効率動作を実現でき、小型、薄型化に適した圧電
トランスの駆動回路を提供することを目的とする。

【００１４】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の圧電トランスの駆動回路は、第１のインダ
クタ及び該第１のインダクタに並列に接続されたキャパ
シタを有する共振回路と、該共振回路に直列に接続され
かつ当該共振回路を介して電源電圧を受けるスイッチン
グ素子と、該スイッチング素子と前記共振回路との接続
点と圧電トランスの一方の入力電極との間に接続された
第２のインダクタとを備え、前記スイッチング素子に第
２のインダクタを介して前記圧電トランスの入力電極間
を接続したことを特徴としている。

【００１６】前記圧電トランスの駆動回路において、前
記第２のインダクタと前記圧電トランスの入力側の容量
成分が駆動周波数近辺で共振するように前記第２のイン
ダクタの値を設定するとよい。

【００１７】前記共振回路の共振周波数は前記駆動周波
数より低周波側に設定するとよい。

【００１８】本発明では電磁トランスを用いずにインダ
クタとキャパシタとスイッチング素子１つで構成されて
いるため駆動回路ユニットの薄型、小型化が可能であ
る。また、スイッチング素子のオン、オフにかかわらず
圧電トランスと直列に常にインダクタが接続されること
になるため圧電トランスの入力電流の高調波成分が少な
くなり、効率が上がる。一般的に図２のように圧電トラ
ンスの積層数を増やすと効率は低下してくる。しかし、
本発明の回路を用いることにより、圧電トランスとして
積層圧電トランスを用いて、昇圧用電磁トランスを用い
ないで低電圧駆動を可能にしつつ、かつ効率も単板圧電
トランスを用いたユニットと比較してもほぼ同等の値を
維持できる。

【００１９】

【発明の実施の形態】以下、本発明に係る圧電トランス
の駆動回路の実施の形態を図面に従って説明する。

【００２０】図１は本発明の圧電トランスの駆動回路の
実施の形態であって、Ｅは直流電源、Ｓはスイッチング
素子（ＦＥＴ）、Ｌ１，Ｌ２は第１及び第２のインダク
タ、Ｃはキャパシタ、ＰＴは圧電トランス(積層型)であ
る。そして、第１のインダクタＬ１及びこれに並列に接
続されたキャパシタＣを有する並列共振回路に直列にス
イッチング素子Ｓが接続され、当該並列共振回路を介し
て直流電源Ｅの電源電圧をスイッチング素子Ｓが受ける
ようになっている。また、スイッチング素子Ｓと前記並
列共振回路との接続点と圧電トランスＰＴの一方の入力
電極との間に第２のインダクタＬ２が接続され、前記ス
イッチング素子Ｓに第２のインダクタＬ２を介して圧電
トランスＰＴの入力電極間が接続されている。そして、
圧電トランスＰＴの一方の入力電極と出力電極間に接続
された負荷ＲＬに圧電トランスＰＴで昇圧された高周波
電圧が印加されるようになっている。但し、ここでは効
率等の測定のため、負荷抵抗ＲＬ＝１００ｋΩと負荷電
流検出抵抗ｒ＝１００Ωを接続している。入力電力Ｐi
n、出力電力Ｐout、効率Ｅffは下記の式より求めてい
る。

【００２１】Ｐin ＝Ｖin（ＤＣ）×Ｉin（ＤＣ）［Ｗ］（但し、Ｖin：入力電圧、Ｉin：入力電流）Ｐout＝ＩL²×（ＲＬ＋ｒ）［Ｗ］（但し、ＩL：負荷電流）Ｅff ＝（Ｐout／Ｐin）×１００［％］

【００２２】圧電トランスＰＴとしては積層圧電トラン
スを用いている。該積層圧電トランスの材質はＰＺＴを
用い、一層１００μｍのＰＺＴと銀−パラジウムからな
る内部電極を交互に積層している。その積層圧電トラン
スの形状は矩形板状で、長さ３２×幅４.５×厚み１mm
の９層である。圧電トランスの入力側の容量Ｃd1は６
２.５ｎＦ、圧電トランスの第２次モードの共振周波数
１００ｋＨｚで駆動させるためインダクタＬ２の値は次
式（１）で求められる。

【００２３】

【数１】ここで、ｆ₀₁は駆動回路の駆動周波数（圧電トランスの
共振周波数に略一致するように選ばれる）である。本例
では３９μＨとしている。その他の定数は、Ｌ１＝４１
μＨ、Ｃ＝６８０００ｐＦとし、以下の式（２）で示さ
れるＬＣ並列共振周波数ｆ₀₂が、ｆ₀₁≧ｆ₀₂ を満足す
るように設定している。

【００２４】

【数２】また、スイッチング素子ＳとしてのＦＥＴには０−５
Ｖ、デューティー（Duty）＝５０％のパルスを入力しス
イッチングさせている。入力直流電圧Ｖin＝５Ｖであ
る。

【００２５】図３に本発明の実施の形態の場合の駆動周
波数に対する回路効率のグラフを図５や図８の従来回路
と比較して示す。図中、曲線（イ）は実施の形態の場
合、曲線（ロ）は図５の第１従来例で単板圧電トランス
を用いた場合、曲線（ハ）は図５の第１従来例で積層圧
電トランスを用いた場合、曲線（ニ）は図８の第４従来
例で積層圧電トランスを用いた場合である。この図から
わかるように、本実施の形態の回路は、図５の電磁トラ
ンスを用いた場合や図８のインダクタ１つで駆動した場
合と比較して高い効率を示している。また、同形状の単
板圧電トランスを電磁トランスで駆動した場合と比較し
ても従来方式に比べ高い効率を維持している。

【００２６】図４に本実施の形態におけるスイッチング
素子Ｓとしての駆動ＦＥＴのドレイン−ソース電圧波形
と圧電トランスの入力電流波形とを他の従来例と対比し
て示す。図４（Ａ）は図５の第１従来例で積層圧電トラ
ンスを用いた場合、同図（Ｂ）は図８の第４従来例の場
合、同図（Ｃ）は図５の第１従来例で単板圧電トランス
を用いた場合、同図（Ｄ）は本実施の形態の場合であ
る。本実施の形態による駆動回路では他の方式と比べ圧
電トランスの入力電流、特にスイッチング素子がオンの
状態での高調波成分がなくなり、なだらかになってい
る。

【００２７】なお、ＬＣ並列共振周波数ｆ₀₂が、ｆ₀₁
≧ｆ₀₂ を満足しない場合（ｆ₀₁＜ｆ₀₂）、Ｌ１，Ｃの
並列共振回路を通った電流波形が駆動周波数よりも高い
周波数で変形した波形となり、スイッチング素子Ｓのオ
フ期間の効率が低下することになる。

【００２８】この実施の形態によれば、次の通りの効果
を得ることができる。

【００２９】(1) 電磁トランスを用いないため、駆動
回路ユニットの薄型、小型化が可能である。

【００３０】(2) スイッチング素子Ｓは１個でよく、
これを駆動するための制御回路も簡単であり、スイッチ
ング素子を２個用いる場合に比べて構成の簡素化を図
り、コスト低減が可能である。

【００３１】(3) スイッチング素子Ｓのオン、オフに
かかわらず圧電トランスＰＴと直列に常にインダクタが
接続されることになるため圧電トランスの入力電流の高
調波成分が少なくなり、効率が上がる。従って、圧電ト
ランスとして積層圧電トランスを用いて昇圧用電磁トラ
ンスを用いないで低電圧駆動を可能にするとともに、効
率も単板圧電トランスを用いたユニットと比較してもほ
ぼ同等の値を維持可能となる。

【００３２】(4) 第２のインダクタＬ２と圧電トラン
スＰＴの入力側の容量成分が駆動周波数近辺で共振する
ように第２のインダクタＬ２の値を設定したり、第１の
インダクタＬ１とキャパシタＣの並列共振回路の共振周
波数を前記駆動周波数より低周波側に設定することで、
圧電トランスＰＴの入力電流をいっそう正弦波に近づ
け、効率の改善を図り得る。

【００３３】なお、上記実施の形態ではスイッチング素
子としてＦＥＴを例示したが、他のスイッチング素子、
例えばバイポーラトランジスタ等を用いることも可能で
ある。

【００３４】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。

【００３５】

【発明の効果】以上説明したように、本発明に係る圧電
トランスの駆動回路によれば、圧電トランスとして積層
圧電トランスを用いて電磁トランスを無くし、小型化、
薄型化を図ることが可能であり、かつ圧電トランスの入
力電流波形を正弦波に近づけることで単板圧電トランス
と同程度の高効率を維持できる。また、スイッチング素
子は１個でよく、スイッチング素子駆動のための制御回
路を含んだ回路構成が、スイッチング素子２個使用の回
路に比較して簡素であり、コスト低減を図ることができ
る。

【図面の簡単な説明】

【図１】本発明に係る圧電トランスの駆動回路の実施の
形態を示す回路図である。

【図２】圧電トランスにおける積層数に対する効率の変
化を示すグラフである。

【図３】実施の形態及び従来例の場合の駆動周波数に対
する効率の変化を表したグラフである。

【図４】実施の形態及び従来例の場合のスイッチング素
子（ＦＥＴ）のドレイン−ソース間電圧波形及び圧電ト
ランスの入力電流波形を示す波形図である。

【図５】圧電トランスの駆動回路の第１従来例を示す回
路図である。

【図６】圧電トランスの駆動回路の第２従来例を示す回
路図である。

【図７】圧電トランスの駆動回路の第３従来例を示す回
路図である。

【図８】圧電トランスの駆動回路の第４従来例を示す回
路図である。

【符号の説明】

ＣキャパシタＥ直流電源Ｌ１，Ｌ２インダクタＰＴ圧電トランスＲＬ負荷Ｓスイッチング素子Ｔ電磁トランス

Claims

【特許請求の範囲】

【請求項１】第１のインダクタ及び該第１のインダク
タに並列に接続されたキャパシタを有する共振回路と、
該共振回路に直列に接続されかつ当該共振回路を介して
電源電圧を受けるスイッチング素子と、該スイッチング
素子と前記共振回路との接続点と圧電トランスの一方の
入力電極との間に接続された第２のインダクタとを備
え、前記スイッチング素子に第２のインダクタを介して
前記圧電トランスの入力電極間を接続したことを特徴と
する圧電トランスの駆動回路。
【請求項２】前記第２のインダクタと前記圧電トラン
スの入力側の容量成分が駆動周波数近辺で共振するよう
に前記第２のインダクタの値を設定してなる請求項１記
載の圧電トランスの駆動回路。
【請求項３】前記共振回路の共振周波数を前記駆動周
波数より低周波側に設定してなる請求項１又は２記載の
圧電トランスの駆動回路。