[go: up one dir, main page]

JP2000183218A - Ｉｃパッケージの製造方法 - Google Patents

Ｉｃパッケージの製造方法

Info

Publication number
JP2000183218A
JP2000183218A JP10354040A JP35404098A JP2000183218A JP 2000183218 A JP2000183218 A JP 2000183218A JP 10354040 A JP10354040 A JP 10354040A JP 35404098 A JP35404098 A JP 35404098A JP 2000183218 A JP2000183218 A JP 2000183218A
Authority
JP
Japan
Prior art keywords
package
blade
dicing
dicing blade
resin package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10354040A
Other languages
English (en)
Inventor
Shuichi Sawamoto
修一 澤本
Toshimitsu Maki
俊光 巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP10354040A priority Critical patent/JP2000183218A/ja
Publication of JP2000183218A publication Critical patent/JP2000183218A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 本発明は、樹脂パッケージのモールド後のダ
イシング工程で品質および生産性を向上させることので
きるＩＣパッケージの製造方法を提供する。 【解決手段】 プリント基板（５０）の表面上に複数の
ＩＣチップ（２０）を搭載した後、前記複数のＩＣチッ
プを共通の樹脂パッケージ（４０）で封止する。次い
で、前記樹脂パッケージおよび前記プリント基板表面の
パターン（５２）を第１のダイシングブレード（６１）
で切断し（第１の工程）、その後前記プリント基板の本
体（５１）を第２のダイシングブレード（６２）で切断
する（第２の工程）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣパッケージの
製造方法、特にパッケージの切断方法に関する。
【０００２】
【従来の技術】近年、携帯電話等の小型機器への適用か
ら生ずるＩＣパッケージの小型化および薄型化の要望に
応えて、ＣＳＰ（チップ・スケール・パッケージ）やＢ
ＧＡ（ボール・グリッド・アレイ）方式のＩＣパッケー
ジが検討されている。
【０００３】図２は、ＣＳＰ型ＩＣパッケージの一例を
示す断面図である。この図において、１０は平坦なリー
ドフレームであり、その中央にはＩＣチップ２０をダイ
ボンディングするアイランド部１１が形成されている。
リードフレーム１０の周辺には、ＩＣチップ２０の上部
電極との間をボンディングワイヤ３０で接続するリード
部１２が形成されている。ＩＣチップ２０の周囲は樹脂
パッケージ４０によって封止される。
【０００４】図３（ａ）および（ｂ）は、ＢＧＡ型ＩＣ
パッケージの一例を示す平面図および断面図である。本
例では、ＩＣチップ２０の搭載にプリント基板５０を使
用する。このプリント基板５０は、緩衝材（インターポ
ーザー）となるポリイミド製の基板本体５１の表面側
に、ＩＣチップ２０を搭載するアイランド部および必要
な導体部を印刷した導体パターン５２を形成してある。
ＩＣチップ２０の上部電極２１と導体パターン５２との
間はボンディングワイヤ３０で接続される。ＩＣチップ
２０の周囲は樹脂パッケージ４０で封止される。
【０００５】基板本体５１の裏面側には外部端子となる
パターン５３を印刷形成してある。表面側のパターン５
２と裏面側のパターン５３とはスルーホール５４で接続
される。裏面側のパターン５３の表面には、外部端子と
なる半田ボール５５が熱溶着されている。
【０００６】複数のＩＣチップは共通の樹脂パッケージ
に封止された後、切断されて個々のＩＣパッケージに分
離される。この切断は一般に金属またはボンド材＋ダイ
アモンド製のダイシングブレードを用いるダイサーで行
われる。
【０００７】図４（ａ）の断面図は、２つのＩＣチップ
２０Ａ，２０Ｂを共通の樹脂パッケージ４０で封止した
切断前の状態を模式的に示してある。この状態で、ＩＣ
チップ２０Ａ，２０Ｂの中間をダイシングブレード６０
で切断すると、２つの個別ＩＣパッケージ４０Ａ，４０
Ｂに分割できる。
【０００８】
【発明が解決しようとする課題】従来のダイシング方法
では、１回のダイシングで樹脂パッケージ４０とプリン
ト基板５０の双方を同時に切断するため、効率はよい
が、ブレード６０により基板本体５１の切断面に生ずる
荒れ、並びに基板本体５１と表面パターン５２の接合界
面へのストレス付与という問題を残す。
【０００９】また、配線を電解メッキで作成している場
合には、特性検査は切断後に行われるため、個別のＩＣ
パッケージを１個毎に検査する必要があり、効率が悪
い。分割された複数のＩＣパッケージを一括検査しよう
とすれば、複数のＩＣパッケージ４０Ａ，４０Ｂをテー
プで固定する必要があるが、これだけでは位置精度にば
らつきが生じてコンタクト方法が複雑になる。
【００１０】本発明は、樹脂パッケージのモールド後の
ダイシング工程で品質および生産性を向上させることの
できるＩＣパッケージの製造方法を提供することを目的
としている。
【００１１】
【課題を解決するための手段】本発明の上記目的は、プ
リント基板の表面上に複数のＩＣチップを搭載する工程
と、前記複数のＩＣチップを共通の樹脂パッケージで封
止する工程と、前記樹脂パッケージおよび前記プリント
基板表面のパターンをダイシングブレードで切断する第
１の工程と、前記プリント基板の本体をダイシングブレ
ードで切断する第２の工程とを備えるＩＣパッケージの
製造方法で達成できる。
【００１２】本発明の実施の形態では、前記第２の工程
は、前記第１の工程と同じ種類のダイシングブレードで
行われるか、あるいは前記第１の工程のダイシングブレ
ードとは異なる種類のダイシングブレードで行われる。
後者の場合、前記第２の工程は、例えば前記第１の工程
のダイシングブレードより幅狭の異なるダイシングブレ
ードで行われる。更に、前記第１の工程と前記第２の工
程の間に、特性検査工程を更に備えることができる。
【００１３】
【発明の実施の形態】以下、図面に示した実施形態を参
照して、本発明を詳細に説明する。図１（ａ）〜（ｄ）
は、本発明の一実施形態に係るＩＣパッケージの製造方
法を示す工程図である。図１（ａ）は、プリント基板５
０の表面上に複数のＩＣチップ２０Ａ，２０Ｂを搭載す
る工程と、前記複数のＩＣチップ２０Ａ，２０Ｂを共通
の樹脂パッケージ４０で封止する工程とを経た状態を示
している。プリント基板５０の構成は、図４と同様であ
る。
【００１４】図１（ｂ）は、樹脂パッケージ４０および
プリント基板５０表面のパターン５２を第１のダイシン
グブレード６１で切断する第１の工程を示している。こ
の第１の工程では、樹脂パッケージ４０は完全に切断さ
れて、個別の樹脂パッケージ４０Ａ，４０Ｂとなる。同
時に、プリント基板５０は、その表面パターン５２だけ
が切断され、基板本体５１は連結したままの状態を保
つ。
【００１５】この後、第１のブレード６１を引き上げる
と、図１（ｃ）に示すように、樹脂パッケージ４０Ａ，
４０Ｂ間に溝４１が残る。この状態では、基板本体５１
が連続しているので、複数のＩＣパッケージ４０Ａ，４
０Ｂを配列し直すことなく、これらに対する特性検査を
実施できる。
【００１６】上記の特性検査実施後に、図１（ｄ）に示
すように、基板本体５１を第２のダイシングブレード６
２で完全に切断して、個別のＩＣパッケージ４０Ａ，４
０Ｂを分離する（第２の工程）。この第２の工程で使用
される第２のブレード６２は、第１のブレード６１と同
じ種類のものでも良いが、異なる種類の第２のブレード
６２を使用すると、ダイシング面の粗さをダイシングす
る材料に合わせて細かくすることができる。
【００１７】第２のブレード６２の種類は、ブレードの
材質だけではなく、第１のブレード６１で形成された溝
４１の幅より狭い幅を持つものとする事ができる。この
実施形態で示す第１の工程と第２の工程は、逆にするこ
ともできる。即ち、第１の工程で基板本体５１を切断
し、第２の工程で表面パターン５２と樹脂パッケージ４
０を切断する、という順序である。
【００１８】上述した本発明のＩＣパッケージ製造方法
には、次の利点がある。（１）材料毎にブレードを選定
できるので、ダイシング面の粗さを細かくすることが可
能である。（２）ブレードへの負荷が少ないため、薄い
刃の使用が可能になる。この結果、高密度実装が可能に
なるので、低コスト化を図ることができる。（３）ブレ
ードへの負荷が少ないため、ブレードの寿命が長くな
る。（４）不要な配線部を第１の工程で切断して除去す
る事により、板状でのマルチ測定が可能となり、テスト
効率が向上する。
【００１９】
【発明の効果】以上述べたように本発明によれば、樹脂
パッケージのモールド後のダイシング工程で品質および
生産性を向上させることのできるＩＣパッケージの製造
方法を実現できる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係るＩＣパッケージの
製造方法を示す工程図である。
【図２】 ＣＳＰ型ＩＣパッケージの一例を示す断面図
である。
【図３】 ＢＧＡ型ＩＣパッケージの一例を示す平面図
および断面図である。
【図４】 従来のＩＣパッケージの切断方法を示す断面
図である。
【符号の説明】
２０ ＩＣチップ ３０ ボンディングワイヤ ４０ 樹脂パッケージ ５０ プリント基板 ５１ 基板本体 ５２ 表面パターン ５３ 裏面パターン ５４ スルーホール ６１ 第１のダイシングブレード ６２ 第２のダイシングブレード

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 プリント基板の表面上に複数のＩＣチッ
    プを搭載する工程と、 前記複数のＩＣチップを共通の樹脂パッケージで封止す
    る工程と、 前記樹脂パッケージおよび前記プリント基板表面のパタ
    ーンをダイシングブレードで切断する第１の工程と、 前記プリント基板の本体をダイシングブレードで切断す
    る第２の工程とを備えることを特徴とするＩＣパッケー
    ジの製造方法。
  2. 【請求項２】 前記第２の工程は、前記第１の工程と同
    じ種類のダイシングブレードで行われることを特徴とす
    る請求項１のＩＣパッケージの製造方法。
  3. 【請求項３】 前記第２の工程は、前記第１の工程のダ
    イシングブレードとは異なる種類のダイシングブレード
    で行われることを特徴とする請求項１のＩＣパッケージ
    の製造方法。
  4. 【請求項４】 前記第２の工程は、前記第１の工程のダ
    イシングブレードより幅狭の異なるダイシングブレード
    で行われることを特徴とする請求項３のＩＣパッケージ
    の製造方法。
  5. 【請求項５】 前記第１の工程と前記第２の工程の間
    に、特性検査工程を更に備えることを特徴とする請求項
    １〜４のいずれかのＩＣパッケージの製造方法。
JP10354040A 1998-12-14 1998-12-14 Ｉｃパッケージの製造方法 Withdrawn JP2000183218A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10354040A JP2000183218A (ja) 1998-12-14 1998-12-14 Ｉｃパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10354040A JP2000183218A (ja) 1998-12-14 1998-12-14 Ｉｃパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2000183218A true JP2000183218A (ja) 2000-06-30

Family

ID=18434919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10354040A Withdrawn JP2000183218A (ja) 1998-12-14 1998-12-14 Ｉｃパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2000183218A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031526A (ja) * 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
JP2010050489A (ja) * 2001-06-07 2010-03-04 Renesas Technology Corp 半導体装置
US7781089B2 (en) 2005-05-11 2010-08-24 Ricoh Company, Ltd. Protection circuit module for a secondary battery and a battery package using same
JP2011512683A (ja) * 2008-02-22 2011-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複数のビーム放射構成素子を作製する方法およびビーム放射構成素子
CN103855058A (zh) * 2012-12-03 2014-06-11 东和株式会社 电子元件制造装置及制造方法
KR20160047260A (ko) * 2014-10-22 2016-05-02 삼성전자주식회사 반도체 패키지의 제조 방법
CN106115007A (zh) * 2016-08-30 2016-11-16 江门全合精密电子有限公司 一种可自动切割的包装机

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050489A (ja) * 2001-06-07 2010-03-04 Renesas Technology Corp 半導体装置
JP2003031526A (ja) * 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
US7781089B2 (en) 2005-05-11 2010-08-24 Ricoh Company, Ltd. Protection circuit module for a secondary battery and a battery package using same
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
US8790939B2 (en) 2008-02-22 2014-07-29 Osram Opto Semiconductors Gmbh Method for producing a plurality of radiation-emitting components and radiation-emitting component
JP2011512683A (ja) * 2008-02-22 2011-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複数のビーム放射構成素子を作製する方法およびビーム放射構成素子
KR101525638B1 (ko) * 2008-02-22 2015-06-03 오스람 옵토 세미컨덕터스 게엠베하 복수 개의 복사 방출 소자들 제조 방법 및 복사 방출 소자
JP2014108491A (ja) * 2012-12-03 2014-06-12 Towa Corp 電子部品製造用の切断装置及び切断方法
CN103855058A (zh) * 2012-12-03 2014-06-11 东和株式会社 电子元件制造装置及制造方法
CN103855058B (zh) * 2012-12-03 2016-09-07 东和株式会社 电子元件制造装置及制造方法
TWI551414B (zh) * 2012-12-03 2016-10-01 Towa Corp Electronic component manufacturing apparatus and manufacturing method thereof
KR20160047260A (ko) * 2014-10-22 2016-05-02 삼성전자주식회사 반도체 패키지의 제조 방법
US9543205B2 (en) 2014-10-22 2017-01-10 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
KR102368069B1 (ko) * 2014-10-22 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
CN106115007A (zh) * 2016-08-30 2016-11-16 江门全合精密电子有限公司 一种可自动切割的包装机

Similar Documents

Publication Publication Date Title
US6452255B1 (en) Low inductance leadless package
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US6372539B1 (en) Leadless packaging process using a conductive substrate
US6650020B2 (en) Resin-sealed semiconductor device
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2001156217A (ja) 半導体装置の製造方法
KR19980028019A (ko) 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
JP3837215B2 (ja) 個別半導体装置およびその製造方法
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JPH08279591A (ja) 半導体装置とその製造方法
JP2000183218A (ja) Ｉｃパッケージの製造方法
CN119275106A (zh) 封装结构及其形成方法、封装结构的测试方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
JP2003273313A (ja) 半導体装置およびその製造方法
JP2006245459A (ja) 半導体装置の製造方法
US7485493B2 (en) Singulating surface-mountable semiconductor devices and fitting external contacts to said devices
JP2001203293A (ja) 半導体装置の製造方法
KR100541686B1 (ko) 반도체 칩 패키지의 제조 방법
KR200148753Y1 (ko) 반도체 패키지
JP2003078072A (ja) 半導体装置の製造方法
JP2005150648A (ja) 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法
JP2003297997A (ja) リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060829