JP2000183003A - 銅系金属用研磨組成物および半導体装置の製造方法 - Google Patents
銅系金属用研磨組成物および半導体装置の製造方法Info
- Publication number
- JP2000183003A JP2000183003A JP23876799A JP23876799A JP2000183003A JP 2000183003 A JP2000183003 A JP 2000183003A JP 23876799 A JP23876799 A JP 23876799A JP 23876799 A JP23876799 A JP 23876799A JP 2000183003 A JP2000183003 A JP 2000183003A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- polishing
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
(57)【要約】
【課題】 銅（Ｃｕ）または銅合金（Ｃｕ合金）の浸漬
時において前記Ｃｕ等を全く溶解せず、かつ研磨処理時
に前記ＣｕまたはＣｕ合金を高い速度で研磨することが
可能な銅系金属用研磨組成物を提供しようとものであ
る。 【解決手段】 銅と反応して水に難溶性で、かつ銅より
も機械的に脆弱な銅錯体を生成する水溶性の第１有機酸
と、カルボキシル基およびヒドロキシル基をそれぞれ１
つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを含有
することを特徴とする。
時において前記Ｃｕ等を全く溶解せず、かつ研磨処理時
に前記ＣｕまたはＣｕ合金を高い速度で研磨することが
可能な銅系金属用研磨組成物を提供しようとものであ
る。 【解決手段】 銅と反応して水に難溶性で、かつ銅より
も機械的に脆弱な銅錯体を生成する水溶性の第１有機酸
と、カルボキシル基およびヒドロキシル基をそれぞれ１
つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを含有
することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、銅系金属用研磨組
成物および半導体装置の製造方法に関する。
成物および半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程の一つである配線
層形成においては、表面の段差を解消する目的でエッチ
バック技術が採用されている。このエッチバック技術
は、半導体基板上の絶縁膜に配線形状の溝を形成し、前
記溝を含む前記絶縁膜上にＣｕ膜を堆積し、前記Ｃｕ膜
をポリシング装置および研磨組成物を用いて研磨処理
し、前記溝内のみにＣｕ膜を残存させて埋め込み配線層
を形成する方法である。
層形成においては、表面の段差を解消する目的でエッチ
バック技術が採用されている。このエッチバック技術
は、半導体基板上の絶縁膜に配線形状の溝を形成し、前
記溝を含む前記絶縁膜上にＣｕ膜を堆積し、前記Ｃｕ膜
をポリシング装置および研磨組成物を用いて研磨処理
し、前記溝内のみにＣｕ膜を残存させて埋め込み配線層
を形成する方法である。
【０００３】ところで、前記研磨組成物としては従来よ
りコロイダルシリカのような研磨砥粒が分散された純水
からなるものが用いられている。しかしながら、前記研
磨組成物をポリシング装置の研磨パッドに供給して基板
上に成膜されたＣｕ膜を前記研磨パッドに所定の加重を
与えながら研磨する場合には、単に前記研磨砥粒と研磨
パッドによる機械的な研磨が前記Ｃｕ膜になされるのみ
である。このため、研磨速度が１０ｎｍ／分と低いとい
う問題があった。
りコロイダルシリカのような研磨砥粒が分散された純水
からなるものが用いられている。しかしながら、前記研
磨組成物をポリシング装置の研磨パッドに供給して基板
上に成膜されたＣｕ膜を前記研磨パッドに所定の加重を
与えながら研磨する場合には、単に前記研磨砥粒と研磨
パッドによる機械的な研磨が前記Ｃｕ膜になされるのみ
である。このため、研磨速度が１０ｎｍ／分と低いとい
う問題があった。
【０００４】一方、J. Elctrochem. Soc., Vol 138.No1
1, 3460(1991), VMIC Conference,ISMIC-101/92/0156(1
992) またはVMIC Conference, ISMIC-102/93/0205(199
3)には、アミン系コロイダルシリカのスラリーまたはＫ
3 Ｆｅ（ＣＮ）6 、Ｋ4 （ＣＮ）6 、Ｃｏ（ＮＯ3 ）2
が添加されたスラリーからなるＣｕ膜またはＣｕ合金膜
の研磨組成物が開示されている。
1, 3460(1991), VMIC Conference,ISMIC-101/92/0156(1
992) またはVMIC Conference, ISMIC-102/93/0205(199
3)には、アミン系コロイダルシリカのスラリーまたはＫ
3 Ｆｅ（ＣＮ）6 、Ｋ4 （ＣＮ）6 、Ｃｏ（ＮＯ3 ）2
が添加されたスラリーからなるＣｕ膜またはＣｕ合金膜
の研磨組成物が開示されている。
【０００５】しかしながら、前記研磨組成物は浸漬時と
研磨時との間でＣｕ膜のエッチング速度に差がない。そ
の結果、前述したエッチバック工程後において前記溝内
のＣｕ配線層は研磨組成物に接触されると、浸漬時と研
磨時との間でＣｕ膜のエッチング速度に差がないため、
前記Ｃｕ配線層がさらに前記研磨組成物によりエッチン
グされる。したがって、前記溝内のＣｕ配線層の表面位
置が前記絶縁膜の表面より低くなるため、前記絶縁膜の
表面と面一の配線層の形成が困難になり、平坦性が損な
われる。また、形成された埋め込みＣｕ配線層は、絶縁
膜の表面と面一に埋め込まれたＣｕ配線層に比べて抵抗
値が高くなる。
研磨時との間でＣｕ膜のエッチング速度に差がない。そ
の結果、前述したエッチバック工程後において前記溝内
のＣｕ配線層は研磨組成物に接触されると、浸漬時と研
磨時との間でＣｕ膜のエッチング速度に差がないため、
前記Ｃｕ配線層がさらに前記研磨組成物によりエッチン
グされる。したがって、前記溝内のＣｕ配線層の表面位
置が前記絶縁膜の表面より低くなるため、前記絶縁膜の
表面と面一の配線層の形成が困難になり、平坦性が損な
われる。また、形成された埋め込みＣｕ配線層は、絶縁
膜の表面と面一に埋め込まれたＣｕ配線層に比べて抵抗
値が高くなる。
【０００６】特開平１０−４４０４７号公報には、水系
媒体、研磨剤、過酸化物のような酸化剤、乳酸のような
有機酸を含む研磨用スラリーが記載されている。この研
磨用スラリー中の前記酸化剤は、絶縁層上の銅のような
金属層を酸化して機械的な研磨時の除去速度を高め、前
記有機酸は前記酸化物の研磨速度に対する選択性を高め
る作用を有する。
媒体、研磨剤、過酸化物のような酸化剤、乳酸のような
有機酸を含む研磨用スラリーが記載されている。この研
磨用スラリー中の前記酸化剤は、絶縁層上の銅のような
金属層を酸化して機械的な研磨時の除去速度を高め、前
記有機酸は前記酸化物の研磨速度に対する選択性を高め
る作用を有する。
【０００７】特開平９−５５３６３号公報には、２−キ
ノリンカルボン酸のような銅と反応して水に難溶性で、
かつ銅よりも機械的に脆弱な銅錯体を生成する水溶性の
有機酸と、研磨砥粒と、酸化剤と水とを含有する銅系金
属用研磨液が開示されている。
ノリンカルボン酸のような銅と反応して水に難溶性で、
かつ銅よりも機械的に脆弱な銅錯体を生成する水溶性の
有機酸と、研磨砥粒と、酸化剤と水とを含有する銅系金
属用研磨液が開示されている。
【０００８】
【発明が解決しようとする課題】本発明は、前述した特
開平９−５５３６３号公報に開示された銅系金属用研磨
液を改良して銅（Ｃｕ）または銅合金（Ｃｕ合金）の研
磨速度を高めた銅系金属用研磨組成物を提供しようとす
るものである。
開平９−５５３６３号公報に開示された銅系金属用研磨
液を改良して銅（Ｃｕ）または銅合金（Ｃｕ合金）の研
磨速度を高めた銅系金属用研磨組成物を提供しようとす
るものである。
【０００９】本発明は、半導体基板上の絶縁膜に溝およ
び開口部から選ばれる少なくとも１つの埋込み用部材を
形成し、前記絶縁膜上に銅（Ｃｕ）または銅合金（Ｃｕ
合金）からなる配線材料膜を形成した後の研磨により短
時間でエッチバックできると共に高精度の埋め込み配線
層のような導電部材を形成することが可能な半導体装置
の製造方法を提供しようとするものである。
び開口部から選ばれる少なくとも１つの埋込み用部材を
形成し、前記絶縁膜上に銅（Ｃｕ）または銅合金（Ｃｕ
合金）からなる配線材料膜を形成した後の研磨により短
時間でエッチバックできると共に高精度の埋め込み配線
層のような導電部材を形成することが可能な半導体装置
の製造方法を提供しようとするものである。
【００１０】また本発明は、半導体基板上の絶縁膜に溝
および開口部を形成し、前記絶縁膜上に形成された銅
（Ｃｕ）または銅合金（Ｃｕ合金）からなる配線材料膜
を形成した後の研磨により短時間でエッチバックできる
と共に高精度のデュアルダマシン構造を有する配線層を
形成することが可能な半導体装置の製造方法を提供しよ
うとするものである。
および開口部を形成し、前記絶縁膜上に形成された銅
（Ｃｕ）または銅合金（Ｃｕ合金）からなる配線材料膜
を形成した後の研磨により短時間でエッチバックできる
と共に高精度のデュアルダマシン構造を有する配線層を
形成することが可能な半導体装置の製造方法を提供しよ
うとするものである。
【００１１】さらに本発明は、短時間のエッチバックに
より高精度の銅を主体とする多層配線を形成することが
可能な半導体装置の製造方法を提供しようとするもので
ある。
より高精度の銅を主体とする多層配線を形成することが
可能な半導体装置の製造方法を提供しようとするもので
ある。
【００１２】
【課題を解決するための手段】本発明に係わる銅系金属
用研磨組成物は、銅と反応して水に難溶性で、かつ銅よ
りも機械的に脆弱な銅錯体を生成する水溶性の第１有機
酸と、カルボキシル基およびヒドロキシル基をそれぞれ
１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを含
有することを特徴とするものである。
用研磨組成物は、銅と反応して水に難溶性で、かつ銅よ
りも機械的に脆弱な銅錯体を生成する水溶性の第１有機
酸と、カルボキシル基およびヒドロキシル基をそれぞれ
１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを含
有することを特徴とするものである。
【００１３】本発明に係わる半導体装置の製造方法は、
半導体基板上の絶縁膜に配線層の形状に相当する溝およ
びビアフィルの形状に相当する開口部から選ばれる少な
くとも１つの埋込み用部材を形成する工程；前記部材を
含む前記絶縁膜上に銅または銅合金からなる配線材料膜
を形成する工程；および銅と反応して水に難溶性で、か
つ銅よりも機械的に脆弱な銅錯体を生成する水溶性の第
１有機酸と、カルボキシル基およびヒドロキシル基をそ
れぞれ１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水
とを含有する研磨組成物を用いて前記配線材料膜を研磨
し、それによって前記埋込み用部材に配線層およびビア
フィルから選ばれる少なくとも１つの導電部材を形成す
る工程；を具備することを特徴とするものである。
半導体基板上の絶縁膜に配線層の形状に相当する溝およ
びビアフィルの形状に相当する開口部から選ばれる少な
くとも１つの埋込み用部材を形成する工程；前記部材を
含む前記絶縁膜上に銅または銅合金からなる配線材料膜
を形成する工程；および銅と反応して水に難溶性で、か
つ銅よりも機械的に脆弱な銅錯体を生成する水溶性の第
１有機酸と、カルボキシル基およびヒドロキシル基をそ
れぞれ１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水
とを含有する研磨組成物を用いて前記配線材料膜を研磨
し、それによって前記埋込み用部材に配線層およびビア
フィルから選ばれる少なくとも１つの導電部材を形成す
る工程；を具備することを特徴とするものである。
【００１４】本発明に係わる別の半導体装置の製造方法
は、半導体基板上の絶縁膜に配線層に相当する形状の溝
およびこの溝底部の一部に位置する前記絶縁膜部分に前
記半導体基板表面に達する開口部を形成する工程；前記
溝および開口部を含む前記層間絶縁膜上に銅または銅合
金からなる配線材料膜を形成する工程；および銅と反応
して水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体
を生成する水溶性の第１有機酸と、カルボキシル基およ
びヒドロキシル基をそれぞれ１つ持つ第２有機酸と、研
磨砥粒と、酸化剤と水とを含有する研磨組成物を用いて
前記配線材料膜を研磨し、それによって前記開口部およ
び前記溝内にデュアルダマシン構造を有する配線を形成
する工程；を具備することを特徴とするものである。
は、半導体基板上の絶縁膜に配線層に相当する形状の溝
およびこの溝底部の一部に位置する前記絶縁膜部分に前
記半導体基板表面に達する開口部を形成する工程；前記
溝および開口部を含む前記層間絶縁膜上に銅または銅合
金からなる配線材料膜を形成する工程；および銅と反応
して水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体
を生成する水溶性の第１有機酸と、カルボキシル基およ
びヒドロキシル基をそれぞれ１つ持つ第２有機酸と、研
磨砥粒と、酸化剤と水とを含有する研磨組成物を用いて
前記配線材料膜を研磨し、それによって前記開口部およ
び前記溝内にデュアルダマシン構造を有する配線を形成
する工程；を具備することを特徴とするものである。
【００１５】本発明に係わるさらに別の半導体装置の製
造方法は、半導体基板上の第１絶縁膜に少なくとも第１
ビアフィルに相当する形状の第１開口部を形成する工
程；前記開口部を含む前記第１絶縁膜上に銅または銅合
金からなる第１配線材料膜を形成する工程；銅と反応し
て水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体を
生成する水溶性の第１有機酸と、カルボキシル基および
ヒドロキシル基をそれぞれ１つ持つ第２有機酸と、研磨
砥粒と、酸化剤と水とを含有する第１研磨組成物を用い
て前記第１配線材料膜を研磨し、それによって前記第１
開口部に前記第１ビアフィルを形成する工程；前記第１
ビアフィルを含む前記第１絶縁膜上に第２絶縁膜を形成
する工程；前記第２絶縁膜に少なくとも前記第１ビアフ
ィルに到達する第２ビアフィルに相当する形状の第２開
口部を形成する工程；前記第２開口部を含む前記第２絶
縁膜上に銅または銅合金からなる第２配線材料膜を形成
する工程；および銅と反応して水に難溶性で、かつ銅よ
りも機械的に脆弱な銅錯体を生成する水溶性の第１有機
酸と、カルボキシル基およびヒドロキシル基をそれぞれ
１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを含
有する第２研磨組成物を用いて前記第２配線材料膜を研
磨し、それによって前記第２開口部に前記第２ビアフィ
ルを形成する工程；を具備することを特徴とするもので
ある。
造方法は、半導体基板上の第１絶縁膜に少なくとも第１
ビアフィルに相当する形状の第１開口部を形成する工
程；前記開口部を含む前記第１絶縁膜上に銅または銅合
金からなる第１配線材料膜を形成する工程；銅と反応し
て水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体を
生成する水溶性の第１有機酸と、カルボキシル基および
ヒドロキシル基をそれぞれ１つ持つ第２有機酸と、研磨
砥粒と、酸化剤と水とを含有する第１研磨組成物を用い
て前記第１配線材料膜を研磨し、それによって前記第１
開口部に前記第１ビアフィルを形成する工程；前記第１
ビアフィルを含む前記第１絶縁膜上に第２絶縁膜を形成
する工程；前記第２絶縁膜に少なくとも前記第１ビアフ
ィルに到達する第２ビアフィルに相当する形状の第２開
口部を形成する工程；前記第２開口部を含む前記第２絶
縁膜上に銅または銅合金からなる第２配線材料膜を形成
する工程；および銅と反応して水に難溶性で、かつ銅よ
りも機械的に脆弱な銅錯体を生成する水溶性の第１有機
酸と、カルボキシル基およびヒドロキシル基をそれぞれ
１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを含
有する第２研磨組成物を用いて前記第２配線材料膜を研
磨し、それによって前記第２開口部に前記第２ビアフィ
ルを形成する工程；を具備することを特徴とするもので
ある。
【００１６】
【発明の実施の形態】以下、本発明に係わる銅系金属用
研磨組成物を詳細に説明する。
研磨組成物を詳細に説明する。
【００１７】この銅系金属用研磨組成物は、銅と反応し
て水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体を
生成する水溶性の第１有機酸と、カルボキシル基および
ヒドロキシル基をそれぞれ１つ持つ第２有機酸と、研磨
砥粒と、酸化剤と水とを含有する。
て水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体を
生成する水溶性の第１有機酸と、カルボキシル基および
ヒドロキシル基をそれぞれ１つ持つ第２有機酸と、研磨
砥粒と、酸化剤と水とを含有する。
【００１８】前記第１有機酸としては、銅もしくは銅合
金に前記研磨用組成物を接触させた際に前記酸化剤によ
り生成された銅の水和物と反応して水に溶解されないも
のの、Ｃｕに比べて脆弱である銅錯体を生成する作用を
有する。かかる第１有機酸としては、例えば２−キノリ
ンカルボン酸（キナルジン酸）、２−ピリジンカルボン
酸、２，６−ピリジンカルボン酸、キノン等を挙げるこ
とができる。
金に前記研磨用組成物を接触させた際に前記酸化剤によ
り生成された銅の水和物と反応して水に溶解されないも
のの、Ｃｕに比べて脆弱である銅錯体を生成する作用を
有する。かかる第１有機酸としては、例えば２−キノリ
ンカルボン酸（キナルジン酸）、２−ピリジンカルボン
酸、２，６−ピリジンカルボン酸、キノン等を挙げるこ
とができる。
【００１９】前記第１有機酸は、前記研磨組成物中に
０．１重量％以上含有されることが好ましい。前記第１
有機酸の含有量を０．１重量％未満にすると、Ｃｕまた
はＣｕ合金の表面に銅よりも機械的に脆弱な銅錯体を十
分に生成することが困難になる。その結果、研磨時にお
いてＣｕまたはＣｕ合金の研磨速度を十分に高めること
が困難になる。より好ましい前記第１有機酸の含有量
は、０．３〜１．２重量％である。
０．１重量％以上含有されることが好ましい。前記第１
有機酸の含有量を０．１重量％未満にすると、Ｃｕまた
はＣｕ合金の表面に銅よりも機械的に脆弱な銅錯体を十
分に生成することが困難になる。その結果、研磨時にお
いてＣｕまたはＣｕ合金の研磨速度を十分に高めること
が困難になる。より好ましい前記第１有機酸の含有量
は、０．３〜１．２重量％である。
【００２０】前記第２有機酸は、前記酸化剤による銅の
水和物の生成を促進する作用を有する。かかる第２有機
酸としては、例えば乳酸、酒石酸、マンデル酸およびリ
ンゴ酸等を挙げることができ、これらは１種または２種
以上の混合物の形態で用いることができる。前記第２有
機酸としては、特に乳酸を用いるが好ましい。
水和物の生成を促進する作用を有する。かかる第２有機
酸としては、例えば乳酸、酒石酸、マンデル酸およびリ
ンゴ酸等を挙げることができ、これらは１種または２種
以上の混合物の形態で用いることができる。前記第２有
機酸としては、特に乳酸を用いるが好ましい。
【００２１】前記第２有機酸は、前記研磨組成物中に前
記第１有機酸に対して２０〜２５０重量％含有されるこ
とが好ましい。第２有機酸の含有量を２０重量％未満に
すると、前記酸化剤による銅の水和物の生成を促進する
作用を十分に発揮することが困難になる。一方、第２有
機酸の含有量が２５０重量％を超えると、銅薄膜がエッ
チングされ、パターン形成ができなくなる恐れがある。
より好ましい前記第２有機酸の含有量は、前記第１有機
酸に対して４０〜２００重量％である。
記第１有機酸に対して２０〜２５０重量％含有されるこ
とが好ましい。第２有機酸の含有量を２０重量％未満に
すると、前記酸化剤による銅の水和物の生成を促進する
作用を十分に発揮することが困難になる。一方、第２有
機酸の含有量が２５０重量％を超えると、銅薄膜がエッ
チングされ、パターン形成ができなくなる恐れがある。
より好ましい前記第２有機酸の含有量は、前記第１有機
酸に対して４０〜２００重量％である。
【００２２】前記研磨砥粒は、シリカ、ジルコニア、酸
化セリウムおよびアルミナから選ばれる少なくとも１つ
の材料から作られる。
化セリウムおよびアルミナから選ばれる少なくとも１つ
の材料から作られる。
【００２３】前記研磨砥粒は、特にコロイダルアルミナ
単独もしくはコロイダルアルミナとコロイダルシリカの
ようなシリカ粒子との混合粒子であることが好ましい。
このようなコロイダルアルミナを研磨砥粒として含む研
磨組成物は、銅もしくは銅合金の研磨表面への損傷を抑
制することが可能になる。前記コロイダルアルミナは、
例えばアルミニウムトリイソプロポキドのようなアルミ
ニウムアルコキドを有機溶媒に溶解し、純水を添加して
加水分解し、乾燥することにより得られる。得られたコ
ロイダルアルミナおよびγ−アルミナのＸ線回折図をそ
れぞれ図１および図２に示す。
単独もしくはコロイダルアルミナとコロイダルシリカの
ようなシリカ粒子との混合粒子であることが好ましい。
このようなコロイダルアルミナを研磨砥粒として含む研
磨組成物は、銅もしくは銅合金の研磨表面への損傷を抑
制することが可能になる。前記コロイダルアルミナは、
例えばアルミニウムトリイソプロポキドのようなアルミ
ニウムアルコキドを有機溶媒に溶解し、純水を添加して
加水分解し、乾燥することにより得られる。得られたコ
ロイダルアルミナおよびγ−アルミナのＸ線回折図をそ
れぞれ図１および図２に示す。
【００２４】前記研磨砥粒は、０．０２〜０．１μｍの
平均一次粒径を有し、球状もしくは球に近似した形状を
有することが好ましい。このような研磨砥粒を含む研磨
組成物を用いてＣｕまたはＣｕ合金を研磨処理すると、
ＣｕまたはＣｕ合金の研磨表面への損傷を抑制すること
ができる。
平均一次粒径を有し、球状もしくは球に近似した形状を
有することが好ましい。このような研磨砥粒を含む研磨
組成物を用いてＣｕまたはＣｕ合金を研磨処理すると、
ＣｕまたはＣｕ合金の研磨表面への損傷を抑制すること
ができる。
【００２５】前記研磨砥粒は、前記研磨組成物中に１〜
２０重量％含有されることが好ましい。前記研磨砥粒の
含有量を１重量％未満にすると、その効果を十分に達成
することが困難になる。一方、前記研磨砥粒の含有量が
２０重量％を越えると、研磨組成物の粘度等が高くなる
など取扱い難くなる。より好ましい研磨砥粒の含有量
は、２〜１０重量％である。
２０重量％含有されることが好ましい。前記研磨砥粒の
含有量を１重量％未満にすると、その効果を十分に達成
することが困難になる。一方、前記研磨砥粒の含有量が
２０重量％を越えると、研磨組成物の粘度等が高くなる
など取扱い難くなる。より好ましい研磨砥粒の含有量
は、２〜１０重量％である。
【００２６】前記酸化剤は、銅もしくは銅合金に前記研
磨用組成物を接触させた際に銅の水和物を生成する作用
を有する。かかる酸化剤としては、例えば過酸化水素
（Ｈ2Ｏ2 ）、次亜塩素酸ソーダ（ＮａＣｌＯ）のよう
な酸化剤を用いることができる。
磨用組成物を接触させた際に銅の水和物を生成する作用
を有する。かかる酸化剤としては、例えば過酸化水素
（Ｈ2Ｏ2 ）、次亜塩素酸ソーダ（ＮａＣｌＯ）のよう
な酸化剤を用いることができる。
【００２７】前記酸化剤は、前記研磨組成物中に前記第
１有機酸に対して重量割合で１０倍以上含有することが
好ましい。前記酸化剤の含有量を重量割合で前記第１有
機酸に対して１０倍未満にすると、ＣｕまたはＣｕ合金
の表面への銅錯体生成を十分に促進することが困難にな
る。より好ましい前記酸化剤の含有量は、前記第１有機
酸に対して重量割合で３０倍以上、さらに好ましくは５
０倍以上である。
１有機酸に対して重量割合で１０倍以上含有することが
好ましい。前記酸化剤の含有量を重量割合で前記第１有
機酸に対して１０倍未満にすると、ＣｕまたはＣｕ合金
の表面への銅錯体生成を十分に促進することが困難にな
る。より好ましい前記酸化剤の含有量は、前記第１有機
酸に対して重量割合で３０倍以上、さらに好ましくは５
０倍以上である。
【００２８】本発明に係わる研磨組成物は、さらに非イ
オン性、両性イオン性、陰イオン性、陽イオン性の界面
活性剤が添加されることを許容する。このような界面活
性剤をさらに含む研磨組成物は、後述するようにＣｕま
たはＣｕ合金とＳｉＮ膜およびＳｉＯ2 のような絶縁膜
との選択研磨性を高めることが可能になる。
オン性、両性イオン性、陰イオン性、陽イオン性の界面
活性剤が添加されることを許容する。このような界面活
性剤をさらに含む研磨組成物は、後述するようにＣｕま
たはＣｕ合金とＳｉＮ膜およびＳｉＯ2 のような絶縁膜
との選択研磨性を高めることが可能になる。
【００２９】前記非イオン性界面活性剤としては、例え
ばポリエチレングリコールフェニルエーテル、エチレン
グリコール脂肪酸エステルを挙げることができる。
ばポリエチレングリコールフェニルエーテル、エチレン
グリコール脂肪酸エステルを挙げることができる。
【００３０】前記両性イオン性界面活性剤としては、例
えばイミダゾリベタイン等を挙げることができる。
えばイミダゾリベタイン等を挙げることができる。
【００３１】前記陰イオン性界面活性剤としては、例え
ばドデシル硫酸ナトリウム等を挙げることができる。
ばドデシル硫酸ナトリウム等を挙げることができる。
【００３２】前記陽イオン性界面活性剤としては、例え
ばステアリントリメチルアンモニウムクロライド等を挙
げることができる。
ばステアリントリメチルアンモニウムクロライド等を挙
げることができる。
【００３３】前述した界面活性剤は、２種以上の混合物
の形態で用いてもよい。
の形態で用いてもよい。
【００３４】前記界面活性剤は、前記研磨組成物中に１
モル／Ｌ以上添加されることが好ましい。前記界面活性
剤の添加量を１モル／Ｌ未満にすると、研磨時において
ＣｕまたはＣｕ合金とＳｉＯ2 のような絶縁膜との選択
研磨性を高めることが困難になる。より好ましい界面活
性剤の添加量は、１０〜１００モル／Ｌの範囲である。
モル／Ｌ以上添加されることが好ましい。前記界面活性
剤の添加量を１モル／Ｌ未満にすると、研磨時において
ＣｕまたはＣｕ合金とＳｉＯ2 のような絶縁膜との選択
研磨性を高めることが困難になる。より好ましい界面活
性剤の添加量は、１０〜１００モル／Ｌの範囲である。
【００３５】本発明に係わる研磨組成物は、さらに前記
研磨砥粒の分散剤を含有すること許容する。この分散剤
としては、例えばポリビニルピロリドン（ＰＶＰ）等を
挙げることができる。
研磨砥粒の分散剤を含有すること許容する。この分散剤
としては、例えばポリビニルピロリドン（ＰＶＰ）等を
挙げることができる。
【００３６】本発明に係わる銅系金属用研磨組成物を用
いて例えば基板上に成膜されたＣｕ膜またはＣｕ合金膜
を研磨するには、図３に示すポリシング装置が用いられ
る。すなわち、ターンテーブル１上には例えば布、独立
気泡を有するポリウレタン発泡体から作られた研磨パッ
ド２が被覆されている。研磨組成物を供給するための供
給管３は、前記研磨パッド２の上方に配置されている。
上面に支持軸４を有する基板ホルダ５は、研磨パッド２
の上方に上下動自在でかつ回転自在に配置されている。
いて例えば基板上に成膜されたＣｕ膜またはＣｕ合金膜
を研磨するには、図３に示すポリシング装置が用いられ
る。すなわち、ターンテーブル１上には例えば布、独立
気泡を有するポリウレタン発泡体から作られた研磨パッ
ド２が被覆されている。研磨組成物を供給するための供
給管３は、前記研磨パッド２の上方に配置されている。
上面に支持軸４を有する基板ホルダ５は、研磨パッド２
の上方に上下動自在でかつ回転自在に配置されている。
【００３７】このようなポリシング装置において、前記
ホルダ５により基板６をその研磨面（例えばＣｕ膜）が
前記研磨パッド２に対向するように保持し、前記供給管
３から前述した組成の研摩液７を供給しながら、前記支
持軸４により前記基板６を前記研磨パッド２に向けて所
望の加重を与え、さらに前記ホルド５および前記ターン
テーブル１をそれぞれ同方向に回転させることにより前
記基板上のＣｕ膜が研磨される。
ホルダ５により基板６をその研磨面（例えばＣｕ膜）が
前記研磨パッド２に対向するように保持し、前記供給管
３から前述した組成の研摩液７を供給しながら、前記支
持軸４により前記基板６を前記研磨パッド２に向けて所
望の加重を与え、さらに前記ホルド５および前記ターン
テーブル１をそれぞれ同方向に回転させることにより前
記基板上のＣｕ膜が研磨される。
【００３８】以上説明した本発明に係わる銅系金属用研
磨組成物は、銅と反応して水に難溶性で、かつ銅よりも
機械的に脆弱な銅錯体を生成する水溶性の第１有機酸
と、カルボキシル基およびヒドロキシル基をそれぞれ１
つ持つ第２有機酸と、研磨砥粒と、酸化剤と水を含有す
るため、ＣｕまたはＣｕ合金の浸漬時において前記Ｃｕ
等を全く溶解せず、研磨時においてＣｕまたはＣｕ合金
を実用的な速度で研磨することができる。ここで、実用
的な研磨速度とは従来の研磨砥粒のみを含有する研磨組
成物を用いた場合の６０倍以上であることを意味する。
磨組成物は、銅と反応して水に難溶性で、かつ銅よりも
機械的に脆弱な銅錯体を生成する水溶性の第１有機酸
と、カルボキシル基およびヒドロキシル基をそれぞれ１
つ持つ第２有機酸と、研磨砥粒と、酸化剤と水を含有す
るため、ＣｕまたはＣｕ合金の浸漬時において前記Ｃｕ
等を全く溶解せず、研磨時においてＣｕまたはＣｕ合金
を実用的な速度で研磨することができる。ここで、実用
的な研磨速度とは従来の研磨砥粒のみを含有する研磨組
成物を用いた場合の６０倍以上であることを意味する。
【００３９】すなわち、例えば図４の（Ａ）に示すよう
に基板１１上に凹凸を有するＣｕ膜１２を形成し、予め
調製された第１有機酸（例えば２−キノリンカルボン
酸）、第２有機酸（例えば乳酸）、酸化剤（例えば過酸
化水素）、研磨砥粒および水を含む銅系金属用研磨組成
物に前記基板１１を浸漬すると、その組成物中の酸化剤
が水の存在下で銅と反応してＣｕの水和物（Ｃｕイオ
ン）を生成する。この時、前記研磨組成物中の第２有機
酸（例えば乳酸）を配合することによって、前記水和物
の生成を促進することができる。また、前記研磨組成物
中の第１有機酸（例えば２−キノリンカルボン酸）は、
下記化１に示す反応式のように前記Ｃｕの水和物（Ｃｕ
イオン）と反応して図４の（Ｂ）に示すようにＣｕ膜１
２表面に銅錯体層１３が生成され。
に基板１１上に凹凸を有するＣｕ膜１２を形成し、予め
調製された第１有機酸（例えば２−キノリンカルボン
酸）、第２有機酸（例えば乳酸）、酸化剤（例えば過酸
化水素）、研磨砥粒および水を含む銅系金属用研磨組成
物に前記基板１１を浸漬すると、その組成物中の酸化剤
が水の存在下で銅と反応してＣｕの水和物（Ｃｕイオ
ン）を生成する。この時、前記研磨組成物中の第２有機
酸（例えば乳酸）を配合することによって、前記水和物
の生成を促進することができる。また、前記研磨組成物
中の第１有機酸（例えば２−キノリンカルボン酸）は、
下記化１に示す反応式のように前記Ｃｕの水和物（Ｃｕ
イオン）と反応して図４の（Ｂ）に示すようにＣｕ膜１
２表面に銅錯体層１３が生成され。
【００４０】
【化１】
【００４１】次いで、前述した図３に示すポリシング装
置および前記研磨組成物を用いて図４の（Ｂ）に示す基
板ホルダ５に銅錯体層１３が表面に形成されたＣｕ膜１
２を研磨パッド２側に対向するように逆さにして保持す
る。つづいて、支持軸４により前記基板を研磨パッド２
に所定の荷重を与え、さらに前記ホルダ５およびターン
テーブル１をそれぞれ同方向に回転させながら、前記研
磨組成物を供給管３から前記研磨パッド２に供給する。
この時、前記反応式によりＣｕまたはＣｕ合金の表面に
生成された銅錯体層１２は、水に溶解されないものの、
Ｃｕに比べて脆弱であるため、前記研磨パッド２に存在
する研磨砥粒を含有する前記研磨組成物により、図４の
（Ｃ）に示すようにＣｕ膜１２の凸部に対応する銅錯体
層１３が機械的に研磨される。
置および前記研磨組成物を用いて図４の（Ｂ）に示す基
板ホルダ５に銅錯体層１３が表面に形成されたＣｕ膜１
２を研磨パッド２側に対向するように逆さにして保持す
る。つづいて、支持軸４により前記基板を研磨パッド２
に所定の荷重を与え、さらに前記ホルダ５およびターン
テーブル１をそれぞれ同方向に回転させながら、前記研
磨組成物を供給管３から前記研磨パッド２に供給する。
この時、前記反応式によりＣｕまたはＣｕ合金の表面に
生成された銅錯体層１２は、水に溶解されないものの、
Ｃｕに比べて脆弱であるため、前記研磨パッド２に存在
する研磨砥粒を含有する前記研磨組成物により、図４の
（Ｃ）に示すようにＣｕ膜１２の凸部に対応する銅錯体
層１３が機械的に研磨される。
【００４２】したがって、本発明に係わる研磨組成物は
２−キノリンカルボン酸のような第１有機酸と銅水和物
を前記式に従ってＣｕまたはＣｕ合金の表面にＣｕに比
べて脆弱な銅錯体を生成する際、乳酸のような第２有機
酸を配合することによって酸化剤による前記水和物の生
成を促進し、結果として研磨砥粒を含有する前記研磨組
成物の存在下で研磨処理される脆弱な前記銅錯体の生成
を促進することができる。このため、従来の研磨砥粒の
みを含有する研磨組成物や２−キノリンカルボン酸のよ
うな有機酸、酸化剤および研磨砥粒を含有する研磨組成
物に比べてＣｕまたはＣｕ合金を極めて高い速度で研磨
することができる。
２−キノリンカルボン酸のような第１有機酸と銅水和物
を前記式に従ってＣｕまたはＣｕ合金の表面にＣｕに比
べて脆弱な銅錯体を生成する際、乳酸のような第２有機
酸を配合することによって酸化剤による前記水和物の生
成を促進し、結果として研磨砥粒を含有する前記研磨組
成物の存在下で研磨処理される脆弱な前記銅錯体の生成
を促進することができる。このため、従来の研磨砥粒の
みを含有する研磨組成物や２−キノリンカルボン酸のよ
うな有機酸、酸化剤および研磨砥粒を含有する研磨組成
物に比べてＣｕまたはＣｕ合金を極めて高い速度で研磨
することができる。
【００４３】また、本発明に係わる研磨組成物はＣｕま
たはＣｕ合金の浸漬時において前記Ｃｕ等を溶解しない
ため、研磨処理工程での研磨組成物の供給タイミング等
によりＣｕのエッチング量が変動する等の問題を回避で
き、その操作を簡便に行うことができる。
たはＣｕ合金の浸漬時において前記Ｃｕ等を溶解しない
ため、研磨処理工程での研磨組成物の供給タイミング等
によりＣｕのエッチング量が変動する等の問題を回避で
き、その操作を簡便に行うことができる。
【００４４】さらに、前述した図３に示すポリシング装
置によりＣｕ膜またはＣｕ合金膜を研磨する際、前記Ｃ
ｕ膜またはＣｕ合金膜は研磨パッド２が所定の荷重で当
接（摺接）されている間のみ研磨され、前記研磨パッド
が前記Ｃｕ膜から離れると、研磨が直ちに停止される。
このため、研磨処理後においてＣｕ膜またはＣｕ合金膜
がさらにエッチングされる、いわゆるオーバーエッチン
グを阻止することができる。
置によりＣｕ膜またはＣｕ合金膜を研磨する際、前記Ｃ
ｕ膜またはＣｕ合金膜は研磨パッド２が所定の荷重で当
接（摺接）されている間のみ研磨され、前記研磨パッド
が前記Ｃｕ膜から離れると、研磨が直ちに停止される。
このため、研磨処理後においてＣｕ膜またはＣｕ合金膜
がさらにエッチングされる、いわゆるオーバーエッチン
グを阻止することができる。
【００４５】本発明に係わる研磨組成物において、非イ
オン性、両性イオン性、陰イオン性、陽イオン性の界面
活性剤を添加することによって、研磨時においてＣｕま
たはＣｕ合金とＳｉＯ2 のような絶縁膜との選択研磨性
を高めることができる。
オン性、両性イオン性、陰イオン性、陽イオン性の界面
活性剤を添加することによって、研磨時においてＣｕま
たはＣｕ合金とＳｉＯ2 のような絶縁膜との選択研磨性
を高めることができる。
【００４６】次に、本発明に係わる半導体装置の製造方
法を説明する。
法を説明する。
【００４７】この半導体装置の製造方法は、半導体基板
上の絶縁膜に配線層の形状に相当する溝およびビアフィ
ルの形状に相当する開口部から選ばれる少なくとも１つ
の埋込み用部材を形成する工程と、前記部材を含む前記
絶縁膜上に銅または銅合金からなる配線材料膜を形成す
る工程と、銅と反応して水に難溶性で、かつ銅よりも機
械的に脆弱な銅錯体を生成する水溶性の第１有機酸と、
カルボキシル基およびヒドロキシル基をそれぞれ１つ持
つ第２有機酸と、研磨砥粒と、酸化剤と水とを含有する
研磨組成物を用いて前記配線材料膜を研磨し、それによ
って前記埋込み用部材に配線層およびビアフィルから選
ばれる少なくとも１つの導電部材を形成する工程とを具
備する。
上の絶縁膜に配線層の形状に相当する溝およびビアフィ
ルの形状に相当する開口部から選ばれる少なくとも１つ
の埋込み用部材を形成する工程と、前記部材を含む前記
絶縁膜上に銅または銅合金からなる配線材料膜を形成す
る工程と、銅と反応して水に難溶性で、かつ銅よりも機
械的に脆弱な銅錯体を生成する水溶性の第１有機酸と、
カルボキシル基およびヒドロキシル基をそれぞれ１つ持
つ第２有機酸と、研磨砥粒と、酸化剤と水とを含有する
研磨組成物を用いて前記配線材料膜を研磨し、それによ
って前記埋込み用部材に配線層およびビアフィルから選
ばれる少なくとも１つの導電部材を形成する工程とを具
備する。
【００４８】前記絶縁膜としては、例えばシリコン酸化
膜、ボロン添加ガラス膜（ＢＰＳＧ膜）、リン添加ガラ
ス膜（ＰＳＧ膜）等を用いることができる。この絶縁膜
は、表面に窒化シリコン、炭素、アルミナ、窒化ホウ
素、ダイヤモンド等からなる絶縁性の研磨ストッパ膜が
被覆されることを許容する。
膜、ボロン添加ガラス膜（ＢＰＳＧ膜）、リン添加ガラ
ス膜（ＰＳＧ膜）等を用いることができる。この絶縁膜
は、表面に窒化シリコン、炭素、アルミナ、窒化ホウ
素、ダイヤモンド等からなる絶縁性の研磨ストッパ膜が
被覆されることを許容する。
【００４９】前記絶縁膜は、比誘電率が３．５以下の絶
縁材料から作られることが好ましい。この比誘電率を有
する絶縁材料としては、例えばＳｉＯＦ、有機スピンオ
ングラス、ポリイミド、フッ素添加ポリイミド、ポリテ
トラフルオロエチレン、フッ化ポリアリルエーテル、フ
ッ素添加パレリン等を挙げることができる。このような
比誘電率を有する絶縁膜を用いることによって、この絶
縁膜に埋設された銅または銅合金からなる配線層の信号
伝播速度を高めことが可能になる。
縁材料から作られることが好ましい。この比誘電率を有
する絶縁材料としては、例えばＳｉＯＦ、有機スピンオ
ングラス、ポリイミド、フッ素添加ポリイミド、ポリテ
トラフルオロエチレン、フッ化ポリアリルエーテル、フ
ッ素添加パレリン等を挙げることができる。このような
比誘電率を有する絶縁膜を用いることによって、この絶
縁膜に埋設された銅または銅合金からなる配線層の信号
伝播速度を高めことが可能になる。
【００５０】前記Ｃｕ合金としては、例えばＣｕ−Ｓｉ
合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−
Ａｇ合金等を用いることができる。
合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−
Ａｇ合金等を用いることができる。
【００５１】前記ＣｕまたはＣｕ合金からなる配線材料
膜は、スパッタ蒸着、真空蒸着、または無電解メッキ等
により形成される。具体的には、銅もしくは銅合金をス
パッタ法またはＣＶＤ法により堆積し、さらに無電解銅
メッキを施して銅または銅合金からなる配線材料膜を形
成する。
膜は、スパッタ蒸着、真空蒸着、または無電解メッキ等
により形成される。具体的には、銅もしくは銅合金をス
パッタ法またはＣＶＤ法により堆積し、さらに無電解銅
メッキを施して銅または銅合金からなる配線材料膜を形
成する。
【００５２】前記研磨組成物中の前記第１有機酸および
その含有量は、それぞれ前述した銅系金属用研磨組成物
と同様なもの、同様な範囲にすることが好ましい。
その含有量は、それぞれ前述した銅系金属用研磨組成物
と同様なもの、同様な範囲にすることが好ましい。
【００５３】前記研磨組成物中の前記第２有機酸および
その含有量は、前述した銅系金属用研磨組成物と同様な
もの、同様な範囲にすることが好ましい。
その含有量は、前述した銅系金属用研磨組成物と同様な
もの、同様な範囲にすることが好ましい。
【００５４】前記研磨組成物中の研磨砥粒は、シリカ、
ジルコニア、酸化セリウムおよびアルミナから選ばれる
少なくとも１つの材料から作られ、特にコロイダルアル
ミナ単独もしくはコロイダルアルミナとコロイダルシリ
カのようなシリカ粒子との混合粒子であることが好まし
い。このようなコロイダルアルミナを研磨砥粒として含
む研磨組成物は、銅もしくは銅合金の研磨表面への損傷
を抑制することが可能になる。
ジルコニア、酸化セリウムおよびアルミナから選ばれる
少なくとも１つの材料から作られ、特にコロイダルアル
ミナ単独もしくはコロイダルアルミナとコロイダルシリ
カのようなシリカ粒子との混合粒子であることが好まし
い。このようなコロイダルアルミナを研磨砥粒として含
む研磨組成物は、銅もしくは銅合金の研磨表面への損傷
を抑制することが可能になる。
【００５５】前記研磨砥粒は、０．０２〜０．１μｍの
平均一次粒径を有し、球状もしくは球に近似した形状を
有することが好ましい。このような研磨砥粒を含む研磨
組成物により研磨処理を行うと、ＣｕまたはＣｕ合金の
研磨表面への損傷を抑制することができる。
平均一次粒径を有し、球状もしくは球に近似した形状を
有することが好ましい。このような研磨砥粒を含む研磨
組成物により研磨処理を行うと、ＣｕまたはＣｕ合金の
研磨表面への損傷を抑制することができる。
【００５６】前記研磨砥粒の含有量は、前述した銅系金
属用研磨組成物と同様な１〜２０重量％、より好ましく
は２〜７重量％の範囲にすることが望ましい。
属用研磨組成物と同様な１〜２０重量％、より好ましく
は２〜７重量％の範囲にすることが望ましい。
【００５７】前記研磨組成物中の前記酸化剤およびその
含有量は、それぞれ前述した銅系金属用研磨組成物と同
様なものおよび同様な範囲にすることが好ましい。
含有量は、それぞれ前述した銅系金属用研磨組成物と同
様なものおよび同様な範囲にすることが好ましい。
【００５８】前記研磨組成物は、さらに非イオン性、両
性イオン性、陰イオン性、陽イオン性の界面活性剤が添
加されることを許容する。
性イオン性、陰イオン性、陽イオン性の界面活性剤が添
加されることを許容する。
【００５９】前記研磨組成物による研磨処理は、例えば
前述した図３に示すポリシング装置が用いて行われる。
前述した図３に示すポリシング装置が用いて行われる。
【００６０】図３に示すポリシング装置を用いる研磨処
理において、基板ホルダで保持された基板を前記研磨パ
ッドに与える荷重は研磨組成物の組成により適宜選定さ
れるが、例えば５０〜１０００ｇ／ｃｍ2 にすることが
好ましい。
理において、基板ホルダで保持された基板を前記研磨パ
ッドに与える荷重は研磨組成物の組成により適宜選定さ
れるが、例えば５０〜１０００ｇ／ｃｍ2 にすることが
好ましい。
【００６１】本発明に係わる半導体装置の製造におい
て、前記半導体基板上の前記溝および開口部から選ばれ
る少なくとも１つの埋込み用部材を含む前記絶縁膜に前
記配線材料膜を形成する前に導電性バリア層を形成する
ことを許容する。このような導電性バリア層を前記埋込
み用部材を含む前記絶縁膜に形成することによって、Ｃ
ｕのような配線材料膜の形成、エッチバックにより前記
導電性バリア層で囲まれた前記溝および開口部から選ば
れる少なくとも１つの埋込み用部材に配線層およびビア
フィルから選ばれる少なくとも１つの埋め込み導電部材
に形成することが可能になる。その結果、配線材料であ
るＣｕが前記絶縁膜に拡散するのを前記導電性バリア層
で阻止し、Ｃｕによる半導体基板の汚染を防止すること
が可能になる。
て、前記半導体基板上の前記溝および開口部から選ばれ
る少なくとも１つの埋込み用部材を含む前記絶縁膜に前
記配線材料膜を形成する前に導電性バリア層を形成する
ことを許容する。このような導電性バリア層を前記埋込
み用部材を含む前記絶縁膜に形成することによって、Ｃ
ｕのような配線材料膜の形成、エッチバックにより前記
導電性バリア層で囲まれた前記溝および開口部から選ば
れる少なくとも１つの埋込み用部材に配線層およびビア
フィルから選ばれる少なくとも１つの埋め込み導電部材
に形成することが可能になる。その結果、配線材料であ
るＣｕが前記絶縁膜に拡散するのを前記導電性バリア層
で阻止し、Ｃｕによる半導体基板の汚染を防止すること
が可能になる。
【００６２】前記導電性バリア層は、例えばＴｉＮ、Ｔ
ｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，ＴａＳｉＮ，Ｔａ，Ｃ
ｏ，Ｃｏ，Ｚｒ，ＺｒＮおよびＣｕＴａ合金から選ばれ
る１層または２層以上から作られる。このような導電性
バリア層は、１５〜５０ｎｍの厚さを有することが好ま
しい。
ｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，ＴａＳｉＮ，Ｔａ，Ｃ
ｏ，Ｃｏ，Ｚｒ，ＺｒＮおよびＣｕＴａ合金から選ばれ
る１層または２層以上から作られる。このような導電性
バリア層は、１５〜５０ｎｍの厚さを有することが好ま
しい。
【００６３】以上説明した本発明に係わる半導体装置の
製造方法は、まず、半導体基板上の絶縁膜に配線層に相
当する溝およびビアフィルに相当する形状の開口部から
選ばれる少なくとも１つの埋込み用部材を形成し、前記
部材を含む前記絶縁膜上にＣｕまたはＣｕ合金からなる
配線材料膜を形成する。つづいて、銅と反応して水に難
溶性で、かつ銅よりも機械的に脆弱な銅錯体を生成する
水溶性の第１有機酸と、カルボキシル基およびヒドロキ
シル基をそれぞれ１つ持つ第２有機酸と、研磨砥粒と、
酸化剤と水とを含有する銅系金属用研磨組成物と例えば
前述したＦＩＧ．３に示すポリシング装置とを用いて前
記配線材料膜を前記絶縁膜の表面が露出するまで研磨す
る。前記研磨組成物は、既述したようにＣｕ膜またはＣ
ｕ合金膜の浸漬時において前記Ｃｕ膜またはＣｕ合金膜
を全く溶解せず、かつ研磨時においてＣｕ膜またはＣｕ
合金膜を高い速度で研磨することができる。
製造方法は、まず、半導体基板上の絶縁膜に配線層に相
当する溝およびビアフィルに相当する形状の開口部から
選ばれる少なくとも１つの埋込み用部材を形成し、前記
部材を含む前記絶縁膜上にＣｕまたはＣｕ合金からなる
配線材料膜を形成する。つづいて、銅と反応して水に難
溶性で、かつ銅よりも機械的に脆弱な銅錯体を生成する
水溶性の第１有機酸と、カルボキシル基およびヒドロキ
シル基をそれぞれ１つ持つ第２有機酸と、研磨砥粒と、
酸化剤と水とを含有する銅系金属用研磨組成物と例えば
前述したＦＩＧ．３に示すポリシング装置とを用いて前
記配線材料膜を前記絶縁膜の表面が露出するまで研磨す
る。前記研磨組成物は、既述したようにＣｕ膜またはＣ
ｕ合金膜の浸漬時において前記Ｃｕ膜またはＣｕ合金膜
を全く溶解せず、かつ研磨時においてＣｕ膜またはＣｕ
合金膜を高い速度で研磨することができる。
【００６４】その結果、前記研磨工程において前記配線
材料膜はその表面から順次ポリシングされる、いわゆる
エッチバックがなされるため、前記絶縁膜の前記溝およ
び開口部から選ばれる少なくとも１つの埋込み用部材に
ＣｕまたはＣｕ合金からなる配線層およびビアフィルか
ら選ばれる少なくとも１つの導電部材を例えば前記絶縁
膜表面と面一に形成できる。また、エッチバック工程後
の前記配線層は前記研磨組成物と接触されるが、前述し
たようにＣｕまたはＣｕ合金を溶解しないため、前記導
電部材が溶解（エッチング）されるのを回避できる。
材料膜はその表面から順次ポリシングされる、いわゆる
エッチバックがなされるため、前記絶縁膜の前記溝およ
び開口部から選ばれる少なくとも１つの埋込み用部材に
ＣｕまたはＣｕ合金からなる配線層およびビアフィルか
ら選ばれる少なくとも１つの導電部材を例えば前記絶縁
膜表面と面一に形成できる。また、エッチバック工程後
の前記配線層は前記研磨組成物と接触されるが、前述し
たようにＣｕまたはＣｕ合金を溶解しないため、前記導
電部材が溶解（エッチング）されるのを回避できる。
【００６５】したがって、高精度の埋め込み配線層のよ
うな導電部材を有する半導体装置を製造することができ
る。
うな導電部材を有する半導体装置を製造することができ
る。
【００６６】また、前記絶縁膜に形成された埋め込み配
線層のような導電部材の表面は、研磨組成物に接触して
前述した銅錯体層が生成されるものの、その厚さは２０
ｎｍと極めて薄いため、前記銅錯体層を除去して純Ｃｕ
表面を露出させる際に埋め込み配線層のような導電部材
が過度に膜減りするのを回避できる。
線層のような導電部材の表面は、研磨組成物に接触して
前述した銅錯体層が生成されるものの、その厚さは２０
ｎｍと極めて薄いため、前記銅錯体層を除去して純Ｃｕ
表面を露出させる際に埋め込み配線層のような導電部材
が過度に膜減りするのを回避できる。
【００６７】さらに、研磨砥粒としてγ−アルミナに比
べて極めて軟質のコロイダルアルミナを用いることによ
って、例えば基板上に成膜された銅もしくは銅合金の金
属膜を研磨する際、前記金属の研磨表面への傷発生を抑
制できる。その結果、前記絶縁膜に断線に繋がる傷のな
い信頼性の高い埋め込み配線を形成することができる。
べて極めて軟質のコロイダルアルミナを用いることによ
って、例えば基板上に成膜された銅もしくは銅合金の金
属膜を研磨する際、前記金属の研磨表面への傷発生を抑
制できる。その結果、前記絶縁膜に断線に繋がる傷のな
い信頼性の高い埋め込み配線を形成することができる。
【００６８】さらに、非イオン性、両性イオン性、陰イ
オン性、陽イオン性の界面活性剤がさらに含有する研磨
組成物を用いれば、前記エッチバック工程においてＣｕ
またはＣｕ合金からなる配線材料膜とＳｉＯ2 のような
絶縁膜との選択研磨性を高めることができる。その結
果、下地の絶縁膜の膜減り（シンニング）を抑制でき、
絶縁耐圧の高い半導体装置を製造することが可能にな
る。また、このような界面活性剤を含む研磨組成物を用
いることによって、前記エッチバック工程後の洗浄にお
いて前記絶縁膜上に残留した微細な配線材料および有機
物等の汚染物質を容易に除去することが可能になる。そ
の結果、絶縁膜表面の有機物や残留配線材料が除去され
た清浄な表面を有する半導体装置を製造することができ
る。
オン性、陽イオン性の界面活性剤がさらに含有する研磨
組成物を用いれば、前記エッチバック工程においてＣｕ
またはＣｕ合金からなる配線材料膜とＳｉＯ2 のような
絶縁膜との選択研磨性を高めることができる。その結
果、下地の絶縁膜の膜減り（シンニング）を抑制でき、
絶縁耐圧の高い半導体装置を製造することが可能にな
る。また、このような界面活性剤を含む研磨組成物を用
いることによって、前記エッチバック工程後の洗浄にお
いて前記絶縁膜上に残留した微細な配線材料および有機
物等の汚染物質を容易に除去することが可能になる。そ
の結果、絶縁膜表面の有機物や残留配線材料が除去され
た清浄な表面を有する半導体装置を製造することができ
る。
【００６９】次に、本発明に係わるデュアルダマシン構
造の配線を有する半導体装置の製造方法を説明する。
造の配線を有する半導体装置の製造方法を説明する。
【００７０】この半導体装置の製造方法は、半導体基板
上の絶縁膜に配線層に相当する形状の溝およびこの溝底
部の一部に位置する前記絶縁膜部分に前記半導体基板表
面に達する開口部を形成する工程と、前記溝および開口
部を含む前記絶縁膜上に銅または銅合金からなる配線材
料膜を形成する工程と、銅と反応して水に難溶性で、か
つ銅よりも機械的に脆弱な銅錯体を生成する水溶性の第
１有機酸と、カルボキシル基およびヒドロキシル基をそ
れぞれ１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水
とを含有する研磨組成物を用いて前記配線材料膜を研磨
し、それによって前記開口部および前記溝内にデュアル
ダマシン構造を有する配線を形成する工程とを具備す
る。
上の絶縁膜に配線層に相当する形状の溝およびこの溝底
部の一部に位置する前記絶縁膜部分に前記半導体基板表
面に達する開口部を形成する工程と、前記溝および開口
部を含む前記絶縁膜上に銅または銅合金からなる配線材
料膜を形成する工程と、銅と反応して水に難溶性で、か
つ銅よりも機械的に脆弱な銅錯体を生成する水溶性の第
１有機酸と、カルボキシル基およびヒドロキシル基をそ
れぞれ１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水
とを含有する研磨組成物を用いて前記配線材料膜を研磨
し、それによって前記開口部および前記溝内にデュアル
ダマシン構造を有する配線を形成する工程とを具備す
る。
【００７１】前記開口部が位置する前記半導体基板の表
面には、前記基板と同一導電型もしくは前記基板と反対
導電型の拡散層を形成することを許容する。前者の拡散
層は、基板バイアス用として利用でき、後者の拡散層は
配線層として利用することができる。
面には、前記基板と同一導電型もしくは前記基板と反対
導電型の拡散層を形成することを許容する。前者の拡散
層は、基板バイアス用として利用でき、後者の拡散層は
配線層として利用することができる。
【００７２】前記絶縁膜としては、例えばシリコン酸化
膜、ボロン添加ガラス膜（ＢＰＳＧ膜）、リン添加ガラ
ス膜（ＰＳＧ膜）等を用いることができる。この絶縁膜
は、表面に窒化シリコン、炭素、アルミナ、窒化ホウ
素、ダイヤモンド等からなる絶縁性の研磨ストッパ膜が
被覆されることを許容する。
膜、ボロン添加ガラス膜（ＢＰＳＧ膜）、リン添加ガラ
ス膜（ＰＳＧ膜）等を用いることができる。この絶縁膜
は、表面に窒化シリコン、炭素、アルミナ、窒化ホウ
素、ダイヤモンド等からなる絶縁性の研磨ストッパ膜が
被覆されることを許容する。
【００７３】前記絶縁膜は、前述した比誘電率が３．５
以下の絶縁材料から作られることが好ましい。このよう
な比誘電率を有する絶縁膜を用いることによって、この
絶縁膜に埋設された銅または銅合金からなるデュアルダ
マシン構造の配線層の信号伝播速度を高めことが可能に
なる。
以下の絶縁材料から作られることが好ましい。このよう
な比誘電率を有する絶縁膜を用いることによって、この
絶縁膜に埋設された銅または銅合金からなるデュアルダ
マシン構造の配線層の信号伝播速度を高めことが可能に
なる。
【００７４】前記絶縁膜に溝および開口部を形成するに
は、例えば： （１）前記絶縁膜に配線層の形状に相当する溝をエッチ
ング技術により形成した後、この溝底部の一部を選択的
にエッチングして前記半導体基板の表面に達する開口部
を形成する方法；または （２）前記絶縁膜に選択エッチング技術によりホールを
その底部から前記基板表面までの厚さが後述する溝の深
さ相当するするように形成した後、前記ホールを含む前
記絶縁膜に選択的にエッチングして配線層の形状に相当
する溝を形成するとともに、前記ホール底部の絶縁膜部
分を除去する方法；が採用される。
は、例えば： （１）前記絶縁膜に配線層の形状に相当する溝をエッチ
ング技術により形成した後、この溝底部の一部を選択的
にエッチングして前記半導体基板の表面に達する開口部
を形成する方法；または （２）前記絶縁膜に選択エッチング技術によりホールを
その底部から前記基板表面までの厚さが後述する溝の深
さ相当するするように形成した後、前記ホールを含む前
記絶縁膜に選択的にエッチングして配線層の形状に相当
する溝を形成するとともに、前記ホール底部の絶縁膜部
分を除去する方法；が採用される。
【００７５】前記Ｃｕ合金としては、例えばＣｕ−Ｓｉ
合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−
Ａｇ合金等を用いることができる。
合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−
Ａｇ合金等を用いることができる。
【００７６】前記ＣｕまたはＣｕ合金からなる配線材料
膜は、スパッタ蒸着、真空蒸着、または無電解メッキ等
により形成される。具体的には、銅もしくは銅合金をス
パッタ法またはＣＶＤ法により堆積し、さらに無電解銅
メッキを施して銅または銅合金からなる配線材料膜を形
成する。
膜は、スパッタ蒸着、真空蒸着、または無電解メッキ等
により形成される。具体的には、銅もしくは銅合金をス
パッタ法またはＣＶＤ法により堆積し、さらに無電解銅
メッキを施して銅または銅合金からなる配線材料膜を形
成する。
【００７７】前記研磨組成物中の前記第１有機酸および
その含有量は、それぞれ前述した銅系金属用研磨組成物
と同様なもの、同様な範囲にすることが好ましい。
その含有量は、それぞれ前述した銅系金属用研磨組成物
と同様なもの、同様な範囲にすることが好ましい。
【００７８】前記研磨組成物中の前記第２有機酸および
その含有量は、前述した銅系金属用研磨組成物と同様な
もの、同様な範囲にすることが好ましい。
その含有量は、前述した銅系金属用研磨組成物と同様な
もの、同様な範囲にすることが好ましい。
【００７９】前記研磨組成物中の研磨砥粒は、シリカ、
ジルコニア、酸化セリウムおよびアルミナから選ばれる
少なくとも１つの材料から作られ、特にコロイダルアル
ミナ単独もしくはコロイダルアルミナとコロイダルシリ
カのようなシリカ粒子との混合粒子であることが好まし
い。このようなコロイダルアルミナを研磨砥粒として含
む研磨組成物は、銅もしくは銅合金の研磨表面への損傷
を抑制することが可能になる。
ジルコニア、酸化セリウムおよびアルミナから選ばれる
少なくとも１つの材料から作られ、特にコロイダルアル
ミナ単独もしくはコロイダルアルミナとコロイダルシリ
カのようなシリカ粒子との混合粒子であることが好まし
い。このようなコロイダルアルミナを研磨砥粒として含
む研磨組成物は、銅もしくは銅合金の研磨表面への損傷
を抑制することが可能になる。
【００８０】前記研磨砥粒は、０．０２〜０．１μｍの
平均一次粒径を有し、球状もしくは球に近似した形状を
有することが好ましい。このような研磨砥粒を含む研磨
組成物により研磨処理を行うと、ＣｕまたはＣｕ合金の
研磨表面への損傷を抑制することができる。
平均一次粒径を有し、球状もしくは球に近似した形状を
有することが好ましい。このような研磨砥粒を含む研磨
組成物により研磨処理を行うと、ＣｕまたはＣｕ合金の
研磨表面への損傷を抑制することができる。
【００８１】前記研磨砥粒の含有量は、前述した銅系金
属用研磨組成物と同様な１〜２０重量％、より好ましく
は２〜７重量％の範囲にすることが望ましい。
属用研磨組成物と同様な１〜２０重量％、より好ましく
は２〜７重量％の範囲にすることが望ましい。
【００８２】前記研磨組成物中の前記酸化剤およびその
含有量は、それぞれ前述した銅系金属用研磨組成物と同
様なものおよび同様な範囲にすることが好ましい。
含有量は、それぞれ前述した銅系金属用研磨組成物と同
様なものおよび同様な範囲にすることが好ましい。
【００８３】前記研磨組成物は、さらに非イオン性、両
性イオン性、陰イオン性、陽イオン性の界面活性剤が添
加されることを許容する。
性イオン性、陰イオン性、陽イオン性の界面活性剤が添
加されることを許容する。
【００８４】前記研磨組成物による研磨処理は、例えば
前述したＦＩＧ．３に示すポリシング装置が用いて行わ
れる。
前述したＦＩＧ．３に示すポリシング装置が用いて行わ
れる。
【００８５】前述した図３に示すポリシング装置を用い
る研磨処理において、基板ホルダで保持された基板を前
記研磨パッドに与える荷重は研磨組成物の組成により適
宜選定されるが、例えば５０〜１０００ｇ／ｃｍ2 にす
ることが好ましい。
る研磨処理において、基板ホルダで保持された基板を前
記研磨パッドに与える荷重は研磨組成物の組成により適
宜選定されるが、例えば５０〜１０００ｇ／ｃｍ2 にす
ることが好ましい。
【００８６】本発明に係わる半導体装置の製造におい
て、前記半導体基板上の前記溝および開口部を含む前記
絶縁膜に前記配線材料膜を形成する前に導電性バリア層
を形成することを許容する。このような導電性バリア層
を前記溝および開口部を含む前記絶縁膜に形成すること
によって、Ｃｕのような配線材料膜の形成、エッチバッ
クにより前記導電性バリア層で囲まれた前記溝および開
口部にデュアルダマシン構造の配線層を形成することが
可能になる。その結果、配線材料であるＣｕが前記絶縁
膜に拡散するのを前記導電性バリア層で阻止し、Ｃｕに
よる半導体基板の汚染を防止することが可能になる。
て、前記半導体基板上の前記溝および開口部を含む前記
絶縁膜に前記配線材料膜を形成する前に導電性バリア層
を形成することを許容する。このような導電性バリア層
を前記溝および開口部を含む前記絶縁膜に形成すること
によって、Ｃｕのような配線材料膜の形成、エッチバッ
クにより前記導電性バリア層で囲まれた前記溝および開
口部にデュアルダマシン構造の配線層を形成することが
可能になる。その結果、配線材料であるＣｕが前記絶縁
膜に拡散するのを前記導電性バリア層で阻止し、Ｃｕに
よる半導体基板の汚染を防止することが可能になる。
【００８７】前記導電性バリア層は、例えばＴｉＮ、Ｔ
ｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，ＴａＳｉＮ，Ｔａ，Ｃ
ｏ，Ｃｏ，Ｚｒ，ＺｒＮおよびＣｕＴａ合金から選ばれ
る１層または２層以上から作られる。このような導電性
バリア層は、１５〜５０ｎｍの厚さを有することが好ま
しい。
ｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，ＴａＳｉＮ，Ｔａ，Ｃ
ｏ，Ｃｏ，Ｚｒ，ＺｒＮおよびＣｕＴａ合金から選ばれ
る１層または２層以上から作られる。このような導電性
バリア層は、１５〜５０ｎｍの厚さを有することが好ま
しい。
【００８８】以上説明した本発明に係わる半導体装置の
製造方法は、半導体基板上の絶縁膜に配線層に相当する
溝およびこの溝底部の一部に位置する前記絶縁膜部部に
前記半導体基板表面に達する開口部を形成し、これら溝
および開口物を含む前記絶縁膜上にＣｕまたはＣｕ合金
からなる配線材料膜を形成する。つづいて、銅と反応し
て水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体を
生成する水溶性の第１有機酸と、カルボキシル基および
ヒドロキシル基をそれぞれ１つ持つ第２有機酸と、研磨
砥粒と、酸化剤と水とを含有する銅系金属用研磨組成物
と例えば前述した図３に示すポリシング装置とを用いて
前記配線材料膜を前記絶縁膜の表面が露出するまで研磨
する。前記研磨組成物は、既述したようにＣｕ膜または
Ｃｕ合金膜の浸漬時において前記Ｃｕ膜またはＣｕ合金
膜を全く溶解せず、かつ研磨時においてＣｕ膜またはＣ
ｕ合金膜を高い速度で研磨することができる。
製造方法は、半導体基板上の絶縁膜に配線層に相当する
溝およびこの溝底部の一部に位置する前記絶縁膜部部に
前記半導体基板表面に達する開口部を形成し、これら溝
および開口物を含む前記絶縁膜上にＣｕまたはＣｕ合金
からなる配線材料膜を形成する。つづいて、銅と反応し
て水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体を
生成する水溶性の第１有機酸と、カルボキシル基および
ヒドロキシル基をそれぞれ１つ持つ第２有機酸と、研磨
砥粒と、酸化剤と水とを含有する銅系金属用研磨組成物
と例えば前述した図３に示すポリシング装置とを用いて
前記配線材料膜を前記絶縁膜の表面が露出するまで研磨
する。前記研磨組成物は、既述したようにＣｕ膜または
Ｃｕ合金膜の浸漬時において前記Ｃｕ膜またはＣｕ合金
膜を全く溶解せず、かつ研磨時においてＣｕ膜またはＣ
ｕ合金膜を高い速度で研磨することができる。
【００８９】その結果、前記研磨工程において前記配線
材料膜はその表面から順次ポリシングされる、いわゆる
エッチバックがなされるため、前記絶縁膜の前記溝およ
び開口部内にデュアルダマシン構造を有する配線層を例
えば前記絶縁膜表面と面一に形成できる。また、エッチ
バック工程後の前記配線層は前記研磨組成物と接触され
るが、前述したようにＣｕまたはＣｕ合金を溶解しない
ため、前記配線層が溶解（エッチング）されるのを回避
できる。
材料膜はその表面から順次ポリシングされる、いわゆる
エッチバックがなされるため、前記絶縁膜の前記溝およ
び開口部内にデュアルダマシン構造を有する配線層を例
えば前記絶縁膜表面と面一に形成できる。また、エッチ
バック工程後の前記配線層は前記研磨組成物と接触され
るが、前述したようにＣｕまたはＣｕ合金を溶解しない
ため、前記配線層が溶解（エッチング）されるのを回避
できる。
【００９０】したがって、高精度のデュアルダマシン構
造の配線層を有する半導体装置を製造することができ
る。
造の配線層を有する半導体装置を製造することができ
る。
【００９１】また、前記絶縁膜に形成された埋配線層の
表面は、研磨組成物に接触して前述した銅錯体層が生成
されるものの、その厚さは２０ｎｍと極めて薄いため、
前記銅錯体層を除去して純Ｃｕ表面を露出させる際に配
線層が過度に膜減りするのを回避できる。
表面は、研磨組成物に接触して前述した銅錯体層が生成
されるものの、その厚さは２０ｎｍと極めて薄いため、
前記銅錯体層を除去して純Ｃｕ表面を露出させる際に配
線層が過度に膜減りするのを回避できる。
【００９２】さらに、研磨砥粒としてγ−アルミナに比
べて極めて軟質のコロイダルアルミナを用いることによ
って、例えば基板上に成膜された銅もしくは銅合金の金
属膜を研磨する際、前記金属の研磨表面への傷発生を抑
制できる。その結果、前記絶縁膜に断線に繋がる傷のな
い信頼性の高いデュアルダマシン構造の配線を形成する
ことができる。
べて極めて軟質のコロイダルアルミナを用いることによ
って、例えば基板上に成膜された銅もしくは銅合金の金
属膜を研磨する際、前記金属の研磨表面への傷発生を抑
制できる。その結果、前記絶縁膜に断線に繋がる傷のな
い信頼性の高いデュアルダマシン構造の配線を形成する
ことができる。
【００９３】さらに、非イオン性、両性イオン性、陰イ
オン性、陽イオン性の界面活性剤がさらに含有する研磨
組成物を用いれば、下地の絶縁膜の膜減り（シンニン
グ）を抑制でき、絶縁耐圧の高い半導体装置を製造する
ことが可能になり、かつエッチバック工程後の洗浄にお
いて前記絶縁膜上に残留した微細な配線材料および有機
物等の汚染物質を容易に除去することが可能になる。
オン性、陽イオン性の界面活性剤がさらに含有する研磨
組成物を用いれば、下地の絶縁膜の膜減り（シンニン
グ）を抑制でき、絶縁耐圧の高い半導体装置を製造する
ことが可能になり、かつエッチバック工程後の洗浄にお
いて前記絶縁膜上に残留した微細な配線材料および有機
物等の汚染物質を容易に除去することが可能になる。
【００９４】次に、本発明に係わる多層配線構造を有す
る半導体装置の製造方法を説明する。
る半導体装置の製造方法を説明する。
【００９５】この半導体装置の製造方法は、半導体基板
上の第１絶縁膜に少なくとも第１ビアフィルに相当する
形状の第１開口部を形成する工程と、前記開口部を含む
前記絶縁膜上に銅または銅合金からなる第１配線材料膜
を形成する工程と、銅と反応して水に難溶性で、かつ銅
よりも機械的に脆弱な銅錯体を生成する水溶性の第１有
機酸と、カルボキシル基およびヒドロキシル基をそれぞ
れ１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを
含有する第１研磨組成物を用いて前記第１配線材料膜を
研磨し、それによって前記第１開口部に前記第１ビアフ
ィルを形成する工程と、前記第１ビアフィルを含む前記
第１絶縁膜上に第２絶縁膜を形成する工程；前記第２絶
縁膜に少なくとも前記第１ビアフィルに到達する第２ビ
アフィルに相当する形状の第２開口部を形成する工程
と、前記第２開口部を含む前記第２絶縁膜上に銅または
銅合金からなる第２配線材料膜を形成する工程と、銅と
反応して水に難溶性で、かつ銅よりも機械的に脆弱な銅
錯体を生成する水溶性の第１有機酸と、カルボキシル基
およびヒドロキシル基をそれぞれ１つ持つ第２有機酸
と、研磨砥粒と、酸化剤と水とを含有する第２研磨組成
物を用いて前記第２配線材料膜を研磨し、それによって
前記第２開口部に前記第２ビアフィルを形成する工程と
を具備する。
上の第１絶縁膜に少なくとも第１ビアフィルに相当する
形状の第１開口部を形成する工程と、前記開口部を含む
前記絶縁膜上に銅または銅合金からなる第１配線材料膜
を形成する工程と、銅と反応して水に難溶性で、かつ銅
よりも機械的に脆弱な銅錯体を生成する水溶性の第１有
機酸と、カルボキシル基およびヒドロキシル基をそれぞ
れ１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを
含有する第１研磨組成物を用いて前記第１配線材料膜を
研磨し、それによって前記第１開口部に前記第１ビアフ
ィルを形成する工程と、前記第１ビアフィルを含む前記
第１絶縁膜上に第２絶縁膜を形成する工程；前記第２絶
縁膜に少なくとも前記第１ビアフィルに到達する第２ビ
アフィルに相当する形状の第２開口部を形成する工程
と、前記第２開口部を含む前記第２絶縁膜上に銅または
銅合金からなる第２配線材料膜を形成する工程と、銅と
反応して水に難溶性で、かつ銅よりも機械的に脆弱な銅
錯体を生成する水溶性の第１有機酸と、カルボキシル基
およびヒドロキシル基をそれぞれ１つ持つ第２有機酸
と、研磨砥粒と、酸化剤と水とを含有する第２研磨組成
物を用いて前記第２配線材料膜を研磨し、それによって
前記第２開口部に前記第２ビアフィルを形成する工程と
を具備する。
【００９６】前記第１ビアフィルが位置する前記半導体
基板の表面には、前記基板と同一導電型もしくは前記基
板と反対導電型の拡散層を形成することを許容する。前
者の拡散層は、基板バイアス用として利用でき、後者の
拡散層は配線層として利用することができる。
基板の表面には、前記基板と同一導電型もしくは前記基
板と反対導電型の拡散層を形成することを許容する。前
者の拡散層は、基板バイアス用として利用でき、後者の
拡散層は配線層として利用することができる。
【００９７】前記第１、第２の絶縁膜としては、例えば
シリコン酸化膜、ボロン添加ガラス膜（ＢＰＳＧ膜）、
リン添加ガラス膜（ＰＳＧ膜）等を用いることができ
る。前記第２絶縁膜は、表面に窒化シリコン、炭素、ア
ルミナ、窒化ホウ素、ダイヤモンド等からなる絶縁性の
研磨ストッパ膜が被覆されることを許容する。
シリコン酸化膜、ボロン添加ガラス膜（ＢＰＳＧ膜）、
リン添加ガラス膜（ＰＳＧ膜）等を用いることができ
る。前記第２絶縁膜は、表面に窒化シリコン、炭素、ア
ルミナ、窒化ホウ素、ダイヤモンド等からなる絶縁性の
研磨ストッパ膜が被覆されることを許容する。
【００９８】前記第１、第２の絶縁膜のうちの少なくと
も一方の絶縁膜は、前述した比誘電率が３．５以下の絶
縁材料から作られることが好ましい。
も一方の絶縁膜は、前述した比誘電率が３．５以下の絶
縁材料から作られることが好ましい。
【００９９】前記Ｃｕ合金としては、例えばＣｕ−Ｓｉ
合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−
Ａｇ合金等を用いることができる。
合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−
Ａｇ合金等を用いることができる。
【０１００】前記ＣｕまたはＣｕ合金からなる第１、第
２の配線材料膜は、スパッタ蒸着、真空蒸着、または無
電解メッキ等により形成される。具体的には、銅もしく
は銅合金をスパッタ法またはＣＶＤ法により堆積し、さ
らに無電解銅メッキを施して銅または銅合金からなる第
１、第２の配線材料膜を形成する。
２の配線材料膜は、スパッタ蒸着、真空蒸着、または無
電解メッキ等により形成される。具体的には、銅もしく
は銅合金をスパッタ法またはＣＶＤ法により堆積し、さ
らに無電解銅メッキを施して銅または銅合金からなる第
１、第２の配線材料膜を形成する。
【０１０１】前記第１、第２の研磨組成物中の前記第１
有機酸およびその含有量は、それぞれ前述した銅系金属
用研磨組成物と同様なもの、同様な範囲にすることが好
ましい。
有機酸およびその含有量は、それぞれ前述した銅系金属
用研磨組成物と同様なもの、同様な範囲にすることが好
ましい。
【０１０２】前記第１、第２の研磨組成物中の前記第２
有機酸およびその含有量は、前述した銅系金属用研磨組
成物と同様なもの、同様な範囲にすることが好ましい。
有機酸およびその含有量は、前述した銅系金属用研磨組
成物と同様なもの、同様な範囲にすることが好ましい。
【０１０３】前記第１、第２の研磨組成物中の研磨砥粒
は、シリカ、ジルコニア、酸化セリウムおよびアルミナ
から選ばれる少なくとも１つの材料から作られ、特にコ
ロイダルアルミナ単独もしくはコロイダルアルミナとコ
ロイダルシリカのようなシリカ粒子との混合粒子である
ことが好ましい。このようなコロイダルアルミナを研磨
砥粒として含む研磨組成物は、銅もしくは銅合金の研磨
表面への損傷を抑制することが可能になる。
は、シリカ、ジルコニア、酸化セリウムおよびアルミナ
から選ばれる少なくとも１つの材料から作られ、特にコ
ロイダルアルミナ単独もしくはコロイダルアルミナとコ
ロイダルシリカのようなシリカ粒子との混合粒子である
ことが好ましい。このようなコロイダルアルミナを研磨
砥粒として含む研磨組成物は、銅もしくは銅合金の研磨
表面への損傷を抑制することが可能になる。
【０１０４】前記研磨砥粒は、０．０２〜０．１μｍの
平均一次粒径を有し、球状もしくは球に近似した形状を
有することが好ましい。このような研磨砥粒を含む研磨
組成物により研磨処理を行うと、ＣｕまたはＣｕ合金の
研磨表面への損傷を抑制することができる。
平均一次粒径を有し、球状もしくは球に近似した形状を
有することが好ましい。このような研磨砥粒を含む研磨
組成物により研磨処理を行うと、ＣｕまたはＣｕ合金の
研磨表面への損傷を抑制することができる。
【０１０５】前記研磨砥粒の含有量は、前述した銅系金
属用研磨組成物と同様な１〜２０重量％、より好ましく
は２〜７重量％の範囲にすることが望ましい。
属用研磨組成物と同様な１〜２０重量％、より好ましく
は２〜７重量％の範囲にすることが望ましい。
【０１０６】前記第１、第２の研磨組成物中の前記酸化
剤およびその含有量は、それぞれ前述した銅系金属用研
磨組成物と同様なものおよび同様な範囲にすることが好
ましい。
剤およびその含有量は、それぞれ前述した銅系金属用研
磨組成物と同様なものおよび同様な範囲にすることが好
ましい。
【０１０７】前記第１、第２の研磨組成物は、さらに非
イオン性、両性イオン性、陰イオン性、陽イオン性の界
面活性剤が添加されることを許容する。
イオン性、両性イオン性、陰イオン性、陽イオン性の界
面活性剤が添加されることを許容する。
【０１０８】前記第１、第２の研磨組成物による研磨処
理は、例えば前述した図３に示すポリシング装置が用い
て行われる。
理は、例えば前述した図３に示すポリシング装置が用い
て行われる。
【０１０９】図３に示すポリシング装置を用いる研磨処
理において、基板ホルダで保持された基板を前記研磨パ
ッドに与える荷重は研磨組成物の組成により適宜選定さ
れるが、例えば５０〜１０００ｇ／ｃｍ2 にすることが
好ましい。
理において、基板ホルダで保持された基板を前記研磨パ
ッドに与える荷重は研磨組成物の組成により適宜選定さ
れるが、例えば５０〜１０００ｇ／ｃｍ2 にすることが
好ましい。
【０１１０】第１、第２のの研磨組成物は、互いに成分
組成および組成比率が同一であっても、互いに成分組成
または組成比率が異なってもよい。
組成および組成比率が同一であっても、互いに成分組成
または組成比率が異なってもよい。
【０１１１】本発明に係わる半導体装置の製造におい
て、以下に説明する工程を追加することを許容する。
て、以下に説明する工程を追加することを許容する。
【０１１２】（１）前記第１絶縁膜に第１配線層に相当
する形状の第１溝を形成し、この第１溝および前記第１
開口部を含む前記第１絶縁膜上に銅または銅合金からな
る第１配線材料膜を形成した後、前記第１研磨組成物を
用いて前記第１配線材料膜を研磨し、それによって前記
第１開口部に前記第１ビアフィルを、前記第１溝に前記
第１配線層を形成する。
する形状の第１溝を形成し、この第１溝および前記第１
開口部を含む前記第１絶縁膜上に銅または銅合金からな
る第１配線材料膜を形成した後、前記第１研磨組成物を
用いて前記第１配線材料膜を研磨し、それによって前記
第１開口部に前記第１ビアフィルを、前記第１溝に前記
第１配線層を形成する。
【０１１３】（２）前記第２絶縁膜に第２配線層に相当
する形状の第２溝を形成し、この第２溝および前記第２
開口部を含む前記第２絶縁膜上に銅または銅合金からな
る第２配線材料膜を形成した後、前記第２研磨組成物を
用いて前記第２配線材料膜を研磨し、それによって前記
第２開口部に前記第２ビアフィルを、前記第２溝に前記
第２配線層を形成する。
する形状の第２溝を形成し、この第２溝および前記第２
開口部を含む前記第２絶縁膜上に銅または銅合金からな
る第２配線材料膜を形成した後、前記第２研磨組成物を
用いて前記第２配線材料膜を研磨し、それによって前記
第２開口部に前記第２ビアフィルを、前記第２溝に前記
第２配線層を形成する。
【０１１４】（３）前記第１絶縁膜に第１配線層に相当
する形状の第１溝を形成し、この第１溝および前記第１
開口部を含む前記第１絶縁膜上に銅または銅合金からな
る第１配線材料膜を形成した後、前記第１研磨組成物を
用いて前記第１配線材料膜を研磨し、それによって前記
第１開口部に前記第１ビアフィルを、前記第１溝に前記
第１配線層を形成する。つづいて、前記第１絶縁膜上に
形成した前記第２絶縁膜に第２配線層に相当する形状の
第２溝を形成し、この第２溝および前記第２開口部を含
む前記第２絶縁膜上に銅または銅合金からなる第２配線
材料膜を形成した後、前記第２研磨組成物を用いて前記
第２配線材料膜を研磨し、それによって前記第２開口部
に前記第２ビアフィルを、前記第２溝に前記第２配線層
を形成する。
する形状の第１溝を形成し、この第１溝および前記第１
開口部を含む前記第１絶縁膜上に銅または銅合金からな
る第１配線材料膜を形成した後、前記第１研磨組成物を
用いて前記第１配線材料膜を研磨し、それによって前記
第１開口部に前記第１ビアフィルを、前記第１溝に前記
第１配線層を形成する。つづいて、前記第１絶縁膜上に
形成した前記第２絶縁膜に第２配線層に相当する形状の
第２溝を形成し、この第２溝および前記第２開口部を含
む前記第２絶縁膜上に銅または銅合金からなる第２配線
材料膜を形成した後、前記第２研磨組成物を用いて前記
第２配線材料膜を研磨し、それによって前記第２開口部
に前記第２ビアフィルを、前記第２溝に前記第２配線層
を形成する。
【０１１５】（４）前記第１絶縁膜に第１配線層に相当
する形状の第１溝を形成し、この第１溝および前記第１
開口部を含む前記第１絶縁膜上に銅または銅合金からな
る第１配線材料膜を形成した後、前記第１研磨組成物を
用いて前記第１配線材料膜を研磨し、それによって前記
第１開口部に前記第１ビアフィルを、前記第１溝に前記
第１配線層を形成する。つづいて、前記第１絶縁膜上に
形成した前記第２絶縁膜に前記第１配線層に達する第３
ビアフィルに相当する形状の第３開口部を形成し、この
第３開口部および前記第２開口部を含む前記第２絶縁膜
上に銅または銅合金からなる第２配線材料膜を形成した
後、前記第２研磨組成物を用いて前記第２配線材料膜を
研磨し、それによって前記第２開口部に前記第２ビアフ
ィルを、前記第３開口部に前記第３ビアフィルを形成す
る。
する形状の第１溝を形成し、この第１溝および前記第１
開口部を含む前記第１絶縁膜上に銅または銅合金からな
る第１配線材料膜を形成した後、前記第１研磨組成物を
用いて前記第１配線材料膜を研磨し、それによって前記
第１開口部に前記第１ビアフィルを、前記第１溝に前記
第１配線層を形成する。つづいて、前記第１絶縁膜上に
形成した前記第２絶縁膜に前記第１配線層に達する第３
ビアフィルに相当する形状の第３開口部を形成し、この
第３開口部および前記第２開口部を含む前記第２絶縁膜
上に銅または銅合金からなる第２配線材料膜を形成した
後、前記第２研磨組成物を用いて前記第２配線材料膜を
研磨し、それによって前記第２開口部に前記第２ビアフ
ィルを、前記第３開口部に前記第３ビアフィルを形成す
る。
【０１１６】本発明に係わる半導体装置の製造におい
て、第１開口部（および第１溝）を含む前記第１絶縁膜
に前記第１配線材料膜を形成する前に導電性バリア層を
形成したり、第２開口部（および第２溝）を含む前記第
２絶縁膜に前記第２配線材料膜を形成する前に導電性バ
リア層を形成することを許容する。このような導電性バ
リア層を前記開口部（および溝）を含む前記絶縁膜に形
成することによって、Ｃｕのような配線材料膜の形成、
エッチバックにより前記導電性バリア層で囲まれた前記
開口部にビアフィルを形成することが可能になる。その
結果、配線材料であるＣｕが前記絶縁膜に拡散するのを
前記導電性バリア層で阻止し、Ｃｕによる半導体基板の
汚染を防止することが可能になる。
て、第１開口部（および第１溝）を含む前記第１絶縁膜
に前記第１配線材料膜を形成する前に導電性バリア層を
形成したり、第２開口部（および第２溝）を含む前記第
２絶縁膜に前記第２配線材料膜を形成する前に導電性バ
リア層を形成することを許容する。このような導電性バ
リア層を前記開口部（および溝）を含む前記絶縁膜に形
成することによって、Ｃｕのような配線材料膜の形成、
エッチバックにより前記導電性バリア層で囲まれた前記
開口部にビアフィルを形成することが可能になる。その
結果、配線材料であるＣｕが前記絶縁膜に拡散するのを
前記導電性バリア層で阻止し、Ｃｕによる半導体基板の
汚染を防止することが可能になる。
【０１１７】前記導電性バリア層は、例えばＴｉＮ、Ｔ
ｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，Ｔａ，Ｃｏ，Ｃｏ，Ｚ
ｒ，ＺｒＮおよびＣｕＴａ合金から選ばれる１層または
２層以上から作られる。このような導電性バリア層は、
１５〜５０ｎｍの厚さを有することが好ましい。
ｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，Ｔａ，Ｃｏ，Ｃｏ，Ｚ
ｒ，ＺｒＮおよびＣｕＴａ合金から選ばれる１層または
２層以上から作られる。このような導電性バリア層は、
１５〜５０ｎｍの厚さを有することが好ましい。
【０１１８】前記第１絶縁膜に第１配線層を形成する、
例えば前記（１），（３），（４）の方法の場合、その
第１配線層の形成後、前記第２絶縁膜を形成前に、前記
第１配線層を含む前記第１絶縁膜上に窒化ケイ素および
窒素添加酸化ケイ素から選ばれる少なくとも１つの絶縁
材料からなるバリア層を形成することを許容する。この
バリア層の厚さは、５０〜２００μｍにすることが好ま
しい。このようなバリア層は、前記銅または銅合金から
なる第１配線層の露出表面を覆うことができるため、こ
の第１配線層の銅または銅合金が前記第２絶縁膜を経由
して前記第１絶縁膜に戻り、ここから前記半導体基板に
拡散して汚染するのを防止できる。また、前記絶縁材料
からなるバリア層は第２絶縁膜に形成された第２ビアフ
ィル（および第２配線層）から銅または銅合金がその下
の第１絶縁膜に拡散するのを防止できる。その結果、前
記第２絶縁膜に第２開口部（および第２溝）に予め銅ま
たは銅合金の拡散を防止するための前述した導電性バリ
ア層の形成を省略することが可能になる。
例えば前記（１），（３），（４）の方法の場合、その
第１配線層の形成後、前記第２絶縁膜を形成前に、前記
第１配線層を含む前記第１絶縁膜上に窒化ケイ素および
窒素添加酸化ケイ素から選ばれる少なくとも１つの絶縁
材料からなるバリア層を形成することを許容する。この
バリア層の厚さは、５０〜２００μｍにすることが好ま
しい。このようなバリア層は、前記銅または銅合金から
なる第１配線層の露出表面を覆うことができるため、こ
の第１配線層の銅または銅合金が前記第２絶縁膜を経由
して前記第１絶縁膜に戻り、ここから前記半導体基板に
拡散して汚染するのを防止できる。また、前記絶縁材料
からなるバリア層は第２絶縁膜に形成された第２ビアフ
ィル（および第２配線層）から銅または銅合金がその下
の第１絶縁膜に拡散するのを防止できる。その結果、前
記第２絶縁膜に第２開口部（および第２溝）に予め銅ま
たは銅合金の拡散を防止するための前述した導電性バリ
ア層の形成を省略することが可能になる。
【０１１９】また、前記第１絶縁膜に第１配線層を形成
する、例えば前記（１），（３），（４）の方法の場
合、その第１配線層の形成後にその露出表面に前述した
ＴｉＮ、Ｔｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，ＴａＳｉＮ，
Ｔａ，Ｃｏ，Ｃｏ，Ｚｒ，ＺｒＮおよびＣｕＴａ合金か
ら選ばれる１層または２層以上の導電性バリア層を形成
することを許容する。
する、例えば前記（１），（３），（４）の方法の場
合、その第１配線層の形成後にその露出表面に前述した
ＴｉＮ、Ｔｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，ＴａＳｉＮ，
Ｔａ，Ｃｏ，Ｃｏ，Ｚｒ，ＺｒＮおよびＣｕＴａ合金か
ら選ばれる１層または２層以上の導電性バリア層を形成
することを許容する。
【０１２０】以上説明した本発明に係わる半導体装置の
製造方法によれば、第１絶縁膜に半導体基板表面に達す
る銅または銅合金からなる高精度の第１ビアフィルを少
なくとも形成でき、さらに第２絶縁膜に前記第１ビアフ
ィルに接続された銅または銅合金からなる高精度の第２
ビアフィルを少なくとも形成できる。その結果、銅また
は銅合金からなる多層配線構造を有する半導体装置を得
ることができる。
製造方法によれば、第１絶縁膜に半導体基板表面に達す
る銅または銅合金からなる高精度の第１ビアフィルを少
なくとも形成でき、さらに第２絶縁膜に前記第１ビアフ
ィルに接続された銅または銅合金からなる高精度の第２
ビアフィルを少なくとも形成できる。その結果、銅また
は銅合金からなる多層配線構造を有する半導体装置を得
ることができる。
【０１２１】
【実施例】以下、本発明の好ましい実施例を図面を参照
しして詳細に説明する。
しして詳細に説明する。
【０１２２】（実施例１）前述した図３に示すポリシン
グ装置および前記研磨組成物を用いて基板ホルダ５にＣ
ｕ膜が成膜されたシリコンウェハをそのＣｕ膜が研磨パ
ッド（ローデル社製商品名；ＩＣ１０００）２側に対向
するように逆さにして保持し、支持軸４により前記ウェ
ハを研磨パッド２に５００ｇ／ｃｍ2 の荷重を与え、さ
らに前記ターンテーブル１およびホルダ５をそれぞれ１
０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させな
がら、銅系金属用研磨組成物を供給管３から５０ｍＬ／
分の速度で前記研磨パッド２に供給することによって、
前記Ｃｕ膜の研磨を行なった。
グ装置および前記研磨組成物を用いて基板ホルダ５にＣ
ｕ膜が成膜されたシリコンウェハをそのＣｕ膜が研磨パ
ッド（ローデル社製商品名；ＩＣ１０００）２側に対向
するように逆さにして保持し、支持軸４により前記ウェ
ハを研磨パッド２に５００ｇ／ｃｍ2 の荷重を与え、さ
らに前記ターンテーブル１およびホルダ５をそれぞれ１
０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させな
がら、銅系金属用研磨組成物を供給管３から５０ｍＬ／
分の速度で前記研磨パッド２に供給することによって、
前記Ｃｕ膜の研磨を行なった。
【０１２３】なお、銅系金属用研磨組成物としては２−
キノリンカルボン酸（キナルジン酸）、乳酸、ドデシル
硫酸アンモニウム、ポリビニルピロリドン（ＰＶＰ）、
過酸化水素、コロイダルシリカ、コロイダルアルミナお
よび水が下記表１に示す割合で配合されたものを用い
た。
キノリンカルボン酸（キナルジン酸）、乳酸、ドデシル
硫酸アンモニウム、ポリビニルピロリドン（ＰＶＰ）、
過酸化水素、コロイダルシリカ、コロイダルアルミナお
よび水が下記表１に示す割合で配合されたものを用い
た。
【０１２４】また、表面に酸化膜が成長されたシリコン
ウェハを用いた以外、前述したＣｕ膜と同様な条件で酸
化膜を５分間研磨した。
ウェハを用いた以外、前述したＣｕ膜と同様な条件で酸
化膜を５分間研磨した。
【０１２５】さらに、表面にシリコン窒化膜（ＳｉＮ
膜）が成長されたシリコンウェハを用いた以外、前述し
たＣｕ膜と同様な条件でＳｉＮ膜を５分間研磨した。
膜）が成長されたシリコンウェハを用いた以外、前述し
たＣｕ膜と同様な条件でＳｉＮ膜を５分間研磨した。
【０１２６】このような研磨処理におけるＣｕ膜、酸化
膜およびＳｉＮ膜の研磨速度を測定した。また、これら
の研磨速度からＣｕ膜の対酸化膜選択比、対ＳｉＮ膜選
択比を求めた。これらの結果を下記表２に示す。
膜およびＳｉＮ膜の研磨速度を測定した。また、これら
の研磨速度からＣｕ膜の対酸化膜選択比、対ＳｉＮ膜選
択比を求めた。これらの結果を下記表２に示す。
【０１２７】（実施例２〜５）銅系金属用研磨組成物と
して、下記表１に示す組成割合のものを用いた以外、実
施例１と同様な方法によりシリコンウェハ上のＣｕ膜、
酸化膜およびＳｉＮ膜を研磨し、それらの膜の研磨速度
を測定した。また、これらの研磨速度からＣｕ膜の対酸
化膜選択比、対ＳｉＮ膜選択比を求めた。これらの結果
を下記表２に示す。
して、下記表１に示す組成割合のものを用いた以外、実
施例１と同様な方法によりシリコンウェハ上のＣｕ膜、
酸化膜およびＳｉＮ膜を研磨し、それらの膜の研磨速度
を測定した。また、これらの研磨速度からＣｕ膜の対酸
化膜選択比、対ＳｉＮ膜選択比を求めた。これらの結果
を下記表２に示す。
【０１２８】（比較例１，２）銅系金属用研磨組成物と
して、下記表１に示す組成割合のものを用いた以外、実
施例１と同様な方法によりシリコンウェハ上のＣｕ膜、
酸化膜およびＳｉＮ膜を研磨し、それらの膜の研磨速度
を測定した。また、これらの研磨速度からＣｕ膜の対酸
化膜選択比、対ＳｉＮ膜選択比を求めた。これらの結果
を下記表２に示す。
して、下記表１に示す組成割合のものを用いた以外、実
施例１と同様な方法によりシリコンウェハ上のＣｕ膜、
酸化膜およびＳｉＮ膜を研磨し、それらの膜の研磨速度
を測定した。また、これらの研磨速度からＣｕ膜の対酸
化膜選択比、対ＳｉＮ膜選択比を求めた。これらの結果
を下記表２に示す。
【０１２９】
【表１】
【０１３０】
【表２】
【０１３１】前記表１および表２から明らかなように第
１有機酸である２−キノリンカルボン酸（キナルジン
酸）と、酸化剤である過酸化水素と、研磨砥粒であるコ
ロイダルシリカおよびコロイダルアルミナと水の他に第
２有機酸である乳酸を含有する実施例１〜５の銅系金属
用研磨組成物は、有機酸として２−キノリンカルボン酸
（キナルジン酸）のみを用いた比較例１の研磨組成物に
比べて銅研磨速度が速く、かつＣｕ膜の対酸化膜選択
比、対ＳｉＮ膜選択比も高いことがわかる。
１有機酸である２−キノリンカルボン酸（キナルジン
酸）と、酸化剤である過酸化水素と、研磨砥粒であるコ
ロイダルシリカおよびコロイダルアルミナと水の他に第
２有機酸である乳酸を含有する実施例１〜５の銅系金属
用研磨組成物は、有機酸として２−キノリンカルボン酸
（キナルジン酸）のみを用いた比較例１の研磨組成物に
比べて銅研磨速度が速く、かつＣｕ膜の対酸化膜選択
比、対ＳｉＮ膜選択比も高いことがわかる。
【０１３２】一方、有機酸として乳酸のみを用いた比較
例２の研磨組成物はＣｕの研磨速度が速いものの、その
研磨は主に化学的エッチングによるものであるため、ポ
リシング装置による研磨停止後においてもＣｕのエッチ
ングが進行する。その結果、前記研磨組成物をＣｕのエ
ッチバックに適用しても、高精度の埋め込み配線を形成
することが困難になる。
例２の研磨組成物はＣｕの研磨速度が速いものの、その
研磨は主に化学的エッチングによるものであるため、ポ
リシング装置による研磨停止後においてもＣｕのエッチ
ングが進行する。その結果、前記研磨組成物をＣｕのエ
ッチバックに適用しても、高精度の埋め込み配線を形成
することが困難になる。
【０１３３】（実施例６）まず、図５の（Ａ）に示すよ
うに表面に図示しないソース、ドレイン等の拡散層が形
成されたシリコン基板２１上にＣＶＤ法により層間絶縁
膜としての例えば厚さ１０００ｎｍのＳｉＯ2 膜２２を
堆積した後、前記ＳｉＯ2 膜２２にフォトエッチング技
術により配線層に相当する形状を有する深さ５００ｎｍ
の複数の溝２３を形成した。つづいて、図５の（Ｂ）に
示すように前記溝２３を含む前記ＳｉＯ2 膜２２上にス
パッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバリア
層２４および厚さ６００ｎｍのＣｕ膜２５をこの順序で
形成した。
うに表面に図示しないソース、ドレイン等の拡散層が形
成されたシリコン基板２１上にＣＶＤ法により層間絶縁
膜としての例えば厚さ１０００ｎｍのＳｉＯ2 膜２２を
堆積した後、前記ＳｉＯ2 膜２２にフォトエッチング技
術により配線層に相当する形状を有する深さ５００ｎｍ
の複数の溝２３を形成した。つづいて、図５の（Ｂ）に
示すように前記溝２３を含む前記ＳｉＯ2 膜２２上にス
パッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバリア
層２４および厚さ６００ｎｍのＣｕ膜２５をこの順序で
形成した。
【０１３４】次いで、前述した図３に示すポリシング装
置の基板ホルダ５に図５の（Ｂ）に示す基板２１を逆さ
にして保持し、前記ホルダ５の支持軸４により前記基板
をターンテーブル１上のローデル社製商品名；ＩＣ１０
００からなる研磨パッド２に５００ｇ／ｃｍ2 の荷重を
与え、前記ターンテーブル１およびホルダ５をそれぞれ
１０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させ
ながら、銅系金属用研磨組成物を供給管３から５０ｍｌ
／分の速度で前記研磨パッド２に供給して前記基板２１
に形成したＣｕ膜２５およびバリア層２４を前記ＳｉＯ
2 膜２２の表面が露出するまで研磨した。ここで、前記
銅系金属用研磨組成物として２−キノリンカルボン酸
（キナルジン酸）０．６７重量％、乳酸１．２重量％、
ドデシル硫酸アンモニウム０．５７重量％、ポリビニル
ピロリドン（ＰＶＰ）０．４重量％、過酸化水素１３．
３重量％、コロイダルシリカ４．４重量％、コロイダル
アルミナ１．４７重量％および水の組成を有するものを
用いた。前記研磨工程において、前記研磨組成物はＣｕ
膜との接触時のエッチングが全く起こらず、前記研磨パ
ッドによる研磨時の研磨速度が約６０５ｎｍ／分であっ
た。このため、研磨工程において図５の（Ｂ）に示す凸
状のＣｕ膜２５は前記研磨パッドと機械的に接触する表
面から優先的にポリシングされ、さらに露出したバリア
層２４がポリシングされる、いわゆるエッチバックがな
された。その結果、図５の（Ｃ）に示すように前記溝２
３内にバリア層２４が残存すると共に、前記バリア層２
４で覆われた前記溝２３内に前記ＳｉＯ2 膜２２表面と
面一な埋め込みＣｕ配線層２６が形成された。
置の基板ホルダ５に図５の（Ｂ）に示す基板２１を逆さ
にして保持し、前記ホルダ５の支持軸４により前記基板
をターンテーブル１上のローデル社製商品名；ＩＣ１０
００からなる研磨パッド２に５００ｇ／ｃｍ2 の荷重を
与え、前記ターンテーブル１およびホルダ５をそれぞれ
１０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させ
ながら、銅系金属用研磨組成物を供給管３から５０ｍｌ
／分の速度で前記研磨パッド２に供給して前記基板２１
に形成したＣｕ膜２５およびバリア層２４を前記ＳｉＯ
2 膜２２の表面が露出するまで研磨した。ここで、前記
銅系金属用研磨組成物として２−キノリンカルボン酸
（キナルジン酸）０．６７重量％、乳酸１．２重量％、
ドデシル硫酸アンモニウム０．５７重量％、ポリビニル
ピロリドン（ＰＶＰ）０．４重量％、過酸化水素１３．
３重量％、コロイダルシリカ４．４重量％、コロイダル
アルミナ１．４７重量％および水の組成を有するものを
用いた。前記研磨工程において、前記研磨組成物はＣｕ
膜との接触時のエッチングが全く起こらず、前記研磨パ
ッドによる研磨時の研磨速度が約６０５ｎｍ／分であっ
た。このため、研磨工程において図５の（Ｂ）に示す凸
状のＣｕ膜２５は前記研磨パッドと機械的に接触する表
面から優先的にポリシングされ、さらに露出したバリア
層２４がポリシングされる、いわゆるエッチバックがな
された。その結果、図５の（Ｃ）に示すように前記溝２
３内にバリア層２４が残存すると共に、前記バリア層２
４で覆われた前記溝２３内に前記ＳｉＯ2 膜２２表面と
面一な埋め込みＣｕ配線層２６が形成された。
【０１３５】また、研磨砥粒としてコロイダルアルミナ
およびコロイダルシリカの混合物を用いることによっ
て、表面に傷痕の少ない埋め込みＣｕ配線層２６が形成
された。
およびコロイダルシリカの混合物を用いることによっ
て、表面に傷痕の少ない埋め込みＣｕ配線層２６が形成
された。
【０１３６】さらに、前記ポリシング装置のホルダ５に
よる前記研磨パッド２への荷重を解除し、かつターンテ
ーブル１およびホルダ５の回転の停止した後において、
前記Ｃｕ配線層２６が前記研磨組成物に接触されても溶
解（エッチング）されることがなかった。
よる前記研磨パッド２への荷重を解除し、かつターンテ
ーブル１およびホルダ５の回転の停止した後において、
前記Ｃｕ配線層２６が前記研磨組成物に接触されても溶
解（エッチング）されることがなかった。
【０１３７】（実施例７）まず、表面にソース、ドレイ
ン等の拡散層が形成されたシリコン基板上にＣＶＤ法に
より絶縁膜としての例えば厚さ１０００ｎｍのＳｉＯ2
膜を堆積した後、前記ＳｉＯ2 膜にフォトエッチング技
術により配線層に相当する形状を有する深さ５００ｎｍ
の複数の溝を形成した。つづいて、前記溝を含む前記Ｓ
ｉＯ2 膜上にスパッタ蒸着により厚さ１５ｎｍのＴｉＮ
からなるバリア層および厚さ６００ｎｍのＣｕ膜をこの
順序で堆積した。
ン等の拡散層が形成されたシリコン基板上にＣＶＤ法に
より絶縁膜としての例えば厚さ１０００ｎｍのＳｉＯ2
膜を堆積した後、前記ＳｉＯ2 膜にフォトエッチング技
術により配線層に相当する形状を有する深さ５００ｎｍ
の複数の溝を形成した。つづいて、前記溝を含む前記Ｓ
ｉＯ2 膜上にスパッタ蒸着により厚さ１５ｎｍのＴｉＮ
からなるバリア層および厚さ６００ｎｍのＣｕ膜をこの
順序で堆積した。
【０１３８】次いで、前述した図３に示すポリシング装
置の基板ホルダ５に前記基板を逆さにして保持し、前記
ホルダ５の支持軸４により前記基板をターンテーブル１
上のローデル社製商品名；ＩＣ１０００からなる研磨パ
ッド２に５００ｇ／ｃｍ2 の加重を与え、前記ターンテ
ーブル１およびホルダ５をそれぞれ１０３ｒｐｍ、１０
０ｒｐｍの速度で同方向に回転させながら、銅系金属用
研磨組成物を供給管３から５０ｍＬ／分の速度で前記研
磨パッド２に供給して前記基板に堆積したＣｕ膜および
バリア層を前記ＳｉＯ2 膜の表面が露出するまで研磨し
た。ここで、銅系金属用前記研磨組成物として２−キノ
リンカルボン酸（キナルジン酸）０．６７重量％、乳酸
１．２重量％、ドデシル硫酸アンモニウム０．５７重量
％、ポリビニルピロリドン（ＰＶＰ）０．４重量％、過
酸化水素１３．３重量％、コロイダルシリカ４．４重量
％、コロイダルアルミナ１．４７重量％および水の組成
を有するものを用いた。前記研磨工程において、前記研
磨組成物はＣｕ膜との接触時のエッチングが全く起こら
ず、前記研磨パッドによる研磨時の研磨速度が約１２０
０ｎｍ／分であった。このため、研磨工程において凸状
のＣｕ膜は前記研磨パッドと機械的に接触する表面から
優先的にポリシングされ、さらに露出したバリア層がポ
リシングされる、いわゆるエッチバックがなされた。そ
の結果、前記溝内に前記バリア層が残存すると共に、前
記バリア層で覆われた前記溝内に前記ＳｉＯ2 膜表面と
面一な埋め込みＣｕ配線層が形成された。
置の基板ホルダ５に前記基板を逆さにして保持し、前記
ホルダ５の支持軸４により前記基板をターンテーブル１
上のローデル社製商品名；ＩＣ１０００からなる研磨パ
ッド２に５００ｇ／ｃｍ2 の加重を与え、前記ターンテ
ーブル１およびホルダ５をそれぞれ１０３ｒｐｍ、１０
０ｒｐｍの速度で同方向に回転させながら、銅系金属用
研磨組成物を供給管３から５０ｍＬ／分の速度で前記研
磨パッド２に供給して前記基板に堆積したＣｕ膜および
バリア層を前記ＳｉＯ2 膜の表面が露出するまで研磨し
た。ここで、銅系金属用前記研磨組成物として２−キノ
リンカルボン酸（キナルジン酸）０．６７重量％、乳酸
１．２重量％、ドデシル硫酸アンモニウム０．５７重量
％、ポリビニルピロリドン（ＰＶＰ）０．４重量％、過
酸化水素１３．３重量％、コロイダルシリカ４．４重量
％、コロイダルアルミナ１．４７重量％および水の組成
を有するものを用いた。前記研磨工程において、前記研
磨組成物はＣｕ膜との接触時のエッチングが全く起こら
ず、前記研磨パッドによる研磨時の研磨速度が約１２０
０ｎｍ／分であった。このため、研磨工程において凸状
のＣｕ膜は前記研磨パッドと機械的に接触する表面から
優先的にポリシングされ、さらに露出したバリア層がポ
リシングされる、いわゆるエッチバックがなされた。そ
の結果、前記溝内に前記バリア層が残存すると共に、前
記バリア層で覆われた前記溝内に前記ＳｉＯ2 膜表面と
面一な埋め込みＣｕ配線層が形成された。
【０１３９】また、界面活性剤を含む前記組成の銅系金
属用研磨組成物は前述した表１に示すようにＣｕに対す
るＳｉＯ2 の研磨選択性が高いため、前記エッチバック
工程においてＳｉＯ2 膜（層間絶縁膜）の膜減り（シン
ニング）を防止することができた。
属用研磨組成物は前述した表１に示すようにＣｕに対す
るＳｉＯ2 の研磨選択性が高いため、前記エッチバック
工程においてＳｉＯ2 膜（層間絶縁膜）の膜減り（シン
ニング）を防止することができた。
【０１４０】さらに、前記ポリシング装置のホルダ５に
よる前記研磨パッド２への加重を解除し、かつターンテ
ーブル１およびホルダ５の回転の停止した後において、
前記Ｃｕ配線層が前記研磨組成物に接触されても溶解
（エッチング）されることがなかった。
よる前記研磨パッド２への加重を解除し、かつターンテ
ーブル１およびホルダ５の回転の停止した後において、
前記Ｃｕ配線層が前記研磨組成物に接触されても溶解
（エッチング）されることがなかった。
【０１４１】次いで、前記埋め込み配線層の形成後の基
板を純水を用いて超音波洗浄を行った。このように洗浄
処理を行うことによって、ＳｉＯ2 膜等の表面に残留し
たＣｕ研磨片、Ｃｕ錯体の研磨片および２−キノリンカ
ルボン酸および乳酸のような有機物が除去され、ＳｉＯ
2 膜の表面を清浄化できた。
板を純水を用いて超音波洗浄を行った。このように洗浄
処理を行うことによって、ＳｉＯ2 膜等の表面に残留し
たＣｕ研磨片、Ｃｕ錯体の研磨片および２−キノリンカ
ルボン酸および乳酸のような有機物が除去され、ＳｉＯ
2 膜の表面を清浄化できた。
【０１４２】したがって、実施例７によれば前記絶縁膜
の溝内にその深さと同様な厚さを有する埋め込みＣｕ配
線層を前記絶縁膜表面と面一に形成することができ、配
線層の形成後の基板表面を平坦化することができた。ま
た、界面活性剤を含む前記組成の研磨組成物を用いたエ
ッチバック工程によりＣｕ配線層を形成した後、純水で
超音波洗浄を行うことによって、前記研磨組成物中の界
面活性剤の作用により層間絶縁膜表面が容易に清浄化さ
れるため、Ｃｕ本来の低抵抗性を持つ埋め込みＣｕ配線
層を有する高信頼性の半導体装置を製造することができ
た。
の溝内にその深さと同様な厚さを有する埋め込みＣｕ配
線層を前記絶縁膜表面と面一に形成することができ、配
線層の形成後の基板表面を平坦化することができた。ま
た、界面活性剤を含む前記組成の研磨組成物を用いたエ
ッチバック工程によりＣｕ配線層を形成した後、純水で
超音波洗浄を行うことによって、前記研磨組成物中の界
面活性剤の作用により層間絶縁膜表面が容易に清浄化さ
れるため、Ｃｕ本来の低抵抗性を持つ埋め込みＣｕ配線
層を有する高信頼性の半導体装置を製造することができ
た。
【０１４３】（実施例８）まず、図６の（Ａ）に示すよ
うに表面に図示しないソース、ドレイン等の拡散層が形
成されたシリコン基板２１上にＣＶＤ法により例えば厚
さ８００ｎｍのＳｉＯ2 膜２２および研磨ストッパ膜と
しての厚さ２００ｎｍのＳｉ3 Ｎ4 膜２７をこの順序で
堆積して層間絶縁膜を形成した後、前記Ｓｉ3 Ｎ4 膜２
７および前記ＳｉＯ2 膜２２にフォトエッチング技術に
より配線層に相当する形状を有する深さ５００ｎｍの複
数の溝２３を形成した。つづいて、図６の（Ｂ）に示す
ように前記溝２３を含む前記Ｓｉ3 Ｎ4 膜２７上にスパ
ッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバリア層
２４および厚さ６００ｎｍのＣｕ膜２５をこの順序で堆
積した。
うに表面に図示しないソース、ドレイン等の拡散層が形
成されたシリコン基板２１上にＣＶＤ法により例えば厚
さ８００ｎｍのＳｉＯ2 膜２２および研磨ストッパ膜と
しての厚さ２００ｎｍのＳｉ3 Ｎ4 膜２７をこの順序で
堆積して層間絶縁膜を形成した後、前記Ｓｉ3 Ｎ4 膜２
７および前記ＳｉＯ2 膜２２にフォトエッチング技術に
より配線層に相当する形状を有する深さ５００ｎｍの複
数の溝２３を形成した。つづいて、図６の（Ｂ）に示す
ように前記溝２３を含む前記Ｓｉ3 Ｎ4 膜２７上にスパ
ッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバリア層
２４および厚さ６００ｎｍのＣｕ膜２５をこの順序で堆
積した。
【０１４４】次いで、前述した図３に示すポリシング装
置の基板ホルダ５に図６の（Ｂ）に示す基板２１を逆さ
にして保持し、前記ホルダ５の支持軸４により前記基板
をローデル・ニッタ社製商品名；ＳＵＢＡ８００からな
る研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前記
ターンテーブル１およびホルダ５をそれぞれ１００ｒｐ
ｍの同方向に回転させながら、研磨組成物を供給管３か
ら１２．５ｍｌ／分の速度で前記研磨パッド２に供給し
て前記基板２１に堆積したＣｕ膜２５および前記バリア
層２４を前記Ｓｉ3 Ｎ4 膜２７の表面が露出するまで研
磨した。ここで、前記研磨組成物として２−キノリンカ
ルボン酸（キナルジン酸）０．６７重量％、乳酸１．２
重量％、ドデシル硫酸アンモニウム０．５７重量％、ポ
リビニルピロリドン（ＰＶＰ）０．４重量％、過酸化水
素１３．３重量％、コロイダルシリカ４．４重量％、平
均一次粒子径２０ｎｍのコロイダルアルミナ１．４７重
量％および水の組成を有するものを用いた。前記研磨工
程において、前記研磨組成物はＣｕ膜との接触時のエッ
チングが全く起こらず、前記研磨パッドによる研磨時の
研磨速度が約１２００ｎｍ／分であった。このため、図
６の（Ｂ）に示す凸状のＣｕ膜２５は前記研磨パッドと
機械的に接触する表面から優先的にポリシングされ、さ
らに露出した前記バリア層２４がポリシングされる、い
わゆるエッチバックがなされた。
置の基板ホルダ５に図６の（Ｂ）に示す基板２１を逆さ
にして保持し、前記ホルダ５の支持軸４により前記基板
をローデル・ニッタ社製商品名；ＳＵＢＡ８００からな
る研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前記
ターンテーブル１およびホルダ５をそれぞれ１００ｒｐ
ｍの同方向に回転させながら、研磨組成物を供給管３か
ら１２．５ｍｌ／分の速度で前記研磨パッド２に供給し
て前記基板２１に堆積したＣｕ膜２５および前記バリア
層２４を前記Ｓｉ3 Ｎ4 膜２７の表面が露出するまで研
磨した。ここで、前記研磨組成物として２−キノリンカ
ルボン酸（キナルジン酸）０．６７重量％、乳酸１．２
重量％、ドデシル硫酸アンモニウム０．５７重量％、ポ
リビニルピロリドン（ＰＶＰ）０．４重量％、過酸化水
素１３．３重量％、コロイダルシリカ４．４重量％、平
均一次粒子径２０ｎｍのコロイダルアルミナ１．４７重
量％および水の組成を有するものを用いた。前記研磨工
程において、前記研磨組成物はＣｕ膜との接触時のエッ
チングが全く起こらず、前記研磨パッドによる研磨時の
研磨速度が約１２００ｎｍ／分であった。このため、図
６の（Ｂ）に示す凸状のＣｕ膜２５は前記研磨パッドと
機械的に接触する表面から優先的にポリシングされ、さ
らに露出した前記バリア層２４がポリシングされる、い
わゆるエッチバックがなされた。
【０１４５】その結果、図６の（Ｃ）に示すように前記
溝２３内に前記バリア層２４が残存すると共に、前記バ
リア層２４で覆われた前記溝２３内に前記Ｓｉ3 Ｎ4 膜
２７表面と面一な埋め込みＣｕ配線層２６が形成され
た。また、前記ポリシング装置のホルダ５による前記研
磨パッド２への加重を解除し、かつターンテーブル１お
よびホルダ５の回転の停止した後において、前記Ｃｕ配
線層２６が前記研磨組成物に接触されても溶解（エッチ
ング）されることがなかった。さらに、研磨砥粒を含む
前記研磨組成物を用いたポリシング工程において前記層
間絶縁膜は表面側に研磨ストッパ膜として機能するＳｉ
3 Ｎ4 膜２７を形成しているため、前記エッチバック工
程での膜減りを抑制することができた。このため、良好
な絶縁耐圧を有する層間絶縁膜を備えた半導体装置を製
造することができた。
溝２３内に前記バリア層２４が残存すると共に、前記バ
リア層２４で覆われた前記溝２３内に前記Ｓｉ3 Ｎ4 膜
２７表面と面一な埋め込みＣｕ配線層２６が形成され
た。また、前記ポリシング装置のホルダ５による前記研
磨パッド２への加重を解除し、かつターンテーブル１お
よびホルダ５の回転の停止した後において、前記Ｃｕ配
線層２６が前記研磨組成物に接触されても溶解（エッチ
ング）されることがなかった。さらに、研磨砥粒を含む
前記研磨組成物を用いたポリシング工程において前記層
間絶縁膜は表面側に研磨ストッパ膜として機能するＳｉ
3 Ｎ4 膜２７を形成しているため、前記エッチバック工
程での膜減りを抑制することができた。このため、良好
な絶縁耐圧を有する層間絶縁膜を備えた半導体装置を製
造することができた。
【０１４６】（実施例９）まず、図７の（Ａ）に示すよ
うに表面にｎ+型拡散層３１が形成されたシリコン基板
３１上にＣＶＤ法により例えば厚さ８００ｎｍのＳｉＯ
2 膜３３を堆積して層間絶縁膜を形成した後、前記Ｓｉ
Ｏ2 膜３３にフォトエッチング技術により配線層の形状
に相当する深さ５００ｎｍ、幅４００ｎｍの複数の溝３
４を形成した。つづいて、図７の（Ｂ）に示すように前
記複数の溝３４のうちの所定の溝３４底部の一部に位置
する前記ＳｉＯ2 膜３３部分をフォトエッチング技術に
より選択的に除去して前記ｎ+型拡散層３１に達する開
口部３５を形成した。
うに表面にｎ+型拡散層３１が形成されたシリコン基板
３１上にＣＶＤ法により例えば厚さ８００ｎｍのＳｉＯ
2 膜３３を堆積して層間絶縁膜を形成した後、前記Ｓｉ
Ｏ2 膜３３にフォトエッチング技術により配線層の形状
に相当する深さ５００ｎｍ、幅４００ｎｍの複数の溝３
４を形成した。つづいて、図７の（Ｂ）に示すように前
記複数の溝３４のうちの所定の溝３４底部の一部に位置
する前記ＳｉＯ2 膜３３部分をフォトエッチング技術に
より選択的に除去して前記ｎ+型拡散層３１に達する開
口部３５を形成した。
【０１４７】次いで、図８の（Ｃ）に示すように前記溝
３４および開口部３５を含む前記ＳｉＯ2 膜３３上にス
パッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバリア
層３６および厚さ６００ｎｍのＣｕ膜３７をこの順序で
堆積した。
３４および開口部３５を含む前記ＳｉＯ2 膜３３上にス
パッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバリア
層３６および厚さ６００ｎｍのＣｕ膜３７をこの順序で
堆積した。
【０１４８】次いで、前述した図３に示すポリシング装
置の基板ホルダ５に図８の（Ｃ）に示す基板３２を逆さ
にして保持し、前記ホルダ５の支持軸４により前記基板
をローデル・ニッタ社製商品名；ＳＵＢＡ８００からな
る研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前記
ターンテーブル１およびホルダ５をそれぞれ１００ｒｐ
ｍの速度で同方向に回転させながら、研磨組成物を供給
管３から１２．５ｍｌ／分の速度で前記研磨パッド２に
供給して前記基板２１に堆積したＣｕ膜３７および前記
バリア層３６を前記ＳｉＯ2 膜３３の表面が露出するま
で研磨した。ここで、前記研磨組成物として２−キノリ
ンカルボン酸（キナルジン酸）０．６７重量％、乳酸
１．２重量％、ドデシル硫酸アンモニウム０．５７重量
％、ポリビニルピロリドン（ＰＶＰ）０．４重量％、過
酸化水素１３．３重量％、コロイダルシリカ４．４重量
％、平均一次粒子径２０ｎｍのコロイダルアルミナ１．
４７重量％および水の組成を有するものを用いた。前記
研磨工程において、前記研磨組成物はＣｕ膜との接触時
のエッチングが全く起こらず、前記研磨パッドによる研
磨時の研磨速度が約１２００ｎｍ／分であった。このた
め、図８の（Ｃ）に示す凸状のＣｕ膜３７は前記研磨パ
ッドと機械的に接触する表面から優先的にポリシングさ
れ、さらに露出した前記バリア層３６がポリシングされ
る、いわゆるエッチバックがなされた。
置の基板ホルダ５に図８の（Ｃ）に示す基板３２を逆さ
にして保持し、前記ホルダ５の支持軸４により前記基板
をローデル・ニッタ社製商品名；ＳＵＢＡ８００からな
る研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前記
ターンテーブル１およびホルダ５をそれぞれ１００ｒｐ
ｍの速度で同方向に回転させながら、研磨組成物を供給
管３から１２．５ｍｌ／分の速度で前記研磨パッド２に
供給して前記基板２１に堆積したＣｕ膜３７および前記
バリア層３６を前記ＳｉＯ2 膜３３の表面が露出するま
で研磨した。ここで、前記研磨組成物として２−キノリ
ンカルボン酸（キナルジン酸）０．６７重量％、乳酸
１．２重量％、ドデシル硫酸アンモニウム０．５７重量
％、ポリビニルピロリドン（ＰＶＰ）０．４重量％、過
酸化水素１３．３重量％、コロイダルシリカ４．４重量
％、平均一次粒子径２０ｎｍのコロイダルアルミナ１．
４７重量％および水の組成を有するものを用いた。前記
研磨工程において、前記研磨組成物はＣｕ膜との接触時
のエッチングが全く起こらず、前記研磨パッドによる研
磨時の研磨速度が約１２００ｎｍ／分であった。このた
め、図８の（Ｃ）に示す凸状のＣｕ膜３７は前記研磨パ
ッドと機械的に接触する表面から優先的にポリシングさ
れ、さらに露出した前記バリア層３６がポリシングされ
る、いわゆるエッチバックがなされた。
【０１４９】その結果、図８の（Ｄ）に示すように前記
溝３４および前記開口部３５内に前記バリア層３６が残
存すると共に、前記バリア層３６で覆われた前記溝３４
および前記開口部３５内に前記ＳｉＯ2 膜３３表面と面
一なデュアルダマシン構造を有するＣｕ配線層３８が形
成された。同時に、前記溝３４内に前記バリア層３６が
残存すると共に、前記バリア層３６で覆われた前記溝３
４内に前記ＳｉＯ2 膜３３表面と面一なＣｕ配線層３９
が形成された。
溝３４および前記開口部３５内に前記バリア層３６が残
存すると共に、前記バリア層３６で覆われた前記溝３４
および前記開口部３５内に前記ＳｉＯ2 膜３３表面と面
一なデュアルダマシン構造を有するＣｕ配線層３８が形
成された。同時に、前記溝３４内に前記バリア層３６が
残存すると共に、前記バリア層３６で覆われた前記溝３
４内に前記ＳｉＯ2 膜３３表面と面一なＣｕ配線層３９
が形成された。
【０１５０】また、前記デュアルダマシン構造を有する
Ｃｕ配線層３８およびＣｕ配線層３９はＴｉＮのような
銅の拡散バリア性を有するバリア層３６を介して前記Ｓ
ｉＯ 2 膜３３に埋め込まれているため、前記配線層３
８，３９から銅がＳｉＯ2 膜３３に拡散してシリコン基
板３２に達し、それを汚染するのを防止することができ
た。
Ｃｕ配線層３８およびＣｕ配線層３９はＴｉＮのような
銅の拡散バリア性を有するバリア層３６を介して前記Ｓ
ｉＯ 2 膜３３に埋め込まれているため、前記配線層３
８，３９から銅がＳｉＯ2 膜３３に拡散してシリコン基
板３２に達し、それを汚染するのを防止することができ
た。
【０１５１】さらに、前記ポリシング装置のホルダ５に
よる前記研磨パッド２への加重を解除し、かつターンテ
ーブル１およびホルダ５の回転の停止した後において、
前記Ｃｕ配線層３８，３９が前記研磨組成物に接触され
ても溶解（エッチング）されることがなかった。
よる前記研磨パッド２への加重を解除し、かつターンテ
ーブル１およびホルダ５の回転の停止した後において、
前記Ｃｕ配線層３８，３９が前記研磨組成物に接触され
ても溶解（エッチング）されることがなかった。
【０１５２】したがって、実施例９によれば高精度のデ
ュアルダマシン構造を有するＣｕ配線層３８およびＣｕ
配線層３９が形成され、活動による汚染を回避した高信
頼性の半導体装置を製造することができた。
ュアルダマシン構造を有するＣｕ配線層３８およびＣｕ
配線層３９が形成され、活動による汚染を回避した高信
頼性の半導体装置を製造することができた。
【０１５３】（実施例１０）まず、図９の（Ａ）に示す
ように表面にｎ+ 型拡散層４１が形成されたｐ型シリコ
ン基板４２上にＣＶＤ法により第１絶縁膜としての例え
ば厚さ１０００ｎｍのＳｉＯ2 膜４３を堆積した後、前
記拡散層３１に対応する前記ＳｉＯ2 膜４３にフォトエ
ッチング技術により第１開口部（第１ビアホール）４４
を形成した。つづいて、図９の（Ｂ）に示すように前記
第１ビアホール４４を含む前記ＳｉＯ 2 膜４３上にスパ
ッタ蒸着により厚さ２０ｎｍのＴｉＮからなるバリア層
４５を堆積した後、スパッタ蒸着により第１配線材料膜
である厚さ１１００ｎｍの第１Ｃｕ膜４６を堆積した。
ように表面にｎ+ 型拡散層４１が形成されたｐ型シリコ
ン基板４２上にＣＶＤ法により第１絶縁膜としての例え
ば厚さ１０００ｎｍのＳｉＯ2 膜４３を堆積した後、前
記拡散層３１に対応する前記ＳｉＯ2 膜４３にフォトエ
ッチング技術により第１開口部（第１ビアホール）４４
を形成した。つづいて、図９の（Ｂ）に示すように前記
第１ビアホール４４を含む前記ＳｉＯ 2 膜４３上にスパ
ッタ蒸着により厚さ２０ｎｍのＴｉＮからなるバリア層
４５を堆積した後、スパッタ蒸着により第１配線材料膜
である厚さ１１００ｎｍの第１Ｃｕ膜４６を堆積した。
【０１５４】次いで、前述した図３に示すポリシング装
置のホルダ５に図９の（Ｂ）に示す基板４２を逆さにし
て保持し、前記ホルダ５の支持軸４により前記基板をロ
ーデル・ニッタ社製商品名；ＳＵＢＡ８００からなる研
磨パッド２に３００ｇ／ｃｍ 2 の加重を与え、前記ター
ンテーブル１およびホルダ５をそれぞれ１００ｒｐｍの
速度で同方向に回転させながら、研磨組成物を供給管３
から１２．５ｍｌ／分の速度で前記研磨パッド２に供給
して前記基板４２に堆積した第１Ｃｕ膜４６およびバリ
ア層４５を前記ＳｉＯ2 膜４３の表面が露出するまで研
磨した。ここで、前記研磨組成物として２−キノリンカ
ルボン酸（キナルジン酸）０．６７重量％、乳酸１．２
重量％、ドデシル硫酸アンモニウム０．５７重量％、ポ
リビニルピロリドン（ＰＶＰ）０．４重量％、過酸化水
素１３．３重量％、コロイダルシリカ４．４重量％、平
均一次粒子径２０ｎｍのコロイダルアルミナ１．４７重
量％および水の組成を有するものを用いた。前記研磨工
程において、前記研磨組成物は第１Ｃｕ膜との接触時の
エッチングが全く起こらず、前記研磨パッドによる研磨
時の研磨速度が約１２００ｎｍ／分であった。このた
め、図９の（Ｂ）に示す凸状の第１Ｃｕ膜４６は前記研
磨パッドと機械的に接触する表面から優先的にポリシン
グされ、さらに露出したバリア層４５がポリシングされ
る、いわゆるエッチバックがなされた。
置のホルダ５に図９の（Ｂ）に示す基板４２を逆さにし
て保持し、前記ホルダ５の支持軸４により前記基板をロ
ーデル・ニッタ社製商品名；ＳＵＢＡ８００からなる研
磨パッド２に３００ｇ／ｃｍ 2 の加重を与え、前記ター
ンテーブル１およびホルダ５をそれぞれ１００ｒｐｍの
速度で同方向に回転させながら、研磨組成物を供給管３
から１２．５ｍｌ／分の速度で前記研磨パッド２に供給
して前記基板４２に堆積した第１Ｃｕ膜４６およびバリ
ア層４５を前記ＳｉＯ2 膜４３の表面が露出するまで研
磨した。ここで、前記研磨組成物として２−キノリンカ
ルボン酸（キナルジン酸）０．６７重量％、乳酸１．２
重量％、ドデシル硫酸アンモニウム０．５７重量％、ポ
リビニルピロリドン（ＰＶＰ）０．４重量％、過酸化水
素１３．３重量％、コロイダルシリカ４．４重量％、平
均一次粒子径２０ｎｍのコロイダルアルミナ１．４７重
量％および水の組成を有するものを用いた。前記研磨工
程において、前記研磨組成物は第１Ｃｕ膜との接触時の
エッチングが全く起こらず、前記研磨パッドによる研磨
時の研磨速度が約１２００ｎｍ／分であった。このた
め、図９の（Ｂ）に示す凸状の第１Ｃｕ膜４６は前記研
磨パッドと機械的に接触する表面から優先的にポリシン
グされ、さらに露出したバリア層４５がポリシングされ
る、いわゆるエッチバックがなされた。
【０１５５】その結果、図９の（Ｃ）に示すように前記
第１ビアホール４４内にバリア層４５が残存すると共
に、前記バリア層４５で覆われた前記ビアホール４４内
に前記ＳｉＯ2 膜４３表面と面一なＣｕからなる第１ビ
アフィル４７が形成された。また、界面活性剤を含む前
記組成の研磨組成物はＣｕとＳｉＯ2 との研磨選択性が
高いため、前記エッチバック工程においてＳｉＯ2 膜４
３の膜減り（シンニング）を防止することができた。さ
らに、前記ポリシング装置のホルダ５による前記研磨パ
ッド２への加重を解除し、かつターンテーブル１および
ホルダ５の回転の停止した後において、前記ビアフィル
４７が前記研磨組成物に接触されてもエッチングが進行
することがなかった。つづいて、前記ビアフィル４７の
形成後の基板を純水を用いた超音波洗浄を行ってＳｉＯ
2 膜４３表面を清浄化した。
第１ビアホール４４内にバリア層４５が残存すると共
に、前記バリア層４５で覆われた前記ビアホール４４内
に前記ＳｉＯ2 膜４３表面と面一なＣｕからなる第１ビ
アフィル４７が形成された。また、界面活性剤を含む前
記組成の研磨組成物はＣｕとＳｉＯ2 との研磨選択性が
高いため、前記エッチバック工程においてＳｉＯ2 膜４
３の膜減り（シンニング）を防止することができた。さ
らに、前記ポリシング装置のホルダ５による前記研磨パ
ッド２への加重を解除し、かつターンテーブル１および
ホルダ５の回転の停止した後において、前記ビアフィル
４７が前記研磨組成物に接触されてもエッチングが進行
することがなかった。つづいて、前記ビアフィル４７の
形成後の基板を純水を用いた超音波洗浄を行ってＳｉＯ
2 膜４３表面を清浄化した。
【０１５６】次いで、図１０の（Ｄ）に示すように前記
第１ビアフィル４７を含む前記ＳｉＯ2 膜４３上にＣＶ
Ｄ法により第２絶縁膜としての例えば厚さ１０００ｎｍ
のＳｉＯ2 膜４８を堆積した後、前記ビアフィル３７上
に位置する前記ＳｉＯ2 膜４８にフォトエッチング技術
により第２開口部（第２ビアホール）４９を形成した。
さらに、前記ＳｉＯ2 膜４８にフォトエッチング技術に
より配線層に相当する形状を有する深さ４００ｎｍの溝
５０を形成した。つづいて、図１０の（Ｅ）に示すよう
に前記第２ビアホール４９および溝５０を含む前記Ｓｉ
Ｏ2 膜４８上にスパッタ蒸着により厚さ１５ｎｍのＴｉ
Ｎからなるバリア層５１および第２配線材料膜である厚
さ９００ｎｍの第２Ｃｕ膜５２を堆積した。
第１ビアフィル４７を含む前記ＳｉＯ2 膜４３上にＣＶ
Ｄ法により第２絶縁膜としての例えば厚さ１０００ｎｍ
のＳｉＯ2 膜４８を堆積した後、前記ビアフィル３７上
に位置する前記ＳｉＯ2 膜４８にフォトエッチング技術
により第２開口部（第２ビアホール）４９を形成した。
さらに、前記ＳｉＯ2 膜４８にフォトエッチング技術に
より配線層に相当する形状を有する深さ４００ｎｍの溝
５０を形成した。つづいて、図１０の（Ｅ）に示すよう
に前記第２ビアホール４９および溝５０を含む前記Ｓｉ
Ｏ2 膜４８上にスパッタ蒸着により厚さ１５ｎｍのＴｉ
Ｎからなるバリア層５１および第２配線材料膜である厚
さ９００ｎｍの第２Ｃｕ膜５２を堆積した。
【０１５７】次いで、前述した図３に示すポリシング装
置の基板ホルダ５に図１０の（Ｅ）に示す基板４２を逆
さにして保持し、前記ホルダ５の支持軸４により前記基
板をローデル・ニッタ社製商品名；ＳＵＢＡ８００から
なる研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前
記ターンテーブル１およびホルダ５をそれぞれ１００ｒ
ｐｍの速度で同方向に回転させながら、前述したエッチ
バック工程で用いたのと同様な組成を有する研磨組成物
を供給管３から１２．５ｍｌ／分の速度で前記研磨パッ
ド２に供給して前記基板４２に堆積した第２Ｃｕ膜５２
および前記バリア層５１を前記ＳｉＯ2 膜４８の表面が
露出するまで研磨した。
置の基板ホルダ５に図１０の（Ｅ）に示す基板４２を逆
さにして保持し、前記ホルダ５の支持軸４により前記基
板をローデル・ニッタ社製商品名；ＳＵＢＡ８００から
なる研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前
記ターンテーブル１およびホルダ５をそれぞれ１００ｒ
ｐｍの速度で同方向に回転させながら、前述したエッチ
バック工程で用いたのと同様な組成を有する研磨組成物
を供給管３から１２．５ｍｌ／分の速度で前記研磨パッ
ド２に供給して前記基板４２に堆積した第２Ｃｕ膜５２
および前記バリア層５１を前記ＳｉＯ2 膜４８の表面が
露出するまで研磨した。
【０１５８】その結果、図１０の（Ｅ）に示す凸状の第
２Ｃｕ膜は前記研磨パッドと機械的に接触する表面から
優先的にポリシングされる、いわゆるエッチバックがな
された。このようなエッチバックにより図１０の（Ｆ）
に示すように前記第１ビアフィル４７上に位置した第２
ビアホール４９内にバリア層５１が残存すると共に、前
記バリア層５１で覆われた前記第２ビアホール４９内に
前記ＳｉＯ2 膜４８表面と面一なＣｕからなる第２ビア
フィル５３が形成された。同時に、前記溝５０内に前記
ＳｉＯ2 膜４８表面と面一な埋め込みＣｕ配線層５４が
形成された。また、界面活性剤を含む前記組成の研磨組
成物はＣｕとＳｉＯ2 との研磨選択性が高いため、前記
エッチバック工程においてＳｉＯ2 膜４８の膜減り（シ
ンニング）を防止することができた。さらに、前記ポリ
シング装置のホルダ５による前記研磨パッド２への加重
を解除し、かつターンテーブル１およびホルダ５の回転
の停止した後において、前記Ｃｕからなる第２ビアフィ
ル５３および配線層５４が前記研磨組成物に接触されて
もエッチングが進行することがなかった。
２Ｃｕ膜は前記研磨パッドと機械的に接触する表面から
優先的にポリシングされる、いわゆるエッチバックがな
された。このようなエッチバックにより図１０の（Ｆ）
に示すように前記第１ビアフィル４７上に位置した第２
ビアホール４９内にバリア層５１が残存すると共に、前
記バリア層５１で覆われた前記第２ビアホール４９内に
前記ＳｉＯ2 膜４８表面と面一なＣｕからなる第２ビア
フィル５３が形成された。同時に、前記溝５０内に前記
ＳｉＯ2 膜４８表面と面一な埋め込みＣｕ配線層５４が
形成された。また、界面活性剤を含む前記組成の研磨組
成物はＣｕとＳｉＯ2 との研磨選択性が高いため、前記
エッチバック工程においてＳｉＯ2 膜４８の膜減り（シ
ンニング）を防止することができた。さらに、前記ポリ
シング装置のホルダ５による前記研磨パッド２への加重
を解除し、かつターンテーブル１およびホルダ５の回転
の停止した後において、前記Ｃｕからなる第２ビアフィ
ル５３および配線層５４が前記研磨組成物に接触されて
もエッチングが進行することがなかった。
【０１５９】したがって、実施例１０によれば第１、第
２の絶縁膜としてのＳｉＯ2 膜４３、４８を有し、前記
ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第１ビ
アフィル４７が形成され、前記ＳｉＯ2 膜４８にその表
面と面一で前記第１ビアフィル４７に接続されたＣｕか
らなる第２ビアフィル５３とＣｕ配線層５４が形成され
た多層配線構造を有し、かつ表面が平坦化され、さらに
銅の拡散バリア性を有するバリア層４５，５１により前
記第１、第２のビアフィル４７，５３および配線層５４
からの銅の拡散を防止した半導体装置を製造することが
できた。
２の絶縁膜としてのＳｉＯ2 膜４３、４８を有し、前記
ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第１ビ
アフィル４７が形成され、前記ＳｉＯ2 膜４８にその表
面と面一で前記第１ビアフィル４７に接続されたＣｕか
らなる第２ビアフィル５３とＣｕ配線層５４が形成され
た多層配線構造を有し、かつ表面が平坦化され、さらに
銅の拡散バリア性を有するバリア層４５，５１により前
記第１、第２のビアフィル４７，５３および配線層５４
からの銅の拡散を防止した半導体装置を製造することが
できた。
【０１６０】（実施例１１）まず、図１１の（Ａ）に示
すように表面にｎ+ 型拡散層４１が形成されたｐ型シリ
コン基板４２上にＣＶＤ法により第１絶縁膜としての例
えば厚さ１１００ｎｍのＳｉＯ2 膜４３を堆積した後、
前記拡散層３１に対応する前記ＳｉＯ2 膜４３にフォト
エッチング技術により第１開口部（第１ビアホール）４
４を形成した。さらに、前記第１ＳｉＯ2 膜４３にフォ
トエッチング技術により配線層に相当する形状を有する
深さ４００ｎｍの溝５５を形成した。つづいて、図１１
の（Ｂ）に示すように前記第１ビアホール４４および溝
５５を含む前記ＳｉＯ2 膜４３上にスパッタ蒸着により
厚さ２０ｎｍのＴｉＮからなるバリア層４５を堆積した
後、スパッタ蒸着により第１配線材料膜である厚さ１１
００ｎｍの第１Ｃｕ膜４６を堆積した。
すように表面にｎ+ 型拡散層４１が形成されたｐ型シリ
コン基板４２上にＣＶＤ法により第１絶縁膜としての例
えば厚さ１１００ｎｍのＳｉＯ2 膜４３を堆積した後、
前記拡散層３１に対応する前記ＳｉＯ2 膜４３にフォト
エッチング技術により第１開口部（第１ビアホール）４
４を形成した。さらに、前記第１ＳｉＯ2 膜４３にフォ
トエッチング技術により配線層に相当する形状を有する
深さ４００ｎｍの溝５５を形成した。つづいて、図１１
の（Ｂ）に示すように前記第１ビアホール４４および溝
５５を含む前記ＳｉＯ2 膜４３上にスパッタ蒸着により
厚さ２０ｎｍのＴｉＮからなるバリア層４５を堆積した
後、スパッタ蒸着により第１配線材料膜である厚さ１１
００ｎｍの第１Ｃｕ膜４６を堆積した。
【０１６１】次いで、前述した図３に示すポリシング装
置のホルダ５に図１１の（Ｂ）に示す基板４２を逆さに
して保持し、前記ホルダ５の支持軸４により前記基板を
ローデル・ニッタ社製商品名；ＳＵＢＡ８００からなる
研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前記タ
ーンテーブル１およびホルダ５をそれぞれ１００ｒｐｍ
の速度で同方向に回転させながら、研磨組成物を供給管
３から１２．５ｍｌ／分の速度で前記研磨パッド２に供
給して前記基板４２に堆積した第１Ｃｕ膜４６およびバ
リア層４５を前記ＳｉＯ2 膜４３の表面が露出するまで
研磨した。ここで、前記研磨組成物として２−キノリン
カルボン酸（キナルジン酸）０．６７重量％、乳酸１．
２重量％、ドデシル硫酸アンモニウム０．５７重量％、
ポリビニルピロリドン（ＰＶＰ）０．４重量％、過酸化
水素１３．３重量％、コロイダルシリカ４．４重量％、
平均一次粒子径２０ｎｍのコロイダルアルミナ１．４７
重量％および水の組成を有するものを用いた。前記研磨
工程において、前記研磨組成物は第１Ｃｕ膜４６との接
触時のエッチングが全く起こらず、前記研磨パッドによ
る研磨時の研磨速度が約１２００ｎｍ／分であった。こ
のため、図１１の（Ｂ）に示す凸状の第１Ｃｕ膜４６は
前記研磨パッドと機械的に接触する表面から優先的にポ
リシングされ、さらに露出したバリア層４５がポリシン
グされる、いわゆるエッチバックがなされた。
置のホルダ５に図１１の（Ｂ）に示す基板４２を逆さに
して保持し、前記ホルダ５の支持軸４により前記基板を
ローデル・ニッタ社製商品名；ＳＵＢＡ８００からなる
研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前記タ
ーンテーブル１およびホルダ５をそれぞれ１００ｒｐｍ
の速度で同方向に回転させながら、研磨組成物を供給管
３から１２．５ｍｌ／分の速度で前記研磨パッド２に供
給して前記基板４２に堆積した第１Ｃｕ膜４６およびバ
リア層４５を前記ＳｉＯ2 膜４３の表面が露出するまで
研磨した。ここで、前記研磨組成物として２−キノリン
カルボン酸（キナルジン酸）０．６７重量％、乳酸１．
２重量％、ドデシル硫酸アンモニウム０．５７重量％、
ポリビニルピロリドン（ＰＶＰ）０．４重量％、過酸化
水素１３．３重量％、コロイダルシリカ４．４重量％、
平均一次粒子径２０ｎｍのコロイダルアルミナ１．４７
重量％および水の組成を有するものを用いた。前記研磨
工程において、前記研磨組成物は第１Ｃｕ膜４６との接
触時のエッチングが全く起こらず、前記研磨パッドによ
る研磨時の研磨速度が約１２００ｎｍ／分であった。こ
のため、図１１の（Ｂ）に示す凸状の第１Ｃｕ膜４６は
前記研磨パッドと機械的に接触する表面から優先的にポ
リシングされ、さらに露出したバリア層４５がポリシン
グされる、いわゆるエッチバックがなされた。
【０１６２】その結果、図１１の（Ｃ）に示すように前
記第１ビアホール４４内にバリア層４５が残存すると共
に、前記バリア層４５で覆われた前記ビアホール４４内
に前記ＳｉＯ2 膜４３表面と面一なＣｕからなる第１ビ
アフィル４７が形成された。同時に、前記溝５５内に前
記ＳｉＯ2 膜４３表面と面一な埋め込みＣｕ配線層５６
が形成された。また、界面活性剤を含む前記組成の研磨
組成物はＣｕとＳｉＯ 2 との研磨選択性が高いため、前
記エッチバック工程においてＳｉＯ2 膜４３の膜減り
（シンニング）を防止することができた。さらに、前記
ポリシング装置のホルダ５による前記研磨パッド２への
加重を解除し、かつターンテーブル１およびホルダ５の
回転の停止した後において、前記ビアフィル４７および
Ｃｕ配線層５６が前記研磨組成物に接触されてもエッチ
ングが進行することがなかった。つづいて、前記ビアフ
ィル４７の形成後の基板を純水を用いた超音波洗浄を行
ってＳｉＯ2 膜４３表面を清浄化した。
記第１ビアホール４４内にバリア層４５が残存すると共
に、前記バリア層４５で覆われた前記ビアホール４４内
に前記ＳｉＯ2 膜４３表面と面一なＣｕからなる第１ビ
アフィル４７が形成された。同時に、前記溝５５内に前
記ＳｉＯ2 膜４３表面と面一な埋め込みＣｕ配線層５６
が形成された。また、界面活性剤を含む前記組成の研磨
組成物はＣｕとＳｉＯ 2 との研磨選択性が高いため、前
記エッチバック工程においてＳｉＯ2 膜４３の膜減り
（シンニング）を防止することができた。さらに、前記
ポリシング装置のホルダ５による前記研磨パッド２への
加重を解除し、かつターンテーブル１およびホルダ５の
回転の停止した後において、前記ビアフィル４７および
Ｃｕ配線層５６が前記研磨組成物に接触されてもエッチ
ングが進行することがなかった。つづいて、前記ビアフ
ィル４７の形成後の基板を純水を用いた超音波洗浄を行
ってＳｉＯ2 膜４３表面を清浄化した。
【０１６３】次いで、図１２の（Ｄ）に示すように前記
第１ビアフィル４７およびＣｕ配線層５６を含む前記Ｓ
ｉＯ2 膜４３上にＣＶＤ法により第２絶縁膜としての例
えば厚さ１０００ｎｍのＳｉＯ2 膜４８を堆積した後、
前記ビアフィル３７上に位置する前記ＳｉＯ2 膜４８に
フォトエッチング技術により第２開口部（第２ビアホー
ル）４９を形成した。つづいて、図１２の（Ｅ）に示す
ように前記第２ビアホール４９を含む前記ＳｉＯ2 膜４
８上にスパッタ蒸着により厚さ１５ｎｍのＴｉＮからな
るバリア層５１および第２配線材料膜である厚さ９００
ｎｍの第２Ｃｕ膜５２を堆積した。
第１ビアフィル４７およびＣｕ配線層５６を含む前記Ｓ
ｉＯ2 膜４３上にＣＶＤ法により第２絶縁膜としての例
えば厚さ１０００ｎｍのＳｉＯ2 膜４８を堆積した後、
前記ビアフィル３７上に位置する前記ＳｉＯ2 膜４８に
フォトエッチング技術により第２開口部（第２ビアホー
ル）４９を形成した。つづいて、図１２の（Ｅ）に示す
ように前記第２ビアホール４９を含む前記ＳｉＯ2 膜４
８上にスパッタ蒸着により厚さ１５ｎｍのＴｉＮからな
るバリア層５１および第２配線材料膜である厚さ９００
ｎｍの第２Ｃｕ膜５２を堆積した。
【０１６４】次いで、前述した図３に示すポリシング装
置の基板ホルダ５に図１２の（Ｅ）に示す基板４２を逆
さにして保持し、前記ホルダ５の支持軸４により前記基
板をローデル・ニッタ社製商品名；ＳＵＢＡ８００から
なる研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前
記ターンテーブル１およびホルダ５をそれぞれ１００ｒ
ｐｍの速度で同方向に回転させながら、前述したエッチ
バック工程で用いたのと同様な組成を有する研磨組成物
を供給管３から１２．５ｍｌ／分の速度で前記研磨パッ
ド２に供給して前記基板４２に堆積した第２Ｃｕ膜５２
および前記バリア層５１を前記ＳｉＯ2 膜４８の表面が
露出するまで研磨した。
置の基板ホルダ５に図１２の（Ｅ）に示す基板４２を逆
さにして保持し、前記ホルダ５の支持軸４により前記基
板をローデル・ニッタ社製商品名；ＳＵＢＡ８００から
なる研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前
記ターンテーブル１およびホルダ５をそれぞれ１００ｒ
ｐｍの速度で同方向に回転させながら、前述したエッチ
バック工程で用いたのと同様な組成を有する研磨組成物
を供給管３から１２．５ｍｌ／分の速度で前記研磨パッ
ド２に供給して前記基板４２に堆積した第２Ｃｕ膜５２
および前記バリア層５１を前記ＳｉＯ2 膜４８の表面が
露出するまで研磨した。
【０１６５】その結果、図１２の（Ｅ）に示す凸状の第
２Ｃｕ膜５２は前記研磨パッドと機械的に接触する表面
から優先的にポリシングされる、いわゆるエッチバック
がなされた。このようなエッチバックにより図１２の
（Ｆ）に示すように前記第１ビアフィル４７上に位置し
た第２ビアホール４９内にバリア層５１が残存すると共
に、前記バリア層５１で覆われた前記第２ビアホール４
９内に前記ＳｉＯ2 膜４８表面と面一なＣｕからなる第
２ビアフィル５３が形成された。また、界面活性剤を含
む前記組成の研磨組成物はＣｕとＳｉＯ2 との研磨選択
性が高いため、前記エッチバック工程においてＳｉＯ2
膜４８の膜減り（シンニング）を防止することができ
た。さらに、前記ポリシング装置のホルダ５による前記
研磨パッド２への加重を解除し、かつターンテーブル１
およびホルダ５の回転の停止した後において、前記Ｃｕ
からなる第２ビアフィル５３が前記研磨組成物に接触さ
れてもエッチングが進行することがなかった。
２Ｃｕ膜５２は前記研磨パッドと機械的に接触する表面
から優先的にポリシングされる、いわゆるエッチバック
がなされた。このようなエッチバックにより図１２の
（Ｆ）に示すように前記第１ビアフィル４７上に位置し
た第２ビアホール４９内にバリア層５１が残存すると共
に、前記バリア層５１で覆われた前記第２ビアホール４
９内に前記ＳｉＯ2 膜４８表面と面一なＣｕからなる第
２ビアフィル５３が形成された。また、界面活性剤を含
む前記組成の研磨組成物はＣｕとＳｉＯ2 との研磨選択
性が高いため、前記エッチバック工程においてＳｉＯ2
膜４８の膜減り（シンニング）を防止することができ
た。さらに、前記ポリシング装置のホルダ５による前記
研磨パッド２への加重を解除し、かつターンテーブル１
およびホルダ５の回転の停止した後において、前記Ｃｕ
からなる第２ビアフィル５３が前記研磨組成物に接触さ
れてもエッチングが進行することがなかった。
【０１６６】したがって、実施例１１によれば第１、第
２の絶縁膜としてのＳｉＯ2 膜４３、４８を有し、前記
ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第１ビ
アフィル４７およびＣｕ配線層５６が形成され、前記Ｓ
ｉＯ2 膜４８にその表面と面一で前記第１ビアフィル４
７に接続されたＣｕからなる第２ビアフィル５３が形成
された多層配線構造を有し、かつ表面が平坦化され、さ
らに銅の拡散バリア性を有するバリア層４５，５１によ
り前記第１、第２のビアフィル４７，５３および配線層
５６からの銅の拡散を防止した半導体装置を製造するこ
とができた。
２の絶縁膜としてのＳｉＯ2 膜４３、４８を有し、前記
ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第１ビ
アフィル４７およびＣｕ配線層５６が形成され、前記Ｓ
ｉＯ2 膜４８にその表面と面一で前記第１ビアフィル４
７に接続されたＣｕからなる第２ビアフィル５３が形成
された多層配線構造を有し、かつ表面が平坦化され、さ
らに銅の拡散バリア性を有するバリア層４５，５１によ
り前記第１、第２のビアフィル４７，５３および配線層
５６からの銅の拡散を防止した半導体装置を製造するこ
とができた。
【０１６７】（実施例１２）実施例１１と同様な方法に
より第１絶縁膜としてのＳｉＯ2 膜４３にその表面と面
一な第１ビアフィル４７および埋め込みＣｕ配線層５６
を形成した後、図１３の（Ａ）に示すように前記第１ビ
アフィル４７およびＣｕ配線層５６を含む前記ＳｉＯ2
膜４３上にＣＶＤ法により絶縁性バリア層としての厚さ
１００ｎｍの窒化シリコン膜（Ｓｉ3Ｎ4膜）５７を堆積
した。つづいて、前記第１ビアフィル４７に位置する前
記Ｓｉ3Ｎ4膜５７にフォトエッチング技術によりスルー
ホール５８を選択的に開口し、さらにＣＶＤ法により第
２絶縁膜としての例えば厚さ１０００ｎｍのＳｉＯ2 膜
４８を堆積した後、前記第１ビアフィル３７上に位置す
る前記ＳｉＯ2 膜４８にフォトエッチング技術により第
２開口部（第２ビアホール）４９を形成した。
より第１絶縁膜としてのＳｉＯ2 膜４３にその表面と面
一な第１ビアフィル４７および埋め込みＣｕ配線層５６
を形成した後、図１３の（Ａ）に示すように前記第１ビ
アフィル４７およびＣｕ配線層５６を含む前記ＳｉＯ2
膜４３上にＣＶＤ法により絶縁性バリア層としての厚さ
１００ｎｍの窒化シリコン膜（Ｓｉ3Ｎ4膜）５７を堆積
した。つづいて、前記第１ビアフィル４７に位置する前
記Ｓｉ3Ｎ4膜５７にフォトエッチング技術によりスルー
ホール５８を選択的に開口し、さらにＣＶＤ法により第
２絶縁膜としての例えば厚さ１０００ｎｍのＳｉＯ2 膜
４８を堆積した後、前記第１ビアフィル３７上に位置す
る前記ＳｉＯ2 膜４８にフォトエッチング技術により第
２開口部（第２ビアホール）４９を形成した。
【０１６８】次いで、図１３の（Ｂ）に示すように前記
第２ビアホール４９を含む前記ＳｉＯ2 膜４８上にスパ
ッタ蒸着により第２配線材料膜である厚さ９００ｎｍの
第２Ｃｕ膜５２を堆積した。この後、実施例１１と同様
な方法により前記第２Ｃｕ膜５２を前記ＳｉＯ2 膜４８
の表面が露出するまでエッチバックすることにより図１
３の（Ｃ）に示すように前記第１ビアフィル４７上に位
置した第２ビアホール４９内に前記ＳｉＯ2 膜４８表面
と面一なＣｕからなる第２ビアフィル５３を形成した。
第２ビアホール４９を含む前記ＳｉＯ2 膜４８上にスパ
ッタ蒸着により第２配線材料膜である厚さ９００ｎｍの
第２Ｃｕ膜５２を堆積した。この後、実施例１１と同様
な方法により前記第２Ｃｕ膜５２を前記ＳｉＯ2 膜４８
の表面が露出するまでエッチバックすることにより図１
３の（Ｃ）に示すように前記第１ビアフィル４７上に位
置した第２ビアホール４９内に前記ＳｉＯ2 膜４８表面
と面一なＣｕからなる第２ビアフィル５３を形成した。
【０１６９】したがって、実施例１２によれば第１、第
２の絶縁膜としてのＳｉＯ2 膜４３、４８およびこれら
ＳｉＯ2 膜４３、４８間に介在されたＳｉ3Ｎ4膜５７を
有し、前記ＳｉＯ2 膜４３にその表面と面一なＣｕから
なる第１ビアフィル４７およびＣｕ配線層５６が形成さ
れ、かつ前記ＳｉＯ2 膜４８にその表面と面一で前記第
１ビアフィル４７にＳｉ3Ｎ4膜５７のスルーホール５８
を通して接続されたＣｕからなる第２ビアフィル５３が
形成された多層配線構造を有し、かつ表面が平坦化され
た半導体装置を製造することができた。
２の絶縁膜としてのＳｉＯ2 膜４３、４８およびこれら
ＳｉＯ2 膜４３、４８間に介在されたＳｉ3Ｎ4膜５７を
有し、前記ＳｉＯ2 膜４３にその表面と面一なＣｕから
なる第１ビアフィル４７およびＣｕ配線層５６が形成さ
れ、かつ前記ＳｉＯ2 膜４８にその表面と面一で前記第
１ビアフィル４７にＳｉ3Ｎ4膜５７のスルーホール５８
を通して接続されたＣｕからなる第２ビアフィル５３が
形成された多層配線構造を有し、かつ表面が平坦化され
た半導体装置を製造することができた。
【０１７０】また、前記第１絶縁膜であるＳｉＯ2 膜４
３にＴｉＮのような銅の拡散バリア性を有するバリア層
５１を介して埋め込まれたＣｕ配線層５６の表面は銅の
拡散バリア性を有するＳｉ3Ｎ4膜５７で覆われているた
め、前記配線層５６の銅が第１絶縁膜であるＳｉＯ2 膜
４３に拡散するのを防止できるのみならず、第２絶縁膜
であるＳｉＯ2 膜４８に拡散し、第１絶縁膜であるＳｉ
Ｏ2 膜４３を経由してシリコン基板４２に到達してそれ
を汚染するのを確実に防止することができた。
３にＴｉＮのような銅の拡散バリア性を有するバリア層
５１を介して埋め込まれたＣｕ配線層５６の表面は銅の
拡散バリア性を有するＳｉ3Ｎ4膜５７で覆われているた
め、前記配線層５６の銅が第１絶縁膜であるＳｉＯ2 膜
４３に拡散するのを防止できるのみならず、第２絶縁膜
であるＳｉＯ2 膜４８に拡散し、第１絶縁膜であるＳｉ
Ｏ2 膜４３を経由してシリコン基板４２に到達してそれ
を汚染するのを確実に防止することができた。
【０１７１】さらに、第１、第２の絶縁膜であるＳｉＯ
2 膜４３，４８の間には銅の拡散バリア性を有するＳｉ
3Ｎ4膜５７が形成されているため、前記ＳｉＯ2 膜４８
に形成された第２ビアフィル５３はそれが埋め込まれる
第２ビアホール４９にＴｉＮのようなバリア層を介在し
なくとも、その銅が前記シリコン基板４２に達してそれ
を汚染するのを防止することができた。
2 膜４３，４８の間には銅の拡散バリア性を有するＳｉ
3Ｎ4膜５７が形成されているため、前記ＳｉＯ2 膜４８
に形成された第２ビアフィル５３はそれが埋め込まれる
第２ビアホール４９にＴｉＮのようなバリア層を介在し
なくとも、その銅が前記シリコン基板４２に達してそれ
を汚染するのを防止することができた。
【０１７２】（実施例１３）実施例１１と同様な方法に
より第１絶縁膜としてのＳｉＯ2 膜４３にその表面と面
一な第１ビアフィル４７および埋め込みＣｕ配線層５６
を形成した後、図１４の（Ａ）に示すように前記第１ビ
アフィル４７およびＣｕ配線層５６を含むＳｉＯ2 膜４
３上にＣＶＤ法により厚さ３０ｎｍのＴｉＮ層を堆積し
た。つづいて、フォトエッチング技術により前記ＴｉＮ
層をパターニングして前記Ｃｕ配線層５６およびこの周
囲の露出したバリア層４５部分にＴｉＮバリア層５９を
形成し、さらにＣＶＤ法により第２絶縁膜としての例え
ば厚さ１０００ｎｍのＳｉＯ2膜４８を堆積した後、前
記第１ビアフィル３７上に位置する前記ＳｉＯ2 膜４８
にフォトエッチング技術により第２開口部（第２ビアホ
ール）４９を形成した。
より第１絶縁膜としてのＳｉＯ2 膜４３にその表面と面
一な第１ビアフィル４７および埋め込みＣｕ配線層５６
を形成した後、図１４の（Ａ）に示すように前記第１ビ
アフィル４７およびＣｕ配線層５６を含むＳｉＯ2 膜４
３上にＣＶＤ法により厚さ３０ｎｍのＴｉＮ層を堆積し
た。つづいて、フォトエッチング技術により前記ＴｉＮ
層をパターニングして前記Ｃｕ配線層５６およびこの周
囲の露出したバリア層４５部分にＴｉＮバリア層５９を
形成し、さらにＣＶＤ法により第２絶縁膜としての例え
ば厚さ１０００ｎｍのＳｉＯ2膜４８を堆積した後、前
記第１ビアフィル３７上に位置する前記ＳｉＯ2 膜４８
にフォトエッチング技術により第２開口部（第２ビアホ
ール）４９を形成した。
【０１７３】次いで、図１４の（Ｂ）に示すように前記
第２ビアホール４９を含む前記ＳｉＯ2 膜４８上にスパ
ッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバリア層
５１および第２配線材料膜である厚さ９００ｎｍの第２
Ｃｕ膜５２を堆積した。この後、実施例１７と同様な方
法により前記第２Ｃｕ膜５２およびバリア層５１を前記
ＳｉＯ2 膜４８の表面が露出するまでエッチバックする
ことにより図１４の（Ｃ）に示すように前記第１ビアフ
ィル４７上に位置した第２ビアホール４９内にバリア層
５１が残存すると共に、前記バリア層５１で覆われた前
記第２ビアホール４９内に前記ＳｉＯ2 膜４８表面と面
一なＣｕからなる第２ビアフィル５３を形成した。
第２ビアホール４９を含む前記ＳｉＯ2 膜４８上にスパ
ッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバリア層
５１および第２配線材料膜である厚さ９００ｎｍの第２
Ｃｕ膜５２を堆積した。この後、実施例１７と同様な方
法により前記第２Ｃｕ膜５２およびバリア層５１を前記
ＳｉＯ2 膜４８の表面が露出するまでエッチバックする
ことにより図１４の（Ｃ）に示すように前記第１ビアフ
ィル４７上に位置した第２ビアホール４９内にバリア層
５１が残存すると共に、前記バリア層５１で覆われた前
記第２ビアホール４９内に前記ＳｉＯ2 膜４８表面と面
一なＣｕからなる第２ビアフィル５３を形成した。
【０１７４】したがって、実施例１３によれば第１、第
２の層間絶縁膜としてのＳｉＯ2 膜４３、４８を有し、
前記ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第
１ビアフィル４７およびＣｕ配線層５６が形成され、か
つ前記ＳｉＯ2 膜４８にその表面と面一で前記第１ビア
フィル４７に接続されたＣｕからなる第２ビアフィル５
３が形成された多層配線構造を有し、かつ表面が平坦化
された半導体装置を製造することができた。
２の層間絶縁膜としてのＳｉＯ2 膜４３、４８を有し、
前記ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第
１ビアフィル４７およびＣｕ配線層５６が形成され、か
つ前記ＳｉＯ2 膜４８にその表面と面一で前記第１ビア
フィル４７に接続されたＣｕからなる第２ビアフィル５
３が形成された多層配線構造を有し、かつ表面が平坦化
された半導体装置を製造することができた。
【０１７５】また、前記第１絶縁膜であるＳｉＯ2 膜４
３にＴｉＮのような銅の拡散バリア性を有するバリア層
５１を介して埋め込まれたＣｕ配線層５６の表面は銅の
拡散バリア性を有するＴｉＮバリア層５９で覆われてい
るため、前記配線層５６の銅が第１絶縁膜であるＳｉＯ
2 膜４３に拡散するのを防止できるのみならず、第２絶
縁膜であるＳｉＯ2 膜４８に拡散し、第１絶縁膜である
ＳｉＯ2 膜４３を経由してシリコン基板４２に到達して
それを汚染するのを確実に防止することができた。
３にＴｉＮのような銅の拡散バリア性を有するバリア層
５１を介して埋め込まれたＣｕ配線層５６の表面は銅の
拡散バリア性を有するＴｉＮバリア層５９で覆われてい
るため、前記配線層５６の銅が第１絶縁膜であるＳｉＯ
2 膜４３に拡散するのを防止できるのみならず、第２絶
縁膜であるＳｉＯ2 膜４８に拡散し、第１絶縁膜である
ＳｉＯ2 膜４３を経由してシリコン基板４２に到達して
それを汚染するのを確実に防止することができた。
【０１７６】（実施例１４）実施例１１と同様な方法に
より第１絶縁膜としてのＳｉＯ2 膜４３にその表面と面
一な第１ビアフィル４７および埋め込みＣｕ配線層５６
を形成した後、図１５の（Ａ）に示すように前記第１ビ
アフィル４７およびＣｕ配線層５６を含む前記ＳｉＯ2
膜４３上にＣＶＤ法により第２絶縁膜としての例えば厚
さ１０００ｎｍのＳｉＯ2 膜４８を堆積した。つづい
て、前記第１ビアフィル３７および前記Ｃｕ配線層５６
上に位置する前記ＳｉＯ2 膜４８にフォトエッチング技
術により第２開口部（第２ビアホール）４９、６０を形
成した。
より第１絶縁膜としてのＳｉＯ2 膜４３にその表面と面
一な第１ビアフィル４７および埋め込みＣｕ配線層５６
を形成した後、図１５の（Ａ）に示すように前記第１ビ
アフィル４７およびＣｕ配線層５６を含む前記ＳｉＯ2
膜４３上にＣＶＤ法により第２絶縁膜としての例えば厚
さ１０００ｎｍのＳｉＯ2 膜４８を堆積した。つづい
て、前記第１ビアフィル３７および前記Ｃｕ配線層５６
上に位置する前記ＳｉＯ2 膜４８にフォトエッチング技
術により第２開口部（第２ビアホール）４９、６０を形
成した。
【０１７７】次いで、図１５の（Ｂ）に示すように前記
第２ビアホール４９、６０を含む前記ＳｉＯ2 膜４８上
にスパッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバ
リア層５１および第２配線材料膜である厚さ９００ｎｍ
の第２Ｃｕ膜５２を堆積した。この後、実施例１１と同
様な方法により前記第２Ｃｕ膜５２およびバリア層５１
を前記ＳｉＯ2 膜４８の表面が露出するまでエッチバッ
クすることにより図１５の（Ｃ）に示すように前記第１
ビアフィル４７上に位置した第２ビアホール４９内にバ
リア層５１が残存すると共に、前記バリア層５１で覆わ
れた前記第２ビアホール４９内に前記ＳｉＯ2 膜４８表
面と面一なＣｕからなる第２ビアフィル５３を形成し
た。同時に、前記Ｃｕ配線層５６上に位置した第２ビア
ホール６０内にバリア層５１が残存すると共に、前記バ
リア層５１で覆われた前記第２ビアホール６０内にＳｉ
Ｏ2 膜表面と面一なＣｕからなる第２ビアフィル６１を
形成した。
第２ビアホール４９、６０を含む前記ＳｉＯ2 膜４８上
にスパッタ蒸着により厚さ１５ｎｍのＴｉＮからなるバ
リア層５１および第２配線材料膜である厚さ９００ｎｍ
の第２Ｃｕ膜５２を堆積した。この後、実施例１１と同
様な方法により前記第２Ｃｕ膜５２およびバリア層５１
を前記ＳｉＯ2 膜４８の表面が露出するまでエッチバッ
クすることにより図１５の（Ｃ）に示すように前記第１
ビアフィル４７上に位置した第２ビアホール４９内にバ
リア層５１が残存すると共に、前記バリア層５１で覆わ
れた前記第２ビアホール４９内に前記ＳｉＯ2 膜４８表
面と面一なＣｕからなる第２ビアフィル５３を形成し
た。同時に、前記Ｃｕ配線層５６上に位置した第２ビア
ホール６０内にバリア層５１が残存すると共に、前記バ
リア層５１で覆われた前記第２ビアホール６０内にＳｉ
Ｏ2 膜表面と面一なＣｕからなる第２ビアフィル６１を
形成した。
【０１７８】したがって、実施例１４によれば第１、第
２の層間絶縁膜としてのＳｉＯ2 膜４３、４８を有し、
前記ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第
１ビアフィル４７およびＣｕ配線層５６が形成され、前
記ＳｉＯ2 膜４８にその表面と面一で前記第１ビアフィ
ル４７に接続されたＣｕからなる第２ビアフィル５３お
よび前記Ｃｕ配線層５６に接続されたＣｕからなる第２
ビアフィル６１が形成された多層配線構造を有し、かつ
表面が平坦化され、さらに銅の拡散バリア性を有するバ
リア層４５，５１により前記第１、第２のビアフィル４
７，５３，６１および配線層５６からの銅の拡散を防止
した半導体装置を製造することができた。
２の層間絶縁膜としてのＳｉＯ2 膜４３、４８を有し、
前記ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第
１ビアフィル４７およびＣｕ配線層５６が形成され、前
記ＳｉＯ2 膜４８にその表面と面一で前記第１ビアフィ
ル４７に接続されたＣｕからなる第２ビアフィル５３お
よび前記Ｃｕ配線層５６に接続されたＣｕからなる第２
ビアフィル６１が形成された多層配線構造を有し、かつ
表面が平坦化され、さらに銅の拡散バリア性を有するバ
リア層４５，５１により前記第１、第２のビアフィル４
７，５３，６１および配線層５６からの銅の拡散を防止
した半導体装置を製造することができた。
【０１７９】（実施例１５）実施例１１と同様な方法に
より第１絶縁膜としてのＳｉＯ2 膜４３にその表面と面
一な第１ビアフィル４７および埋め込みＣｕ配線層（第
１埋め込みＣｕ配線層）５６を形成した後、図１６の
（Ａ）に示すように前記第１ビアフィル４７およびＣｕ
配線層５６を含む前記ＳｉＯ2 膜４３上にＣＶＤ法によ
り第２絶縁膜としての例えば厚さ１０００ｎｍのＳｉＯ
2 膜４８を堆積した。つづいて、前記第１ビアフィル３
７上に位置する前記ＳｉＯ2 膜４８にフォトエッチング
技術により第２開口部（第２ビアホール）４９、６０を
形成した。さらに、前記ＳｉＯ2膜４８にフォトエッチ
ング技術により配線層の形状に相当する溝６２を形成し
た。
より第１絶縁膜としてのＳｉＯ2 膜４３にその表面と面
一な第１ビアフィル４７および埋め込みＣｕ配線層（第
１埋め込みＣｕ配線層）５６を形成した後、図１６の
（Ａ）に示すように前記第１ビアフィル４７およびＣｕ
配線層５６を含む前記ＳｉＯ2 膜４３上にＣＶＤ法によ
り第２絶縁膜としての例えば厚さ１０００ｎｍのＳｉＯ
2 膜４８を堆積した。つづいて、前記第１ビアフィル３
７上に位置する前記ＳｉＯ2 膜４８にフォトエッチング
技術により第２開口部（第２ビアホール）４９、６０を
形成した。さらに、前記ＳｉＯ2膜４８にフォトエッチ
ング技術により配線層の形状に相当する溝６２を形成し
た。
【０１８０】次いで、図１６の（Ｂ）に示すように前記
第２ビアホール４９および溝６２を含む前記ＳｉＯ2 膜
４８上にスパッタ蒸着により厚さ１５ｎｍのＴｉＮから
なるバリア層５１および第２配線材料膜である厚さ９０
０ｎｍの第２Ｃｕ膜５２を堆積した。この後、実施例１
１と同様な方法により前記第２Ｃｕ膜５２およびバリア
層５１を前記ＳｉＯ2 膜４８の表面が露出するまでエッ
チバックすることにより図１６の（Ｃ）に示すように前
記第１ビアフィル４７上に位置した第２ビアホール４９
内にバリア層５１が残存すると共に、前記バリア層５１
で覆われた前記第２ビアホール４９内に前記ＳｉＯ2 膜
４８表面と面一なＣｕからなる第２ビアフィル５３を形
成した。同時に、前記溝６２内にバリア層５１が残存す
ると共に、前記バリア層５１で覆われた前記溝６２内に
ＳｉＯ2 膜４８表面と面一な第２Ｃｕ配線層６３を形成
した。
第２ビアホール４９および溝６２を含む前記ＳｉＯ2 膜
４８上にスパッタ蒸着により厚さ１５ｎｍのＴｉＮから
なるバリア層５１および第２配線材料膜である厚さ９０
０ｎｍの第２Ｃｕ膜５２を堆積した。この後、実施例１
１と同様な方法により前記第２Ｃｕ膜５２およびバリア
層５１を前記ＳｉＯ2 膜４８の表面が露出するまでエッ
チバックすることにより図１６の（Ｃ）に示すように前
記第１ビアフィル４７上に位置した第２ビアホール４９
内にバリア層５１が残存すると共に、前記バリア層５１
で覆われた前記第２ビアホール４９内に前記ＳｉＯ2 膜
４８表面と面一なＣｕからなる第２ビアフィル５３を形
成した。同時に、前記溝６２内にバリア層５１が残存す
ると共に、前記バリア層５１で覆われた前記溝６２内に
ＳｉＯ2 膜４８表面と面一な第２Ｃｕ配線層６３を形成
した。
【０１８１】したがって、実施例１５によれば第１、第
２の層間絶縁膜としてのＳｉＯ2 膜４３、４８を有し、
前記ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第
１ビアフィル４７および第１Ｃｕ配線層５６が形成さ
れ、前記ＳｉＯ2 膜４８にその表面と面一で前記第１ビ
アフィル４７に接続されたＣｕからなる第２ビアフィル
５３および第２Ｃｕ配線層６３が形成された多層配線構
造を有し、かつ表面が平坦化され、さらに銅の拡散バリ
ア性を有するバリア層４５，５１により前記第１、第２
のビアフィル４７，５３および第１、第２の配線層５
６，６３からの銅の拡散を防止した半導体装置を製造す
ることができた。
２の層間絶縁膜としてのＳｉＯ2 膜４３、４８を有し、
前記ＳｉＯ2 膜４３にその表面と面一なＣｕからなる第
１ビアフィル４７および第１Ｃｕ配線層５６が形成さ
れ、前記ＳｉＯ2 膜４８にその表面と面一で前記第１ビ
アフィル４７に接続されたＣｕからなる第２ビアフィル
５３および第２Ｃｕ配線層６３が形成された多層配線構
造を有し、かつ表面が平坦化され、さらに銅の拡散バリ
ア性を有するバリア層４５，５１により前記第１、第２
のビアフィル４７，５３および第１、第２の配線層５
６，６３からの銅の拡散を防止した半導体装置を製造す
ることができた。
【０１８２】（実施例１６）まず、図１７の（Ａ）に示
すように表面にソース、ドレイン領域のｎ+ 型拡散層
（図示せず）が形成されたｐ型シリコン基板７１上にＣ
ＶＤ法により第１絶縁膜としての例えば厚さ１１００ｎ
ｍのＳｉＯ2 膜７２を堆積した後、このＳｉＯ 2 膜７２
にフォトエッチング技術により配線層に相当する形状を
有する深さ４００ｎｍの複数の第１溝７３を形成した。
つづいて、図１７の（Ｂ）に示すように前記各第１溝７
３を含む前記ＳｉＯ2 膜７２上にスパッタ蒸着により厚
さ２０ｎｍのＴｉＮからなるバリア層７４を堆積した
後、スパッタ蒸着により第１配線材料膜である厚さ１１
００ｎｍの第１Ｃｕ膜７５を堆積した。
すように表面にソース、ドレイン領域のｎ+ 型拡散層
（図示せず）が形成されたｐ型シリコン基板７１上にＣ
ＶＤ法により第１絶縁膜としての例えば厚さ１１００ｎ
ｍのＳｉＯ2 膜７２を堆積した後、このＳｉＯ 2 膜７２
にフォトエッチング技術により配線層に相当する形状を
有する深さ４００ｎｍの複数の第１溝７３を形成した。
つづいて、図１７の（Ｂ）に示すように前記各第１溝７
３を含む前記ＳｉＯ2 膜７２上にスパッタ蒸着により厚
さ２０ｎｍのＴｉＮからなるバリア層７４を堆積した
後、スパッタ蒸着により第１配線材料膜である厚さ１１
００ｎｍの第１Ｃｕ膜７５を堆積した。
【０１８３】次いで、前述した図３に示すポリシング装
置のホルダ５に図１７の（Ｂ）に示す基板４２を逆さに
して保持し、前記ホルダ５の支持軸４により前記基板を
ローデル・ニッタ社製商品名；ＳＵＢＡ８００からなる
研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前記タ
ーンテーブル１およびホルダ５をそれぞれ１００ｒｐｍ
の速度で同方向に回転させながら、研磨組成物を供給管
３から１２．５ｍｌ／分の速度で前記研磨パッド２に供
給して前記基板７１に堆積した第１Ｃｕ膜７５およびバ
リア層７４を前記ＳｉＯ2 膜７２の表面が露出するまで
研磨した。ここで、前記研磨組成物として２−キノリン
カルボン酸（キナルジン酸）０．６７重量％、乳酸１．
２重量％、ドデシル硫酸アンモニウム０．５７重量％、
ポリビニルピロリドン（ＰＶＰ）０．４重量％、過酸化
水素１３．３重量％、コロイダルシリカ４．４重量％、
平均一次粒子径２０ｎｍのコロイダルアルミナ１．４７
重量％および水の組成を有するものを用いた。前記研磨
工程において、前記研磨組成物は第１Ｃｕ膜７５との接
触時のエッチングが全く起こらず、前記研磨パッドによ
る研磨時の研磨速度が約１２００ｎｍ／分であった。こ
のため、図１７の（Ｂ）に示す凸状の第１Ｃｕ膜７５は
前記研磨パッドと機械的に接触する表面から優先的にポ
リシングされ、さらに露出したバリア層７４がポリシン
グされる、いわゆるエッチバックがなされた。
置のホルダ５に図１７の（Ｂ）に示す基板４２を逆さに
して保持し、前記ホルダ５の支持軸４により前記基板を
ローデル・ニッタ社製商品名；ＳＵＢＡ８００からなる
研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前記タ
ーンテーブル１およびホルダ５をそれぞれ１００ｒｐｍ
の速度で同方向に回転させながら、研磨組成物を供給管
３から１２．５ｍｌ／分の速度で前記研磨パッド２に供
給して前記基板７１に堆積した第１Ｃｕ膜７５およびバ
リア層７４を前記ＳｉＯ2 膜７２の表面が露出するまで
研磨した。ここで、前記研磨組成物として２−キノリン
カルボン酸（キナルジン酸）０．６７重量％、乳酸１．
２重量％、ドデシル硫酸アンモニウム０．５７重量％、
ポリビニルピロリドン（ＰＶＰ）０．４重量％、過酸化
水素１３．３重量％、コロイダルシリカ４．４重量％、
平均一次粒子径２０ｎｍのコロイダルアルミナ１．４７
重量％および水の組成を有するものを用いた。前記研磨
工程において、前記研磨組成物は第１Ｃｕ膜７５との接
触時のエッチングが全く起こらず、前記研磨パッドによ
る研磨時の研磨速度が約１２００ｎｍ／分であった。こ
のため、図１７の（Ｂ）に示す凸状の第１Ｃｕ膜７５は
前記研磨パッドと機械的に接触する表面から優先的にポ
リシングされ、さらに露出したバリア層７４がポリシン
グされる、いわゆるエッチバックがなされた。
【０１８４】その結果、図１７の（Ｃ）に示すように前
記各第１溝７３内にバリア層７４が残存すると共に、前
記バリア層７４で覆われた前記各第１溝７３内に前記Ｓ
ｉＯ 2 膜７２表面と面一な第１埋め込みＣｕ配線７６が
形成された。また、界面活性剤を含む前記組成の研磨組
成物はＣｕとＳｉＯ2 との研磨選択性が高いため、前記
エッチバック工程においてＳｉＯ2 膜７２の膜減り（シ
ンニング）を防止することができた。さらに、前記ポリ
シング装置のホルダ５による前記研磨パッド２への加重
を解除し、かつターンテーブル１およびホルダ５の回転
の停止した後において、前記第１Ｃｕ配線層７６が前記
研磨組成物に接触されてもエッチングが進行することが
なかった。つづいて、前記第１Ｃｕ配線層７６の形成後
の基板を純水を用いた超音波洗浄を行ってＳｉＯ2 膜７
２表面を清浄化した。
記各第１溝７３内にバリア層７４が残存すると共に、前
記バリア層７４で覆われた前記各第１溝７３内に前記Ｓ
ｉＯ 2 膜７２表面と面一な第１埋め込みＣｕ配線７６が
形成された。また、界面活性剤を含む前記組成の研磨組
成物はＣｕとＳｉＯ2 との研磨選択性が高いため、前記
エッチバック工程においてＳｉＯ2 膜７２の膜減り（シ
ンニング）を防止することができた。さらに、前記ポリ
シング装置のホルダ５による前記研磨パッド２への加重
を解除し、かつターンテーブル１およびホルダ５の回転
の停止した後において、前記第１Ｃｕ配線層７６が前記
研磨組成物に接触されてもエッチングが進行することが
なかった。つづいて、前記第１Ｃｕ配線層７６の形成後
の基板を純水を用いた超音波洗浄を行ってＳｉＯ2 膜７
２表面を清浄化した。
【０１８５】次いで、図１８の（Ｄ）に示すように前記
各第１Ｃｕ配線層７６を含む前記ＳｉＯ2 膜７２上にＣ
ＶＤ法により第２絶縁膜としての例えば厚さ１０００ｎ
ｍのＳｉＯ2 膜７７を堆積した後、前記ＳｉＯ2 膜４８
にフォトエッチング技術により配線層に相当する形状を
有する深さ４００ｎｍの複数の第２溝７８を形成した。
つづいて、図１８の（Ｅ）に示すように前記各第２溝７
８を含む前記ＳｉＯ2膜７７上にスパッタ蒸着により厚
さ１５ｎｍのＴｉＮからなるバリア層７９および第２配
線材料膜である厚さ１０００ｎｍの第２Ｃｕ膜８０を堆
積した。
各第１Ｃｕ配線層７６を含む前記ＳｉＯ2 膜７２上にＣ
ＶＤ法により第２絶縁膜としての例えば厚さ１０００ｎ
ｍのＳｉＯ2 膜７７を堆積した後、前記ＳｉＯ2 膜４８
にフォトエッチング技術により配線層に相当する形状を
有する深さ４００ｎｍの複数の第２溝７８を形成した。
つづいて、図１８の（Ｅ）に示すように前記各第２溝７
８を含む前記ＳｉＯ2膜７７上にスパッタ蒸着により厚
さ１５ｎｍのＴｉＮからなるバリア層７９および第２配
線材料膜である厚さ１０００ｎｍの第２Ｃｕ膜８０を堆
積した。
【０１８６】次いで、前述した図３に示すポリシング装
置の基板ホルダ５に図１８の（Ｅ）に示す基板４２を逆
さにして保持し、前記ホルダ５の支持軸４により前記基
板をローデル・ニッタ社製商品名；ＳＵＢＡ８００から
なる研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前
記ターンテーブル１およびホルダ５をそれぞれ１００ｒ
ｐｍの速度で同方向に回転させながら、前述したエッチ
バック工程で用いたのと同様な組成を有する研磨組成物
を供給管３から１２．５ｍｌ／分の速度で前記研磨パッ
ド２に供給して前記基板７１に堆積した第２Ｃｕ膜８０
および前記バリア層７９を前記ＳｉＯ2 膜７７の表面が
露出するまで研磨した。
置の基板ホルダ５に図１８の（Ｅ）に示す基板４２を逆
さにして保持し、前記ホルダ５の支持軸４により前記基
板をローデル・ニッタ社製商品名；ＳＵＢＡ８００から
なる研磨パッド２に３００ｇ／ｃｍ2 の加重を与え、前
記ターンテーブル１およびホルダ５をそれぞれ１００ｒ
ｐｍの速度で同方向に回転させながら、前述したエッチ
バック工程で用いたのと同様な組成を有する研磨組成物
を供給管３から１２．５ｍｌ／分の速度で前記研磨パッ
ド２に供給して前記基板７１に堆積した第２Ｃｕ膜８０
および前記バリア層７９を前記ＳｉＯ2 膜７７の表面が
露出するまで研磨した。
【０１８７】その結果、図１８の（Ｅ）に示す凸状の第
２Ｃｕ膜８０は前記研磨パッドと機械的に接触する表面
から優先的にポリシングされる、いわゆるエッチバック
がなされた。このようなエッチバックにより図１８の
（Ｆ）に示すように前記各第２溝７８内にバリア層７９
が残存すると共に、前記バリア層７９で覆われた前記各
第２溝７８内に前記ＳｉＯ2 膜７７表面と面一な第２埋
め込みＣｕ配線層８１が形成された。また、界面活性剤
を含む前記組成の研磨組成物はＣｕとＳｉＯ2 との研磨
選択性が高いため、前記エッチバック工程においてＳｉ
Ｏ2 膜７７の膜減り（シンニング）を防止することがで
きた。さらに、前記ポリシング装置のホルダ５による前
記研磨パッド２への加重を解除し、かつターンテーブル
１およびホルダ５の回転の停止した後において、前記各
第２Ｃｕ配線層８１が前記研磨組成物に接触されてもエ
ッチングが進行することがなかった。
２Ｃｕ膜８０は前記研磨パッドと機械的に接触する表面
から優先的にポリシングされる、いわゆるエッチバック
がなされた。このようなエッチバックにより図１８の
（Ｆ）に示すように前記各第２溝７８内にバリア層７９
が残存すると共に、前記バリア層７９で覆われた前記各
第２溝７８内に前記ＳｉＯ2 膜７７表面と面一な第２埋
め込みＣｕ配線層８１が形成された。また、界面活性剤
を含む前記組成の研磨組成物はＣｕとＳｉＯ2 との研磨
選択性が高いため、前記エッチバック工程においてＳｉ
Ｏ2 膜７７の膜減り（シンニング）を防止することがで
きた。さらに、前記ポリシング装置のホルダ５による前
記研磨パッド２への加重を解除し、かつターンテーブル
１およびホルダ５の回転の停止した後において、前記各
第２Ｃｕ配線層８１が前記研磨組成物に接触されてもエ
ッチングが進行することがなかった。
【０１８８】したがって、実施例１６によれば第１、第
２の層間絶縁膜としてのＳｉＯ2 膜７１，７７を有し、
前記ＳｉＯ2 膜７１にその表面と面一な複数の第１Ｃｕ
配線層７６が形成され、前記ＳｉＯ2 膜７７にその表面
と面一な複数の第２Ｃｕ配線層８１が形成された多層配
線構造を有し、かつ表面が平坦化され、さらに銅の拡散
バリア性を有するバリア層７４，７９により前記第１、
第２のＣｕ配線層７６，８１からの銅の拡散を防止した
半導体装置を製造することができた。
２の層間絶縁膜としてのＳｉＯ2 膜７１，７７を有し、
前記ＳｉＯ2 膜７１にその表面と面一な複数の第１Ｃｕ
配線層７６が形成され、前記ＳｉＯ2 膜７７にその表面
と面一な複数の第２Ｃｕ配線層８１が形成された多層配
線構造を有し、かつ表面が平坦化され、さらに銅の拡散
バリア性を有するバリア層７４，７９により前記第１、
第２のＣｕ配線層７６，８１からの銅の拡散を防止した
半導体装置を製造することができた。
【０１８９】（実施例１７）実施例１６と同様な方法に
より第１絶縁膜としてのＳｉＯ2 膜７２にその表面と面
一な複数の第１埋め込みＣｕ配線層７６を形成した後、
図１９の（Ａ）に示すように前記各第１Ｃｕ配線層７６
を含む前記ＳｉＯ2 膜７２上にＣＶＤ法により第２絶縁
膜としての例えば厚さ１０００ｎｍのＳｉＯ2 膜７７を
堆積した。つづいて、複数の前記第１Ｃｕ配線層のうち
の任意の配線層７６上に位置する前記ＳｉＯ2 膜７７に
フォトエッチング技術により開口部（ビアホール）８２
を形成した。さらに、前記ＳｉＯ2 膜７７にフォトエッ
チング技術により配線層の形状に相当する第２溝７８を
形成した。
より第１絶縁膜としてのＳｉＯ2 膜７２にその表面と面
一な複数の第１埋め込みＣｕ配線層７６を形成した後、
図１９の（Ａ）に示すように前記各第１Ｃｕ配線層７６
を含む前記ＳｉＯ2 膜７２上にＣＶＤ法により第２絶縁
膜としての例えば厚さ１０００ｎｍのＳｉＯ2 膜７７を
堆積した。つづいて、複数の前記第１Ｃｕ配線層のうち
の任意の配線層７６上に位置する前記ＳｉＯ2 膜７７に
フォトエッチング技術により開口部（ビアホール）８２
を形成した。さらに、前記ＳｉＯ2 膜７７にフォトエッ
チング技術により配線層の形状に相当する第２溝７８を
形成した。
【０１９０】次いで、図１９の（Ｂ）に示すように前記
ビアホール８２および第２溝７８を含む前記ＳｉＯ2 膜
７７上にスパッタ蒸着により厚さ１５ｎｍのＴｉＮから
なるバリア層７９および第２配線材料膜である厚さ１０
００ｎｍの第２Ｃｕ膜８０を堆積した。この後、実施例
１６と同様な方法により前記第２Ｃｕ膜８０およびバリ
ア層７９を前記ＳｉＯ2 膜７７の表面が露出するまでエ
ッチバックすることによりＦＩＧ．１５Ｃに示すように
前記第１Ｃｕ配線層７６上に位置したビアホール８２内
にバリア層７９が残存すると共に、前記バリア層７９で
覆われた前記ビアホール８２内に前記ＳｉＯ2 膜７７表
面と面一なＣｕからなるビアフィル８３を形成した。同
時に、前記第２溝７８内にバリア層７９が残存すると共
に、前記バリア層７９で覆われた前記第２溝７８内にＳ
ｉＯ2 膜７７表面と面一な第２Ｃｕ配線層８１を形成し
た。
ビアホール８２および第２溝７８を含む前記ＳｉＯ2 膜
７７上にスパッタ蒸着により厚さ１５ｎｍのＴｉＮから
なるバリア層７９および第２配線材料膜である厚さ１０
００ｎｍの第２Ｃｕ膜８０を堆積した。この後、実施例
１６と同様な方法により前記第２Ｃｕ膜８０およびバリ
ア層７９を前記ＳｉＯ2 膜７７の表面が露出するまでエ
ッチバックすることによりＦＩＧ．１５Ｃに示すように
前記第１Ｃｕ配線層７６上に位置したビアホール８２内
にバリア層７９が残存すると共に、前記バリア層７９で
覆われた前記ビアホール８２内に前記ＳｉＯ2 膜７７表
面と面一なＣｕからなるビアフィル８３を形成した。同
時に、前記第２溝７８内にバリア層７９が残存すると共
に、前記バリア層７９で覆われた前記第２溝７８内にＳ
ｉＯ2 膜７７表面と面一な第２Ｃｕ配線層８１を形成し
た。
【０１９１】したがって、実施例１７によれば第１、第
２の層間絶縁膜としてのＳｉＯ2 膜７１，７７を有し、
前記ＳｉＯ2 膜７１にその表面と面一な複数の第１Ｃｕ
配線層７６が形成され、前記ＳｉＯ2 膜７７にその表面
と面一で前記第１Ｃｕ配線層に接続されたＣｕからなる
ビアフィル８３および第２Ｃｕ配線層８１が形成された
多層配線構造を有し、かつ表面が平坦化され、さらに銅
の拡散バリア性を有するバリア層７４，７９により前記
第１、第２のＣｕ配線層７６，８１およびＣｕからなる
ビアフィル８３からの銅の拡散を防止した半導体装置を
製造することができた。
２の層間絶縁膜としてのＳｉＯ2 膜７１，７７を有し、
前記ＳｉＯ2 膜７１にその表面と面一な複数の第１Ｃｕ
配線層７６が形成され、前記ＳｉＯ2 膜７７にその表面
と面一で前記第１Ｃｕ配線層に接続されたＣｕからなる
ビアフィル８３および第２Ｃｕ配線層８１が形成された
多層配線構造を有し、かつ表面が平坦化され、さらに銅
の拡散バリア性を有するバリア層７４，７９により前記
第１、第２のＣｕ配線層７６，８１およびＣｕからなる
ビアフィル８３からの銅の拡散を防止した半導体装置を
製造することができた。
【０１９２】なお、前記実施例では層間絶縁膜として酸
化シリコン膜、窒化シリコン膜を用いたが、ＳｉＯＦ、
有機スピンオングラスのような比誘電率が３．５以下の
絶縁材料からなる膜を用いてもよい。このような比誘電
率を有する絶縁膜を用いることによって、この絶縁膜に
埋設されたＣｕ配線層の信号伝播速度を高めことができ
た。
化シリコン膜、窒化シリコン膜を用いたが、ＳｉＯＦ、
有機スピンオングラスのような比誘電率が３．５以下の
絶縁材料からなる膜を用いてもよい。このような比誘電
率を有する絶縁膜を用いることによって、この絶縁膜に
埋設されたＣｕ配線層の信号伝播速度を高めことができ
た。
【０１９３】前記実施例において、銅系金属用研磨組成
物中の銅と反応して水に難溶性で、かつ銅よりも機械的
に脆弱な銅錯体を生成する水溶性の第１有機酸として２
−キノリンカルボン酸を用いたが、２−ピリジンカルボ
ン酸、２，６−ピリジンカルボン酸、キノン等を用いた
場合でもＣｕまたはＣｕ合金の浸漬時において前記Ｃｕ
等を全く溶解せず、研磨時においてＣｕまたはＣｕ合金
を実用的な速度で研磨することができた。
物中の銅と反応して水に難溶性で、かつ銅よりも機械的
に脆弱な銅錯体を生成する水溶性の第１有機酸として２
−キノリンカルボン酸を用いたが、２−ピリジンカルボ
ン酸、２，６−ピリジンカルボン酸、キノン等を用いた
場合でもＣｕまたはＣｕ合金の浸漬時において前記Ｃｕ
等を全く溶解せず、研磨時においてＣｕまたはＣｕ合金
を実用的な速度で研磨することができた。
【０１９４】前記実施例１０〜１７の多層配線構造を有
する半導体装置の製造において、１層目および２層目の
ビアフィルのような導電部材を形成する際、同一の成分
および組成比率の銅系金属用研磨組成物を用いたが、異
なる成分組成または組成比率の銅系金属用研磨組成物を
用いてもよい。
する半導体装置の製造において、１層目および２層目の
ビアフィルのような導電部材を形成する際、同一の成分
および組成比率の銅系金属用研磨組成物を用いたが、異
なる成分組成または組成比率の銅系金属用研磨組成物を
用いてもよい。
【０１９５】前記実施例１４〜１７において実施例１２
と同様に第１Ｃｕ配線層の形成後にこのＣｕ配線層を含
む第１絶縁膜上に銅の拡散バリア性を有する窒化シリコ
ン膜を形成してもよい。このような窒化シリコン膜を堆
積することにより、前記第１Ｃｕ配線層表面からＣｕが
拡散してシリコン基板に達してそれを汚染するのを確実
に防止することができる。
と同様に第１Ｃｕ配線層の形成後にこのＣｕ配線層を含
む第１絶縁膜上に銅の拡散バリア性を有する窒化シリコ
ン膜を形成してもよい。このような窒化シリコン膜を堆
積することにより、前記第１Ｃｕ配線層表面からＣｕが
拡散してシリコン基板に達してそれを汚染するのを確実
に防止することができる。
【０１９６】
【発明の効果】以上説明したように、本発明によれば銅
（Ｃｕ）または銅合金（Ｃｕ合金）の浸漬時において前
記Ｃｕ等を溶解せず、かつ研磨処理時に前記Ｃｕまたは
Ｃｕ合金を実用的な速度で研磨することが可能な銅系金
属用研磨組成物を提供することができる。
（Ｃｕ）または銅合金（Ｃｕ合金）の浸漬時において前
記Ｃｕ等を溶解せず、かつ研磨処理時に前記Ｃｕまたは
Ｃｕ合金を実用的な速度で研磨することが可能な銅系金
属用研磨組成物を提供することができる。
【０１９７】また、本発明によれば半導体基板上の絶縁
膜に溝および開口部から選ばれる少なくとも１つの埋込
み用部材を形成し、前記絶縁膜上に銅（Ｃｕ）または銅
合金（Ｃｕ合金）からなる配線材料膜を形成した後の研
磨により短時間でエッチバックできると共に高精度の埋
め込み配線層のような導電部材を形成することが可能な
半導体装置の製造方法を提供できる。
膜に溝および開口部から選ばれる少なくとも１つの埋込
み用部材を形成し、前記絶縁膜上に銅（Ｃｕ）または銅
合金（Ｃｕ合金）からなる配線材料膜を形成した後の研
磨により短時間でエッチバックできると共に高精度の埋
め込み配線層のような導電部材を形成することが可能な
半導体装置の製造方法を提供できる。
【０１９８】さらに、本発明によれば半導体基板上の絶
縁膜に溝および開口部を形成し、前記絶縁膜上に形成さ
れた銅（Ｃｕ）または銅合金（Ｃｕ合金）からなる配線
材料膜を形成した後の研磨により短時間でエッチバック
できると共に高精度のデュアルダマシン構造を有する配
線層を形成することが可能な半導体装置の製造方法を提
供できる。
縁膜に溝および開口部を形成し、前記絶縁膜上に形成さ
れた銅（Ｃｕ）または銅合金（Ｃｕ合金）からなる配線
材料膜を形成した後の研磨により短時間でエッチバック
できると共に高精度のデュアルダマシン構造を有する配
線層を形成することが可能な半導体装置の製造方法を提
供できる。
【０１９９】さらに、本発明によれば短時間のエッチバ
ックにより高精度の銅を主体とする多層配線を形成する
ことが可能な半導体装置の製造方法を提供できる。
ックにより高精度の銅を主体とする多層配線を形成する
ことが可能な半導体装置の製造方法を提供できる。
【図１】コロイダルアルミナのＸ線回折図。
【図２】γ−アルミナのＸ線回折図。
【図３】本発明の研磨工程に使用されるポリシング装置
を示す概略図。
を示す概略図。
【図４】凹凸を有するＣｕ膜を本発明の銅系金属用研磨
組成物により処理する工程を示す断面図。
組成物により処理する工程を示す断面図。
【図５】本発明の実施例６における半導体装置の製造工
程を示す断面図。
程を示す断面図。
【図６】本発明の実施例８における半導体装置の製造工
程を示す断面図。
程を示す断面図。
【図７】本発明の実施例９における半導体装置の製造工
程を示す断面図。
程を示す断面図。
【図８】本発明の実施例９における半導体装置の製造工
程を示す断面図。
程を示す断面図。
【図９】本発明の実施例１０における半導体装置の製造
工程を示す断面図。
工程を示す断面図。
【図１０】本発明の実施例１０における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図１１】本発明の実施例１１における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図１２】本発明の実施例１１における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図１３】本発明の実施例１２における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図１４】本発明の実施例１３における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図１５】本発明の実施例１４における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図１６】本発明の実施例１５における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図１７】本発明の実施例１６における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図１８】本発明の実施例１６における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図１９】本発明の実施例１７における半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
１…ターンテーブル、 ２…研磨パッド、 ３…供給管、 ５…ホルダ、 １１，２１，３１，４２，７１…シリコン基板、 １２，２５，３７，４６，５２，７５，８０…Ｃｕ膜、 １３…銅錯体層、 ２２，３３，４３，４８，７２，７７…ＳｉＯ2 膜、 ２３，３４，５０，５５，６２，７３，７８…溝、 ２４，３６，４５，５１，７４，７９…バリア層、 ２６，３８，３９，５４，５６，６３，７６，８１…Ｃ
ｕ配線層、 ３１，４１…ｎ+型拡散層、 ４４，４９，６０，８２…ビアホール、 ４７，５３，６１，８３…ビアフィル ５７…絶縁性バリア層（窒化シリコン膜）。
ｕ配線層、 ３１，４１…ｎ+型拡散層、 ４４，４９，６０，８２…ビアホール、 ４７，５３，６１，８３…ビアフィル ５７…絶縁性バリア層（窒化シリコン膜）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｍ (72)発明者 桜井 直明 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内 (72)発明者 長 俊連 神奈川県川崎市川崎区駅前本町12番１ 多 摩化学工業株式会社内 (72)発明者 加藤 勝弘 神奈川県川崎市川崎区駅前本町12番１ 多 摩化学工業株式会社内 (72)発明者 清水 駿平 神奈川県川崎市川崎区駅前本町12番１ 多 摩化学工業株式会社内 (72)発明者 齋藤 晶子 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内
Claims (31)
- 【請求項１】 銅と反応して水に難溶性で、かつ銅より
も機械的に脆弱な銅錯体を生成する水溶性の第１有機酸
と、カルボキシル基およびヒドロキシル基をそれぞれ１
つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを含有
することを特徴とする銅系金属用研磨組成物。 - 【請求項２】 前記第１有機酸は、２−キノリンカルボ
ン酸であることを特徴とする請求項１記載の銅系金属用
研磨組成物。 - 【請求項３】 前記第１有機酸は、前記研磨組成物中に
０．１重量％以上含有されることを特徴とする請求項１
記載の銅系金属用研磨組成物。 - 【請求項４】 前記第２有機酸は、乳酸であることを特
徴とする請求項１記載の銅系金属用研磨組成物。 - 【請求項５】 前記第２有機酸は、前記研磨組成物中に
前記第１有機酸に対して２０〜２５０重量％含有される
ことを特徴とする請求項１または３記載の銅系金属用研
磨組成物。 - 【請求項６】 前記研磨砥粒は、シリカ、ジルコニア、
酸化セリウムおよびアルミナから選ばれる少なくとも１
つの材料から作られることを特徴とする請求項１記載の
銅系金属用研磨組成物。 - 【請求項７】 前記研磨砥粒は、前記研磨組成物中に１
〜２０重量％含有されることを特徴とする請求項１記載
の銅系金属用研磨組成物。 - 【請求項８】 前記酸化剤は、過酸化水素であることを
特徴とする請求項１記載の銅系金属用研磨組成物。 - 【請求項９】 前記第１有機酸に対する前記酸化剤の含
有比率は、重量比率で１０倍以上であることを特徴とす
る請求項１記載の銅系金属用研磨組成物。 - 【請求項１０】 さらに界面活性剤を含有することを特
徴とする請求項１記載の銅系金属用研磨組成物。 - 【請求項１１】 さらに前記研磨砥粒の分散剤を含有す
ることを特徴とする請求項１記載の銅系金属用研磨組成
物。 - 【請求項１２】 半導体基板上の絶縁膜に配線層の形状
に相当する溝およびビアフィルの形状に相当する開口部
から選ばれる少なくとも１つの埋込み用部材を形成する
工程；前記部材を含む前記絶縁膜上に銅または銅合金か
らなる配線材料膜を形成する工程；および銅と反応して
水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体を生
成する水溶性の第１有機酸と、カルボキシル基およびヒ
ドロキシル基をそれぞれ１つ持つ第２有機酸と、研磨砥
粒と、酸化剤と水とを含有する研磨組成物を用いて前記
配線材料膜を研磨し、それによって前記埋込み用部材に
配線層およびビアフィルから選ばれる少なくとも１つの
導電部材を形成する工程；を具備することを特徴とする
半導体装置の製造方法。 - 【請求項１３】 前記絶縁膜は、表面に絶縁性の研磨ス
トッパ層を有することを特徴とする請求項１２記載の半
導体装置の製造方法。 - 【請求項１４】 前記絶縁膜は、比誘電率が３．５以下
の絶縁材料から作られることを特徴とする請求項１２記
載の半導体装置の製造方法。 - 【請求項１５】 さらに前記配線材料膜を形成する前に
前記埋込み用部材を含む前記絶縁膜上に導電バリア層を
形成することを特徴とする請求項１２記載の半導体装置
の製造方法。 - 【請求項１６】 前記導電性バリア層は、ＴｉＮ、Ｔ
ｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，ＴａＳｉＮ，Ｔａ，Ｃ
ｏ，Ｃｏ，Ｚｒ，ＺｒＮおよびＣｕＴａ合金から選ばれ
る１層または２層以上から作られることを特徴とする請
求項１５記載の半導体装置の製造方法。 - 【請求項１７】 前記銅合金は、Ｃｕ−Ｓｉ合金、Ｃｕ
−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、およびＣｕ−Ａｇ
合金からなる群から選ばれる材料であることを特徴とす
る請求項１２記載の半導体装置の製造方法。 - 【請求項１８】 半導体基板上の絶縁膜に配線層に相当
する形状の溝およびこの溝底部の一部に位置する前記層
間絶縁膜部分に前記半導体基板表面に達する開口部を形
成する工程；前記溝および開口部を含む前記絶縁膜上に
銅または銅合金からなる配線材料膜を形成する工程；お
よび銅と反応して水に難溶性で、かつ銅よりも機械的に
脆弱な銅錯体を生成する水溶性の第１有機酸と、カルボ
キシル基およびヒドロキシル基をそれぞれ１つ持つ第２
有機酸と、研磨砥粒と、酸化剤と水とを含有する研磨組
成物を用いて前記配線材料膜を研磨し、それによって前
記開口部および前記溝内にデュアルダマシン構造を有す
る配線を形成する工程；を具備することを特徴とする半
導体装置の製造方法。 - 【請求項１９】 さらに前記配線材料膜を形成する前に
前記開口部および溝を含む前記絶縁膜上に導電性バリア
層を形成することを特徴とする請求項１８記載の半導体
装置の製造方法。 - 【請求項２０】 前記導電性バリア層は、ＴｉＮ、Ｔ
ｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，ＴａＳｉＮ，Ｔａ，Ｃ
ｏ，Ｃｏ，Ｚｒ，ＺｒＮおよびＣｕＴａ合金から選ばれ
る１層または２層以上から作られることを特徴とする請
求項１９記載の半導体装置の製造方法。 - 【請求項２１】 半導体基板上の第１絶縁膜に少なくと
も第１ビアフィルに相当する形状の第１開口部を形成す
る工程；前記開口部を含む前記絶縁膜上に銅または銅合
金からなる第１配線材料膜を形成する工程；銅と反応し
て水に難溶性で、かつ銅よりも機械的に脆弱な銅錯体を
生成する水溶性の第１有機酸と、カルボキシル基および
ヒドロキシル基をそれぞれ１つ持つ第２有機酸と、研磨
砥粒と、酸化剤と水とを含有する第１研磨組成物を用い
て前記第１配線材料膜を研磨し、それによって前記第１
開口部に前記第１ビアフィルを形成する工程；前記第１
ビアフィルを含む前記第１絶縁膜上に第２絶縁膜を形成
する工程；前記第２絶縁膜に少なくとも前記第１ビアフ
ィルに到達する第２ビアフィルに相当する形状の第２開
口部を形成する工程；前記第２開口部を含む前記第２絶
縁膜上に銅または銅合金からなる第２配線材料膜を形成
する工程；および銅と反応して水に難溶性で、かつ銅よ
りも機械的に脆弱な銅錯体を生成する水溶性の第１有機
酸と、カルボキシル基およびヒドロキシル基をそれぞれ
１つ持つ第２有機酸と、研磨砥粒と、酸化剤と水とを含
有する第２研磨組成物を用いて前記第２配線材料膜を研
磨し、それによって前記第２開口部に前記第２ビアフィ
ルを形成する工程；を具備することを特徴とする半導体
装置の製造方法。 - 【請求項２２】 さらに前記第１配線材料膜を形成する
前に前記第１開口部を含む前記第１絶縁膜上に導電性バ
リア層を形成することを特徴とする請求項２１記載の半
導体装置の製造方法。 - 【請求項２３】 さらに前記第２配線材料膜を形成する
前に前記第２開口部を含む前記第１絶縁膜上に導電性バ
リア層を形成することを特徴とする請求項２１記載の半
導体装置の製造方法。 - 【請求項２４】 前記導電性バリア層は、ＴｉＮ、Ｔ
ｉ、Ｎｂ、Ｗ，ＷＮ，ＴａＮ，ＴａＳｉＮ，Ｔａ，Ｃ
ｏ，Ｃｏ，Ｚｒ，ＺｒＮおよびＣｕＴａ合金から選ばれ
る１層または１層以上から作られることを特徴とする請
求項２２または２３記載の半導体装置の製造方法。 - 【請求項２５】 前記第１および第２の研磨組成物は、
互いに成分組成および組成比率が同一であることを特徴
とする請求項２１記載の半導体装置の製造方法。 - 【請求項２６】 前記第１および第２の研磨組成物は、
互いに成分組成または組成比率が異なることを特徴とす
る請求項２１記載の半導体装置の製造方法。 - 【請求項２７】 さらに前記第１絶縁膜に第１配線層に
相当する形状の第１溝を形成し、この第１溝および前記
第１開口部を含む前記第１絶縁膜上に銅または銅合金か
らなる第１配線材料膜を形成した後、前記第１研磨組成
物を用いて前記第１配線材料膜を研磨し、それによって
前記第１開口部に前記第１ビアフィルを、前記第１溝に
前記第１配線層を形成することを特徴とする請求項２１
記載の半導体装置の製造方法。 - 【請求項２８】 さらに前記第２絶縁膜に第２配線層に
相当する形状の第２溝を形成し、この第２溝および前記
第２開口部を含む前記第２絶縁膜上に銅または銅合金か
らなる第２配線材料膜を形成した後、前記第２研磨組成
物を用いて前記第２配線材料膜を研磨し、それによって
前記第２開口部に前記第２ビアフィルを、前記第２溝に
前記第２配線層を形成することを特徴とする請求項２１
記載の半導体装置の製造方法。 - 【請求項２９】 さらに前記第１絶縁膜に第１配線層に
相当する形状の第１溝を形成し、この第１溝および前記
第１開口部を含む前記第１絶縁膜上に銅または銅合金か
らなる第１配線材料膜を形成した後、前記第１研磨組成
物を用いて前記第１配線材料膜を研磨し、それによって
前記第１開口部に前記第１ビアフィルを、前記第１溝に
前記第１配線層を形成し、前記第２絶縁膜に第２配線層
に相当する形状の第２溝を形成し、この第２溝および前
記第２開口部を含む前記第２絶縁膜上に銅または銅合金
からなる第２配線材料膜を形成した後、前記第２研磨組
成物を用いて前記第２配線材料膜を研磨し、それによっ
て前記第２開口部に前記第２ビアフィルを、前記第２溝
に前記第２配線層を形成することを特徴とする請求項２
１記載の半導体装置の製造方法。 - 【請求項３０】 さらに前記第１絶縁膜に第１配線層に
相当する形状の第１溝を形成し、この第１溝および前記
第１開口部を含む前記第１絶縁膜上に銅または銅合金か
らなる第１配線材料膜を形成した後、前記第１研磨組成
物を用いて前記第１配線材料膜を研磨し、それによって
前記第１開口部に前記第１ビアフィルを、前記第１溝に
前記第１配線層を形成し、前記第２絶縁膜に前記第１配
線層に達する第３ビアフィルに相当する形状の第３開口
部を形成し、この第３開口部および前記第２開口部を含
む前記第２絶縁膜上に銅または銅合金からなる第２配線
材料膜を形成した後、前記第２研磨組成物を用いて前記
第２配線材料膜を研磨し、それによって前記第２開口部
に前記第２ビアフィルを、前記第３開口部に前記第３ビ
アフィルを形成することを特徴とする請求項２１記載の
半導体装置の製造方法。 - 【請求項３１】 さらに前記第１絶縁膜に第１配線層を
形成した後、前記第２絶縁膜を形成する前に前記第１配
線層および第１ビアフィルムを含む前記第１絶縁膜上に
窒化ケイ素および窒素添加酸化ケイ素から選ばれる少な
くとも１つの絶縁材料からなるバリア層を形成すること
を特徴とする請求項２７，２９または３０いずれか記載
の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23876799A JP2000183003A (ja) | 1998-10-07 | 1999-08-25 | 銅系金属用研磨組成物および半導体装置の製造方法 |
| TW088116863A TW440944B (en) | 1998-10-07 | 1999-09-30 | Copper-based metal polishing composition, and method for manufacturing a semiconductor device |
| US09/410,744 US6426294B1 (en) | 1998-10-07 | 1999-10-01 | Copper-based metal polishing composition, method for manufacturing a semiconductor device, polishing composition, aluminum-based metal polishing composition, and tungsten-based metal polishing composition |
| KR1019990043164A KR100357894B1 (ko) | 1998-10-07 | 1999-10-07 | 구리를 기초로 한 금속 연마 조성물 및 반도체장치의 제조방법 |
| US10/124,423 US6861010B2 (en) | 1998-10-07 | 2002-04-18 | Copper-based metal polishing composition, method for manufacturing a semiconductor device, polishing composition, aluminum-based metal polishing composition, and tungsten-based metal polishing composition |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-285218 | 1998-10-07 | ||
| JP28521898 | 1998-10-07 | ||
| JP23876799A JP2000183003A (ja) | 1998-10-07 | 1999-08-25 | 銅系金属用研磨組成物および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183003A true JP2000183003A (ja) | 2000-06-30 |
Family
ID=26533879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23876799A Pending JP2000183003A (ja) | 1998-10-07 | 1999-08-25 | 銅系金属用研磨組成物および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6426294B1 (ja) |
| JP (1) | JP2000183003A (ja) |
| KR (1) | KR100357894B1 (ja) |
| TW (1) | TW440944B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002000965A1 (fr) * | 2000-06-28 | 2002-01-03 | Koito, Tatsuya | Agent anticorrosion |
| JP2002110592A (ja) * | 2000-09-27 | 2002-04-12 | Sony Corp | 研磨方法および研磨装置 |
| WO2003005431A1 (fr) * | 2001-07-04 | 2003-01-16 | Seimi Chemical Co., Ltd. | Suspension de polissage chimico-mecanique destinee a un circuit integre a semi-conducteurs, procede de polissage et circuit integre a semi-conducteurs |
| US6900542B2 (en) | 2000-11-02 | 2005-05-31 | Fujitsu Limited | Semiconductor device having increased adhesion between a barrier layer for preventing copper diffusion and a conductive layer, and method of manufacturing the same |
| JP2008098652A (ja) * | 2000-08-21 | 2008-04-24 | Toshiba Corp | 化学機械研磨用スラリおよび半導体装置の製造方法 |
| KR100939404B1 (ko) | 2001-12-28 | 2010-01-28 | 후지코시 기카이 고교 가부시키가이샤 | 기판의 구리층 연마 방법 |
| JP2010166087A (ja) * | 2010-04-12 | 2010-07-29 | Jsr Corp | 化学機械研磨用水系分散体 |
| WO2010087392A1 (ja) * | 2009-01-30 | 2010-08-05 | 日鉱金属株式会社 | バリア機能を有する金属元素と触媒能を有する金属元素との合金膜を有する基板 |
| US8460414B2 (en) | 2005-04-14 | 2013-06-11 | Mitsui Chemicals, Inc. | Polishing slurry and polishing material using same |
| JP2013157614A (ja) * | 2008-12-11 | 2013-08-15 | Hitachi Chemical Co Ltd | Ｃｍｐ用研磨液及びこれを用いた研磨方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5575885A (en) * | 1993-12-14 | 1996-11-19 | Kabushiki Kaisha Toshiba | Copper-based metal polishing solution and method for manufacturing semiconductor device |
| CN1243071C (zh) * | 1998-12-28 | 2006-02-22 | 日立化成工业株式会社 | 金属研磨液材料、金属研磨液、其制造方法及使用它的研磨方法 |
| JP3945964B2 (ja) * | 2000-06-01 | 2007-07-18 | 株式会社ルネサステクノロジ | 研磨剤、研磨方法及び半導体装置の製造方法 |
| US6348395B1 (en) * | 2000-06-07 | 2002-02-19 | International Business Machines Corporation | Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow |
| US6432811B1 (en) * | 2000-12-20 | 2002-08-13 | Intel Corporation | Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
| US6518184B1 (en) * | 2002-01-18 | 2003-02-11 | Intel Corporation | Enhancement of an interconnect |
| JP4187497B2 (ja) * | 2002-01-25 | 2008-11-26 | Ｊｓｒ株式会社 | 半導体基板の化学機械研磨方法 |
| TWI282360B (en) * | 2002-06-03 | 2007-06-11 | Hitachi Chemical Co Ltd | Polishing composition and polishing method thereof |
| EP1610376B1 (en) * | 2003-03-28 | 2014-10-15 | Fujitsu Semiconductor Limited | Semiconductor device |
| US20060151008A1 (en) * | 2003-03-31 | 2006-07-13 | Hoya Corporation | Cleaning method, method for removing foreign particle, cleaning apparatus, and cleaning liquid |
| US8316866B2 (en) | 2003-06-27 | 2012-11-27 | Lam Research Corporation | Method and apparatus for cleaning a semiconductor substrate |
| JP4954462B2 (ja) * | 2004-10-19 | 2012-06-13 | 株式会社フジミインコーポレーテッド | 窒化シリコン膜選択的研磨用組成物およびそれを用いる研磨方法 |
| US7795150B2 (en) * | 2004-11-29 | 2010-09-14 | Renesas Electronics America Inc. | Metal capping of damascene structures to improve reliability using hyper selective chemical-mechanical deposition |
| JP4776269B2 (ja) * | 2005-04-28 | 2011-09-21 | 株式会社東芝 | 金属膜ｃｍｐ用スラリー、および半導体装置の製造方法 |
| US7393461B2 (en) * | 2005-08-23 | 2008-07-01 | Kesheng Feng | Microetching solution |
| US7446424B2 (en) * | 2006-07-19 | 2008-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for semiconductor package |
| US20080041813A1 (en) * | 2006-08-21 | 2008-02-21 | Atmel Corporation | Methods and compositions for wet etching |
| JP2009123880A (ja) * | 2007-11-14 | 2009-06-04 | Showa Denko Kk | 研磨組成物 |
| EP3674442A1 (en) | 2018-12-24 | 2020-07-01 | IMEC vzw | Etching using an electrolyzed chloride solution |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4956313A (en) | 1987-08-17 | 1990-09-11 | International Business Machines Corporation | Via-filling and planarization technique |
| US4954142A (en) | 1989-03-07 | 1990-09-04 | International Business Machines Corporation | Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor |
| US5391258A (en) | 1993-05-26 | 1995-02-21 | Rodel, Inc. | Compositions and methods for polishing |
| US5575885A (en) | 1993-12-14 | 1996-11-19 | Kabushiki Kaisha Toshiba | Copper-based metal polishing solution and method for manufacturing semiconductor device |
| JP3397501B2 (ja) | 1994-07-12 | 2003-04-14 | 株式会社東芝 | 研磨剤および研磨方法 |
| US5637185A (en) * | 1995-03-30 | 1997-06-10 | Rensselaer Polytechnic Institute | Systems for performing chemical mechanical planarization and process for conducting same |
| JP3192968B2 (ja) | 1995-06-08 | 2001-07-30 | 株式会社東芝 | 銅系金属用研磨液および半導体装置の製造方法 |
| US6046110A (en) | 1995-06-08 | 2000-04-04 | Kabushiki Kaisha Toshiba | Copper-based metal polishing solution and method for manufacturing a semiconductor device |
| US5858813A (en) | 1996-05-10 | 1999-01-12 | Cabot Corporation | Chemical mechanical polishing slurry for metal layers and films |
| US6082373A (en) * | 1996-07-05 | 2000-07-04 | Kabushiki Kaisha Toshiba | Cleaning method |
| US5664990A (en) * | 1996-07-29 | 1997-09-09 | Integrated Process Equipment Corp. | Slurry recycling in CMP apparatus |
| JP3507628B2 (ja) * | 1996-08-06 | 2004-03-15 | 昭和電工株式会社 | 化学的機械研磨用研磨組成物 |
| US5783489A (en) * | 1996-09-24 | 1998-07-21 | Cabot Corporation | Multi-oxidizer slurry for chemical mechanical polishing |
| US5954997A (en) * | 1996-12-09 | 1999-09-21 | Cabot Corporation | Chemical mechanical polishing slurry useful for copper substrates |
| US6083419A (en) * | 1997-07-28 | 2000-07-04 | Cabot Corporation | Polishing composition including an inhibitor of tungsten etching |
| US5934978A (en) * | 1997-08-15 | 1999-08-10 | Advanced Micro Devices, Inc. | Methods of making and using a chemical-mechanical polishing slurry that reduces wafer defects |
| JP3371775B2 (ja) * | 1997-10-31 | 2003-01-27 | 株式会社日立製作所 | 研磨方法 |
| US6177026B1 (en) * | 1998-05-26 | 2001-01-23 | Cabot Microelectronics Corporation | CMP slurry containing a solid catalyst |
| JP2000160139A (ja) * | 1998-12-01 | 2000-06-13 | Fujimi Inc | 研磨用組成物およびそれを用いた研磨方法 |
| JP3837277B2 (ja) * | 2000-06-30 | 2006-10-25 | 株式会社東芝 | 銅の研磨に用いる化学機械研磨用水系分散体及び化学機械研磨方法 |
-
1999
- 1999-08-25 JP JP23876799A patent/JP2000183003A/ja active Pending
- 1999-09-30 TW TW088116863A patent/TW440944B/zh not_active IP Right Cessation
- 1999-10-01 US US09/410,744 patent/US6426294B1/en not_active Expired - Lifetime
- 1999-10-07 KR KR1019990043164A patent/KR100357894B1/ko not_active Expired - Lifetime
-
2002
- 2002-04-18 US US10/124,423 patent/US6861010B2/en not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002000965A1 (fr) * | 2000-06-28 | 2002-01-03 | Koito, Tatsuya | Agent anticorrosion |
| JP2008098652A (ja) * | 2000-08-21 | 2008-04-24 | Toshiba Corp | 化学機械研磨用スラリおよび半導体装置の製造方法 |
| JP2002110592A (ja) * | 2000-09-27 | 2002-04-12 | Sony Corp | 研磨方法および研磨装置 |
| US6900542B2 (en) | 2000-11-02 | 2005-05-31 | Fujitsu Limited | Semiconductor device having increased adhesion between a barrier layer for preventing copper diffusion and a conductive layer, and method of manufacturing the same |
| WO2003005431A1 (fr) * | 2001-07-04 | 2003-01-16 | Seimi Chemical Co., Ltd. | Suspension de polissage chimico-mecanique destinee a un circuit integre a semi-conducteurs, procede de polissage et circuit integre a semi-conducteurs |
| KR100939404B1 (ko) | 2001-12-28 | 2010-01-28 | 후지코시 기카이 고교 가부시키가이샤 | 기판의 구리층 연마 방법 |
| US8460414B2 (en) | 2005-04-14 | 2013-06-11 | Mitsui Chemicals, Inc. | Polishing slurry and polishing material using same |
| JP2013157614A (ja) * | 2008-12-11 | 2013-08-15 | Hitachi Chemical Co Ltd | Ｃｍｐ用研磨液及びこれを用いた研磨方法 |
| US9022834B2 (en) | 2008-12-11 | 2015-05-05 | Hitachi Chemical Company, Ltd. | Polishing solution for CMP and polishing method using the polishing solution |
| WO2010087392A1 (ja) * | 2009-01-30 | 2010-08-05 | 日鉱金属株式会社 | バリア機能を有する金属元素と触媒能を有する金属元素との合金膜を有する基板 |
| US8395264B2 (en) | 2009-01-30 | 2013-03-12 | Jx Nippon Mining & Metals Corporation | Substrate comprising alloy film of metal element having barrier function and metal element having catalytic power |
| TWI415962B (zh) * | 2009-01-30 | 2013-11-21 | Nippon Mining Co | 具備由具有障蔽機能之金屬元素與具有觸媒能之金屬元素所成之合金膜的基板 |
| JP5399421B2 (ja) * | 2009-01-30 | 2014-01-29 | Ｊｘ日鉱日石金属株式会社 | バリア機能を有する金属元素と触媒能を有する金属元素との合金膜を有する基板 |
| JP2010166087A (ja) * | 2010-04-12 | 2010-07-29 | Jsr Corp | 化学機械研磨用水系分散体 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000028886A (ko) | 2000-05-25 |
| US20020160608A1 (en) | 2002-10-31 |
| US6861010B2 (en) | 2005-03-01 |
| KR100357894B1 (ko) | 2002-10-25 |
| US6426294B1 (en) | 2002-07-30 |
| TW440944B (en) | 2001-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183003A (ja) | 銅系金属用研磨組成物および半導体装置の製造方法 | |
| KR100214749B1 (ko) | 동계 금속용 연마액 및 반도체장치의 제조방법 | |
| TW559928B (en) | Methods and compositions for chemical mechanical polishing barrier layer materials | |
| US5954975A (en) | Slurries for chemical mechanical polishing tungsten films | |
| US7494931B2 (en) | Method for fabricating semiconductor device and polishing method | |
| US20020019202A1 (en) | Control of removal rates in CMP | |
| KR20020021408A (ko) | 화학기계연마용 연마제 및 기판의 연마법 | |
| US20010055880A1 (en) | Barrier layer buffing after cu cmp | |
| JP2009158810A (ja) | 化学的機械的研磨用スラリーおよび半導体装置の製造方法 | |
| US20080045021A1 (en) | Dual reduced agents for barrier removal in chemical mechanical polishing | |
| JP3192968B2 (ja) | 銅系金属用研磨液および半導体装置の製造方法 | |
| US6858540B2 (en) | Selective removal of tantalum-containing barrier layer during metal CMP | |
| JP4077192B2 (ja) | 化学機械研磨方法および半導体装置の製造方法 | |
| TWI459456B (zh) | 研磨釕及其它膜的ｃｍｐ漿／方法 | |
| KR100596644B1 (ko) | 구리-기재 재료 중 층의 기계 화학적 연마 방법 | |
| US6436832B1 (en) | Method to reduce polish initiation time in a polish process | |
| JP4644323B2 (ja) | 有機アルカリを含有する半導体用研磨剤 | |
| US20060084271A1 (en) | Systems, methods and slurries for chemical mechanical polishing | |
| JP4713767B2 (ja) | 洗浄液および半導体装置の製造方法 | |
| JP2004022855A (ja) | 半導体装置の製造方法 | |
| JP2004152785A (ja) | 銅拡散防止膜用研磨組成物および半導体装置の製造方法 | |
| JP2005079119A (ja) | 銅系金属用研磨組成物および半導体装置の製造方法 | |
| JP2001326198A (ja) | 銅系金属用研磨組成物、銅拡散防止材料用研磨組成物および半導体装置の製造方法 | |
| JP2004023068A (ja) | 銅系金属用研磨スラリーおよび半導体装置の製造方法 | |
| US20050260855A1 (en) | Method and apparatus for planarizing a semiconductor wafer |