JP2000180472A - Probe board for bare chip inspection - Google Patents
Probe board for bare chip inspectionInfo
- Publication number
- JP2000180472A JP2000180472A JP10352945A JP35294598A JP2000180472A JP 2000180472 A JP2000180472 A JP 2000180472A JP 10352945 A JP10352945 A JP 10352945A JP 35294598 A JP35294598 A JP 35294598A JP 2000180472 A JP2000180472 A JP 2000180472A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- bare chip
- probe substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 31
- 238000007689 inspection Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 abstract description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 229910052759 nickel Inorganic materials 0.000 description 10
- 238000007747 plating Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ベアチップ検査用
プローブ基板に関し、特に、半導体チップとの間に良好
な電気的接触を確保することのできるベアチップ検査用
プローブ基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe substrate for bare chip inspection, and more particularly to a probe substrate for bare chip inspection capable of ensuring good electrical contact with semiconductor chips.
【0002】[0002]
【従来の技術】パッケージをしていないベアチップの複
数個を搭載したプリント基板をMCM(Multi C
hip Module)という。このMCMは電子機器
の発展とともに、本質的ニーズである軽薄短小に対応し
た有効な手段として、機器開発の重要な技術として位置
づけられるようになってきた。2. Description of the Related Art A printed circuit board on which a plurality of unpackaged bare chips are mounted is mounted on an MCM (Multi C
(Hip Module). With the development of electronic devices, the MCM has come to be positioned as an important technique for device development as an effective means for meeting the essential needs of light and thin.
【0003】しかし、最大の障害は、品質保証されたベ
アチップ(KGD:Known good die)選
別のための非破壊検査方法であり、そのためには、半導
体チップの電極パッドにチェック用電極を接触させ、こ
れによって電気的導通を確認する検査用プローブ基板の
開発がポイントになる。However, the biggest obstacle is a non-destructive inspection method for selecting a bare chip (KGD) of guaranteed quality. For this purpose, a check electrode is brought into contact with an electrode pad of a semiconductor chip. Thus, the point is to develop an inspection probe board for confirming electrical continuity.
【0004】従来の検査用プローブ基板としては、タン
グステンの針をチェック用電極として有するものが多用
されているが、半導体チップの小型化と多ピン化による
電極パッドの増加、およびこれに伴うパッドの小ピッチ
化が進むにつれ、小型化に限界があるこの種のプローブ
基板では、対処しきれなくなっている。As a conventional inspection probe substrate, a substrate having a needle of tungsten as a check electrode is often used. However, the size of the semiconductor chip is reduced and the number of pins is increased due to the increase in the number of pins. As the pitch becomes smaller, this type of probe board, which has a limit in miniaturization, cannot cope with it.
【0005】タングステン針を使用した基板に代わる新
しいタイプの検査用プローブ基板として、フォトエッチ
ング技術と微小バンプ形成技術を応用した細密基板が提
案されている。[0005] As a new type of probe substrate for inspection which replaces a substrate using a tungsten needle, a fine substrate utilizing a photo-etching technique and a micro-bump forming technique has been proposed.
【0006】ポリイミド等の樹脂フィルムに、プローブ
基板として必要な所定のパターンの配線層をフォトエッ
チングにより形成し、配線層の所定の個所にチェック用
電極としての突起部を形成したもので、フォトエッチン
グによる微細配線に基づくこのプローブ基板は、半導体
チップの小型化と多ピン化に対処することのできる有効
な検査用基板として注目されている。A wiring layer of a predetermined pattern required as a probe substrate is formed on a resin film of polyimide or the like by photoetching, and a protrusion as a check electrode is formed at a predetermined position of the wiring layer. The probe board based on the fine wiring according to U.S. Pat.
【0007】また、このプローブ基板においては、突起
部を小さく形成することによって、半導体チップの電極
パッド面の酸化膜、あるいは電極パッド上に形成された
はんだ層の酸化膜を破壊することが可能であり、従っ
て、チェック用電極を構成する突起部は、できるだけ小
さく形成することが好ましいものとされている。In this probe substrate, the oxide film on the electrode pad surface of the semiconductor chip or the oxide film of the solder layer formed on the electrode pad can be destroyed by forming the projections small. Therefore, it is preferable that the protrusions constituting the check electrodes are formed as small as possible.
【0008】一方、プローブ基板を使用して半導体チッ
プの品質検査を行う際には、チップの電極パッドとのア
ライメントのために特別な精密調整は行われず、通常
は、ベアチップ側を検査治具であるソケットの中に落と
し込む程度のラフな位置合わせをするにすぎないことか
ら、ベアチップの電極とチェック用電極を正しく合致さ
せることが難しく、数10μm程度のずれの発生は常識
とされている。On the other hand, when quality inspection of a semiconductor chip is performed using a probe substrate, no special precision adjustment is performed for alignment with the electrode pad of the chip, and the bare chip side is usually inspected with an inspection jig. It is difficult to correctly match the electrodes of the bare chip with the electrodes for checking, since it is merely a rough alignment of dropping it into a certain socket, and it is common knowledge that a deviation of about several tens of micrometers occurs.
【0009】従って、突起部を小さく形成することは、
ベアチップの電極とプローブ基板のチェック用電極との
非接触状態を招くことを意味し、突起部の微小化には限
界がある。このため通常は、チップの電極とチェック用
電極の位置合わせが優先され、プローブ基板の突起部は
大きめに作られるのが普通である。[0009] Therefore, to make the projection small,
This means that the bare chip electrode and the check electrode of the probe board are in a non-contact state, and there is a limit to miniaturization of the protrusion. For this reason, usually, priority is given to the alignment between the electrode of the chip and the electrode for checking, and the protruding portion of the probe substrate is usually made larger.
【0010】[0010]
【発明が解決しようとする課題】しかし、従来のこのよ
うなプローブ基板によると、突起部による酸化膜破壊が
不充分な場合があり、このため、酸化膜の介入による接
触抵抗増を余儀なくされ、検査遂行に支障をきたすこと
がある。However, according to such a conventional probe substrate, there is a case where the oxide film is not sufficiently destroyed by the projections, so that the contact resistance must be increased by the intervention of the oxide film. It may interfere with the performance of the test.
【0011】従って、本発明の目的は、電極同士の位置
合わせ性と酸化膜の破壊性を同時に備えたベアチップ検
査用プローブ基板を提供することにある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a bare chip inspection probe substrate having both the alignment between electrodes and the destruction of an oxide film.
【0012】[0012]
【課題を解決するための手段】本発明は、上記の目的を
達成するため、絶縁性の基板と、前記基板の上に形成さ
れた所定のパターンの配線層と、前記配線層の所定の個
所に形成された電極形成個所と、前記電極形成個所に形
成されて半導体チップの電極と接触させられるチェック
用電極とから構成されるベアチップ検査用プローブ基板
において、前記チェック用電極は、中心を通る直線によ
って円を複数に分割した複数の扇形の突起部として前記
電極形成個所に形成されることを特徴とするベアチップ
検査用プローブ基板を提供するものである。In order to achieve the above object, the present invention provides an insulating substrate, a wiring pattern having a predetermined pattern formed on the substrate, and a predetermined portion of the wiring layer. In a bare chip inspection probe substrate composed of an electrode forming portion formed at the electrode forming portion and a checking electrode formed at the electrode forming portion and brought into contact with the electrode of the semiconductor chip, the checking electrode is a straight line passing through the center. A probe substrate for bare chip inspection is provided which is formed as a plurality of sector-shaped projections obtained by dividing a circle into a plurality of portions at the electrode forming locations.
【0013】上記のように、複数の突起部によってチェ
ック用電極を構成する理由は、複数の突起部のそれぞれ
に酸化膜に対する破壊性を持たせるためである。単一構
成の電極と、本発明のような複数構成の電極を比較した
場合、前者は、その大きさから充分な酸化膜破壊性が得
られないのに比べ、後者の場合には、分割された突起部
のそれぞれが酸化膜に対処できることになる。As described above, the reason why the check electrode is constituted by the plurality of protrusions is to make each of the plurality of protrusions have destructive property against the oxide film. When comparing an electrode having a single configuration with an electrode having a plurality of configurations as in the present invention, the former is not divided because the size thereof cannot provide sufficient oxide film destructibility. Each of the projected portions can deal with the oxide film.
【0014】従って、電極の大きさが同じであれば、小
さな突起部を有する後者のほうが高い酸化膜破壊性を示
すことになる。そして、この構成は、複数の小さな突起
部の集合体によって大きなチェック用電極の形成を可能
にし、電極同士の位置合わせも確実化させることにな
る。Therefore, when the size of the electrode is the same, the latter having a small projection shows higher oxide film destruction property. In addition, this configuration enables a large check electrode to be formed by an aggregate of a plurality of small protrusions, and also ensures the alignment of the electrodes.
【0015】本発明が、中心を通る直線によって円を複
数に分割した複数の扇形の突起部によってチェック用電
極を構成する理由は、扇形の形状を利用して突起部同士
を整然と配置し、これによってチェック用電極の接触表
面を均一化するためである。The reason why the present invention forms the check electrode by a plurality of sector-shaped projections obtained by dividing a circle into a plurality of parts by a straight line passing through the center is that the projections are arranged neatly using the sector shape. This is to make the contact surface of the check electrode uniform.
【0016】また、扇形の突起部は、たとえば点状の突
起部に比べると、垂直に切り立った長い縁部が酸化膜を
長く破壊することになり、従って、充分な電気的導通状
態を作り出すことができる。突起部の大きさとしては、
一辺を100μm以下に設定すべきであり、これを超え
ると酸化膜の破壊が難しくなる。In the case of a sector-shaped projection, a long edge that is vertically stood will break the oxide film longer, as compared with, for example, a point-shaped projection, so that a sufficient electrical conduction state is created. Can be. As the size of the projection,
One side should be set to 100 μm or less, and if it exceeds this, it becomes difficult to destroy the oxide film.
【0017】突起部は、多くの場合、ニッケルめっきに
よって形成されるが、たとえば、表面パラジウム/下地
ニッケル、表面ロジウム/下地ニッケル、表面ニッケル
合金/下地ニッケル、あるいはダイヤモンド、シリカ等
の硬質皮膜とニッケル皮膜の組み合わせによって形成し
てもよい。The projecting portion is often formed by nickel plating. For example, a surface palladium / base nickel, surface rhodium / base nickel, surface nickel alloy / base nickel, or a hard film such as diamond or silica and nickel are used. It may be formed by a combination of films.
【0018】基板の構成材としては、たとえば、ガラス
繊維で補強したエポキシ樹脂、ポリエステル樹脂等の繊
維補強型合成樹脂、あるいはポリイミドフィルム、ポリ
エステルフィルム等の合成樹脂フィルムが使用される。As a constituent material of the substrate, for example, a fiber-reinforced synthetic resin such as an epoxy resin or a polyester resin reinforced with glass fibers, or a synthetic resin film such as a polyimide film or a polyester film is used.
【0019】基板を樹脂フィルムのような可橈性材料で
構成する場合には、はんだボールのような形成高さにバ
ラツキ(50μm程度)のある電極を有した検査対象の
ときに有利となる。基板の可橈性が、検査対象品の電極
の高さバラツキへの柔軟な対応を可能にし、従って、半
導体チップの電極との間には接触不良が発生せず、高精
度の品質確認が可能となる。When the substrate is made of a flexible material such as a resin film, it is advantageous for a test object having electrodes (for example, solder balls) having a variable height (about 50 μm) such as solder balls. The flexibility of the substrate allows for a flexible response to variations in the height of the electrodes of the product under inspection, thus preventing poor contact with the electrodes of the semiconductor chip and enabling high-precision quality confirmation Becomes
【0020】[0020]
【発明の実施の形態】次に、本発明によるベアチップ検
査用プローブ基板の実施の形態について説明する。図1
は、本実施形態によるプローブ基板の一部を示したもの
で、1はポリイミドフィルム、2はフィルム1に所定の
パターンで形成された銅箔の配線層、3は配線層2の配
線を示す。Next, an embodiment of a probe substrate for bare chip inspection according to the present invention will be described. FIG.
Denotes a part of the probe substrate according to the present embodiment, 1 denotes a polyimide film, 2 denotes a wiring layer of a copper foil formed on the film 1 in a predetermined pattern, and 3 denotes a wiring of the wiring layer 2.
【0021】4は検査対象となるベアチップの電極パッ
ドの位置に合わせるようにして、配線3の先端に形成さ
れた円形の電極形成個所を示し、この電極形成個所4の
表面には、ニッケルめっきの成長によるチェック用電極
5が形成されている。Reference numeral 4 denotes a circular electrode forming portion formed at the tip of the wiring 3 so as to match the position of the electrode pad of the bare chip to be inspected. The surface of the electrode forming portion 4 is formed of nickel plating. A check electrode 5 is formed by growth.
【0022】チェック用電極5は、中心を通る直線によ
って円を複数に分割した4個の扇形の突起部6から構成
されており、各突起部6の表面には、ベアチップの電極
パッドとの接触抵抗を下げるために金めっきが施されて
いる。図2の(a)、(b)、(c)は、突起部5の形
状例を示したものである。The check electrode 5 is composed of four fan-shaped protrusions 6 obtained by dividing a circle into a plurality of circles by a straight line passing through the center, and the surface of each protrusion 6 is in contact with an electrode pad of a bare chip. Gold plating is applied to reduce resistance. 2A, 2B, and 2C show examples of the shape of the protrusion 5.
【0023】図3(a)は、図1のプローブ基板を製造
するための手順A〜Jを示す。以下、各手順の内容を説
明する。 A:厚さ18μmの銅箔と厚さ25μmのポリイミドフ
ィルム1を厚さ12μmの接着剤によって貼り合わせた
ラミネート材を準備する。 B:銅箔側にフォトレジストを塗布する。 C:フォトレジストに所定のパターンの露光と現像等を
行うことにより、銅箔の所定の部分を露出させたレジス
ト層を形成する。 D:エッチングを施すことによって露出した部分の銅箔
を溶出し、配線3の先端に電極形成個所4を有した所定
のパターンの配線層2を形成する。 E:残存レジスト層を剥離する。図3(b)が、この時
点での製品構造を示す。 F:配線層2の上にフォトレジスト層を20μmの厚さ
に塗布する。この場合のフォトレジストとしては、形成
膜厚が比較的厚いのでドライフィルムレジストの使用が
有効である。 G:フォトレジストに露光と現像等を施すことによっ
て、電極形成個所4の部分のレジストに突起部6に対応
した形状の穴を形成する。 H:全体をニッケル電解液に浸漬し、レジストの穴の部
分の電極形成個所4にニッケルめっきを成長させ、これ
によりレジストの穴を埋める。 I:残存レジストを剥離する。 J:ニッケルめっき液に浸漬して、配線3、電極形成個
所4、突起部6の全面に厚さ約1μmのニッケルめっき
を施し、引き続きこれをシアン系めっき液に浸漬するこ
とによって、ニッケルめっきの上に厚さ約0.3μmの
金めっきを施す。 以上によって得られたプローブ基板を観察したところ、
各突起部6の縁部には垂直方向に角が立ち、酸化膜に対
して有効な破壊機能を有していることが確認された。FIG. 3A shows procedures A to J for manufacturing the probe substrate of FIG. Hereinafter, the contents of each procedure will be described. A: A laminate is prepared by laminating a copper foil of 18 μm thickness and a polyimide film 1 of 25 μm thickness with an adhesive of 12 μm thickness. B: A photoresist is applied on the copper foil side. C: A resist layer exposing a predetermined portion of the copper foil is formed by performing exposure and development of a predetermined pattern on the photoresist. D: The exposed portion of the copper foil is eluted by performing the etching, and the wiring layer 2 having a predetermined pattern having the electrode forming portion 4 at the tip of the wiring 3 is formed. E: The remaining resist layer is peeled off. FIG. 3B shows the product structure at this point. F: A photoresist layer is applied on the wiring layer 2 to a thickness of 20 μm. As the photoresist in this case, the use of a dry film resist is effective because the formed film thickness is relatively large. G: By exposing and developing the photoresist, a hole having a shape corresponding to the protrusion 6 is formed in the resist at the electrode forming portion 4. H: The whole is immersed in a nickel electrolytic solution, and nickel plating is grown at the electrode forming portion 4 in the hole of the resist, thereby filling the hole of the resist. I: The remaining resist is removed. J: immersed in a nickel plating solution, nickel-plated about 1 μm in thickness on the entire surface of the wiring 3, the electrode forming portion 4, and the projection 6, and then immersed in a cyan-based plating solution to obtain nickel plating. A gold plating having a thickness of about 0.3 μm is applied thereon. Observation of the probe substrate obtained above,
The edge of each projection 6 has a vertical edge, and it has been confirmed that the projection 6 has a destructive function effective against an oxide film.
【0024】[0024]
【発明の効果】以上のように、本発明によるベアチップ
検査用プローブ基板によれば、複数の扇形の突起部を有
しているため、全体として1つの円形電極と見なすこと
ができることから、半導体チップの電極パッド面に確実
に接触する。また、個個の扇形の突起部は直線と弧状の
エッジ部を有するため、半導体チップの電極パッド面の
酸化皮膜を確実に破って接触抵抗を下げることができ
る。As described above, according to the probe substrate for bare chip inspection according to the present invention, since it has a plurality of fan-shaped protrusions, it can be regarded as one circular electrode as a whole, and thus the semiconductor chip Contact the electrode pad surface of the In addition, since each fan-shaped projection has straight and arc-shaped edges, the oxide film on the electrode pad surface of the semiconductor chip can be reliably broken to reduce the contact resistance.
【図1】本発明によるベアチップ検査用プローブ基板の
実施の形態を示す説明図。FIG. 1 is an explanatory view showing an embodiment of a bare chip inspection probe substrate according to the present invention.
【図2】本発明によるベアチップ検査用プローブ基板の
(a),(b),(C)の3種の突起の形状を示す説明
図。FIG. 2 is an explanatory view showing the shapes of three types of protrusions (a), (b), and (C) of a probe substrate for bare chip inspection according to the present invention.
【図3】図1のプローブ基板の製造方法を示す説明図で
あり、(a)は製造手順のフローチャート、(b)は製
造途上における製品構造を示す。3A and 3B are explanatory diagrams showing a method of manufacturing the probe substrate of FIG. 1, wherein FIG. 3A is a flowchart of a manufacturing procedure, and FIG. 3B shows a product structure during manufacturing.
1 ポリイミドフィルム 2 配線層 3 配線 4 電極形成個所 5 チェック用電極 6 突起部 DESCRIPTION OF SYMBOLS 1 Polyimide film 2 Wiring layer 3 Wiring 4 Electrode formation place 5 Check electrode 6 Projection
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G003 AA00 AG03 AG12 2G011 AA16 AA21 AB06 AB07 AB08 AC14 AE03 4M106 AA02 BA01 DD01 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2G003 AA00 AG03 AG12 2G011 AA16 AA21 AB06 AB07 AB08 AC14 AE03 4M106 AA02 BA01 DD01
Claims (3)
た所定のパターンの配線層と、前記配線層の所定の個所
に形成された電極形成個所と、前記電極形成個所に形成
されて半導体チップの電極に接触させられるチェック用
電極から構成されるベアチップ検査用プローブ基板にお
いて、 前記チェック用電極は、中心を通る直線によって円を複
数に分割した複数の扇形の突起部として前記電極形成個
所に形成されることを特徴とするベアチップ検査用プロ
ーブ基板。An insulating substrate, a wiring layer having a predetermined pattern formed on the substrate, an electrode forming portion formed at a predetermined portion of the wiring layer, and an electrode forming portion formed at the electrode forming portion. A bare chip inspection probe substrate comprising a check electrode that is brought into contact with an electrode of a semiconductor chip, wherein the check electrode is formed as a plurality of sector-shaped protrusions obtained by dividing a circle into a plurality of circles by a straight line passing through the center. A probe substrate for bare chip inspection, wherein the probe substrate is formed at a location.
が100μm以下に形成されることを特徴とする請求項
第1項記載のベアチップ検査用プローブ基板。2. The bare chip inspection probe board according to claim 1, wherein each of the plurality of protrusions has a side length of 100 μm or less.
ることを特徴とする請求項第1項記載のベアチップ検査
用プローブ基板。3. The probe substrate according to claim 1, wherein said substrate is made of a flexible material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10352945A JP2000180472A (en) | 1998-12-11 | 1998-12-11 | Probe board for bare chip inspection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10352945A JP2000180472A (en) | 1998-12-11 | 1998-12-11 | Probe board for bare chip inspection |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000180472A true JP2000180472A (en) | 2000-06-30 |
Family
ID=18427535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10352945A Pending JP2000180472A (en) | 1998-12-11 | 1998-12-11 | Probe board for bare chip inspection |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000180472A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004086062A1 (en) * | 2003-03-26 | 2004-10-07 | Jsr Corporation | Connecteur de mesure de resistances electriques, dispositif de connecteur de mesure de resistances electriques et leur procede de fabrication, dispositif de mesure de la resistance electrique de circuits substrats, et methode de mesure |
-
1998
- 1998-12-11 JP JP10352945A patent/JP2000180472A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004086062A1 (en) * | 2003-03-26 | 2004-10-07 | Jsr Corporation | Connecteur de mesure de resistances electriques, dispositif de connecteur de mesure de resistances electriques et leur procede de fabrication, dispositif de mesure de la resistance electrique de circuits substrats, et methode de mesure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5042148A (en) | Method of manufacturing a probing card for wafer testing | |
US6314641B1 (en) | Interconnect for testing semiconductor components and method of fabrication | |
US4961052A (en) | Probing plate for wafer testing | |
JP2002062315A (en) | Contact structure | |
US5834705A (en) | Arrangement for modifying eletrical printed circuit boards | |
JPH1164425A (en) | Method and device for continuity inspection in electronic part | |
JP5588851B2 (en) | Electrical connection device and manufacturing method thereof | |
JPH10206464A (en) | Probe apparatus | |
JP2003287553A (en) | Probe card and substrate for manufacturing the same | |
JPH0640106B2 (en) | Probe head for semiconductor LSI inspection device and manufacturing method thereof | |
JP2000180472A (en) | Probe board for bare chip inspection | |
JP2002257898A (en) | Structure of probe for inspecting semiconductor device and method of making the same | |
JP3446607B2 (en) | Method of manufacturing contact pin and contact probe | |
JP2000180471A (en) | Probe board for bare chip inspection | |
JPH04294559A (en) | Probe card | |
JPH09159694A (en) | Lsi test probe | |
JPH07105416B2 (en) | measuring device | |
JP2003057266A (en) | Contact probe and manufacturing method therefor | |
JP3446636B2 (en) | Contact probe and probe device | |
JP2003121470A (en) | Probe manufacturing method and probe | |
JPH11295344A (en) | Semiconductor inspecting jig and its manufacture | |
JPH10339740A (en) | Probe device | |
JP3902438B2 (en) | Contact probe and manufacturing method thereof | |
JP4520689B2 (en) | Contact probe, probe device, and contact probe manufacturing method | |
JP2003232831A (en) | Inspection wiring board and method of manufacturing the same |