JP2000164691A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000164691A JP2000164691A JP10334021A JP33402198A JP2000164691A JP 2000164691 A JP2000164691 A JP 2000164691A JP 10334021 A JP10334021 A JP 10334021A JP 33402198 A JP33402198 A JP 33402198A JP 2000164691 A JP2000164691 A JP 2000164691A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- semiconductor device
- manufacturing
- element substrate
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 94
- 238000005530 etching Methods 0.000 claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 122
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 45
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 36
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 36
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 36
- 239000007789 gas Substances 0.000 claims description 35
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 12
- 238000000059 patterning Methods 0.000 abstract 1
- 230000008859 change Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 21
- 238000002955 isolation Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 241000293849 Cordylanthus Species 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000009271 trench method Methods 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 熱酸化による素子基板の形状を改善し，素子
基板へのストレス集中を緩和することの可能な構造を有
する半導体装置及びその製造方法を提供する。 【解決手段】 素子基板上に形成される一の能動領域と
他の能動領域とが互いに電気的に分離された半導体装置
の製造方法は，一の能動領域と他の能動領域との間にお
いて，｛１００｝面のエッチングレートが｛１１１｝面
のエッチングレートよりも早い条件にて処理し，素子基
板に溝状の領域を形成する第１工程と，異方性エッチン
グにより溝状の領域の底面をエッチングする第２工程と
を含む。第１工程は，塩化水素ガスを含んだ水素ガス雰
囲気中で，８００℃，２０Ｔｏｒｒのもとで行われる。
トレンチの上端部に形成されるコーナー部の形状が，側
壁と｛１１１｝面とのなす角度の約１４４．７度に広が
り，コーナー部へのストレスの集中が大幅に緩和され
る。
基板へのストレス集中を緩和することの可能な構造を有
する半導体装置及びその製造方法を提供する。 【解決手段】 素子基板上に形成される一の能動領域と
他の能動領域とが互いに電気的に分離された半導体装置
の製造方法は，一の能動領域と他の能動領域との間にお
いて，｛１００｝面のエッチングレートが｛１１１｝面
のエッチングレートよりも早い条件にて処理し，素子基
板に溝状の領域を形成する第１工程と，異方性エッチン
グにより溝状の領域の底面をエッチングする第２工程と
を含む。第１工程は，塩化水素ガスを含んだ水素ガス雰
囲気中で，８００℃，２０Ｔｏｒｒのもとで行われる。
トレンチの上端部に形成されるコーナー部の形状が，側
壁と｛１１１｝面とのなす角度の約１４４．７度に広が
り，コーナー部へのストレスの集中が大幅に緩和され
る。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体装置および
その製造方法に係り，特に，酸化膜により素子間分離を
行う半導体装置およびその製造方法に関する。
その製造方法に係り，特に，酸化膜により素子間分離を
行う半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体素子の微細化に伴い集積度は向上
するが，集積度を決定づける要因の一つとして素子間分
離がある。素子間分離は，半導体製造工程としては必須
の工程であり，素子間分離方法の代表的な技術として，
ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ
Ｓｉｌｉｃｏｎ）法やトレンチ法がある。ＬＯＣＯＳ法
とは，半導体基板を選択的に酸化して形成された熱酸化
膜を素子間分離領域とする方法である。
するが，集積度を決定づける要因の一つとして素子間分
離がある。素子間分離は，半導体製造工程としては必須
の工程であり，素子間分離方法の代表的な技術として，
ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ
Ｓｉｌｉｃｏｎ）法やトレンチ法がある。ＬＯＣＯＳ法
とは，半導体基板を選択的に酸化して形成された熱酸化
膜を素子間分離領域とする方法である。
【０００３】一方，トレンチ法によるトレンチ分離構造
は，高速バイポーラ系統のＬＳＩでは１０年以上も前か
ら基本的な分離構造として用いられてきた。また，近年
では，ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔ
ａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ロジ
ックやメモリにおいて，トレンチ法の一種であるＳＴＩ
（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏ
ｎ）が用いられている。ＳＴＩを適用することにより，
従来のＬＯＣＯＳ構造で存在したバーズビーク（ｂｉｒ
ｄ’ｓ ｂｅａｋ）が形成されることがなく，余計な変
換差が必要なくなる。その結果，素子の集積度が大幅に
改善できる等の効果がある。
は，高速バイポーラ系統のＬＳＩでは１０年以上も前か
ら基本的な分離構造として用いられてきた。また，近年
では，ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔ
ａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ロジ
ックやメモリにおいて，トレンチ法の一種であるＳＴＩ
（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏ
ｎ）が用いられている。ＳＴＩを適用することにより，
従来のＬＯＣＯＳ構造で存在したバーズビーク（ｂｉｒ
ｄ’ｓ ｂｅａｋ）が形成されることがなく，余計な変
換差が必要なくなる。その結果，素子の集積度が大幅に
改善できる等の効果がある。
【０００４】従来技術にかかるトレンチ分離構造の一例
を，図９を参照しながら説明する。
を，図９を参照しながら説明する。
【０００５】まず，シリコンから成る素子基板８０１の
｛１００｝面の表面を３０００Å地度熱酸化し，図９
（Ａ）に示したように，熱酸化膜８０２を形成する。次
いで，通常用いられるフォトリソグラフィ技術により，
レジストパターンを形成した後，これをマスクにして，
図８（Ｂ）に示したように，熱酸化膜８０２をパターニ
ングする。
｛１００｝面の表面を３０００Å地度熱酸化し，図９
（Ａ）に示したように，熱酸化膜８０２を形成する。次
いで，通常用いられるフォトリソグラフィ技術により，
レジストパターンを形成した後，これをマスクにして，
図８（Ｂ）に示したように，熱酸化膜８０２をパターニ
ングする。
【０００６】次いで，レジストパターンを除去した後，
熱酸化膜８０２をマスクにして開口部を異方性エッチン
グすることにより，図８（Ｃ）に示したように，トレン
チ８０１ａを形成させる。次いで，トレンチ８０１ａの
側壁を５００Å程度に熱酸化し，図８（Ｄ）に示したよ
うに，熱酸化膜８０３を生成する。さらに，基板全面に
低圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）膜等によるカバレッジの優れた膜８０４により，図
８（Ｅ）に示したように，トレンチを完全に埋め込む。
熱酸化膜８０２をマスクにして開口部を異方性エッチン
グすることにより，図８（Ｃ）に示したように，トレン
チ８０１ａを形成させる。次いで，トレンチ８０１ａの
側壁を５００Å程度に熱酸化し，図８（Ｄ）に示したよ
うに，熱酸化膜８０３を生成する。さらに，基板全面に
低圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）膜等によるカバレッジの優れた膜８０４により，図
８（Ｅ）に示したように，トレンチを完全に埋め込む。
【０００７】次いで，ＳＴＩを適用する場合のように，
種々のギャップ間隔があり，グローバル平坦化が必要な
場合にはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃ
ａｌＰｏｌｉｓｈｉｎｇ）により平坦化を行う。また，
狭い一定ギャップ間隔のみの場合には，酸化膜のドライ
エッチングにより酸化膜のエッチバックと平坦化を行う
ことにより，図８（Ｆ）に示したように，分離プロセス
を完了させる。
種々のギャップ間隔があり，グローバル平坦化が必要な
場合にはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃ
ａｌＰｏｌｉｓｈｉｎｇ）により平坦化を行う。また，
狭い一定ギャップ間隔のみの場合には，酸化膜のドライ
エッチングにより酸化膜のエッチバックと平坦化を行う
ことにより，図８（Ｆ）に示したように，分離プロセス
を完了させる。
【０００８】上述のプロセスによれば，変換差がほとん
どなく，かつ深いトレンチ分離構造を形成することが可
能である。従って，一層の高集積化が可能となり，さら
に素子の寄生容量や配線容量等の削減も可能となって，
高速化に関しても大きな効果が得られる。
どなく，かつ深いトレンチ分離構造を形成することが可
能である。従って，一層の高集積化が可能となり，さら
に素子の寄生容量や配線容量等の削減も可能となって，
高速化に関しても大きな効果が得られる。
【０００９】
【発明が解決しようとする課題】ところで，ＳＴＩをは
じめとするトレンチ構造が，高速バイポーラで用いられ
てきた構造と異なる点は，トレンチのエッジがアクティ
ブ領域の極近傍に形成される点にある。このため，トレ
ンチ構造やその形成プロセスが，能動素子の特性に大き
な影響を与えている。能動素子の特性に最も影響を与え
るのは，トレンチ構造や形成プロセスに起因したストレ
スであり，素子製造の大きな障壁になっている。このス
トレスの原因は，主にトレンチ埋め込み材料の物性に起
因する要因と，断面方向から観察した場合に見られるト
レンチ上端部の直角なエッジを酸化したときに発生する
ストレスの要因に分別される。
じめとするトレンチ構造が，高速バイポーラで用いられ
てきた構造と異なる点は，トレンチのエッジがアクティ
ブ領域の極近傍に形成される点にある。このため，トレ
ンチ構造やその形成プロセスが，能動素子の特性に大き
な影響を与えている。能動素子の特性に最も影響を与え
るのは，トレンチ構造や形成プロセスに起因したストレ
スであり，素子製造の大きな障壁になっている。このス
トレスの原因は，主にトレンチ埋め込み材料の物性に起
因する要因と，断面方向から観察した場合に見られるト
レンチ上端部の直角なエッジを酸化したときに発生する
ストレスの要因に分別される。
【００１０】トレンチのエッジ付近を熱酸化した場合
の，ストレス集中による酸化膜形状の様子を，図１０を
参照しながら説明する。トレンチが形成された素子基板
８０１を１０００℃で熱酸化し熱酸化膜８０２を形成さ
せると，トレンチのエッジ付近８０２ａは，熱酸化時の
ストレス集中により，酸化膜厚が部分的に薄くなり，素
子基板の角はさらに鋭角になる。このようなストレス集
中は，近傍に形成したＭＯＳトランジスタのリーク電流
を増大させたり，後工程での熱処理により，転位等の結
晶欠陥を発生させることになる。これは，素子基板の角
が鋭角になっていることが原因で，この形状を改善する
ことが必要である。
の，ストレス集中による酸化膜形状の様子を，図１０を
参照しながら説明する。トレンチが形成された素子基板
８０１を１０００℃で熱酸化し熱酸化膜８０２を形成さ
せると，トレンチのエッジ付近８０２ａは，熱酸化時の
ストレス集中により，酸化膜厚が部分的に薄くなり，素
子基板の角はさらに鋭角になる。このようなストレス集
中は，近傍に形成したＭＯＳトランジスタのリーク電流
を増大させたり，後工程での熱処理により，転位等の結
晶欠陥を発生させることになる。これは，素子基板の角
が鋭角になっていることが原因で，この形状を改善する
ことが必要である。
【００１１】本発明は，従来の半導体装置が有する上記
問題点に鑑みてなされたものであり，本発明の目的は，
熱酸化による素子基板の形状を改善し，素子基板へのス
トレス集中を緩和することの可能な，新規かつ改良され
た半導体装置及びその製造方法を提供することである。
問題点に鑑みてなされたものであり，本発明の目的は，
熱酸化による素子基板の形状を改善し，素子基板へのス
トレス集中を緩和することの可能な，新規かつ改良され
た半導体装置及びその製造方法を提供することである。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め，請求項１によれば，素子基板上に形成される一の能
動領域と他の能動領域とを互いに電気的に分離する構造
を有する半導体装置において，一の能動領域と他の能動
領域との間に溝状の領域が形成され，溝状の領域は，素
子基板表面に略垂直な側壁と，側壁の上部付近に形成さ
れ，側壁と９０度よりも大きい角度を成す傾斜面とによ
り形成されることを特徴とする半導体装置が提供され
る。
め，請求項１によれば，素子基板上に形成される一の能
動領域と他の能動領域とを互いに電気的に分離する構造
を有する半導体装置において，一の能動領域と他の能動
領域との間に溝状の領域が形成され，溝状の領域は，素
子基板表面に略垂直な側壁と，側壁の上部付近に形成さ
れ，側壁と９０度よりも大きい角度を成す傾斜面とによ
り形成されることを特徴とする半導体装置が提供され
る。
【００１３】側壁と傾斜面との成す角度を９０度よりも
大きくするためには，例えば請求項２に記載のように，
側壁は素子基板の｛１１１｝面であるようにしてもよ
い。
大きくするためには，例えば請求項２に記載のように，
側壁は素子基板の｛１１１｝面であるようにしてもよ
い。
【００１４】かかる構造によれば，トレンチの上端部に
形成されるコーナー部の形状が，側壁と｛１１１｝面と
のなす角度の約１４４．７度に広がり，熱酸化したとき
のコーナー部へのストレスの集中が大幅に緩和される。
従って，リーク電流の低下や結晶欠陥を防止でき，歩留
の大幅な改善を図ることが可能である。
形成されるコーナー部の形状が，側壁と｛１１１｝面と
のなす角度の約１４４．７度に広がり，熱酸化したとき
のコーナー部へのストレスの集中が大幅に緩和される。
従って，リーク電流の低下や結晶欠陥を防止でき，歩留
の大幅な改善を図ることが可能である。
【００１５】また，請求項３によれば，素子基板上に形
成される一の能動領域と他の能動領域とが互いに電気的
に分離された半導体装置の製造方法において，一の能動
領域と他の能動領域との間において，｛１００｝面のエ
ッチングレートが｛１１１｝面のエッチングレートより
も早い条件にて処理し，素子基板に溝状の領域を形成す
る第１工程と，異方性エッチングにより溝状の領域の底
面をエッチングする第２工程とを含むことを特徴とする
半導体装置の製造方法が提供される。
成される一の能動領域と他の能動領域とが互いに電気的
に分離された半導体装置の製造方法において，一の能動
領域と他の能動領域との間において，｛１００｝面のエ
ッチングレートが｛１１１｝面のエッチングレートより
も早い条件にて処理し，素子基板に溝状の領域を形成す
る第１工程と，異方性エッチングにより溝状の領域の底
面をエッチングする第２工程とを含むことを特徴とする
半導体装置の製造方法が提供される。
【００１６】なお，第１工程は，請求項４に記載のよう
に，｛１００｝面のエッチングレートが｛１１１｝面の
エッチングレートよりも実質的に２倍以上早い条件，例
えば，請求項５に記載のように，塩化水素ガスを含んだ
水素ガス雰囲気中で，８００℃以下のもとで行われるよ
うにしてもよい。
に，｛１００｝面のエッチングレートが｛１１１｝面の
エッチングレートよりも実質的に２倍以上早い条件，例
えば，請求項５に記載のように，塩化水素ガスを含んだ
水素ガス雰囲気中で，８００℃以下のもとで行われるよ
うにしてもよい。
【００１７】かかる製造方法によれば，上述の優れた効
果を奏する半導体装置を容易に製造することが可能であ
る。
果を奏する半導体装置を容易に製造することが可能であ
る。
【００１８】また，請求項６によれば，素子基板上に形
成される一の能動領域と他の能動領域とが互いに電気的
に分離された半導体装置の製造方法において，一の能動
領域と他の能動領域との間において，｛１００｝面のエ
ッチングレートが｛１１１｝面のエッチングレートと実
質的に同等の条件にて処理し，素子基板に溝状の領域を
形成する第１工程と，溝状の領域において，｛１００｝
面のエッチングレートが｛１１１｝面のエッチングレー
トよりも早い条件にてエッチングする第２工程と，異方
性エッチングにより溝状の領域の底面をエッチングする
第３工程とを含むことを特徴とする半導体装置の製造方
法が提供される。
成される一の能動領域と他の能動領域とが互いに電気的
に分離された半導体装置の製造方法において，一の能動
領域と他の能動領域との間において，｛１００｝面のエ
ッチングレートが｛１１１｝面のエッチングレートと実
質的に同等の条件にて処理し，素子基板に溝状の領域を
形成する第１工程と，溝状の領域において，｛１００｝
面のエッチングレートが｛１１１｝面のエッチングレー
トよりも早い条件にてエッチングする第２工程と，異方
性エッチングにより溝状の領域の底面をエッチングする
第３工程とを含むことを特徴とする半導体装置の製造方
法が提供される。
【００１９】なお，第１工程は，請求項７に記載のよう
に，塩化水素ガスを含んだ水素ガス雰囲気中で，９００
℃以上のもとで行われるようにしてもよい。また，第２
工程は，請求項８に記載のように，｛１００｝面のエッ
チングレートが｛１１１｝面のエッチングレートよりも
実質的に２倍以上早い条件，例えば，請求項９に記載の
ように，塩化水素ガスを含んだ水素ガス雰囲気中で，８
００℃以下のもとで行われるようにしてもよい。
に，塩化水素ガスを含んだ水素ガス雰囲気中で，９００
℃以上のもとで行われるようにしてもよい。また，第２
工程は，請求項８に記載のように，｛１００｝面のエッ
チングレートが｛１１１｝面のエッチングレートよりも
実質的に２倍以上早い条件，例えば，請求項９に記載の
ように，塩化水素ガスを含んだ水素ガス雰囲気中で，８
００℃以下のもとで行われるようにしてもよい。
【００２０】かかる製造方法によれば，効率的にサイド
エッチが得られる等方性エッチ条件にて，サイドエッチ
を行い，その後，異方性の強い条件で処理することによ
り，深さ方向とサイドエッチ量を制御する自由度が増
し，処理時間も短縮できる効果がある。
エッチが得られる等方性エッチ条件にて，サイドエッチ
を行い，その後，異方性の強い条件で処理することによ
り，深さ方向とサイドエッチ量を制御する自由度が増
し，処理時間も短縮できる効果がある。
【００２１】また，請求項１０によれば，素子基板上に
形成される一の能動領域と他の能動領域とが互いに電気
的に分離された半導体装置の製造方法において，一の能
動領域と他の能動領域との間に，第一の絶縁膜と，第一
の絶縁膜と膜質の異なる第二の絶縁膜とを形成させる第
１工程と，第１の能動領域と他の能動領域との間におい
て，｛１００｝面のエッチングレートが｛１１１｝面の
エッチングレートよりも早い条件にて処理し，素子基板
に溝状の領域を形成する第２工程と，異方性エッチング
により溝状の領域の底面をエッチングする第３工程と，
第一の絶縁膜のサイドエッチを行う第４工程と，素子基
板内部の｛１００｝面と｛１１１｝面との境界部分に形
成された角部を丸め込む第５工程とを含むことを特徴と
する半導体装置の製造方法が提供される。
形成される一の能動領域と他の能動領域とが互いに電気
的に分離された半導体装置の製造方法において，一の能
動領域と他の能動領域との間に，第一の絶縁膜と，第一
の絶縁膜と膜質の異なる第二の絶縁膜とを形成させる第
１工程と，第１の能動領域と他の能動領域との間におい
て，｛１００｝面のエッチングレートが｛１１１｝面の
エッチングレートよりも早い条件にて処理し，素子基板
に溝状の領域を形成する第２工程と，異方性エッチング
により溝状の領域の底面をエッチングする第３工程と，
第一の絶縁膜のサイドエッチを行う第４工程と，素子基
板内部の｛１００｝面と｛１１１｝面との境界部分に形
成された角部を丸め込む第５工程とを含むことを特徴と
する半導体装置の製造方法が提供される。
【００２２】なお，第一の絶縁膜は，請求項１１に記載
のように，熱酸化により形成された熱酸化膜であっても
よい。また，第２工程は，請求項１２に記載のように，
｛１００｝面のエッチングレートが｛１１１｝面のエッ
チングレートよりも実質的に２倍以上早い条件，例え
ば，請求項１３に記載のように，塩化水素ガスを含んだ
水素ガス雰囲気中で，８００℃以下のもとで行われるよ
うにしてもよい。さらに，第５工程は，請求項１４に記
載のように，高純度水素ガス雰囲気中，もしくは塩化水
素ガスを含んだ水素ガス雰囲気中で熱処理することによ
り行われるようにしてもよい。
のように，熱酸化により形成された熱酸化膜であっても
よい。また，第２工程は，請求項１２に記載のように，
｛１００｝面のエッチングレートが｛１１１｝面のエッ
チングレートよりも実質的に２倍以上早い条件，例え
ば，請求項１３に記載のように，塩化水素ガスを含んだ
水素ガス雰囲気中で，８００℃以下のもとで行われるよ
うにしてもよい。さらに，第５工程は，請求項１４に記
載のように，高純度水素ガス雰囲気中，もしくは塩化水
素ガスを含んだ水素ガス雰囲気中で熱処理することによ
り行われるようにしてもよい。
【００２３】かかる製造方法によれば，素子基板の側壁
と｛１１１｝面との境界のコーナー部がさらに丸め込ま
れ，ストレス集中をより緩和できる。
と｛１１１｝面との境界のコーナー部がさらに丸め込ま
れ，ストレス集中をより緩和できる。
【００２４】また，請求項１５によれば，素子基板上に
形成される一の能動領域と他の能動領域とが互いに電気
的に分離された半導体装置の製造方法において，一の能
動領域と他の能動領域との間に，第一の絶縁膜と，第一
の絶縁膜と膜質の異なる第二の絶縁膜とを形成させる第
１工程と，異方性エッチングにより一の能動領域と他の
能動領域との間に溝状の領域を形成する第２工程と，第
一の絶縁膜のサイドエッチを行う第３工程と，素子基板
内部の｛１００｝面と｛１１１｝面との境界部分に形成
された角部を丸め込む第４工程とを含むことを特徴とす
る半導体装置の製造方法が提供される。
形成される一の能動領域と他の能動領域とが互いに電気
的に分離された半導体装置の製造方法において，一の能
動領域と他の能動領域との間に，第一の絶縁膜と，第一
の絶縁膜と膜質の異なる第二の絶縁膜とを形成させる第
１工程と，異方性エッチングにより一の能動領域と他の
能動領域との間に溝状の領域を形成する第２工程と，第
一の絶縁膜のサイドエッチを行う第３工程と，素子基板
内部の｛１００｝面と｛１１１｝面との境界部分に形成
された角部を丸め込む第４工程とを含むことを特徴とす
る半導体装置の製造方法が提供される。
【００２５】なお，第一の絶縁膜は，請求項１６に記載
のように，熱酸化により形成された熱酸化膜であっても
よく，また，第４工程は，請求項１７に記載のように，
高純度水素ガス雰囲気中，もしくは塩化水素ガスを含ん
だ水素ガス雰囲気中で熱処理することにより行われるよ
うにしてもよい。
のように，熱酸化により形成された熱酸化膜であっても
よく，また，第４工程は，請求項１７に記載のように，
高純度水素ガス雰囲気中，もしくは塩化水素ガスを含ん
だ水素ガス雰囲気中で熱処理することにより行われるよ
うにしてもよい。
【００２６】かかる製造方法によれば，熱酸化膜が３０
０Å程度以下の場合など，コーナー部の丸め込みが少な
くてもよい場合において，エッチングプロセスを最も簡
便に行うことが可能である。
０Å程度以下の場合など，コーナー部の丸め込みが少な
くてもよい場合において，エッチングプロセスを最も簡
便に行うことが可能である。
【００２７】また，請求項１８によれば，素子基板上に
形成される一の能動領域と他の能動領域とを互いに電気
的に分離する構造を有する半導体装置において，一の能
動領域と他の能動領域との間に溝状の領域が形成され，
溝状の領域の側壁は｛１１１｝面であり，溝状の領域は
絶縁膜で覆われていること特徴とする半導体装置が提供
される。
形成される一の能動領域と他の能動領域とを互いに電気
的に分離する構造を有する半導体装置において，一の能
動領域と他の能動領域との間に溝状の領域が形成され，
溝状の領域の側壁は｛１１１｝面であり，溝状の領域は
絶縁膜で覆われていること特徴とする半導体装置が提供
される。
【００２８】上記半導体装置は以下の製造方法により容
易に製造することが可能である。すなわち，請求項１９
によれば，素子基板上に形成される一の能動領域と他の
能動領域とが互いに電気的に分離された半導体装置の製
造方法において，一の能動領域と他の能動領域との間
に，第一の絶縁膜と，第一の絶縁膜と膜質の異なる第二
の絶縁膜とを形成させる第１工程と，第１の能動領域と
他の能動領域との間において，｛１００｝面のエッチン
グレートが｛１１１｝面のエッチングレートよりも早い
条件にて処理し，素子基板に溝状の領域を形成する第２
工程と，溝状の領域をを熱酸化する第３工程とを含むこ
とを特徴とする半導体装置の製造方法が提供される。
易に製造することが可能である。すなわち，請求項１９
によれば，素子基板上に形成される一の能動領域と他の
能動領域とが互いに電気的に分離された半導体装置の製
造方法において，一の能動領域と他の能動領域との間
に，第一の絶縁膜と，第一の絶縁膜と膜質の異なる第二
の絶縁膜とを形成させる第１工程と，第１の能動領域と
他の能動領域との間において，｛１００｝面のエッチン
グレートが｛１１１｝面のエッチングレートよりも早い
条件にて処理し，素子基板に溝状の領域を形成する第２
工程と，溝状の領域をを熱酸化する第３工程とを含むこ
とを特徴とする半導体装置の製造方法が提供される。
【００２９】なお，第２工程は，請求項２０に記載のよ
うに，｛１００｝面のエッチングレートが｛１１１｝面
のエッチングレートよりも実質的に２倍以上早い条件，
例えば，請求項２１に記載のように，塩化水素ガスを含
んだ水素ガス雰囲気中で，８００℃以下のもとで行われ
るようにしてもよい。
うに，｛１００｝面のエッチングレートが｛１１１｝面
のエッチングレートよりも実質的に２倍以上早い条件，
例えば，請求項２１に記載のように，塩化水素ガスを含
んだ水素ガス雰囲気中で，８００℃以下のもとで行われ
るようにしてもよい。
【００３０】かかる製造方法によれば，バーズビーク付
近の形状が大幅に改善され，かつ配線容量等をより削減
できる厚いフィールド酸化膜の形成にも有効である。
近の形状が大幅に改善され，かつ配線容量等をより削減
できる厚いフィールド酸化膜の形成にも有効である。
【００３１】また，請求項２２によれば，素子基板上に
形成される一の能動領域と他の能動領域とが互いに電気
的に分離された半導体装置の製造方法において，一の能
動領域と他の能動領域との間に，第一の絶縁膜と，第一
の絶縁膜と膜質の異なる第二の絶縁膜とを形成させる第
１工程と，第１の能動領域と他の能動領域との間におい
て，｛１００｝面のエッチングレートが｛１１１｝面の
エッチングレートよりも早い条件にて処理し，素子基板
に溝状の領域を形成する第２工程と，溝状の領域に第三
の絶縁膜を埋め込む第３工程とを含むことを特徴とする
半導体装置の製造方法が提供される。
形成される一の能動領域と他の能動領域とが互いに電気
的に分離された半導体装置の製造方法において，一の能
動領域と他の能動領域との間に，第一の絶縁膜と，第一
の絶縁膜と膜質の異なる第二の絶縁膜とを形成させる第
１工程と，第１の能動領域と他の能動領域との間におい
て，｛１００｝面のエッチングレートが｛１１１｝面の
エッチングレートよりも早い条件にて処理し，素子基板
に溝状の領域を形成する第２工程と，溝状の領域に第三
の絶縁膜を埋め込む第３工程とを含むことを特徴とする
半導体装置の製造方法が提供される。
【００３２】なお，第２工程は，請求項２３に記載のよ
うに，｛１００｝面のエッチングレートが｛１１１｝面
のエッチングレートよりも実質的に２倍以上早い条件，
例えば，請求項２４に記載のように，塩化水素ガスを含
んだ水素ガス雰囲気中で，８００℃以下のもとで行われ
てもよい。
うに，｛１００｝面のエッチングレートが｛１１１｝面
のエッチングレートよりも実質的に２倍以上早い条件，
例えば，請求項２４に記載のように，塩化水素ガスを含
んだ水素ガス雰囲気中で，８００℃以下のもとで行われ
てもよい。
【００３３】かかる製造方法によれば，厚い熱酸化膜を
形成しないので，これに起因する変換差がないことと，
ストレスが大幅に緩和できることが挙げられる。このた
め，近傍に活性素子を形成する場合には特に有効な製造
方法である。
形成しないので，これに起因する変換差がないことと，
ストレスが大幅に緩和できることが挙げられる。このた
め，近傍に活性素子を形成する場合には特に有効な製造
方法である。
【００３４】なお，本明細書及び図面において，「｛１
００｝面」は方向の違う同種の結晶面，例えば，（００
１）面，（０１０）面などの総称であるものとする。
００｝面」は方向の違う同種の結晶面，例えば，（００
１）面，（０１０）面などの総称であるものとする。
【００３５】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる半導体装置及びその製造方法の好適な実
施の形態について詳細に説明する。なお，本明細書及び
図面において，実質的に同一の機能構成を有する構成要
素については，同一の符号を付することにより重複説明
を省略する。
本発明にかかる半導体装置及びその製造方法の好適な実
施の形態について詳細に説明する。なお，本明細書及び
図面において，実質的に同一の機能構成を有する構成要
素については，同一の符号を付することにより重複説明
を省略する。
【００３６】（第１の実施の形態）第１の実施の形態に
かかる半導体装置の製造方法を，図１を参照しながら説
明する。
かかる半導体装置の製造方法を，図１を参照しながら説
明する。
【００３７】まず，シリコンから成る素子基板１０１の
｛１００｝面の表面を３０００Å程度熱酸化し，熱酸化
膜１０２を形成する。次いで，通常用いられるフォトリ
ソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして，図１（Ａ）に示したように，
熱酸化膜１０２をパターニングする。
｛１００｝面の表面を３０００Å程度熱酸化し，熱酸化
膜１０２を形成する。次いで，通常用いられるフォトリ
ソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして，図１（Ａ）に示したように，
熱酸化膜１０２をパターニングする。
【００３８】次いで，レジストパターンを除去した後，
８００℃，２０ＴｏｒｒのＨＣｌガスを１％含んだ水素
ガス雰囲気中で，図１（Ｂ）に示したように，パターニ
ングされた熱酸化膜１０２から露出している素子基板１
０１の表面を５０００Å程度エッチングする。なお，上
記処理条件は一例であり，本発明はこれに限定されるも
のではない。例えば，処理温度は８５０℃以下であれば
良いが，８００℃以下であることがより好ましい。さら
に，ＨＣｌガスの含有率は，水素ガス雰囲気中における
微小な割合として１％としたものであり，５％以下であ
れば良いが，１％以下であることがより好ましい。
８００℃，２０ＴｏｒｒのＨＣｌガスを１％含んだ水素
ガス雰囲気中で，図１（Ｂ）に示したように，パターニ
ングされた熱酸化膜１０２から露出している素子基板１
０１の表面を５０００Å程度エッチングする。なお，上
記処理条件は一例であり，本発明はこれに限定されるも
のではない。例えば，処理温度は８５０℃以下であれば
良いが，８００℃以下であることがより好ましい。さら
に，ＨＣｌガスの含有率は，水素ガス雰囲気中における
微小な割合として１％としたものであり，５％以下であ
れば良いが，１％以下であることがより好ましい。
【００３９】上述の雰囲気条件では，Ｓｉのエッチング
に関して面方位に関する異方性があり，図２に示したよ
うに，｛１００｝面のエッチングレートは，｛１１１｝
面のエッチングレートに比較して２倍以上である。この
ため，エッチングレートの遅い｛１１１｝面が露出する
ことになる。
に関して面方位に関する異方性があり，図２に示したよ
うに，｛１００｝面のエッチングレートは，｛１１１｝
面のエッチングレートに比較して２倍以上である。この
ため，エッチングレートの遅い｛１１１｝面が露出する
ことになる。
【００４０】次いで，熱酸化膜１０２をマスクにして開
口部を異方性エッチングすることにより，図１（Ｃ）に
示したように，トレンチ構造を形成させる。
口部を異方性エッチングすることにより，図１（Ｃ）に
示したように，トレンチ構造を形成させる。
【００４１】さらに，トレンチの表面を５００Å程度熱
酸化し，図１（Ｄ）に示したように，酸化膜１０３を生
成する。
酸化し，図１（Ｄ）に示したように，酸化膜１０３を生
成する。
【００４２】さらに，基板全面にＬＰＣＶＤ膜等のカバ
レッジの優れた膜１０４により，図１（Ｅ）に示したよ
うに，トレンチを完全に埋め込む。
レッジの優れた膜１０４により，図１（Ｅ）に示したよ
うに，トレンチを完全に埋め込む。
【００４３】次いで，ＳＴＩを適用する場合のように，
様々なギャップ間隔があり，グローバル平坦化が必要な
場合にはＣＭＰにより平坦化を行い，また，狭い一定ギ
ャップ間隔のみの場合には，酸化膜のドライエッチング
により酸化膜のエッチバックを行い，図１（Ｆ）に示し
たように，トレンチ内部を酸化膜で埋め込み，分離プロ
セスを完了させる。
様々なギャップ間隔があり，グローバル平坦化が必要な
場合にはＣＭＰにより平坦化を行い，また，狭い一定ギ
ャップ間隔のみの場合には，酸化膜のドライエッチング
により酸化膜のエッチバックを行い，図１（Ｆ）に示し
たように，トレンチ内部を酸化膜で埋め込み，分離プロ
セスを完了させる。
【００４４】本実施の形態にかかる半導体装置の製造方
法によれば，トレンチ上端部のエッジ部分の形状が，図
２に示したように，約１４４．７度に広がり，熱酸化し
たときの角ストレスの集中が大幅に緩和される。この結
果，リーク電流の低下や結晶欠陥による歩留の大幅な改
善が期待できるようになる。
法によれば，トレンチ上端部のエッジ部分の形状が，図
２に示したように，約１４４．７度に広がり，熱酸化し
たときの角ストレスの集中が大幅に緩和される。この結
果，リーク電流の低下や結晶欠陥による歩留の大幅な改
善が期待できるようになる。
【００４５】（第２の実施の形態）第２の実施の形態に
かかる半導体装置の製造方法を，図３を参照しながら説
明する。本実施の形態では，処理中に雰囲気温度を変え
て２工程で行う点に特徴がある。
かかる半導体装置の製造方法を，図３を参照しながら説
明する。本実施の形態では，処理中に雰囲気温度を変え
て２工程で行う点に特徴がある。
【００４６】まず，シリコンから成る素子基板２０１の
｛１００｝面の表面を３０００Å程度熱酸化し，熱酸化
膜２０２を形成する。次いで，通常用いられるフォトリ
ソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして，図３（Ａ）に示したように，
熱酸化膜２０２をパターニングする。
｛１００｝面の表面を３０００Å程度熱酸化し，熱酸化
膜２０２を形成する。次いで，通常用いられるフォトリ
ソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして，図３（Ａ）に示したように，
熱酸化膜２０２をパターニングする。
【００４７】次いで，レジストパターンを除去した後，
以下の第１工程，第２工程を行う。まず，第１工程で
は，９００℃，２０ＴｏｒｒのＨＣｌガスを１％含んだ
水素ガス雰囲気中で処理を行う。第１工程では，図３
（Ｂ），図４に示したように，シリコンエッチングレー
トの結晶面の異方性が極めて弱くなり，エッチングは実
質的に等方性に行われる。なお，上記処理条件は一例で
あり，本発明はこれに限定されるものではない。例え
ば，処理温度は８５０℃以上であれば良いが，９００℃
以上であることがより好ましい。さらに，ＨＣｌガスの
含有率は，水素ガス雰囲気中における微小な割合として
１％としたものであり，５％以下であれば良いが，１％
以下であることがより好ましい。
以下の第１工程，第２工程を行う。まず，第１工程で
は，９００℃，２０ＴｏｒｒのＨＣｌガスを１％含んだ
水素ガス雰囲気中で処理を行う。第１工程では，図３
（Ｂ），図４に示したように，シリコンエッチングレー
トの結晶面の異方性が極めて弱くなり，エッチングは実
質的に等方性に行われる。なお，上記処理条件は一例で
あり，本発明はこれに限定されるものではない。例え
ば，処理温度は８５０℃以上であれば良いが，９００℃
以上であることがより好ましい。さらに，ＨＣｌガスの
含有率は，水素ガス雰囲気中における微小な割合として
１％としたものであり，５％以下であれば良いが，１％
以下であることがより好ましい。
【００４８】次いで，第２工程では，温度を８００℃に
低下させた雰囲気中で処理を行う。第２工程では，図３
（Ｃ），図２に示したように，シリコンエッチングレー
トの結晶面の異方性が強くなる。なお，処理温度は８５
０℃以下であれば良いが，８００℃以下であることがよ
り好ましい。
低下させた雰囲気中で処理を行う。第２工程では，図３
（Ｃ），図２に示したように，シリコンエッチングレー
トの結晶面の異方性が強くなる。なお，処理温度は８５
０℃以下であれば良いが，８００℃以下であることがよ
り好ましい。
【００４９】以降の工程は，図１（Ｃ）〜図１（Ｆ）に
示した第１の実施の形態における工程と実質的に同様で
ある。まず，熱酸化膜２０２をマスクにして開口部を異
方性エッチングすることによりトレンチ構造を形成さ
せ，次いで，トレンチの表面を熱酸化し，酸化膜を生成
させ，さらに，全面にＬＰＣＶＤ膜等のカバレッジの優
れた膜によりトレンチを完全に埋め込み，さらに平坦化
することで分離プロセスを完了させる。
示した第１の実施の形態における工程と実質的に同様で
ある。まず，熱酸化膜２０２をマスクにして開口部を異
方性エッチングすることによりトレンチ構造を形成さ
せ，次いで，トレンチの表面を熱酸化し，酸化膜を生成
させ，さらに，全面にＬＰＣＶＤ膜等のカバレッジの優
れた膜によりトレンチを完全に埋め込み，さらに平坦化
することで分離プロセスを完了させる。
【００５０】本実施の形態にかかる半導体装置の製造方
法によれば，マスクパターン下のサイドエッチを効率的
に行える。すなわち異方性の強い条件ほど，サイドエッ
チ量は少なくなるが，トレンチエッチ時の変換差を考慮
すると，コーナー部の形状改善には，ある程度のサイド
エッチ量が必要である。このため，まず，効率的にサイ
ドエッチが得られる等方性エッチ条件にてエッチングを
行う。次いで，異方性の強い条件で処理することによ
り，深さ方向とサイドエッチ量を制御する自由度が増
す。さらに，高温で処理することにより，処理時間も短
縮できる効果がある。
法によれば，マスクパターン下のサイドエッチを効率的
に行える。すなわち異方性の強い条件ほど，サイドエッ
チ量は少なくなるが，トレンチエッチ時の変換差を考慮
すると，コーナー部の形状改善には，ある程度のサイド
エッチ量が必要である。このため，まず，効率的にサイ
ドエッチが得られる等方性エッチ条件にてエッチングを
行う。次いで，異方性の強い条件で処理することによ
り，深さ方向とサイドエッチ量を制御する自由度が増
す。さらに，高温で処理することにより，処理時間も短
縮できる効果がある。
【００５１】（第３の実施の形態）第３の実施の形態に
かかる半導体装置の製造方法を，図５を参照しながら説
明する。本実施の形態では，第１，第２の実施の形態で
用いたトレンチ形成のためのマスク用の絶縁膜として，
単層の酸化膜ではなく，熱酸化膜，ＣＶＤ窒化膜，及び
ＣＶＤ酸化膜から成る３層膜を用いる点に特徴がある。
かかる半導体装置の製造方法を，図５を参照しながら説
明する。本実施の形態では，第１，第２の実施の形態で
用いたトレンチ形成のためのマスク用の絶縁膜として，
単層の酸化膜ではなく，熱酸化膜，ＣＶＤ窒化膜，及び
ＣＶＤ酸化膜から成る３層膜を用いる点に特徴がある。
【００５２】まず，シリコンから成る素子基板３０１の
｛１００｝面の表面を３０００Å程度熱酸化し，熱酸化
膜３０２を形成する。次いで，熱酸化膜３０２の全面に
ＣＶＤ窒化膜３０３，ＣＶＤ酸化膜３０４を順次堆積さ
せ３層膜構造にする。次いで，通常用いられるフォトリ
ソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして３層膜をパターニングする。
｛１００｝面の表面を３０００Å程度熱酸化し，熱酸化
膜３０２を形成する。次いで，熱酸化膜３０２の全面に
ＣＶＤ窒化膜３０３，ＣＶＤ酸化膜３０４を順次堆積さ
せ３層膜構造にする。次いで，通常用いられるフォトリ
ソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして３層膜をパターニングする。
【００５３】次いで，レジストパターンを除去した後，
上記第１の実施の形態もしくは第２の実施の形態と同様
の工程により，図５（Ａ）に示したように，トレンチ上
端部のコーナー部３０１ａの形状が約１４４．７度に広
がったトレンチを形成する。
上記第１の実施の形態もしくは第２の実施の形態と同様
の工程により，図５（Ａ）に示したように，トレンチ上
端部のコーナー部３０１ａの形状が約１４４．７度に広
がったトレンチを形成する。
【００５４】次いで，熱酸化膜３０２のサイドエッチを
行う。熱酸化膜３０２のサイドエッチは，素子基板３０
１のコーナー部３０１ｂを露出させ，後述の工程によ
り，コーナーを丸め込むために行われる。サイドエッチ
量は熱酸化膜３０２の厚みの２倍程度とし，弗酸にディ
ップすることで，図５（Ｂ）に示したようにサイドエッ
チが行われる。
行う。熱酸化膜３０２のサイドエッチは，素子基板３０
１のコーナー部３０１ｂを露出させ，後述の工程によ
り，コーナーを丸め込むために行われる。サイドエッチ
量は熱酸化膜３０２の厚みの２倍程度とし，弗酸にディ
ップすることで，図５（Ｂ）に示したようにサイドエッ
チが行われる。
【００５５】さらに，１０００℃，４０Ｔｏｒｒ，３分
程度の高純度水素ガス雰囲気中，もしくは，９００℃，
２０ＴｏｒｒのＨＣｌガスを１％含んだ水素ガス雰囲気
中での処理を行うことにより，図５（Ｃ）に示したよう
に，コーナー部３０１ａ，３０１ｂが丸め込まれる。な
お，上記処理条件は一例であり，本発明はこれに限定さ
れるものではない。例えば，処理温度については，１０
００℃とあるのは，１０００〜１１００℃であれば良
く，１０００℃であることがより好ましい。また，９０
０℃とあるのは，８５０℃以上であれば良いが，９００
℃以上であることがより好ましい。さらに，ＨＣｌガス
の含有率は，水素ガス雰囲気中における微小な割合とし
て１％としたものであり，５％以下であれば良いが，１
％以下であることがより好ましい。
程度の高純度水素ガス雰囲気中，もしくは，９００℃，
２０ＴｏｒｒのＨＣｌガスを１％含んだ水素ガス雰囲気
中での処理を行うことにより，図５（Ｃ）に示したよう
に，コーナー部３０１ａ，３０１ｂが丸め込まれる。な
お，上記処理条件は一例であり，本発明はこれに限定さ
れるものではない。例えば，処理温度については，１０
００℃とあるのは，１０００〜１１００℃であれば良
く，１０００℃であることがより好ましい。また，９０
０℃とあるのは，８５０℃以上であれば良いが，９００
℃以上であることがより好ましい。さらに，ＨＣｌガス
の含有率は，水素ガス雰囲気中における微小な割合とし
て１％としたものであり，５％以下であれば良いが，１
％以下であることがより好ましい。
【００５６】以降の工程は，図１（Ｄ）〜図１（Ｆ）に
示した第１の実施の形態における工程と実質的に同様で
ある。まず，トレンチの表面を熱酸化し，酸化膜を生成
させ，さらに，全面にＬＰＣＶＤ膜等のカバレッジの優
れた膜によりトレンチを完全に埋め込み，さらに平坦化
することで分離プロセスを完了させる。
示した第１の実施の形態における工程と実質的に同様で
ある。まず，トレンチの表面を熱酸化し，酸化膜を生成
させ，さらに，全面にＬＰＣＶＤ膜等のカバレッジの優
れた膜によりトレンチを完全に埋め込み，さらに平坦化
することで分離プロセスを完了させる。
【００５７】本実施の形態にかかる半導体装置の製造方
法によれば，素子基板３０１のエッジ付近が丸め込ま
れ，ストレス集中をより緩和することが可能である。
法によれば，素子基板３０１のエッジ付近が丸め込ま
れ，ストレス集中をより緩和することが可能である。
【００５８】（第４の実施の形態）第４の実施の形態に
かかる半導体装置の製造方法を，図６を参照しながら説
明する。
かかる半導体装置の製造方法を，図６を参照しながら説
明する。
【００５９】まず，シリコンから成る素子基板４０１の
｛１００｝面の表面を３０００Å程度熱酸化し，熱酸化
膜４０２を形成する。次いで，熱酸化膜４０２の全面に
ＣＶＤ窒化膜４０３，ＣＶＤ酸化膜４０４を順次堆積さ
せ３層膜構造にする。次いで，通常用いられるフォトリ
ソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして３層膜をパターニングする。
｛１００｝面の表面を３０００Å程度熱酸化し，熱酸化
膜４０２を形成する。次いで，熱酸化膜４０２の全面に
ＣＶＤ窒化膜４０３，ＣＶＤ酸化膜４０４を順次堆積さ
せ３層膜構造にする。次いで，通常用いられるフォトリ
ソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして３層膜をパターニングする。
【００６０】次いで，レジストパターンを除去した後，
３層膜をマスクにして開口部を異方性エッチングするこ
とにより，図６（Ａ）に示したように，トレンチを形成
させる。
３層膜をマスクにして開口部を異方性エッチングするこ
とにより，図６（Ａ）に示したように，トレンチを形成
させる。
【００６１】次いで，熱酸化膜４０２のサイドエッチを
行う。熱酸化膜４０２のサイドエッチは，素子基板４０
１のコーナー４０１ａを露出させ，後述の工程により，
コーナーを丸め込むために行われる。サイドエッチ量は
１０００Å程度とし，弗酸にディップすることで，図６
（Ｂ）に示したようにサイドエッチが行われる。
行う。熱酸化膜４０２のサイドエッチは，素子基板４０
１のコーナー４０１ａを露出させ，後述の工程により，
コーナーを丸め込むために行われる。サイドエッチ量は
１０００Å程度とし，弗酸にディップすることで，図６
（Ｂ）に示したようにサイドエッチが行われる。
【００６２】さらに，１０００℃，４０Ｔｏｒｒ，３分
程度の高純度水素ガス雰囲気中，もしくは，９００℃，
２０ＴｏｒｒのＨＣｌガスを１％含んだ水素ガス雰囲気
中での処理を行うことにより，図６（Ｃ）に示したよう
に，コーナー部４０１ａが丸め込まれる。なお，上記処
理条件は一例であり，本発明はこれに限定されるもので
はない。例えば，処理温度については，１０００℃とあ
るのは，１０００〜１１００℃であれば良く，１０００
℃であることがより好ましい。また，９００℃とあるの
は，８５０℃以上であれば良いが，９００℃以上である
ことがより好ましい。さらに，ＨＣｌガスの含有率は，
水素ガス雰囲気中における微小な割合として１％とした
ものであり，５％以下であれば良いが，１％以下である
ことがより好ましい。
程度の高純度水素ガス雰囲気中，もしくは，９００℃，
２０ＴｏｒｒのＨＣｌガスを１％含んだ水素ガス雰囲気
中での処理を行うことにより，図６（Ｃ）に示したよう
に，コーナー部４０１ａが丸め込まれる。なお，上記処
理条件は一例であり，本発明はこれに限定されるもので
はない。例えば，処理温度については，１０００℃とあ
るのは，１０００〜１１００℃であれば良く，１０００
℃であることがより好ましい。また，９００℃とあるの
は，８５０℃以上であれば良いが，９００℃以上である
ことがより好ましい。さらに，ＨＣｌガスの含有率は，
水素ガス雰囲気中における微小な割合として１％とした
ものであり，５％以下であれば良いが，１％以下である
ことがより好ましい。
【００６３】以降の工程は，図１（Ｄ）〜図１（Ｆ）に
示した第１の実施の形態における工程と実質的に同様で
ある。まず，トレンチの表面を熱酸化し，酸化膜を生成
させ，さらに，全面にＬＰＣＶＤ膜等のカバレッジの優
れた膜によりトレンチを完全に埋め込み，さらに平坦化
することで分離プロセスを完了させる。
示した第１の実施の形態における工程と実質的に同様で
ある。まず，トレンチの表面を熱酸化し，酸化膜を生成
させ，さらに，全面にＬＰＣＶＤ膜等のカバレッジの優
れた膜によりトレンチを完全に埋め込み，さらに平坦化
することで分離プロセスを完了させる。
【００６４】本実施の形態にかかる半導体装置の製造方
法によれば，ＨＣｌ／Ｈ２によるエッチングプロセスが
最も簡便であるが，コーナー部の丸め込みは僅かであ
る。このため，トレンチ表面に形成させる熱酸化膜が３
００Å以下程度の場合に有効である。
法によれば，ＨＣｌ／Ｈ２によるエッチングプロセスが
最も簡便であるが，コーナー部の丸め込みは僅かであ
る。このため，トレンチ表面に形成させる熱酸化膜が３
００Å以下程度の場合に有効である。
【００６５】（第５の実施の形態）第５の実施の形態に
かかる半導体装置の製造方法を，図７を参照しながら説
明する。本実施の形態は，トレンチ分離構造ではなく，
ＬＯＣＯＳ分離構造の形成を意図したものである。
かかる半導体装置の製造方法を，図７を参照しながら説
明する。本実施の形態は，トレンチ分離構造ではなく，
ＬＯＣＯＳ分離構造の形成を意図したものである。
【００６６】まず，シリコンから成る素子基板５０１の
｛１００｝面の表面を１００Å程度熱酸化し，熱酸化膜
５０２を形成する。次いで，ＣＶＤ窒化膜５０３を１０
００Å程度堆積させる。次いで，通常用いられるフォト
リソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして，図７（Ａ）に示したように，
ＣＶＤ窒化膜５０３及び熱酸化膜５０２をパターニング
する。
｛１００｝面の表面を１００Å程度熱酸化し，熱酸化膜
５０２を形成する。次いで，ＣＶＤ窒化膜５０３を１０
００Å程度堆積させる。次いで，通常用いられるフォト
リソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして，図７（Ａ）に示したように，
ＣＶＤ窒化膜５０３及び熱酸化膜５０２をパターニング
する。
【００６７】次いで，レジストパターンを除去した後，
８００℃，２０Ｔｏｒｒ，ＨＣｌを１％程度含んだ水素
ガス雰囲気中で，２０分程度処理し，図７（Ｂ）に示し
たように，｛１００｝面を５０００Å程度エッチングす
る。エッチングレートの結晶面への異方性のため，側壁
部分には｛１１１｝面が得られる。なお，上記処理条件
は一例であり，本発明はこれに限定されるものではな
い。例えば，処理温度は８５０℃以下であれば良いが，
８００℃以下であることがより好ましい。さらに，ＨＣ
ｌガスの含有率は，水素ガス雰囲気中における微小な割
合として１％としたものであり，５％以下であれば良い
が，１％以下であることがより好ましい。
８００℃，２０Ｔｏｒｒ，ＨＣｌを１％程度含んだ水素
ガス雰囲気中で，２０分程度処理し，図７（Ｂ）に示し
たように，｛１００｝面を５０００Å程度エッチングす
る。エッチングレートの結晶面への異方性のため，側壁
部分には｛１１１｝面が得られる。なお，上記処理条件
は一例であり，本発明はこれに限定されるものではな
い。例えば，処理温度は８５０℃以下であれば良いが，
８００℃以下であることがより好ましい。さらに，ＨＣ
ｌガスの含有率は，水素ガス雰囲気中における微小な割
合として１％としたものであり，５％以下であれば良い
が，１％以下であることがより好ましい。
【００６８】次いで，全面を熱酸化することにより，図
７（Ｃ）に示したように，１００００Å程度の熱酸化膜
５０４を得る。さらに，表面のＣＶＤ窒化膜５０３を熱
燐酸を用いて除去することにより，図７（Ｄ）に示した
ように，ＬＯＣＯＳ分離が完了する。
７（Ｃ）に示したように，１００００Å程度の熱酸化膜
５０４を得る。さらに，表面のＣＶＤ窒化膜５０３を熱
燐酸を用いて除去することにより，図７（Ｄ）に示した
ように，ＬＯＣＯＳ分離が完了する。
【００６９】一般に，ＬＯＣＯＳ分離完了後の高低差を
低減させるためには，シリコン基板をあらかじめエッチ
ングしておく必要がある。通常は，異方性のあるドライ
エッチングによる方法やウエットエッチングによる等方
性エッチングが行われる（ｒｅｃｅｓｓｅｄ ＬＯＣＯ
Ｓ）が，ＬＯＣＯＳ端のいわゆるバーズビークの形状が
複雑になり微小な段差ができ，後工程でのトラブル原因
になることがある。本実施の形態にかかる半導体装置の
製造方法によれば，バーズビーク付近の形状が大幅に改
善され，かつ配線容量等をより削減できる厚いフィール
ド酸化膜の形成にも有効である。
低減させるためには，シリコン基板をあらかじめエッチ
ングしておく必要がある。通常は，異方性のあるドライ
エッチングによる方法やウエットエッチングによる等方
性エッチングが行われる（ｒｅｃｅｓｓｅｄ ＬＯＣＯ
Ｓ）が，ＬＯＣＯＳ端のいわゆるバーズビークの形状が
複雑になり微小な段差ができ，後工程でのトラブル原因
になることがある。本実施の形態にかかる半導体装置の
製造方法によれば，バーズビーク付近の形状が大幅に改
善され，かつ配線容量等をより削減できる厚いフィール
ド酸化膜の形成にも有効である。
【００７０】（第６の実施の形態）第６の実施の形態に
かかる半導体装置の製造方法を，図８を参照しながら説
明する。本実施の形態も，第５の実施の形態と同様に，
トレンチ分離構造ではなくＬＯＣＯＳ分離構造の形成を
意図している。
かかる半導体装置の製造方法を，図８を参照しながら説
明する。本実施の形態も，第５の実施の形態と同様に，
トレンチ分離構造ではなくＬＯＣＯＳ分離構造の形成を
意図している。
【００７１】まず，シリコンから成る素子基板６０１の
｛１００｝面の表面を１００Å程度熱酸化し，熱酸化膜
６０２を形成する。次いで，ＣＶＤ窒化膜６０３を１０
００Å程度堆積させる。次いで，通常用いられるフォト
リソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして，図７（Ａ）に示したように，
ＣＶＤ窒化膜６０３及び熱酸化膜６０２をパターニング
する。
｛１００｝面の表面を１００Å程度熱酸化し，熱酸化膜
６０２を形成する。次いで，ＣＶＤ窒化膜６０３を１０
００Å程度堆積させる。次いで，通常用いられるフォト
リソグラフィ技術により，レジストパターンを形成した
後，これをマスクにして，図７（Ａ）に示したように，
ＣＶＤ窒化膜６０３及び熱酸化膜６０２をパターニング
する。
【００７２】次いで，レジストパターンを除去した後，
８００℃，２０Ｔｏｒｒ，ＨＣｌを１％程度含んだ水素
ガス雰囲気中で，２０分程度処理し，図７（Ｂ）に示し
たように，｛１００｝面を５０００Å程度エッチングす
る。エッチングレートの結晶面への異方性のため，側壁
部分には｛１１１｝面が得られる。なお，上記処理条件
は一例であり，本発明はこれに限定されるものではな
い。例えば，処理温度は８５０℃以下であれば良いが，
８００℃以下であることがより好ましい。さらに，ＨＣ
ｌガスの含有率は，水素ガス雰囲気中における微小な割
合として１％としたものであり，５％以下であれば良い
が，１％以下であることがより好ましい。
８００℃，２０Ｔｏｒｒ，ＨＣｌを１％程度含んだ水素
ガス雰囲気中で，２０分程度処理し，図７（Ｂ）に示し
たように，｛１００｝面を５０００Å程度エッチングす
る。エッチングレートの結晶面への異方性のため，側壁
部分には｛１１１｝面が得られる。なお，上記処理条件
は一例であり，本発明はこれに限定されるものではな
い。例えば，処理温度は８５０℃以下であれば良いが，
８００℃以下であることがより好ましい。さらに，ＨＣ
ｌガスの含有率は，水素ガス雰囲気中における微小な割
合として１％としたものであり，５％以下であれば良い
が，１％以下であることがより好ましい。
【００７３】次いで，基板全面にＬＰＣＶＤ膜等のカバ
レッジの優れた膜６０４により，図８（Ｃ）に示したよ
うに埋め込みを行う。
レッジの優れた膜６０４により，図８（Ｃ）に示したよ
うに埋め込みを行う。
【００７４】次いで，図８（Ｄ）に示したように，ＳＴ
Ｉを適用する場合のように様々なギャップ間隔があり，
グローバル平坦化が必要な場合にはＣＭＰにより平坦化
を行い，また，狭い一定ギャップ間隔のみの場合には，
酸化膜のドライエッチングにより酸化膜のエッチバック
を行う。
Ｉを適用する場合のように様々なギャップ間隔があり，
グローバル平坦化が必要な場合にはＣＭＰにより平坦化
を行い，また，狭い一定ギャップ間隔のみの場合には，
酸化膜のドライエッチングにより酸化膜のエッチバック
を行う。
【００７５】さらに，表面に残存したＣＶＤ窒化膜６０
３を熱燐酸で除去することにより，図８（Ｅ）に示した
ように，ＬＯＣＯＳ分離が完了する。
３を熱燐酸で除去することにより，図８（Ｅ）に示した
ように，ＬＯＣＯＳ分離が完了する。
【００７６】本実施の形態にかかる半導体装置の製造方
法によれば，第５の実施の形態と同様の効果が得られる
ほか，第５の実施の形態のように，熱酸化により厚い熱
酸化膜を形成する必要がないので，これに起因する変換
差をなくすことができることができ，ストレスを大幅に
緩和することが可能である。このため，近傍に活性素子
を形成する場合には有効な方法となる。
法によれば，第５の実施の形態と同様の効果が得られる
ほか，第５の実施の形態のように，熱酸化により厚い熱
酸化膜を形成する必要がないので，これに起因する変換
差をなくすことができることができ，ストレスを大幅に
緩和することが可能である。このため，近傍に活性素子
を形成する場合には有効な方法となる。
【００７７】以上，添付図面を参照しながら本発明にか
かる半導体装置及びその製造方法の好適な実施形態につ
いて説明したが，本発明はかかる例に限定されない。当
業者であれば，特許請求の範囲に記載された技術的思想
の範疇内において各種の変更例または修正例に想到し得
ることは明らかであり，それらについても当然に本発明
の技術的範囲に属するものと了解される。
かる半導体装置及びその製造方法の好適な実施形態につ
いて説明したが，本発明はかかる例に限定されない。当
業者であれば，特許請求の範囲に記載された技術的思想
の範疇内において各種の変更例または修正例に想到し得
ることは明らかであり，それらについても当然に本発明
の技術的範囲に属するものと了解される。
【００７８】例えば，上記発明の実施の形態において
は，トレンチの形状を側壁と｛１１１｝面とにより形成
することで，エッジ付近の角度を約１４４，７度とした
が，本発明はかかる場合に限定されない。エッジ部分を
９０度よりも大きい任意の角度に形成することで，スト
レスの集中を緩和させることが可能である。
は，トレンチの形状を側壁と｛１１１｝面とにより形成
することで，エッジ付近の角度を約１４４，７度とした
が，本発明はかかる場合に限定されない。エッジ部分を
９０度よりも大きい任意の角度に形成することで，スト
レスの集中を緩和させることが可能である。
【００７９】また，上記発明の実施の形態における，ガ
ス混合率，温度，圧力等のエッチング条件は一例に過ぎ
ず，同様の形状が得られるエッチング条件を適用するこ
とにより，同様に本発明は適用可能である。
ス混合率，温度，圧力等のエッチング条件は一例に過ぎ
ず，同様の形状が得られるエッチング条件を適用するこ
とにより，同様に本発明は適用可能である。
【００８０】
【発明の効果】本発明にかかる半導体装置およびその製
造方法によれば，以下のような優れた効果を奏する。
造方法によれば，以下のような優れた効果を奏する。
【００８１】請求項１または２に記載の半導体装置によ
れば，トレンチ上端部で直角なエッジ部分の形状が，９
０度以上に広がり，熱酸化したときの角ストレスの集中
が大幅に緩和される。この結果リーク電流の低下や結晶
欠陥による歩留の大幅な改善が期待できるようになる。
なお，上記構造は，例えば，請求項３，４または５のい
ずれかに記載の半導体装置の製造方法により容易に製造
することが可能である。
れば，トレンチ上端部で直角なエッジ部分の形状が，９
０度以上に広がり，熱酸化したときの角ストレスの集中
が大幅に緩和される。この結果リーク電流の低下や結晶
欠陥による歩留の大幅な改善が期待できるようになる。
なお，上記構造は，例えば，請求項３，４または５のい
ずれかに記載の半導体装置の製造方法により容易に製造
することが可能である。
【００８２】請求項６，７，８または９に記載の半導体
装置の製造方法によれば，マスクパターン下のサイドエ
ッチを効率的に行える。すなわち異方性の強い条件ほ
ど，サイドエッチ量は少なくなるが，トレンチエッチ時
の変換差を考慮すると，コーナー部の形状改善には，あ
る程度のサイドエッチ量が必要である。このため，効率
的にサイドエッチが得られる等方性エッチ条件にて，こ
れを行い，その後，異方性の強い条件で処理することに
より，深さ方向とサイドエッチ量を制御する自由度が増
し，処理時間も短縮できる効果がある。
装置の製造方法によれば，マスクパターン下のサイドエ
ッチを効率的に行える。すなわち異方性の強い条件ほ
ど，サイドエッチ量は少なくなるが，トレンチエッチ時
の変換差を考慮すると，コーナー部の形状改善には，あ
る程度のサイドエッチ量が必要である。このため，効率
的にサイドエッチが得られる等方性エッチ条件にて，こ
れを行い，その後，異方性の強い条件で処理することに
より，深さ方向とサイドエッチ量を制御する自由度が増
し，処理時間も短縮できる効果がある。
【００８３】請求項１０，１１，１２，１３または１４
のいずれかに記載の半導体装置の製造方法によれば，エ
ッジ付近がわずかではあるが，さらに丸め込まれ，スト
レス集中をより緩和することが可能である。
のいずれかに記載の半導体装置の製造方法によれば，エ
ッジ付近がわずかではあるが，さらに丸め込まれ，スト
レス集中をより緩和することが可能である。
【００８４】請求項１５，１６または１７のいずれかに
記載の半導体装置の製造方法によれば，ＨＣｌ／Ｈ２に
よるエッチングプロセスが最も簡便であるが，コーナー
部の丸め込みは僅かである。このため，その後の，熱酸
化膜が３００Å以下の場合に有効である。
記載の半導体装置の製造方法によれば，ＨＣｌ／Ｈ２に
よるエッチングプロセスが最も簡便であるが，コーナー
部の丸め込みは僅かである。このため，その後の，熱酸
化膜が３００Å以下の場合に有効である。
【００８５】請求項１８に記載の半導体装置によれば，
バーズビーク付近の形状が大幅に改善され，かつ配線容
量等をより削減できる厚いフィールド酸化膜の形成にも
有効である。なお，上記構造は，例えば，請求項１９，
２０または２１に記載の半導体装置の製造方法により容
易に製造することが可能である。
バーズビーク付近の形状が大幅に改善され，かつ配線容
量等をより削減できる厚いフィールド酸化膜の形成にも
有効である。なお，上記構造は，例えば，請求項１９，
２０または２１に記載の半導体装置の製造方法により容
易に製造することが可能である。
【００８６】請求項２２，２３または２４のいずれかに
記載の半導体装置の製造方法によれば，厚い熱酸化膜を
形成しないので，これに起因する変換差が一切なく，ス
トレスが大幅に緩和できる。このため，近傍に活性素子
を形成する場合には有効な方法となる。
記載の半導体装置の製造方法によれば，厚い熱酸化膜を
形成しないので，これに起因する変換差が一切なく，ス
トレスが大幅に緩和できる。このため，近傍に活性素子
を形成する場合には有効な方法となる。
【図１】第１の実施の形態にかかる半導体装置の製造工
程を示す説明図である。
程を示す説明図である。
【図２】図１の半導体装置の製造工程におけるエッチン
グ形状を示す説明図である。
グ形状を示す説明図である。
【図３】第２の実施の形態にかかる半導体装置の製造工
程を示す説明図である。
程を示す説明図である。
【図４】図２の半導体装置の製造工程におけるエッチン
グ形状を示す説明図である。
グ形状を示す説明図である。
【図５】第３の実施の形態にかかる半導体装置の製造工
程を示す説明図である。
程を示す説明図である。
【図６】第４の実施の形態にかかる半導体装置の製造工
程を示す説明図である。
程を示す説明図である。
【図７】第５の実施の形態にかかる半導体装置の製造工
程を示す説明図である。
程を示す説明図である。
【図８】第６の実施の形態にかかる半導体装置の製造工
程を示す説明図である。
程を示す説明図である。
【図９】従来の半導体装置の製造工程を示す説明図であ
る。
る。
【図１０】図９の半導体装置の製造工程における熱酸化
膜形状を示す説明図である。
膜形状を示す説明図である。
１０１，２０１，３０１，４０１，５０１，６０１ 素
子基板 １０２，２０２，３０２，４０２，５０２，６０２ 熱
酸化膜 １０３ 熱酸化膜 １０４，６０４ ＬＰＣＶＤ膜 ３０１ａ，３０１ｂ，４０１ａ コーナー部 ３０３，４０３，５０３，６０３ ＣＶＤ窒化膜 ３０４，４０４ ＣＶＤ酸化膜 ５０４ 熱酸化膜
子基板 １０２，２０２，３０２，４０２，５０２，６０２ 熱
酸化膜 １０３ 熱酸化膜 １０４，６０４ ＬＰＣＶＤ膜 ３０１ａ，３０１ｂ，４０１ａ コーナー部 ３０３，４０３，５０３，６０３ ＣＶＤ窒化膜 ３０４，４０４ ＣＶＤ酸化膜 ５０４ 熱酸化膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年３月２日（２０００．３．２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【課題を解決するための手段】上記課題を解決するた
め，請求項１によれば，主表面が｛１００｝面である素
子基板の該基板内で，かつ該基板主表面近傍に形成され
る半導体装置において，前記基板主表面から前記基板内
に溝状領域を有し，前記溝状領域の側壁上部に｛１１
１｝面の傾斜面を有し，該側壁上部を除く前記溝状領域
の側壁が前記素子基板主表面に略垂直であることを特徴
とする半導体装置が提供される。
め，請求項１によれば，主表面が｛１００｝面である素
子基板の該基板内で，かつ該基板主表面近傍に形成され
る半導体装置において，前記基板主表面から前記基板内
に溝状領域を有し，前記溝状領域の側壁上部に｛１１
１｝面の傾斜面を有し，該側壁上部を除く前記溝状領域
の側壁が前記素子基板主表面に略垂直であることを特徴
とする半導体装置が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】また，請求項２によれば，主表面が｛１０
０｝面である素子基板の該基板内で，かつ該基板主表面
近傍に形成される半導体装置の製造方法において，前記
基板主表面に所定のパターンを有する絶縁膜を形成する
工程と，前記基板の｛１００｝面に対するエッチングが
｛１１１｝面に対するエッチングより早い条件にて，前
記パターンをマスクに前記基板を所定量エッチングする
工程とを順に行うことを特徴とする半導体装置の製造方
法が提供される。また，請求項３によれば，主表面が
｛１００｝面である素子基板の該基板内で，かつ該基板
主表面近傍に形成される半導体装置の製造方法におい
て，前記基板主表面に所定のパターンを有する絶縁膜を
形成する工程と，前記基板の｛１００｝面に対するエッ
チングが｛１１１｝面に対するエッチングより早い条件
にて，前記パターンをマスクに前記基板を所定量エッチ
ングする第１のエッチング工程と，前記パターンをマス
クに前記基板を異方性エッチングする第２のエッチング
工程とを順に行うことを特徴とする半導体装置の製造方
法が提供される。
０｝面である素子基板の該基板内で，かつ該基板主表面
近傍に形成される半導体装置の製造方法において，前記
基板主表面に所定のパターンを有する絶縁膜を形成する
工程と，前記基板の｛１００｝面に対するエッチングが
｛１１１｝面に対するエッチングより早い条件にて，前
記パターンをマスクに前記基板を所定量エッチングする
工程とを順に行うことを特徴とする半導体装置の製造方
法が提供される。また，請求項３によれば，主表面が
｛１００｝面である素子基板の該基板内で，かつ該基板
主表面近傍に形成される半導体装置の製造方法におい
て，前記基板主表面に所定のパターンを有する絶縁膜を
形成する工程と，前記基板の｛１００｝面に対するエッ
チングが｛１１１｝面に対するエッチングより早い条件
にて，前記パターンをマスクに前記基板を所定量エッチ
ングする第１のエッチング工程と，前記パターンをマス
クに前記基板を異方性エッチングする第２のエッチング
工程とを順に行うことを特徴とする半導体装置の製造方
法が提供される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】なお，前記第１のエッチング工程は，｛１
００｝面のエッチングレートが｛１１１｝面のエッチン
グレートよりも実質的に２倍以上早い条件，例えば，請
求項６に記載のように，所定の割合の塩化水素ガスを含
んだ水素ガス雰囲気中で，温度８００℃以下のもとで処
理するようにしてもよい。
００｝面のエッチングレートが｛１１１｝面のエッチン
グレートよりも実質的に２倍以上早い条件，例えば，請
求項６に記載のように，所定の割合の塩化水素ガスを含
んだ水素ガス雰囲気中で，温度８００℃以下のもとで処
理するようにしてもよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】また，請求項４に記載のように，前記所定
のパターンを有する絶縁膜を形成する工程の後に，前記
パターンをマスクに前記基板を等方性エッチングする工
程を行い，その後に前記第１のエッチング工程を行うよ
うにしてもよい。
のパターンを有する絶縁膜を形成する工程の後に，前記
パターンをマスクに前記基板を等方性エッチングする工
程を行い，その後に前記第１のエッチング工程を行うよ
うにしてもよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】 なお，前記等方性エッチングする工程は，
請求項５に記載のように，所定の割合の塩化水素ガスを
含んだ水素ガス雰囲気中で，温度９００℃以上のもとで
処理するようにしてもよい。また，前記第１のエッチン
グ工程は，｛１００｝面のエッチングレートが｛１１
１｝面のエッチングレートよりも実質的に２倍以上早い
条件，例えば，請求項６に記載のように，所定の割合の
塩化水素ガスを含んだ水素ガス雰囲気中で，温度８００
℃以下のもとで処理するようにしてもよい。
請求項５に記載のように，所定の割合の塩化水素ガスを
含んだ水素ガス雰囲気中で，温度９００℃以上のもとで
処理するようにしてもよい。また，前記第１のエッチン
グ工程は，｛１００｝面のエッチングレートが｛１１
１｝面のエッチングレートよりも実質的に２倍以上早い
条件，例えば，請求項６に記載のように，所定の割合の
塩化水素ガスを含んだ水素ガス雰囲気中で，温度８００
℃以下のもとで処理するようにしてもよい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】また，請求項７によれば，主表面が｛１０
０｝面である素子基板の該基板内で，かつ該基板主表面
近傍に形成される半導体装置の製造方法において，前記
基板主表面に第１の絶縁膜と，該第１の絶縁膜と膜質の
異なる第２の絶縁膜を順に形成する工程と，前記第１の
絶縁膜と前記第２の絶縁膜に所定のパターンを形成する
工程と，前記基板の｛１００｝面に対するエッチングが
｛１１１｝面に対するエッチングより早い条件にて，前
記パターンをマスクに前記基板を所定量エッチングする
第１のエッチング工程と，前記パターンをマスクに前記
基板を異方性エッチングする第２のエッチング工程と，
露出した前記第１の絶縁膜を所定量エッチングする第３
のエッチング工程と，その後，露出した前記基板を所定
量エッチングする第４のエッチング工程とを順に行うこ
とを特徴とする半導体装置の製造方法が提供される。
０｝面である素子基板の該基板内で，かつ該基板主表面
近傍に形成される半導体装置の製造方法において，前記
基板主表面に第１の絶縁膜と，該第１の絶縁膜と膜質の
異なる第２の絶縁膜を順に形成する工程と，前記第１の
絶縁膜と前記第２の絶縁膜に所定のパターンを形成する
工程と，前記基板の｛１００｝面に対するエッチングが
｛１１１｝面に対するエッチングより早い条件にて，前
記パターンをマスクに前記基板を所定量エッチングする
第１のエッチング工程と，前記パターンをマスクに前記
基板を異方性エッチングする第２のエッチング工程と，
露出した前記第１の絶縁膜を所定量エッチングする第３
のエッチング工程と，その後，露出した前記基板を所定
量エッチングする第４のエッチング工程とを順に行うこ
とを特徴とする半導体装置の製造方法が提供される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】なお，前記第１のエッチング工程は，｛１
００｝面のエッチングレートが｛１１１｝面のエッチン
グレートよりも実質的に２倍以上早い条件，例えば，請
求項８に記載のように，所定の割合の塩化水素ガスを含
んだ水素ガス雰囲気中で，温度８００℃以下のもとで処
理するようにしてもよい。さらに，前記第４のエッチン
グ工程は，請求項９に記載のように，温度１０００〜１
１００℃の水素ガス雰囲気中か，又は温度９００℃以上
の所定の割合の塩化水素ガスを含んだ水素ガス雰囲気中
で，処理するようにしてもよい。
００｝面のエッチングレートが｛１１１｝面のエッチン
グレートよりも実質的に２倍以上早い条件，例えば，請
求項８に記載のように，所定の割合の塩化水素ガスを含
んだ水素ガス雰囲気中で，温度８００℃以下のもとで処
理するようにしてもよい。さらに，前記第４のエッチン
グ工程は，請求項９に記載のように，温度１０００〜１
１００℃の水素ガス雰囲気中か，又は温度９００℃以上
の所定の割合の塩化水素ガスを含んだ水素ガス雰囲気中
で，処理するようにしてもよい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】また，請求項１０によれば，主表面が｛１
００｝面である素子基板の該基板内で，かつ該基板主表
面近傍に形成される半導体装置の製造方法において，前
記基板主表面に第１の絶縁膜と，該第１の絶縁膜と膜質
の異なる第２の絶縁膜を順に形成する工程と，前記第１
の絶縁膜と前記第２の絶縁膜に所定のパターンを形成す
る工程と，前記パターンをマスクに前記基板を異方性エ
ッチングする第１のエッチング工程と，露出した前記第
１の絶縁膜を所定量エッチングする第２のエッチング工
程と，その後，露出した前記基板を所定量エッチングす
る第３のエッチング工程とを順に行うことを特徴とする
半導体装置の製造方法が提供される。
００｝面である素子基板の該基板内で，かつ該基板主表
面近傍に形成される半導体装置の製造方法において，前
記基板主表面に第１の絶縁膜と，該第１の絶縁膜と膜質
の異なる第２の絶縁膜を順に形成する工程と，前記第１
の絶縁膜と前記第２の絶縁膜に所定のパターンを形成す
る工程と，前記パターンをマスクに前記基板を異方性エ
ッチングする第１のエッチング工程と，露出した前記第
１の絶縁膜を所定量エッチングする第２のエッチング工
程と，その後，露出した前記基板を所定量エッチングす
る第３のエッチング工程とを順に行うことを特徴とする
半導体装置の製造方法が提供される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】なお，前記第３のエッチング工程は，請求
項１１に記載のように，温度１０００〜１１００℃の水
素ガス雰囲気中か，又は温度９００℃以上の所定の割合
の塩化水素ガスを含んだ水素ガス雰囲気中で，処理する
ようにしてもよい。
項１１に記載のように，温度１０００〜１１００℃の水
素ガス雰囲気中か，又は温度９００℃以上の所定の割合
の塩化水素ガスを含んだ水素ガス雰囲気中で，処理する
ようにしてもよい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】また，素子基板上に形成される一の能動領
域と他の能動領域とを互いに電気的に分離する構造を有
する半導体装置において，一の能動領域と他の能動領域
との間に溝状の領域が形成され，溝状の領域の側壁は
｛１１１｝面であり，溝状の領域は絶縁膜で覆われてい
ること特徴とする半導体装置が提供される。
域と他の能動領域とを互いに電気的に分離する構造を有
する半導体装置において，一の能動領域と他の能動領域
との間に溝状の領域が形成され，溝状の領域の側壁は
｛１１１｝面であり，溝状の領域は絶縁膜で覆われてい
ること特徴とする半導体装置が提供される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】上記半導体装置は以下の製造方法により容
易に製造することが可能である。すなわち，素子基板上
に形成される一の能動領域と他の能動領域とが互いに電
気的に分離された半導体装置の製造方法において，一の
能動領域と他の能動領域との間に，第一の絶縁膜と，第
一の絶縁膜と膜質の異なる第二の絶縁膜とを形成させる
第１工程と，第１の能動領域と他の能動領域との間にお
いて，｛１００｝面のエッチングレートが｛１１１｝面
のエッチングレートよりも早い条件にて処理し，素子基
板に溝状の領域を形成する第２工程と，溝状の領域をを
熱酸化する第３工程とを含むことを特徴とする半導体装
置の製造方法が提供される。
易に製造することが可能である。すなわち，素子基板上
に形成される一の能動領域と他の能動領域とが互いに電
気的に分離された半導体装置の製造方法において，一の
能動領域と他の能動領域との間に，第一の絶縁膜と，第
一の絶縁膜と膜質の異なる第二の絶縁膜とを形成させる
第１工程と，第１の能動領域と他の能動領域との間にお
いて，｛１００｝面のエッチングレートが｛１１１｝面
のエッチングレートよりも早い条件にて処理し，素子基
板に溝状の領域を形成する第２工程と，溝状の領域をを
熱酸化する第３工程とを含むことを特徴とする半導体装
置の製造方法が提供される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】なお，第２工程は，｛１００｝面のエッチ
ングレートが｛１１１｝面のエッチングレートよりも実
質的に２倍以上早い条件，例えば，塩化水素ガスを含ん
だ水素ガス雰囲気中で，８００℃以下のもとで行われる
ようにしてもよい。
ングレートが｛１１１｝面のエッチングレートよりも実
質的に２倍以上早い条件，例えば，塩化水素ガスを含ん
だ水素ガス雰囲気中で，８００℃以下のもとで行われる
ようにしてもよい。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】かかる製造方法によれば，バーズビーク付
近の形状が大幅に改善され，かつ配線容量等をより削減
できる厚いフィールド酸化膜の形成にも有効である。
近の形状が大幅に改善され，かつ配線容量等をより削減
できる厚いフィールド酸化膜の形成にも有効である。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】また，素子基板上に形成される一の能動領
域と他の能動領域とが互いに電気的に分離された半導体
装置の製造方法において，一の能動領域と他の能動領域
との間に，第一の絶縁膜と，第一の絶縁膜と膜質の異な
る第二の絶縁膜とを形成させる第１工程と，第１の能動
領域と他の能動領域との間において，｛１００｝面のエ
ッチングレートが｛１１１｝面のエッチングレートより
も早い条件にて処理し，素子基板に溝状の領域を形成す
る第２工程と，溝状の領域に第三の絶縁膜を埋め込む第
３工程とを含むことを特徴とする半導体装置の製造方法
が提供される。
域と他の能動領域とが互いに電気的に分離された半導体
装置の製造方法において，一の能動領域と他の能動領域
との間に，第一の絶縁膜と，第一の絶縁膜と膜質の異な
る第二の絶縁膜とを形成させる第１工程と，第１の能動
領域と他の能動領域との間において，｛１００｝面のエ
ッチングレートが｛１１１｝面のエッチングレートより
も早い条件にて処理し，素子基板に溝状の領域を形成す
る第２工程と，溝状の領域に第三の絶縁膜を埋め込む第
３工程とを含むことを特徴とする半導体装置の製造方法
が提供される。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】なお，第２工程は，｛１００｝面のエッチ
ングレートが｛１１１｝面のエッチングレートよりも実
質的に２倍以上早い条件，例えば，塩化水素ガスを含ん
だ水素ガス雰囲気中で，８００℃以下のもとで行われて
もよい。
ングレートが｛１１１｝面のエッチングレートよりも実
質的に２倍以上早い条件，例えば，塩化水素ガスを含ん
だ水素ガス雰囲気中で，８００℃以下のもとで行われて
もよい。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正内容】
【００８１】請求項１に記載の半導体装置によれば，ト
レンチ上端部で直角なエッジ部分の形状が，９０度以上
に広がり，熱酸化したときの角ストレスの集中が大幅に
緩和される。この結果リーク電流の低下や結晶欠陥によ
る歩留の大幅な改善が期待できるようになる。なお，上
記構造は，例えば，請求項２または３に記載の半導体装
置の製造方法により容易に製造することが可能である。
レンチ上端部で直角なエッジ部分の形状が，９０度以上
に広がり，熱酸化したときの角ストレスの集中が大幅に
緩和される。この結果リーク電流の低下や結晶欠陥によ
る歩留の大幅な改善が期待できるようになる。なお，上
記構造は，例えば，請求項２または３に記載の半導体装
置の製造方法により容易に製造することが可能である。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正内容】
【００８２】請求項４，５または６に記載の半導体装置
の製造方法によれば，マスクパターン下のサイドエッチ
を効率的に行える。すなわち異方性の強い条件ほど，サ
イドエッチ量は少なくなるが，トレンチエッチ時の変換
差を考慮すると，コーナー部の形状改善には，ある程度
のサイドエッチ量が必要である。このため，効率的にサ
イドエッチが得られる等方性エッチ条件にて，これを行
い，その後，異方性の強い条件で処理することにより，
深さ方向とサイドエッチ量を制御する自由度が増し，処
理時間も短縮できる効果がある。
の製造方法によれば，マスクパターン下のサイドエッチ
を効率的に行える。すなわち異方性の強い条件ほど，サ
イドエッチ量は少なくなるが，トレンチエッチ時の変換
差を考慮すると，コーナー部の形状改善には，ある程度
のサイドエッチ量が必要である。このため，効率的にサ
イドエッチが得られる等方性エッチ条件にて，これを行
い，その後，異方性の強い条件で処理することにより，
深さ方向とサイドエッチ量を制御する自由度が増し，処
理時間も短縮できる効果がある。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正内容】
【００８３】請求項７，８または９のいずれかに記載の
半導体装置の製造方法によれば，エッジ付近がわずかで
はあるが，さらに丸め込まれ，ストレス集中をより緩和
することが可能である。
半導体装置の製造方法によれば，エッジ付近がわずかで
はあるが，さらに丸め込まれ，ストレス集中をより緩和
することが可能である。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正内容】
【００８４】請求項１０または１１に記載の半導体装置
の製造方法によれば，ＨＣｌ／Ｈ２によるエッチングプ
ロセスが最も簡便であるが，コーナー部の丸め込みは僅
かである。このため，その後の，熱酸化膜が３００Å以
下の場合に有効である。
の製造方法によれば，ＨＣｌ／Ｈ２によるエッチングプ
ロセスが最も簡便であるが，コーナー部の丸め込みは僅
かである。このため，その後の，熱酸化膜が３００Å以
下の場合に有効である。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正内容】
【００８５】また，本発明の応用例によれば，バーズビ
ーク付近の形状が大幅に改善され，かつ配線容量等をよ
り削減できる厚いフィールド酸化膜の形成にも有効であ
る。
ーク付近の形状が大幅に改善され，かつ配線容量等をよ
り削減できる厚いフィールド酸化膜の形成にも有効であ
る。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正内容】
【００８６】また，本発明の他の応用例によれば，厚い
熱酸化膜を形成しないので，これに起因する変換差が一
切なく，ストレスが大幅に緩和できる。このため，近傍
に活性素子を形成する場合には有効な方法となる。
熱酸化膜を形成しないので，これに起因する変換差が一
切なく，ストレスが大幅に緩和できる。このため，近傍
に活性素子を形成する場合には有効な方法となる。
Claims (24)
- 【請求項１】 素子基板上に形成される一の能動領域と
他の能動領域とを互いに電気的に分離する構造を有する
半導体装置において：前記一の能動領域と前記他の能動
領域との間に溝状の領域が形成され，前記溝状の領域
は，前記素子基板表面に略垂直な側壁と，前記側壁の上
部付近に形成され，前記側壁と９０度よりも大きい角度
を成す傾斜面と，により形成されることを特徴とする，
半導体装置。 - 【請求項２】 前記素子基板表面は前記素子基板の｛１
００｝面であり，前記傾斜面は前記素子基板の｛１１
１｝面であることを特徴とする，請求項１に記載の半導
体装置。 - 【請求項３】 素子基板上に形成される一の能動領域と
他の能動領域とが互いに電気的に分離された半導体装置
の製造方法において：前記一の能動領域と前記他の能動
領域との間において，｛１００｝面のエッチングレート
が｛１１１｝面のエッチングレートよりも早い条件にて
処理し，前記素子基板に溝状の領域を形成する第１工程
と；異方性エッチングにより前記溝状の領域の底面をエ
ッチングする第２工程と；を含むことを特徴とする，半
導体装置の製造方法。 - 【請求項４】 前記第１工程は，｛１００｝面のエッチ
ングレートが｛１１１｝面のエッチングレートよりも実
質的に２倍以上早い条件にて行われることを特徴とす
る，請求項３に記載の半導体装置の製造方法。 - 【請求項５】 前記第１工程は，塩化水素ガスを含んだ
水素ガス雰囲気中で，８００℃以下のもとで行われるこ
とを特徴とする，請求項４に記載の半導体装置の製造方
法。 - 【請求項６】 素子基板上に形成される一の能動領域と
他の能動領域とが互いに電気的に分離された半導体装置
の製造方法において：前記一の能動領域と前記他の能動
領域との間において，｛１００｝面のエッチングレート
が｛１１１｝面のエッチングレートと実質的に同等の条
件にて処理し，前記素子基板に溝状の領域を形成する第
１工程と；前記溝状の領域において，｛１００｝面のエ
ッチングレートが｛１１１｝面のエッチングレートより
も早い条件にてエッチングする第２工程と；異方性エッ
チングにより前記溝状の領域の底面をエッチングする第
３工程と；を含むことを特徴とする，半導体装置の製造
方法。 - 【請求項７】 前記第１工程は，塩化水素ガスを含んだ
水素ガス雰囲気中で，９００℃以上のもとで行われるこ
とを特徴とする，請求項６に記載の半導体装置の製造方
法。 - 【請求項８】 前記第２工程は，｛１００｝面のエッチ
ングレートが｛１１１｝面のエッチングレートよりも実
質的に２倍以上早い条件にて行われることを特徴とす
る，請求項６または７に記載の半導体装置の製造方法。 - 【請求項９】 前記第２工程は，塩化水素ガスを含んだ
水素ガス雰囲気中で，８００℃以下のもとで行われるこ
とを特徴とする，請求項８に記載の半導体装置の製造方
法。 - 【請求項１０】 素子基板上に形成される一の能動領域
と他の能動領域とが互いに電気的に分離された半導体装
置の製造方法において：前記一の能動領域と前記他の能
動領域との間に，第一の絶縁膜と，前記第一の絶縁膜と
膜質の異なる第二の絶縁膜とを形成させる第１工程と；
前記第１の能動領域と前記他の能動領域との間におい
て，｛１００｝面のエッチングレートが｛１１１｝面の
エッチングレートよりも早い条件にて処理し，前記素子
基板に溝状の領域を形成する第２工程と；異方性エッチ
ングにより前記溝状の領域の底面をエッチングする第３
工程と；前記第一の絶縁膜のサイドエッチを行う第４工
程と；前記素子基板内部の｛１００｝面と｛１１１｝面
との境界部分に形成された角部を丸め込む第５工程と；
を含むことを特徴とする，半導体装置の製造方法。 - 【請求項１１】 前記第一の絶縁膜は，熱酸化により形
成された熱酸化膜であることを特徴とする，請求項１０
に記載の半導体装置の製造方法。 - 【請求項１２】 前記第２工程は，｛１００｝面のエッ
チングレートが｛１１１｝面のエッチングレートよりも
実質的に２倍以上早い条件にて行われることを特徴とす
る，請求項１０または１１に記載の半導体装置の製造方
法。 - 【請求項１３】 前記第２工程は，塩化水素ガスを含ん
だ水素ガス雰囲気中で，８００℃以下のもとで行われる
ことを特徴とする，請求項１２に記載の半導体装置の製
造方法。 - 【請求項１４】 前記第５工程は，高純度水素ガス雰囲
気中，もしくは塩化水素ガスを含んだ水素ガス雰囲気中
で熱処理することにより行われることを特徴とする，請
求項１０，１１，１２または１３のいずれかに記載の半
導体装置の製造方法。 - 【請求項１５】 素子基板上に形成される一の能動領域
と他の能動領域とが互いに電気的に分離された半導体装
置の製造方法において：前記一の能動領域と前記他の能
動領域との間に，第一の絶縁膜と，前記第一の絶縁膜と
膜質の異なる第二の絶縁膜とを形成させる第１工程と；
異方性エッチングにより前記一の能動領域と前記他の能
動領域との間に溝状の領域を形成する第２工程と；前記
第一の絶縁膜のサイドエッチを行う第３工程と；前記素
子基板内部の｛１００｝面と｛１１１｝面との境界部分
に形成された角部を丸め込む第４工程と；を含むことを
特徴とする，半導体装置の製造方法。 - 【請求項１６】 前記第一の絶縁膜は，熱酸化により形
成された熱酸化膜であることを特徴とする，請求項１５
に記載の半導体装置の製造方法。 - 【請求項１７】 前記第４工程は，高純度水素ガス雰囲
気中，もしくは塩化水素ガスを含んだ水素ガス雰囲気中
で熱処理することにより行われることを特徴とする，請
求項１５または１６に記載の半導体装置の製造方法。 - 【請求項１８】 素子基板上に形成される一の能動領域
と他の能動領域とを互いに電気的に分離する構造を有す
る半導体装置において：前記一の能動領域と前記他の能
動領域との間に溝状の領域が形成され，前記溝状の領域
の側壁は｛１１１｝面であり，前記溝状の領域は絶縁膜
で覆われていること特徴とする，半導体装置。 - 【請求項１９】 素子基板上に形成される一の能動領域
と他の能動領域とが互いに電気的に分離された半導体装
置の製造方法において：前記一の能動領域と前記他の能
動領域との間に，第一の絶縁膜と，前記第一の絶縁膜と
膜質の異なる第二の絶縁膜とを形成させる第１工程と；
前記第１の能動領域と前記他の能動領域との間におい
て，｛１００｝面のエッチングレートが｛１１１｝面の
エッチングレートよりも早い条件にて処理し，前記素子
基板に溝状の領域を形成する第２工程と；前記溝状の領
域をを熱酸化する第３工程と；を含むことを特徴とす
る，半導体装置の製造方法。 - 【請求項２０】 前記第２工程は，｛１００｝面のエッ
チングレートが｛１１１｝面のエッチングレートよりも
実質的に２倍以上早い条件にて行われることを特徴とす
る，請求項１９に記載の半導体装置の製造方法。 - 【請求項２１】 前記第２工程は，塩化水素ガスを含ん
だ水素ガス雰囲気中で，８００℃以下のもとで行われる
ことを特徴とする，請求項２０に記載の半導体装置の製
造方法。 - 【請求項２２】 素子基板上に形成される一の能動領域
と他の能動領域とが互いに電気的に分離された半導体装
置の製造方法において：前記一の能動領域と前記他の能
動領域との間に，第一の絶縁膜と，前記第一の絶縁膜と
膜質の異なる第二の絶縁膜とを形成させる第１工程と；
前記第１の能動領域と前記他の能動領域との間におい
て，｛１００｝面のエッチングレートが｛１１１｝面の
エッチングレートよりも早い条件にて処理し，前記素子
基板に溝状の領域を形成する第２工程と；前記溝状の領
域に第三の絶縁膜を埋め込む第３工程と；を含むことを
特徴とする，半導体装置の製造方法。 - 【請求項２３】 前記第２工程は，｛１００｝面のエッ
チングレートが｛１１１｝面のエッチングレートよりも
実質的に２倍以上早い条件にて行われることを特徴とす
る，請求項２２に記載の半導体装置の製造方法。 - 【請求項２４】 前記第２工程は，塩化水素ガスを含ん
だ水素ガス雰囲気中で，８００℃以下のもとで行われる
ことを特徴とする，請求項２３に記載の半導体装置の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10334021A JP2000164691A (ja) | 1998-11-25 | 1998-11-25 | 半導体装置及びその製造方法 |
| US09/283,180 US6548371B2 (en) | 1998-11-25 | 1999-04-01 | Method of forming a groove-like area in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10334021A JP2000164691A (ja) | 1998-11-25 | 1998-11-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164691A true JP2000164691A (ja) | 2000-06-16 |
Family
ID=18272624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10334021A Pending JP2000164691A (ja) | 1998-11-25 | 1998-11-25 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6548371B2 (ja) |
| JP (1) | JP2000164691A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191105A (ja) * | 2004-12-31 | 2006-07-20 | Dongbuanam Semiconductor Inc | 半導体素子及びその製造方法 |
| US7510975B2 (en) | 2005-01-11 | 2009-03-31 | Fuji Electric Holdings Co., Ltd. | Method for manufacturing a semiconductor device having trenches defined in the substrate surface |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885786B2 (en) * | 2001-02-07 | 2005-04-26 | Shipley Company, L.L.C. | Combined wet and dry etching process for micromachining of crystalline materials |
| US20030021572A1 (en) * | 2001-02-07 | 2003-01-30 | Steinberg Dan A. | V-groove with tapered depth and method for making |
| US6907150B2 (en) * | 2001-02-07 | 2005-06-14 | Shipley Company, L.L.C. | Etching process for micromachining crystalline materials and devices fabricated thereby |
| US6964804B2 (en) * | 2001-02-14 | 2005-11-15 | Shipley Company, L.L.C. | Micromachined structures made by combined wet and dry etching |
| US20020195417A1 (en) * | 2001-04-20 | 2002-12-26 | Steinberg Dan A. | Wet and dry etching process on <110> silicon and resulting structures |
| US6727158B2 (en) * | 2001-11-08 | 2004-04-27 | Micron Technology, Inc. | Structure and method for forming a faceted opening and a layer filling therein |
| JP2004095886A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6709924B1 (en) * | 2002-11-12 | 2004-03-23 | Advanced Micro Devices, Inc. | Fabrication of shallow trench isolation structures with rounded corner and self-aligned gate |
| TWI254025B (en) | 2003-05-23 | 2006-05-01 | Rohm & Haas Elect Mat | Etching process for micromachining crystalline materials and devices fabricated thereby |
| CN104576503B (zh) * | 2013-10-28 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| US20170309577A1 (en) * | 2016-04-25 | 2017-10-26 | Infineon Technologies Ag | Method of manufacturing semiconductor devices |
| CN112053945B (zh) * | 2020-08-26 | 2022-06-21 | 上海华虹宏力半导体制造有限公司 | 沟槽栅的制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589333A (ja) | 1981-07-08 | 1983-01-19 | Hitachi Ltd | 半導体装置 |
| DE3174468D1 (en) * | 1980-09-17 | 1986-05-28 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
| JPS5831531A (ja) | 1981-08-19 | 1983-02-24 | Hitachi Ltd | エツチング方法 |
| US4456501A (en) * | 1983-12-22 | 1984-06-26 | Advanced Micro Devices, Inc. | Process for dislocation-free slot isolations in device fabrication |
| US4688069A (en) * | 1984-03-22 | 1987-08-18 | International Business Machines Corporation | Isolation for high density integrated circuits |
| US5422299A (en) * | 1989-09-11 | 1995-06-06 | Purdue Research Foundation | Method of forming single crystalline electrical isolated wells |
| JP2673380B2 (ja) * | 1990-02-20 | 1997-11-05 | 三菱電機株式会社 | プラズマエッチングの方法 |
| KR960006714B1 (ko) * | 1990-05-28 | 1996-05-22 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
| US5851928A (en) * | 1995-11-27 | 1998-12-22 | Motorola, Inc. | Method of etching a semiconductor substrate |
| US5888906A (en) * | 1996-09-16 | 1999-03-30 | Micron Technology, Inc. | Plasmaless dry contact cleaning method using interhalogen compounds |
-
1998
- 1998-11-25 JP JP10334021A patent/JP2000164691A/ja active Pending
-
1999
- 1999-04-01 US US09/283,180 patent/US6548371B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191105A (ja) * | 2004-12-31 | 2006-07-20 | Dongbuanam Semiconductor Inc | 半導体素子及びその製造方法 |
| US7510975B2 (en) | 2005-01-11 | 2009-03-31 | Fuji Electric Holdings Co., Ltd. | Method for manufacturing a semiconductor device having trenches defined in the substrate surface |
Also Published As
| Publication number | Publication date |
|---|---|
| US6548371B2 (en) | 2003-04-15 |
| US20020076898A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| US7351661B2 (en) | Semiconductor device having trench isolation layer and a method of forming the same | |
| US7915173B2 (en) | Shallow trench isolation structure having reduced dislocation density | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JP2000164691A (ja) | 半導体装置及びその製造方法 | |
| JP5208346B2 (ja) | 半導体装置及びその形成プロセス | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| JPH08139176A (ja) | 半導体装置の製造方法 | |
| JP3130511B2 (ja) | 半導体パワー集積回路の素子隔離構造及びその形成方法 | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| CN100477154C (zh) | 浅沟槽隔离结构的制造方法 | |
| JPH05849B2 (ja) | ||
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| US6303467B1 (en) | Method for manufacturing trench isolation | |
| JPH05299497A (ja) | 半導体装置およびその製造方法 | |
| JPH09129720A (ja) | トレンチ絶縁分離型半導体装置の製法 | |
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| US6846721B2 (en) | Manufacturing method of semiconductor device | |
| JP3233149B2 (ja) | 半導体装置の製法 | |
| JPH02174140A (ja) | 半導体装置の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0726843Y2 (ja) | 半導体素子分離構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |