JP2000162628A - 液晶表示素子 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示素子において、各画素ラインとデー
タ入力端子間を接続する導線電極部において、封止シー
ルと密着する部分の導線電極密度差を小さくし、表示む
らを軽減すること。 【解決手段】 液晶基板内に形成される画素ラインＬ１
〜ＬＮと、液晶基板縁部に形成されるデータ入力端子Ｔ
１〜ＬＮとを、導線電極Ｑ１〜ＱＮで結合する。各導線
電極Ｑ１〜ＱＮの抵抗値を均一にするため、中央部に位
置する導線電極Ｑの一部のパターンを細線１８にする。
そして導線電極密度をほぼ一定にするため、細線１８の
横にダミー細線１９を設ける。こうすると導線電極密度
差が小さくなり、封止シール領域１６で基板間のギャッ
プ差が少なくなるので、液晶表示素子としての表示不良
率を少なくすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、導線電極のパター
ンとその配列方法に特徴を有する液晶表示素子に関する
ものである。

【０００２】

【従来の技術】近年、液晶表示素子は、大容量化、高速
応答化、大量生産化へ向けて開発が進んでいる。さら
に、携帯端末のディスプレイとして表示容量を保ちつ
つ、小型化を実現させるための技術開発がなされてい
る。特にＳＴＮ型液晶表示素子では、一対の液晶基板に
対して、短冊状の電極を上下左右に交差させるように配
置して、マトリクス状の画素を形成する。そして各画素
又は画素ラインとデータ入力端子の間に導線電極を形成
することにより、外部回路（駆動回路）と接続する。こ
のとき、導線電極の抵抗値は、夫々のデータ入力端子に
対して一定値になるよう均一化させる必要がある。これ
は、導線電極の抵抗値が不均一であれば、各画素ごとに
供給電圧差が生じ、それによって表示むらが発生するか
らである。

【０００３】従来の液晶表示素子におけるデータ入力端
子と導線電極の配列状態及びそのパターンを図２に示
す。一方の液晶基板には、ｘ軸方向にＭ本の画素ライン
が形成され、他方の液晶基板には、ｙ軸方向にＮ本の画
素ラインＬが形成されている。今、図２に示すように画
素ラインＬが形成された液晶基板に注目し、画素ライン
Ｌ１，Ｌ２，・・Ｌｎ・・ＬＮがピッチＰで形成されて
いるとする。またこの液晶基板の端部には、Ｎ個のデー
タ入力端子Ｔ１，Ｔ２・・Ｔｎ・・ＴＮがピッチｐ（ｐ
＜Ｐ）で設けられ、各画素ラインＬがデータ入力端子Ｔ
に対して導線電極Ｑで接続されている。画素ラインＬ
１，Ｌ２，・・Ｌｎ・・ＬＮに接続される導線電極を夫
々Ｑ１，Ｑ２・・Ｑｎ・・ＱＮとすると、導線電極Ｑ
１，Ｑ２・・Ｑｎ・・ＱＮのパターンはその位置に応じ
て異なる。

【０００４】図２に示す液晶基板において、導線電極Ｑ
が形成される部分を導線電極領域２１と呼び、ｙ軸方向
に沿った長さをｂとする。導線電極領域２１の一部であ
って、液晶基板の縁部に沿った位置に封止シール領域２
６が設けられている。封止シール領域２６のｙ軸方向に
沿った幅ｃは、導線電極領域２１の幅ｂの１／２程度で
あり、シール材を塗布して硬化することにより、２枚の
液晶基板間で液晶を封止している。この部分での導線電
極Ｑのパターン（形状）に関して、左端の導線電極Ｑ１
は、一様な幅Ｄを有する斜線状に形成されている。しか
し左端から中心部に近づくと、導線電極Ｑのパターン
は、幅Ｄを有する斜めのパターンと、幅ｄ１（ｄ１＜
Ｄ）なるｙ軸に平行な細いパターンとが接続されたもの
となる。

【０００５】データ入力端子Ｔの最大ライン番号をＮと
し、ライン番号ｎ（ｎ＝１〜Ｎ）のデータ入力端子をＴ
ｎとすると、ライン番号ｎの導線電極Ｑｎの電極抵抗値
Ｒ（ｎ）は次のように計算される。

【０００６】導線電極の抵抗値Ｒは、一般的には導線電
極のシート抵抗値をｒとし、線幅をｄとし、線長をｌと
すると、Ｒ＝（ｌ／ｄ）×ｒとして表される。ここでは
導線電極Ｑは、線幅ｄ１の導線と、線幅Ｄの導線の直列
抵抗体である。線幅ｄ１部分での抵抗値をＲ（ｄ１）と
し、線幅Ｄ部分での抵抗値をＲ（Ｄ）とすると、全体の
抵抗値Ｒ（ｎ）は、Ｒ（ｎ）＝Ｒ（ｄ１）＋Ｒ（Ｄ）と
なる。ライン番号ｎの線幅Ｄ部分の線長をｘ（ｎ）とす
ると、Ｄ部分のｙ軸に平行な成分ａ（ｎ）は、（１．
１）式で与えられる。

【数１】 これより線長ｘ（ｎ）は、３平方の定理より、（１．
２）式のようになる。

【数２】 また抵抗値Ｒ（Ｄ）は以下のようになる。 Ｒ（Ｄ）＝（ｘ（ｎ）／Ｄ）×ｒ 更にライン番号ｎの線幅ｄ１部分の線長は、ｂ−ａ
（ｎ）となり、その抵抗値は、次の式で示される。 Ｒ（ｄ１）＝（ｂ−ａ（ｎ））／ｄ１×ｒ よって全体の抵抗値Ｒ（ｎ）は（１．３）式のようにな
る。

【数３】

【０００７】ここで、導線電極Ｑの抵抗値の最大値をＲ
_MAX とし、導線電極Ｑの抵抗値の最小値をＲ_MIN とする
と、導線電極Ｑの抵抗値差ΔＲは次の（２）式で定義さ
れる。

【数４】

【０００８】

【発明が解決しようとする課題】ここで、導線電極Ｑの
配列密度を、ある幅でｘ軸方向に沿った導線電極Ｑのあ
る部分と無い部分の面積比で定義し、この値を導線電極
密度Ｓで表現する。上記のような従来の液晶表示素子の
構成では、導線電極Ｑは、画素ラインとデータ入力端子
Ｔ間を接続する部分の抵抗値を一定値に均一化させるよ
う、所定の形状にパターン化されている。このため、導
線電極密度Ｓが一定値とならない。これは、端子番号ｎ
が異なる導線電極Ｑでは、長さに違いがあるため、同一
の線幅では導線電極Ｑの抵抗値を均一化をすることがで
きないためである。周知のとおり、各データ入力端子Ｔ
ごとの導線電極Ｑの導線電極密度差が大きい場合、封止
シール領域内の導線電極密度が一定にならないため、そ
の密度差により液晶基板間にギャップ差が生じる。そし
て、このギャップ差に起因して液晶表示素子としての表
示不良を起こすことがあるという欠点があった。

【０００９】本発明は、このような従来の問題点に鑑み
てなされたものであって、導線電極の抵抗値の均一化を
行い、且つ多数に配列された導線電極密度差を小さくす
ることにより、表示品位の良い液晶表示素子を実現する
ことを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、本願の請求項１の発明は、一対の液晶基板の間に液
晶が狭持され、前記一対の液晶基板の外周部が封止シー
ルにより封止された液晶表示素子であって、前記一対の
液晶基板のうち、少なくとも一方の液晶基板の表示部に
ピッチＰで線状に形成されたＮ本の画素ラインと、前記
液晶基板に縁部にピッチｐ（ｐ＜Ｐ）で形成され、外部
回路と接続するためのＮ個のデータ入力端子と、前記画
素ラインと前記データ入力端子とを、対応ライン毎に接
続するＮ個の導線電極と、を具備し、前記封止シールの
塗布領域に位置する前記Ｎ個の導線電極の配列密度を導
線電極密度Ｓとするとき、導線電極密度Ｓの最大値と最
小値の差である導線電極密度差ΔＳを５％以内にしたこ
とを特徴とするものである。

【００１１】本願の請求項２の発明は、一対の液晶基板
の間に液晶が狭持され、前記一対の液晶基板の外周部が
封止シールにより封止された液晶表示素子であって、前
記一対の液晶基板のうち、少なくとも一方の液晶基板の
表示部にピッチＰで線状に形成されたＮ本の画素ライン
と、前記液晶基板に縁部にピッチｐ（ｐ＜Ｐ）で形成さ
れ、外部回路と接続するためのＮ個のデータ入力端子
と、前記画素ラインと前記データ入力端子とを、対応ラ
イン毎に接続するＮ個の導線電極と、を具備し、前記封
止シールの塗布領域に位置する各導線電極Ｑｉ（ｉ＝１
〜Ｎ）に対して、隣接導線電極との間隙部に前記導線電
極Ｑｉと平行に、前記データ入力端子Ｔｉ（ｉ＝１〜
Ｎ）と前記画素ラインＬｉ（ｉ＝１〜Ｎ）との接続抵抗
に寄与しない線状のダミー細線ｑｉを前記導線電極Ｑｉ
の一部としてパターン化して形成し、前記封止シールの
塗布領域に位置する前記Ｎ個の導線電極の配列密度を導
線電極密度Ｓとするとき、導線電極密度Ｓの最大値と最
小値の差である導線電極密度差ΔＳを５％以内にしたこ
とを特徴とするものである。

【００１２】

【発明の実施の形態】（実施の形態１）本発明の実施の
形態１における液晶表示素子について図面を参照しつつ
説明する。図２に示す封止シール領域２６での導線電極
密度Ｓ（ｎ）について考える。ライン番号ｎの線幅ｄ１
を有する部分の導線長さのうち、封止シール領域２６に
かかる導線長さｌ１（ｎ）は、（３．１）式で与えられ
る。

【数５】 尚、（３．１）式のａ（ｎ）の値は、（１．１）式に示
すものと同一である。

【００１３】画素ラインＬのピッチをＰとし、データ入
力端子Ｔのピッチをｐとすると、導線電極Ｑのｙ軸に対
する傾斜角φは、次の（３．２）式のようになる。

【数６】

【００１４】更に、ライン番号ｎの線幅Ｄを有する部分
の導線長さのうち、封止シール領域２６にかかる導線長
さをＬ１（ｎ）とすると、導線電極密度Ｓ（ｎ）は次の
ように考えることができる。即ち、封止シール領域２６
の線幅面積は、線幅ｄ１の導線面積と線幅Ｄの導線面積
との和である。面積密度パラメータである導線電極密度
Ｓ（ｎ）は、前述した導線面積に導線ピッチのパラメー
タを付加したものとなる。そのため線幅ｄ１の導線面積
をそのピッチｐで除算し、線幅Ｄの導線面積をそのピッ
チＰで除算する。そして各除算値を加算し、その加算値
を封止シール領域２６の幅ｃで除算することにより、
（３．３）式のような導線電極密度Ｓ（ｎ）が得られ
る。

【数７】

【００１５】このように導線電極密度Ｓ（ｎ）は、線幅
だけではなく、ピッチをパラメータとして付加している
ことが重要な意味をなす。尚、ここでも導線電極の幅ｄ
１及びＤはｎの関数であるが、簡略化のため定値として
ある。但し、封止シール領域２６の導線電極Ｑの幅Ｄ及
びｄ１は、封止シール内の線幅密度を均一化させる構成
をとっている。導線電極密度Ｓ（ｎ）の制御は、導線電
極幅ｄ１、Ｄの最適化によって行う。本実施の形態の場
合、導線電極密度差を緩和させるために、導線電極Ｑの
抵抗値差ΔＲの値を犠牲にし、ギャップ差のよる表示不
良を抑えるようにしている。

【００１６】導線電極密度Ｓ（ｎ）の最大値をＳ_MAX と
し、最小値をＳ_MIN とすると、封止シール領域２６の導
線電極Ｑの導線電極密度差ΔＳ（％）は、次の（４）式
で表される。

【数８】 図３は、抵抗値差ΔＲを約４０％とした場合、導線電極
密度差ΔＳと表示不良率との関係を経験的に示したグラ
フである。（４）式の値は、０に近いほどより好ましい
が、図３の特性からΔＳを５％以下に抑えることで、表
示不良率を１％以下に抑えることができる。また図４
は、導線電極密度差ΔＳを１．９７％にした場合の、抵
抗値差ΔＲと表示不良率との関係を経験的に示したグラ
フである。この特性からも、表示不良率を１％以下にす
るには、抵抗値差ΔＲを４０％以下にすればよいことが
判る。

【００１７】（実施の形態２）次に本発明の実施の形態
２における液晶表示素子について、図１を参照しつつ説
明する。図２の場合と同様に本実施の形態の液晶基板に
は、画素ラインＬ１，Ｌ２，・・Ｌｎ・・ＬＮがピッチ
Ｐで形成され、液晶基板の端部には、Ｎ個のデータ入力
端子Ｔ１，Ｔ２・・Ｔｎ・・ＴＮがピッチｐ（ｐ＜Ｐ）
で設けられている。そして、各画素ラインＬがデータ入
力端子Ｔに対して導線電極Ｑで接続されている。画素ラ
インＬ１，Ｌ２，・・Ｌｎ・・ＬＮに接続される導線電
極をＱ１，Ｑ２・・Ｑｎ・・ＱＮとすると、導線電極Ｑ
１，Ｑ２・・Ｑｎ・・ＱＮのパターンは図２に示すもの
と異なる。

【００１８】導線電極Ｑが形成される部分を導線電極領
域１１と呼び、ｙ軸方向に沿った長さをｂとする。導線
電極領域１１の一部であって、液晶基板の縁部に沿った
位置に封止シール領域１６が設けられている。封止シー
ル領域１６のｙ軸方向に沿った幅ｃは、導線電極領域２
１の幅ｂの１／２程度であり、シール材を塗布して硬化
することにより、２枚の液晶基板間で液晶を封止してい
る。この部分での導線電極Ｑのパターン（形状）に関し
て、左端の導線電極Ｑ１は、一様な幅Ｄを有する斜線状
に形成されている。しかし左端から中心部に近づくと、
導線電極Ｑのパターンは、幅Ｄを有する斜線１７と、幅
ｄ１（ｄ１＜Ｄ）のｙ軸に平行な細線１８と、幅ｄ２の
ｙ軸に平行なダミー細線１９とが接続されたものとな
る。

【００１９】細線１８とダミー細線１９は、ｙ軸方向の
長さが等しく、それらの付け根部で斜線１７と結合され
る。夫々の細線１８は、対応するデータ入力端子Ｔに接
続されている。データ入力端子Ｔの最大ライン番号をＮ
とし、ライン番号ｎ（ｎ＝１〜Ｎ）のデータ入力端子を
Ｔｎとすると、ライン番号ｎの導線電極Ｑｎの電極抵抗
値Ｒ（ｎ）は、前述した（１．３）式で表される。この
ダミー細線１９は外部回路に接続されていないため、導
線電極Ｑの抵抗値には寄与しない。従ってこの液晶表示
素子の導線電極Ｑｎの抵抗値Ｒ（ｎ）は、（１．３）式
と同じ値になる。

【００２０】またこの導線電極Ｑｎの封止シール領域１
６での導線電極密度Ｓ（ｎ）は、次の（５）式で表され
る。

【数９】 ここでｋはダミー細線１９の本数である。また（５）式
中のｌ１（ｎ）は（３．１）式、ａ（ｎ）は（１．１）
式、φは（３．２）式と夫々同一である。また上記構成
において、導線電極の幅ｄ１，Ｄ，ｄ２はｎの関数であ
るが、簡略化のため定値となっている。また、封止シー
ル領域１６の導線電極幅ｄ１，Ｄ，ｄ２は、封止シール
領域１６内の導線電極密度を均一化させる構成となって
いる。ここで封止シール領域１６における導線電極密度
差ΔＳは、前述した（４）式で表される。

【００２１】導線電極密度差ΔＳは、０に近いほど好ま
しいが、図３のグラフに示されるように、５％以下に抑
えることで、不良率を１％以下に抑えることができる。
尚、このように本実施の形態では、ダミー細線１９を設
けることにより、ΔＲ値とΔＳ値との制御を両立させて
いるのが特徴である。

【００２２】

【実施例】（実施例１）次に実施の形態１を具体化した
実施例１について説明する。データ入力端子Ｔと、これ
に対応する画素ラインとを接続する導線電極領域１１の
幅ｂを２．３８５５ｍｍとした。またデータ入力端子Ｔ
の最大ライン番号Ｎを２４０とした。またデータ入力端
子Ｔのラインピッチｐを０．０６５ｍｍとし、画素ライ
ンＬのピッチＰを０．１０２５ｍｍとした。そして封止
シール領域２６の幅ｃを１．５００ｍｍとし、ライン番
号ｎの導線電極Ｑの幅ｄ１を０．０５０ｍｍとし、ライ
ン番号ｎの導線電極Ｑの幅Ｄを０．０３８ｍｍとした。
更に導線電極Ｑのシート抵抗値ｒを７Ωとした。

【００２３】この実施例では、導線電極Ｑによる抵抗値
差ΔＲは、（２）式により６４．０２％となった。また
導線電極密度差ΔＳは１．９７％となった。これによっ
て、従来構成では１０％以上の確率で発生していた表示
不良を、本実施例では５％以下にすることができた。

【００２４】（実施例２）次に本実施の形態２を具体化
した実施例２について説明する。図１の導線電極領域１
１の幅ｂを２．３８５５ｍｍとした。そしてデータ入力
端子Ｔの最大ライン番号Ｎを２４０とした。またデータ
入力端子Ｔのラインピッチｐを０．０６５ｍｍとし、画
素ラインＬのピッチＰを０．１０２５ｍｍとした。また
封止シール領域１６の幅ｃを１．５００ｍｍとし、ライ
ン番号ｎの細線１８の導線電極幅ｄ１を０．０３０ｍｍ
とし、導線電極幅Ｄを０．０３８ｍｍとした。更にダミ
ー細線１９の導線電極幅ｄ２を０．０１０ｍｍとした。
尚、導線電極Ｑのシート抵抗値ｒは７Ωとした。

【００２５】この例での導線電極Ｑによる抵抗値差ΔＲ
は、（２）式により４０．３１％となり、導線電極密度
差ΔＳは、１．９７％となった。これによって、従来構
成では１０％以上の確率で発生していた表示不良を、本
実施例では１％以下にすることができた。

【００２６】以上の液晶表示素子では、一対の基板のう
ち、ｙ軸方向にＮ本の画素ラインＬが形成されている液
晶基板について説明したが、ｘ軸方向にＭ本の画素ライ
ンが形成されている液晶基板についても、同様の構成を
取るものとする。この場合は、データ入力端子、導線電
極の各総数Ｍを、Ｎに置き換えて解釈するものとする。

【００２７】

【発明の効果】このように請求項１記載の発明によれ
ば、導線電極の抵抗値差を抑えつつ、封止シールと密着
する領域の導線電極密度差を５％以内にすることによっ
て、液晶表示素子の表示品位を向上させることができ
る。

【００２８】さらに請求項２記載の発明によれば、導線
電極の抵抗値差を抑えつつ、更にダミー電極の設置によ
って、封止シールと密着する領域の導線電極密度差を５
％以内にすることで、より表示品位を向上させることが
できる。

【図面の簡単な説明】

【図１】本発明の実施の形態２による液晶表示素子にお
いて、導線電極部のパターンとその配列方法を示す平面
図である。

【図２】従来例及び本発明の実施の形態１による液晶表
示素子において、導線電極部のパターンとその配列方法
を示す平面図である。

【図３】導線電極密度差ΔＳと表示不良率の関係を示す
特性図である。

【図４】導線電極の抵抗値差ΔＲと表示不良率の関係を
示す特性図である。

【符号の説明】

１１，２１ 導線電極領域 １６，２６ 封止シール領域 １７ 斜線 １８ 細線 １９ ダミー細線 Ｌ，Ｌ１〜ＬＮ 画素ライン Ｑ，Ｑ１〜Ｑｎ〜ＱＮ 導線電極 Ｔ，Ｔ１〜Ｔｎ〜ＴＮ データ入力端子 ｄ１，ｄ２，Ｄ 線幅

Claims (2)

【特許請求の範囲】
1. 【請求項１】 一対の液晶基板の間に液晶が狭持され、
   前記一対の液晶基板の外周部が封止シールにより封止さ
   れた液晶表示素子であって、 前記一対の液晶基板のうち、少なくとも一方の液晶基板
   の表示部にピッチＰで線状に形成されたＮ本の画素ライ
   ンと、 前記液晶基板の縁部にピッチｐ（ｐ＜Ｐ）で形成され、
   外部回路と接続するためのＮ個のデータ入力端子と、 前記画素ラインと前記データ入力端子とを、対応ライン
   毎に接続するＮ個の導線電極と、を具備し、 前記封止シールの塗布領域に位置する前記Ｎ個の導線電
   極の配列密度を導線電極密度Ｓとするとき、導線電極密
   度Ｓの最大値と最小値の差である導線電極密度差ΔＳを
   ５％以内にしたことを特徴とする液晶表示素子。
2. 【請求項２】 一対の液晶基板の間に液晶が狭持され、
   前記一対の液晶基板の外周部が封止シールにより封止さ
   れた液晶表示素子であって、 前記一対の液晶基板のうち、少なくとも一方の液晶基板
   の表示部にピッチＰで線状に形成されたＮ本の画素ライ
   ンと、 前記液晶基板の縁部にピッチｐ（ｐ＜Ｐ）で形成され、
   外部回路と接続するためのＮ個のデータ入力端子と、 前記画素ラインと前記データ入力端子とを、対応ライン
   毎に接続するＮ個の導線電極と、を具備し、 前記封止シールの塗布領域に位置する各導線電極Ｑｉ
   （ｉ＝１〜Ｎ）に対して、隣接導線電極との間隙部に前
   記導線電極Ｑｉと平行に、前記データ入力端子Ｔｉ（ｉ
   ＝１〜Ｎ）と前記画素ラインＬｉ（ｉ＝１〜Ｎ）との接
   続抵抗に寄与しない線状のダミー細線ｑｉを前記導線電
   極Ｑｉの一部としてパターン化して形成し、前記封止シ
   ールの塗布領域に位置する前記Ｎ個の導線電極の配列密
   度を導線電極密度Ｓとするとき、導線電極密度Ｓの最大
   値と最小値の差である導線電極密度差ΔＳを５％以内に
   したことを特徴とする液晶表示素子。