[go: up one dir, main page]

JP2000138568A - クロック信号切り換え装置 - Google Patents

クロック信号切り換え装置

Info

Publication number
JP2000138568A
JP2000138568A JP11161930A JP16193099A JP2000138568A JP 2000138568 A JP2000138568 A JP 2000138568A JP 11161930 A JP11161930 A JP 11161930A JP 16193099 A JP16193099 A JP 16193099A JP 2000138568 A JP2000138568 A JP 2000138568A
Authority
JP
Japan
Prior art keywords
signal
clock signal
input clock
output
handshake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11161930A
Other languages
English (en)
Other versions
JP2000138568A5 (ja
Inventor
John P Miller
ジョン・ピー・ミラー
Michael S Vacanti
マイケル・エス・バカンティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2000138568A publication Critical patent/JP2000138568A/ja
Publication of JP2000138568A5 publication Critical patent/JP2000138568A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】２つの非同期クロック信号入力を選択して出力
する装置において、切換え時におけるクロック信号出力
にグリッチが発生しないようにする。 【解決手段】選択信号ＳＥＬによって、出力されるクロ
ック信号（ＣＬＫＡ、ＣＬＫＢ）を選択するが、各クロ
ック信号に同期したハンドシェイク信号（ＳＥＬＡ、Ｓ
ＥＬＢ）によって切り換えのタイミングをコントロール
するので、パルスの途中で寸断されることがない。例え
ば、クロック信号をＣＬＫＡからＣＬＫＢへ切り換える
場合、ＳＥＬＡがＡＮＤゲート５６において端子２０の
ＣＬＫＡをディスエーブルにする。また、ＳＥＬＡがロ
ー（ＣＬＫＡをディスエーブルにしたことを指す）にな
るまでＳＥＬＢがハイにならず、ＡＮＤゲート５８の入
力２８のＣＬＫＢが出力されない。さらに、ＳＥＬＢも
ＣＬＫＢと同期しているので、パルスの途中でＡＮＤゲ
ート５８から出力されることもない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、デジタル
電子回路に関するものであり、とりわけ、２つの独立し
た入力クロック信号間においてスイッチングを行い、入
力クロック信号の一方に同期した出力クロック信号を送
り出すスイッチング回路に関するものである。
【０００２】
【従来の技術】送信モード及び受信モードで動作してい
るときにさまざまなクロック信号を利用して通信の制御
を行うことは、コンピュータ・ネットワーク環境、並び
に、装置間においてデータ転送が実施される他の環境に
おいて、一般的なことである。これは、例えば、パーソ
ナル・コンピュータ（ＰＣ）とネットワーク装置におい
て通信を行う場合がそうであり、ネットワーク装置には
それ自身のクロック信号があり、ＰＣにはそのデータに
関するクロック信号があるので、データがＰＣに入力さ
れる場合、２つの独立したクロックが存在することにな
る。一方のクロックはデータの送信に利用され、もう一
方のクロックはデータの受信に利用される。また、２つ
の同期していない入力クロック信号の間でスイッチング
を行う必要のある同様の状況が他にも存在する。ここに
おいて、これら２つの入力クロック信号は、同じ周波数
であるかも知れないし、あるいは異なる周波数及び／ま
たは位相を有するものであるかも知れない。ここで重要
なのは、このスイッチングを、転送されるデータ通信の
機能または完全性を損なわないやり方で実施することで
ある。
【０００３】あるクロックから別のクロックへスイッチ
ングすることに関連した共通の問題は、スイッチング動
作の瞬間における、またはそれに近い時刻におけるクロ
ックのパルス幅が、縮む、すなわち通常のクロック・パ
ルスの幅よりも小さくなってしまう（持続時間が短くな
ってしまう）という点である。高周波クロック信号の場
合、パルス幅が狭くなる（パルス形状が細長く見える状
態になる）と、例えば、記憶装置による検出ができなく
なるとか、正確な通信において幾つか中断するような部
分が容易に生じる可能性がある。こうした標準より狭い
幅を有するパルスの発生は、本明細書においてグリッチ
と定義する。
【０００４】
【発明が解決しようとする課題】従って、本発明の主た
る目的は、出力クロック信号に発生するグリッチを阻止
するための、改良型クロック・スイッチング装置を提供
することにある。
【０００５】もう１つの目的は、確実に動作して、異な
る周波数及び位相とすることが可能な２つの入力クロッ
ク信号間においてスイッチングを実施する、改良型装置
を提供することにある。
【０００６】本発明のさらにもう１つの目的は、切り換
え中における出力クロックのパルス・ピリオド、つまり
パルス幅の短縮を阻止するようにしたことを特徴とす
る、上記改良型装置を提供することにある。
【０００７】本発明のさらにもう１つの目的は、改良と
同時に部品点数を削減した上記装置を提供することにあ
る。
【０００８】他の目的及び利点については、付属の図面
に関連した、下記の詳細な説明を読むことによって明ら
かになるであろう。
【０００９】
【課題を解決するための手段】本発明によるクロック信
号切り換え装置は、第１の同期手段と第２の同期手段を
備えた第１の回路手段と、第３の同期手段と第４の同期
手段を備えた第２の回路手段と、切り換え手段とを設け
て成る。第１の回路手段は、第１の入力クロック信号
と、第１の入力クロック信号から第２の入力クロック信
号への切り換えを指示する選択信号を受信して、第１の
入力クロック信号に同期した第１のハンドシェイク信号
を生成して第１の出力に送り出す。また、第１の回路手
段に備えられた第１の同期手段は、選択信号を第１の入
力クロック信号に同期させて出力する。第２の同期手段
は、第２のハンドシェイク信号を入力し、これを第１の
入力クロック信号に同期させて出力する。第２の回路手
段は、第２の入力クロック信号と、第１の入力クロック
信号から第２の入力クロック信号への切り換えを指示す
る選択信号を受信して、第２の入力クロック信号に同期
した第２のハンドシェイク信号を生成して第２の出力を
送り出す。また、第２の回路手段に備えられた第３の同
期手段は、選択信号を第２の入力クロック信号に同期さ
せて出力する。第４の同期手段は、第１のハンドシェイ
ク信号を入力し、これを第２の入力クロック信号に同期
させて出力する。切り換え手段は、第１と第２の回路手
段のそれぞれから各ハンドシェイク信号を受信するよう
に各回路手段に接続され、その出力クロック信号におい
て本来のパルス幅より狭い幅を有するパルスが含まれる
のを阻止するように、出力クロック信号を送り出すよう
に動作する。この特徴により、２つの入力クロック信号
の一方に同期した出力信号を送り出すにあたり、同期し
ているほうの入力クロック信号からもう一方の入力クロ
ック信号へ切り換えることを指示する選択信号に応答し
て、２つの入力クロック信号の間でスイッチングを実施
することができ、さらにその切り換え中において、出力
パルスにその本来のパルス幅よりも狭くなったパルスが
含まれることを阻止することができる。
【００１０】
【実施例】概して云えば、本発明は、２つの非同期入力
クロック信号の一方に選択的に同期した出力クロック信
号を送り出し、出力クロック信号に、縮んだり、あるい
は狭まったりするクロック・パルスが生じないやり方
で、これら入力クロック信号間におけるスイッチングを
可能にする電気回路要素の形態による装置を目指したも
のである。
【００１１】もちろん該装置は、２５ＭＨｚ以上の高周
波数での動作にも適応するようになっており、また、周
波数が同じで位相が異なるか、あるいは異なる周波数で
ある２つの入力クロック信号の一方に、出力クロック信
号を選択的に同期させるのに適している。動作中、及
び、一方の入力クロック信号からもう一方の入力クロッ
ク信号への切り換え時に、高パルスと低パルスのいずれ
であろうと、出力クロック信号が縮む、すなわち狭まる
ことはない。位相差及び周波数差によっては、出力信号
のパルス幅が増す、すなわち持続時間が長くなる可能性
はあるが、その出力パルスが通常の幅より狭く、すなわ
ち通常のクロック・ピリオドより短くなることはない。
【００１２】次に、図面、とりわけ図１を参照すると、
該装置の全体が参照番号１０で示されており、第１の回
路部分１２、第２の回路部分１４、及び、切り換え部分
１６が含まれている。ライン１８にはＳＥＬ信号が加え
られる。この加えられる選択信号（ＳＥＬ）のレベルに
応じて、クロックＡ（ＣＬＫＡ）またはクロックＢ（Ｃ
ＬＫＢ）が選択される。図１に示す回路の場合、ＳＥＬ
信号が低レベルであればクロックＡが選択され、高レベ
ルであればクロックＢが選択される。３つのＤフリップ
・フロップ２２、２４、及び、２６のそれぞれの刻時を
行うために、クロックＡがライン２０を介してそれぞれ
に加えられる。３つのＤフリップ・フロップ３０、３
２、及び、３４のそれぞれの刻時を行うために、クロッ
クＢがライン２８を介してそれぞれに加えられる。
【００１３】フリップ・フロップ２２の出力から、ＡＮ
Ｄゲート３８に入力されるＳＥＬ＿ＳＹＮＣＡ信号がラ
イン３６に送り出され、ＡＮＤゲート３８のもう一方の
入力には、入力されるＳＥＬＢ＿ＳＹＮＣＡ信号が、ラ
イン４０に送り出される。ＡＮＤゲート３８の出力は、
ライン４２を介してフリップ・フロップ２６に加えら
れ、フリップ・フロップ２６の出力によって、回路部分
１４におけるフリップ・フロップ３０の入力まで延びる
ライン４４に、ハンドシェイク信号であるＳＥＬＡ信号
が送り出される。図１に示すＡＮＤゲート３８及び他の
ＡＮＤゲートに関して、幾つかの入力及び出力において
小さな円が示されているが、これは、その入力及び出力
の論理レベルが、アクティブ・ロー、つまり負論理であ
ることを表そうとするものであることを理解されたい。
【００１４】回路部分１４によって、ＳＥＬＡ＿ＳＹＮ
ＣＢ信号がフリップ・フロップ３０の出力ライン４６に
生じ、この信号が、ＡＮＤゲート４８に入力されるが、
ＡＮＤゲート４８のもう一方の入力は、ライン５０に加
えられたＳＥＬ＿ＳＹＮＣＢ信号である。ライン５２に
おけるゲート４８の出力信号は、フリップ・フロップ３
４に入力され、フリップ・フロップ３４の出力信号は、
フリップ・フロップ２４まで延びるライン５４に加えら
れたハンドシェイク信号ＳＥＬＢである。ライン４４及
び５４は、さらに、切り換え部分１６、とりわけ、ＡＮ
Ｄゲート５６及び５８それぞれの入力に加えられ、これ
らＡＮＤゲートそれぞれのもう一方の入力は、ライン２
０のクロックＡ及びライン２８のクロックＢである。ゲ
ート５６及び５８の出力は、ＡＮＤゲート６０の入力に
加えられ、ＡＮＤゲート６０の出力は、ライン６２のク
ロック・アウト（ＣＬＫＯＵＴ）信号である。
【００１５】動作中、ＳＥＬ信号が低から高に変化する
と、出力信号の同期対象である入力クロック信号が、ク
ロックＡからクロックＢにスイッチされる。この高レベ
ルが、フリップ・フロップ２２及び３２の両方に加えら
れると、フリップ・フロップ３２は、クロックＢ信号に
よって刻時される、一方、フリップ・フロップ２２は、
クロックＡ信号によって刻時される。このようにして、
ＳＥＬ信号は、回路部分１２においてクロックＡと同期
し、回路部分１４においてクロックＢと同期する。
【００１６】ＳＥＬ信号が、クロックＢを選択するよう
に変更されると仮定すると、まずＳＥＬ信号がクロック
Ａと同期をとられてライン３６上の信号ＳＥＬ＿ＳＹＮ
ＣＡとなり、その結果、図２中の（ｌ）に示すように低
に遷移するＳＥＬＡ信号がライン４４上に生じる。これ
により、切り換え部分１６が使用禁止になり、ライン６
２の出力クロックＣＬＫＯＵＴ信号が、図２中の（ｇ）
に示すように、強制的に低になる。ＳＥＬ信号は、フリ
ップ・フロップ３２によってクロックＢとも同期がとら
れ、クロックＡの使用禁止が、ライン４４及びフリップ
・フロップ３０を介して送信されるハンドシェイク信号
によって伝搬される。これによって、ライン５４におけ
るＳＥＬＢが高にスイッチされて、図２中の（ｆ）に示
すように、その立ち下がりエッジでクロックＢが使用可
能になり、その結果、通常のパルス幅のＣＬＫＯＵＴ信
号が、図２中の（ｇ）に示すように生成され、ライン６
２に送り出される。同様の動作が、図２のタイミング・
チャートの右側へ継続していくが、ここでは、図２中の
（ｄ）に示すＳＥＬ信号が、クロックＡへのスイッチン
グを示す低に遷移する。この結果、ＣＬＫＯＵＴ信号に
長い低パルスが生じ、その後、通常のパルス幅のＣＬＫ
ＯＵＴ信号が解放されて、クロックＡと同期する。図２
中の（ｇ）のＣＬＫＯＵＴ信号を参照することによって
明らかなように、切り換え時、または、それに近い時点
に、狭いパルスまたは細長いパルス、すなわち、通常の
パルス幅未満のパルスは存在しない。図示のフリップ・
フロップの全てには、ブロック内に、セット・タイプま
たはリセット・タイプのフリップ・フロップであること
を示す、Ｒ／ＳまたはＳ／Ｒの表示が書かれている。Ｒ
／Ｓフリップ・フロップは、出力デフォルト値が０であ
り、Ｓ／Ｒフリップ・フロップは、出力デフォルト値が
１である。やはり云うまでもないことであるが、図１に
示す回路は、ＮＲＥＳＥＴ信号がライン６４に加えられ
た時は、デフォルトであるクロックＡの動作をする。デ
フォルトをクロックＢとする場合は、フリップ・フロッ
プのタイプは、図１に示すタイプから反転させる、すな
わち、Ｒ／ＳタイプをＳ／Ｒタイプに変更し、また、Ｓ
／ＲをＲ／Ｓに変更したものになる。
【００１７】以上の説明から明らかなように、多くの望
ましい属性及び利点を備えた改良型スイッチング回路を
示し、解説してきた。該回路は、異なる周波数及び／ま
たは位相とすることが可能な２つの非同期クロック信号
間においてスイッチングを行い、確実に作動するもので
あり、特に、クロック信号を利用する回路要素の動作に
影響を及ぼす可能性のある幅の狭いパルスを出力に生じ
させないようにすることができる。
【００１８】本発明のさまざまな実施態様を示し、解説
してきたが、もちろん当業者には、他の修正、代用、及
び代替案が可能であることは自明である。こうした修
正、代用、及び代替案は、特許請求の範囲の欄に記載さ
れている本発明の精神及び範囲に包含されているものと
する。
【００１９】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
【００２０】〔実施態様１〕２つの入力クロック信号の
一方に同期したクロック出力信号を送り出すクロック信
号切り換え装置であって、同期しているほうの入力クロ
ック信号からもう一方の入力クロック信号へ切り換える
ことを指示する選択信号に応答して、２つの入力クロッ
ク信号の間でスイッチングを実施する装置であり、さら
にその切り換え中において、出力パルスにその本来のパ
ルス幅よりも狭くなったパルスが含まれることを阻止す
る装置であって、第１の入力クロック信号（ＣＬＫＡ）
と、前記第１の入力クロック信号（ＣＬＫＡ）から第２
の入力クロック信号（ＣＬＫＢ）への切り換えを指示す
る選択信号（ＳＥＬ）を受信して、前記第１の入力クロ
ック信号（ＣＬＫＡ）に同期した第１のハンドシェイク
信号（ＳＥＬＡ）を生成して第１の出力（４４）に送り
出す第１の回路手段（１２）であって、前記選択信号
（ＳＥＬ）を前記第１の入力クロック信号（ＣＬＫＡ）
に同期させて出力（ＳＥＬ＿ＳＹＮＣＡ）するための第
１の同期手段（２２）と、第２のハンドシェイク信号
（ＳＥＬＢ）入力しこれを前記第１の入力クロック信号
（ＣＬＫＡ）に同期させて出力（ＳＥＬＢ＿ＳＹＮＣ
Ａ）するための第２の同期手段（２４）とを備えた第１
の回路手段（１２）と、第２の入力クロック信号（ＣＬ
ＫＢ）と、第１の入力クロック信号（ＣＬＫＡ）から前
記第２の入力クロック信号（ＣＬＫＢ）への切り換えを
指示する選択信号（ＳＥＬ）を受信して、前記第２の入
力クロック信号（ＣＬＫＢ）に同期した第２のハンドシ
ェイク信号（ＳＥＬＢ）を生成して第２の出力（５４）
に送り出す第２の回路手段（１４）であって、前記選択
信号（ＳＥＬ）を前記第２の入力クロック信号（ＣＬＫ
Ｂ）に同期させて出力（ＳＥＬ＿ＳＹＮＣＢ）するため
の第３の同期手段（３２）と、前記第１のハンドシェイ
ク信号（ＳＥＬＡ）を入力しこれを前記第２の入力クロ
ック信号（ＣＬＫＢ）に同期させて出力（ＳＥＬＡ＿Ｓ
ＹＮＣＢ）するための第４の同期手段（３０）とを備え
た第２の回路手段（１４）と、前記第１と第２の回路手
段のそれぞれから前記各ハンドシェイク信号を受信する
ように接続され、前記出力クロック信号においてその本
来のパルス幅より狭い幅を有するパルスが含まれるのを
阻止するように、前記出力クロック信号を送り出す切り
換え手段（１６）とを設けたことを特徴とする装置。
【００２１】〔実施態様２〕前記第１、第２、第３、及
び、第４の同期手段に、それぞれ、第１、第２、第３、
及び、第４のフリップ・フロップが含まれていることを
特徴とする、請求項１に記載の装置。
【００２２】〔実施態様３〕前記切り換え手段は、前記
第１の回路手段（１２）によって生じる前記第１のハン
ドシェイク信号（ＳＥＬＡ）と前記第１の入力クロック
信号（ＣＬＫＡ）を受信するように接続された第１のＡ
ＮＤゲート（５６）と、前記第２の回路手段（１４）に
よって生じる前記第２のハンドシェイク信号（ＳＥＬ
Ｂ）と前記第２の入力クロック信号（ＣＬＫＢ）を受信
するように接続された第２のＡＮＤゲート（５８）と、
前記第１及び第２のＡＮＤゲートの出力に接続された第
３のＡＮＤゲート（６０）とを備えていることを特徴と
する、請求項１または請求項２に記載の装置。
【００２３】〔実施態様４〕前記第１の出力が前記第４
の同期手段の入力に接続されていることを特徴とする、
請求項１乃至請求項３のいずれか一項に記載の装置。
【００２４】〔実施態様５〕前記第２の出力が前記第２
の同期手段の入力に接続されていることを特徴とする、
請求項１乃至請求項４のいずれか一項に記載の装置。
【００２５】〔実施態様６〕前記第１の回路手段は、前
記第１及び第２の同期手段の出力にそれぞれ接続された
２つのアクティブ・ロー入力を有する第５のＡＮＤゲー
トと、前記第５のＡＮＤゲートの出力に接続されて、前
記第１のハンドシェイク信号を出力する第５のフリップ
・フロップとをさらに備えることを特徴とする、請求項
１乃至請求項５のいずれか一項に記載の装置。
【００２６】〔実施態様７〕前記第２の回路手段は、前
記第３及び第４の同期手段の出力にそれぞれ接続された
アクティブ・ハイ入力及びアクティブ・ロー入力を有す
る第６のＡＮＤゲートと、前記第６のＡＮＤゲートの出
力に接続されて、前記第２のハンドシェイク信号を出力
する第６のフリップ・フロップとをさらに備えることを
特徴とする、請求項１乃至請求項６のいずれか一項に記
載の装置。
【００２７】〔実施態様８〕前記選択信号は、高信号レ
ベルと低信号レベルの一方にすることができることと、
高信号レベルと低信号レベルの間における遷移に対応す
ることを特徴とする、請求項１乃至請求項７のいずれか
一項に記載の装置。
【００２８】〔実施態様９〕第１と第２の入力クロック
信号の選択された一方に同期してほぼ連続して生じる所
定幅を有するクロック・パルスを生成し、今度は入力ク
ロック信号のうち選択されなかった方のクロック信号を
同期して出力するためにこれを選択する選択信号の受信
に応答して、前記入力クロック信号のスイッチングを実
施し、前記所定幅より狭い幅を有するパルスが出力クロ
ック信号に含まれることがないようにした装置であっ
て、前記第１の入力クロック信号を受信して、第１の出
力から第１のハンドシェイク信号を出力する第１の回路
手段と、前記第２の入力クロック信号を受信して、第２
の出力から第２のハンドシェイク信号を出力第２の回路
手段と、前記第１と第２の回路手段のそれぞれから前記
各ハンドシェイク信号を受信するように接続され、前記
出力クロック信号に本来のパルス幅よりも狭い幅を有す
るパルスが発生するのを防ぐように、前記出力クロック
信号を選択的に出力する切り換え手段とを備えており、
前記第１の回路手段は、前記選択信号を利用されている
入力クロックに同期させるための同期手段を有してお
り、該同期手段は、前記第２のハンドシェイク信号を受
信して、前記第１の入力クロックの所定のクロック・パ
ルス・エッジによって解放されるまで、前記切り換え手
段を使用禁止にするように接続されていることと、前記
第２の回路手段は、前記選択信号を利用されている入力
クロックに同期させるための同期手段を有しており、該
同期手段は、前記第１のハンドシェイク信号を受信し
て、前記第２の入力クロックの所定のクロック・パルス
・エッジによって解放されるまで、前記切り換え手段を
使用禁止にするように接続されていることを特徴とする
装置。
【００２９】〔実施態様１０〕前記切り換え手段は、前
記第１の回路手段によって生じる前記第１のハンドシェ
イク信号及び第１の入力クロック信号を受信するように
接続された第１のＡＮＤゲートと、前記第２の回路手段
によって生じる前記第２のハンドシェイク信号及び第２
の入力クロック信号を受信するように接続された第２の
ＡＮＤゲートと、前記第１及び第２のＡＮＤゲートの出
力に接続された第３のＡＮＤゲートとを備えていること
を特徴とする、請求項９に記載の装置。
【００３０】〔実施態様１１〕前記第１の回路手段は、
前記第１の回路の同期手段の出力にそれぞれ接続された
２つのアクティブ・ロー入力を備える第５のＡＮＤゲー
トと、前記第５のＡＮＤゲートの出力に接続されて、前
記第１のハンドシェイク信号を出力する第５のフリップ
・フロップとをさらに備えていることを特徴とする、請
求項９または請求項１０に記載の装置。
【００３１】〔実施態様１２〕前記第２の回路手段は、
前記第２の回路の同期手段の出力に接続された１つのア
クティブ・ハイ入力及び１つのアクティブ・ロー入力を
備えた第６のＡＮＤゲートと、前記第６のＡＮＤゲート
の出力に接続されて、前記第２のハンドシェイク信号を
出力する第６のフリップ・フロップとをさらに備えるこ
とを特徴とする、請求項９乃至請求項１１のいずれか一
項に記載の装置。
【図面の簡単な説明】
【図１】本発明の実施例である回路要素の概略図であ
る。
【図２】図１の回路要素の動作を例示したタイミング・
チャートを示す図である。
【符号の説明】
１２：第１の回路手段 １４：第２の回路手段 １６：切り換え手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】２つの入力クロック信号の一方に同期した
    クロック出力信号を送り出すクロック信号切り換え装置
    であって、同期しているほうの入力クロック信号からも
    う一方の入力クロック信号へ切り換えることを指示する
    選択信号に応答して、２つの入力クロック信号の間でス
    イッチングを実施することができ、さらにその切り換え
    中において、出力パルスにその本来のパルス幅よりも狭
    くなったパルスが含まれることを阻止する装置であっ
    て、 第１の入力クロック信号と、前記第１の入力クロック信
    号から第２の入力クロック信号への切り換えを指示する
    選択信号を受信して、前記第１の入力クロック信号に同
    期した第１のハンドシェイク信号を生成して第１の出力
    に送り出す第１の回路手段であって、前記選択信号を前
    記第１の入力クロック信号に同期させて出力するための
    第１の同期手段と、第２のハンドシェイク信号入力しこ
    れを前記第１の入力クロック信号に同期させて出力する
    ための第２の同期手段とを備えた第１の回路手段と、 第２の入力クロック信号と、第１の入力クロック信号か
    ら前記第２の入力クロック信号への切り換えを指示する
    選択信号を受信して、前記第２の入力クロック信号に同
    期した第２のハンドシェイク信号を生成して第２の出力
    を送り出す第２の回路手段であって、前記選択信号を前
    記第２の入力クロック信号に同期させて出力するための
    第３の同期手段と、前記第１のハンドシェイク信号を入
    力しこれを前記第２の入力クロック信号に同期させて出
    力するための第４の同期手段とを備えた第２の回路手段
    と、 前記第１と第２の回路手段のそれぞれから前記各ハンド
    シェイク信号を受信するように接続され、前記出力クロ
    ック信号においてその本来のパルス幅より狭い幅を有す
    るパルスが含まれるのを阻止するように、前記出力クロ
    ック信号を送り出す切り換え手段とを設けたことを特徴
    とする装置。
JP11161930A 1998-06-30 1999-06-09 クロック信号切り換え装置 Pending JP2000138568A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/107,118 US6275546B1 (en) 1998-06-30 1998-06-30 Glitchless clock switch circuit
US107,118 1998-06-30

Publications (2)

Publication Number Publication Date
JP2000138568A true JP2000138568A (ja) 2000-05-16
JP2000138568A5 JP2000138568A5 (ja) 2005-03-10

Family

ID=22314947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11161930A Pending JP2000138568A (ja) 1998-06-30 1999-06-09 クロック信号切り換え装置

Country Status (3)

Country Link
US (1) US6275546B1 (ja)
EP (1) EP0969350A3 (ja)
JP (1) JP2000138568A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103863A (ja) * 2006-10-18 2008-05-01 Nec Corp クロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラム
WO2008114446A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited クロック信号選択回路

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735679B1 (en) * 1998-07-08 2004-05-11 Broadcom Corporation Apparatus and method for optimizing access to memory
US6323715B1 (en) * 1999-12-30 2001-11-27 Koninklijke Philips Electronics N.V. (Kpeuv) Method and apparatus for selecting a clock signal without producing a glitch
US6535048B1 (en) * 2000-02-08 2003-03-18 Infineon Technologies North America Corp. Secure asynchronous clock multiplexer
JP3587162B2 (ja) 2000-10-31 2004-11-10 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7039146B2 (en) * 2001-01-16 2006-05-02 Advanced Micro Devices, Inc. Method and interface for glitch-free clock switching
US6885714B1 (en) * 2001-05-24 2005-04-26 Cypress Semiconductor Corp. Independently roving range control
EP1263139A3 (en) * 2001-05-30 2006-07-05 STMicroelectronics Limited Glitch-free multiplexer
US6774681B2 (en) 2001-05-30 2004-08-10 Stmicroelectronics Limited Switchable clock source
US6982573B2 (en) 2001-05-30 2006-01-03 Stmicroelectronics Limited Switchable clock source
US6600345B1 (en) * 2001-11-15 2003-07-29 Analog Devices, Inc. Glitch free clock select switch
KR100437833B1 (ko) * 2001-12-28 2004-06-30 주식회사 하이닉스반도체 클럭신호 스위치 회로
US7003683B2 (en) * 2002-01-31 2006-02-21 Stmicroelectronics. Inc. Glitchless clock selection circuit
JP3542351B2 (ja) * 2002-11-18 2004-07-14 沖電気工業株式会社 クロック切り替え回路
US6873183B1 (en) 2003-05-12 2005-03-29 Xilinx, Inc. Method and circuit for glitchless clock control
US6975145B1 (en) 2003-06-02 2005-12-13 Xilinx, Inc. Glitchless dynamic multiplexer with synchronous and asynchronous controls
KR20050099714A (ko) * 2004-04-12 2005-10-17 삼성전자주식회사 고집적 저전력 글리치리스 클럭 선택회로 및 이를구비하는 디지털 프로세싱 시스템
US7129765B2 (en) 2004-04-30 2006-10-31 Xilinx, Inc. Differential clock tree in an integrated circuit
US8073042B1 (en) 2005-04-13 2011-12-06 Cypress Semiconductor Corporation Recursive range controller
EP1731985A1 (en) * 2005-06-06 2006-12-13 STMicroelectronics S.r.l. A circuit for clock switching in clocked electronic devices and method therefor
DE102006026914B4 (de) 2006-06-09 2008-02-28 Atmel Germany Gmbh Verfahren zum Umschalten eines Systemtakts und Taktsynchronisierungsvorrichtung
US20080012605A1 (en) * 2006-07-12 2008-01-17 Eastman Kodak Company Glitch-free clock switcher
US7471120B2 (en) * 2007-05-15 2008-12-30 Broadcom Corporation Clock switch for generation of multi-frequency clock signal
US7944241B1 (en) * 2010-01-29 2011-05-17 Stmicroelectronics Pvt. Ltd. Circuit for glitchless switching between asynchronous clocks
US9207704B2 (en) * 2012-10-26 2015-12-08 Silicon Laboratories, Inc. Glitchless clock switching that handles stopped clocks
US8896347B2 (en) * 2013-03-29 2014-11-25 Hamilton Sundstrand Corporation Synchronous input signal capture system
JP5880603B2 (ja) * 2014-03-19 2016-03-09 日本電気株式会社 クロック発生装置、サーバシステムおよびクロック制御方法
US20160037123A1 (en) * 2014-07-31 2016-02-04 At&T Intellectual Property I, Lp System and method for input sensing for internet protocol encoders
CN105490675A (zh) * 2014-09-16 2016-04-13 深圳市中兴微电子技术有限公司 时钟动态切换方法及装置
CN105406984B (zh) * 2015-10-22 2019-05-31 上海斐讯数据通信技术有限公司 一种实现主备倒换背板时钟的系统及方法
CN111262558B (zh) * 2020-02-25 2023-05-26 云知声智能科技股份有限公司 一种快速无毛刺时钟切换电路实现方法及系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853653A (en) * 1988-04-25 1989-08-01 Rockwell International Corporation Multiple input clock selector
US5289050A (en) * 1991-03-29 1994-02-22 Victor Company Of Japan, Ltd. Clock signal selection circuit
US5726593A (en) * 1992-10-27 1998-03-10 Nokia Telecommunications Oy Method and circuit for switching between a pair of asynchronous clock signals
EP0616280A1 (en) * 1993-03-04 1994-09-21 Advanced Micro Devices, Inc. Clock switcher circuit
US5638083A (en) * 1993-07-07 1997-06-10 Chips And Technologies, Inc. System for allowing synchronous sleep mode operation within a computer
US5572718A (en) * 1994-06-14 1996-11-05 Intel Corporation Mechanism for dynamically determining and distributing computer system clocks
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
US5903746A (en) * 1996-11-04 1999-05-11 Texas Instruments Incorporated Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state
US6094727A (en) * 1998-06-23 2000-07-25 Micron Technology, Inc. Method and apparatus for controlling the data rate of a clocking circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103863A (ja) * 2006-10-18 2008-05-01 Nec Corp クロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラム
WO2008114446A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited クロック信号選択回路
US8013637B2 (en) 2007-03-20 2011-09-06 Fujitsu Semiconductor Limited Clock signal selection circuit
JP4790060B2 (ja) * 2007-03-20 2011-10-12 富士通セミコンダクター株式会社 クロック信号選択回路

Also Published As

Publication number Publication date
US6275546B1 (en) 2001-08-14
EP0969350A2 (en) 2000-01-05
EP0969350A3 (en) 2001-01-31

Similar Documents

Publication Publication Date Title
JP2000138568A (ja) クロック信号切り換え装置
US6359479B1 (en) Synchronizing data transfers between two distinct clock domains
KR100460149B1 (ko) 에스엠아이아이 규격에 따른 장치 간의 데이터전송중재장치 및 그 방법
US5036221A (en) Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal
US5509038A (en) Multi-path data synchronizer system and method
US5644604A (en) Digital phase selector system and method
CN111399588B (zh) 时钟信号产生电路、驱动方法及电子设备
US7702945B2 (en) Semiconductor device and communication control method
US6943595B2 (en) Synchronization circuit
EP0616280A1 (en) Clock switcher circuit
JP2003134096A (ja) データ抽出回路
US6163550A (en) State dependent synchronization circuit which synchronizes leading and trailing edges of asynchronous input pulses
KR100617957B1 (ko) 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로
JP2002517935A (ja) 異なる周波数のクロック信号を生成するための同調可能なディジタル発振器回路及び方法
US7555083B2 (en) Synchronizing circuit for stably generating an output signal
JPH0998161A (ja) クロック切替え回路
JP2010517345A (ja) クロック信号発生器
JP3562321B2 (ja) クロック信号切り換え装置
JP2002351572A (ja) クロック系切替回路
JP2929837B2 (ja) 信号同期回路
JP3551096B2 (ja) デジタル信号処理装置
JP3546322B2 (ja) ビット位相制御装置
JP3429844B2 (ja) モード切り替えインタフェース回路
EP1263139A2 (en) Glitch-free multiplexer
KR19980050372A (ko) 데이타 전송 동기용 클럭 발생장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060522

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219