JP2000091890A

JP2000091890A - 発振回路

Info

Publication number: JP2000091890A
Application number: JP10258363A
Authority: JP
Inventors: Hidesato Kodama; 秀賢児玉
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1998-09-11
Filing date: 1998-09-11
Publication date: 2000-03-31
Also published as: US6300843B1

Abstract

(57)【要約】【目的】温度変化に追従することにより、どのような
温度下においても安定した周波数の発振信号を出力する
発振回路を実現する。【解決手段】コンパレータ１０の一方の入力端子には
コンパレータ１０の出力信号の電圧レベルに応じた信号
が抵抗素子４０を介して帰還入力されている。コンパレ
ータ１０の他方の入力端子には複数の抵抗素子２１、２
３、２５にて分圧されて生成された電圧ＶＨあるいはＶ
Ｌが印加されている。抵抗素子２３は、抵抗素子２１、
２５に比較して温度に対する抵抗値の変動率を低いもの
で構成する。このため、温度が変化して、帰還入力され
る信号のタイミングが変化しても、抵抗素子２１、２５
と抵抗素子２３との抵抗値の変化率の差分に基づいて、
電圧ＶＨ、電圧ＶＬが変化することにより、コンパレー
タ１０の出力信号の電圧レベルの変化を調整することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の各動
作に用いられる基準クロック信号を生成するための発振
回路に関する。

【０００２】

【従来の技術】半導体装置は、集積化された複数の回路
により様々な機能を実現することができるため、マイク
ロコンピュータやマイクロプロセッサ等として様々な装
置にて利用されている。半導体装置に内蔵される各回路
は基準クロック信号に応じて動作する。この基準クロッ
ク信号は、半導体装置に内蔵される発振回路から出力す
る発振信号に基づいて発生する。つまり、発振回路から
の出力信号をそのまま基準クロック信号として用いた
り、発振回路からの出力信号に対してインバータを介し
た信号を基準クロック信号として用いたりしている。

【０００３】発振回路の構成の１つとしてコンパレータ
を用いたものがある。このコンパレータを用いて構成さ
れる発振回路は、例えば、以下の文献に示されている。
特開平８ー６５０４６号公報

【０００４】上記文献に開示されているように、コンパ
レータのプラス側入力端子に入力される信号とマイナス
側入力端子に入力される信号とを比較してその比較結果
を発振信号として出力するものである。また、コンパレ
ータの２つの入力端子に入力される信号は、ともに抵抗
素子に依存している。

【０００５】

【発明が解決しようとする課題】半導体装置が使用され
る環境は様々である。そのため、半導体装置は、日常的
な温度より高い温度下で使用することや日常的な温度よ
り低い温度下で使用することがある。

【０００６】このような環境下で使用すると、発振回路
が出力する発振信号の周波数が変動する。つまり、コン
パレータの入力端子に入力される信号は、温度に影響さ
れやすい抵抗素子に依存しており、抵抗素子の抵抗値が
温度によって変動するためである。

【０００７】例えば、コンパレータの一方の入力端子
に、このコンパレータの出力信号を抵抗素子を帰還入力
している場合には、抵抗素子の抵抗値の変動により、こ
の出力信号の帰還入力が遅れたり早まったりする。これ
に対して、コンパレータの他方の入力端子に、比較の基
準として入力される基準信号の電圧は、複数の抵抗素子
にて分圧したものであり、その電圧は複数の抵抗素子の
各抵抗値の合計に対する所望の抵抗素子の抵抗値の比に
よるため、ほとんど変動しない。

【０００８】これら２つの入力信号によりコンパレータ
が比較処理を行うため、その出力信号（発振信号）の電
圧レベルの切り換わる周期が変動してしまう。この結
果、基準クロック信号の周波数が変動してしまうことと
なる。この基準クロック信号の周波数の変動により、半
導体装置内部において、基準クロック信号に基づいて動
作する各回路の動作が正常に行われなくなってしまう。

【０００９】本発明は、温度変化に追従することによ
り、どのような温度下においても安定した周波数の発振
信号を出力する発振回路を提供することを目的とする。

【００１０】また、本発明は、上記目的を実現し、回路
規模の増大や製造の複雑化を極力低減した発振回路を提
供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の入力端子に入力される信号と第２
の入力端子に入力される基準信号との電圧レベルを比較
し、その比較結果に応じた電圧レベルの出力信号を出力
する比較回路を用いて、この比較回路の出力信号の電圧
レベルに基づいて比較処理を制御し、比較回路からの出
力信号に基づく発振信号を出力する発振回路において、
複数の抵抗手段を縦列接続して構成され、抵抗手段にて
分圧した信号を基準信号として出力する基準信号発生回
路を有し、複数の抵抗手段には、他の抵抗手段とは温度
特性が異なる抵抗手段を含むようにしている。

【００１２】また、本発明を、複数の抵抗手段は、一端
に電源電圧が印加され、他端が第１のノードに接続され
た第１の抵抗手段と、一端に接地電圧が印加され、他端
が第２のノードに接続された第２の抵抗手段と、一端が
第１のノードに接続され、他端が第２のノードに接続さ
れた第３の抵抗手段とを含み、基準信号発生回路は、比
較回路の出力信号に応じて、第１のノードに生ずる信号
と第２のノードに生ずる信号とを選択的に、基準信号と
して出力する選択回路を有するようにしてもよい。

【００１３】また、本発明を、複数の抵抗手段は、一端
には比較回路の出力信号が入力され、他端が第１のノー
ドに接続された第１の抵抗手段と、一端に電源電圧より
低く接地電圧より高い電圧が印加され、他端が第１のノ
ードに接続された第２の抵抗手段とを含み、第１のノー
ドに生ずる信号を基準信号として出力するようにしても
よい。

【００１４】また、本発明は、各抵抗手段を、半導体基
板内のウェル層やアクティブ層を用いて形成するように
してもよい。

【００１５】

【発明の実施の形態】本発明の発振回路についてを図面
を用いて以下に詳細に説明する。図１は、本発明の第１
の実施の形態における発振回路１００の回路図である。
なお、発振回路１００は半導体装置に内蔵されているも
のとする。

【００１６】図１において、発振回路１００は、比較回
路であるコンパレータ１０、基準信号発生回路２０、コ
ンデンサ３０、抵抗素子４０、インバータ５０、６０か
ら構成されている。

【００１７】コンパレータ１０の一方の入力端子である
マイナス側入力端子はノードＮ１に接続されている。コ
ンパレータ１０の他方の入力端子であるプラス側入力端
子は基準信号発生回路２０の出力である基準信号が入力
されている。コンパレータ１０の出力信号はインバータ
５０に入力される。

【００１８】インバータ５０の出力信号はインバータ６
０に入力される。インバータ６０の出力信号はノードＮ
２に伝達される。このノードＮ２に伝達された信号が発
振回路１００の出力信号である発振信号となる。なお、
インバータ５０、６０はそれぞれＮチャネル型ＭＯＳト
ランジスタとＰチャネル型ＭＯＳトランジスタを縦列接
続して構成されるものである。

【００１９】コンデンサ３０の一端はノードＮ１に接続
され、他端には接地電圧ＧＮＤが印加されている。抵抗
素子４０の一端はノードＮ１に接続され、他端はノード
Ｎ２に接続されている。

【００２０】基準信号発生回路２０は、インバータ５０
を介して、コンパレータ５０の出力信号の電圧に基づく
電圧レベルの信号により、基準信号の電圧レベルを変化
させるものである。基準信号発生回路２０の構成につい
ては後述する。

【００２１】以上のように構成された発振回路１００
は、コンパレータ１０にて基準信号発生回路２０から出
力される基準信号とノードＮ１に伝達されている信号と
を比較する。コンパレータ１０は、その比較結果に応じ
た電圧レベルを有する出力信号を出力する。コンパレー
タ１０の出力信号はインバータ５０、インバータ６０に
てそれぞれ波形整形されてノードＮ２に伝達される。イ
ンバータ５０は、特に、後述する基準信号発生回路２０
内の回路動作を正確に制御するための波形整形を行う。

【００２２】ノードＮ２に伝達された信号は抵抗素子４
０を介してノードＮ１に与えられることで、コンパレー
タ１０のマイナス側入力端子に帰還入力される。コンデ
ンサ３０はノードＮ１に伝達されている信号に基づき充
電あるいは放電を行う。この抵抗素子４０とコンデンサ
３０とで、発振回路１００の発振信号にヒステリシス特
性をもたらしている。

【００２３】ここで、基準信号発生回路２０の回路構成
にて説明する。図１に示されるように、基準信号発生回
路２０は、抵抗手段である抵抗素子２１、２３、２５
と、選択回路を構成するＰチャネル型ＭＯＳトランジス
タ２７及びＮチャネル型ＭＯＳトランジスタ２９とで構
成されている。

【００２４】抵抗素子２１の一端には電源電圧ＶＤＤが
印加され、他方はノードＮ３に接続されている。抵抗素
子２３の一端はノードＮ３に接続され、他端はノードＮ
４に接続されている。抵抗素子２５の一端には接地電圧
ＧＮＤが印加され、他端はノードＮ４に接続されてい
る。つまり、抵抗素子２１、２３、２５は縦列接続さ
れ、その両端には、それぞれ電源電圧ＶＤＤあるいは接
地電圧ＧＮＤが印加されている。例えば、電源電圧ＶＤ
Ｄは５Ｖ、接地電圧ＧＮＤは０Ｖである。

【００２５】このため、ノードＮ３に発生する信号の電
圧ＶＨ、及びノードＮ４に発生する信号の電圧ＶＬは、
抵抗素子２１の抵抗値をＲ１、抵抗素子２３の抵抗値を
Ｒ２、抵抗素子２５の抵抗値をＲ３とすると、抵抗分圧
されて次の式のように表すことができる。

【００２６】

【式１】ＶＨ＝ＶＤＤ×｛（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）｝・・・（１）

【式２】ＶＬ＝ＶＤＤ×｛（Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）｝・・・（２）

【００２７】なお、抵抗素子２３は抵抗素子２１、２５
と比較して、温度に対する抵抗値の変動率が小さくなる
ようにしている。例えば、抵抗素子２１、２５を、発振
回路１００が形成される半導体基板内のＮ型ウェル層に
て形成し、抵抗素子２３を半導体基板内の高不純物濃度
のＰ型アクティブ層にて形成する。あるいは、抵抗素子
２１、２５をＭＯＳトランジスタを抵抗として使用した
ＭＯＳ抵抗とし、抵抗素子２３を半導体基板内の高不純
物濃度のＰ型アクティブ層にて形成する。このように、
抵抗素子２３を抵抗素子２１、２５とは異なる材質にて
構成し、抵抗素子２３を抵抗素子２１、２５と比較し
て、温度に対する抵抗値の変動率が小さいものとしてお
く。

【００２８】トランジスタ２７の一方の電極はノードＮ
３に接続され、他方の電極はノードＮ５に接続されてい
る。トランジスタ２７のゲート電極にはインバータ５０
の出力信号が与えられる。トランジスタ２９の一方の電
極はノードＮ４に接続され、他方の電極はノードＮ５に
接続されている。トランジスタ２９のゲート電極にはイ
ンバータ５０の出力信号が与えられる。ノードＮ５に発
生した信号が、基準信号発生回路２０の出力である基準
信号として、コンパレータ１０のプラス側入力端子に入
力される。

【００２９】つまり、インバータ５０の出力信号の電圧
レベルが高電圧レベル（本実施の形態においては、電源
電圧ＶＤＤレベルであり、以下、Ｈレベルと称する）の
時には、トランジスタ２７が非導通状態となり、トラン
ジスタ２９が導通状態となる。これにより、ノードＮ５
はノードＮ４に発生した信号の電圧レベルＶＬに応じる
こととなる。

【００３０】また、インバータ５０の出力信号の電圧レ
ベルが低電圧レベル（本実施の形態においては接地電圧
ＧＮＤレベルであり、以下、Ｌレベルと称する）の時に
は、トランジスタ２７が導通状態となり、トランジスタ
２９が非導通状態となる。これにより、ノードＮ５はノ
ードＮ３に発生した信号の電圧レベルＶＨに応じること
となる。

【００３１】次に、第１の実施の形態における発振回路
１００動作についてを図面を用いて以下に詳細に説明す
る。図２は、発振回路１００におけるノードＮ１とノー
ドＮ２の電圧レベルの変化を示す動作波形図である。

【００３２】まず、ノードＮ１の電圧レベルが電圧ＶＬ
以上でかつ電圧ＶＨ未満であり、発振回路１００の発振
信号に相当するノードＮ２の電圧レベルがＨレベルであ
るとする。このため、コンパレータ１０の出力信号はＨ
レベルに相当する電圧となり、インバータ５０の出力信
号の電圧レベルがＬレベルとなるので、トランジスタ２
７が導通状態となっている。これにより、コンパレータ
１０のプラス側入力信号に印加される電圧は電圧ＶＨに
基づくこととなる。

【００３３】ノードＮ２に発生した、電圧レベルがＨレ
ベルの信号は抵抗素子４０を介してノードＮ１に伝達さ
れる。コンデンサ３０は、ノードＮ１に伝達された、電
圧レベルがＨレベルの信号に基づき充電されていく。こ
のため、ノードＮ１の電圧の波形は図２の領域Ｃに示す
ように、徐々に上昇する。このノードＮ１の電圧と電圧
ＶＨとがコンパレータ１０にて比較される。

【００３４】ノードＮ１の電圧が電圧ＶＨに達したとす
ると、コンパレータ１０はこれを検出して、コンパレー
タ１０の出力信号の電圧レベルがＨレベルからＬレベル
へとなる。コンパレータ１０の出力信号の電圧レベルの
変化に伴って、インバータ５０の出力信号の電圧レベル
はＨレベルとなり、インバータ６０の出力信号の電圧レ
ベルはＬレベルとなる。このため、トランジスタ２７は
非導通状態となり、トランジスタ２９は導通状態とな
り、ノードＮ２には電圧レベルがＬレベルの信号が伝達
される。これにより、コンパレータ１０のプラス側入力
信号に印加される電圧は電圧ＶＬに基づくこととなる。

【００３５】ノードＮ２に発生した、電圧レベルがＬレ
ベルの信号は抵抗素子４０を介してノードＮ１に伝達さ
れる。このため、コンデンサ３０に充電されていた電荷
は放電され始める。このため、ノードＮ１の電圧の波形
は図２の領域Ｄに示すように、徐々に下降する。このノ
ードＮ１の電圧と電圧ＶＬとがコンパレータ１０にて比
較される。

【００３６】ノードＮ１の電圧が電圧ＶＬに達したとす
ると、コンパレータ１０はこれを検出して、コンパレー
タ１０の出力信号の電圧レベルがＬレベルからＨレベル
へとなる。コンパレータ１０の出力信号の電圧レベルの
変化に伴って、インバータ５０の出力信号の電圧レベル
はＬレベルとなり、インバータ６０の出力信号の電圧レ
ベルはＨレベルとなる。このため、トランジスタ２９は
非導通状態となり、トランジスタ２７は導通状態とな
り、ノードＮ２には電圧レベルがＨレベルの信号が伝達
される。これにより、コンパレータ１０のプラス側入力
信号に印加される電圧は電圧ＶＨに基づくこととなる。

【００３７】ノードＮ２に発生した、電圧レベルがＨレ
ベルの信号は抵抗素子４０を介してノードＮ１に伝達さ
れる。このため、コンデンサ３０は再び充電を始める。
このため、ノードＮ１の電圧の波形は再び図２の領域Ｃ
に示すようになる。

【００３８】この後、発振回路１００は上述の動作が繰
り返し行う。このため、ノードＮ１、ノードＮ２の電圧
の波形は図２に示すように所定の周期でＨレベルとＬレ
ベルが繰り返し発生することにより、ノードＮ２の信号
を発振信号として出力することで、発振回路１００は発
振動作を実行する。

【００３９】なお、発振回路１００の出力である発振信
号の周波数ｆは、コンデンサ３０の容量をＣ、抵抗素子
４０の抵抗値をＲＸとすれば、理想的には次のよう式で
表される。

【式３】ｆ＝ー〔１／［Ｃ×ＲＸ×［log｛（ＶＤＤーＶＨ）／（ＶＤＤーＶＬ）｝＋l og（ＶＬ／ＶＨ）］］〕・・・（３）

【００４０】ここで、（３）式に（１）式及び（２）式
を代入すると、次のようになる。

【式４】ｆ＝ー〔１／［Ｃ×ＲＸ×［log｛Ｒ１／（Ｒ１＋Ｒ２）｝＋log｛Ｒ３／（Ｒ２＋Ｒ３）｝］］〕・・・（４）

【００４１】（４）式から示されるように、発振回路１
００の発振信号の周波数は電源電圧ＶＤＤには依存しな
いものである。このため、発振回路１００は、電源電圧
ＶＤＤが変動したとしても、発振回路１００の発振信号
の周波数が変動することのない発振特性が得られる。よ
って、発振回路１００は、電源電圧ＶＤＤの変動に対し
て安定した周波数の発振信号を供給することができる。

【００４２】ここで、温度変化が生じた場合の発振回路
１００についてを説明する。発振回路１００が使用され
る環境下での日常的な温度（以下、常温と称する）より
温度が低くなると、抵抗素子４０の抵抗値は常温に比べ
て低下する。電圧ＶＬ、ＶＨの電圧レベルに変化がない
とすれば、ノードＮ２の信号がノードＮ１に早く到達し
てしまう。よって、（３）式により、発振回路１００の
発振信号の周波数が高くなってしまうことがわかる。こ
の場合、発振信号の発振周期が早くなる。

【００４３】ここで、温度が低くなることに伴って、抵
抗素子２１、２３、２５の各抵抗値Ｒ１、Ｒ２、Ｒ３も
低下する。上述のように、抵抗素子２１、２５に比較し
て、抵抗素子２３は温度に対する抵抗値の変動率が小さ
いものである。このため、抵抗素子２１、２５の抵抗値
Ｒ１、Ｒ３の減少率に比べて抵抗素子２３の抵抗値Ｒ２
の減少率は小さい。この結果、（１）式、（２）式から
分かるように、抵抗値Ｒ２の低下が抑えられるため、抵
抗素子２１、２５に対する抵抗値の変動率と抵抗素子２
３に対する抵抗値の変動率の差分に基づく分だけ、常温
時に比べて、電圧ＶＨは高くなり、電圧ＶＬは低くな
る。

【００４４】このように、抵抗素子４０の抵抗値の低下
により、ノードＮ２の信号がノードＮ１に早く到達して
しまうことに対して、コンパレータ１０によりノードＮ
１の電圧と比較される、電圧ＶＨは高くし、電圧ＶＬは
低くすることにより、コンパレータ１０の出力信号の電
圧レベルの変化を遅らすことができる。よって、常温時
より温度が低下しても、コンパレータ１０の出力信号の
電圧レベルの変化を常温時と同様な周期に調整される。
このため、発振回路１００の発振信号の周波数が高くな
ることがないので、発振信号の発振周期を安定させるこ
とができる。

【００４５】次に、常温より温度が高くなると、抵抗素
子４０の抵抗値は常温に比べて上昇する。電圧ＶＬ、Ｖ
Ｈの電圧レベルに変化がないとすれば、ノードＮ２の信
号がノードＮ１に到達するのが遅れてしまう。よって、
（３）式により、発振回路１００の発振信号の周波数が
低くなってしまうことがわかる。この場合、発振信号の
発振周期が遅くなる。

【００４６】ここで、温度が高くなることに伴って、抵
抗素子２１、２３、２５の各抵抗値Ｒ１、Ｒ２、Ｒ３も
上昇する。上述のように、抵抗素子２１、２５に比較し
て、抵抗素子２３は温度に対する抵抗値の変動率が小さ
いものである。このため、抵抗素子２１、２５の抵抗値
Ｒ１、Ｒ３の増加率に比べて抵抗素子２３の抵抗値Ｒ２
の増加率は小さい。この結果、（１）式、（２）式から
分かるように、抵抗値Ｒ２の上昇が抑えられるため、抵
抗素子２１、２５に対する抵抗値の変動率と抵抗素子２
３に対する抵抗値の変動率の差分に基づく分だけ、常温
時に比べて、電圧ＶＨは低くなり、電圧ＶＬは高くな
る。

【００４７】このように、抵抗素子４０の抵抗値の上昇
により、ノードＮ２の信号がノードＮ１に遅れて到達し
てしまうことに対して、コンパレータ１０によりノード
Ｎ１の電圧と比較される、電圧ＶＨは低くし、電圧ＶＬ
は高くすることにより、コンパレータ１０の出力信号の
電圧レベルの変化を早めることができる。よって、常温
時より温度が上昇しても、コンパレータ１０の出力信号
の電圧レベルの変化を常温時と同様な周期に調整され
る。このため、発振回路１００の発振信号の周波数が低
くなることがないので、発振信号の発振周期を安定させ
ることができる。

【００４８】つまり、抵抗素子４０の抵抗値ＲＸと抵抗
素子２１、２３、２５の各抵抗値Ｒ１、Ｒ２、Ｒ３との
関係が下式を満たすように設定すれば、発振信号の周波
数は温度に対して変動しなくなる。

【式５】ＲＸ(T)×log［（Ｒ１(T)×Ｒ３(T)）／｛（Ｒ１(T)＋Ｒ２(T)）×（Ｒ２(T) ＋Ｒ３(T)）｝］＝Constant ・・・（５）（５）式における各要素の(T)は各要素が同じ温度T状態
の時の値であることを示している。

【００４９】上述のように、本発明の第１の実施の形態
における発振回路１００は、基準信号発生回路２０を構
成する複数の抵抗素子の温度に対する抵抗値の変動率を
異ならせている。このため、温度の変化に伴って、コン
パレータ１０の一方の入力端子に入力される基準信号の
電圧を常温時とは異なる電圧に変化させることができ
る。この結果、発振回路１００は、温度変化に追従し
て、周期（または周波数）の安定した発振信号を出力す
ることができる。

【００５０】また、発振回路１００の構成としては、図
１に示される程度の、少ない素子数にて実現している。
よって、第１の実施の形態においては、回路構成の増大
を低減することができる。

【００５１】また、発振回路１００を構成する各抵抗素
子は特別な工程を必要とする構成ではなく、発振回路１
００を構成する際に必要な半導体基板のウェル層やアク
ティブ層を用いて形成することや、ＭＯＳ抵抗を用いて
形成することができる。よって、第１の実施の形態にお
いては、製造工程を複雑化することやコストの増大も低
減することができる。

【００５２】なお、抵抗素子４０は、抵抗素子２１、２
３、２５と同様に、ウェル層、アクティブ層、あるいは
ＭＯＳ抵抗にて形成してもよいことは言うまでもない。
抵抗素子４０を抵抗素子２３と同様な材質にて構成すれ
ば、抵抗素子４０の抵抗値の温度に対する変動率も低く
することができるので望ましい。抵抗素子４０を抵抗素
子２３と同様な材質にて構成する場合には、電圧ＶＨや
ＶＬの調整もよりタイミングよく対応することが望め
る。

【００５３】次に、第２の実施の形態における発振回路
についてを図面を用いて説明する。図３は、本発明の第
２の実施の形態における発振回路２００の回路図であ
る。なお、発振回路２００は半導体装置に内蔵されてい
るものとする。また、図３において、図１と同様な構成
については同様な符号を付けて説明の重複を避けるもの
とする。

【００５４】図３においては、図１におけるインバータ
５０、６０が削除されている。このため、コンパレータ
１０の出力信号がノードＮ２に直接伝達されている。つ
まり、コンパレータ１０の出力信号が発振回路２００の
発振信号として出力される。ノードＮ２に伝達された信
号を波形整形して出力するインバータを設けて、このイ
ンバータの出力を発振信号としてもよいことは言うまで
もない。

【００５５】図３においては、図１の基準信号発生回路
２０の代りに基準信号発生回路１２０が設けられてい
る。基準信号発生回路１２０は基準信号発生回路２０と
回路構成が異なるものである。図３に示す発振回路２０
０のその他の構成は図１と同様である。

【００５６】基準信号発生回路１２０は、抵抗素子１２
１と抵抗素子１２３とで構成されている。抵抗素子１２
１の一端にはコンパレータ１０の出力信号が供給され、
他端はノードＮ６に接続されている。抵抗素子１２３の
一端には電源電圧ＶＤＤより低く接地電圧ＧＮＤより高
い電圧として、ＶＤＤ／２の電圧が印加され、他端はノ
ードＮ６に接続されている。

【００５７】なお、抵抗素子１２３は抵抗素子１２１と
比較して、温度に対する抵抗値の変動率が小さくなるよ
うにしている。例えば、抵抗素子１２１を、発振回路１
００が形成される半導体基板内のＮ型ウェル層にて形成
し、抵抗素子１２３を半導体基板内の高不純物濃度のＰ
型アクティブ層にて形成する。あるいは、抵抗素子１２
１をＭＯＳトランジスタを抵抗として使用したＭＯＳ抵
抗とし、抵抗素子１２３を半導体基板内の高不純物濃度
のＰ型アクティブ層にて形成する。このように、抵抗素
子１２３を抵抗素子１２１とは異なる材質にて構成し、
抵抗素子１２３を抵抗素子１２１と比較して、温度に対
する抵抗値の変動率が小さいものとしておく。

【００５８】このような基準信号発生回路１２０はノー
ドＮ６に発生する信号を基準信号としてコンパレータ１
０のプラス側入力端子に入力する。ノードＮ６に発生す
る信号の電圧レベルは、コンパレータ１０の出力信号の
電圧により、第１の実施の形態と同様に、電圧ＶＨ（コ
ンパレータ１０の出力信号の電圧レベルがＨレベルの
時）と電圧ＶＬ（コンパレータ１０の出力信号の電圧レ
ベルがＬレベルの時）とに設定される。この電圧ＶＨあ
るいは電圧ＶＬは、抵抗素子１２１の抵抗値をＲ２１、
抵抗素子１２３の抵抗値をＲ２２とすると、抵抗分圧さ
れて次の式のように表すことができる。

【００５９】

【式６】ＶＨ＝（ＶＤＤ／２）＋（ＶＤＤ／２）×｛Ｒ２２／（Ｒ２１＋Ｒ２２）｝・・・（６）

【式７】ＶＬ＝（ＶＤＤ／２）×｛Ｒ２１／（Ｒ２１＋Ｒ２２）｝・・・（７）

【００６０】（６）式及び（７）式に示されるように、
抵抗素子１２３の一端に供給する電圧が接地電圧ＧＮＤ
であると、基準信号としての電圧が設定しずらくなる。
よって、必ずしも、本実施の形態のように電圧ＶＤＤ／
２に限定されないが、接地電圧ＧＮＤより高く、電源電
圧ＶＤＤより低い電圧を準備する必要がある。

【００６１】なお、本実施の形態のように、抵抗素子１
２３の一端に印加する電圧を電圧ＶＤＤ／２としておけ
ば、例えば、ダイナミックランダムアクセスメモリのよ
うな電圧ＶＤＤ／２を用いる装置においては、新たに、
電圧ＶＤＤ／２を発生するための構成を設ける必要がな
く、発振回路２００を適用することができる。これは、
外部から電圧ＶＤＤ／２を供給される装置においても、
内部にて電圧ＶＤＤ／２を生成する回路を有する装置に
おいても同様のことが言える。

【００６２】次に、第２の実施の形態における発振回路
２００動作についてを図面を用いて以下に詳細に説明す
る。発振回路２００におけるノードＮ１の電圧レベルの
変化は図２のノードＮ１の場合と同様であり、発振回路
２００のノードＮ２の電圧レベルの変化も２つのインバ
ータを介した出力として見れば、図２のノードＮ２と同
様である。

【００６３】まず、ノードＮ１の電圧レベルが電圧ＶＬ
以上でかつ電圧ＶＨ未満であり、発振回路２００の発振
信号に相当するノードＮ２の電圧レベルがＨレベルであ
るとする。このため、コンパレータ１０の出力信号はＨ
レベルに相当する電圧となり、基準信号発生回路１２０
のノードＮ６は電圧ＶＨとなるので、コンパレータ１０
のプラス側入力信号に印加される電圧は電圧ＶＨに基づ
くこととなる。

【００６４】ノードＮ２に発生した、電圧レベルがＨレ
ベルの信号は抵抗素子４０を介してノードＮ１に伝達さ
れる。コンデンサ３０は、ノードＮ１に伝達された、電
圧レベルがＨレベルの信号に基づき充電されていく。こ
のため、ノードＮ１の電圧の波形は図２の領域Ｃに示す
ように、徐々に上昇する。このノードＮ１の電圧と電圧
ＶＨとがコンパレータ１０にて比較される。

【００６５】ノードＮ１の電圧が電圧ＶＨに達したとす
ると、コンパレータ１０はこれを検出して、コンパレー
タ１０の出力信号の電圧レベルがＨレベルからＬレベル
へとなる。コンパレータ１０の出力信号の電圧レベルの
変化に伴って、基準信号発生回路１２０のノードＮ６は
電圧ＶＬとなるので、コンパレータ１０のプラス側入力
信号に印加される電圧は電圧ＶＬに基づくこととなる。

【００６６】ノードＮ２に発生した、電圧レベルがＬレ
ベルの信号は抵抗素子４０を介してノードＮ１に伝達さ
れる。このため、コンデンサ３０に充電されていた電荷
は放電され始める。このため、ノードＮ１の電圧の波形
は図２の領域Ｄに示すように、徐々に下降する。このノ
ードＮ１の電圧と電圧ＶＬとがコンパレータ１０にて比
較される。

【００６７】ノードＮ１の電圧が電圧ＶＬに達したとす
ると、コンパレータ１０はこれを検出して、コンパレー
タ１０の出力信号の電圧レベルがＬレベルからＨレベル
へとなる。コンパレータ１０の出力信号の電圧レベルの
変化に伴って、基準信号発生回路１２０のノードＮ６は
電圧ＶＨとなるので、コンパレータ１０のプラス側入力
信号に印加される電圧は電圧ＶＨに基づくこととなる。

【００６８】ノードＮ２に発生した、電圧レベルがＨレ
ベルの信号は抵抗素子４０を介してノードＮ１に伝達さ
れる。このため、コンデンサ３０は再び充電を始める。
このため、ノードＮ１の電圧の波形は再び図２の領域Ｃ
に示すようになる。

【００６９】この後、発振回路２００は上述の動作が繰
り返し行う。このため、ノードＮ１、ノードＮ２の電圧
の波形は図２に示すように所定の周期でＨレベルとＬレ
ベルが繰り返し発生することにより、ノードＮ２の信号
を発振信号として出力することで、発振回路２００は発
振動作を実行する。

【００７０】ここで、（３）式に（６）式及び（７）式
を代入すると、次のようになる。

【式８】ｆ＝ー〔１／［２×Ｃ×ＲＸ×［log｛Ｒ２１／（Ｒ２１＋２×Ｒ２２)｝］］〕・・・（８）

【００７１】（８）式から示されるように、発振回路１
００と同様に、発振回路２００の発振信号の周波数は電
源電圧ＶＤＤには依存しないものである。このため、発
振回路２００は、電源電圧ＶＤＤが変動したとしても、
発振回路２００の発振信号の周波数が変動することのな
い発振特性が得られる。よって、発振回路２００は、電
源電圧ＶＤＤの変動に対して安定した周波数の発振信号
を供給することができる。

【００７２】ここで、温度変化が生じた場合の発振回路
２００についてを説明する。発振回路２００が使用され
る環境の温度が常温より温度が低くなると、抵抗素子４
０の抵抗値は常温に比べて低下する。電圧ＶＬ、ＶＨの
電圧レベルに変化がないとすれば、ノードＮ２の信号が
ノードＮ１に早く到達してしまう。よって、（８）式に
より、発振回路２００の発振信号の周波数が高くなって
しまうことがわかる。この場合、発振信号の発振周期が
早くなる。

【００７３】ここで、温度が低くなることに伴って、抵
抗素子１２１、１２３の各抵抗値Ｒ２１、Ｒ２２も低下
する。上述のように、抵抗素子１２１に比較して、抵抗
素子１２３は温度に対する抵抗値の変動率が小さいもの
である。このため、抵抗素子１２１の抵抗値Ｒ２１の減
少率に比べて抵抗素子１２３の抵抗値Ｒ２２の減少率は
小さい。この結果、（６）式、（７）式から分かるよう
に、抵抗値Ｒ２２の低下が抑えられるため、抵抗素子１
２１に対する抵抗値の変動率と抵抗素子１２３に対する
抵抗値の変動率の差分に基づく分だけ、常温時に比べ
て、電圧ＶＨは高くなり、電圧ＶＬは低くなる。

【００７４】このように、抵抗素子４０の抵抗値の低下
により、ノードＮ２の信号がノードＮ１に早く到達して
しまうことに対して、コンパレータ１０によりノードＮ
１の電圧と比較される、電圧ＶＨは高くし、電圧ＶＬは
低くすることにより、コンパレータ１０の出力信号の電
圧レベルの変化を遅らすことができる。よって、常温時
より温度が低下しても、コンパレータ１０の出力信号の
電圧レベルの変化を常温時と同様な周期に調整される。
このため、発振回路２００の発振信号の周波数が高くな
ることがないので、発振信号の発振周期を安定させるこ
とができる。

【００７５】次に、常温より温度が高くなると、抵抗素
子４０の抵抗値は常温に比べて上昇する。電圧ＶＬ、Ｖ
Ｈの電圧レベルに変化がないとすれば、ノードＮ２の信
号がノードＮ１に到達するのが遅れてしまう。よって、
（８）式により、発振回路２００の発振信号の周波数が
低くなってしまうことがわかる。この場合、発振信号の
発振周期が遅くなる。

【００７６】ここで、温度が高くなることに伴って、抵
抗素子１２１、１２３の各抵抗値Ｒ２１、Ｒ２２も上昇
する。上述のように、抵抗素子１２１に比較して、抵抗
素子１２３は温度に対する抵抗値の変動率が小さいもの
である。このため、抵抗素子１２１の抵抗値Ｒ２１の増
加率に比べて抵抗素子１２３の抵抗値Ｒ２２の増加率は
小さい。この結果、（６）式、（７）式から分かるよう
に、抵抗値Ｒ２２の上昇が抑えられるため、抵抗素子１
２１に対する抵抗値の変動率と抵抗素子１２３に対する
抵抗値の変動率の差分に基づく分だけ、常温時に比べ
て、電圧ＶＨは低くなり、電圧ＶＬは高くなる。

【００７７】このように、抵抗素子４０の抵抗値の上昇
により、ノードＮ２の信号がノードＮ１に遅れて到達し
てしまうことに対して、コンパレータ１０によりノード
Ｎ１の電圧と比較される、電圧ＶＨは低くし、電圧ＶＬ
は高くすることにより、コンパレータ１０の出力信号の
電圧レベルの変化を早めることができる。よって、常温
時より温度が上昇しても、コンパレータ１０の出力信号
の電圧レベルの変化を常温時と同様な周期に調整され
る。このため、発振回路２００の発振信号の周波数が低
くなることがないので、発振信号の発振周期を安定させ
ることができる。

【００７８】つまり、抵抗素子４０の抵抗値ＲＸと抵抗
素子１２１、１２３の各抵抗値Ｒ２１、Ｒ２２との関係
が下式を満たすように設定すれば、発振信号の周波数は
温度に対して変動しなくなる。

【式９】ＲＸ(T)×log［Ｒ２１(T)／（Ｒ２１(T)＋２×Ｒ２２(T)）］＝Constant ・・・（９）（９）式における各要素の(T)は各要素が同じ温度T状態
の時の値であることを示している。

【００７９】上述のように、本発明の第２の実施の形態
における発振回路２００は、第１の実施の形態における
発振回路１００と同様に、温度変化に追従して、周期
（または周波数）の安定した発振信号を出力することが
できる。

【００８０】また、発振回路２００の構成としては、発
振回路１００よりさらに少ない素子数にて実現してい
る。よって、第２の実施の形態においては、回路構成の
増大をさらに低減することができる。

【００８１】また、発振回路２００を構成する各抵抗素
子も、発振回路１００と同様に、特別な工程を必要とす
る構成ではなく、発振回路２００を構成する際に必要な
半導体基板のウェル層やアクティブ層を用いて形成する
ことや、ＭＯＳ抵抗を用いて形成することができる。よ
って、第２の実施の形態においても、製造工程を複雑化
することやコストの増大も極力低減することができる。

【００８２】なお、抵抗素子４０は、抵抗素子１２１、
１２３と同様に、ウェル層、アクティブ層、あるいはＭ
ＯＳ抵抗にて形成してもよいことは言うまでもない。抵
抗素子４０を抵抗素子１２３と同様な材質にて構成すれ
ば、抵抗素子４０の抵抗値の温度に対する変動率も低く
することができるので望ましい。抵抗素子４０を抵抗素
子１２３と同様な材質にて構成する場合には、電圧ＶＨ
やＶＬの調整もよりタイミングよく対応することが望め
る。

【００８３】以上、本発明の発振回路についてを詳細に
説明したが、本発明は上記実施の形態の構成に限定され
るものではない。

【００８４】例えば、基準信号発生回路２０においては
３つの抵抗素子で分圧し、基準信号発生回路１２０にお
いては２つの抵抗素子で分圧しているが、より多くの抵
抗素子を用いてもよい。また、本発明の発振回路を構成
するトランジスタの導電極性も変えてもよいし、抵抗素
子を構成する半導体基板内の層の導電極性も変えてもよ
い。

【００８５】また、抵抗素子１２１の一端に入力される
信号は、コンパレータ１０の出力信号を直接でなく、コ
ンパレータ１０の出力信号がインバータを介したものを
入力するようにしてもよい。

【００８６】本発明の要旨を変更しない程度であれば、
本発明の構成は上記実施の形態に限定されることなく、
変更可能である。

【００８７】

【発明の効果】以上のように、本発明は、温度変化に追
従することにより、どのような温度下においても安定し
た周波数の発振信号を出力する発振回路を提供すること
ができる。

【００８８】また、本発明は、上記目的を実現し、回路
規模の増大や製造の複雑化を極力低減した発振回路を提
供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における発振回路１
００の回路図である。

【図２】発振回路１００におけるノードＮ１とノードＮ
２の電圧レベルの変化を示す動作波形図である。

【図３】本発明の第１の実施の形態における発振回路２
００の回路図である。

【符号の説明】

１０コンパレータ２０基準信号発生回路２１抵抗素子２３抵抗素子２５抵抗素子２７Ｐチャネル型ＭＯＳトランジスタ２９Ｎチャネル型ＭＯＳトランジスタ３０コンデンサ４０抵抗素子５０、６０インバータ１２０基準信号発生回路１２１抵抗素子１２３抵抗素子

Claims

【特許請求の範囲】

【請求項１】第１の入力端子に入力される信号と第２
の入力端子に入力される基準信号との電圧レベルを比較
し、その比較結果に応じた電圧レベルの出力信号を出力
する比較回路を用いて、前記出力信号の電圧レベルに基
づいて比較処理を制御し、前記比較回路からの前記出力
信号に基づく発振信号を出力する発振回路において、複数の抵抗手段を縦列接続して構成され、該抵抗手段に
て分圧した信号を前記基準信号として出力する基準信号
発生回路を有し、前記複数の抵抗手段には、他の抵抗手
段とは温度特性が異なる抵抗手段を含むを特徴とする発
振回路。
【請求項２】前記複数の抵抗手段は、一端に電源電圧
が印加され、他端が第１のノードに接続された第１の抵
抗手段と、一端に接地電圧が印加され、他端が第２のノ
ードに接続された第２の抵抗手段と、一端が前記第１の
ノードに接続され、他端が前記第２のノードに接続され
た第３の抵抗手段とを含み、前記基準信号発生回路は、
前記比較回路の出力信号に応じて、前記第１のノードに
生ずる信号と前記第２のノードに生ずる信号とを選択的
に、前記基準信号として出力する選択回路を有すること
を特徴とする請求項１記載の発振回路。
【請求項３】前記第１及び前記第２の抵抗手段は、半
導体基板内に形成された第１導電型のウェル層から構成
され、前記第３の抵抗手段は、前記半導体基板内に形成
された第２導電型のアクティブ層から構成されているこ
とを特徴とする請求項２記載の発振回路。
【請求項４】前記複数の抵抗手段は、一端には前記比
較回路の出力信号が入力され、他端が第１のノードに接
続された第１の抵抗手段と、一端に電源電圧より低く接
地電圧より高い電圧が印加され、他端が前記第１のノー
ドに接続された第２の抵抗手段とを含み、前記第１のノ
ードに生ずる信号を前記基準信号として出力することを
特徴とする請求項１記載の発振回路。
【請求項５】前記第１の抵抗手段は、半導体基板内に
形成された第１導電型のウェル層から構成され、前記第
２の抵抗手段は、前記半導体基板内に形成された第２導
電型のアクティブ層から構成されていることを特徴とす
る請求項４記載の発振回路。
【請求項６】前記第２の抵抗手段の一端に印加される
電圧は電源電圧の１／２の電圧であることを特徴とする
請求項４または請求項５記載の発振回路。