[go: up one dir, main page]

JP2000075324A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JP2000075324A
JP2000075324A JP11249303A JP24930399A JP2000075324A JP 2000075324 A JP2000075324 A JP 2000075324A JP 11249303 A JP11249303 A JP 11249303A JP 24930399 A JP24930399 A JP 24930399A JP 2000075324 A JP2000075324 A JP 2000075324A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
signal line
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11249303A
Other languages
Japanese (ja)
Other versions
JP3350486B2 (en
Inventor
Yoshihiro Asai
義裕 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24930399A priority Critical patent/JP3350486B2/en
Publication of JP2000075324A publication Critical patent/JP2000075324A/en
Application granted granted Critical
Publication of JP3350486B2 publication Critical patent/JP3350486B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display device which is free from the occurrence of image quality defects even if alignment layers are partly peeled without adversely affecting its characteristics. SOLUTION: Even if a disconnection arises in the wiring portion of a signal line of aluminum, the wiring of a protective layer 14a of ITO exists in the disconnected portion and, therefore, the disconnection does not occur. The degradation in the yield occurring in the disconnection of the signal line may be suppressed. At the time of forming a source electrode 13S and a drain electrode 13D and the protective layer 14a on these source electrode 13S and drain electrode 13D, the layer may be used as an etching stopper. Even if minor mask alignment occurs, the simultaneous patterning of the source electrode 13S, the drain electrode 13D and the protective layer 14a is made possible and, therefore, the source electrode 13S and the drain electrode 13D may be surely coated by the protective layer 14a. The self-alignment by the protective layer 14a is possible as well. The characteristics of a thin-film transistor is thus made constant.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
をスイッチ素子として表示画素電極アレイを構成したア
クティブマトリクス型液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device comprising a display pixel electrode array using thin film transistors as switching elements.

【0002】[0002]

【従来の技術】近年、液晶を用いた表示装置として、テ
レビ表示やグラフィックディスプレイなどを指向した大
容量で高密度のアクティブマトリクス型液晶表示装置が
開発され、実用化されている。このような表示装置で
は、クロストークがなく高コントラストに表示できるよ
うに、各画素の駆動制御手段として半導体スイッチが用
いられている。
2. Description of the Related Art In recent years, large-capacity, high-density active matrix type liquid crystal display devices for television display, graphic display, and the like have been developed and put into practical use as display devices using liquid crystal. In such a display device, a semiconductor switch is used as drive control means for each pixel so that high-contrast display can be performed without crosstalk.

【0003】この半導体スイッチとしては、透過型の表
示が可能であり、大面積化も容易であるなどの理由か
ら、薄膜トランジスタ(Thin Film Transistor:TF
T)が用いられ、絶縁基板上に形成される。
As this semiconductor switch, a thin film transistor (Thin Film Transistor: TF) can be used because it is capable of transmissive display and is easy to increase in area.
T) is used and is formed on an insulating substrate.

【0004】図3は、上述のような液晶表示装置の一例
として、特開昭56−162793号公報に示されてい
る概略断面構造を示している。この図3において、11,
12はガラスなどの透明な絶縁基板で、一方の絶縁基板11
の一主面上には、薄膜トランジスタ13と透明電極膜によ
る表示画素電極14とが、複数個マトリクス状に配置構成
されている。また、他方の絶縁基板12の一主面上には、
透明導電膜の対向電極15が全面に形成されている。これ
ら両絶縁基板11,12は、両絶縁基板11,12の各一主面が
互いに対向するように間隙を保って配置される。そし
て、この間隙の周囲は封着剤16により封止され、内部に
は液晶17が封入されている。
FIG. 3 shows a schematic cross-sectional structure disclosed in Japanese Patent Application Laid-Open No. 56-162793 as an example of the above-mentioned liquid crystal display device. In this FIG.
Reference numeral 12 denotes a transparent insulating substrate such as glass, and one of the insulating substrates 11
On one main surface, a plurality of thin film transistors 13 and display pixel electrodes 14 made of a transparent electrode film are arranged in a matrix. Also, on one main surface of the other insulating substrate 12,
A counter electrode 15 of a transparent conductive film is formed on the entire surface. These two insulating substrates 11 and 12 are arranged with a gap therebetween so that one main surface of each of the two insulating substrates 11 and 12 faces each other. The periphery of this gap is sealed with a sealing agent 16, and a liquid crystal 17 is sealed inside.

【0005】次に、図4によって薄膜トランジスタを備
えた表示画素電極アレイの一画素分の電気回路を説明す
る。図4において、21は信号線、22は走査線で、これら
信号線21および走査線22は絶縁基板11の一主面上にそれ
ぞれ複数本ずつ交差状態で、かつ、相互に絶縁された状
態で配設されている。これら信号線21および走査線22の
各交点位置にはそれぞれ薄膜トランジスタ13が設けられ
ている。各薄膜トランジスタ13のゲートは行毎に走査線
22に接続され、また、ドレインは列毎に信号線21に接続
されている。さらに、ソースは表示画素電極14に接続さ
れている。この表示画素電極14は、前述のように液晶17
を介して対向電極15と対向しており、さらに対向電極15
は直流電源24の正極側と接続している。
Next, an electric circuit for one pixel of a display pixel electrode array having a thin film transistor will be described with reference to FIG. In FIG. 4, reference numeral 21 denotes a signal line, 22 denotes a scanning line, and the signal line 21 and the scanning line 22 cross each other on one main surface of the insulating substrate 11 and are insulated from each other. It is arranged. A thin film transistor 13 is provided at each intersection of the signal line 21 and the scanning line 22. The gate of each thin film transistor 13 is a scanning line for each row.
The drain is connected to the signal line 21 for each column. Further, the source is connected to the display pixel electrode 14. The display pixel electrode 14 is connected to the liquid crystal 17 as described above.
Opposing the counter electrode 15 through the
Is connected to the positive electrode side of the DC power supply 24.

【0006】次に、回路構成による一画素分の駆動方法
を説明する。
Next, a driving method for one pixel by a circuit configuration will be described.

【0007】薄膜トランジスタ13のゲートに走査線22か
ら走査線選択電圧が印加されている期間、すなわちスイ
ッチング期間に、信号線21からドレインに映像信号が加
わると、ソースに接続されている表示画素電極14の電位
は映像信号電位と同電位に設定される。また、ゲートに
走査線非選択電圧が印加されている期間は、表示画素電
極14はこの電位を保持する。これらの結果、表示画素電
極14に対して所定の電位に設定されている対向電極15と
の間に挟持された液晶17には、映像信号電圧に応じた電
位差がかかる。そして、この電位差に応じて液晶17の配
列状態が変化することにより、この電位差の生じた液晶
の部分の光透過率が変化し、画像表示される。
When a video signal is applied from the signal line 21 to the drain during a period in which a scanning line selection voltage is applied from the scanning line 22 to the gate of the thin film transistor 13, that is, during a switching period, the display pixel electrode 14 connected to the source is Is set to the same potential as the video signal potential. The display pixel electrode 14 keeps this potential during the period when the scanning line non-selection voltage is applied to the gate. As a result, a potential difference corresponding to the video signal voltage is applied to the liquid crystal 17 sandwiched between the display pixel electrode 14 and the counter electrode 15 set to a predetermined potential. When the arrangement state of the liquid crystal 17 changes according to the potential difference, the light transmittance of the liquid crystal portion where the potential difference occurs changes, and an image is displayed.

【0008】ここで、液晶17を直流駆動すると、液晶は
分子の電気分解により劣化し、寿命が短くなるため交流
駆動が行なわれる。一般的には、対向電極15の電位を直
流電位に設定し、この対向電極電位に対して映像信号電
圧を偶奇フレームで正負対称に設定することにより、交
流駆動する。つまり、映像信号電圧は、所定の直流電圧
と映像信号に対応した正負対称な交流電圧とが加算され
たものである。
Here, when the liquid crystal 17 is driven by a direct current, the liquid crystal is degraded by electrolysis of molecules and the life is shortened, so that the liquid crystal 17 is driven by an alternating current. Generally, AC driving is performed by setting the potential of the counter electrode 15 to a DC potential, and setting the video signal voltage to the opposite electrode potential in a positive / negative symmetric manner in an even-odd frame. That is, the video signal voltage is obtained by adding a predetermined DC voltage and a positive / negative symmetric AC voltage corresponding to the video signal.

【0009】図5および図6は薄膜トランジスタを備え
た表示画素電極アレイの一画素分の断面図で、図5は薄
膜トランジスタ13部分、図6は信号線21の部分である。
5 and 6 are cross-sectional views of one pixel of a display pixel electrode array provided with a thin film transistor. FIG. 5 shows a thin film transistor 13 portion, and FIG. 6 shows a signal line 21 portion.

【0010】始めに薄膜トランジスタ13部分を図5によ
り説明する。図5において、13G はゲート電極で、この
ゲート電極13G はアレイ基板27となる一方の絶縁基板11
上に形成され、図示しない走査線と導電接続している。
このゲート電極13G の表面およびこのゲート電極13G を
含む絶縁基板11の表面はゲート絶縁膜28により覆われて
いる。このゲート絶縁膜28を介してゲート電極13G の上
面と対向する部分には、半導体層29が形成され、さら
に、この半導体層29の上部中央には絶縁体層30が形成さ
れている。
First, the thin film transistor 13 will be described with reference to FIG. In FIG. 5, 13G is a gate electrode, and this gate electrode 13G is one of the insulating substrates 11 to be an array substrate 27.
It is formed above and is conductively connected to a scanning line (not shown).
The surface of the gate electrode 13G and the surface of the insulating substrate 11 including the gate electrode 13G are covered with a gate insulating film 28. A semiconductor layer 29 is formed at a portion facing the upper surface of the gate electrode 13G via the gate insulating film 28, and an insulator layer 30 is formed at the upper center of the semiconductor layer 29.

【0011】また、13S はソース電極で、このソース電
極13S は半導体層29および絶縁体層30の図示左半分上に
オーミック層31a を介して形成する。13D はドレイン電
極で、このドレイン電極13D は、半導体層29および絶縁
体層30の図示右半分上にオーミック層31b を介して形成
される。そして、表示画素電極14は、ドレイン電極13D
の一端に重なるようにして導電接続され、かつ、ゲート
絶縁膜28上に形成されている。そして、これら全体は配
向膜32により覆われている。
Reference numeral 13S denotes a source electrode, which is formed on the left half of the semiconductor layer 29 and the insulator layer 30 via an ohmic layer 31a. 13D is a drain electrode, and this drain electrode 13D is formed on the right half of the semiconductor layer 29 and the insulator layer 30 in the figure via an ohmic layer 31b. The display pixel electrode 14 is connected to the drain electrode 13D.
And is formed on the gate insulating film 28 so as to overlap with one end of the gate insulating film 28. These components are entirely covered with an alignment film 32.

【0012】アレイ基板27に対する対向基板34は、前述
のように絶縁基板12の一主面の全体に渡って対向電極15
が形成されており、さらに、対向基板34の上面には配向
膜35が全面に渡って形成されている。そして、これらア
レイ基板27と対向基板34との間隙には、液晶17が挟持さ
れている。
As described above, the counter substrate 34 with respect to the array substrate 27 is provided over the entirety of one main surface of the insulating substrate 12.
Are formed, and an alignment film 35 is formed on the entire surface of the counter substrate 34 over the entire surface. The liquid crystal 17 is interposed between the array substrate 27 and the opposing substrate.

【0013】次に、信号線21部分を図6により説明す
る。絶縁基板11上には、前述のようにゲート絶縁膜28が
形成されており、信号線21は、各画素ごとの表示画素電
極14を避けた位置に形成されている。そして、この信号
線21も前述のように配向膜32により覆われている。
Next, the signal line 21 will be described with reference to FIG. The gate insulating film 28 is formed on the insulating substrate 11 as described above, and the signal line 21 is formed at a position avoiding the display pixel electrode 14 for each pixel. The signal line 21 is also covered with the alignment film 32 as described above.

【0014】ところで、このような構成の液晶表示装置
では、図示のように、薄膜トランジスタ13のドレイン電
極13D 、ソース電極13S および信号線21が、表示画素電
極14に対して凸形状である。液晶表示装置の製造工程に
は、配向膜32全体をローラにより液晶配向処理する工
程、いわゆるラビング工程がある。この場合、前述のよ
うにドレイン電極13D 、ソース電極13S および信号線21
は、表示画素電極14に対して凸形状であるため、これら
の部分の配向膜32は、表示画素電極14部分の配向膜32よ
り強くこすられる。このため、これらドレイン電極13D
、ソース電極13Sおよび信号線21部分の配向膜32はラビ
ング時にはがれが生じ易く、はがれが生じた場合は、配
向膜32の厚さが数μm程度であっても、これらドレイン
電極13D 、ソース電極13S および信号線21部分は直接液
晶17と接触する。
By the way, in the liquid crystal display device having such a configuration, as shown, the drain electrode 13D, the source electrode 13S and the signal line 21 of the thin film transistor 13 are convex with respect to the display pixel electrode 14. In the manufacturing process of the liquid crystal display device, there is a so-called rubbing process in which the entire alignment film 32 is subjected to a liquid crystal alignment process using a roller. In this case, as described above, the drain electrode 13D, the source electrode 13S and the signal line 21
Are convex with respect to the display pixel electrode 14, the alignment film 32 in these portions is rubbed more strongly than the alignment film 32 in the display pixel electrode 14. Therefore, these drain electrodes 13D
In the rubbing, the source electrode 13S and the alignment film 32 of the signal line 21 are likely to peel off. If the peeling occurs, even if the thickness of the alignment film 32 is about several μm, the drain electrode 13D and the source The electrode 13S and the signal line 21 are in direct contact with the liquid crystal 17.

【0015】ここで、信号線21の材料にはアルミニウム
などの化学的に活性な低抵抗金属が用いられることが多
いが、これらの金属が液晶17と直接に接触すると金属成
分が液晶17中に混入し、この付近の液晶17の比抵抗が下
がってしまう。このため、走査線22に走査線非選択電圧
が印加されている期間において、表示画素電極14が保持
するべき電荷が液晶17を介してリークするので、コント
ラストの低下や階調表示能力の低下などの画質不良を生
じる。
Here, a chemically active low-resistance metal such as aluminum is often used as a material of the signal line 21, but when these metals come into direct contact with the liquid crystal 17, a metal component is contained in the liquid crystal 17. And the specific resistance of the liquid crystal 17 in the vicinity is lowered. For this reason, during the period in which the scanning line non-selection voltage is applied to the scanning line 22, the electric charge to be held by the display pixel electrode 14 leaks through the liquid crystal 17, so that the contrast and the gradation display capability are reduced. Causes poor image quality.

【0016】このように、半導体スイッチとして薄膜ト
ランジスタ13を用いたアクティブマトリクス型液晶表示
装置では、ラビング時に電極や配線部分の配向膜にはが
れが生じやすく、このはがれにより画質不良が発生する
おそれがある。
As described above, in the active matrix type liquid crystal display device using the thin film transistor 13 as the semiconductor switch, the rubbing is likely to occur in the alignment film of the electrode and the wiring portion during the rubbing, and the peeling may cause poor image quality.

【0017】また、このように液晶に金属が接触して金
属成分が混入することを防止する構成として、たとえば
特開平2−188720号公報に記載の構成が知られて
いる。
As a configuration for preventing a metal component from being mixed with a metal in contact with a liquid crystal as described above, for example, a configuration described in JP-A-2-188720 is known.

【0018】この特開平2−188720号公報には、
アルミニウムの信号線の上にこの信号線より幅広のIT
Oを被覆し、このITOを液晶と接触させているもので
ある。そして、ITOがマスクずれしても確実に信号線
を被覆し、液晶と信号線のアルミニウムが接触すること
を防止している。
Japanese Patent Application Laid-Open No. 2-188720 discloses that
IT wider than this signal line on aluminum signal line
O, and the ITO is brought into contact with the liquid crystal. Also, even if the ITO is displaced by the mask, the signal lines are surely covered, and the liquid crystal and the aluminum of the signal lines are prevented from coming into contact with each other.

【0019】[0019]

【発明が解決しようとする課題】しかしながら、上記特
開平2−188720号公報に記載の構成の場合、単に
信号線であるため信号線より幅広のITOを用いても特
性に大きな問題は生じにくいが、薄膜トランジスタのド
レイン電極およびソース電極上に形成しようとする場
合、ドレイン電極およびソース電極が半導体層上に接触
する面積が変わってしまうと、薄膜トランジスタの特性
が大きく異なってしまう問題を有している。
However, in the case of the configuration described in Japanese Patent Application Laid-Open No. Hei 2-188720, even if ITO having a width wider than that of the signal line is used, a large problem does not easily occur in the structure. In addition, when the thin film transistor is to be formed on the drain electrode and the source electrode, if the area where the drain electrode and the source electrode are in contact with the semiconductor layer is changed, the characteristics of the thin film transistor are greatly different.

【0020】本発明は、上記問題点に鑑みなされたもの
で、特性に悪影響を与えることなく、ラビングにより配
向膜の一部にはがれが生じても、その付近に比抵抗の低
下が生じることがなく、比抵抗の低下に起因する画質不
良が生じることのないアクティブマトリクス型液晶表示
装置を提供することを目的とする。
The present invention has been made in view of the above problems. Even if a part of the alignment film is peeled off by rubbing without deteriorating the characteristics, the specific resistance may be reduced in the vicinity thereof. It is another object of the present invention to provide an active matrix type liquid crystal display device that does not cause image quality failure due to a decrease in specific resistance.

【0021】[0021]

【課題を解決するための手段】本発明は、絶縁基板、こ
の絶縁基板の一主面上に互いに交差して配置される複数
本の走査線および信号線、前記走査線に接続されるゲー
ト電極、このゲート電極上に配置される絶縁膜、この絶
縁膜上に配置される半導体膜、この半導体膜の所定の位
置に設けられた絶縁膜、前記半導体膜および前記信号線
に電気的に接続されるソース電極および前記半導体膜に
電気的に接続されるドレイン電極を有し前記走査線およ
び信号線の各交点近くに配置される薄膜トランジスタ、
この薄膜トランジスタのドレイン電極に接続されこの薄
膜トランジスタを介して前記走査線および信号線に接続
される表示画素電極、および、この表示画素電極と同じ
材料で前記信号線、前記ソース電極および前記ドレイン
電極上に配設された保護層を備えたアレイ基板と、この
アレイ基板に対向する対向基板と、前記アレイ基板と対
向基板との間に配置される液晶とを具備したものであ
る。
According to the present invention, there is provided an insulating substrate, a plurality of scanning lines and signal lines arranged crossing each other on one principal surface of the insulating substrate, and a gate electrode connected to the scanning lines. An insulating film disposed on the gate electrode, a semiconductor film disposed on the insulating film, an insulating film provided at a predetermined position of the semiconductor film, electrically connected to the semiconductor film and the signal line. A thin film transistor having a source electrode and a drain electrode electrically connected to the semiconductor film and arranged near each intersection of the scanning line and the signal line;
A display pixel electrode connected to the drain electrode of the thin film transistor and connected to the scanning line and the signal line via the thin film transistor; and the same material as that of the display pixel electrode, on the signal line, the source electrode, and the drain electrode. An array substrate provided with a protective layer disposed thereon, a counter substrate facing the array substrate, and a liquid crystal disposed between the array substrate and the counter substrate.

【0022】そして、たとえば信号線、ソース電極およ
びドレイン電極上には表示画素電極と同じ材料の保護層
が配設されているため、ソース電極およびドレイン電極
が液晶と直接接触することがないので、液晶中に信号
線、ソース電極およびドレイン電極が直接接触すること
により生ずる液晶の変化によるコントラストの低下や階
調表示能力の低下などの画質不良を防止し、また、半導
体膜の所定の位置に絶縁膜を設け、この絶縁膜により半
導体膜に接触するソース電極およびドレイン電極の面積
が規定されるため、ソース電極およびドレイン電極の半
導体に接する面積も一定になり、さらに、絶縁膜を設け
るように自己整合にすることもできる。
Since a protective layer made of the same material as that of the display pixel electrode is provided on the signal line, the source electrode, and the drain electrode, the source electrode and the drain electrode do not come into direct contact with the liquid crystal. Prevents image quality defects such as reduced contrast and reduced gradation display capability due to changes in the liquid crystal caused by the direct contact of the signal line, source electrode, and drain electrode in the liquid crystal. A film is provided, and the area of the source electrode and the drain electrode in contact with the semiconductor film is defined by the insulating film. Therefore, the area of the source electrode and the drain electrode in contact with the semiconductor becomes constant. It can also be matched.

【0023】また、信号線、ソース電極およびドレイン
電極は、アルミニウムであるもので、これら信号線、ソ
ース電極およびドレイン電極の金属が保護層に被覆され
ているため、液晶と直接接触することがなく、液晶の被
抵抗が低下によるコントラストの低下や階調表示能力の
低下などの画質不良を防止する。
The signal line, the source electrode, and the drain electrode are made of aluminum. Since the metal of the signal line, the source electrode, and the drain electrode is covered with the protective layer, the metal does not come into direct contact with the liquid crystal. Further, it is possible to prevent image quality defects such as a decrease in contrast and a decrease in gradation display capability due to a decrease in resistance of the liquid crystal.

【0024】さらに、アレイ基板は、表示画素電極およ
び保護層上に直接配置される配向膜を有するもので、配
向膜に仮にはがれなどが生じても、信号線、ソース電極
およびドレイン電極が表示画素電極と同じ材料の保護層
で被覆されているため、パッシベーション膜を形成する
ことなく信号線、ソース電極およびドレイン電極が液晶
に直接接触することを防止できるため、構造を簡単にし
ても液晶中に信号線、ソース電極およびドレイン電極が
直接接触することにより生ずる液晶の変化によるコント
ラストの低下や階調表示能力の低下などの画質不良を防
止する。
Further, the array substrate has an alignment film directly disposed on the display pixel electrode and the protective layer. Even if the alignment film is peeled off, the signal line, the source electrode and the drain electrode are connected to the display pixel electrode. Covered with a protective layer of the same material as the electrodes, the signal lines, source and drain electrodes can be prevented from directly contacting the liquid crystal without forming a passivation film. An image quality defect such as a decrease in contrast and a decrease in gradation display capability due to a change in liquid crystal caused by direct contact between a signal line, a source electrode, and a drain electrode is prevented.

【0025】[0025]

【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0026】図1および図2は薄膜トランジスタを備え
た表示画素電極アレイの一画素分の断面図で、図1は薄
膜トランジスタ13の部分、図2は信号線21の部分であ
る。なお、これらの構成は、図5および図6で示した従
来の構成と共通する部分が多いので、共通部分には、同
一符号を付して説明する。
FIGS. 1 and 2 are cross-sectional views of one pixel of a display pixel electrode array provided with a thin film transistor. FIG. 1 shows a thin film transistor 13 portion, and FIG. 2 shows a signal line 21 portion. Note that these configurations have many parts in common with the conventional configuration shown in FIGS. 5 and 6, and therefore, the common parts will be described with the same reference numerals.

【0027】まず、薄膜トランジスタ13の部分を図1に
より説明する。
First, the thin film transistor 13 will be described with reference to FIG.

【0028】図1に示すように、ゲート電極13G は、ア
レイ基板27となる一方の絶縁基板11上に形成され、図示
しない走査線と導電接続されている。そして、このゲー
ト電極13G の表面およびゲート電極13G を含む絶縁基板
11の表面はゲート絶縁膜28により覆われている。このゲ
ート絶縁膜28を介してゲート電極13G の上面と対向する
部分には、半導体膜としての半導体層29が形成され、さ
らにこの半導体層29の上部中央には絶縁体層30が形成さ
れている。
As shown in FIG. 1, the gate electrode 13G is formed on one of the insulating substrates 11 to be the array substrate 27, and is conductively connected to a scanning line (not shown). The surface of the gate electrode 13G and the insulating substrate including the gate electrode 13G
The surface of 11 is covered with a gate insulating film 28. A semiconductor layer 29 as a semiconductor film is formed in a portion facing the upper surface of the gate electrode 13G via the gate insulating film 28, and an insulator layer 30 is formed in the upper center of the semiconductor layer 29. .

【0029】また、ソース電極13S は、半導体層29およ
び絶縁体層30上の一部にオーミック層31a を介して形成
され、ドレイン電極13D は、半導体層29および絶縁体層
30上の他の一部に、オーミック層31b を介して形成され
る。表示画素電極14は、ドレイン電極13D の一端に重な
るようにして導電接続され、かつ、ゲート絶縁膜28上に
形成されている。
The source electrode 13S is formed on the semiconductor layer 29 and a part of the insulator layer 30 via the ohmic layer 31a, and the drain electrode 13D is formed on the semiconductor layer 29 and the insulator layer 30.
It is formed on the other part of the substrate 30 via the ohmic layer 31b. The display pixel electrode 14 is conductively connected so as to overlap one end of the drain electrode 13D, and is formed on the gate insulating film 28.

【0030】さらに、ソース電極13S およびドレイン電
極13D と信号線21との表面側、すなわち、対向基板34と
の間に挟持される液晶17側の面は、表示画素電極14と同
一の材料、たとえばITO(Indium Tin Oxide)の保護
層14a によって覆われる。さらに、これら表示画素電極
14および保護層14a は配向膜32により直接覆われる。
Further, the surface side of the source electrode 13S and the drain electrode 13D and the signal line 21, that is, the surface of the liquid crystal 17 sandwiched between the counter substrate 34 is made of the same material as the display pixel electrode 14, for example. It is covered with a protective layer 14a of ITO (Indium Tin Oxide). Furthermore, these display pixel electrodes
14 and the protective layer 14a are directly covered by the alignment film 32.

【0031】また、アレイ基板27および対向基板34の絶
縁基板11,12の両外側には、偏向板36,37が形成されて
いる。
On both outer sides of the insulating substrates 11 and 12 of the array substrate 27 and the counter substrate 34, deflecting plates 36 and 37 are formed.

【0032】なお、アレイ基板27に対する対向基板34
は、図5および図6で示したものと同じであり、絶縁基
板12の一主面の全体に渡って対向電極15が形成されてお
り、さらに絶縁基板12の上面には配向膜35が全面に渡っ
て形成されている。
The counter substrate 34 with respect to the array substrate 27
Is the same as that shown in FIG. 5 and FIG. 6, in which an opposing electrode 15 is formed over the entire main surface of the insulating substrate 12, and an alignment film 35 is further formed on the upper surface of the insulating substrate 12. Is formed over.

【0033】信号線21は、図2で示すように、絶縁基板
11上のゲート絶縁膜28上に、各画素ごとの表示画素電極
14を避けた状態で形成されている。そして、この信号線
21も、表示画素電極14と同一の材料、たとえばITOの
保護層14a によって覆われたのち、前述したように配向
膜32により覆われている。なお、これら信号線21および
走査線22の交点に、薄膜トランジスタ13が配設されてい
る。
The signal line 21 is, as shown in FIG.
Display pixel electrode for each pixel on the gate insulating film 28 on 11
It is formed in a state avoiding 14. And this signal line
21 is also covered with the same material as the display pixel electrode 14, for example, the protective layer 14a of ITO, and then covered with the alignment film 32 as described above. The thin film transistor 13 is provided at the intersection of the signal line 21 and the scanning line 22.

【0034】上記構成において、薄膜トランジスタ13の
ドレイン電極13D 、ソース電極13Sおよび信号線21に
は、一般に同一材料が用いられており、表示画素電極14
に対して凸形状である。このため、ラビング時に、これ
らドレイン電極13D 、ソース電極13S および信号線21部
分の配向膜32は、表示画素電極14部分の配向膜より強く
こすられ、これらの部分の配向膜にはがれが生じること
がある。
In the above structure, the same material is generally used for the drain electrode 13D, the source electrode 13S and the signal line 21 of the thin film transistor 13, and the display pixel electrode 14
Is convex. Therefore, during the rubbing, the alignment film 32 of the drain electrode 13D, the source electrode 13S, and the signal line 21 is rubbed more strongly than the alignment film of the display pixel electrode 14, and the alignment film of these portions may peel off. is there.

【0035】ここで、配向膜32の一部、たとえば信号線
21部分の配向膜に全面的あるいは部分的にはがれが生じ
た場合、信号線21は、信号線材料であるたとえばアルミ
ニウムの表面の液晶17に接する部分に表示画素電極14と
同じ材料であるITOの保護層14a が形成されているた
め、アルミニウムの信号線21が液晶17と直接接触するこ
とはない。したがって、従来のようにアルミニウムなど
の金属成分が液晶17中に混入し、この付近の液晶17の比
抵抗が下がり、コントラストの低下や階調表示能力の低
下などの画質不良を生じることもない。なお、保護膜14
a のITOは酸化物であり、化学的には非常に安定であ
り、保護膜14a 自体が液晶17と直接接触してもITO成
分が液晶17中に混入することもなく、したがって、配向
膜32のはがれが生じた付近の比抵抗が低下することもな
く、この比抵抗の低下を原因とする画質低下が生じるこ
ともない。さらに、薄膜トランジスタ13のドレイン電極
13D およびソース電極13S の表面の配向膜32の一部には
がれが生じた場合にも同様である。
Here, a part of the alignment film 32, for example, a signal line
If the alignment film in the portion 21 is completely or partially peeled off, the signal line 21 is made of ITO, which is the same material as the display pixel electrode 14, in a portion in contact with the liquid crystal 17 on the surface of aluminum, which is a signal line material. Since the protective layer 14a is formed, the aluminum signal line 21 does not directly contact the liquid crystal 17. Therefore, unlike the conventional case, a metal component such as aluminum is mixed into the liquid crystal 17, the specific resistance of the liquid crystal 17 in the vicinity is reduced, and the image quality defect such as a decrease in contrast and a decrease in gradation display capability does not occur. The protective film 14
The ITO of a is an oxide and is chemically very stable. Even if the protective film 14a itself comes into direct contact with the liquid crystal 17, no ITO component is mixed into the liquid crystal 17, and therefore, the orientation film 32 The specific resistance in the vicinity of the peeling does not decrease, and the image quality does not deteriorate due to the decrease in the specific resistance. Furthermore, the drain electrode of the thin film transistor 13
The same applies to a case where a part of the alignment film 32 on the surface of the source electrode 13S is removed.

【0036】また、信号線21のアルミニウムの表面に保
護層14a のITOが形成された二重構造のため、アルミ
ニウムの信号線21の配線部分に断線が生じても、この断
線部分にはITOの保護層14a の配線が存在するために
断線にはならず、信号線21の断線に起因する歩留まりの
低下を抑えることができ、液晶表示装置自体の信頼性も
向上する。さらに、絶縁層30を用いることにより、ソー
ス電極13S およびドレイン電極13D と、これらソース電
極13S およびドレイン電極13D 上の保護層14aを形成す
る際に、エッチングストッパ層として用いることがで
き、多少のマスクずれが発生しても、ソース電極13S お
よびドレイン電極13D と保護層14a とを同時にパターニ
ングできるため、保護層14a により確実にソース電極13
S およびドレイン電極13D を被覆でき、また、保護層14
a により自己整合させることもでき、ソース電極13S お
よびドレイン電極13D の半導体層29に接触する面積も所
定値にできるので、薄膜トランジスタ13の特性も一定に
できる。なお、製造工程自体は従来と変わりないので、
歩留まり低下の新たな要因となる製造工程の複雑化を伴
うことがなく、効果を期待できる。
Further, since the signal line 21 has a double structure in which the ITO of the protective layer 14a is formed on the surface of the aluminum, even if the wiring of the aluminum signal line 21 is disconnected, the disconnection of the ITO occurs in this disconnected portion. The presence of the wiring of the protective layer 14a does not cause a disconnection, the reduction in yield due to the disconnection of the signal line 21 can be suppressed, and the reliability of the liquid crystal display device itself can be improved. Further, by using the insulating layer 30, when forming the source electrode 13S and the drain electrode 13D and the protective layer 14a on the source electrode 13S and the drain electrode 13D, the insulating layer 30 can be used as an etching stopper layer. Even if a shift occurs, the source electrode 13S and the drain electrode 13D and the protective layer 14a can be patterned at the same time.
S and drain electrode 13D.
a, the area of the source electrode 13S and the drain electrode 13D in contact with the semiconductor layer 29 can be made a predetermined value, so that the characteristics of the thin film transistor 13 can be made constant. Since the manufacturing process itself is the same as before,
The effect can be expected without complicating the manufacturing process, which is a new factor for lowering the yield.

【0037】本実施の形態によれば、信号線21のアルミ
ニウム上にITOとの保護膜を形成したが、ITOに代
えてSnO2 (酸化錫)、In2 3 (酸化インジウ
ム)を用いることもできる。
According to this embodiment, the protective film with ITO is formed on the aluminum of the signal line 21, but SnO 2 (tin oxide) and In 2 O 3 (indium oxide) are used instead of ITO. Can also.

【0038】[0038]

【発明の効果】本発明によれば、たとえば信号線、ソー
ス電極およびドレイン電極上には表示画素電極と同じ材
料の保護層が配設されているため、ソース電極およびド
レイン電極が液晶と直接接触することがないので、液晶
中に信号線、ソース電極およびドレイン電極が直接接触
することにより生ずる液晶の変化によるコントラストの
低下や階調表示能力の低下などの画質不良を防止し、ま
た、半導体膜の所定の位置に絶縁膜を設け、この絶縁膜
により半導体膜に接触するソース電極およびドレイン電
極の面積が規定されるため、ソース電極およびドレイン
電極の半導体に接する面積も一定になり、さらに、絶縁
膜を設けるように自己整合にすることもでき、特性を一
定にすることができて、画質不良を生じさせることはな
く、常に良好な画質を維持できる。
According to the present invention, since the protective layer made of the same material as the display pixel electrode is provided on, for example, the signal line, the source electrode and the drain electrode, the source electrode and the drain electrode are in direct contact with the liquid crystal. This prevents image quality defects such as a decrease in contrast and a decrease in gradation display capability due to a change in the liquid crystal caused by direct contact of the signal line, the source electrode, and the drain electrode in the liquid crystal. The insulating film is provided at a predetermined position, and the area of the source electrode and the drain electrode in contact with the semiconductor film is defined by the insulating film. Therefore, the area of the source electrode and the drain electrode in contact with the semiconductor becomes constant, and The film can be self-aligned so as to provide a film, and the characteristics can be kept constant. It can be maintained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のアクティブマトリクス型液晶表示装置
の一実施の形態を示す薄膜トランジスタ部分を示す断面
図である。
FIG. 1 is a cross-sectional view showing a thin film transistor portion showing an embodiment of an active matrix type liquid crystal display device of the present invention.

【図2】同上信号線の部分を示す断面図である。FIG. 2 is a cross-sectional view showing a signal line part according to the first embodiment;

【図3】従来の一般的なアクティブマトリクス型液晶表
示装置の内部構造を示す断面図である。
FIG. 3 is a sectional view showing the internal structure of a conventional general active matrix type liquid crystal display device.

【図4】図3で示したアクティブマトリクス型液晶表示
装置における表示画素電極アレイの一画素分の電気回路
を示す等価回路図である。
4 is an equivalent circuit diagram showing an electric circuit for one pixel of a display pixel electrode array in the active matrix liquid crystal display device shown in FIG.

【図5】従来のアクティブマトリクス型液晶表示装置の
薄膜トランジスタ部分を示す断面図である。
FIG. 5 is a sectional view showing a thin film transistor portion of a conventional active matrix type liquid crystal display device.

【図6】同上信号線の部分を示す断面図である。FIG. 6 is a sectional view showing a signal line part according to the first embodiment;

【符号の説明】[Explanation of symbols]

11,12 絶縁基板 13 薄膜トランジスタ 13D ドレイン電極 13G ゲート電極 13S ソース電極 14 表示画素電極 14a 保護層 17 液晶 21 信号線 22 走査線 27 アレイ基板 28 ゲート絶縁膜 29 半導体膜としての半導体層 32 配向膜 34 対向基板 11, 12 Insulating substrate 13 Thin film transistor 13D Drain electrode 13G Gate electrode 13S Source electrode 14 Display pixel electrode 14a Protective layer 17 Liquid crystal 21 Signal line 22 Scan line 27 Array substrate 28 Gate insulating film 29 Semiconductor layer as semiconductor film 32 Alignment film 34 substrate

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板、この絶縁基板の一主面上に互
いに交差して配置される複数本の走査線および信号線、
前記走査線に接続されるゲート電極、このゲート電極上
に配置される絶縁膜、この絶縁膜上に配置される半導体
膜、この半導体膜の所定の位置に設けられた絶縁膜、前
記半導体膜および前記信号線に電気的に接続されるソー
ス電極および前記半導体膜に電気的に接続されるドレイ
ン電極を有し前記走査線および信号線の各交点近くに配
置される薄膜トランジスタ、この薄膜トランジスタのド
レイン電極に接続されこの薄膜トランジスタを介して前
記走査線および信号線に接続される表示画素電極、およ
び、この表示画素電極と同じ材料で前記信号線、前記ソ
ース電極および前記ドレイン電極上に配設された保護層
を備えたアレイ基板と、 このアレイ基板に対向する対向基板と、 前記アレイ基板と対向基板との間に配置される液晶とを
具備したことを特徴とするアクティブマトリクス型液晶
表示装置。
An insulating substrate, a plurality of scanning lines and signal lines arranged on one main surface of the insulating substrate so as to cross each other;
A gate electrode connected to the scanning line, an insulating film disposed on the gate electrode, a semiconductor film disposed on the insulating film, an insulating film provided at a predetermined position on the semiconductor film, the semiconductor film, A thin film transistor having a source electrode electrically connected to the signal line and a drain electrode electrically connected to the semiconductor film, arranged near each intersection of the scanning line and the signal line; A display pixel electrode connected and connected to the scanning line and the signal line via the thin film transistor, and a protective layer provided on the signal line, the source electrode, and the drain electrode using the same material as the display pixel electrode An array substrate comprising: a counter substrate facing the array substrate; and a liquid crystal disposed between the array substrate and the counter substrate. Active matrix liquid crystal display device, characterized in that.
【請求項2】 信号線、ソース電極およびドレイン電極
は、アルミニウムであることを特徴とする請求項1記載
のアクティブマトリクス型液晶表示装置。
2. The active matrix type liquid crystal display device according to claim 1, wherein the signal line, the source electrode and the drain electrode are made of aluminum.
【請求項3】 アレイ基板は、表示画素電極および保護
層上に直接配置される配向膜を有することを特徴とする
請求項1または2記載のアクティブマトリクス型液晶表
示装置。
3. The active matrix liquid crystal display device according to claim 1, wherein the array substrate has an alignment film disposed directly on the display pixel electrode and the protective layer.
JP24930399A 1999-09-02 1999-09-02 Active matrix type liquid crystal display Expired - Fee Related JP3350486B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24930399A JP3350486B2 (en) 1999-09-02 1999-09-02 Active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24930399A JP3350486B2 (en) 1999-09-02 1999-09-02 Active matrix type liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP25660191A Division JP3165194B2 (en) 1991-10-03 1991-10-03 Method for manufacturing active matrix type liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2000075324A true JP2000075324A (en) 2000-03-14
JP3350486B2 JP3350486B2 (en) 2002-11-25

Family

ID=17190985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24930399A Expired - Fee Related JP3350486B2 (en) 1999-09-02 1999-09-02 Active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JP3350486B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828859B1 (en) * 2005-10-20 2008-05-09 가시오게산키 가부시키가이샤 Thin-film transistor panel and method for manufacturing the same
US7592701B2 (en) 2004-12-28 2009-09-22 Toshiba Matsushita Display Technology Co., Ltd. Electrode structure, part mounting structure and liquid crystal display unit equipped with the part mounting structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592701B2 (en) 2004-12-28 2009-09-22 Toshiba Matsushita Display Technology Co., Ltd. Electrode structure, part mounting structure and liquid crystal display unit equipped with the part mounting structure
KR100828859B1 (en) * 2005-10-20 2008-05-09 가시오게산키 가부시키가이샤 Thin-film transistor panel and method for manufacturing the same
US8089068B2 (en) 2005-10-20 2012-01-03 Casio Computer Co., Ltd. Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same

Also Published As

Publication number Publication date
JP3350486B2 (en) 2002-11-25

Similar Documents

Publication Publication Date Title
JP3210437B2 (en) Liquid crystal display
EP1055960B1 (en) Liquid crystal display device
KR100244447B1 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
US5434686A (en) Active matrix display device
TWI428677B (en) Liquid crystal device, method of manufacturing liquid crystal device, and electronic device
US20010028071A1 (en) Array substrate for use in LCD device and method of fabricating same
GB2329061A (en) Liquid crystal display and method of manufacturing the same.
JP2002162914A (en) Method for darkening pixel
EP0412831B1 (en) An active matrix board
JP2005018080A (en) Thin film transistor array panel and method of repairing liquid crystal display device including the same
US7936424B2 (en) Liquid crystal display panel with light leakage prevention film and method for manufacturing the same
JPH0784284A (en) Liquid crystal display device
JP2001511261A (en) Color filter structure and manufacturing method
JP3335567B2 (en) Active matrix type liquid crystal display device and its defect repair method
JPH10268356A (en) Liquid crystal display device
JP3350486B2 (en) Active matrix type liquid crystal display
JP3350485B2 (en) Active matrix type liquid crystal display
KR0124976B1 (en) Liquid crystal display for improving aperture ratio and manufacturing method thereof
JP3119912B2 (en) Liquid crystal display
JPH11212120A (en) Liquid crystal display device and production thereof
JPH09230385A (en) Active matrix display device and method for repairing its defect
JP3519272B2 (en) Liquid crystal display device and method of manufacturing the same
JP3165194B2 (en) Method for manufacturing active matrix type liquid crystal display device
JP2690404B2 (en) Active matrix substrate
JP3323423B2 (en) LCD panel

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070913

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees