[go: up one dir, main page]

JP2000067105A - 集積回路の検査容易化設計方法 - Google Patents

集積回路の検査容易化設計方法

Info

Publication number
JP2000067105A
JP2000067105A JP11106082A JP10608299A JP2000067105A JP 2000067105 A JP2000067105 A JP 2000067105A JP 11106082 A JP11106082 A JP 11106082A JP 10608299 A JP10608299 A JP 10608299A JP 2000067105 A JP2000067105 A JP 2000067105A
Authority
JP
Japan
Prior art keywords
integrated circuit
register
design method
scanned
reconvergence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11106082A
Other languages
English (en)
Inventor
Toshinori Hosokawa
利典 細川
Toshihiro Hiraoka
敏洋 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11106082A priority Critical patent/JP2000067105A/ja
Priority to TW088108697A priority patent/TW466401B/zh
Priority to US09/326,231 priority patent/US6510535B1/en
Priority to EP99111173A priority patent/EP0964257A1/en
Publication of JP2000067105A publication Critical patent/JP2000067105A/ja
Priority to US10/241,149 priority patent/US20030009716A1/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583Design for test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 スキャン化FFを同定する検査容易化設計方
法として、従来よりも検査系列生成を容易にする。 【解決手段】 集積回路からFF関係グラフを作成し
(SA1)、このFF関係グラフからセルフループを構
成するFFを認識した上で(SA2)、全てのFFをス
キャン化する(SA3)。そして、セルフループを構成
しない全FFを、検査系列生成の困難度との関連度合を
表す所定の評価指標に従って、ソートする(SA4)。
例えば、平衡再収斂構造との関連度合を表す指標を評価
指標として用いる。このソート順に、セルフループを構
成しない各FFについて、非スキャン化すると仮定した
ときに集積回路がn重整列構造になるか否かの判定を行
い、スキャン化するか否かを決定する(SA5〜SA
8)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路の検査容
易化設計手法に関するものである。
【0002】
【従来の技術】従来の検査容易化設計の手法の代表的な
ものとして、スキャン設計方法がある。スキャン設計方
法とは、論理設計された集積回路内のフリップフロップ
(FF)を、外部から直接に制御(スキャンイン)およ
び観測(スキャンアウト)可能なスキャンFFに置き換
え、スキャンFFを外部入出力として扱うことによっ
て、検査系列の生成が容易になるようにするものである
(1990年,コンピュータサイエンスプレス(Computer S
cience Press)社発行,「Digital Systems Tesingand
Testable DESIGN」,9章デザインフォーテスタビリテ
ィ(Design For Testability)参照)。
【0003】スキャン設計には、回路中の全てのFFを
スキャンFFに置き換えるフルスキャン設計手法と、回
路中の一部のFFをスキャンFFに置き換えるパーシャ
ルスキャン設計手法とがある。フルスキャン設計手法
は、テスト回路の付加による面積増大、速度低下、消費
電力増加といった問題を生じるが、パーシャルスキャン
設計はこれらの問題を低減することができる。パーシャ
ルスキャン設計におけるスキャン化するFFの同定方法
については、「An Exact Algorithm for Selecting Part
ial Scan Flipflop」(1994年,DAC(design automation co
nference),pp81〜pp86)とその参考文献に詳しく書かれ
ている。
【0004】また、集積回路がn重整列構造になるよう
にスキャン化するFFを同定するという手法がすでに提
案されている(「A partial scan design method based
onn-fold line up structures」(1997年,6th Asian
test symposium, PP306-311)参照)。「n重整列構
造」とは、故障検査系列生成が容易な構造(例えば特開
平10−124562号公報参照)であり、n重整列構
造になるようスキャン化FFを同定することによって、
従来のパーシャルスキャン設計では得られないような高
い故障検出率を得ることができる。
【0005】図51は集積回路がn重整列構造になるよ
うにスキャン化するFFを同定する手順を示すフローチ
ャートである。まず、全てのFFをスキャン化して(S
J3)、いわゆるフルスキャンの回路を構成する。そし
て、あるスキャンFFを非スキャン化したときに回路構
造がn重整列構造になるか否かを判定し、n重整列構造
になるときはそのFFを非スキャン化するものと決定す
る一方、そうでないときはそのFFをスキャン化するも
のと決定する(SJ5〜SJ7)。このような処理を、
セルフループを構成しない全てのFFに対して実行する
(SJ4)。
【0006】
【発明が解決しようとする課題】ところが、従来のアル
ゴリズムでは、集積回路がn重整列構造になるようにス
キャン化するFFを同定するものの、同定した後の集積
回路のスキャン化率については考慮していない。このた
め、検査容易化設計の結果として、スキャン化率が必要
以上に高まることがある。スキャン化率が高ければ、そ
の分、集積回路に付加するテスト回路の面積が増大する
ため、パーシャルスキャンの利点が薄まることになる。
【0007】また、本願発明者の検討によると、従来の
アルゴリズムでは、スキャン化するか否かの判定を行う
FFの順序によって、集積回路のスキャン化率や、検査
系列生成の困難度に、大きな差が出ることが分かった。
【0008】前記の問題に鑑み、本発明は、スキャン化
するFFまたはレジスタを同定する検査容易化設計方法
として、より高い故障検出効率が得られるようにするこ
とを課題とする。
【0009】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項1の発明が講じた解決手段は、ゲートレベ
ルまたはレジスタ・トランスファ・レベルで設計された
集積回路に対し、製造後の検査が容易になるよう、設計
変更を行う検査容易化設計方法として、前記集積回路の
全てのフリップフロップ(FF)またはレジスタをスキ
ャン化するものとして仮決定するフルスキャン処理と、
FFまたはレジスタのソートを検査系列生成の困難度と
の関連度合を表す所定の評価指標に従って行うソート処
理と、前記フルスキャン処理においてスキャン化するも
のとして仮決定された各FFまたはレジスタについて、
前記ソート処理によって得たソート順に従って、当該F
Fまたはレジスタをスキャン化しないものと仮定したと
きに前記集積回路がn重整列構造になるか否かを判定
し、n重整列構造になるときは、スキャン化しないもの
として仮決定する一方、n重整列構造にならないとき
は、スキャン化するものとする仮決定を維持する非スキ
ャン化選択処理とを備え、非スキャン化選択処理を実行
した結果、スキャン化するものとして仮決定されている
FFまたはレジスタを、スキャン化するFFまたはレジ
スタとして確定するものである。
【0010】請求項1の発明によると、各FFまたはレ
ジスタについて、検査系列生成困難度との関連度合を表
す所定の評価指標に従ったソート順に、スキャン化する
か否かの判定が行われる。このため、検査系列の生成が
より容易な回路を得ることができ、従来よりも故障検出
効率が向上する。
【0011】請求項2の発明では、前記請求項1の発明
におけるソート順は、前記所定の評価指標が表す関連度
合が低い方から高い方への順であるものとする。
【0012】請求項3の発明では、前記請求項1の発明
におけるソート処理は、前記集積回路が有する平衡再収
斂構造を認識し、認識した平衡再収斂構造との関連度合
を表す指標を前記所定の評価指標としてFFまたはレジ
スタのソートを行うものとする。
【0013】請求項4の発明では、前記請求項1の発明
におけるソート処理は、前記集積回路を表すFF関係グ
ラフまたはレジスタ関係グラフにおける入出力数を前記
所定の評価指標としてFFまたはレジスタのソートを行
うものとする。
【0014】請求項5の発明では、前記請求項1の発明
におけるソート処理は、最大順序入力距離および最大順
序出力距離を用いた所定の演算の演算結果を前記所定の
評価指標としてFFまたはレジスタのソートを行うもの
とする。
【0015】請求項6の発明では、前記請求項1の発明
における非スキャン化選択処理は、セルフループ構造を
持つものとして認識したFFまたはレジスタについては
前記判定処理を省き、スキャン化するものとする仮決定
を維持するものとする。
【0016】請求項7の発明では、前記請求項1の発明
は、前記集積回路から単一出力FFまたは単一出力レジ
スタを探索する処理を備え、前記非スキャン化選択処理
は、探索された単一出力FFまたは単一出力レジスタに
ついては前記判定処理を省き、スキャン化するものとす
る仮決定を維持するものとする。
【0017】請求項8の発明では、前記請求項1の発明
は、前記集積回路から単一入出力FFまたは単一入出力
レジスタを探索する処理を備え、前記非スキャン化選択
処理は、探索された単一出力FFまたは単一出力レジス
タについては前記判定処理を省き、スキャン化するもの
とする仮決定を維持するものとする。
【0018】また、請求項9の発明が講じた解決手段
は、ゲートレベルまたはレジスタ・トランスファ・レベ
ルで設計された集積回路に対し、製造後の検査が容易に
なるよう、設計変更を行う検査容易化設計方法として、
前記集積回路が所定の条件を満たす平衡再収斂構造を有
さないように、スキャン化するFFまたはレジスタを決
定するものである。
【0019】請求項10の発明では、前記請求項9の発
明における所定の条件は、段数が所定値以上であること
とする。
【0020】請求項11の発明では、前記請求項9の発
明における所定の条件は、経路数が所定値以上であるこ
ととする。
【0021】請求項12の発明では、前記請求項9の発
明における所定の条件は、FF数が所定値以上であるこ
ととする。
【0022】また、請求項13の発明が講じた解決手段
は、ゲートレベルまたはレジスタ・トランスファ・レベ
ルで設計された集積回路に対し、製造後の検査が容易に
なるよう、設計変更を行う検査容易化設計方法として、
前記集積回路がn重整列構造になるようにスキャン化す
べきフリップフロップ(FF)またはレジスタを決定す
るものであり、FFまたはレジスタのソートを検査系列
生成の困難度との関連度合を表す所定の評価指標に従っ
て行うソート処理を備え、このソート処理によって得た
ソート順に従って、前記集積回路のFFまたはレジスタ
についてスキャン化すべきか否かを決定するものであ
る。
【0023】請求項14の発明では、前記請求項13に
おけるソート処理は、前記集積回路が有する平衡再収斂
構造を認識し、認識した平衡再収斂構造との関連度合を
表す指標を前記所定の評価指標として、FFまたはレジ
スタのソートを行うものとする。
【0024】請求項15の発明では、前記請求項13に
おけるソート処理は、前記集積回路のFF関係グラフま
たはレジスタ関係グラフにおける入出力数を前記所定の
評価指標として、FFまたはレジスタのソートを行うも
のとする。
【0025】請求項16の発明では、前記請求項13に
おけるソート処理は、最大順序入力距離および最大順序
出力距離を用いた所定の演算の演算結果を前記所定の評
価指標として、FFまたはレジスタのソートを行うもの
とする。
【0026】また、請求項17の発明が講じた解決手段
は、ゲートレベルまたはレジスタ・トランスファ・レベ
ルで設計された集積回路に対し、製造後の検査が容易に
なるよう、設計変更を行う検査容易化設計方法として、
前記集積回路がn重整列構造になるようにスキャン化す
べきフリップフロップ(FF)またはレジスタを決定す
るものであり、前記集積回路の中から単一出力FFまた
は単一出力レジスタを探索する処理を備え、探索された
単一出力FFまたは単一出力レジスタはスキャン化しな
いものと決定するものである。
【0027】また、請求項18の発明が講じた解決手段
は、ゲートレベルまたはレジスタ・トランスファ・レベ
ルで設計された集積回路に対し、製造後の検査が容易に
なるよう、設計変更を行う検査容易化設計方法として、
前記集積回路がn重整列構造になるようにスキャン化す
べきフリップフロップ(FF)またはレジスタを決定す
るものであり、前記集積回路の中から単一入出力FFま
たは単一入出力レジスタを探索する処理を備え、探索さ
れた単一出力FFまたは単一出力レジスタはスキャン化
しないものと決定するものである。
【0028】
【発明の実施の形態】(第1の実施形態)本発明の第1の
実施形態は、検査系列生成を困難にすると予想される
「平衡再収斂構造」という回路構造を利用して、スキャ
ン化するか否かの判定処理を行うFFの順をソートする
ことを特徴とする。
【0029】図1は平衡再収斂構造を示す概念図であ
る。回路のFF関係グラフ中の再収斂構造において、再
収斂構造の起点となるFFまたは(擬似)外部入力のこ
とを再収斂構造の分岐点(以後、単に分岐点と呼ぶ)と
呼び、再収斂構造の終点となるFFまたは(擬似)外部
出力のことを再収斂構造の再収斂点と呼ぶ。「FF関係
グラフ」とは、回路の外部入出力とFFとの間の、組合
せ論理を除いたときの接続関係を示す有向グラフであ
る。
【0030】FF関係グラフの再収斂構造において、分
岐点から再収斂点までの全ての経路に、同じ順序深度
(1以上)を持つ再収斂経路が2つ以上存在する構造
を、「平衡再収斂構造」と定義する。特に順序深度j、
経路数kのとき、この平衡再収斂構造のことを、段数
j、多重度kの「j段k重平衡再収斂構造」と呼ぶ。ま
た、分岐点BRから再収斂点RCのj段k重平衡再収斂
構造を、(BR,RC)(j,k)と表すことにする。
【0031】次に、平衡再収斂構造を含む回路の検査系
列生成が困難になることについて、図2を用いて説明す
る。
【0032】図2は2段3重平衡再収斂構造を含む回路
を示す図である。図2において、NAND1ゲートの出
力信号線の1縮退故障(s−a−1)について検査系列
を生成する場合を考える。図2に示すように、故障を励
起するためには、NAND1の出力信号線の正常値を
“0”にする必要があり、このために、FF1,FF
2,FF3にそれぞれ“1”を割り当てる。
【0033】FF1の“1”を正当化するためにXOR
1に“1”を割り当てる。そして、XOR1の“1”を
正当化するために、XOR1の2つの入力に“1”と
“0”を割り当てるような選択を行う。ここでは、FF
4側に“0”を割り当てたとする(選択割当A)。同様
に、FF2の“1”を正当化するために、OR1に
“1”を割り当てる。そして、OR1の“1”を正当化
するためにOR1の1つの入力に“1”を割り当てるよ
うな選択を行う。ここでは、FF5側に“1”を割り当
てたとする(選択割当B)。さらに、FF3の“1”を
正当化するために、FF6に“1”を割り当てる。
【0034】FF4の“0”、FF5の“1”、FF6
の“1”をそれぞれ正当化すると、信号線aにおいて矛
盾が発生する。この場合には、バックトラック処理が必
要になる。
【0035】この例の場合、XOR1とOR1の値の正
当化で選択が発生し、それぞれの選択に対して、前述し
たような選択割当A,Bを行ったために、信号線aにお
いて矛盾が発生した。このように、回路が平衡再収斂構
造を含んでいる場合には、検査系列生成において矛盾を
発生する可能性が高くなる。
【0036】そこで、図3に示すように、FF1,FF
6をスキャン化して、回路中の平衡再収斂構造を削除す
ると、信号線aにおいて矛盾が発生することなく、検査
系列生成が可能になる。
【0037】このように、平衡再収斂構造は、集積回路
の検査容易性を低下させる要因となる。したがって、本
実施形態では、「平衡再収斂構造」との関連度合を表す
指標を利用して、スキャン化するか否かの判定処理を行
うFFの順をソートし、これによって、スキャン化によ
る故障検出効率をより向上させる。
【0038】図4〜図6は本発明の第1の実施形態に係
る検査容易化設計方法を示すフローチャートである。
【0039】まず図4において、ステップSA1では、
検査容易化設計を行う対象となる集積回路について、F
F関係グラフを作成する。ステップSA2では、ステッ
プSA1で作成したFF関係グラフから、セルフループ
を構成するFFを認識する。そしてステップSA3にお
いて、集積回路の全てのFFをスキャン化するものと仮
決定する。
【0040】ステップSA4では、セルフループを構成
しない全てのFFを、検査系列生成の困難度との関連度
合を表す所定の評価指標に従って、ソートする。本実施
形態では、集積回路が有する平衡再収斂構造を認識し、
認識した平衡再収斂構造との関連度合を表す指標を所定
の評価指標として利用して、FFのソートを行う。この
ソートのための評価指標には、FFが属する平衡再収斂
構造の段数や多重度、またはFFが属する再収斂経路の
本数などを基にした重み付けを行う。
【0041】ステップSA5では、セルフループを構成
しない全てのFFについて、ステップSA6〜SA8の
処理を行ったか否かを判定する。
【0042】ステップSA6では、未処理のFFをステ
ップSA4で得たソート順に選択し、そのFFを非スキ
ャン化するものと仮定する。そしてステップSA7にお
いて、集積回路がn重整列構造であるか否かの判定を行
い、n重整列構造であるときは、そのFFをそのまま非
スキャン化すると仮決定してステップSA5にもどる一
方、n重整列構造でないときはステップSA8に進み、
そのFFを再びスキャン化すると仮決定する。
【0043】非スキャン化選択処理SA5〜SA8を実
行した結果、スキャン化するものとして仮決定されてい
るFFを、スキャン化するFFとして確定する。
【0044】図5は図4のステップSA4の詳細を示す
フローチャートである。
【0045】まず、全てのFFのソート用の重みを0に
初期化し(SA11)、セルフループを構成していない
全てのFFを非スキャン化する(SA12)。ステップ
SA13では、非スキャン化した全てのFFと、全ての
外部入力(PI)および擬似外部入力(PPI)とに対
して、ステップSA14〜SA20の処理を行ったか否
かを判定する。全て処理を終了したときはステップSA
17に進む一方、そうでないときはステップSA14に
進む。
【0046】ステップSA14では、未処理のFFまた
は(擬似)外部入力のうちの1つをノードとして選択す
る。FF関係グラフにおいて、ステップSA14で選択
したノードが複数の出力を持つか否かを判定し(SA1
5)、複数の出力を持つときはステップSA20に進
み、そうでないときはステップSA13にもどる。
【0047】ステップSA20では、ステップSA14
で選択したノードを分岐点として、平衡再収斂経路の探
索を行う。ここでの平衡再収斂構造の探索は、いわゆる
時間軸展開と同様にして行う。そして、その探索結果に
基づき、各FFのソートのための評価指標に、重み付け
を行う。
【0048】ステップSA17では、ステップSA14
〜SA20で計算した評価指標の値を基にして、全ての
FFを指標値の小さい方から順にソートする。そして、
全てのFFを再びスキャン化する(SA18)。
【0049】図6は図5のステップSA20の詳細を示
すフローチャートである。
【0050】まず、現在の探索位置を0とし、ステップ
SA14で選択したノードを分岐点として探索位置0に
配置する(SA21)。そして、分岐点の1つ先の出力
に相当するノードを全て探索位置1に配置する(SA2
2)。探索位置を現探索位置から1つ進めて(SA2
3)、予め与えた探索終了条件を判定し(SA24)、
この探索終了条件を満たすときはステップSA20を終
了する一方、そうでないときはステップSA25に進
む。
【0051】ステップSA25では、現探索位置Tに配
置された全ノードに対して、ステップSA26,SA2
7が終了したか否かを判定する。終了したときはステッ
プSA28に進み、終了していないときはステップSA
26に進む。ステップSA26では、現探索位置Tに配
置されたノードの中から未処理のノードを1つ選択し、
そして、選択したノードの1つ先の出力に相当するノー
ドを全て探索位置T+1に配置する(SA27)。
【0052】一方、ステップSA28では、探索位置T
+1に配置されたノードのうち再収斂点に相当するノー
ドが存在するか否かを判定する。存在するときは、ステ
ップSA29に進み、存在しないときはステップSA2
3に戻る。
【0053】ステップSA29では、探索位置T+1の
全ての再収斂点に対して、ステップSA30,SA31
が終了した否かを判定する。終了したときはステップS
A23に戻り、そうでないときはステップSA30に進
む。ステップSA30では、未処理の再収斂点を1つ選
択し、そして、分岐点からステップSA30で選択した
再収斂点までの再収斂経路上のFFの評価指標に、所定
の計算式によって計算した重みを加える(SA31)。
【0054】図4〜図6に示すフローチャートに従っ
て、本実施形態に係る検査容易化設計方法について、具
体的な回路例を用いて説明する。ここでの説明では、ス
テップSA1において、図7に示すようなFF関係グラ
フが検査容易化設計の対象となる集積回路から得られた
ものとする。
【0055】なおここでの説明では、ステップSA7に
おいて、n=2とする。すなわち、集積回路が「2重整
列構造」になるか否かによって、FFをスキャン化する
か否かを決定する。なお、nの値を「2」としたのは説
明の便宜上であり、他の値に設定してもかまわない。
【0056】また、ステップSA31において、FFが
j段k重平衡再収斂構造の再収斂経路に属するとき、そ
のFFに重みとして(j×k)を与えるものとする。こ
の(j×k)という計算式は、再収斂経路において段数
jおよび多重度kが大きい経路ほど検査系列生成が困難
になることを考慮して、設定したものである。なお、こ
の重みの計算式は本実施形態の説明のために設定したも
のであり、他の計算式を設定することも可能である。さ
らに、ステップSA24において、探索終了条件とし
て、探索位置の最大値を6とする。すなわち、6つ先の
出力まで探索したときは、そこでステップSA20を終
了する。
【0057】まず、ステップSA2,SA3において、
図7のFF関係グラフではセルフループを構成するFF
は存在しないので、全てのFFをスキャン化する。
【0058】次いで、ソート処理SA4を実行する。図
6のFF関係グラフにおいて、複数の出力を有するノー
ドすなわちFFまたは外部入出力はA,C,E,F,K
の5つである。すなわちソート処理SA4では、この5
個のノードA,C,E,F,Kを分岐点として、ステッ
プSA20を順に実行する。
【0059】まず、ノードAを分岐点としてステップS
A20を実行する。図8〜13はノードAを分岐点とし
たステップSA20の実行結果を示す図である。
【0060】図8(a)に示すように、探索位置0に配
置されたノードは{A}、探索位置1に配置されたノー
ドは{B,E,F}、探索位置2に配置されたノードは
{C,F,I,G,J}である。このとき、探索位置2
におけるノードIが再収斂点であり、太矢印で示すよう
に分岐点A、再収斂点Iの1段2重平衡再収斂構造が認
識される(SA28)。これにより、図8(b)に示す
ように、この1段2重平衡再収斂構造を構成する再収斂
経路上のノードE,Fの評価指標に、重みとして2(=
1×2)が加えられる(SA31)。
【0061】同様にして、図9に示すように、分岐点
A、再収斂点Gの2段2重平衡再収斂構造が認識され、
この2段2重平衡再収斂構造を構成する再収斂経路上の
各ノードの評価指標に、重みとして4(=2×2)が加
えられる。また、図10に示すように、分岐点A、再収
斂点Hの2段2重平衡再収斂構造が認識され、この2段
2重平衡再収斂構造を構成する再収斂経路上の各ノード
の評価指標に、重みとして4(=2×2)が加えられ
る。
【0062】さらに、図11に示すように、分岐点A、
再収斂点POの3段4重平衡再収斂構造が認識され、こ
の3段4重平衡再収斂構造を構成する再収斂経路上の各
ノードの評価指標に、重みとして12(=3×4)が加
えられる。ただし、複数の再収斂経路に属するノード
F,Hには、重み12に、属する再収斂経路の個数(こ
こでは2)を乗じた値24が、その評価指標に重みとし
て加えられる。また、図12に示すように、分岐点A、
再収斂点Jの4段2重平衡再収斂構造が認識され、この
4段2重平衡再収斂構造を構成する再収斂経路上の各ノ
ードの評価指標に、重みとして8(=4×2)が加えら
れる。ただし、図11の場合と同様に、複数の再収斂経
路に属するノードFには、重み8に、属する再収斂経路
の個数(ここでは2)を乗じた値16が、その評価指標
に重みとして加えられる。さらに、図13に示すよう
に、分岐点A、再収斂点POの4段3重平衡再収斂構造
が認識され、この4段3重平衡再収斂構造を構成する再
収斂経路上の各ノードに、重みとして12(=4×3)
が加えられる。ただし、図11,図12の場合と同様
に、複数の再収斂経路に属するノードG,Hには、重み
12に、属する再収斂経路の個数(ここでは2)を乗じ
た値24が、その評価指標に重みとして加えられる。
【0063】図14〜図17はそれぞれ、他のノード
C,E,F,Kを分岐点としたステップSA20の実行
結果を示す図である。図14,図15および図17に示
すように、ノードC,E,Kを分岐点とする平衡再収斂
構造は存在しない。一方、図16に示すように、分岐点
F、再収斂点POの2段2重平衡再収斂構造が認識さ
れ、この2段2重平衡再収斂構造を構成する再収斂経路
上の各ノードの評価指標に、重みとして4(=2×2)
が加えられる。
【0064】図18は図8〜図17に示す平衡再収斂構
造の探索によって得られた各FFの評価指標の値を示す
図である。各FFを評価指標の値の小さいものから順に
ソートすると、{A,D,L,I,E,J,K,B,
C,H,G,F]となる。これは、評価指標が表す平衡
再収斂構造との関連度合が、低い方から高い方への順に
相当する。
【0065】ステップSA5〜SA8において、このソ
ート順にスキャン化判定を行う。A,D,L,I,E,
Jまでは順に非スキャン化しても、図7の回路は2重整
列構造である。ところが、Kを非スキャン化すると、
J,K,Lからなる順序回路ループが構成されるため、
2重整列構造ではなくなる。したがって、Kはスキャン
化すると決定する。さらに、Bを非スキャン化しても、
図7の回路は2重整列構造である。ところがCを非スキ
ャン化すると、AとPPOF(スキャン化しているFの
入力に対応する擬似外部入力)との間に、0{A→PP
OF}、1{A→E→PPOF}、および3{A→B→
C→D→PPOF}の3種類の順序深度の経路が存在す
ることになり、図7の回路は2重整列構造ではなくな
る。したがって、Cはスキャン化すると決定する。同様
にして、Fもスキャン化すると決定する。
【0066】この結果、図7の回路を2重整列構造にす
るために、図19に示すように、C,K,Fの3つのF
Fがスキャンするものとして決定される。この図19の
回路には、平衡再収斂構造が存在しない。
【0067】一方、本実施形態の比較例として、スキャ
ン化判定するFFの選択順をランダムにした場合、例え
ば、FFの判定順を前述したソート順の逆の順序すなわ
ち{F,H,G,C,B,K,J,E,I,L,D,
A}とした場合を考える。この場合、図20に示すよう
に、図7の回路に対して、I,L,Dの3つのFFがス
キャンするものとして決定される。
【0068】図21は図20の回路に対する時間軸展開
の結果を示す図である。図21から分かるように、図2
0の回路には、分岐点Aから、PPOIまでの1段2重
平衡再収斂構造、Gまでの2段2重平衡再収斂構造、H
までの2段2重平衡再収斂構造、およびPOまでの3段
3重平衡再収斂構造および4段2重平衡再収斂構造が存
在し、さらに、分岐点FからPOまでの2段2重平衡再
収斂構造が存在する。すなわち、合計6個の平衡再収斂
構造が存在する。
【0069】以上のように本実施形態によると、検査容
易化設計の結果、従来よりも平衡再収斂構造が少ない集
積回路を得ることができるので、故障検査系列の生成が
容易になり、故障検出効率が向上する。
【0070】なお、評価指標のための重みの計算式とし
て、段数と多重度の積(j×k)を用いたが、重みの計
算式はこれに限られるものではない。式(j×k)は、
段数j、多重度kが大きい平衡再収斂構造ほど検査系列
生成を困難にするという想定のもとに設定したものであ
り、(j×k)の代わりに、j,kを変数とする他の計
算式、例えば(ak+bj)(ただし、a,bは実数)
のような線形式や他の多項式を用いてもかまわない。ま
た、段数jや多重度kとともに、またはこれらに代え
て、再収斂経路の本数などを重みの計算式に用いてもよ
い。
【0071】なお、本実施形態では、n重整列構造はグ
ローバルループ構造やセルフループ構造を有さない無閉
路構造である、という性質を利用して、セルフループ構
造を持つものとして認識したFFについてはスキャン化
するものとして、スキャン化するか否かの判定処理を省
いている。同様に、グローバルループ構造を含む再収斂
経路を認識し、認識したグローバルループ構造に属する
FFはスキャン化するものとして、スキャン化するか否
かの判定処理を省くことも可能である。
【0072】また、n重整列構造では、時間軸展開の際
に一のノードはn回以下しか現れないという性質を利用
し、ステップSA20における出力先の探索の際に、同
一ノードが現れる回数に制限を与えて、探索回数を減ら
すことも可能である。
【0073】(第2の実施形態)図22は本発明の第2
の実施形態に係る検査容易化設計方法を示すフローチャ
ートである。図22に示すフローは、ステップSB4以
外は図4に示す第1の実施形態に係るフローと同様であ
る。ステップSB4では、設計対象となる集積回路を表
すFF関係グラフにおける入出力数を、検査系列生成の
困難度との関連度合を表す評価指標として用いて、FF
のソートを行う。
【0074】ここでは、ステップSB1において、図2
3(a)に示すようなFF関係グラフが、検査容易化設
計の対象となる集積回路から得られたものとする。ま
た、ステップSA7において、n=1とする。すなわ
ち、集積回路が「1重整列構造」になるか否かによっ
て、FFをスキャン化するか否かを決定する。なお、n
の値を「1」としたのは説明の便宜上であり、他の値に
設定してもかまわない。
【0075】図23(b)は図23(a)のFF関係グ
ラフにおける各FFの入出力数を示す図である。この入
出力数を評価指標として、小さい方から順に並べると、
図23(b)に示すように、ステップSB4におけるソ
ート順は{C,D,E,G,H,I,J,B,F,A,
K}となる。これは、評価指標が表す平衡再収斂構造と
の関連度合が、低い方から高い方への順に相当する。こ
のソート順に従ってステップSB6〜SB8を実行する
と、図24に示すように、F,Aの2個のFFがスキャ
ン化するものとして決定される。
【0076】一方、本実施形態の比較例として、スキャ
ン化判定するFFの選択順をランダムにした場合、例え
ば、FFの判定順を前述したソート順の逆の順序すなわ
ち{K,A,F,B,J,I,H,G,E,D,C}と
した場合を考える。この場合、図25に示すように、
G,D,Cの3個のFFがスキャン化するものとして決
定される。
【0077】以上のように本実施形態によると、従来よ
りも、スキャン化するFFの数を減らすことができ、テ
スト回路の増大を防ぐことができる。
【0078】(第3の実施形態)図26は本発明の第3
の実施形態に係る検査容易化設計方法を示すフローチャ
ートである。図26に示すフローは、ステップSC4以
外は図4に示す第1の実施形態に係るフローと同様であ
る。ステップSC4では、最大順序入力距離および最大
順序出力距離を用いた所定の演算の演算結果を、検査系
列生成の困難度との関連度合を表す評価指標として用い
て、FFのソートを行う。
【0079】ここで、「最大順序入力距離」とは、各外
部入力から当該FFまでの全ての経路の順序深度の中で
最大のものをいい、「最大順序出力距離」とは、当該F
Fから各外部出力までの全ての経路の順序深度の中で最
大のものをいう。ただし、FFから外部入力または外部
出力までの経路中にループがある場合は、そのループを
無視して計算する。
【0080】そして本実施形態では、最大順序入力距離
をX、最大順序出力距離をYとするとき、 (X+Y)/|X−Y| …(1) の計算式による演算結果を評価指標として用いる。この
式による演算結果は、外部入力からの順序深度と外部出
力からの順序深度とが近似しているほど(すなわち、F
Fの位置が経路の中央に近いほど)大きな値になり、ま
た、FFが属する経路が長いほど大きな値になる。
【0081】またステップSC7において、n=1とす
る。すなわち、集積回路が「1重整列構造」になるか否
かによって、FFをスキャン化するか否かを決定する。
なお、nの値を「1」としたのは説明の便宜上であり、
他の値に設定してもかまわない。
【0082】まず、ステップSC1において、図27
(a)に示すようなFF関係グラフが、検査容易化設計
の対象となる集積回路から得られたものとする。図27
(b)は図27(a)のFF関係グラフにおける各FF
の、式(1)から求めた評価指標の値を示す図である。
図27(b)に示すように、評価指標の値の小さい方か
ら順に並べると、ステップSC4におけるソート順は
{A,H,I,J,B,G,C,F,D,E}となる。
これは、評価指標が表す平衡再収斂構造との関連度合
が、低い方から高い方への順に相当する。このソート順
に従ってステップSC6〜SC8を実行すると、図28
に示すように、EのFFがスキャン化するものとして決
定される。図28に示す回路の最大順序深度は4であ
る。
【0083】一方、本実施形態の比較例として、スキャ
ン化判定するFFの選択順をランダムにした場合、例え
ばFFの判定順を{A,H,I,E,B,G,C,F,
D,J}とした場合を考える。この場合、図29に示す
ように、JのFFがスキャン化するものとして決定され
る。図29に示す回路の最大順序深度は8である。
【0084】以上にように本実施形態によると、従来よ
りも、順序深度が小さくなり、故障検査系列生成を容易
にすることができ、さらには生成する故障検査系列長を
短くすることができる。
【0085】なお、評価指標のための計算式は、本実施
形態で示したものに限られるものではなく、最大入力順
序距離および最大出力順序距離を用いた他の計算式を用
いてもかまわない。
【0086】(第4の実施形態)図30は本発明の第4
の実施形態に係る検査容易化設計方法を示すフローチャ
ートである。図30のフローは、ステップSD3で単一
出力FFを探索・認識し、ステップSD6で単一出力F
Fは全て非スキャン化するものと決定する点を特徴とす
る。これ以外は、図4、図22および図26のフローと
同様である。ステップSD5は、図4のステップSA
4、図22のステップSB4または図26のステップS
C4のいずれかに相当するソート処理である。
【0087】「単一出力FF」とは、FF関係グラフに
おいて、出力先が1つであり、かつ、その出力先が自己
以外のFFまたは外部出力であるFF、と定義する。本
実施形態では、単一出力FFについては、スキャン化す
るか否かの判断を省き、無条件に非スキャン化するもの
と決定する。ステップSD5のソート処理では、セルフ
ループ構造を持つFFと単一出力FFとを除き、第1〜
第3の実施形態と同様に各FFをソートする。
【0088】第1〜第3の実施形態に示したようなスキ
ャン化FFを決定するアルゴリズムでは、回路中の各F
Fについて、スキャン化するか否かを個別に判定してい
た。このため、FFの個数が多いと場合には膨大な計算
時間が必要であった。一方、本願発明者の検討により、
フルスキャン回路から全ての単一出力FFを非スキャン
化した場合でも、回路はn重整列構造になる可能性が高
いことが分かった。したがって、単一出力FFについて
スキャン化するか否かの判断を省くことによって、スキ
ャン化FF決定のための計算時間を大幅に短縮すること
ができ、特に、回路中に多くの単一出力FFが存在する
場合に、その効果は顕著になる。
【0089】図7に示すFF関係グラフがステップSD
1によって得られたとする。ステップSD3において、
単一出力FFとして、B,D,G,H,I,J,Lが認
識される。したがって、スキャン化するか否かの判定
は、A,C,E,F,KのFFについてのみ行う。
【0090】なお、ここでは、出力先が1つである単一
出力FFを認識するものとしたが、一般にm(mは自然
数)個の出力を持つFFに拡張することもできる。
【0091】また、「単一出力FF」の代わりに「単一
入出力FF」について、スキャン化するか否かの判断を
省いてもよい。「単一入出力FF」とは、単一出力FF
であり、かつ、FF関係グラフにおいて入力の数が1で
あるFF、と定義する。図7のFF関係グラフでは、
D,Lが単一入出力FFである。
【0092】第2の実施形態のように、入出力数によっ
てFFをソートした場合には、単一出力FFであっても
入力数の多いものはソート順の後の方に位置する。この
場合に、単一出力FFを全て無条件に非スキャン化する
ものと決定すると、ソート順の後の方に位置する単一出
力FFも非スキャンFFになるので、結果としてソート
の効果を損なう可能性が生じる。言い換えると、入出力
数によるソートによってスキャン化率を下げるという効
果が得られたが、単一出力FFを全て非スキャンFFに
することによって、スキャン化率が増加する可能性があ
る。
【0093】しかしながら、スキャン化するか否かの判
定を省く対象を「単一入出力FF」に限定することによ
って、ソート順の後の方に位置する単一出力FFについ
てはスキャン化するか否かの判定が行われることにな
る。したがって、スキャン化FF決定のための計算時間
を短縮することができ、かつ、入出力数によるソートに
よってスキャン化率を下げるという効果が損なわれるこ
とはない。
【0094】(第5の実施形態)図31は本発明の第5
の実施形態に係る検査容易化設計方法を示すフローチャ
ートである。本実施形態では、集積回路から、段数が所
定値以上の平衡再収斂構造が削除されるように、スキャ
ン化するFFを決定する。
【0095】第1〜第3の実施形態では、集積回路がn
重整列構造になり、かつ、平衡再収斂構造ができるだけ
残らないように、スキャン化するアルゴリズムを示し
た。ところがこのような方法では、平衡再収斂構造を積
極的に削除するわけではないので、回路に検査系列生成
を困難にするような平衡再収斂構造が残る場合があり、
必ずしも高い故障検出率を達成できない。
【0096】一方、段数が深い平衡再収斂構造では、分
岐点で値の割当の矛盾を起こしたときに、矛盾の原因と
なった値割当のバックトラック処理を行う以前に、検査
系列生成処理自体が打ち切られる可能性がある。したが
って、段数が深い平衡再収斂構造を削除することによっ
て、回路の検査容易性を高めることができ、結果として
高い故障検出率を得ることができる。
【0097】まずステップSE1において、図32に示
すようなFF関係グラフが得られたとする。図32にお
いて、PI1〜PI5は外部入力、A〜KはFF、PO
1、PO2は外部出力を表す。
【0098】次にステップSE2において、平衡再収斂
構造の探索を行う。図32において、平衡再収斂構造の
分岐点となり得るFFはA、C、E、F、Kである。
【0099】図33はステップSE2の実行結果すなわ
ち図32の回路に存在する平衡再収斂構造を示す図であ
る。図33に示すように、図32の回路には6個の平衡
再収斂構造が存在する。なお例えば、(A,I)(1,
2)は、分岐点Aから再収斂点Iまでの1段2重平衡再
収斂構造を表している。また図33では、各平衡再収斂
構造について、その経路に属するFFを列記している。
【0100】次にステップSE3において、図32の回
路に段数が所定数以上の平衡再収斂構造があるか否かを
判断する。ここでは、所定数を「2」とする。図33か
ら分かるように、図32の回路には2段以上の平衡再収
斂構造として、(A,G)(2,2),(A,H)
(2,2),(A,PO1)(3,4),(A,PO
1)(4,3)および(F,PO1)(2,2)の5つ
が存在する。
【0101】次にステップSE4において、スキャン化
するFFを選択する。ここでの選択では、2段以上の平
衡再収斂構造について、各FFが属する経路の数を求
め、この経路数を重みとして用いる。図34は各FFの
重みを示す図である。ここでは、重みが最も大きいFF
であるFをスキャン化するFFとして選択する。
【0102】図35はFをスキャン化すると選択した後
のFF関係グラフを示す図である。図35において、ス
キャン化するものとして選択したFはFF関係グラフか
ら削除されており、Fの入力が擬似外部出力PPOF
に、Fの出力が擬似外部入力PPIFに置き換わってい
る。
【0103】ステップSE2に戻り、図35の回路にお
いて平衡再収斂構造を探索する。図35において、平衡
再収斂構造の分岐点となり得るのは、A,C,E,Kお
よびPPIFである。探索の結果、図36に示すよう
に、A,C,E,Kを分岐点とする平衡再収斂構造は存
在せず、平衡再収斂構造(PPIF,PO1)(2,
2)のみが認識される。次にステップSE3において、
2段以上の平衡再収斂構造が図35の回路中に存在する
か否かを判断するが、平衡再収斂構造(PPIF,PO
1)(2,2)が存在するのでステップSE4に進む。
【0104】ステップSE4において、スキャン化する
FFを選択するが、図37に示すように、平衡再収斂構
造(PPIF,PO1)(2,2)に含まれる各FFの
重みは全て1であるので、ここでは、ランダムにスキャ
ン化するFFとしてHを選択する。
【0105】図38はHをスキャン化すると選択した後
のFF関係グラフを示す図である。図38において、ス
キャン化すると選択したHはFF関係グラフから削除さ
れており、Hの入力が擬似外部出力PPOHに、Hの入
力が擬似外部入力PPIHに、それぞれ置き換えられて
いる。再びステップSE2において、図38の回路にお
いて平衡再収斂構造を探索する。図38において、平衡
再収斂構造の分岐点となり得るのは、A,C,E,Kお
よびPPIFである。A,C,E,Kを分岐点とする平
衡再収斂構造は存在しないことはすでに分かっているの
で、ここでは探索を省略する。PPIFを分岐点とする
探索を行うが、平衡再収斂構造は存在しないことが分か
るので、ステップSE3を経て処理を終了する。
【0106】なお、ステップSE4でのスキャン化FF
の選択方法は、本実施形態で示したものに限られるもの
ではない。例えば、スキャン化するFFとして、段数が
所定値以上の平衡再収斂構造に含まれ、かつ、回路中の
全平衡再収斂構造に最も数多く含まれるFFを選んでも
よい。また、平衡再収斂構造の段数、経路数またはFF
数などの要素を、選択指標に重みとして加えてもよい。
また、スキャン化するFFを複数選択してもかまわな
い。
【0107】(第6の実施形態)図39は本発明の第6
の実施形態に係る検査容易化設計方法を示すフローチャ
ートである。図39のフローは、基本的には図31のフ
ローと同様であるが、ステップSF3において、「経路
数」が所定値以上の平衡再収斂構造が存在するか否かを
判断する。すなわち、本実施形態では、集積回路から、
経路数が所定値以上の平衡再収斂構造を削除するよう
に、スキャン化FFを決定する。
【0108】経路数が多い平衡再収斂構造では、分岐点
で異なる値の割り当て要求がある可能性が高くなり、結
果として分岐点で矛盾を起こす可能性が高くなる。した
がって、平衡再収斂構造の経路数を削減することによっ
て、回路の検査容易性を高めることができ、結果として
高い故障検出率を得ることができる。
【0109】ステップSF1では、図32に示すFF関
係グラフが作成されたとする。
【0110】次にステップSF2において、平衡再収斂
構造の探索を行う。この結果、図33に示したように、
図32の回路には6個の平衡再収斂構造が存在すること
が分かる。
【0111】次にステップSF3において、図32の回
路に経路数が所定数以上の平衡再収斂構造があるか否か
を判断する。ここでは、所定数を「3」とする。すなわ
ち、経路数が3以上の平衡再収斂構造が図32の回路に
存在するか否かを判断する。図33から分かるように、
図32の回路には経路数3以上の平衡再収斂構造とし
て、(A,PO1)(3,4)および(A,PO1)
(4,3)の2つが存在する。
【0112】次にステップSF4において、スキャン化
するFFを選択する。ここでの選択では、2個の経路数
3以上の平衡再収斂構造において、各FFが属する経路
の数を求め、この経路数を重みとして用いる。図40は
各FFの重みを示す図である。ここでは、重みが最も大
きいFFであるFをスキャン化するFFとして選択す
る。
【0113】Fをスキャン化すると選択した後のFF関
係グラフは図35のようになる。再びステップSF2に
戻り、図35の回路において平衡再収斂構造を探索す
る。探索の結果、平衡再収斂構造(PPIF,PO1)
(2,2)のみが認識される。ところがこの平衡再収斂
構造は、経路数が3以下である。したがって、図35の
回路には経路数が3以上の平衡再収斂構造が存在しない
ことが分かるので、ステップSF3を経て処理を終了す
る。
【0114】なお、ステップSF4でのスキャン化FF
の選択方法は、本実施形態で示したものに限られるもの
ではない。例えば、スキャン化するFFとして、経路数
が所定値以上の平衡再収斂構造に含まれ、かつ、回路中
の全平衡再収斂構造中に最も数多く含まれるFFを選ん
でもよい。また、平衡再収斂構造の段数、経路数または
FF数などの要素を、選択指標に重みとして加えてもよ
い。また、スキャン化するFFを複数選択してもかまわ
ない。
【0115】(第7の実施形態)図41は本発明の第7
の実施形態に係る検査容易化設計方法を示すフローチャ
ートである。図41のフローは、基本的には図31のフ
ロートと同様であるが、ステップSG3において、「F
F数」が所定値以上の平衡再収斂構造が存在するか否か
を判断する。すなわち、本実施形態では、集積回路か
ら、FF数が所定値以上の平衡再収斂構造を削除するよ
うに、スキャン化FFを決定する。
【0116】FF数が多い平衡再収斂構造では、経路数
が多く、かつ、段数が多くなる可能性があり、結果とし
て分岐点で矛盾を起こし、バックトラック処理が打ち切
られる可能性が高くなる。したがって、平衡再収斂構造
中に含まれるFF数を削減することによって、回路の検
査容易性を高めることができ、結果として高い故障検出
率を得ることができる。
【0117】ステップSG1において、図42に示すF
F関係グラフが作成されたとする。図42において、P
I1〜PI4は外部入力、A〜SはFF、POは外部出
力を表す。次にステップSG2において、平衡再収斂構
造の探索を行う。図42において、平衡再収斂構造の分
岐点となり得るのは、PI2,B,C,D,G,Kであ
る。図43はステップSG2の実行結果すなわち図42
の回路に存在する平衡再収斂構造を示す図である。図4
3に示すように、図42の回路には6個の平衡再収斂構
造が存在する。また図43では、各平衡再収斂構造につ
いて、その経路に属するFFを列記するとともに、FF
の個数も示している。
【0118】次にステップSG3において、図42の回
路にFF数が所定数以上の平衡再収斂構造があるか否か
を判断する。ここでは、所定数を「8」とする。図43
から分かるように、図42の回路には、FF数が8以上
の平衡再収斂構造として、(PI2,PO)(5,9)
および(D,PO)(3,3)の2つが存在する。
【0119】次にステップSG4において、スキャン化
するFFを選択する。ここでの選択では、FF数が8以
上の平衡再収斂構造について、各FFが属する経路の数
を求め、この経路数を重みとして用いる。図44は各F
Fの重みを示す図である。ここでは、重みが最も大きい
FFであるBをスキャン化するFFとして選択する。
【0120】図45はBをスキャン化すると選択した後
のFF関係グラフを示す図である。図45において、ス
キャン化するものとして選択したBはFF関係グラフか
ら削除され、Bの入力が擬似外部出力PPOBに、Bの
出力が擬似外部入力PPIBに置き換わっている。
【0121】ステップSG2に戻り、図45の回路にお
いて平衡再収斂構造を探索する。探索の結果、図46に
示すように、4個の平衡再収斂構造が認識される。ステ
ップSG3において、FF数が9である平衡再収斂構造
(D,PO)(3,3)が存在するので、FF数が8以
上の平衡再収斂構造が存在すると判断してステップSG
4にすすむ。
【0122】ステップSG4において、スキャン化する
FFを選択するが、図47に示すように、平衡再収斂構
造(D,PO)(3,3)に含まれる各FFの重みは全
て1である。そこで、他の平衡再収斂構造にも含まれる
FFを抽出し、その中からランダムにスキャン化するF
Fを選択する。KおよびEが他の平衡再収斂構造(C,
I)(2,3)にも含まれるので、この中から、Kをス
キャン化するFFとして選択する。
【0123】図48はKをスキャン化すると選択した後
のFF関係グラフを示す図である。図48において、ス
キャン化すると選択したKはFF関係グラフから削除さ
れており、Kの入力が擬似外部出力PPOKに、Kの出
力が擬似外部入力PPIKに、それぞれ置き換えられて
いる。再びステップSG2において、図48の回路にお
いて平衡再収斂構造を探索する。探索の結果、図49に
示すように3個の平衡再収斂構造が認識されるが、FF
数が8以上の平衡再収斂構造は存在しないので、ステッ
プSG3を経て、処理を終了する。
【0124】なお、ステップSG4でのスキャン化FF
の選択方法は、本実施形態で示したものに限られるもの
ではない。例えば、スキャン化するFFとして、FF数
が所定値以上の平衡再収斂構造に含まれ、かつ、回路中
の全平衡再収斂構造に最も数多く含まれるFFを選んで
もよい。また、平衡再収斂構造の段数、経路数またはF
F数などの要素を、選択指標に重みとして加えてもよ
い。また、スキャン化するFFを複数選択してもかまわ
ない。
【0125】なお、本発明の各実施形態は、レジスタ・
トランスファ・レベルで設計された集積回路にも同様に
適用することができる。この場合、レジスタ・トランス
ファ・レベルで設計された集積回路を構成するレジスタ
を、本実施形態におけるFFと同様に取り扱えばよい。
【0126】また、第1〜第3の各実施形態に係るソー
ト処理は、ノンスキャン回路から、回路構造がn重整列
構造になるようにスキャンFFを決定する方法にも適用
できる。図50はこの場合の検査容易化設計方法のフロ
ーである。図50において、ステップSH3では第1〜
第3の各実施形態におけるソート処理と同様の処理を行
うが、ただしそのソート順は、第1〜第3の実施形態と
は逆にする。そして、回路構造がn重整列構造になるま
で(SH4)、ステップSH3で得たソート順に、FF
をスキャン化していく(SH5)。
【0127】また、第5〜第7の各実施形態は、単独で
実施しても良いし、それぞれ組み合わせてもかまわな
い。さらに、第5〜第7の各実施形態は、n重整列構造
になるようにスキャン化FFを決定する方法と組み合わ
せてもよい。例えば、n重整列構造になるようにスキャ
ン化FFを決定した集積回路について、検査系列生成を
実行し、その結果が満足できるものでないときに、第5
〜第7の各実施形態と同様の検査容易化設計を実行して
もよい。
【0128】
【発明の効果】以上のように本発明によると、各FFま
たはレジスタについて、検査系列生成困難度との関連度
合を表す所定の評価指標に従ったソート順にスキャン化
するか否かの判定が行われるので、検査系列の生成がよ
り容易な回路を得ることができ、従来よりも故障検出効
率を向上させることができる。
【図面の簡単な説明】
【図1】平衡再収斂構造を示す概念図である。
【図2】平衡再収斂構造を含む回路の検査系列生成が困
難になることを説明するための図であり、2段3重平衡
再収斂構造を含む回路を示す図である。
【図3】図2の回路において、FF1,FF6をスキャ
ン化した結果を示す図である。
【図4】本発明の第1の実施形態に係る検査容易化設計
方法を示すフローチャートである。
【図5】図4におけるソート処理SA4の詳細を示すフ
ローチャートである。
【図6】図5におけるステップSA20の詳細を示すフ
ローチャートである。
【図7】本発明の第1の実施形態において、検査容易化
設計の対象とする集積回路を表すFF関係グラフであ
る。
【図8】(a)は図7の回路における分岐点Aから2つ
先の出力までの探索結果を示す図であり、(b)は
(a)で認識した平衡再収斂構造から求めた重みを示す
図である。
【図9】(a)は図7の回路における分岐点Aから3つ
先の出力までの探索結果を示す図であり、(b)は
(a)で認識した平衡再収斂構造から求めた重みを示す
図である。
【図10】(a)は図7の回路における分岐点Aから3
つ先の出力までの探索結果を示す図であり、(b)は
(a)で認識した平衡再収斂構造から求めた重みを示す
図である。
【図11】(a)は図7の回路における分岐点Aから4
つ先の出力までの探索結果を示す図であり、(b)は
(a)で認識した平衡再収斂構造から求めた重みを示す
図である。
【図12】(a)は図7の回路における分岐点Aから5
つ先の出力までの探索結果を示す図であり、(b)は
(a)で認識した平衡再収斂構造から求めた重みを示す
図である。
【図13】(a)は図7の回路における分岐点Aから5
つ先の出力までの探索結果を示す図であり、(b)は
(a)で認識した平衡再収斂構造から求めた重みを示す
図である。
【図14】図7の回路における分岐点Cからの探索結果
を示す図である。
【図15】図7の回路における分岐点Eからの探索結果
を示す図である。
【図16】(a)は図7の回路における分岐点Fからの
探索結果を示す図であり、(b)は(a)で認識した平
衡再収斂構造から求めた重みを示す図である。
【図17】図7の回路における分岐点Kからの探索結果
を示す図である。
【図18】図7の回路に対する平衡再収斂構造の探索か
ら得た各FFの評価指標の値と、ソート順とを示す図で
ある。
【図19】図18に示すソート順に従ってFFのスキャ
ン化判定を行った結果を示す図である。
【図20】本発明の第1の実施形態の比較例として、図
18に示すソート順と逆の順序に従ってFFのスキャン
化判定を行った結果を示す図である。
【図21】図20の回路に対する時間軸展開の結果を示
す図である。
【図22】本発明の第2の実施形態に係る検査容易化設
計方法を示すフローチャートである。
【図23】(a)は本発明の第2の実施形態において、
検査容易化設計の対象とする集積回路を表すFF関係グ
ラフ、(b)は(a)のFF関係グラフにおける各FF
の入出力数と、この入出力数から得たソート順を示す図
である。
【図24】図23(b)に示すソート順に従ってFFの
スキャン化判定を行った結果を示す図である。
【図25】本発明の第2の実施形態の比較例として、図
23(b)に示すソート順と逆の順序に従ってFFのス
キャン化判定を行った結果を示す図である。
【図26】本発明の第3の実施形態に係る検査容易化設
計方法を示すフローチャートである。
【図27】(a)は本発明の第3の実施形態において、
検査容易化設計の対象とする集積回路を表すFF関係グ
ラフ、(b)は(a)のFF関係グラフにおける各FF
の順序距離に基づく評価関数と、この評価関数から得た
ソート順を示す図である。
【図28】図27(b)に示すソート順に従ってFFの
スキャン化判定を行った結果を示す図である。
【図29】本発明の第3の実施形態の比較例として、図
27(b)に示すソート順と異なる順序に従ってFFの
スキャン化判定を行った結果を示す図である。
【図30】本発明の第4の実施形態に係る検査容易化設
計方法を示すフローチャートである。
【図31】本発明の第5の実施形態に係る検査容易化設
計方法を示すフローチャートである。
【図32】本発明の第5の実施形態において、検査容易
化設計の対象とする集積回路を表すFF関係グラフであ
る。
【図33】図32から認識された平衡再収斂構造を示す
図である。
【図34】本発明の第5の実施形態において、図33に
示す平衡再収斂構造から定めた各FFに加える重みを示
す図である。
【図35】図32の回路においてFをスキャン化した後
のFF関係グラフである。
【図36】図35から認識された平衡再収斂構造を示す
図である。
【図37】本発明の第5の実施形態において、図36に
示す平衡再収斂構造から定めた各FFに加える重みを示
す図である。
【図38】図35の回路においてHをスキャン化した後
のFF関係グラフである。
【図39】本発明の第6の実施形態に係る検査容易化設
計方法を示すフローチャートである。
【図40】本発明の第6の実施形態において、図33に
示す平衡再収斂構造から定めた各FFに加える重みを示
す図である。
【図41】本発明の第7の実施形態に係る検査容易化設
計方法を示すフローチャートである。
【図42】本発明の第7の実施形態において、検査容易
化設計の対象とする集積回路を表すFF関係グラフであ
る。
【図43】図42から認識された平衡再収斂構造を示す
図である。
【図44】本発明の第7の実施形態において、図43に
示す平衡再収斂構造から定めた各FFに加える重みを示
す図である。
【図45】図42の回路においてBをスキャン化した後
のFF関係グラフである。
【図46】図45から認識された平衡再収斂構造を示す
図である。
【図47】本発明の第7の実施形態において、図46に
示す平衡再収斂構造から定めた各FFに加える重みを示
す図である。
【図48】図45の回路においてKをスキャン化した後
のFF関係グラフである。
【図49】図48から認識された平衡再収斂構造を示す
図である。
【図50】第1〜第3の実施形態に係るソート処理を用
いた検査容易化設計の他の例を示すフローチャートであ
る。
【図51】従来の検査容易化設計方法を示すフローチャ
ートである。

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 ゲートレベルまたはレジスタ・トランス
    ファ・レベルで設計された集積回路に対し、製造後の検
    査が容易になるよう、設計変更を行う検査容易化設計方
    法であって、 前記集積回路の全てのフリップフロップ(FF)または
    レジスタを、スキャン化するものとして仮決定するフル
    スキャン処理と、 FFまたはレジスタのソートを、検査系列生成の困難度
    との関連度合を表す所定の評価指標に従って行うソート
    処理と、 前記フルスキャン処理においてスキャン化するものとし
    て仮決定された各FFまたはレジスタについて、前記ソ
    ート処理によって得たソート順に従って、当該FFまた
    はレジスタをスキャン化しないものと仮定したときに前
    記集積回路がn重整列構造になるか否かを判定し、n重
    整列構造になるときは、スキャン化しないものとして仮
    決定する一方、n重整列構造にならないときは、スキャ
    ン化するものとする仮決定を維持する非スキャン化選択
    処理とを備え、 非スキャン化選択処理を実行した結果、スキャン化する
    ものとして仮決定されているFFまたはレジスタを、ス
    キャン化するFFまたはレジスタとして確定することを
    特徴とする検査容易化設計方法。
  2. 【請求項2】 請求項1において、 前記ソート順は、前記所定の評価指標が表す関連度合が
    低い方から高い方への順であることを特徴とする検査容
    易化設計方法。
  3. 【請求項3】 請求項1において、 前記ソート処理は、 前記集積回路が有する平衡再収斂構造を認識し、 認識した平衡再収斂構造との関連度合を表す指標を、前
    記所定の評価指標として、FFまたはレジスタのソート
    を行うものであることを特徴とする検査容易化設計方
    法。
  4. 【請求項4】 請求項1において、 前記ソート処理は、 前記集積回路を表すFF関係グラフまたはレジスタ関係
    グラフにおける入出力数を、前記所定の評価指標とし
    て、FFまたはレジスタのソートを行うものであること
    を特徴とする検査容易化設計方法。
  5. 【請求項5】 請求項1において、 前記ソート処理は、 最大順序入力距離および最大順序出力距離を用いた所定
    の演算の演算結果を、前記所定の評価指標として、FF
    またはレジスタのソートを行うものであることを特徴と
    する検査容易化設計方法。
  6. 【請求項6】 請求項1において、 前記非スキャン化選択処理は、 セルフループ構造を持つものとして認識したFFまたは
    レジスタについては、前記判定処理を省き、スキャン化
    するものとする仮決定を維持するものであることを特徴
    とする検査容易化設計方法。
  7. 【請求項7】 請求項1において、 前記集積回路から、単一出力FFまたは単一出力レジス
    タを探索する処理を備え、 前記非スキャン化選択処理は、 探索された単一出力FFまたは単一出力レジスタについ
    ては、前記判定処理を省き、スキャン化するものとする
    仮決定を維持するものであることを特徴とする検査容易
    化設計方法。
  8. 【請求項8】 請求項1において、 前記集積回路から、単一入出力FFまたは単一入出力レ
    ジスタを探索する処理を備え、 前記非スキャン化選択処理は、 探索された単一出力FFまたは単一出力レジスタについ
    ては、前記判定処理を省き、スキャン化するものとする
    仮決定を維持するものであることを特徴とする検査容易
    化設計方法。
  9. 【請求項9】 ゲートレベルまたはレジスタ・トランス
    ファ・レベルで設計された集積回路に対し、製造後の検
    査が容易になるよう、設計変更を行う検査容易化設計方
    法であって、 前記集積回路が、所定の条件を満たす平衡再収斂構造を
    有さないように、スキャン化するFFまたはレジスタを
    決定することを特徴とする検査容易化設計方法。
  10. 【請求項10】 請求項9において、 前記所定の条件は、段数が所定値以上であることである
    検査容易化設計方法。
  11. 【請求項11】 請求項9において、 前記所定の条件は、経路数が所定値以上であることであ
    る検査容易化設計方法。
  12. 【請求項12】 請求項9において、 前記所定の条件は、FF数が所定値以上であることであ
    る検査容易化設計方法。
  13. 【請求項13】 ゲートレベルまたはレジスタ・トラン
    スファ・レベルで設計された集積回路に対し、製造後の
    検査が容易になるよう、設計変更を行う検査容易化設計
    方法であって、 前記集積回路がn重整列構造になるように、スキャン化
    すべきフリップフロップ(FF)またはレジスタを決定
    するものであり、 FFまたはレジスタのソートを、検査系列生成の困難度
    との関連度合を表す所定の評価指標に従って行うソート
    処理を備え、このソート処理によって得たソート順に従
    って、前記集積回路のFFまたはレジスタについて、ス
    キャン化すべきか否かを決定することを特徴とする検査
    容易化設計方法。
  14. 【請求項14】 請求項13において、 前記ソート処理は、 前記集積回路が有する平衡再収斂構造を認識し、 認識した平衡再収斂構造との関連度合を表す指標を、前
    記所定の評価指標として、FFまたはレジスタのソート
    を行うものであることを特徴とする検査容易化設計方
    法。
  15. 【請求項15】 請求項13において、 前記ソート処理は、 前記集積回路のFF関係グラフまたはレジスタ関係グラ
    フにおける入出力数を、前記所定の評価指標として、F
    Fまたはレジスタのソートを行うものであることを特徴
    とする検査容易化設計方法。
  16. 【請求項16】 請求項13において、 前記ソート処理は、 最大順序入力距離および最大順序出力距離を用いた所定
    の演算の演算結果を、前記所定の評価指標として、FF
    またはレジスタのソートを行うものであることを特徴と
    する検査容易化設計方法。
  17. 【請求項17】 ゲートレベルまたはレジスタ・トラン
    スファ・レベルで設計された集積回路に対し、製造後の
    検査が容易になるよう、設計変更を行う検査容易化設計
    方法であって、 前記集積回路がn重整列構造になるように、スキャン化
    すべきフリップフロップ(FF)またはレジスタを決定
    するものであり、 前記集積回路の中から、単一出力FFまたは単一出力レ
    ジスタを探索する処理を備え、 探索された単一出力FFまたは単一出力レジスタは、ス
    キャン化しないものと決定することを特徴とする検査容
    易化設計方法。
  18. 【請求項18】 ゲートレベルまたはレジスタ・トラン
    スファ・レベルで設計された集積回路に対し、製造後の
    検査が容易になるよう、設計変更を行う検査容易化設計
    方法であって、 前記集積回路がn重整列構造になるように、スキャン化
    すべきフリップフロップ(FF)またはレジスタを決定
    するものであり、 前記集積回路の中から、単一入出力FFまたは単一入出
    力レジスタを探索する処理を備え、 探索された単一出力FFまたは単一出力レジスタは、ス
    キャン化しないものと決定することを特徴とする検査容
    易化設計方法。
JP11106082A 1998-06-08 1999-04-14 集積回路の検査容易化設計方法 Pending JP2000067105A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11106082A JP2000067105A (ja) 1998-06-08 1999-04-14 集積回路の検査容易化設計方法
TW088108697A TW466401B (en) 1998-06-08 1999-05-25 Method of design to simplify the test of integrated circuits
US09/326,231 US6510535B1 (en) 1998-06-08 1999-06-04 Method of design for testability for integrated circuits
EP99111173A EP0964257A1 (en) 1998-06-08 1999-06-08 Method od design for testability for integrated circuits
US10/241,149 US20030009716A1 (en) 1998-06-08 2002-09-11 Method of design for testability for integrated circuits

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15909098 1998-06-08
JP10-159090 1998-06-08
JP11106082A JP2000067105A (ja) 1998-06-08 1999-04-14 集積回路の検査容易化設計方法

Publications (1)

Publication Number Publication Date
JP2000067105A true JP2000067105A (ja) 2000-03-03

Family

ID=26446270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11106082A Pending JP2000067105A (ja) 1998-06-08 1999-04-14 集積回路の検査容易化設計方法

Country Status (4)

Country Link
US (2) US6510535B1 (ja)
EP (1) EP0964257A1 (ja)
JP (1) JP2000067105A (ja)
TW (1) TW466401B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128131B2 (ja) * 2003-11-19 2008-07-30 富士通株式会社 フォールスパス検出プログラム
US7263675B2 (en) * 2004-06-03 2007-08-28 Synopsys, Inc. Tuple propagator and its use in analysis of mixed clock domain designs
JP4588421B2 (ja) * 2004-11-29 2010-12-01 富士通株式会社 テストパターン生成装置、回路設計装置、テストパターン生成方法、回路設計方法、テストパターン生成プログラム、回路設計プログラム
JP4261502B2 (ja) * 2005-03-14 2009-04-30 富士通マイクロエレクトロニクス株式会社 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体
JP4636989B2 (ja) * 2005-10-11 2011-02-23 富士通セミコンダクター株式会社 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体
US20080092093A1 (en) * 2006-10-12 2008-04-17 Nec Laboratories America, Inc. Register Transfer Level (RTL) Test Point Insertion Method to Reduce Delay Test Volume

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043986A (en) 1989-05-18 1991-08-27 At&T Bell Laboratories Method and integrated circuit adapted for partial scan testability
US5132974A (en) * 1989-10-24 1992-07-21 Silc Technologies, Inc. Method and apparatus for designing integrated circuits for testability
JPH0599993A (ja) * 1991-04-15 1993-04-23 Internatl Business Mach Corp <Ibm> 試験可能な走査ストリングを有する論理回路
US5502646A (en) * 1993-12-02 1996-03-26 Nec Usa, Inc. Selection of partial scan flip-flops to break feedback cycles
GB9325698D0 (en) * 1993-12-15 1994-02-16 Richardson James B Patient-operated orthopedic device
US5502730A (en) * 1994-06-10 1996-03-26 Nec Usa, Inc. Partial scan testability utilizing reconvergence through sequential elements
US5502731A (en) * 1994-08-18 1996-03-26 International Business Machines Corporation Delay test coverage without additional dummy latches in a scan-based test design
JP2658903B2 (ja) * 1994-10-05 1997-09-30 日本電気株式会社 スキャンパス回路、その設計装置及びその設計方法
US5862149A (en) * 1995-08-29 1999-01-19 Unisys Corporation Method of partitioning logic designs for automatic test pattern generation based on logical registers
CA2187466A1 (en) * 1995-10-19 1997-04-20 Kwang-Ting Cheng Method for inserting test points for full- and partial-scan built-in self-testing
JP2957508B2 (ja) 1996-03-06 1999-10-04 松下電器産業株式会社 Rtlにおける検査容易化設計方法
US5661733A (en) * 1996-04-10 1997-08-26 Hughes Electronics Automatic test insertion
US5696771A (en) * 1996-05-17 1997-12-09 Synopsys, Inc. Method and apparatus for performing partial unscan and near full scan within design for test applications
US6016564A (en) * 1996-08-28 2000-01-18 Matsushita Electric Industrial Co., Ltd. Method of design for testability, method of design for avoiding bus error and integrated circuit
DE69829593T2 (de) * 1997-04-25 2005-09-01 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren einer prüfsequenz-erzeugung
JP2996213B2 (ja) * 1997-08-28 1999-12-27 日本電気株式会社 テスト容易化設計方法および装置、情報記憶媒体、集積回路装置
US6237121B1 (en) * 1998-06-12 2001-05-22 Intel Corporation Method and apparatus for performing register transfer level scan selection

Also Published As

Publication number Publication date
US20030009716A1 (en) 2003-01-09
EP0964257A1 (en) 1999-12-15
US6510535B1 (en) 2003-01-21
TW466401B (en) 2001-12-01

Similar Documents

Publication Publication Date Title
Cheng et al. Classification and identification of nonrobust untestable path delay faults
Lee et al. Broadcasting test patterns to multiple circuits
US20070011543A1 (en) Test pattern generation method
JP2000067105A (ja) 集積回路の検査容易化設計方法
US6449743B1 (en) Method of generating test sequences
Brglez et al. Automated synthesis for testability
EP0874315B1 (en) Method of design for testability, test sequence generation method and semiconductor integrated circuit
Xiang et al. Partial scan design based on circuit state information and functional analysis
JP2001312529A (ja) 検査容易化設計方法、集積回路の設計方法および集積回路
JP2003006253A (ja) ロジック回路設計方法およびその方法をコンピュータに実行させるプログラム
US6381720B1 (en) Test circuit and method for system logic
JP3267928B2 (ja) 検査容易化設計方法および半導体集積回路
JP2006084427A (ja) テストポイント挿入方法
JP3090929B2 (ja) ディレイ故障検査方式
Kanjilal et al. A synthesis approach to design for testability
Xiang et al. Handling the pin overhead problem of DFTs for high-quality and at-speed tests
Pradhan et al. A novel scheme to reduce test application time in circuits with full scan
Makki et al. Automatic test pattern generation with branch testing
Costi et al. A new DFT methodology for sequential circuits
Yoshimura et al. Test point insertion methods to reduce the number of ATPG patterns
Makki et al. SSC-a tool for the synthesis of testable sequential machines
Hosokawa et al. An Evaluation of a Testability Measure for State Assignment to Estimate Transition Fault Coverage for Controllers
Saga et al. Serial and Parallel TAM Designs for System-on-Chip Interconnects Based on 2-Pattern Testability
Masante Generation and evaluation of software programs for delay testing of microprocessors
Li et al. High-level BIST synthesis for delay testing