[go: up one dir, main page]

JP2000058830A - 反射防止構造体とその製造法 - Google Patents

反射防止構造体とその製造法

Info

Publication number
JP2000058830A
JP2000058830A JP15032599A JP15032599A JP2000058830A JP 2000058830 A JP2000058830 A JP 2000058830A JP 15032599 A JP15032599 A JP 15032599A JP 15032599 A JP15032599 A JP 15032599A JP 2000058830 A JP2000058830 A JP 2000058830A
Authority
JP
Japan
Prior art keywords
layer
nitrogen
oxynitride
photoresist
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15032599A
Other languages
English (en)
Inventor
Wei William Lee
ウィリアム リー ウェイ
Hee Kushiji
ヘー クシイジイ
Shin Guokushian
シン グオクシアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2000058830A publication Critical patent/JP2000058830A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 フォトレジストに及ぼす表面の窒素の効果を
制限した反射防止被覆体とその製造法を提供する。 【解決手段】 酸化窒化シリコン反射防止被覆体に酸素
プラズマ処理を行うことにより表面の窒素が除去され、
そしてフォトレジストの接着が増進する。酸化窒化シリ
コンはシリコン濃度が高くて誘電率が小さく、したがっ
てハード・マスクとして用いられた後の除去が必要でな
い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子半導体デバイス
に関する。さらに詳細に言えば、本発明は反射防止構造
体とその製造法に関する。
【0002】
【発明が解決しようとする課題】高集積度のデバイスを
備えた半導体集積回路は、電界効果トランジスタに対す
る短いゲート、バイポーラ・トランジスタに対する小さ
な面積領域のエミッタおよびデバイスの間の細い相互接
続体といったような、最小寸法の構造体を必要とする。
典型的には、このようなポリシリコン構造体または金属
構造体(またはポリシリコンの上の金属または金属ケイ
化物の積層体)の作成には、要求された構造体のパター
ンを有する網線を通してフォトレジストを放射線で露光
することにより、ポリシリコン層または金属層の上のフ
ォトレジスト層の中にこのような構造体の位置を定める
ことが実行される。この露光の期間中、下側の材料(例
えば、ポリシリコン、金属、…)から反射された放射線
はフォトレジストの中に生ずるパターンを劣化させる。
したがって、ポリシリコンまたは金属の上に反射防止被
覆体(ARC、antireflective coating)層が備えられ
る。市販されている反射防止被覆体は有機材料およびT
iNで構成される。これらの材料は、吸収を行うための
色素群を備えたポリマのように、その波長の放射線を強
く吸収する。
【0003】フォトレジストに対し露光を行いそして現
像を行った後、反射防止被覆体と一定の材料(ポリシリ
コン、金属、…)とを加えて構成された下側層に対し
て、パターンに作成されたフォトレジストをエッチング
・マスクとして用いて、異方的エッチングが行われる
(または、先ず反射防止被覆体が湿式現像され、そして
次に下側材料に異方的エッチングを行うことができ
る)。このようにして最小構造線幅は、フォトレジスト
の中に現像により生ずることができる最小線幅に等しく
なる。
【0004】線幅の限界を解決する1つの方式は、フォ
トレジストをパターンに作成し、そして次にこのパター
ンに作成されたフォトレジストに等方的エッチングを行
ってその寸法を縮小し、そしてそれによりオリジナルの
線幅をさらに縮小して模倣することである。けれどもこ
の方式は、パターンに作成されたフォトレジストの等方
的エッチングによりまた、反射防止被覆体をもエッチン
グされてしまうという問題点を有する。
【0005】Ogawa 他の論文、2197 Proc.SPIE 722
(1994)は、酸化物で被覆されたケイ化タングステンの
上およびi線路のためのアルミニウム層の上に反射防止
被覆体(ARC)層として酸化窒化シリコン(SiX
Y Z )を用いることと、反射の際に弱め合う干渉が起
きるように4分の1波長板の厚さに従って深紫外線(波
長 248nmおよび 193nm)による露光を用いることと
を開示している。
【0006】深紫外線による露光と共に用いられる化学
的に増強されたフォトレジストは、窒化シリコン、酸化
窒化シリコン、窒化タンタル、などのような窒素を含有
する表面に対して敏感である。このような窒素の中の電
子密度が高いと、それは実効的に表面におけるレジスト
の感度を低下させ、したがって露光と現像の後に「足
跡」が残る。したがって、酸化窒化シリコンをARCと
して用いる時、問題点がある。
【0007】フォトレジストは、親水性の表面よりも疎
水性の表面によく接着する。したがって、Si(C
33群を備えたOH表面群の代わりに、ヘキサメチル
ジシラザン(HMDS、hexamethyldisilazane)のよう
な薬剤でウエハの表面を処理することが知られている。
自動化されたHMDS応用システムを開示している米国
特許第USP 5,501,870号を参照されたい。
【0008】
【課題を解決するための手段】本発明により、フォトレ
ジストの上の表面の窒素の効果を制限するために、酸化
窒化シリコンの反射防止被覆体(ARC)層に対するプ
ラズマ表面処理を備えた集積回路製造法が得られる。酸
化窒化シリコンは比較的に小さな誘電率を有すし、そし
て酸化窒化シリコンはゲートおよび/または相互接続体
の上の所定の位置に残留するハード・マスクとして用い
ることができる。
【0009】本発明による反射防止被覆体とその製造法
は、標準的な集積回路処理工程と両立し得るという利点
を有する。
【0010】
【発明の実施の形態】図面は、本発明を明確に理解する
ことを助けるための図である。
【0011】概観 好ましい実施例では、酸化窒化シリコン(Six
yz)反射防止被覆体(ARC)層に対し酸素を含有す
るプラズマで処理を行う。このようなARC層は、フォ
トレジスト層とパターンに作成されるべき下側のポリシ
リコンまたは金属との間に用いられる。ARCはフォト
レジストの露光放射線がポリシリコンまたは金属から反
射されることを制限する。このことによりフォトレジス
トが偽の露光を受けるのが避けられる。好ましい実施例
のプラズマ処理により、窒素が表面から除去され、それ
により窒素によるフォトレジストの感度低下が限定され
る。図20は、窒素の除去を示した図である。酸化窒化
シリコンARC層の組成および厚さは、フォトレジスト
と下側の材料、例えばポリシリコン、窒化チタン、アル
ミニウムなど、の光学定数により選定される。
【0012】酸化窒化シリコンの屈折率および消衰係数
(これらは誘電率の平方根の実数部および虚数部であ
る)は、組成と共に変わる。(図15を見よ。)したが
って、下側の材料の反射率に従って反射波の振幅を調整
する光学定数を有するように組成が選定され、および4
分の1波長板による干渉により反射波が相殺されるよう
に、酸化窒化物層の厚さが選定される。
【0013】パターンに作成された酸化窒化シリコンの
ARC層をまたハードマスクとして用いることができ、
そしてその結果得られる集積回路は、ゲートの上または
相互接続体の上またはこれらの両方の上に残留する酸化
窒化シリコンを有することができる、またはこれらのい
ずれの上にも残留する酸化窒化シリコンを有しないこと
ができる。好ましい実施例の酸化窒化シリコンは比較的
に小さな誘電率(例えば 4.1〜4.2 、したがって酸化物
の誘電率と同程度である)を有し、したがって隣接する
相互接続体またはゲートの間の容量性結合に対するフリ
ンジング・フィールド(fringing field)に酸化窒化シ
リコンは寄与しない。
【0014】好ましい第1実施例 図1〜図13は、電界効果トランジスタ(例えば、CM
OSまたはBiCMOS)を備えた集積回路の好ましい
第1実施例の製造法の種々の段階の横断面図である。こ
の実施例のリソグラフィは、0.25μmの最小線幅を有
し、および0.18μmの(ケイ化物化された)最小ポリシ
リコン線幅(ゲート長)と一緒に0.25μmの最小金属相
互接続体幅を備えた回路を有する。この好ましい実施例
は、下記の種々の段階を有する。
【0015】(1) LOCOSまたは(メモリ・セル
・アレイ・ウエルおよび・バイポーラ・デバイス埋込み
層をオプションで加えた)CMOSデバイスのための浅
いトレンチ分離体およびツイン・ウエル(twin wells)
を備えたシリコン(またはシリコン・オン・インシュレ
ータ(silicon on insulator))のウエハ102で出発
する。閾値調整注入(これはセル・トランジスタおよび
種々の周辺トランジスタに対して異なることができる)
を実行し、そしてゲート誘電体を作成する。厚さが 300
nmのポリシリコン・ゲート材料の層104が沈着され
る。図1を見よ。
【0016】(2) 流動するシランと亜硝酸酸化物か
らPECVD法により(水素添加された)酸化窒化シリ
コンの整合層110を、ポリシリコンで被覆されたウエ
ハの上に、29nmの厚さに沈着する。第2図を見よ。酸
化窒化シリコンの組成および厚さは、下側材料の反射率
に従って選定される。特にポリシリコン104の場合、
シリコンと酸素と窒素との比が38:53: 9(すなわち、
0.380.530.09)となるように組成が選定される。
このシリコンを多量に含有する酸化窒化シリコンはまた
約10%の結合水素を含むが、しかし正確な水素の割合を
測定するのは困難である。この組成体は、n=2.11およ
びk=0.55(理論的にはn=2.15およびk=0.60)とい
う測定された光学定数を与える。したがって、29nmの
厚さの層により、 248nmにおいて4分の1波長板が得
られる。波長が 193nmの場合には、層の厚さはさらに
小さくなり、そして光学定数も少し異なるであろう。酸
化窒化物の組成に関する下記の説明を見よ。
【0017】(3) このウエハを(前の段階のプラズ
マで増強された沈着容器を備えた装置の一部分であるこ
とができる)プラズマ反応器の中に入れ、そしてN2
およびArのプラズマを励起する。すると、プラズマか
らの活性酸素が酸化窒化物110の表面および表面の近
傍の窒素を置換する。mトルのN2O分圧と 130ワット
のプラズマ電力とでのプラズマ処理により、頂部約 3n
mの窒素が除去される。プラズマ処理された酸化窒化シ
リコン層の表面近傍の酸素および窒素の濃度(原子パー
セント)を示した図20を見よ。頂部 1nmの中で、酸
素が53%から約65%の増加し、そして窒素が 9%から 0
%近くに減少する。
【0018】フォトレジストから窒素を分離するために
酸化窒化シリコンの上に薄い(例えば、 5nmの)二酸
化シリコン層を沈着するまた別の方式では、層の平均の
組成および厚さが変更されることを断っておく。下記の
プラズマ処理の説明を参照されたい。
【0019】(4) 248nmの放射線(深紫外線)に
対して感度を有しそして平均の厚さ900nmを有するフ
ォトレジスト層112を、スピン・オンにする。図3を
見よ。
【0020】(5) ゲートおよびゲートと同じレベル
の相互接続体に対し、網線を通して248nmの波長の放
射線でフォトレジスト112に露光を行う。露光された
最小線幅は約 250nmであることができる。フォトレジ
スト112の露光の期間中、酸化窒化シリコン110は
干渉反射防止層として作用する。フォトレジスト112
の現像を行う。LOCOS分離で可能なパターンに作成
されたフォトレジストの異なった高さを示している図4
を見よ。
【0021】(6) 等方的エッチングにより、パター
ンに作成されたフォトレジストの縮小(線幅の縮小)が
行われる。この等方的エッチングは、イオン衝突が等方
的であるように限定するために、小さなバイアスが加え
られた高密度プラズマ反応器の中の酸素・窒素のプラズ
マによるエッチングであることができる。最終的な最小
線幅は 180nmである(ただし、良好な線幅制御の場合
には60nmまでの縮小が達成可能である)。したがっ
て、最小線幅のフォトレジストは、 900nm× 250nm
から 850nm× 180nmに縮小する。図4〜図5を見
よ。図4〜図5には、パターンに作成されたオリジナル
のフォトレジスト線114がフォトレジスト線116に
縮小するのが(誇張されて)示されている。それとは異
なって、もし線幅が露光されたままで十分であるなら
ば、パターンに作成されたフォトレジストの縮小の段階
を省略することができる。
【0022】(7) CF4または他のフッ素源を用い
た異方的プラズマ・エッチングにより、酸化窒化シリコ
ン110の露出された部分が除去される。このエッチン
グはまた、次の段階のポリシリコン104に対する(表
面酸化物を除去するための)ブレークスルー・エッチン
グとして作用する。このエッチングは、ポリシリコン・
エッチングと同じ容器の中で、直前に実行することがで
きる。このエッチングはまた、フォトレジストの高さを
約 700nmにまで縮小する。第6図を見よ。
【0023】(8) 残った酸化窒化シリコン110と
フォトレジストとを加えたものを、ポリシリコン104
の異方的プラズマ・エッチングに対するエッチング・マ
スクとして用いて、ゲート106およびゲートと同じレ
ベルの相互接続体108が作成される。このエッチング
は、HBrに酸素を加えたプラズマで行うことができ
る。このHBrに酸素を加えたプラズマによるエッチン
グは、酸化物および酸化窒化物に対して非常に選択的で
ある。したがって、たとえポリシリコン・エッチングが
フォトレジストを除去しても、エッチングが選択的であ
るために、酸化窒化物の反射防止層は残り、そして十分
なエッチング・マスク作用が得られる。図7は、頂部に
酸化窒化物を有するゲート106と、ゲートと同じレベ
ルの相互接続体108とを示した図である。ゲート材料
によりまた、事前にベース注入を必要とするバイポーラ
・デバイスのためのポリシリコン・エミッタを得ること
ができるであろう。ゲート106の高さは 300nm、長
さは 180nmである。(図7はゲートの長さ方向の横断
面図である。典型的には、ゲートはその長さよりもはる
かに大きい幅を有する。)
【0024】(9) ゲート、酸化窒化物、およびすべ
ての残留するレジストが注入マスクとして用いられて、
少量の不純物をドレインに注入することが行われる。こ
れはまた、CMOS回路またはBiCMOS回路に対す
る厳しいリソグラフィ・マスクを必要としない。これら
の回路はまた、残留するすべてのレジストを除去するで
あろう。図8を見よ。
【0025】(10) 誘電体層を整合して沈着しそし
てその後異方的エッチングを行うことにより、ゲート
(およびゲートと同じレベルの相互接続体)の上に側壁
誘電体スペーサ 120を作成する。この側壁誘電体は窒化
シリコンであることができ、そしてこの異方的エッチン
グはフッ素に不活性ガスを加えたプラズマによるエッチ
ングであることができる。この側壁スペーサ・エッチン
グはまた、ゲートおよびゲートと同じレベルの相互接続
体の頂部の上の酸化窒化物の一部分(または全部)を除
去するであろう。添加不純物を導入して、ソースおよび
ドレインが作成される。図9を見よ。また別の実施例で
は、ゲート頂部とソース/ドレインとの両方の上にシリ
サイドを作成するために、自己整合ケイ化物化が行われ
るであろう。ゲートの頂部に残っているすべての酸化窒
化物およびソース/ドレインの表面に残っているすべて
の酸化物を除去することにより、そしてブランケット金
属(blanket metal)(TiまたはCoまたはNi)の沈
着とその後に行われる下側のシリコンとの反応により、
そして次に未反応の金属(または、窒素雰囲気中のTi
のケイ化物化の場合にはTiN)を除去することによ
り、このケイ化物化が行われる。図10には、結果とし
て得られたシリサイドが示されている。
【0026】(11) (再流動化されたBPSG、ま
たは整合化しそして平坦化された層の積層体のような)
平坦化されたプレメタル(premetal)誘電体層130を
作成する。(この平坦化は化学的機械的研磨(CMP、
chemical mechanical polishing)またはレジスト・エッ
チング・バックにより行うことができる。)その後、ソ
ース/ドレインおよびゲート/相互接続体に対する接触
のために、誘電体層120を貫通する孔をフォトリソグ
ラフィにより定めそしてエッチングにより作成する。図
10を見よ。このリソグラフィに対する反射防止層はま
た酸化窒化物であることができるが、下側の酸化物が透
明であるためにさらに深い位置における反射が重要にな
る。
【0027】(12) 1個のトランジスタと1個のコ
ンデンサとによるメモリ・セルを用いた埋込みメモリ・
セル・アレイを有する構造体の場合、ビット線路とセル
・コンデンサとを次に作成することができる。図面を明
確にするために、このような段階は図示されていない。
誘電体130の上に沈着された付随する付加的な誘電体
層は、ちょうど図の誘電体130の一部分と考えること
ができる。
【0028】(13) 50nmのTi、50nmのTi
N、 300nmの(CuおよびSiが添加された)Wまた
はAl、50nmのTiNのような金属積層体を(孔の充
填を含めて)ブランケット沈着する。底部のTiおよび
TiNは拡散に対する障壁を形成し、および頂部のTi
Nはリソグラフィに対する反射防止被覆体を形成する。
WまたはAlの沈着の前に、底部のTiはソース/ドレ
インと反応してシリサイドを形成することができ、それ
により金属・シリコンの接触を安定化することができ
る。TiおよびTiNは、物理的蒸着(PVD、physic
al vapor deposition)または化学的蒸着(CVD、chem
ical vapor deposition)(例えば、TiCl 4 +NH3
→TiN+HCl)により沈着することができる。アル
ミニウムがPVDにより沈着されそして次に高圧下でま
たはCVDにより孔の中に強制的に沈着されることがで
きる。WをCVDにより沈着することができる。または
それとは異なって、WをCVDブランケット沈着し、そ
して次にエッチング・バックを行って孔の中にだけWを
残し、そしてその後アルミニウム・ブランケット沈着す
ることにより、孔をWで充填することができる。
【0029】(14) ブランケット金属140の上
に、酸化窒化シリコンの反射防止被覆層150を取り付
ける。図11を見よ。再び、金属の反射率に従う光学定
数を与えるために酸化窒化物の組成を選定し、そして4
分の1波長板となるように酸化窒化物層の厚さを選定す
る。例えば、 370nmのアルミニウムの上の30nmのT
iNの場合、反射率はポリシリコンの反射率よりも大幅
に小さく、そして酸化窒化物はほぼSi0.469 0.446
0.085 でなければならない。このSi0.469 0.446
0.085 はn=1.9 およびk=0.15を有する。この値
は、TiNおよびアルミニウムの厚さに応じて変わる
(例えば、 500nmのAlの上の24nmのTiNの場
合、Si0.440.470.085 を用いる)ことができる。
シリコンの濃度が高いとまた 4.1〜4.2 という小さな誘
電率が生ずる。この誘電率の値は二酸化シリコンの誘電
率に近く、したがって酸化窒化物は、フリンジング・フ
ィールドを拡大することにより、隣接する相互接続体の
間の容量性結合を有害な程に増大させることはない。
【0030】下側のキャップされていないアルミニウム
および深紫外線( 248nm)露光とは対照的に、n=2.
16およびk=0.83を取る。このことは、 248nm/4*2.
16=29nmの厚さを意味する。この消衰係数はTiNお
よびポリシリコンに対する酸化窒化物の消衰係数よりも
はるかに大きいことに注目されたい。このことは、アル
ミニウムの反射率が大きいことによる。
【0031】(15) 酸化窒化シリコン層150の頂
部 2〜3 nmから窒素を除去するために、酸素を含有す
るプラズマ(例えば、N2 O)で処理を行う。前記の段
階(3)を参照されたい。
【0032】(16) フォトレジストをスピン・オン
で取り付け、そしてそれをパターンに作成して、第1レ
ベルの金属相互接続体を定める。最小線幅が 250nmの
パターンに作成されたレジスト152が示されている図
12を見よ。再び、簡単なフッ素を基本とするプラズマ
・エッチングが行われて、パターンに作成された多くの
レジストを除去することなく、露出された酸化窒化物が
除去される。相互接続体の幅はゲートの幅よりも大きい
ために、レジストの線幅の縮小は必要ではない。
【0033】(17) パターンに作成されたレジスト
と酸化窒化物とをエッチング・マスクとして用いて、金
属に異方的プラズマ・エッチングが行われ、それにより
相互接続体142が作成される。銅が添加されたアルミ
ニウムおよびTiNに対してはいくらかのフッ素を含む
塩素を基本とするプラズマ、およびタングステンに対し
てはフッ素を基本とするプラズマが用いられる。図13
を見よ。
【0034】(18) 酸素またはオゾンを含むTEO
Sのプラズマで増強された分解により、相互接続体14
2の上に、厚さ50nmの整合した酸化物ライナ150が
沈着される。ライナ150は金属の表面を不動態化し、
そして金属原子が中間金属レベルの誘電体の中に拡散す
るのを防止する。この誘電体は、多孔質シリカまたはフ
ッ素添加されたパリレン(parylene)のような誘電率の
小さな材料であることができる。次に、ライナで被覆さ
れた相互接続体の上に、中間金属レベル誘電体が沈着さ
れる。この中間金属レベル誘電体は、第1レベルの相互
接続体と多孔質シリカおよび相互接続体の上のフッ素添
加された二酸化シリコンとの間の多孔質シリカのよう
な、2個またはさらに多数個の材料の積層体であること
ができる。
【0035】(19) 段階(11)の孔の作成と同じ
ように、中間金属レベル誘電体の中に孔が作成される。
次に、前記の段階(13)〜(18)を繰り返すことに
より、この中間金属レベル誘電体の上に第2レベル相互
接続体が作成される。同様な段階を繰り返すことによ
り、第3レベル相互接続体、第4レベル相互接続体、第
5レベル相互接続体、…を作成することができる。
【0036】酸化窒化シリコンの組成 酸化窒化シリコンの屈折率および消衰係数は、組成と共
に変化する。図15に示されているように、窒素の濃度
が増大すると、nおよびkが増大する。したがって反射
防止層としての酸化窒化シリコンは、反射防止層からの
正味の反射率がゼロとなるように下側の材料の反射率と
適合するために、2個のパラメータ(層の厚さおよび組
成)を与える。特に、反射の回数が1回という単純な場
合を考える。すなわち、フォトレジストを透過した強度
1の放射線が反射防止層に入射し、そしてそのr%(典
型的な場合には、約 5%〜10%)が(πの位相差を伴っ
て)反射されてフォトレジストに返っていく。そして
(1−r)%が反射防止層を透過するが、この透過の際
に因子e-kt の減衰を受ける。ここで、kは消衰係数で
あり、tは反射防止層の厚さである。下側材料との界面
において、R%が(πだけの位相差を伴って)反射し、
そして残りの部分は下側材料を透過するおよび/または
吸収される。反射された部分Rはまた、戻って返る時に
反射防止層を透過するのでe-kt だけの減衰を受け、そ
して再びフォトレジストの中に入る。したがって、下側
材料から反射された部分はR(1−r)e-2ktであり、
そしてこれは最初に反射された部分rと相殺されるべき
である。この相殺が行われるためには、振幅は等しく
(r=R(1−r)e-2kt)なければなく、そして位相
はπだけ異ならなければならない。このことは、厚さt
が波長の4分の1でなければならないことを意味する。
反射防止層の中の波長は、真空中の放射線の波長λを反
射防止層の屈折率で除算したものである。したがって、
t=λ/4nとし、そして酸化窒化物の組成を比k/n
が下記の式を満たすように選定する。
【0037】
【数1】r=R(1−r)e-kλ/4n
【0038】
【数2】k/n=4/λ[log(R)+log((1
−r)/r)]
【0039】もちろん、反射率rはnおよびkとフォト
レジストの光学定数とにより定まるが、ある範囲のnお
よびkにわたって反射率rは比較的に一定である。同様
に、下側材料が一旦与えられれば、R(Rもまたnおよ
びkにより変化する)は近似的に知ることができ、そし
て要求されたk/nを与える組成を選定することができ
る。
【0040】図16は、酸化窒化物層の厚さが29nmの
場合のレジスト・酸化窒化物の界面および酸化窒化物・
ポリシリコンの界面における反射というさらに精密なモ
デルを用いて、レジストの中に反射されて戻ってくる正
味の反射強度を酸化窒化物の光学定数の関数として計算
したグラフである。中央の等高線の内側は、レジストの
中への正味の反射率が1%以下の領域であることを示
す。また図16には、図15に示されたような酸化窒化
シリコンのnとkの関係の曲線が、計算された正味の反
射率に重ねて示されている。この曲線は正味の反射率が
1%以下である領域の中央を通る。このことは、中央の
位置の組成を目標とすることが確固とした酸化窒化物の
パラメータを与えるであろうということを示す。
【0041】多層金属積層体(またはケイ化物化された
ポリシリコン、など)の場合、反射のモデルはまた、下
側の金属界面からの反射を含んでいる。下記の好ましい
実施例の酸化窒化シリコンARCは小さな正味の反射を
生ずる。 (a) 360nmのアルミニウムの上の20nmのTiN
の場合、厚さ25nmのSi0.469 0.446 0.085 を用
いる。この材料はn=1.90±0.02およびk=0.14±0.02
を有する。 (b) 500nmのアルミニウムの上の25nmのTiN
の場合、Si0.440.470.085 を用いる。
【0042】これらの酸化窒化シリコンは窒素が約10%
よりも少ない組成を有するが、二酸化シリコンのように
酸素の量がシリコンの量の約2倍であるのとは対照的
に、同程度の(すなわち、10%の範囲内で等しい)量の
シリコンと酸素とを有する。しかしこれらの酸化窒化シ
リコンの誘電率は約 4.1〜4.2 であり、この誘電率の値
は酸化物の誘電率の値と同程度である。したがってこの
酸化窒化物はハード・マスクとして用いることができ、
そしてエッチングの後、金属相互接続体の頂部に残留す
ることができる。それは誘電率が小さい場合、窒化シリ
コンのような誘電率の大きな材料のように、隣接する相
互接続体の間の容量性結合が増加しないからである。図
14を見よ。図14は、相互接続体142の上の酸化窒
化シリコンARC150および厚さ 5nmの酸化物ライ
ナ160を示している。
【0043】酸化窒化物のプラズマ処理 酸化窒化シリコンARCに対する酸素を含有するプラズ
マによる表面処理は、N2 OにArを加えたプラズマに
よる実験結果を示した下記の表に示されているように、
光学的性質に及ぼす影響は非常に小さい。
【0044】
【表1】 処理 厚さ(nm) n k 沈着したまま 31.5 1.98 0.67 20秒、 130ワット 30.8 1.93 0.65〜0.66 40秒、 130ワット 30.7 1.92 0.65 20秒、 200ワット 30.8 1.92 0.65〜0.66 酸化物キャップ 35.8 1.82 0.62
【0045】最後の行( 5nmの酸化物キャップ)は、
窒素除去プラズマ処理の代わりに、酸化窒化シリコンA
RCの上に薄い二酸化シリコン層を沈着するまた別の実
施例と比較される。このような酸化物キャップ方式は反
射に対してまた別の界面を導入し、そして反射防止の性
質を複雑にする。
【0046】種々の窒素除去プラズマを用いることがで
きる。基本的な反応は、表面で酸素の1つが窒素を置き
換える反応である。したがって、酸素プラズマ(例え
ば、O 2 にArを加える)または酸素に亜窒化酸化物を
加える、などを用いることができる。N2 Oプラズマか
らの酸素原子と窒素原子との両方が酸化窒化物の表面に
衝突するが、したし酸素は優先して窒素を置き換える。
酸素を含有するガスの分圧は、1分以下の処理を得るた
めに、 100ミリトルないし10トルのような範囲にあるこ
とができるであろう。プラズマ・バイアスは、窒素除去
領域の深さを決定するのを助ける。
【0047】酸素プラズマ処理のまた別の実施例は、窒
素が除去された表面を得るために酸化窒化物の沈着の終
了時に、シランにN2 Oを加えたものからシランにO2
を加えたものに切り替えることである。けれどもこのま
た別の実施例は、 5nmまたはそれ以下の厚さの酸化物
膜の沈着の制御および膜の均一度の制御の問題点を有す
る。
【0048】線幅の縮小 図17は、種々の初期のレジストの線幅に対し、定まっ
た酸素レジスト・エッチング(これは80nmのレジスト
を除去する)の場合の酸化窒化物反射防止層を用いたパ
ターンに作成されたレジスト線幅縮小の強固さを示した
図である。図17には、図17の3シグマ曲線により縮
小した線幅に見られる標準偏差が示されている。このよ
うに 220nmから60nmへの縮小は、約 2nm〜 3nm
の標準偏差を有する。酸化窒化シリコン反射防止層を用
いたこの強固な大きな線幅の縮小により、オリジナルの
レジストの線幅を、リソグラフィが十分に制御される範
囲内でパターンに作成することを可能にする。
【0049】使い捨てゲートの好ましい実施例 図18a〜図18dは、酸化窒化シリコン反射防止層を
用いた集積回路製造の使い捨てゲートの方法を示した図
である。特に、基板の中に作成された側壁スペーサおよ
びソース/ドレインを備えたポリシリコン・ダミー・ゲ
ートを有するために、前記の段階(1)〜(10)を行
う。60nmだけのダミー・ゲート長を作成するために、
パターンに作成されたレジストの縮小を用いる。このこ
とは、 220nmのオリジナルのダミー・ゲート長と、そ
の後の80nmのレジスト・エッチング(図17を見よ)
により達成することができる(図17を見よ)。その結
果得られる構造体は、図9の構造体に類似している。
【0050】TEOS酸化物のような誘電体を 500nm
の厚さに沈着し、そしてCMPのような方法で平坦化し
て、ポリシリコン・ダミー・ゲートの頂部を露出する。
図18aに、ダミー・ゲート505および誘電体530
が示されている。ダミー・ゲート505は、高さが約 2
00nm、長さが60nmであることができる。
【0051】HB+O2 のプラズマを用いて、ダミー・
ゲート505をエッチングすることにより除去する。オ
プションとして、ゲート酸化物を除去し、そしてダミー
・ゲート505の除去により残った溝の底に新しいゲー
ト酸化物を熱的に成長させる。次に、TiNまたは異な
る金属の積層体のようなゲート材料をブランケット沈着
することにより、溝を充填しそして誘電体530を被覆
する。図18bを見よ。図18bには、厚さ 200nmの
金属ゲート材料507が示されている。
【0052】ゲート材料に適合した組成(光学定数)を
有する酸化窒化シリコンを29nmの厚さに沈着し、そし
てその後酸素プラズマで表面処理を行い、そして次に 2
48nmの放射線に感度を有するフォトレジストをスピン
・オンする。フォトレジストをパターンに作成して、長
さ 250nmのゲート頂部を定め、そしてこのパターンに
作成されたフォトレジスト(線幅が縮小されていない)
を用いてゲート材料507のエッチングを行い、それに
よりT型ゲート506を作成する。図18cを見よ。
【0053】誘電体の沈着、孔の作成、第1レベルの金
属相互接続体の作成などにより、前記の段階(11)〜
(19)を継続する。図18dを見よ。
【0054】ダマシーンの好ましい実施例 フォトレジストの線幅の縮小はゲート・レベルにだけ用
いられるので、前記の好ましい実施例の金属相互接続構
造体を、ダマシーン相互接続構造体で置き換えることが
できる。特に、孔を最初に充填する段階(13)を変更
して前記段階(1)〜(13)を繰り返し、そして次に
第2誘電体レベルを沈着し、誘電体の中の溝の位置をフ
ォトリソグラフィにより定め、そして次に誘電体にエッ
チングを行って溝を定め、そして次にブランケット金属
にCMPまたはエッチング・バックを行って溝の中の金
属だけを残し、そしてそれにより相互接続体を作成す
る。図19は、ゲート606を備えた1つの金属レベ
ル、プリメタル・レベル誘電体630、充填された孔6
44、および第1金属レベル誘電体650に対する、ダ
マシーン構造体の図である。
【0055】変更実施例 窒素除去表面処理または小さな誘電率のための高濃度シ
リコンを備えた、酸化窒化シリコンの反射防止被覆(A
RC)層の特徴を保持したまま、好ましい実施例を種々
に変更することができる。
【0056】例えば、酸化窒化シリコンは異なる組成を
有するが、しかしなお1個または複数個の下側の材料に
同調することができるk/n比を有することができる。
【0057】以上の説明に関して更に以下の項を開示す
る。 (1)(a) パターンに作成されるべき材料層の上に
酸化窒化シリコンの反射防止被覆体を沈着する段階と、
(b) 酸化窒化シリコンの前記反射防止被覆体の表面
領域から窒素を除去する段階と、(c) 窒素が除去さ
れた前記酸化窒化シリコン反射防止被覆体にフォトレジ
ストを取り付ける段階と、を有する、集積回路の製造
法。 (2) 酸化窒化シリコン反射防止被覆体に酸素プラズ
マ処理を行うことにより表面の窒素が除去され、そして
フォトレジストの接着が増進する。酸化窒化シリコンは
シリコン濃度が高くて誘電率が小さく、したがってハー
ド・マスクとして用いられた後の除去が必要でない。
【0058】下記の出願中特許は、本出願と関連する内
容を開示している。シリアル番号第08/678,847号、1996
年12月7日出願(TI-20565号)およびシリアル番号第
60/049,006号、1997年9月6日出願(TI-25277号)。
これらの出願は、本出願の譲受人と同じ譲受人に譲渡さ
れている。
【図面の簡単な説明】
【図1】好ましい実施例の集積回路の製造法の最初の段
階の横断面図。
【図2】図1の次の段階の横断面図。
【図3】図2の次の段階の横断面図。
【図4】図3の次の段階の横断面図。
【図5】図4の次の段階の横断面図。
【図6】図5の次の段階の横断面図。
【図7】図6の次の段階の横断面図。
【図8】図7の次の段階の横断面図。
【図9】図8の次の段階の横断面図。
【図10】図9の次の段階の横断面図。
【図11】図10の次の段階の横断面図。
【図12】図11の次の段階の横断面図。
【図13】図12の次の段階の横断面図。
【図14】図13の次の段階の横断面図。
【図15】組成による光学定数の変化を示した図。
【図16】正味の反射を示した図。
【図17】線幅の縮小を示した図。
【図18】また別の好ましい実施例の横断面図であっ
て、aは最初の段階の図、bはaの次の段階の図、cは
bの次の段階の図、dはcの次の段階の図。
【図19】ダマシーンの好ましい実施例の図。
【図20】酸素と窒素の分布を示した図。
【符号の説明】
150 反射防止被覆体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3205 H01L 21/88 B 21/8238 27/08 321D 27/092 (72)発明者 グオクシアン シン アメリカ合衆国 テキサス,ダラス,オー デリア ロード 11700,ナンバー417

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】(a) パターンに作成されるべき材料層
    の上に酸化窒化シリコンの反射防止被覆体を沈着する段
    階と、(b) 酸化窒化シリコンの前記反射防止被覆体
    の表面領域から窒素を除去する段階と、(c) 窒素が
    除去された前記酸化窒化シリコン反射防止被覆体にフォ
    トレジストを取り付ける段階と、を有する、集積回路の
    製造法。
JP15032599A 1998-05-28 1999-05-28 反射防止構造体とその製造法 Pending JP2000058830A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8721298P 1998-05-28 1998-05-28
US087212 1998-05-28

Publications (1)

Publication Number Publication Date
JP2000058830A true JP2000058830A (ja) 2000-02-25

Family

ID=22203768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15032599A Pending JP2000058830A (ja) 1998-05-28 1999-05-28 反射防止構造体とその製造法

Country Status (1)

Country Link
JP (1) JP2000058830A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849556B2 (en) 2002-09-27 2005-02-01 Oki Electric Industry Co., Ltd. Etching method, gate etching method, and method of manufacturing semiconductor devices
KR100479960B1 (ko) * 2002-06-17 2005-03-30 동부아남반도체 주식회사 감광막 패턴의 미세 선폭 구현을 위한 난반사 방지막 제조방법
JP2005535119A (ja) * 2002-07-31 2005-11-17 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイス製造過程におけるパターンの変形とフォトマスクの汚染の抑制方法
JP2005347746A (ja) * 2004-06-02 2005-12-15 Hynix Semiconductor Inc 半導体素子のゲート電極形成方法
US7208423B2 (en) 2001-03-29 2007-04-24 Kabushiki Kaisha Toshiba Semiconductor device fabrication method and semiconductor device
JP2007335908A (ja) * 2007-09-18 2007-12-27 Hoya Corp 反射型マスクブランクス及び反射型マスク
JP2011009636A (ja) * 2009-06-29 2011-01-13 Oki Semiconductor Co Ltd ビアホールの形成方法
US8158527B2 (en) 2001-04-20 2012-04-17 Kabushiki Kaisha Toshiba Semiconductor device fabrication method using multiple resist patterns
JP2016525788A (ja) * 2013-05-03 2016-08-25 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated マルチパターン形成用途のための光学的に調整されたハードマスク
CN111696849A (zh) * 2019-03-13 2020-09-22 上海新微技术研发中心有限公司 一种复合薄膜、复合硅晶圆及其制备方法与应用

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208423B2 (en) 2001-03-29 2007-04-24 Kabushiki Kaisha Toshiba Semiconductor device fabrication method and semiconductor device
US8183119B2 (en) 2001-03-29 2012-05-22 Kabushiki Kaisha Toshiba Semiconductor device fabrication method using multiple mask patterns
US7824996B2 (en) 2001-03-29 2010-11-02 Kabushiki Kaisha Toshiba Semiconductor device fabrication method and semiconductor device
US8163611B2 (en) 2001-03-29 2012-04-24 Kabushiki Kaisha Toshiba Semiconductor device fabrication method and semiconductor device
US8158527B2 (en) 2001-04-20 2012-04-17 Kabushiki Kaisha Toshiba Semiconductor device fabrication method using multiple resist patterns
KR100479960B1 (ko) * 2002-06-17 2005-03-30 동부아남반도체 주식회사 감광막 패턴의 미세 선폭 구현을 위한 난반사 방지막 제조방법
JP2005535119A (ja) * 2002-07-31 2005-11-17 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイス製造過程におけるパターンの変形とフォトマスクの汚染の抑制方法
US6849556B2 (en) 2002-09-27 2005-02-01 Oki Electric Industry Co., Ltd. Etching method, gate etching method, and method of manufacturing semiconductor devices
US7291559B2 (en) 2002-09-27 2007-11-06 Oki Electric Industry Co., Ltd. Etching method, gate etching method, and method of manufacturing semiconductor devices
JP2005347746A (ja) * 2004-06-02 2005-12-15 Hynix Semiconductor Inc 半導体素子のゲート電極形成方法
JP2007335908A (ja) * 2007-09-18 2007-12-27 Hoya Corp 反射型マスクブランクス及び反射型マスク
JP2011009636A (ja) * 2009-06-29 2011-01-13 Oki Semiconductor Co Ltd ビアホールの形成方法
JP2016525788A (ja) * 2013-05-03 2016-08-25 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated マルチパターン形成用途のための光学的に調整されたハードマスク
CN111696849A (zh) * 2019-03-13 2020-09-22 上海新微技术研发中心有限公司 一种复合薄膜、复合硅晶圆及其制备方法与应用

Similar Documents

Publication Publication Date Title
US6156640A (en) Damascene process with anti-reflection coating
US6228760B1 (en) Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
US6406995B1 (en) Pattern-sensitive deposition for damascene processing
JP3637000B2 (ja) 集積回路における金属被覆部およびコンタクト構造の製造方法
US6465352B1 (en) Method for removing dry-etching residue in a semiconductor device fabricating process
US6777171B2 (en) Fluorine-containing layers for damascene structures
US6620745B2 (en) Method for forming a blocking layer
US20020155693A1 (en) Method to form self-aligned anti-via interconnects
EP1209728A2 (en) Method of depositing organosilicate layers
US20030087518A1 (en) Method for preventing photoresist poisoning
JP4677407B2 (ja) 有機反射防止膜(arc)を有する半導体装置の製造方法
US20030211750A1 (en) Method of etching a trench in a silicon-containing dielectric material
US7410897B2 (en) Contact plug processing and a contact plug
US20080132085A1 (en) Silicon Rich Dielectric Antireflective Coating
KR100857664B1 (ko) 유기규산염층의 증착 방법
US6350670B1 (en) Method for making a semiconductor device having a carbon doped oxide insulating layer
US20090146296A1 (en) Method of forming high-k dielectric stop layer for contact hole opening
CN109427578A (zh) 半导体结构及其形成方法
JP2004014841A (ja) 半導体装置及びその製造方法
KR20010104377A (ko) 무반사 코팅 및 그의 제조 방법
JP2000058830A (ja) 反射防止構造体とその製造法
US6930028B1 (en) Antireflective structure and method
WO2022100070A1 (zh) 光刻胶的处理方法及自对准双图案化方法
US7001847B2 (en) Micro pattern forming method and semiconductor device manufacturing method
JP4401023B2 (ja) 遠紫外線フォトレジストを用いたディープサブミクロンメタライゼーション