[go: up one dir, main page]

JP2000058382A - Chip type CR parts - Google Patents

Chip type CR parts

Info

Publication number
JP2000058382A
JP2000058382A JP10229587A JP22958798A JP2000058382A JP 2000058382 A JP2000058382 A JP 2000058382A JP 10229587 A JP10229587 A JP 10229587A JP 22958798 A JP22958798 A JP 22958798A JP 2000058382 A JP2000058382 A JP 2000058382A
Authority
JP
Japan
Prior art keywords
electrode
resistor
pattern
electrodes
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10229587A
Other languages
Japanese (ja)
Inventor
Fumihiko Arakawa
文彦 荒川
Kazuhiko Gomi
和彦 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP10229587A priority Critical patent/JP2000058382A/en
Publication of JP2000058382A publication Critical patent/JP2000058382A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】 【課題】 抵抗値及び容量値を独立して容易に調整でき
るようにする。 【解決手段】 複数の誘電体層からなる積層体1の外部
表面に、入力電極3a、出力電極3b、グランド電極4
aが設けられている。1つの誘電体層には入出力電極間
に接続された抵抗体2が、他の複数の誘電体層には分離
された一方の部分が入力電極に他方の部分が出力電極に
接続された第1の導体電極5が、更に他の複数の誘電体
層にはグランド電極に接続された第2の導体電極6が形
成され、第1及び第2の導体電極間に静電容量が生成さ
れる。抵抗体は、誘電体粉末を配合した抵抗ペーストの
印刷により形成され、製造時に、配合比(約20〜30
重量%の範囲)を調整することによって抵抗値が調整可
能である。製造時に、抵抗体と静電容量とを独立して作
製するので、抵抗値及び容量値を独立して調整可能であ
る。
[PROBLEMS] To easily and independently adjust a resistance value and a capacitance value. SOLUTION: An input electrode 3a, an output electrode 3b, and a ground electrode 4 are provided on an outer surface of a multilayer body 1 including a plurality of dielectric layers.
a is provided. One dielectric layer has a resistor 2 connected between input and output electrodes, and another plurality of dielectric layers have a separated one part connected to an input electrode and the other part connected to an output electrode. One conductor electrode 5 is formed, and a second conductor electrode 6 connected to a ground electrode is formed on the other plurality of dielectric layers, and a capacitance is generated between the first and second conductor electrodes. . The resistor is formed by printing a resistor paste containing a dielectric powder, and has a compounding ratio (about 20 to 30) at the time of manufacture.
By adjusting the (weight% range), the resistance value can be adjusted. Since the resistor and the capacitance are manufactured independently during manufacturing, the resistance value and the capacitance value can be adjusted independently.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の技術分野】本発明は、チップ型CR部品に関
し、特に、集中定数型積層構造を採用することにより、
製造時に容量値Cと抵抗値Rとを個別に調整できるよう
にしたチップ型CR部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type CR component, and more particularly to a chip type CR component by adopting a lumped constant type laminated structure.
The present invention relates to a chip CR component in which a capacitance value C and a resistance value R can be individually adjusted at the time of manufacturing.

【0002】[0002]

【従来の技術】近年、電子機器の高周波化に伴い、電子
機器に混入する電磁干渉ノイズが大きな問題となってい
る。特に、デジタル回路においては、該回路の駆動用の
有効信号周波数領域がノイズ帯域に接近してきているこ
とから、ノイズを除去し、かつ信号波形歪みを抑制する
ため、より急峻なノイズ減衰特性を有するフィルタを必
要としている。また、移動体通信や携帯型情報端末に代
表されるように、電子機器の小型化が求められており、
該電子機器に組み込まれるフィルタにおいても、いっそ
うの小型化が求められている。
2. Description of the Related Art In recent years, with the increase in the frequency of electronic equipment, electromagnetic interference noise mixed into the electronic equipment has become a serious problem. In particular, a digital circuit has a steeper noise attenuation characteristic in order to remove noise and suppress signal waveform distortion because the effective signal frequency region for driving the circuit is approaching the noise band. Need a filter. Also, as represented by mobile communication and portable information terminals, there is a demand for downsizing of electronic devices,
There is a demand for further miniaturization of filters incorporated in the electronic devices.

【0003】このような要求に基づき、図4に示したよ
うに単板構造のチップ型のCR部品が既に市販されてい
る。図4(A)は該部品の斜視図を示しており、1は単
板構造の誘電体セラミックスからなる基板(誘電体基
板)、2は該基板1の上面に形成された抵抗体層、3
a、3bは誘電体基板の両端部に形成された入力電極及
び出力電極、4は誘電体基板1の側面に形成されたグラ
ンド電極である。このような単板構造のチップ型CR部
品においては、抵抗体層2とグランド電極4との間に静
電容量が形成され、その等価回路が図4(B)に示すよ
うに、該静電容量からなる容量C及び抵抗体層2により
形成される抵抗RからなるT型フィルタを構成してい
る。上記した単板構造のチップ型CR部品においては、
抵抗体層2が静電容量の一方の電極を兼ねている。した
がって、製造時に抵抗体層2の抵抗値Rを修正しようと
すると、容量値Cも不所望に変化してしまい、抵抗値と
容量値とを別々に調整することができなかった。さら
に、容量値Cと抵抗値Rの種々の組み合わせを得るため
には、多数の出発原材料を用意して、経験則等に基づい
て適宜の原材料を選択する必要があった。
In response to such demands, chip-type CR components having a single-plate structure as shown in FIG. 4 have already been marketed. FIG. 4A is a perspective view of the component, 1 is a substrate (dielectric substrate) made of dielectric ceramic having a single-plate structure, 2 is a resistor layer formed on the upper surface of the substrate 1, 3
Reference numerals a and 3b denote input electrodes and output electrodes formed at both ends of the dielectric substrate, and reference numerals 4 denote ground electrodes formed on the side surfaces of the dielectric substrate 1. In such a chip-type CR component having a single-plate structure, a capacitance is formed between the resistor layer 2 and the ground electrode 4, and an equivalent circuit thereof is formed as shown in FIG. A T-type filter composed of a capacitance C composed of a capacitance and a resistance R formed by the resistor layer 2 is configured. In the above-described chip-type CR component having a single-plate structure,
The resistor layer 2 also serves as one electrode of the capacitance. Therefore, when trying to modify the resistance value R of the resistor layer 2 during manufacturing, the capacitance value C also changes undesirably, and the resistance value and the capacitance value cannot be adjusted separately. Furthermore, in order to obtain various combinations of the capacitance value C and the resistance value R, it is necessary to prepare a large number of starting raw materials and select appropriate raw materials based on empirical rules and the like.

【0004】また、積層構造のチップ型抵抗部品も既に
提案されており、該部品においては、2つの誘電体層の
間に導体電極を挟むよう形成している。そして、抵抗値
を該導体電極のパターンに狭幅部分を設けることによ
り、所望の抵抗値を得るようにしている。しかしなが
ら、このような抵抗値の調整方法では、得られる抵抗値
の範囲に制限があり、所望の抵抗値を必ずしも得ること
ができなかった。また、狭幅部分を設けたことによって
局所的に高抵抗の部分が形成されてしまうので、大電流
駆動すると高抵抗部分からの発熱等の問題が生じてしま
う。よって、大電流駆動の回路として適用することがで
きなかった。
Further, a chip-type resistor component having a laminated structure has already been proposed. In this component, a conductor electrode is formed between two dielectric layers. Then, a desired resistance value is obtained by providing a narrow width portion in the conductor electrode pattern. However, in such a method of adjusting the resistance value, the range of the obtained resistance value is limited, and a desired resistance value cannot always be obtained. Further, since the high-resistance portion is locally formed by providing the narrow width portion, a problem such as heat generation from the high-resistance portion occurs when driving with a large current. Therefore, it cannot be applied as a circuit driven by a large current.

【0005】なお、導電体電極に狭幅部分を設ける代わ
りに、酸化ルテニウム等の抵抗体材料を用いて抵抗体層
を形成することも考えられるが、この場合も、誘電体セ
ラミックスと抵抗体とを同時に焼成するときに、以下の
ような問題点が生じてしまい、実用化することが困難で
あった。 (1)誘電体セラミックスの焼結温度は900℃以上で
あり、一方、抵抗体の焼結温度は850℃程度であり、
これらの焼結温度差に起因して、ガラス成分の拡散によ
ってポアが発生してしまう。このため、抵抗値のバラツ
キが極めて大きくなってしまい、製品の歩留まりが低下
する。 (2)誘電体セラミックスと抵抗体の焼成時に収縮が生
じてしまい、これに起因してデラミネーション、すなわ
ち誘電体セラミックスと抵抗体との剥離が発生してしま
う。そしてさらに、このような積層構造のチップ型抵抗
部品に静電容量が形成されるよう変形を試みたとして
も、抵抗体を静電容量の生成のための一方の電極として
用いる限り、上記した単板構造のCR部品の場合と同様
の問題点が生じてしまう。
In addition, instead of providing a narrow portion in the conductor electrode, it is conceivable to form a resistor layer using a resistor material such as ruthenium oxide. In this case, too, a dielectric ceramic and a resistor are used. At the same time, the following problems occur, and it has been difficult to put them into practical use. (1) The sintering temperature of the dielectric ceramic is 900 ° C. or higher, while the sintering temperature of the resistor is about 850 ° C.
Due to these sintering temperature differences, pores are generated due to the diffusion of glass components. For this reason, the variation in the resistance value becomes extremely large, and the product yield decreases. (2) Shrinkage occurs during firing of the dielectric ceramic and the resistor, which causes delamination, that is, separation between the dielectric ceramic and the resistor. Further, even if an attempt is made to deform the chip-type resistor component having such a laminated structure so that a capacitance is formed, as long as the resistor is used as one of the electrodes for generating the capacitance, the above-described unitary resistor is used. The same problem as in the case of a CR component having a plate structure occurs.

【0006】以上のような従来例の問題点に鑑み、本発
明の目的は、少ない原材料であっても所望の減衰特性を
呈することができ、しかも従来例と比較して大電流駆動
が可能な、安価で歩留まりの良いチップ型CR部品を提
供することである。
In view of the above-mentioned problems of the conventional example, an object of the present invention is to provide a desired damping characteristic even with a small amount of raw materials, and to enable a large current drive as compared with the conventional example. It is an object of the present invention to provide an inexpensive and high-yield chip type CR component.

【0007】[0007]

【課題を解決するための手段】上記した目的を達成する
ために、本発明に係る、複数の誘電体層からなる積層体
の外部表面に、入力電極、出力電極及びグランド電極が
設けられたチップ型CR部品においては、入力電極と出
力電極との間に接続された抵抗体と、順次積層された第
1,2,3,…,n(n:2以上の整数)の誘電体層上
に配置された第1,2,3,…,nの導体電極であっ
て、奇数番目又は偶数番目のいずれか一方の導体電極が
それぞれ2つの部分に分離されてそれぞれの部分が入力
電極及び出力電極に接続され、他方の導体電極がグラン
ド電極に接続され、入力電極とグランド電極との間及び
出力電極とグランド電極との間に静電容量を形成する第
1,2,3,…,nの導体電極からなる第1の組の導体
電極とを備えていることを特徴としている。また、別の
本発明に係る、複数の誘電体層からなる積層体の外部表
面に、入力電極、出力電極及びグランド電極が設けられ
たチップ型CR部品においては、入力電極と出力電極と
の間に接続された抵抗体と、順次積層された第1,2,
3,…,n(n:2以上の整数)の誘電体層上に配置さ
れた第1,2,3,…,nの導体電極であって、奇数番
目の導体電極が入力電極又は出力電極のいずれか一方に
接続され、偶数番目の導体電極がグランド電極に接続さ
れ、入力電極又は出力電極のいずれか一方とグランド電
極との間に静電容量を形成する第1,2,3,…,nの
導体電極からなる第1の組の導体電極とを備えているこ
とを特徴としている。
In order to achieve the above-mentioned object, a chip according to the present invention in which an input electrode, an output electrode and a ground electrode are provided on the outer surface of a laminate comprising a plurality of dielectric layers. In the type CR component, a resistor connected between an input electrode and an output electrode and a first, second, third,..., N (n: an integer of 2 or more) dielectric layers sequentially stacked The first, second, third,..., N conductor electrodes are arranged, and either one of the odd-numbered or even-numbered conductor electrodes is separated into two parts, and each part is an input electrode and an output electrode. , And the other conductive electrode is connected to the ground electrode, and forms a capacitance between the input electrode and the ground electrode and between the output electrode and the ground electrode. A first set of conductive electrodes comprising conductive electrodes It is characterized by a door. According to another aspect of the present invention, there is provided a chip-type CR component in which an input electrode, an output electrode, and a ground electrode are provided on an external surface of a laminate including a plurality of dielectric layers, between the input electrode and the output electrode. And the first, second, and second layers sequentially stacked.
The first, second, third,..., N conductor electrodes disposed on the 3,..., N (n: an integer of 2 or more) dielectric layers, and the odd-numbered conductor electrodes are input electrodes or output electrodes. Are connected to any one of the first, second and third conductor electrodes, and the even-numbered conductor electrodes are connected to the ground electrode to form a capacitance between one of the input electrode or the output electrode and the ground electrode. , N conductor electrodes of the first set.

【0008】本発明の好適な実施例においては、該部品
はさらに、第1の組の導体電極と同一構成又はほぼ同一
構成の第2の組の導体電極を備え、抵抗体は、第1の組
の導体電極と第2の組の導体電極との間に積層配置され
ている。なお、ほぼ同一構成の第2の組の導体電極と
は、数nが第1の組のものと相違している場合等であ
る。また、抵抗体は、誘電体粉末を混入した抵抗ペース
トにより形成され、誘電体粉末は、誘電体層と同一の主
成分を有し、該誘電体粉末の抵抗ペーストへの配合比
は、20〜30重量パーセントである。配合比は、抵抗
体の必要とする抵抗値に応じて設定されている。
In a preferred embodiment of the present invention, the component further comprises a second set of conductive electrodes having the same or substantially the same configuration as the first set of conductive electrodes, wherein the resistor comprises the first set of conductive electrodes. It is laminated and arranged between the set of conductor electrodes and the second set of conductor electrodes. The second set of conductor electrodes having substantially the same configuration is the case where the number n is different from that of the first set. The resistor is formed of a resistance paste mixed with a dielectric powder, and the dielectric powder has the same main component as the dielectric layer, and the compounding ratio of the dielectric powder to the resistance paste is 20 to 20. 30 weight percent. The compounding ratio is set according to the resistance value required by the resistor.

【0009】[0009]

【発明の実施の態様】図1は、本発明の一実施例のチッ
プ型CR部品を示しており、図1において、(A)はチ
ップ型CR部品の斜視図、(B)は該部品の内部に設け
られる抵抗体パターン(パターン1)の平面図、(C)
及び(D)は部品の内部に設けられる導電体パターン
(パターン2及び3)の平面図、(E)はパターン1〜
3をそれぞれ設けた誘電体セラミックス材料からなるシ
ート(すなわち、誘電体層)の積層順を示す説明図であ
る。なお、(B)〜(D)において、点線は最終製品の
底面のサイズを示しており、また、パターン1〜3は、
部品製造後のパターンではなく製造時に誘電体基板に印
刷等により形成されるパターンを示している。図1にお
いて、1は誘電体セラミックス材料からなる複数の誘電
体層の積層体、2はパターン1により形成される抵抗
体、3a及び3bはチップ型CR部品の両端部に形成さ
れた入力電極及び出力電極(すなわち、外部電極)、4
a、4bはチップ型CR部品の両側面に形成されたグラ
ンド電極(すなわち、側面電極)である(ただし、グラ
ンド電極4bは不図示)。5及び6は、パターン2及び
3により構成される第1及び第2の導体電極である。
FIG. 1 shows a chip type CR component according to an embodiment of the present invention. In FIG. 1, (A) is a perspective view of the chip type CR component, and (B) is a perspective view of the component. Plan view of a resistor pattern (pattern 1) provided inside, (C)
(D) is a plan view of a conductor pattern (patterns 2 and 3) provided inside the component, and (E) is a pattern 1 to
3 is an explanatory view showing the order of lamination of sheets (that is, dielectric layers) made of a dielectric ceramic material provided with No. 3 respectively. In (B) to (D), the dotted lines indicate the size of the bottom surface of the final product.
The figure shows a pattern formed on the dielectric substrate by printing or the like at the time of manufacturing, instead of a pattern after manufacturing the component. In FIG. 1, 1 is a laminate of a plurality of dielectric layers made of a dielectric ceramic material, 2 is a resistor formed by pattern 1, 3a and 3b are input electrodes formed on both ends of a chip type CR component, and Output electrodes (ie, external electrodes), 4
Reference numerals a and 4b denote ground electrodes (that is, side electrodes) formed on both side surfaces of the chip-type CR component (the ground electrode 4b is not shown). Reference numerals 5 and 6 denote first and second conductor electrodes constituted by patterns 2 and 3, respectively.

【0010】パターン1は、上記したように抵抗体2
(R)を構成するためのものであり、長方形に構成され
ている。その横方向(長手方向)の長さは最終製品より
も若干長く、最終製品においては、その両端が製品サイ
ズに合わせて適宜切断され、かつ、切断後の両端部がフ
ィルタの入力電極3a及び出力電極3bに電気的に接続
される。パターン2はパターン1とほぼ同一の長方形に
構成されているが、その横方向中央部に空隙部が設けら
れ、これにより、パターン2は分離した2つの部分とし
て形成される。最終製品においては、パターン2の両端
は製品サイズに合わせて切断され、かつ、切断後の両端
部が入力電極3a及び出力電極3bに電気的に接続され
る。
The pattern 1 includes the resistor 2 as described above.
(R), and has a rectangular shape. The length in the horizontal direction (longitudinal direction) is slightly longer than that of the final product. In the final product, both ends are appropriately cut in accordance with the product size, and both ends after the cutting are the input electrode 3a of the filter and the output. It is electrically connected to the electrode 3b. The pattern 2 is formed in the same rectangular shape as the pattern 1, but is provided with a void at the center in the lateral direction, whereby the pattern 2 is formed as two separate parts. In the final product, both ends of the pattern 2 are cut in accordance with the product size, and both ends after cutting are electrically connected to the input electrode 3a and the output electrode 3b.

【0011】パターン3は、横方向の長さがパターン1
及び2よりも若干短く、パターン3の横方向中央部に
は、外方へ延びる耳部がそれぞれの側に形成されてい
る。これら2つの耳部の外方端の間の距離は最終製品の
幅よりも大きく形成され、耳部は、最終製品において
は、製品サイズに合わせて切断されかつグランド電極4
a、4bに電気的に接続される。耳部以外のパターン3
の幅は、最終製品の幅よりも若干小さく形成される。第
1及び第2の導体電極となるパターン2及び3は、以降
の説明から明らかとなるが、誘電体セラミック材料から
なる誘電体層が介在されることにより、これらの間に静
電容量が形成される。ただし、パターン2が横方向に2
分されていることにより、2つの静電容量C1及びC2
が形成される。図1に示した本発明のチップ型CR部品
は、図2の等価回路に示すように、入力電極3aと出力
電極3bとの間に抵抗Rが形成され、かつ、入力電極3
aとグランド電極4a(及び4b)との間に静電容量C
1が形成され、出力電極3bとグランド電極4a(及び
4b)との間に静電容量C2が形成されたπ型フィルタ
を構成する。
The pattern 3 has a horizontal length of the pattern 1.
2, a laterally central portion of the pattern 3 is formed with outwardly extending ears on each side. The distance between the outer ends of these two ears is formed larger than the width of the final product, and the ears are cut to fit the product size in the final product and the ground electrode 4
a, 4b. Pattern 3 except ear
Is formed slightly smaller than the width of the final product. The patterns 2 and 3 serving as the first and second conductor electrodes will be apparent from the following description. However, since a dielectric layer made of a dielectric ceramic material is interposed, a capacitance is formed between them. Is done. However, pattern 2 is 2 in the horizontal direction.
The two capacitances C1 and C2
Is formed. In the chip type CR component of the present invention shown in FIG. 1, a resistor R is formed between an input electrode 3a and an output electrode 3b as shown in the equivalent circuit of FIG.
a between the ground electrode 4a and the ground electrode 4a (and 4b)
1 is formed, and constitutes a π-type filter in which the capacitance C2 is formed between the output electrode 3b and the ground electrode 4a (and 4b).

【0012】図1に示したチップ型CR部品の製造方法
を説明することによって、該部品の構成をさらに詳細に
説明する。なお、以下の説明において採用した材料、部
品及び製品サイズ、並びにパターン形成手法等は、単に
好適な実施例を説明するために上げたものであって、本
発明においては、他の種々のものが採用可能であること
は言うまでもない。まず、Ba-Nd-Ti系酸化物の誘
電体セラミック材料に、バインダ、分散材及び有機溶媒
を加え、ボールミルでスラリー状にする。これをドクタ
ーブレード法で成型して厚さが約70ミクロンのシート
を得、このシートを145×127mmのサイズに切断
して、1つのチップ型CRフィルタを構成するために1
6枚のグリーンシートすなわち誘電体層を得る。
By explaining the method of manufacturing the chip type CR component shown in FIG. 1, the configuration of the component will be described in more detail. It should be noted that the materials, parts and product sizes, and the pattern forming methods and the like employed in the following description are merely given for describing the preferred embodiment, and in the present invention, various other elements are used. It goes without saying that it can be adopted. First, a binder, a dispersant, and an organic solvent are added to a dielectric ceramic material of a Ba-Nd-Ti-based oxide, and the slurry is formed in a ball mill. This was molded by a doctor blade method to obtain a sheet having a thickness of about 70 microns, and this sheet was cut into a size of 145 x 127 mm to form a chip-type CR filter.
Six green sheets or dielectric layers are obtained.

【0013】次に、Ba-Nd-Ti系誘電体セラミック
材料を、水分を取り除いた後にメッシュパスさせて粉体
状にし、Ag-Pd-Ruを主成分とする抵抗ペーストに
粉体状誘電体セラミック材料を配合し、瑪瑙鉢内で撹拌
する。これをアクリルデシケーター内で脱泡し、なめら
かな抵抗ペーストを作製する。そして、得られた抵抗ペ
ーストを、1枚のグリーンシート上にパターン1を形成
するようにスクリーン印刷法により印刷し、その後、雰
囲気温度100℃の恒温槽で乾燥させる。これにより、
図1(B)に示したパターン1が形成されたグリーンシ
ートが作製される。なお、乾燥後の抵抗ペーストの印刷
膜厚が約10ミクロンとなるように、抵抗ペーストにブ
チルカルビトールを配合して粘度を調整した後に、グリ
ーンシート上に印刷することが好ましい。
Next, the Ba-Nd-Ti-based dielectric ceramic material is mesh-passed after removing water to make a powder, and the powdered dielectric paste is added to a resistance paste containing Ag-Pd-Ru as a main component. Mix the ceramic material and stir in the agate bowl. This is defoamed in an acrylic desiccator to produce a smooth resistance paste. Then, the obtained resistance paste is printed by a screen printing method so as to form a pattern 1 on one green sheet, and then dried in a constant temperature bath at an ambient temperature of 100 ° C. This allows
A green sheet on which the pattern 1 shown in FIG. 1B is formed is manufactured. It is preferable to print on the green sheet after adjusting the viscosity by mixing butyl carbitol with the resistance paste so that the printed film thickness of the dried resistance paste is about 10 microns.

【0014】これと共に、Ag-Pdを主成分とする導
電ペーストを作製し、パターン1の場合と同様に、グリ
ーンシート上にスクリーン印刷法により導電ペーストを
印刷し、かつ恒温槽で乾燥させることにより、図1
(C)及び(D)に示したパターン2及び3が形成され
たグリーンシートが作製される。このとき、パターン2
のグリーンシートを6枚、パターン3のグリーンシート
を4枚作製する。
At the same time, a conductive paste containing Ag-Pd as a main component is prepared, and similarly to the case of Pattern 1, the conductive paste is printed on a green sheet by a screen printing method and dried in a thermostat. , FIG.
A green sheet on which patterns 2 and 3 shown in (C) and (D) are formed is manufactured. At this time, pattern 2
6 green sheets and four green sheets of pattern 3 are prepared.

【0015】以上のようにして作製された3種類のパタ
ーンが形成されたグリーンシート、及びパターンが形成
されていない(無パターンの)グリーンシートを、図1
(E)に示すように、無パターン−無パターン−パター
ン2−パターン3−パターン2−パターン3−パターン
2−無パターン−パターン1−パターン2−パターン3
−パターン2−パターン3−パターン2−無パターン−
無パターンの順に積層する。そして、積層体を圧接状態
にして120℃で加熱し、その後、製品チップの外形寸
法に合わせて切断し、複数の誘電体層からなる積層体1
を作製する。したがって、パターン2及び3の間にはグ
リーンシートすなわち誘電体層が必ず介在することにな
り、これらの間に静電容量が形成される。
The green sheet on which three types of patterns are formed and the green sheet on which no pattern is formed (no pattern) are prepared as shown in FIG.
As shown in (E), no pattern-no pattern-pattern 2-pattern 3-pattern 2-pattern 3-pattern 2-no pattern-pattern 1-pattern 2-pattern 3
-Pattern 2-Pattern 3-Pattern 2-No pattern-
Lamination is performed in the order of no pattern. Then, the laminate is pressed and heated at 120 ° C., and then cut in accordance with the external dimensions of the product chip to form a laminate 1 including a plurality of dielectric layers.
Is prepared. Therefore, a green sheet, that is, a dielectric layer is necessarily interposed between the patterns 2 and 3, and a capacitance is formed between them.

【0016】その後、製品サイズに合わせて切断された
積層体1の両端部及び両側面部に、Ag-Pd系の導電
ペーストを塗布することにより、図1(A)に示した入
力電極3a及び出力電極3b並びにグランド電極4a、
4bを形成し、そして、これを900℃で焼成する。こ
れにより、入力電極は3aは、パターン1の一方の端部
及びパターン2の一方の部分の端部に電気的に接続さ
れ、出力電極3bは、パターン1の他方の端部及びパタ
ーン2の他方の部分の端部に電気的に接続される。ま
た、グランド電極4a、4bは、パターン3の両側部に
設けた耳部に電気的に接続される。これにより、π型フ
ィルタであるチップ型CR部品が得られ、その等価回路
は図2に示されるようになる。
Thereafter, an Ag-Pd-based conductive paste is applied to both ends and both side surfaces of the laminated body 1 cut in accordance with the product size, so that the input electrode 3a and the output electrode 3a shown in FIG. An electrode 3b and a ground electrode 4a,
4b is formed and fired at 900 ° C. Thereby, the input electrode 3a is electrically connected to one end of the pattern 1 and the end of one part of the pattern 2, and the output electrode 3b is connected to the other end of the pattern 1 and the other of the pattern 2. Is electrically connected to the end of the portion. The ground electrodes 4 a and 4 b are electrically connected to ears provided on both sides of the pattern 3. Thus, a chip type CR component which is a π-type filter is obtained, and its equivalent circuit is as shown in FIG.

【0017】上記したように、本発明のチップ型CR部
品の製造においては、静電容量C1及びC2の形成と抵
抗体Rの形成とは、別の分離した工程によって実現され
ている。すなわち、抵抗体Rの形成は、粉末状の誘電体
セラミック材料を抵抗ペーストに配合し、得られた抵抗
ペーストによりパターン1を作製することにより行われ
る。一方、静電容量C1及びC2は、パターン2及びパ
ターン3の形成によって形成される。したがって、これ
らの工程は独立しているので、抵抗値及び容量値の調整
を独立して行うことができる。
As described above, in the production of the chip CR component of the present invention, the formation of the capacitances C1 and C2 and the formation of the resistor R are realized by separate processes. That is, the resistor R is formed by blending a powdery dielectric ceramic material with the resistor paste and forming the pattern 1 with the obtained resistor paste. On the other hand, the capacitances C1 and C2 are formed by forming the patterns 2 and 3. Therefore, since these steps are independent, the adjustment of the resistance value and the capacitance value can be performed independently.

【0018】次に、抵抗体Rの抵抗値の調整について説
明する。以下の表1は、上記した製造方法を用いて、チ
ップ型CR部品を実験的に多数作製した場合の抵抗値と
容量値とを示している。なお、この実験においては、抵
抗ペーストは4Ω/平方の抵抗値を有しているものを採
用し、誘電体粉末の抵抗ペーストへの配合割合(誘電体
粉末配合比(重量パーセント))を20%、30%、40
%に設定した。また、本発明との対比のために、誘電体
配合比0%、すなわち、誘電体粉末を抵抗体ペーストに
混入しないものも、実験的に作製して表1に示した。
Next, adjustment of the resistance value of the resistor R will be described. Table 1 below shows the resistance value and the capacitance value when a large number of chip-type CR components are experimentally manufactured using the above-described manufacturing method. In this experiment, a resistor paste having a resistance value of 4 Ω / square was adopted, and the compounding ratio of the dielectric powder to the resistor paste (dielectric powder compounding ratio (weight percent)) was 20%. , 30%, 40
Set to%. Also, for comparison with the present invention, a dielectric compounding ratio of 0%, that is, one in which dielectric powder was not mixed into the resistor paste was experimentally produced and shown in Table 1.

【表1】 表 1誘電体粉末配合比(%) 0 20 30 40 静電容量値(pF) D 105.08 107.73 104.58 平均抵抗値(Ω) D 38.20 92.65 2x105 最大抵抗値(Ω) D 63.7 142.8 1.1x106 最小抵抗値(Ω) D 30.4 77.1 226.3 (D:デラミネーションの発生)Table 1 Table 1 Dielectric powder compounding ratio (%) 0 20 30 40 Capacitance value (pF) D 105.08 107.73 104.58 Average resistance value (Ω) D 38.20 92.65 2x10 5 Maximum resistance value (Ω) D 63.7 142.8 1.1 x10 6 Minimum resistance value (Ω) D 30.4 77.1 226.3 (D: occurrence of delamination)

【0019】表1から、誘電体粉末配合比が20、30
及び40パーセントの例について比較すると、配合比の
変化に依存して抵抗値Rが変化しているが、静電容量値
Cはほとんど変化していないことが分かる。したがっ
て、誘電体粉末配合比を変化させることによって抵抗値
を調整でき、しかも、この抵抗値の調整は容量値に影響
を及ぼすことなく独立して行うことができることが実証
された。ただし、誘電体粉末配合比を40パーセント以
上にすると抵抗値のバラツキが大きくなってしまい、し
たがって、誘電体粉末配合比は20〜30パーセント程
度に設定することが好適である。また、表1から、誘電
体粉末を配合しないとデラミネーションが発生してしま
うことが明らかであり、本発明のように、誘電体粉末を
混入した抵抗ペーストを用いて抵抗体パターンを形成す
ることにより、デラミネーションの発生を防止して確実
にラミネートできることが分かる。
From Table 1, it can be seen that the compounding ratio of the dielectric powder is 20, 30.
And the example of 40%, it can be seen that the resistance value R changes depending on the change of the mixing ratio, but the capacitance value C hardly changes. Therefore, it has been proved that the resistance value can be adjusted by changing the compounding ratio of the dielectric powder, and that the resistance value can be adjusted independently without affecting the capacitance value. However, when the mixing ratio of the dielectric powder is set to 40% or more, the dispersion of the resistance value becomes large. Therefore, it is preferable to set the mixing ratio of the dielectric powder to about 20 to 30%. Also, from Table 1, it is clear that delamination occurs unless the dielectric powder is blended. As in the present invention, it is necessary to form a resistor pattern using a resistor paste mixed with a dielectric powder. Thus, it can be seen that lamination can be performed reliably by preventing the occurrence of delamination.

【0020】容量値Cは、パターン2及び3の形状及び
大きさ、並びにそれらパターンを形成した誘電体層の積
層数等により、調整することができる。上記した実施例
においては、パターン2を2つの部分に分割している
が、パターン2を分割しないで、その一方の端部のみを
入力電極3a又は出力電極3bのいずれかに電気的に接
続しても良い。入力電極3aに接続した場合は、その等
価回路は図3(A)に示すようになり、出力電極3bに
接続した場合は、その等価回路は図3(B)に示すよう
になる。また、パターン1は、必ずしも積層体1の中心
部に配置する必要が無く、さらには、積層体1の内部に
配置する必要もなく、積層体1の頂面上に配置しても、
頂面の直下に配置してもよい。その他、種々の変更が可
能である。例えば、図1の(E)において、パターン2
とパターン3とを逆にしてもよく、更には、パターン1
の上部に積層されるパターン2及び3の組と下部に積層
されるパターン2及び3の組とを、積層数を相違させる
又はパターン2と3とを逆にする等の異なる構成として
も良い。
The capacitance value C can be adjusted by adjusting the shapes and sizes of the patterns 2 and 3 and the number of stacked dielectric layers on which those patterns are formed. In the above embodiment, the pattern 2 is divided into two parts. However, the pattern 2 is not divided, and only one end is electrically connected to either the input electrode 3a or the output electrode 3b. May be. When connected to the input electrode 3a, its equivalent circuit is as shown in FIG. 3A, and when it is connected to the output electrode 3b, its equivalent circuit is as shown in FIG. 3B. Further, the pattern 1 does not necessarily need to be arranged at the center of the laminate 1, and further, does not need to be arranged inside the laminate 1, and can be arranged on the top surface of the laminate 1.
It may be arranged directly below the top surface. In addition, various changes are possible. For example, in FIG.
And pattern 3 may be reversed.
The set of the patterns 2 and 3 stacked on the upper part of the pattern and the set of the patterns 2 and 3 stacked on the lower part may have different configurations such as different numbers of layers or reversal of the patterns 2 and 3.

【0022】以上のように、本発明においては、誘電体
粉末を配合した抵抗ペーストを用いて積層体内部に抵抗
成分(パターン1)を形成し、かつ、該抵抗成分の形成
と静電容量成分の形成とを分離しているので、容量値に
影響を与えることなく抵抗値を可変でき、しかも、誘電
体粉末の配合比により抵抗値を可変できるから、抵抗値
の調整が容易である。また、容量電極(パターン2及び
3)の大きさを変更することにより、静電容量値も調整
することができ、この場合も、抵抗値に影響を与えずに
独立して調整することができる。したがって、本発明に
よれば、チップ型CRフィルタの抵抗値及び容量値を独
立して調整できるので、所望の減衰特性のフィルタを容
易にしかも安価に作成することができ、極めて実用的で
ある。さらに、抵抗ペーストへの誘電体粉末の配合によ
り、誘電体層と抵抗体パターンとの焼成時の分離が防止
され、よってデラミネーションの発生が抑制されるの
で、製品の歩留まりが向上する。
As described above, in the present invention, the resistance component (pattern 1) is formed inside the laminate using the resistance paste containing the dielectric powder, and the formation of the resistance component and the capacitance component The resistance value can be varied without affecting the capacitance value, and the resistance value can be varied according to the compounding ratio of the dielectric powder, so that the resistance value can be easily adjusted. Also, by changing the size of the capacitance electrodes (patterns 2 and 3), the capacitance value can also be adjusted, and in this case also, the capacitance value can be adjusted independently without affecting the resistance value. . Therefore, according to the present invention, the resistance value and the capacitance value of the chip-type CR filter can be independently adjusted, so that a filter having a desired attenuation characteristic can be easily and inexpensively manufactured, which is extremely practical. Furthermore, by blending the dielectric powder with the resistor paste, separation during firing of the dielectric layer and the resistor pattern is prevented, and thus the occurrence of delamination is suppressed, thereby improving the product yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例のチップ型CR部品の構成を
示す説明図であり、(A)は外観斜視図、(B)〜
(D)は抵抗体パターン(パターン1)、一方の容量電
極を構成する第1の導体パターン(パターン2)、他方
の容量電極を構成する第2の導体パターン(パターン
3)を示す説明図、(E)はそれぞれのパターン1〜3
が形成された誘電体層及び無パターンの誘電体層の積層
状態を示す説明図である。
FIG. 1 is an explanatory view showing a configuration of a chip type CR component according to an embodiment of the present invention, where (A) is an external perspective view and (B) to (B).
(D) is an explanatory view showing a resistor pattern (pattern 1), a first conductor pattern (pattern 2) forming one capacitor electrode, and a second conductor pattern (pattern 3) forming another capacitor electrode; (E) shows each of patterns 1 to 3
FIG. 4 is an explanatory diagram showing a laminated state of a dielectric layer on which is formed and a non-patterned dielectric layer.

【図2】図1のチップ型CRフィルタの等価回路を示す
回路図である。
FIG. 2 is a circuit diagram showing an equivalent circuit of the chip CR filter of FIG.

【図3】(A)及び(B)はそれぞれ、図1のチップ型
CR部品の変形例の等価回路を示す回路図である。
FIGS. 3A and 3B are circuit diagrams each showing an equivalent circuit of a modified example of the chip CR component of FIG. 1;

【図4】従来例のチップ型CR部品の説明図である。FIG. 4 is an explanatory view of a conventional chip type CR component.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E082 AA01 AB03 BB02 BC38 DD02 EE04 EE17 EE23 EE35 FF05 FG06 FG26 FG46 FG54 GG10 GG28 PP03 5J024 AA01 BA01 BA05 DA00 DA05 DA35 EA08  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E082 AA01 AB03 BB02 BC38 DD02 EE04 EE17 EE23 EE35 FF05 FG06 FG26 FG46 FG54 GG10 GG28 PP03 5J024 AA01 BA01 BA05 DA00 DA05 DA35 EA08

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 複数の誘電体層からなる積層体の外部表
面に、入力電極、出力電極及びグランド電極が設けられ
たチップ型CR部品において、 入力電極と出力電極との間に接続された抵抗体と、 順次積層された第1,2,3,…,n(n:2以上の整
数)の誘電体層上に配置された第1,2,3,…,nの
導体電極であって、奇数番目又は偶数番目のいずれか一
方の導体電極がそれぞれ2つの部分に分離されてそれぞ
れの部分が入力電極及び出力電極に接続され、他方の導
体電極がグランド電極に接続され、入力電極とグランド
電極との間及び出力電極とグランド電極との間に静電容
量を形成する第1,2,3,…,nの導体電極からなる
第1の組の導体電極とを備えていることを特徴とするチ
ップ型CR部品。
1. A chip type CR component in which an input electrode, an output electrode, and a ground electrode are provided on an outer surface of a multilayer body composed of a plurality of dielectric layers, wherein a resistor connected between the input electrode and the output electrode is provided. ., N (n: an integer of 2 or more) dielectric layers that are sequentially stacked and disposed on the first, second, third,... One of the odd-numbered or even-numbered conductor electrodes is separated into two parts, each part is connected to the input electrode and the output electrode, the other conductor electrode is connected to the ground electrode, and the input electrode and the ground And a first set of conductor electrodes comprising first, second, third,..., N conductor electrodes forming capacitance between the electrodes and between the output electrode and the ground electrode. Chip type CR parts.
【請求項2】 複数の誘電体層からなる積層体の外部表
面に、入力電極、出力電極及びグランド電極が設けられ
たチップ型CR部品において、 入力電極と出力電極との間に接続された抵抗体と、 順次積層された第1,2,3,…,n(n:2以上の整
数)の誘電体層上に配置された第1,2,3,…,nの
導体電極であって、奇数番目の導体電極が入力電極又は
出力電極のいずれか一方に接続され、偶数番目の導体電
極がグランド電極に接続され、入力電極又は出力電極の
いずれか一方とグランド電極との間に静電容量を形成す
る第1,2,3,…,nの導体電極からなる第1の組の
導体電極とを備えていることを特徴とするチップ型CR
部品。
2. A chip type CR component in which an input electrode, an output electrode, and a ground electrode are provided on an outer surface of a multilayer body including a plurality of dielectric layers, wherein a resistor connected between the input electrode and the output electrode is provided. ., N (n: an integer of 2 or more) dielectric layers that are sequentially stacked and disposed on the first, second, third,... The odd-numbered conductor electrode is connected to one of the input electrode and the output electrode, the even-numbered conductor electrode is connected to the ground electrode, and the electrostatic force is applied between either the input electrode or the output electrode and the ground electrode. And a first set of conductor electrodes comprising first, second, third,..., N conductor electrodes forming a capacitor.
parts.
【請求項3】 請求項1又は2記載のチップ型CR部品
において、 該部品はさらに、第1の組の導体電極と同一構成又はほ
ぼ同一構成の第2の組の導体電極を備え、 抵抗体は、第1の組の導体電極と第2の組の導体電極と
の間に積層配置されていることを特徴とするチップ型C
R部品。
3. The chip type CR component according to claim 1, further comprising a second set of conductive electrodes having the same configuration or substantially the same configuration as the first set of conductive electrodes, Are stacked and arranged between a first set of conductor electrodes and a second set of conductor electrodes.
R parts.
【請求項4】 請求項1、2又は3記載のチップ型CR
部品において、抵抗体は、誘電体粉末を混入した抵抗ペ
ーストにより形成されていることを特徴とするチップ型
CR部品。
4. The chip type CR according to claim 1, 2 or 3.
A chip type CR component, wherein the resistor is formed of a resistor paste mixed with a dielectric powder.
【請求項5】 請求項4記載のチップ型CR部品におい
て、誘電体粉末は、誘電体層と同一の主成分を有し、該
誘電体粉末の抵抗ペーストへの配合比は、20〜30重
量パーセントであることを特徴とするチップ型CR部
品。
5. The chip-type CR component according to claim 4, wherein the dielectric powder has the same main component as the dielectric layer, and the compounding ratio of the dielectric powder to the resistance paste is 20 to 30% by weight. A chip type CR component characterized in that it is a percentage.
JP10229587A 1998-08-14 1998-08-14 Chip type CR parts Pending JP2000058382A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10229587A JP2000058382A (en) 1998-08-14 1998-08-14 Chip type CR parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10229587A JP2000058382A (en) 1998-08-14 1998-08-14 Chip type CR parts

Publications (1)

Publication Number Publication Date
JP2000058382A true JP2000058382A (en) 2000-02-25

Family

ID=16894526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10229587A Pending JP2000058382A (en) 1998-08-14 1998-08-14 Chip type CR parts

Country Status (1)

Country Link
JP (1) JP2000058382A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1538641A3 (en) * 2003-12-03 2007-06-06 Epcos Ag Electric component and circuit arrangement
US7567151B2 (en) 2006-08-09 2009-07-28 Tdk Corporation Multilayer filter
US7660100B2 (en) 2007-12-28 2010-02-09 Tdk Corporation Through-type multilayer capacitor array
US7786824B2 (en) 2006-08-29 2010-08-31 Tdk Corporation Multilayer filter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1538641A3 (en) * 2003-12-03 2007-06-06 Epcos Ag Electric component and circuit arrangement
EP2246866A1 (en) * 2003-12-03 2010-11-03 Epcos Ag Electric component and circuit arrangement
US7567151B2 (en) 2006-08-09 2009-07-28 Tdk Corporation Multilayer filter
US7786824B2 (en) 2006-08-29 2010-08-31 Tdk Corporation Multilayer filter
US7660100B2 (en) 2007-12-28 2010-02-09 Tdk Corporation Through-type multilayer capacitor array

Similar Documents

Publication Publication Date Title
KR101258423B1 (en) Multilayer filter
JP3115149B2 (en) Multilayer dielectric filter
JP2020057738A (en) Electronic component, circuit board, and mounting method of electronic component onto circuit board
JPH0356003B2 (en)
JP2004180032A (en) Dielectric filter
JP2001210544A (en) Chip multilayer ceramic capacitor
KR100393304B1 (en) Multi layer ceramic capacitor
JP2000058382A (en) Chip type CR parts
JP2000151325A (en) Multilayer chip noise filter and method of manufacturing the same
JP2000021640A (en) Noise filter and method of manufacturing the same
JPH07142285A (en) Multilayered ceramic capacitor and its manufacture
JP3292436B2 (en) Multilayer capacitors
JPH1117483A (en) Multilayer LC noise filter and manufacturing method thereof
JPH08191034A (en) Laminated capacitor
KR100366334B1 (en) Thermistor with multi function and the manufacturing method
JPH09260199A (en) Multilayer capacitor
JPH06204075A (en) High frequency monolithic ceramic electronic component and manufacturing method thereof
KR100372848B1 (en) Integrated chip part with low inductance for high frequency and fabricating method therefor
KR100374506B1 (en) Integrated chip for high frequency and fabricating method therefor
JP2002164215A (en) Laminated ceramic electronic component and its manufacturing method
JP2002271106A (en) Laminated dielectric filter and its manufacturing method
JPH08181514A (en) Method for manufacturing high frequency ceramic parts
JPH09260194A (en) Laminated electronic part
JPH09129493A (en) Laminated capacitor
KR20070090677A (en) Multilayer chip device and its manufacturing method